JPH02117216A - Oversampling system - Google Patents
Oversampling systemInfo
- Publication number
- JPH02117216A JPH02117216A JP27186088A JP27186088A JPH02117216A JP H02117216 A JPH02117216 A JP H02117216A JP 27186088 A JP27186088 A JP 27186088A JP 27186088 A JP27186088 A JP 27186088A JP H02117216 A JPH02117216 A JP H02117216A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- signal
- analog
- speed
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims description 10
- 238000005070 sampling Methods 0.000 claims description 2
- 238000001914 filtration Methods 0.000 abstract description 5
- 230000006866 deterioration Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はアナログ−デジタル変換方式に関し、特にオー
バ−１ナンプリング方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an analog-to-digital conversion system, and particularly to an over-1 numbering system.
従来のアナログ−デジタル変換方式の一例は、アナログ
入力信号をｒ、１に帯域制限するアナ１」グ低域ろ波器
と、速度変換［４（ｆ５＞２ｆい）でデジタル信号に変
換するアナログ−デジタル変換器とを備え、周波数帯域
ｆ８のデジタル信号を出力する構成となっていた。An example of a conventional analog-to-digital conversion method is an analog low-pass filter that band-limits an analog input signal to r,1, and an analog low-pass filter that band-limits an analog input signal to r,1, and converts the analog input signal into a digital signal by speed conversion - a digital converter, and was configured to output a digital signal in the frequency band f8.
また、従来のアナログ−デジタル変換方式の他の例とし
て、アナログ入力信号を通過域ｆい以下、阻止域（ｍ／
２）ｆｓ以上で低域ろ波するアナログ低域ろ波器と、変
換速度ｍｆ３ （ｍｆｓ ＞２ｍｆ Ｗ＋ ｍは整数
でｍ≧２）でデジタル信号に変換するアナログ−デジタ
ル変換回路と、そのデジタル信号の周波数帯域をｆ。に
低域ろ波する速度ｍｆ。In addition, as another example of the conventional analog-to-digital conversion method, an analog input signal is converted into a passband (f) or below, a stopband (m/
2) An analog low-pass filter that performs low-pass filtering at fs or more, an analog-to-digital conversion circuit that converts to a digital signal at a conversion speed of mf3 (mfs > 2mf W+ m is an integer, m≧2), and the digital signal. The frequency band of f. The speed of low-pass filtering mf.
で動作するデジタルフィルタと、そのデジタル信号を間
引くことにより速度をｔｎ ｆ ３からｒ、に変換する
間引き回路とを備えて、変換速度ｆ３にてアナログ−デ
ジタル変換を行う前記アナログ−デジタル変換方式と同
じ結果を得るｍ倍のオーバーサンプリング方式がある。The analog-to-digital conversion method performs analog-to-digital conversion at a conversion speed of f3, comprising a digital filter that operates at f3 and a thinning circuit that thins out the digital signal to convert the speed from tn f3 to r. There is an m-fold oversampling scheme that achieves the same result.
上述した従来のアナログ−デジタル変換方式は、アナロ
グ低域ろ波器を用いてアナログ人力信号の帯域を制限し
ているので、変換速度ｆｓと、デジタル出力信号の周波
数帯域ｆｓの関係が「、−２ｆ８に近い場合（ｒｓ＞２
ｆｗ）には、（サンプリング定理によるところの折り返
し雑音を吸収させる）アナログ低域ろ波器の構成が複雑
になる。The conventional analog-to-digital conversion method described above uses an analog low-pass filter to limit the band of the analog human input signal, so the relationship between the conversion speed fs and the frequency band fs of the digital output signal is as follows. If close to 2f8 (rs>2
fw) requires a complicated configuration of an analog low-pass filter (which absorbs aliasing noise according to the sampling theorem).
また、アナログ−デジタル変換によるアナログ信号の特
性に対し、アナログ低域ろ波器の周波数特性および群遅
延特性が支配的になり、特性の劣化を生しさせる欠点が
ある。Furthermore, the frequency characteristics and group delay characteristics of the analog low-pass filter become dominant over the characteristics of the analog signal obtained by analog-to-digital conversion, resulting in deterioration of the characteristics.
一方、オーバーサンプリング方式は、アナログデジタル
変換回路の変換速度がｍｆ３となっているので、周波数
帯域が広いデジタル出力信号を得る場合には、ｍが最小
値２の場合でもｍｆ５ ＝４「８であり、アナログ−デ
ジタル変換回路の構成が複雑となる他、特性の劣化およ
びコスト高になるという欠点がある。On the other hand, in the oversampling method, the conversion speed of the analog-to-digital conversion circuit is mf3, so if you want to obtain a digital output signal with a wide frequency band, mf5 = 4 "8" even if m is the minimum value 2. However, in addition to complicating the configuration of the analog-to-digital conversion circuit, there are also drawbacks such as deterioration of characteristics and high cost.
本発明は、アナログ信号をデジタル信号に変換速度ｆｓ
をもって変換するオーバーサンプリング方式において、
アナログ信号を変換速度１．５ｆｓでデジタルに変換す
るアナログ−デジタル変換回路と、前記アナログ−デジ
タル変換回路から出力されるデジタル信号に対して３
ｆ ｓ １する速度で動作し、前記デジタル信号を補間
して速度３ｆｓのデジタル信−号を出力する補間回路と
、
前記補間回路から出力されるデジタル信号に対して、３
ｆｓの速度で動作し、デジタル低域ろ波器として動作す
るデジタルフィルタと、前記デジタルフィルタの出力信
号に対し速度３ｆｓを速度ｆｓに低下させる手段として
用いる間引き回路とを備えることを特ｉ枚としている。The present invention has a conversion speed fs of an analog signal to a digital signal.
In the oversampling method, which converts an analog signal into a digital signal at a conversion rate of 1.5 fs, an analog-to-digital conversion circuit converts an analog signal to digital at a conversion rate of 1.5 fs, and a
an interpolation circuit that operates at a speed of fs 1 and interpolates the digital signal to output a digital signal at a speed of 3fs;
A special feature is that the present invention includes a digital filter that operates at a speed of fs and operates as a digital low-pass filter, and a thinning circuit that is used as a means for reducing the output signal of the digital filter from a speed of 3 fs to a speed of fs. There is.
次に、本発明の実施例について図面を参照して説明する
。Next, embodiments of the present invention will be described with reference to the drawings.
第１図は本発明の一実施例を示すブロック図である。こ
のオーバーサンプリング方式は、アナログ信号を変換速
度１．５ ｆ ｓでデジタル信号に変換するアナログ−
デジタル変換回路１と、このアナログ−デジタル変換回
路から出力されるデジタル信号に対して速度３ｆｓで動
作し、デジタル信号を補間して速度３ｆｓのデジタル信
ぢを出力する補間回路２と、速度３ｆｓで動作しデジタ
ル低域ろ波器として動作するデジタルフィルタ３と、こ
のデジタルフィルタの出力信号に対して、速度３ｆｓを
速度ｆｓに低下させる手段である間引き回路４とを有し
ている。FIG. 1 is a block diagram showing one embodiment of the present invention. This oversampling method converts an analog signal into a digital signal at a conversion rate of 1.5 fs.
A digital conversion circuit 1, an interpolation circuit 2 that operates at a speed of 3 fs for the digital signal output from this analog-to-digital conversion circuit, and interpolates the digital signal to output a digital signal at a speed of 3 fs; It has a digital filter 3 that operates as a digital low-pass filter, and a thinning circuit 4 that is a means for reducing the speed 3fs to the speed fs for the output signal of this digital filter.
アナログ−デジタル変換回路１は、アナログ信号を通過
域１８以下、阻止域（１，５／２） ｆｓ以−ヒ（ｆ
ｓ＞２ｆＷ）で低域ろ波するアナログ低域ろ波器５と、
帯域制限されたアナログ信号をｎビットのデジタル信号
に変換速度１．５ｆｓで変換するアナログ−デジタル変
換”Ｊ”ｙ ６とにより構成されている。The analog-to-digital conversion circuit 1 converts the analog signal into a passband of 18 or less, a stopband of (1,5/2) fs or less (f
an analog low-pass filter 5 that performs low-pass filtering at s>2fW);
The analog-to-digital converter "J"y6 converts a band-limited analog signal into an n-bit digital signal at a conversion rate of 1.5 fs.
次に、本実施例の動作を説明する。Next, the operation of this embodiment will be explained.
入力端子■１からのアナログ入力信号ａは、アナログ−
デジタル変換回路１に入力される。アナログ−デジタル
変換回路１のアナログ低域ろ波器５では、アナログ信号
ａを通過域ｆい以下、阻止域（１，，５／２） ｒ、
以上（ｒｓ ＞２ ｆｓ ）で低域ろ波し、帯域制限さ
れたアナログ信号すをアナログデジタル変換器６に出力
する。アナログ−デジタル変換器６は、クロック入力端
子１２から入力されるクロックＣ（周波数１．５ ｒ
！りにより、アナログ信号すを変換速度１．５ ｆ 、
でｎビ・ノドのデジタル信号ｆに変換し、補間回路２へ
出力する。Analog input signal a from input terminal ■1 is analog -
The signal is input to the digital conversion circuit 1. The analog low-pass filter 5 of the analog-to-digital conversion circuit 1 passes the analog signal a into a passband f or below, a stopband (1,, 5/2) r,
Above (rs > 2 fs), low-pass filtering is performed and the band-limited analog signal is output to the analog-to-digital converter 6. The analog-digital converter 6 receives a clock C (frequency 1.5 r
! The analog signal conversion speed is 1.5 f,
It is converted into an n-bit digital signal f and output to the interpolation circuit 2.
補間回路２は、クロック入力端子１３から入力されるク
ロックｄ （２倍の周波数３「、）で、デジタル信号ｆ
に対し補間を行い、速度３ｆｓのｎビットのデジタル信
号ｇを形成して、デジタルフィルタ３へ出力する。The interpolation circuit 2 receives a digital signal f using a clock d (double frequency 3',) inputted from a clock input terminal 13.
An n-bit digital signal g with a speed of 3 fs is formed by interpolating the signal g, and outputs it to the digital filter 3.
デジタルフィルタ３は、クロック入力端子１３からのり
１コツクｄ （周波数３ｆｓ）でデジタル低域ろ波器と
して動作し、デジタル信号ｇを周波数帯域ｆ８に低域ろ
波し、速度３ｆｓのｎビットのデジタル信号りを間引き
回路４へ出力する。The digital filter 3 operates as a digital low-pass filter at a frequency of 3 fs from the clock input terminal 13, low-pass filters the digital signal g to a frequency band f8, and filters the digital signal g to a frequency band of f8 to generate n-bit digital signals at a speed of 3 fs. The signal is output to the thinning circuit 4.
間引き回路４は、クロック入力端子１４から入力される
クロックｅ （周波数［、）で動作し、デジタル信号り
を間引くことにより速度変換を行い、速度ｆｓのｎビッ
トのデジタル信号ｉを、出力端子１５から出力する。The thinning circuit 4 operates with a clock e (frequency [,) input from the clock input terminal 14, performs speed conversion by thinning out the digital signal, and outputs the n-bit digital signal i at the speed fs to the output terminal 15. Output from.
デジタル出力信号ｉは、周波数帯域がｆ。に低域ろ波さ
れたデジタル信号であり、アナログ入力信号ａに対して
周波数帯域をｆ８に低域ろ波するアナログフィルタとそ
のアナログフィルタ出力をｎヒソｌ−のデジタル信号に
変換速度ｆｓ（ｆｓ＞２ Ｌ、 ’）で変換したデジタ
ル信号と等しい情報をもつデジタル信号である。The digital output signal i has a frequency band f. This is a digital signal that has been low-pass filtered to an analog input signal a, and an analog filter that low-pass filters the frequency band to f8 for an analog input signal a, and a conversion speed fs (fs >2 L, ') is a digital signal that has the same information as the converted digital signal.
以上説明したように本発明は、アナログ信号を変換速度
１．５ｆｓでデジタルに変換するアナログデジタル変換
回路と、このアナログ−デジタル変換回路から出力され
るデジタル信号に対して３ｆｓで動作し、デジタル信号
を補間して速度３ｆｓのデジタル信号を出力する補間回
路と、速度３ｆｓで動作し、デジタル低域ろ波器として
動作するデジタルフィルタと、このデジタルフィルタの
出力信号に対して速度３ｆｓを速度ｒ、に低下させる手
段として用いる間引き回路とを有することにより、デジ
タル出力信号の周波数帯域ｆ８と変換速度ｆｓの関係が
ｆｓ＝２ｆｓ１に近い場合でも、アナログ−デジタル変
換回路のアナログ低域ろ波器は、通過帯域ｆ。以下、阻
止域（１，５／２） ｆｓ以上に帯域制限するために
、その構成が簡単になるという効果がある。As explained above, the present invention includes an analog-to-digital conversion circuit that converts an analog signal to digital at a conversion speed of 1.5 fs, and an analog-to-digital conversion circuit that operates at 3 fs for the digital signal output from this analog-to-digital conversion circuit. an interpolation circuit that interpolates and outputs a digital signal at a speed of 3fs, a digital filter that operates at a speed of 3fs and operates as a digital low-pass filter, and an interpolation circuit that interpolates the output signal of this digital filter at a speed of 3fs and outputs a digital signal at a speed of 3fs. Even if the relationship between the frequency band f8 of the digital output signal and the conversion speed fs is close to fs=2fs1, the analog low-pass filter of the analog-to-digital conversion circuit can Pass band f. Hereinafter, since the band is limited to a stopband (1,5/2) fs or more, the configuration is simplified.
また、デジタル出力信号の周波数帯域が広い場合でも、
アナログ−デジタル変換回路が変換速度１．５ｆｓで動
作するため、アナログ−デジタル変換回路の構成が、従
来技術のオーハーナンプリング方式で述べたｍの最小値
２とした変換速度２ｆ。Also, even if the frequency band of the digital output signal is wide,
Since the analog-to-digital conversion circuit operates at a conversion rate of 1.5 fs, the configuration of the analog-to-digital conversion circuit has a conversion rate of 2f with the minimum value of m set to 2 as described in the Oher numbering method of the prior art.
の場合より籠単に構成でき、特性の劣化、コスト高に対
しても効果がある。It can be constructed more simply than in the case of , and is effective against deterioration of characteristics and high cost.
第１図は本発明の一実施例を示すプロ・ツク図である。
１・ ・・・アナログ−デジタル変換回路２・・・・
・補間回路
３・・・・・デジタルフィルタ
４・・・・・間引き回路
５・・・・・アーノーログ低域ろ波器
６・・・・・アナログ−デジタル変換器ａ・・・・・７
ナログ入力信号
ｌ〕・・・・・帯域制限されたアナログ信号Ｃ・・・・
・クロック周波数１．５ ｆ ｓｄ・・・・・クロック
周波数３ｆｓ
ｅ・・・・・クロック周波数ｆ。
Ｃ・・・・・デジタル信号
ｇ・・・・・デジタル信号
ｈ・・・・・デジタル信号
ｉ・・・・・デジタル出力信号
代理人 弁理士 岩 佐 義 幸FIG. 1 is a block diagram showing one embodiment of the present invention. 1. Analog-digital conversion circuit 2...
・Interpolation circuit 3... Digital filter 4... Decimation circuit 5... Arnaud log low-pass filter 6... Analog-digital converter a... 7
Analog input signal L]... Band-limited analog signal C...
・Clock frequency 1.5 f sd...Clock frequency 3fs e...Clock frequency f. C...Digital signal g...Digital signal h...Digital signal i...Digital output signal Agent Patent attorney Yoshiyuki Iwasa
Claims (1)
もって変換するオーバーサンプリング方式において、 アナログ信号を変換速度１．５ｆ＿ｓでデジタルに変換
するアナログ−デジタル変換回路と、 前記アナログ−デジタル変換回路から出力されるデジタ
ル信号に対して３ｆ＿ｓなる速度で動作し、前記デジタ
ル信号を補間して速度３ｆ＿ｓのデジタル信号を出力す
る補間回路と、 前記補間回路から出力されるデジタル信号に対して、３
ｆ＿ｓの速度で動作し、デジタル低域ろ波器として動作
するデジタルフィルタと、 前記デジタルフィルタの出力信号に対し速度３ｆ＿ｓを
速度ｆ＿ｓに低下させる手段として用いる間引き回路と
を備えることを特徴とするオーバーサンプリング方式。(1) In an oversampling method that converts an analog signal to a digital signal at a conversion speed f_s, an analog-to-digital conversion circuit converts the analog signal to digital at a conversion speed of 1.5 f_s, and an output from the analog-to-digital conversion circuit is provided. an interpolation circuit that operates at a speed of 3 f_s with respect to the digital signal and interpolates the digital signal to output a digital signal at a speed of 3 f_s;
An overflow filter characterized by comprising: a digital filter that operates at a speed of f_s and operates as a digital low-pass filter; and a thinning circuit used as a means for reducing the speed of the output signal of the digital filter from the speed of 3f_s to the speed of f_s. Sampling method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63271860A JP2542687B2 (en) | 1988-10-27 | 1988-10-27 | Oversample encoder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63271860A JP2542687B2 (en) | 1988-10-27 | 1988-10-27 | Oversample encoder |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02117216A true JPH02117216A (en) | 1990-05-01 |
| JP2542687B2 JP2542687B2 (en) | 1996-10-09 |
Family
ID=17505899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63271860A Expired - Fee Related JP2542687B2 (en) | 1988-10-27 | 1988-10-27 | Oversample encoder |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2542687B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0454729A (en) * | 1990-06-22 | 1992-02-21 | Matsushita Electric Ind Co Ltd | Analog/digital converter |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5243308A (en) * | 1975-10-01 | 1977-04-05 | Fujitsu Ltd | Signal transmitting system |
| JPS60145730A (en) * | 1984-01-10 | 1985-08-01 | Pioneer Electronic Corp | A/d converting device |
| JPS6239642A (en) * | 1985-08-13 | 1987-02-20 | Nobuo Shiraishi | Composite resin composition |
-
1988
- 1988-10-27 JP JP63271860A patent/JP2542687B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5243308A (en) * | 1975-10-01 | 1977-04-05 | Fujitsu Ltd | Signal transmitting system |
| JPS60145730A (en) * | 1984-01-10 | 1985-08-01 | Pioneer Electronic Corp | A/d converting device |
| JPS6239642A (en) * | 1985-08-13 | 1987-02-20 | Nobuo Shiraishi | Composite resin composition |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0454729A (en) * | 1990-06-22 | 1992-02-21 | Matsushita Electric Ind Co Ltd | Analog/digital converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2542687B2 (en) | 1996-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5777912A (en) | Linear phase finite impulse response filter with pre-addition | |
| CA2160045A1 (en) | Parallel Cascaded Integrator-Comb Filter | |
| US6411242B1 (en) | Oversampling analog-to-digital converter with improved DC offset performance | |
| US5732002A (en) | Multi-rate IIR decimation and interpolation filters | |
| EP0390531A3 (en) | Sampling rate converter | |
| EP0512619B1 (en) | Sampling frequency converter | |
| EP0693235B1 (en) | Decimation filter | |
| US5606319A (en) | Method and apparatus for interpolation and noise shaping in a signal converter | |
| JPH03297212A (en) | Method for converting sampling frequency of digital signal | |
| US6408318B1 (en) | Multiple stage decimation filter | |
| JPS63138570A (en) | Signal recording device | |
| JPH02249139A (en) | Optical disk controller | |
| JPH01265713A (en) | Integrated decimation digital filter | |
| JPH02117216A (en) | Oversampling system | |
| JPS604324A (en) | Sampling rate converter | |
| JP2000307384A (en) | Digital filter, oversampling analog/digital or digital/ analog converting device using the same | |
| JPH05292133A (en) | Digital demodulation circuit | |
| JPH0376318A (en) | Digital/analog converter or delta sigma modulation circuit in analog/digital converter | |
| JPH02211720A (en) | A/d converting device | |
| Kuskie et al. | A decimation filter architecture for GHz delta-sigma modulators | |
| JPH05235701A (en) | Method and device for processing digital filter bank by ring convolution | |
| Park | A real-time implementation of half-band filters to obtain 18-20 bit resolution from the DSP56ADC16 sigma-delta A/D converter | |
| JPH04331517A (en) | Device and method for adding signal | |
| Xiaofang et al. | Design of a high speed cascaded sigma-delta ADC | |
| Mok et al. | A flexible decimation filter architecture for sigma-delta converters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |