JPH02111167A - Parabolic wave generating section - Google Patents

Parabolic wave generating section

Info

Publication number
JPH02111167A
JPH02111167A JP26457788A JP26457788A JPH02111167A JP H02111167 A JPH02111167 A JP H02111167A JP 26457788 A JP26457788 A JP 26457788A JP 26457788 A JP26457788 A JP 26457788A JP H02111167 A JPH02111167 A JP H02111167A
Authority
JP
Japan
Prior art keywords
circuit
voltage
peak detection
capacitor
sawtooth wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26457788A
Other languages
Japanese (ja)
Other versions
JPH07121075B2 (en
Inventor
Takeyoshi Beppu
剛美 別府
Ikuo Osawa
大澤 郁郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP26457788A priority Critical patent/JPH07121075B2/en
Publication of JPH02111167A publication Critical patent/JPH02111167A/en
Publication of JPH07121075B2 publication Critical patent/JPH07121075B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To eliminate the need for a coupling capacitor and a switch in a signal line by applying peak detection to a sawtooth wave and using a voltage in response to a peak detection output for a reference voltage of an integration circuit. CONSTITUTION:A capacitor 13 for peak detection is connected to an emitter of a transistor(TR) 23 to apply peak detection to an applied sawtooth wave. When a charging voltage of the capacitor 13 reaches a reference voltage of a reference power supply 41 of a comparator circuit 40 or over, a discharge circuit 42 is driven to discharge the electric charge in the capacitor 13 automatically thereby controlling the circuit such that the said charge voltage reaches the said prescribed value or below even if the voltage is an excessive value. Thus, a parabolic wave with excellent waveform symmetry is generated without requiring a coupling capacitor or a switch in the signal line path.

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、プロジェクションTV受像機や大型受像管を
用いるTV受像機の偏向回路に用いられるパラボラ波(
2次曲線波形)発生回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention is directed to the application of parabolic waves (
This relates to a quadratic curve waveform generation circuit.

(ロ)従来の技術 パラボラ波を発生することが出来るパラボラ波発生回路
が、特開昭61−125217号公報に記載されている
。第2図は、前記公報の第1図に記載されたパラボラ波
発生回路を示す回路図で、垂直トリガパルスに応じて開
閉するスイッチ(1〉と、定電流源(2)と、該定電流
源(2)からの定電流に応じて充電されるコンデンサ(
3)と、該コンデンサ(3)の上端Aに発生する信号を
積分する積分回路(4)と、出力端子(5)とから構成
されている。
(b) Prior Art A parabolic wave generation circuit capable of generating parabolic waves is described in Japanese Patent Application Laid-Open No. 125217/1983. FIG. 2 is a circuit diagram showing the parabolic wave generation circuit described in FIG. A capacitor (
3), an integrating circuit (4) that integrates the signal generated at the upper end A of the capacitor (3), and an output terminal (5).

第3図(イ)の如き垂直駆動パルスが前記スイッチ(1
)に印加されると、それに応じて前記スイッチ(1)が
開閉し、上端Aに第3図(ロ)の如き鋸歯状波が得られ
る。
A vertical drive pulse as shown in FIG. 3(a) is applied to the switch (1)
), the switch (1) opens and closes accordingly, and a sawtooth wave as shown in FIG. 3(b) is obtained at the upper end A.

従って、第3図(ロ)の信号を積分回路(4)で積分す
れば、出力端子(5)にパラボラ波を得ることが出来る
Therefore, if the signal shown in FIG. 3(b) is integrated by the integrating circuit (4), a parabolic wave can be obtained at the output terminal (5).

ところで、第2図の積分回路としては、一般に差動増幅
回路を用いた積分回路が用いられ、その基準電圧は第3
図(ロ)の信号の平均直流レベル(第3図(ロ)のa)
に設定される。ところが、第3図(ロ)の鋸歯状波の中
心時刻tlは、前記平均直流レベルと鋸歯状波とが交差
する時刻t1に比べ遅い為、前記積分回路に内蔵される
コンデンサの充放電時間が一致しなくなり、鋸歯状波の
中心の時刻とパラボラ波の中心の時刻とが不一致になっ
てしまうという問題があった。そこで、その様な問題を
解決したものが、前記公報の第3図に記載されている。
By the way, as the integrating circuit shown in FIG. 2, an integrating circuit using a differential amplifier circuit is generally used, and its reference voltage is the third
Average DC level of the signal in Figure (B) (a in Figure 3 (B))
is set to However, since the center time tl of the sawtooth wave in FIG. 3(b) is later than the time t1 at which the average DC level and the sawtooth wave intersect, the charging/discharging time of the capacitor built in the integrating circuit is There was a problem in that the time at the center of the sawtooth wave and the time at the center of the parabolic wave did not match. Therefore, a device that solves such problems is described in FIG. 3 of the above-mentioned publication.

第5図は、前記公報の第3図に記載されたパラボラ波発
生回路を示す回路図で、垂直トリガパルスに応じて開閉
する第1スイツチ(1)と、定電流源(2)と、該定電
流源(2)からの定電流に応じて充電されるコンデンサ
(3)と、結合コンデンサ(4)と、積分回路(りと、
出力端子(6)と、第2スイツチ(7〉とから成り、前
記出力端子(6)にパラボラ波を得る構成となっている
。垂直トリガパルスとして第6図(イ)の如きものが第
1及び第2スイツチ(1)及び(7)に印加詐れると、
第6図(イ)の「L」レベル期間、第1スイツチ(1)
が開成し、第2スイツチ(7)が閉成する。すると、コ
ンデンサ(3)への充電が行なわれ、コンデンサ(3)
の上端Aの電圧は、第6図(ロ)の如く上昇する。又、
vg6図(イ)のrH」レベル期間には第1スイツチ(
1)が閉成し、第2スイツチ(7)が開成するので、コ
ンデンサ(3)の放電が行なわれ、その上端Aの電圧は
第6図(ロ)の如く急速に下降する。第2スイツチ(7
)が開成している期間、端子(8)の電圧はアースレベ
ルとなるので、端子(8)には第6図(ハ)の如き鋸歯
状波が発生する。そして、第6図(ハ)の信号は、積分
回路(亜)で積分されるが、その際、第6図(ハ〉の信
号波形はアースレベルを境として上側の面積と下側の面
積が等しくなるので、出力端子(6)には第6図(ニ)
の如く対象性の良いパラボラ波を得ることが出来る。
FIG. 5 is a circuit diagram showing the parabolic wave generation circuit described in FIG. 3 of the above-mentioned publication. A capacitor (3) that is charged according to a constant current from a constant current source (2), a coupling capacitor (4), and an integrating circuit (RITO).
It consists of an output terminal (6) and a second switch (7), and is configured to obtain a parabolic wave at the output terminal (6).The vertical trigger pulse as shown in Fig. 6 (a) is used as the first switch. And if the voltage is incorrectly applied to the second switches (1) and (7),
"L" level period in Figure 6 (a), first switch (1)
is opened and the second switch (7) is closed. Then, the capacitor (3) is charged, and the capacitor (3)
The voltage at the upper end A increases as shown in FIG. 6(b). or,
The first switch (
1) is closed and the second switch (7) is opened, so that the capacitor (3) is discharged and the voltage at its upper end A rapidly drops as shown in FIG. 6(b). Second switch (7
) is open, the voltage at the terminal (8) is at the ground level, so a sawtooth wave as shown in FIG. 6(c) is generated at the terminal (8). Then, the signal in Figure 6 (C) is integrated by the integrating circuit (A), but at that time, the signal waveform in Figure 6 (C) has an upper area and a lower area with the ground level as the boundary. Since they are equal, the output terminal (6) is
It is possible to obtain parabolic waves with good symmetry, such as

(ハ)発明が解決しようとする課題 しかしながら、第5図の回路においては結合コンデンサ
(4)を必要とし、直結型に構成出来ずIC化に不適で
あった。更に第2スイツチ(7)が信号路に直接挿入き
れているので、切換時にノイズが発生し、問題であった
(c) Problems to be Solved by the Invention However, the circuit shown in FIG. 5 requires a coupling capacitor (4) and cannot be constructed as a direct connection type, making it unsuitable for IC implementation. Furthermore, since the second switch (7) is inserted directly into the signal path, noise is generated during switching, which is a problem.

(ニ)課題を解決するための手段 本発明は、上述の点に鑑み成されたもので、垂直トリガ
パルスに応じて鋸歯状波を作成する鋸歯状波作成回路と
、該鋸歯状波作成回路の出力鋸歯状波を積分し、パラボ
ラ波を発生する差動型の積分回路と、前記鋸歯状波作成
回路の出力鋸歯状波をピーク検波するピーク検波回路と
、該ピーク検波回路の出力電圧と基準電源の基準電圧と
を比咬し、その差に応じて前記ピーク検波回路内のコン
デンサに充電された電荷を放電する放電回路と、から成
り、前記ピーク検波回路の出力電圧に応じて前記積分回
路の基準電圧を設定したことを特徴とする。、 (本)作用 本発明に依れば、鋸歯状波をピーク検波し、そのピーク
検波出力に応じた電圧を積分回路の基準電圧に用いてい
るので、信号路中に結合コンデンサやスイッチを必要と
せずに所望のパラボラ波を作成することが出来る。又、
本発明に依れば、ピーク検波出力の値が所定値以上まで
上昇すると、ピーク検波回路内のコンデンサの充iax
荷を放電させるようにしているので、入力される垂直ト
リガパルスの周波数が高くな、る様に変化した場合にも
ただちに応答することが出来、適切な検波出力を得るこ
とが出来る。
(d) Means for Solving the Problems The present invention has been made in view of the above points, and includes a sawtooth wave creation circuit that creates a sawtooth wave in response to a vertical trigger pulse, and a sawtooth wave creation circuit. a differential type integrating circuit that integrates the output sawtooth wave of the output sawtooth wave and generates a parabolic wave; a peak detection circuit that peak-detects the output sawtooth wave of the sawtooth wave generation circuit; and an output voltage of the peak detection circuit. a discharge circuit that compares the reference voltage of a reference power supply and discharges the charge charged in the capacitor in the peak detection circuit according to the difference, and discharges the charge charged in the capacitor in the peak detection circuit according to the difference, and The feature is that the reference voltage of the circuit is set. (According to the present invention) Since the sawtooth wave is peak-detected and the voltage corresponding to the peak detection output is used as the reference voltage of the integrating circuit, a coupling capacitor or switch is not required in the signal path. It is possible to create a desired parabolic wave without having to do so. or,
According to the present invention, when the value of the peak detection output increases to a predetermined value or more, the capacitor in the peak detection circuit is charged
Since the load is discharged, even if the frequency of the input vertical trigger pulse increases or changes, it is possible to respond immediately and obtain an appropriate detection output.

(へ)実施例 第1図は、本発明の一実施例を示す回路図で、(6)は
入力端子(7)から垂直トリガパルスがベースに印加さ
れる制御トランジスタ(8)、及び定電流源(9)から
の定電流が供給される充放電コンデンサ(10)から成
る鋸歯状波作成回路、(11)は点Bに発生する鋸歯状
波をレベルシフトする第ルベルシフト回路、(12)は
前記第ルベルシフト回路(11)からのレベルシフトさ
れた鋸歯状波を更にレベルシフトする第2レベルシフト
回路、(13)はトランジスタ(23)と共に前記第ル
ベルシフト回路(11)からの鋸歯状波をピーク検波す
る為のコンデンサ、(14)は前記鋸歯状波をレベルシ
フトする第3レベルシフト回路、(15)は前記第3レ
ベルシフト回路(14)内に内蔵された第1及び第2抵
抗(16〉及び(17)から成る分圧回路、(18)は
差動増幅回路(19)と、該差動増幅回路(19)の出
力端子と負入力端子(−)との間に接続されたコンデン
サ(20)と、該コンデンサ(20)に一端が接続され
た抵抗(21)とから成る積分回路、(40)は点Cの
電圧と基準電源(41)の基準電圧とを比較する比較回
路、及び(42)は前記比較回路(40)の出力信号に
応じてコンデンサ(13)の充電電荷を放電する放電回
路である。
(v) Embodiment Figure 1 is a circuit diagram showing an embodiment of the present invention, in which (6) is a control transistor (8) to which a vertical trigger pulse is applied to the base from an input terminal (7), and a constant current A sawtooth wave generation circuit consisting of a charge/discharge capacitor (10) supplied with a constant current from a source (9), (11) a level shift circuit for level shifting the sawtooth wave generated at point B, (12) (13) is a second level shift circuit that further level-shifts the level-shifted sawtooth wave from the first rubel shift circuit (11); A capacitor (14) is a third level shift circuit for level shifting the sawtooth wave, and (15) is a first and second level shift circuit built in the third level shift circuit (14). A voltage dividing circuit consisting of resistors (16> and (17), (18) is connected between the differential amplifier circuit (19) and the output terminal and negative input terminal (-) of the differential amplifier circuit (19). An integrating circuit (40) consisting of a capacitor (20) connected to the capacitor (20) and a resistor (21) connected at one end to the capacitor (20) compares the voltage at point C with the reference voltage of the reference power supply (41). A comparison circuit (42) is a discharge circuit that discharges the charge of the capacitor (13) according to the output signal of the comparison circuit (40).

次に動作を説明する。今、第4図(イ)の如き垂直トリ
ガパルスが入力端子(7)に印加されると、前記垂直ト
リガパルスのrLヨレベル期間、制御トランジスタ(8
)がオフするので、定電流源(9)からの定電流は、充
放電コンデンサ(1o〉に流れ、前記充放電コンデンサ
(10)の上端Bの電圧は、徐々に上昇する。又、前記
垂直トリガパルスのr H。
Next, the operation will be explained. Now, when a vertical trigger pulse as shown in FIG. 4(a) is applied to the input terminal (7), the control transistor (8
) is turned off, the constant current from the constant current source (9) flows to the charging/discharging capacitor (1o), and the voltage at the upper end B of the charging/discharging capacitor (10) gradually increases. Trigger pulse rH.

レベル期間は制御トランジスタ<8)がオンするので、
前記充放電コンデンサ<10)は急激に放電する。その
為、第4図(ロ)の如き鋸歯状波が点Bに得られ、第ル
ベルシフト回路(11)で+4vll!(ただし、vo
はPN接合の順方向電圧)レベルシフトさせられる。レ
ベルシフトきれた鋸歯状波は、第2レベルシフト回路(
12)内のトランジスタ(22)のベースに印加される
とともに、トランジスタ(23)のベースに印加される
。前記トランジスタ(23)のエミッタにはピーク検波
用のコンデンサ(13〉が接続されているので、印加さ
れた鋸歯状波はピーク検波され、直流電圧に変換される
。ここで、点Bの鋸歯状波の最大振幅を■、とすると、
点Cの電圧V (C)は・ V (C)−v、+ 3 Vll++   ・・・・・
・・・・・・・・・・ (1)となり、第4図(ハ)の
−点鎖線Cの如く表わされる。
During the level period, the control transistor <8) is on, so
The charge/discharge capacitor <10) discharges rapidly. Therefore, a sawtooth wave as shown in Fig. 4 (b) is obtained at point B, and +4vll! (However, vo
(forward voltage of the PN junction) is level-shifted. The level-shifted sawtooth wave is transferred to the second level shift circuit (
12) to the base of the transistor (22) and to the base of the transistor (23). Since the capacitor (13) for peak detection is connected to the emitter of the transistor (23), the applied sawtooth wave is peak detected and converted into a DC voltage.Here, the sawtooth wave at point B If the maximum amplitude of the wave is ■, then
The voltage V (C) at point C is V (C) - v, + 3 Vll++ ...
. . . (1), and is expressed as the -dotted chain line C in Fig. 4 (c).

又、トランジスタ(22)のエミッタである点りには−
■。レベルシフトされた鋸歯状波が得られ、該鋸歯状波
の振幅の最大値V(D)maxは、V ())rlla
X= Vs+ 3 Vllt   ””””’  (2
)となり、最小値V(D)ff1inは、V(D)mt
n= 3 Vsx   ・・・・・・・・・・・・・・
・・・・ (3)となり、第4図(ハ)の実線りの如く
なる。
Also, at the point which is the emitter of the transistor (22) -
■. A level-shifted sawtooth wave is obtained, and the maximum value of the amplitude of the sawtooth wave V(D)max is V())rlla
X= Vs+ 3 Vllt ””””’ (2
), and the minimum value V(D)ff1in is V(D)mt
n=3 Vsx・・・・・・・・・・・・・・・
...(3), as shown by the solid line in Figure 4 (c).

点Cに得られる前述の電圧は、トランジスタ(24)で
−v、lIレベルシフトきれた後、分圧回路(15)で
分圧される。前記分圧回路(15)を構成する第1及び
第2抵抗(16)及び(17)の抵抗値を等しく設定す
ると、点Eの電圧V、。は、 V<t)=1/2Vs+ 2 Vat  ・・団・・・
・・・・ (4)となり、第4図(ハ)の実線Eの如く
なる。前記電圧v(l!、はトランジスタ(25)で更
にレベルシフトされるので点Fの電圧V(、、は、 Vry)−1/2Vs+Vsp  +++++m+m*
+  (5)となり、第4図(ハ)の実線Fの如くなる
The aforementioned voltage obtained at point C is level-shifted by -V and lI by the transistor (24), and then divided by the voltage dividing circuit (15). When the resistance values of the first and second resistors (16) and (17) constituting the voltage dividing circuit (15) are set equal, the voltage at point E is V. is, V<t) = 1/2Vs+ 2 Vat...group...
... (4), as shown by the solid line E in Figure 4 (c). Since the voltage v(l!,) is further level-shifted by the transistor (25), the voltage at point F is V(,,, Vry)-1/2Vs+Vsp +++++m+m*
+ (5), as shown by the solid line F in FIG. 4(C).

一方、点りに得られる鋸歯状波はトランジスタ(26)
及び(27)で−2Voレベルシフトされるので点Gの
電圧V(o)の最大値V(Q)fflaXは、V(c)
llnaX−Vs+Vit  ”””””旧・”  (
6)となり、最小値V(o)minは、 V (G)min =  V my、     ・・・
・・・・・・・・・・・・・・・・・・  く7)とな
り、第4図(ハ)の点線Gの如く示される。
On the other hand, the sawtooth wave obtained at the point is caused by the transistor (26)
Since the level is shifted by -2Vo in (27), the maximum value V(Q)fflaX of the voltage V(o) at point G is V(c)
llnaX-Vs+Vit “””””old・” (
6), and the minimum value V(o)min is V (G)min = V my, ...
・・・・・・・・・・・・・・・・・・ 7) This is shown as the dotted line G in FIG. 4(C).

ここで、第(5)、第(6)及び第(7)式から明らか
な様に第4図(ハ)の実線Fは、点BGの振幅に対して
正確に172となる。
Here, as is clear from equations (5), (6), and (7), the solid line F in FIG. 4(c) is exactly 172 with respect to the amplitude of point BG.

点Gに発生する第4図(ハ)の鋸歯状波Gは、積分回路
(靜)の負入力端子(−)に印加され、点Fに発生する
第4図(ハ)の電圧Fはその正入力端子(+)に印加さ
れる。その為、第4図(ハ)の期間T1においては積分
回路(18)を構成するコンデンサ(20)に図示の方
向に電流が流れコンデンサ(20)が充電され、又期間
T、においては前記コンデンサ(20)が放電される。
The sawtooth wave G in Figure 4 (C) generated at point G is applied to the negative input terminal (-) of the integrating circuit (-), and the voltage F in Figure 4 (C) generated at point F is its Applied to the positive input terminal (+). Therefore, during the period T1 in FIG. 4(C), current flows in the direction shown in the capacitor (20) constituting the integrating circuit (18), and the capacitor (20) is charged, and during the period T, the capacitor (20) is charged. (20) is discharged.

更に第4図(ハ)の期間T、においては第4図(イ)の
垂直トリガパルスに応じてスイッチ(28)が閉じるの
で積分動作が停止する。
Furthermore, during the period T of FIG. 4(c), the switch (28) is closed in response to the vertical trigger pulse of FIG. 4(a), so the integration operation is stopped.

第4図(ハ)の鋸歯状波Gの傾きは一定であり、差動増
幅回路(19〉の正入力端子(+)の電圧は、鋸歯状波
の振幅の172であるので、前記コンデンサ(20)の
充放電量を同一に出来る。
The slope of the sawtooth wave G in FIG. 20) The amount of charge and discharge can be made the same.

その為、積分回路(18)の出力端子(29)には第4
図(ニ)の如く、コンデンサ(20)が充電から放電に
切換わる時刻tと頂点が一致したパラボラ波を得ること
が出来る。
Therefore, the output terminal (29) of the integrating circuit (18) has a fourth
As shown in Figure (d), a parabolic wave whose apex coincides with the time t when the capacitor (20) switches from charging to discharging can be obtained.

さて、前述の説明は、入力端子(7)に印加きれる垂直
トリガパルスの周波数が60 HzCN T SC方式
の場合)で、正規の周波数の信号の場合(以下、同期時
と称する。)について説明したが、前記垂直トリガパル
スの周波数は、チャンネル切換時や電源投入時に変化し
、低くなる場合(以下、非同期時と称する。)がある。
Now, the above explanation is based on the case where the frequency of the vertical trigger pulse that can be applied to the input terminal (7) is 60 Hz in the CNT SC system), and the case where the signal is at a regular frequency (hereinafter referred to as synchronization). However, the frequency of the vertical trigger pulse may change and become lower when switching channels or turning on the power (hereinafter referred to as asynchronous time).

例えば、電源投入時で非同期状態の場合、垂直トリガパ
ルスの「L」レベル期間が長くなる為、点Bに発生する
鋸歯状波の振幅が同期時に比べ大となる。すると、コン
デンサ(13)の充電電圧もそれに応じて上昇する。こ
の状態から、偏向回路系が安定し、同期状態となる場合
、前記コンデンサ(13)の大なる充電電荷は、トラン
ジスタ(24)のベースにしか放電路が形成されていな
い為、放電するのに長い時間がかかり、正しいピーク検
波出力を得るのに時間がかかる恐れがあった。一般に、
その様な問題が生じた場合、前記コンデンサ(13)に
対し並列に抵抗を接続し、所望の放電を行なわせるよう
にする。ところが、第1図のピーク検波回路では放電電
流が多いと正しいピーク検波出力がtFtられなくなり
、その様な方法を用いることが出来なかった。
For example, in the case of an asynchronous state when the power is turned on, the "L" level period of the vertical trigger pulse becomes longer, so that the amplitude of the sawtooth wave generated at point B becomes larger than that in the synchronous state. Then, the charging voltage of the capacitor (13) also increases accordingly. From this state, when the deflection circuit system becomes stable and synchronized, the large charge in the capacitor (13) cannot be discharged because the discharge path is formed only at the base of the transistor (24). This takes a long time, and there is a fear that it will take a long time to obtain the correct peak detection output. in general,
If such a problem occurs, a resistor is connected in parallel to the capacitor (13) to cause the desired discharge. However, in the peak detection circuit shown in FIG. 1, if the discharge current is large, the correct peak detection output tFt cannot be obtained, and such a method cannot be used.

そこで、本発明においては、非同期時のピーク検波出力
は不要であるとい・う点に若目し、コンデンサ(13)
の充電電圧が比較回路(40〉の基4電源(41〉の基
準電圧以上になると、放電回路(42)を駆動し、コン
デンサ(13)の電荷を自動的に放電させ、前記充電電
圧が過大な値になっても、ただちに前記所定値以下とな
るように制御している。第7図は、その具体回路例を示
す回路図で、(30)は同期時にトランジスタ(23)
のベースに印加される鋸歯状波の最大振幅V、と等しい
電圧を発生する基準電源、 (31a)乃至(31c)
は前記基準電源(30〉の基4(電圧をレベルシフトす
るダイオード、(32)はベースが前記ダイオード(3
1a)乃至(31c)の一端Hに接続されるとともにエ
ミッタが放電抵抗(33)を介して点Cに接続された放
電トランジスタである。尚、第1図と同一の回路素子に
ついては、同一の符号を付しである。今、同期状態であ
るとすると、コンデンサ(13)の上端である点Cの電
圧は、第(1)式から明らかな如< V、+ 3 V+
+tとなる。点Hの電圧は、Vs+3V++!であるの
で、放電トランジスタ(32)はオフしている。その為
、点Cの電圧は、そのままの値でトランジスタ(24)
に印加される。この状態から非同期状態になったとする
と点Cの電圧は、トランジスタ(23)がオンしている
期間、上昇する。すると、放電トランジスタ(32)が
オンし、トランジスタ(23)のエミッタからの電流が
放電抵抗(33)及び放電トランジスタ(32)を介し
て流れる。そして、トランジスタ(23)がオフすると
、今度はコンデンサ(13)の充電電荷が、放電抵抗(
33)及び放電トランジスタ(32)を介して流れる。
Therefore, in the present invention, the capacitor (13)
When the charging voltage exceeds the reference voltage of the base 4 power supply (41) of the comparator circuit (40), the discharge circuit (42) is driven to automatically discharge the charge of the capacitor (13), and the charging voltage is excessively high. Even if the value reaches the predetermined value, it is immediately controlled to be below the predetermined value. Fig. 7 is a circuit diagram showing a specific example of the circuit, and (30) is the transistor (23) at the time of synchronization.
reference power supplies (31a) to (31c) that generate a voltage equal to the maximum amplitude V of the sawtooth wave applied to the base of the
is the base 4 (diode for level shifting the voltage) of the reference power supply (30); (32) is the base of the diode (30);
It is a discharge transistor connected to one end H of 1a) to (31c) and whose emitter is connected to point C via a discharge resistor (33). Note that circuit elements that are the same as those in FIG. 1 are given the same reference numerals. Now, assuming that the state is synchronous, the voltage at point C, which is the upper end of the capacitor (13), is < V, + 3 V + as is clear from equation (1).
+t. The voltage at point H is Vs+3V++! Therefore, the discharge transistor (32) is off. Therefore, the voltage at point C remains the same as it is at the transistor (24).
is applied to If this state becomes an asynchronous state, the voltage at point C increases while the transistor (23) is on. Then, the discharge transistor (32) is turned on, and current from the emitter of the transistor (23) flows through the discharge resistor (33) and the discharge transistor (32). Then, when the transistor (23) turns off, the charge in the capacitor (13) is transferred to the discharge resistor (
33) and the discharge transistor (32).

その為、点Cの電圧がコンデンサ(13)と放電抵抗(
33〉の時定数に応じて徐々に低下し、元の値、即ちV
s+3VB、まで低下する。従って、次に同期状態とな
ってもただちに正規のピーク検波出力(Vs+ 3 V
BI+) ヲトラ’/ジ、2. 夕(24)(7)ベー
スに印加することが出来、ピーク検波の応答性を良好な
ものにすることが出来る。
Therefore, the voltage at point C is between the capacitor (13) and the discharge resistor (
33>, gradually decreases to the original value, that is, V
It drops to s+3VB. Therefore, even if the next synchronization state occurs, the normal peak detection output (Vs + 3 V
BI+) Wotora'/Ji, 2. It can be applied to the evening (24) and (7) bases, and the response of peak detection can be made good.

(ト)発明の効果 以上述べた如く、本発明に依れば信号路中に結合コンデ
ンサやスイッチを必要とせずに、波形の対象性の良いパ
ラボラ波を作成することが出来る。又、本発明に依れば
、入力される垂直トリガパルスが非同期状態から同期状
態に切換わった場合でもただちに適切なピーク検波出力
を得ることが出来るので、電源投入時やチャンネル切換
時であってもただちに所望のパラボラ波を作成すること
が出来る。
(G) Effects of the Invention As described above, according to the present invention, a parabolic wave with good waveform symmetry can be created without requiring a coupling capacitor or switch in the signal path. Furthermore, according to the present invention, even when the input vertical trigger pulse changes from an asynchronous state to a synchronous state, it is possible to immediately obtain an appropriate peak detection output. A desired parabolic wave can be created immediately.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の一実施例を示す回路図、第2図は従
来のパラボラ波作成回路を示す回路図、第3図(イ)及
び(ロ)は第2図の説明に供する為の波形図、第4図(
イ)乃至(ニ)は第1図の説明に供する為の波形図、第
5図は従来のパラボラ波作成回路を示す回路図、第6図
(イ〉乃至(ニ)は第5図の説明に供する為の波形図、
及び第7図は、本発明の具体回路例を示す回路図である
。 (6)・・・鋸歯状波作成回路、 (11)・・・第2
レベルシフト回路、(12)・・・第2レベルシフト回
路、(13)・・・検波用のコンデンサ、  (14)
・・・第3レベルシフト回路、 (18)・・・積分回
路。 第 図 第 図 第4図 ′″j   Tl□T2→ Tり 第6図 第7図
Fig. 1 is a circuit diagram showing an embodiment of the present invention, Fig. 2 is a circuit diagram showing a conventional parabolic wave generation circuit, and Figs. 3 (a) and (b) are for explanation of Fig. 2. Waveform diagram of Fig. 4 (
A) to (D) are waveform diagrams for explaining Fig. 1, Fig. 5 is a circuit diagram showing a conventional parabolic wave generation circuit, and Figs. 6 (A) to (D) are explanations of Fig. 5. waveform diagram for use in
and FIG. 7 are circuit diagrams showing specific circuit examples of the present invention. (6)...Sawtooth wave creation circuit, (11)...Second
Level shift circuit, (12)...Second level shift circuit, (13)...Detection capacitor, (14)
...Third level shift circuit, (18)...Integrator circuit. Figure Figure Figure 4'''j Tl□T2→ Tri Figure 6 Figure 7

Claims (4)

【特許請求の範囲】[Claims] (1)垂直トリガパルスに応じて鋸歯状波を作成する鋸
歯状波作成回路と、 該鋸歯状波作成回路の出力鋸歯状波を積分し、パラボラ
波を発生する差動型の積分回路と、前記鋸歯状波作成回
路の出力鋸歯状波をピーク検波するピーク検波回路と、 該ピーク検波回路の出力電圧と基準電源の基準電圧とを
比較し、その差に応じて前記ピーク検波回路内のコンデ
ンサに充電された電荷を放電する放電回路と、 から成り、前記ピーク検波回路の出力電圧に応じて前記
積分回路の基準電圧を設定したことを特徴とするパラボ
ラ波発生回路。
(1) a sawtooth wave creation circuit that creates a sawtooth wave in response to a vertical trigger pulse; a differential integration circuit that integrates the output sawtooth wave of the sawtooth wave creation circuit to generate a parabolic wave; A peak detection circuit that peak-detects the output sawtooth wave of the sawtooth wave creation circuit, and compares the output voltage of the peak detection circuit with a reference voltage of a reference power supply, and adjusts the capacitor in the peak detection circuit according to the difference. 1. A parabolic wave generation circuit comprising: a discharging circuit for discharging charges charged in a parabolic wave generating circuit, and a reference voltage of the integrating circuit is set according to an output voltage of the peak detection circuit.
(2)前記放電回路内の基準電源の基準電圧を同期時(
正規の垂直トリガパルスが印加される場合)前記ピーク
検波回路の出力電圧と等しい値に設定したことを特徴と
する請求項第1項記載のパラボラ波発生回路。
(2) When synchronizing the reference voltage of the reference power supply in the discharge circuit (
2. The parabolic wave generation circuit according to claim 1, wherein the voltage is set to a value equal to the output voltage of the peak detection circuit (when a regular vertical trigger pulse is applied).
(3)前記放電回路は、ベースが基準電源に、エミッタ
が抵抗を介して前記ピーク検波回路内のコンデンサの一
端に接続されたPNPトランジスタから成ることを特徴
とする請求項第1項又は第2項記載のパラボラ波発生回
路。
(3) The discharge circuit is comprised of a PNP transistor whose base is connected to a reference power source and whose emitter is connected to one end of a capacitor in the peak detection circuit via a resistor. The parabolic wave generation circuit described in .
(4)前記ピーク検波回路の出力電圧を1/2に分圧し
、前記積分回路に基準電圧として印加する分圧回路を備
えたことを特徴とする請求項第1項、第2項及び第3項
記載のパラボラ波発生回路。
(4) Claims 1, 2, and 3 further include a voltage dividing circuit that divides the output voltage of the peak detection circuit into 1/2 and applies the divided voltage to the integrating circuit as a reference voltage. The parabolic wave generation circuit described in .
JP26457788A 1988-10-20 1988-10-20 Parabolic wave generation circuit Expired - Fee Related JPH07121075B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26457788A JPH07121075B2 (en) 1988-10-20 1988-10-20 Parabolic wave generation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26457788A JPH07121075B2 (en) 1988-10-20 1988-10-20 Parabolic wave generation circuit

Publications (2)

Publication Number Publication Date
JPH02111167A true JPH02111167A (en) 1990-04-24
JPH07121075B2 JPH07121075B2 (en) 1995-12-20

Family

ID=17405220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26457788A Expired - Fee Related JPH07121075B2 (en) 1988-10-20 1988-10-20 Parabolic wave generation circuit

Country Status (1)

Country Link
JP (1) JPH07121075B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8805216B2 (en) 2010-03-30 2014-08-12 Kyocera Document Solutions Inc. Image forming apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8805216B2 (en) 2010-03-30 2014-08-12 Kyocera Document Solutions Inc. Image forming apparatus

Also Published As

Publication number Publication date
JPH07121075B2 (en) 1995-12-20

Similar Documents

Publication Publication Date Title
US5483434A (en) High voltage generator having output current control
US5703764A (en) Switched-mode power supply having standby operation
GB1465540A (en) Relaxation oscillator
US5606296A (en) Pulse width modulation control circuit
US5164611A (en) Low noise communication bus driver
EP0881770A1 (en) Control circuit for the current switch edges of a power transistor
US4847520A (en) Fast PNP transistor turn-off circuit
US5233285A (en) Voltage regulator device for charging a battery by an alternator
US5949665A (en) Soft start pulse width modulation integrated circuit
JPH02111167A (en) Parabolic wave generating section
CN100525574C (en) Lighting apparatus for discharge lamp
USRE41791E1 (en) Pulse generator provided with a duty-factor limiting function
JPH01268454A (en) Gradual starter for switching source
US5821735A (en) Accumulator charging circuit
JPH0739139A (en) Constant current integrated power supply
US4554464A (en) Propagation delay generator
EP0959561B1 (en) Slope generator
US20230369955A1 (en) Controller and method for controlling a voltage converter
US6094077A (en) Dynamically controlled timing signal generator
KR940010484B1 (en) Horizontal output protecting circuit for multi-mode monitor
JPH07105953B2 (en) Burst gate pulse forming circuit
SU1534685A1 (en) Device for control of stabilizing converter
SU1095361A2 (en) Pulse shaper
US4126815A (en) Delayed kinescope blanking pulse generator
SU980187A1 (en) Delay device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees