JPH02101561A - Connecting system between main electric circuit and additional electric circuit by connector - Google Patents

Connecting system between main electric circuit and additional electric circuit by connector

Info

Publication number
JPH02101561A
JPH02101561A JP63253814A JP25381488A JPH02101561A JP H02101561 A JPH02101561 A JP H02101561A JP 63253814 A JP63253814 A JP 63253814A JP 25381488 A JP25381488 A JP 25381488A JP H02101561 A JPH02101561 A JP H02101561A
Authority
JP
Japan
Prior art keywords
circuit
connector
signal
electric circuit
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63253814A
Other languages
Japanese (ja)
Inventor
Yoshinori Okafuji
岡藤 嘉則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63253814A priority Critical patent/JPH02101561A/en
Publication of JPH02101561A publication Critical patent/JPH02101561A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reduce the number of the poles of a connector, and to reduce the cost of production by providing a switching means by which a main electric circuit receives a discrimination signal through the connector and switches the connection or the operation of a circuit element so as to adapt itself for an additional electric circuit. CONSTITUTION:When a circuit A 1 as the main electric circuit and the circuit B 2 as the additional electric circuit are connected by the connector 3, power is supplied from a circuit A 1 side, and levels determined beforehand are set in the signals S1 to Sm of the circuit B 2. The set levels are supplied to the switching means 4 of the circuit A 1 through the connector 3, and one of them is selected. The selected signal connects a partial circuit of coupling the circuit A with the circuit to output the signals I1 to Il of the circuit B and performing some processing function. Thus, the number of the poles of the connector to be used for connection can be curtailed, and the cost of production can be reduced.

Description

【発明の詳細な説明】 〔概 要〕 主電気回路に複数の付加電気回路から任意に選択した少
なくとも1つの付加電気回路をコネクタを用いて接続し
、その選択により種々の処理機能を行うための接続方式
に関し、 付加電気回路の構成が他の付加電気回路の構成に拘束さ
れず、従って設計の自由度を増加し、かつ、接続に用い
られるコネクタの極数を少なくし、従って製造原価の低
減を可能にする方式を得ることを目的とし、 主電気回路と複数の付加電気回路を選択的にコネクタを
用いて接続する接続方式であって、付加電気回路は主電
気回路からの電力を受け、該主電気回路へ識別信号を供
給する識別信号発生回路を具備し、主電気回路は、コネ
クタを介して識別信号を受けて、主電気回路が付加電気
回路と適合するよう回路要素の接続または動作を切り換
える切換手段を具備するよう構成される。
[Detailed Description of the Invention] [Summary] At least one additional electrical circuit arbitrarily selected from a plurality of additional electrical circuits is connected to the main electrical circuit using a connector, and the selection is used to perform various processing functions. Regarding the connection method, the configuration of the additional electric circuit is not restricted by the configuration of other additional electric circuits, thus increasing the degree of freedom in design, and reducing the number of connector pins used for connection, thus reducing manufacturing costs. This is a connection method that selectively connects the main electric circuit and multiple additional electric circuits using connectors, in which the additional electric circuits receive power from the main electric circuit. an identification signal generating circuit for supplying an identification signal to the main electrical circuit, the main electrical circuit receiving the identification signal via the connector and connecting or operating circuit elements so that the main electrical circuit is compatible with the additional electrical circuit; It is configured to include a switching means for switching.

〔産業上の利用分野] 本発明は主電気回路に複数の付加電気回路から任意に選
択した少なくとも1つの付加電気回路をコネクタを用い
て接続し、その選択により種々の処理機能を行うための
接続方式に関する。
[Industrial Application Field] The present invention connects at least one additional electrical circuit arbitrarily selected from a plurality of additional electrical circuits to a main electrical circuit using a connector, and connects the main electrical circuit to perform various processing functions depending on the selection. Regarding the method.

近年の装置は、高度に多機能化しているが、その中には
、使用者によっては使用しない機能もある。そこで、そ
れら使用者の限定される機能については、装置の基本機
能としては具備せず、使用者が自由に選択できるオプシ
ョンとして、後から付加できるようにしている機器が多
い。機能付加の方法としては、その装置の制御マイクロ
プログラムを交換する等があるが、ハードウェアの変更
を伴う場合には、オプションとする機能を実現するハー
ドウェアを、装置本体の主電気回路を構成する回路基板
(以下回路Aと略称する)とは別の付加電気回路を構成
する回路基板(以下回路B。
Although devices in recent years have become highly multi-functional, some of them may not be used by some users. Therefore, many devices do not provide these user-limited functions as basic functions of the device, but rather allow the user to add them later as options that can be freely selected. Methods of adding functionality include replacing the control microprogram of the device, but when changing the hardware, it is necessary to configure the main electrical circuit of the device with hardware that realizes the optional function. A circuit board (hereinafter referred to as circuit B) that constitutes an additional electric circuit separate from the circuit board (hereinafter referred to as circuit A).

B、、B、等と略称する)として作成し、回路Bの有す
る機能が必要な場合、回路Aと回路Bをコネクタ等で接
続して使用することが広く行われている。具体的な例と
しては、各種表示装置やプリンタ装置の各種文字フォン
トをオプションとし、必要な文字フォントのみを、文字
フォントを書き込んだROMを搭載した回路を付加する
ことによって供給したり、グラフやイメージ等の印刷表
示機能をオプションとし、それらのデータを処理する回
路を別基板に構成して、必要なコネクタ等で本体基板に
装着する方法がとられる。本発明はこのような分野にお
ける回路AとBの接続方式に関するものである。
When the functions of circuit B are required, circuits A and B are commonly used by connecting them with a connector or the like. Specific examples include making various character fonts for various display devices and printers optional, supplying only the necessary character fonts by adding a circuit equipped with a ROM in which character fonts are written, and providing graphs and images. A method is used in which printing and display functions such as these are made optional, and the circuits for processing these data are configured on a separate board and attached to the main board using the necessary connectors. The present invention relates to a method for connecting circuits A and B in this field.

〔従来の技術〕[Conventional technology]

ハードウェアの一部をオプションとし、必要時にコネク
タ等で接続して搭載する方式においては、各オプション
ごとに専用のコネクタを別々に設けることは、実装する
スペースを別々に確保しなければならないという理由に
より、あまり用いられない。多くの場合、各種オプショ
ン回路の必要とする信号線は共通となるように設計され
、1つのコネクタに複数種の回路が任意に接続可能にな
るようにしている。しかしながら、この方式では、オプ
ション回路の設計が、他のオプション回路の仕様に拘束
され、設計の自由度が限定される。
In a method where a part of the hardware is made optional and is installed by connecting it with a connector etc. when necessary, providing a separate dedicated connector for each option is because separate mounting space must be secured. Therefore, it is not used much. In many cases, the signal lines required by various optional circuits are designed to be common, so that multiple types of circuits can be arbitrarily connected to one connector. However, in this method, the design of the option circuit is constrained by the specifications of other option circuits, and the degree of freedom in design is limited.

これとは別に、コネクタ等の信号線を各オプション回路
専用に別々に定義し、各オプション回路は、コネクタ等
の必要な信号線のみを接続して使用する方式も用いられ
ている。これによれば、各オプション回路に必要な信号
線を任意に定義できるので、オプション回路の設計が他
のオプション回路の仕様に拘束されることはない。しか
し、この方式は各オプション回路専用の信号線を別々に
用意しなければならないため、使用するコネクタ等の極
数が増加し、製造原価の増大を招くという欠点がある。
Apart from this, a method is also used in which signal lines such as connectors are defined separately for each option circuit, and each option circuit is used by connecting only the necessary signal lines such as connectors. According to this, since the signal lines necessary for each option circuit can be arbitrarily defined, the design of the option circuit is not restricted by the specifications of other option circuits. However, this method has the disadvantage that since a signal line dedicated to each option circuit must be prepared separately, the number of poles of the connectors, etc. used increases, leading to an increase in manufacturing costs.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

本発明は、従来方式における付加電気回路としてのオプ
ション回路の構成が拘束されること、および使用するコ
ネクタの極数が増加すること、という課題を解決しよう
とするものである。
The present invention aims to solve the problems of the conventional system in which the configuration of an optional circuit as an additional electric circuit is restricted and the number of pins of the connector used increases.

本発明の目的は、付加電気回路の構成が他の付加電気回
路の構成に拘束されず、従って設計の自由度を増加し、
かつ、接続に用いられるコネクタの極数を少なくし、従
って製造原価の低減を可能にする主電気回路と付加電気
回路の間の接続方式を得ることにある。
An object of the present invention is to increase the degree of freedom in design by not restricting the configuration of an additional electric circuit to the configurations of other additional electric circuits, and
Another object of the present invention is to provide a connection method between a main electric circuit and an additional electric circuit, which reduces the number of connector pins used for connection and thus makes it possible to reduce manufacturing costs.

〔課題を解決するための手段〕[Means to solve the problem]

本発明においては、第1図に例示されるように、主電気
回路1と複数の付加電気回路のうちの少なくとも1つを
選択してコネクタ3を用いて接続し、種々の処理動作を
行う接続方式であって、付加電気回路2は主電気回路1
から電力を供給され、主電気回路へ識別信号を供給する
識別信号発生回路を具備し、主電気回路1はコネクタ3
を介して該識別信号を受けて主電気回路1が付加電気回
路2と適合するよう回路要素の接続または動作を切り換
える切換手段4を具備するコネクタによる主電気回路と
付加電気回路の接続方式が提供される。
In the present invention, as illustrated in FIG. 1, a main electrical circuit 1 and at least one of a plurality of additional electrical circuits are selected and connected using a connector 3 to perform various processing operations. system, the additional electric circuit 2 is the main electric circuit 1
The main electric circuit 1 is provided with an identification signal generation circuit that is supplied with power from the connector 3 and supplies an identification signal to the main electric circuit.
A method of connecting the main electric circuit and the additional electric circuit by means of a connector is provided, which is equipped with a switching means 4 for switching the connection or operation of circuit elements so that the main electric circuit 1 is compatible with the additional electric circuit 2 in response to the identification signal via the connector. be done.

〔作 用〕[For production]

前述の方式を用いれば、第1図に例示するように、例え
ば、主電気回路1(回路A)と付加電気回路2(回路B
)をコネクタ3で接続すると回路A側から電源が供給さ
れ(図示せず)、回路BのSlからSIIに成るあらか
じめ定められたレベル(高レベルまたは低レベル)が設
定される。この設定されたレベルがコネクタ3を介して
回路への切替え手段4に供給され、その出力SAからS
Zのうちの1つが選択されて、その選択された信号が回
路Aの一部の回路(例えばOA、からOAL信号を伝達
する回路)を回路Bの回路(例えばI。
If the above-mentioned method is used, as illustrated in FIG.
) is connected with the connector 3, power is supplied from the circuit A side (not shown), and a predetermined level (high level or low level) consisting of S1 to SII of circuit B is set. This set level is supplied via the connector 3 to the switching means 4 to the circuit, whose outputs SA to S
One of Z is selected, and the selected signal transmits the selected signal to a circuit in circuit B (eg, a circuit that transmits an OAL signal from OA) to a circuit in circuit B (eg, I.

から■、の信号を出力する回路)へ接続し、回路Aと回
路Bが結合して成る処理機能を行うようにできる。
(1) to a circuit that outputs signals from (1) to (2), it is possible to perform a processing function in which circuits A and B are combined.

〔実施例] 本発明の一実施例としてのコネクタによる主電気回路と
付加電気回路の接続方式を用いた装置の回路図が第1図
に、他の実施例の回路図が第2図に、さらに具体的な実
施例の回路図が第3図および第4図に示される。
[Example] A circuit diagram of a device using a method of connecting a main electrical circuit and an additional electrical circuit using a connector as an embodiment of the present invention is shown in FIG. 1, and a circuit diagram of another embodiment is shown in FIG. Circuit diagrams of more specific embodiments are shown in FIGS. 3 and 4.

第1図において、回路Aは主電気回路であって装置にお
ける本体回路であり、回路Bはコネクタ3を介して回路
Aに接続される付加電気回路としてのオプション回路で
ある。回路Aにおいて、OA、、DAt、・・・、 0
At−t、OAL、DBI、01h、・・・、0Bt−
++OBL ”・、 DYL、OYz、 ・・・、 0
YL−1,OYL、OZl、OZl ”・。
In FIG. 1, circuit A is the main electrical circuit and is the main body circuit of the device, and circuit B is an optional circuit as an additional electrical circuit connected to circuit A via connector 3. In circuit A, OA,, DAt,..., 0
At-t, OAL, DBI, 01h, ..., 0Bt-
++OBL”・, DYL, OYz, ..., 0
YL-1, OYL, OZl, OZl ”・.

ozt−、、oz、は回路Bに出力する信号であり、信
号(0^+、OAg 、・・・、 0At−+、OAt
 ) 、信号(OB、、OB、、−。
ozt-,, oz are signals output to circuit B, and the signals (0^+, OAg,..., 0At-+, OAt
), signal (OB,, OB,, -.

0BL−1,0BL) 、”’、信号(DYL、OYz
、・・・、 0Yt−+、0Yt)、信号(OZl、D
Zt ・・・、 0ZL−1,OZL )は各々別オプ
ション回路に出力する信号のグループである。信号OA
、、OA!、・・・、 0At−+、OAtはそれぞれ
3ステートバツフアD八11DAz+・・・、 DAL
−1,DALを通してコネクタ3に出力され、信号OB
、、OB、、・・・、0Bt−++OBt はそれぞれ
3ステートバッファDBI、DBI、・・・、oat−
1+DBLを通してコネクタ3に出力され、信号oy、
0BL-1,0BL),"',Signal (DYL, OYz
, ..., 0Yt-+, 0Yt), signal (OZl, D
Zt..., 0ZL-1, OZL) are a group of signals each output to a separate option circuit. Signal OA
,,OA! ,..., 0At-+, OAt are respectively 3-state buffers D811DAz+..., DAL
-1, Output to connector 3 through DAL, signal OB
,,OB,,...,0Bt-++OBt are 3-state buffers DBI, DBI,..., oat-, respectively.
Output to connector 3 through 1+DBL, signal oy,
.

DY2.・・・、 0YL−1OYL はそれぞれ3ス
テートバッファDY、、DY、、・・・、 DYL−1
,DYL を通してコネクタ3に出力され、信号OZ+
、OZt、”・、 0Zt−++OZt はそれぞれ3
 ステート”’ 77 y DZ + + DZ z 
+ ・・・+ 02 t −t + DZ tを通して
コネクタ3に出力される。DA、、DB、 、・・・D
Y、 、口Z、 (n=1.2.・・・、 14 、1
 )の出力は共通に接続されている。回路Bにおいて、
RV、、RV、、・・・RVI−、、RVL はコネク
タを介して供給される信号を受けるためのレシーバであ
り、その出力は、各々信号1. 、 I2.・・・+ 
 IL−1+ 11 となって回路Bの構成要素に供給
される。信号S、 、 S、 、・・・+  5ll−
1+汎は回路Bの識別信号であり、ドライバSD、。
DY2. ..., 0YL-1OYL are 3-state buffers DY,, DY,, ..., DYL-1, respectively.
, DYL is output to connector 3, and the signal OZ+
, OZt, "・, 0Zt-++OZt are each 3
State”' 77 y DZ + + DZ z
+ ... + 02 t - t + DZ It is output to the connector 3 through t. DA,,DB, ,...D
Y, , mouth Z, (n=1.2..., 14, 1
) outputs are connected in common. In circuit B,
RV, , RV, . . . RVI-, , RVL are receivers for receiving the signals supplied through the connectors, and their outputs are the signals 1, . . . , respectively. , I2. ...+
It becomes IL-1+ 11 and is supplied to the components of circuit B. Signal S, , S, ,...+5ll-
1+ general is the identification signal of circuit B, driver SD,.

SD2.・・・、 SD、l、SD、を通してコネクタ
に出力している。回路Aでは、この識別信号はデコーダ
(F)4に接続されており、これらの信号S、 、 S
t、・・・5ll−1+ Seaの状態(高レベルまた
は低レベル)によって、デコーダFの出力信号SA 、
 SB 、・・・、 sy 。
SD2. ..., is output to the connector through SD, l, and SD. In circuit A, this identification signal is connected to a decoder (F) 4, and these signals S, , S
t,...5ll-1+ Depending on the state of Sea (high level or low level), the output signal SA of the decoder F,
SB,..., sy.

Szのいずれか1つが低レベルとなる。信号SA 、 
SB。
One of Sz becomes low level. signal SA,
S.B.

・・・、 sy 、 szは各々3ステートバツフアの
各グループ゛ (OA、、DA、、・・・ 、DAL−
1,DAL  )  、  (DBI、DB2.・・・
Dh−+、DBt ) 、・・・ (DY、、DY、、
・・・、 DYL−1,DYL )、(DZ、、口Zt
s・・、 DZL−1,DZL ) (7)イネーブル
入力に接続している。各ドライバは、イネーブル入力が
低レベルで入力信号を出力し、イネーブル入力が高レベ
ルの時、高インピーダンスとなる。
..., sy, sz are each group of 3-state buffers (OA, DA, ..., DAL-
1, DAL), (DBI, DB2...
Dh-+, DBt) ,... (DY,, DY,,
..., DYL-1, DYL), (DZ,, mouth Zt
s..., DZL-1, DZL) (7) Connected to the enable input. Each driver outputs an input signal when the enable input is at a low level, and becomes high impedance when the enable input is at a high level.

回路Bの識別信号(S+ 、 Sz 、・・・、5la
−li S、 )が成る特定の状態である時、回路Aの
信号SA 、 SR。
Identification signal of circuit B (S+, Sz,..., 5la
-li S, ), then the signals SA, SR of circuit A.

・・・、 sy 、 szのいずれか1つの信号が低レ
ベルとなる。この信号がイネーブル入力に接続されてい
る3ステートバツフアのみが有効となり、そのドライバ
に入力している信号のみが回路Bの信号11+I2.・
・・r  b−++ Itへと出力される。例えば、識
別信号S+ 、 h 、・・・+  Sl@−IT S
eの状態によって、信号SAが低レベルになったとすれ
ば、3ステートバツフアD八l+DAl+・・・、DA
L−1+DAL の出力のみが有効になり、他の3ステ
ートバッファDB、、DBI、・・・DBL−1,DB
L l” 、 DYL、Dh、” 、 DYt−++D
Yt  、 DZt。
..., sy, sz becomes low level. Only the three-state buffers to which this signal is connected to the enable input are enabled, and the only signals input to that driver are circuit B's signals 11+I2.・
...r b-++ It is output to It. For example, the identification signals S+, h, ...+ Sl@-IT S
If the signal SA becomes low level due to the state of e, the three-state buffer D8l+DAl+..., DA
Only the output of L-1+DAL is enabled, and the other 3-state buffers DB, , DBI, ... DBL-1, DB
L l", DYL, Dh,", DYt-++D
Yt, DZt.

DZ、、・・・、 DZL−1,DZLの出力は高イン
ピーダンスとなる。よって回路Bの信号II r lf
f1 +・・・+  lt−In1、はそれぞれ回路A
の信号OA+、OAz、・・・、OA、−、。
The outputs of DZ, . . . , DZL-1 and DZL become high impedance. Therefore, the signal II r lf of circuit B
f1 +...+ lt-In1, respectively, are circuit A
The signals OA+, OAz, ..., OA, -,.

OA、が出力される。識別信号S+ 、 SZ 、 ”
’ 、  S−+。
OA is output. Identification signals S+, SZ, ”
', S-+.

れが別の状態になって、信号SZが低レベルになれば、
3ステートバッファDZ、、DZ、、・・・、DZL−
11DZ、の出力のみが有効になり、他の3ステードパ
・ン フ ァDA、、DAD、・・・ 、DAt−+、
DAt   、DBI、DBz、・・・ 。
If this changes to a different state and the signal SZ becomes low level,
3-state buffer DZ,, DZ,..., DZL-
Only the output of 11DZ is enabled, and the other 3-stage amplifiers DA, , DAD, ..., DAt-+,
DAt, DBI, DBz,...

DBL−1,DBL  、 ・・・、 DYL、Dh、
・・・、 DYt−+、DYt (7)出力は高インピ
ーダンスとなる。よって回路Bの信号L 、 IK 、
・・・+IL−1+ILにはそれぞれ回路Aの信号OL
、OZz、−、0Zt−+、OZt が出力される。
DBL-1, DBL, ..., DYL, Dh,
..., DYt-+, DYt (7) The output becomes high impedance. Therefore, the signals L, IK, of circuit B are
...+IL-1+IL is the signal OL of circuit A, respectively.
, OZz, -, 0Zt-+, OZt are output.

以上のように、本実施例によれば、回路Bからの識別信
号S+ + 52 +・・・r  5s−1+ Sya
の状態により、回路Aからの信号を切り換えられるので
、複数のオプション回路に、信号S、 、 S、 、・
・・、  S、−□汎の別の状態を割り当て、各オプシ
ョン回路が割り当てられた信号を常時識別信号S、 、
 S、 、・・・+511−1+S、Iに出力するよう
にすれば、各オプション回路について、信号の割り当て
を切り換えることができる。従って各プション回路は、
他のオプション回路の信号の定義に拘束されずに設計す
ることができ、極数の多いコネクタを使用する必要もな
くなる。
As described above, according to this embodiment, the identification signal S+ + 52 +...r 5s-1+ Sya from the circuit B
Since the signal from circuit A can be switched depending on the state of , the signals S, , S, , .
. . , S, −□ is assigned another state, and the signal to which each option circuit is assigned is constantly identified as a signal S, ,
By outputting to S, , . . . +511-1+S, I, the signal assignment can be switched for each option circuit. Therefore, each option circuit is
It is possible to design without being restricted by the signal definitions of other optional circuits, and there is no need to use a connector with a large number of pins.

以上の説明は、回路Aから回路Bへ信号が伝送される場
合についてなされたが、回路Bから回路Aへ伝送される
信号についても同様に考えることができ、この実施例が
第2図に示される。
The above explanation has been made regarding the case where a signal is transmitted from circuit A to circuit B, but the same can be considered for a signal transmitted from circuit B to circuit A, and this example is shown in FIG. It will be done.

第2図における各名称は第1図と同様である。Each name in FIG. 2 is the same as in FIG. 1.

ただし、回路A上の3ステートバッファOA+、DAz
However, the 3-state buffers OA+ and DAz on circuit A
.

・・・、 DAL−1,0AL  、 DB+、DBt
、・・・、 DBt−tIDBt  、・・・DYI、
DYZ、 = 、 DYt−+、DYt  、 DZ+
、DZz、−、DZt−0021は回路Bからの信号を
入力する方向となり、それらの出力は信号■八I+ I
A2+・・・、 IA、−、、IA、IB+1IB−z
、・・・、IBt−+、IBt  、・・・、 IL、
IYz、・・・、 IYt−+。
..., DAL-1,0AL, DB+, DBt
,..., DBt-tIDBt,...DYI,
DYZ, = , DYt-+, DYt, DZ+
, DZz, -, DZt-0021 are in the direction of inputting the signal from circuit B, and their output is the signal ■8I+I
A2+..., IA, -,, IA, IB+1IB-z
,..., IBt-+, IBt,..., IL,
IYz,..., IYt-+.

IYL  、 IZ+、IZg、・・・、 IZt−1
,IZt となッテイる。また、回路Bからは信号O1
,0□、・・・、  0L−1101がそれぞれドライ
バDV、、DV2.・・・、 OV、−□DV、を通し
てコネクタに出力されている。もし、信号Sl + S
2+・・・r  5ll−11s、Iの状態によりSA
倍信号低レベルとなれば、3ステードパ・ンファDA、
、Dへ2.・・・、DA+−+。
IYL, IZ+, IZg,..., IZt-1
, IZt. Also, from circuit B, signal O1
, 0□, ..., 0L-1101 are drivers DV, , DV2., 0L-1101, respectively. ..., OV and -□DV are output to the connector. If the signal Sl + S
2+...r 5ll-11s, SA depending on the state of I
If the signal becomes double the low level, the 3-stage amplifier DA,
, to D2. ..., DA+-+.

DA、のみが有効となり、他の3ステートバッファDB
、、DB、、・・・、DBL−1,DBL  、・・・
、 DY、、DY2.・・・、 DY、−、。
Only DA is enabled, and the other 3-state buffer DB
,,DB,,...,DBL-1,DBL,...
, DY, , DY2. ..., DY, -,.

DYL 、 DZ+、D2h、・・・、DZL−1,D
ZL は高インピーダンスとなる。よって、回路Bから
の信号08,0□、・・・0゜1,0.は、イ言号IA
I、Ilh、・・・、■へL−111ALにのみ出力さ
れる。同様にして、回路Bからの信号Sl+St、・・
・、S□3.S、の状態によって、回路Bからの出力信
号01,0□、・・・+0L−1+otが各信号グルー
プ(IA+、IAz、・・・、■^L−1.IAL )
、(IB、IBI。
DYL, DZ+, D2h,..., DZL-1, D
ZL has high impedance. Therefore, the signals from circuit B are 08,0□,...0°1,0. is the word IA
It is output only to L-111AL to I, Ilh, ..., ■. Similarly, the signal Sl+St from circuit B,...
・, S□3. Depending on the state of S, the output signals 01, 0□, ...+0L-1+ot from circuit B are assigned to each signal group (IA+, IAz, ..., ■^L-1.IAL)
, (IB, IBI.

・・・、 IBI−、、IBL  ) 、・・・  (
IY+、IYz、・・・、 IYL−111Y、 )、
(IZ+、IZzs” 、 IZt−+、lZt ) 
ニ切り換わって出力される。
..., IBI-,, IBL), ... (
IY+, IYz, ..., IYL-111Y, ),
(IZ+, IZzs", IZt-+, lZt)
The output is switched between two.

第3図および第4図の実施例について説明する。The embodiments shown in FIGS. 3 and 4 will be described.

第3図および第4図における回路Aは同じ回路である。Circuit A in FIGS. 3 and 4 is the same circuit.

第3図では回路Aにオプション回路B1が接続され、第
4図ではオプション回路B2が接続されている。回路A
において、回路B1または回路B2からの識別信号は一
本であり、この信号は3ステートバッファOA+、DA
z、Dlhのイネーブル入力に接続している。前記識別
信号はインバータF′により反転され、この出力は3ス
テートバツフアDB+ 、 DBz、 DB3に接続さ
れている。第3図において、回路B1の識別信号は、識
別信号を出力するドライバDSの入力を接地することに
より、常に低レベルが出力されている。この時、回路A
においては、低レベルがイネーブル入力に入る3ステー
トバッファOA、、DAz、Dhが有効となり、インバ
ータF′を通して高レベルがイネーブル入力に入る3ス
テートバンファDBI、DB2.DB:lは高インピー
ダンス状態となる。よって回路Aの信号OA、、OA2
が回路B1のレシーバ旧、、Dhを通して、信号L 、
 Izとして回路Blに出力される。回路B1の信号0
3は、ドライバD03および3ステートバツフアDlh
を通して回路Aの信号11hに出力する。3ステートバ
ッファDB2.Dlhが高インピーダンス状態になると
、信号IB、および183が不定となるため、抵抗RB
zおよびRBzによりプルアップして高レベルをとるよ
うにしている。
In FIG. 3, option circuit B1 is connected to circuit A, and in FIG. 4, option circuit B2 is connected to circuit A. Circuit A
In this case, there is only one identification signal from circuit B1 or circuit B2, and this signal is sent to the three-state buffers OA+ and DA.
It is connected to the enable input of z and Dlh. The identification signal is inverted by an inverter F', the output of which is connected to three-state buffers DB+, DBz, and DB3. In FIG. 3, the identification signal of the circuit B1 is always output at a low level by grounding the input of the driver DS that outputs the identification signal. At this time, circuit A
In , the three-state buffers OA, DAz, Dh whose low level enters the enable input are enabled, and the three-state buffers DBI, DB2 . . . whose high level enters the enable input through the inverter F'. DB:l becomes a high impedance state. Therefore, the signals OA, OA2 of circuit A
is the signal L, through the receiver old, ,Dh of circuit B1.
It is output to the circuit Bl as Iz. Signal 0 of circuit B1
3 is a driver D03 and a 3-state buffer Dlh
It is output to the signal 11h of circuit A through. 3-state buffer DB2. When Dlh becomes a high impedance state, the signals IB and 183 become unstable, so the resistance RB
It is pulled up by z and RBz to take a high level.

第4図においては、回路B2の識別信号は、識別信号を
出力するドライバDSの入力を抵抗Rでプルアップする
ことにより高レベルが出力されている。この回路Aでは
、高レベルがイネーブル入力に入る3ステートバッファ
DA+、DAz、DAtは高インピーダンス状態となり
、インバータF′を通じて低レベルがイネーブル入力に
入る3ステートバツフアDB+ 、DBt、 DB3が
有効となる。よって回路Aの信号OB、が3ステートバ
ッファDB、およびレシーバDI、を通して回路Bに信
号1.として出力され、一方回路B2の信号0□、0.
はそれぞれドライノ\DOz。
In FIG. 4, the identification signal of the circuit B2 is output at a high level by pulling up the input of the driver DS that outputs the identification signal with a resistor R. In this circuit A, the 3-state buffers DA+, DAz, and DAt enter the enable input at a high level, and are in a high impedance state, and the 3-state buffers DB+, DBt, and DB3, which enter the enable input at a low level through the inverter F', become enabled. . Therefore, the signal OB of circuit A is sent to circuit B through the three-state buffer DB and the receiver DI. On the other hand, the signals of circuit B2 are output as 0□, 0.
are Drino\DOz respectively.

DOlおよび3ステートバッファDBz、DBzを通し
て、回路Aに、信号IBz、IBzとして出力される。
The signals are output to circuit A as signals IBz and IBz through DOl and 3-state buffers DBz and DBz.

3ステートバンフアDA3が高インピーダンス状態にな
ると、信号11hが不定となるため、抵抗RA3により
プルアップして高レベルをとるようにしている。
When the 3-state buffer DA3 enters a high impedance state, the signal 11h becomes unstable, so it is pulled up by the resistor RA3 to take a high level.

このように、回路B1と回路B2とで、回路A上の信号
OA、O1h、IA3およびOB+、 IJ、 IB3
を切り換えて使用できる。そして、本例の信号OAZと
信号I82の切り換えのように、ただ出力信号相互、入
力信号相互を切り換えるのみでな(、入力信号と出力信
号相互を切り換えることも可能である。
In this way, in circuit B1 and circuit B2, the signals OA, O1h, IA3 and OB+, IJ, IB3 on circuit A are
Can be used by switching. As in the switching between the signal OAZ and the signal I82 in this example, it is not only possible to switch between the output signals and the input signals (but also between the input signal and the output signal).

前述のように本発明は主電気回路とオプション回路すな
わち付加電気回路との接続信号の一部に、オプション回
路の種類を識別する共通信号を定義し、この信号によっ
て主電気回路におけるオプション回路に対する信号線を
切り換えるものである。
As described above, the present invention defines a common signal for identifying the type of option circuit as part of the connection signal between the main electric circuit and the option circuit, that is, the additional electric circuit, and uses this signal to identify the type of the option circuit in the main electric circuit. It is used to switch lines.

第5図にはレーザプリンタ51に本発明を適用した場合
を説明する斜視図が示される。図においてカートリッジ
54は、例えば、イメージ処理回路カートリッジであり
、カートリッジ55は文字フォントROMIカートリッ
ジであり、カートリッジ56は文字フォントROM2カ
ートリツジであり、破線で示すように本体に装着して用
いられる。
FIG. 5 is a perspective view illustrating a case where the present invention is applied to a laser printer 51. In the figure, a cartridge 54 is, for example, an image processing circuit cartridge, a cartridge 55 is a character font ROMI cartridge, and a cartridge 56 is a character font ROM2 cartridge, which are used by being attached to the main body as shown by broken lines.

第6図および第7図には、実施例の回路Aおよび回路8
1等をプリント基板上に構成した場合の斜視図が示され
る。
6 and 7 show circuit A and circuit 8 of the embodiment.
A perspective view of the case where the first and the like are configured on a printed circuit board is shown.

[発明の効果] 本発明によれば、付加電気回路の構成が他の付加電気回
路の構成に拘束されず設計の自由度が増加され、かつ、
接続に用いられるコネクタの極数を減少させ製造原価の
低減を実現できる。
[Effects of the Invention] According to the present invention, the configuration of an additional electric circuit is not restricted by the configuration of other additional electric circuits, and the degree of freedom in design is increased, and
By reducing the number of connector pins used for connection, manufacturing costs can be reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の一実施例としてのコネクタによる主
電気回路と付加電気回路の接続方式を用いる装置の回路
図、 第2図は、本発明の他の実施例の第1図と同様な回路図
、 第3図および第4図は、さらに他の実施例を説明する回
路図、 第5図は本発明の適用されるレーザプリンタの斜視図、
および 第6図および第7図は本発明の実施例の装置をプリント
基板上に構成した場合の斜視図である。 図において、 ■・・・回路A、      2・・・回路B、3・・
・コネクタ、     4・・・デコーダ、である。
Fig. 1 is a circuit diagram of a device using a method of connecting a main electric circuit and an additional electric circuit using a connector as an embodiment of the present invention, and Fig. 2 is similar to Fig. 1 of another embodiment of the present invention. FIGS. 3 and 4 are circuit diagrams illustrating still other embodiments, FIG. 5 is a perspective view of a laser printer to which the present invention is applied,
6 and 7 are perspective views of a device according to an embodiment of the present invention constructed on a printed circuit board. In the diagram, ■...Circuit A, 2...Circuit B, 3...
- Connector, 4... Decoder.

Claims (1)

【特許請求の範囲】 主電気回路(1)と複数の付加電気回路(2)を選択的
にコネクタ(3)を用いて接続し異なる処理動作を行う
接続方式であって、 該付加電気回路(2)は、該主電気回路(1)からの電
力を受け、該主電気回路へ識別信号を供給する識別信号
発生回路を具備し、 該主電気回路は、該コネクタを介して該識別信号を受け
て、該主電気回路が該付加電気回路と適合するよう回路
要素の接続または動作を切り換える切換手段(4)を具
備するコネクタによる主電気回路と付加電気回路の接続
方式。
[Claims] A connection method for selectively connecting a main electric circuit (1) and a plurality of additional electric circuits (2) using a connector (3) to perform different processing operations, the additional electric circuits ( 2) comprises an identification signal generating circuit that receives power from the main electrical circuit (1) and supplies an identification signal to the main electrical circuit, and the main electrical circuit receives the identification signal via the connector. A method of connecting a main electrical circuit and an additional electrical circuit by means of a connector, comprising a switching means (4) for switching the connection or operation of a circuit element so that the main electrical circuit is compatible with the additional electrical circuit.
JP63253814A 1988-10-11 1988-10-11 Connecting system between main electric circuit and additional electric circuit by connector Pending JPH02101561A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63253814A JPH02101561A (en) 1988-10-11 1988-10-11 Connecting system between main electric circuit and additional electric circuit by connector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63253814A JPH02101561A (en) 1988-10-11 1988-10-11 Connecting system between main electric circuit and additional electric circuit by connector

Publications (1)

Publication Number Publication Date
JPH02101561A true JPH02101561A (en) 1990-04-13

Family

ID=17256512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63253814A Pending JPH02101561A (en) 1988-10-11 1988-10-11 Connecting system between main electric circuit and additional electric circuit by connector

Country Status (1)

Country Link
JP (1) JPH02101561A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60105182A (en) * 1983-11-11 1985-06-10 三菱電機株式会社 Connector unit
JPS6211955A (en) * 1985-07-10 1987-01-20 Fujitsu Ltd Interface switching system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60105182A (en) * 1983-11-11 1985-06-10 三菱電機株式会社 Connector unit
JPS6211955A (en) * 1985-07-10 1987-01-20 Fujitsu Ltd Interface switching system

Similar Documents

Publication Publication Date Title
US7500041B2 (en) Graphics processing unit for cost effective high performance graphics system with two or more graphics processing units
US6324605B1 (en) Computer and peripheral switch with USB
US6141719A (en) USB selector switch
US7617348B2 (en) Bus interface controller for cost-effective high performance graphics system with two or more graphics processing units
US8269783B2 (en) KVM switch including a terminal emulator
US6388658B1 (en) High-end KVM switching system
CN1997168B (en) System and method for configurable digital communication
US20070239919A1 (en) Communication control semiconductor device and interface system
US5425135A (en) Parallel interface for printer
CN109918329A (en) A kind of communication system and communication means configuring Retimer chip
US5799208A (en) Apparatus for data communication between universal asynchronous receiver/transmitter (UART) modules and transceivers in a chip set by selectively connecting a common bus between multiplexer/demultiplexer units
US7248381B2 (en) Point-of-sale demonstration of computer peripherals
US20020089488A1 (en) Apparatus and method for controlling a picture whithin a picture display device
JPH02101561A (en) Connecting system between main electric circuit and additional electric circuit by connector
US8424022B2 (en) Device driver system
US7136955B2 (en) Expansion adapter supporting both PCI and AGP device functions
US20060087511A1 (en) Computer and graphic card detachably connected thereto
JP2009273346A (en) Signal transmitting apparatus applicable to built-in system, and its method
CN220173303U (en) Distributed node video splicing circuit and device
KR0138939B1 (en) Multimedical system connector
CN218473364U (en) Multifunctional debugging circuit for loudspeaker box and loudspeaker box
JPH11175127A (en) Control unit for automatic machine
JPH054653U (en) Terminal adapter
JPH06324722A (en) Programmable controller
DE60028570T2 (en) COMPUTER POP SYSTEM AND METHOD