JPH02100102A - Programmable controller - Google Patents

Programmable controller

Info

Publication number
JPH02100102A
JPH02100102A JP25197988A JP25197988A JPH02100102A JP H02100102 A JPH02100102 A JP H02100102A JP 25197988 A JP25197988 A JP 25197988A JP 25197988 A JP25197988 A JP 25197988A JP H02100102 A JPH02100102 A JP H02100102A
Authority
JP
Japan
Prior art keywords
program
circuits
area
page
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25197988A
Other languages
Japanese (ja)
Inventor
Toshio Arai
新居 俊夫
Toyohiro Nakanouchi
中野内 豊広
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Fuji Facom Corp
Original Assignee
Fuji Electric Co Ltd
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Facom Corp filed Critical Fuji Electric Co Ltd
Priority to JP25197988A priority Critical patent/JPH02100102A/en
Publication of JPH02100102A publication Critical patent/JPH02100102A/en
Pending legal-status Critical Current

Links

Landscapes

  • Programmable Controllers (AREA)
  • Stored Programmes (AREA)

Abstract

PURPOSE:To simplify the operation for transferring a program and to decrease the labor and time required for generating the program by storing the program for executing a control of a programmable controller (PC) and also, transferring the program at every range in which it can be instructed arbitrarily. CONSTITUTION:Read-out circuits 15, 25 read out an area of a user program to be read out of memories 100 and 200 by page data by a page instruction, and read out a program stored in this area. Storage circuits 13, 23 store temporarily a user program received by a transfer circuit 16 and 26. Detecting circuits 14, 24 detect page data instructed by the read-out circuits 25, 15. Deleting circuits 11, 21 delete the program stored in the area of the page data detected by the detecting circuit 14, 24, and inserting circuits 12, 22 insert the contents stored in the storage circuits 13, 23 in the area deleted by the deleting circuits 11, 21. In such a way, a between the user program memory 100 and 200, the programs of the area corresponding to the page instruction can be transferred in a batch.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はプログラム入力手段とプロセッサとの間でプロ
グラムを転送しながらプログラム作成を行ない、この作
成されたプログラムに基づいて、接続する各種機器を制
御するプログラマブルコントローラ(以下、PCと略す
)に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention creates a program while transferring the program between a program input means and a processor, and based on the created program, connects various devices. This invention relates to a programmable controller (hereinafter abbreviated as PC).

[従来の技術] 一般に、PCでは入力回路を介してセンサ等の人力機器
から入力データを取り込み、1れをプロセッサによって
処理した後、このデータを出力回路を介して出力し、出
力機器を制御するといった処理が行なわれる。
[Prior Art] Generally, in a PC, input data is taken in from a human-powered device such as a sensor through an input circuit, the data is processed by a processor, and then this data is output through an output circuit to control the output device. Such processing is performed.

これら一連の処理は、ユーザープログラムに従いプロセ
ッサによってシーケンシャルに実行され、これによりP
Cに接続した入力機器の各動作が有機的に制御される。
These series of processes are executed sequentially by the processor according to the user program, and as a result, P
Each operation of the input device connected to C is organically controlled.

このようなPCにおけるユーザープログラムは、プログ
ラミング装置を用い、接続する入出力機器の構成に応じ
て作成されるのが一般的であり、作成の際のプログラム
編集等において、プロセッサとプログラミング装置との
間でプログラム転送が行なわれる。
User programs for such PCs are generally created using a programming device according to the configuration of the input/output devices to be connected. The program is transferred.

第5図(^)はPCのユーザープログラムをラダー図で
表わしたものであり、第、5図(B)は、このラダー図
をメモリのプログラム領域に展開した場合の従来例を示
す。
FIG. 5(^) shows a PC user program as a ladder diagram, and FIG. 5(B) shows a conventional example in which this ladder diagram is developed in a program area of a memory.

これら図に示すように、プログラムは入力データの取り
込みや、出力データの出力といった処理命令単位として
のステップという概念で管理されており、上述のプログ
ラム転送もこのステップ単位で行なわれる。
As shown in these figures, programs are managed based on the concept of steps as units of processing commands such as input data acquisition and output data output, and the above-mentioned program transfer is also performed in units of steps.

[発明が解決しようとする課題] しかしながら、第5図(A)に示す1つの回路、例えば
2番目の回路(BO(14の接点およびBOOO5のコ
イル)で示されるプログラムを転送する場合や、あるい
は同図(A)に示される全ての回路のプログラムを転送
する場合、同図(B)に示す各々のステップのプログラ
ム命令を個々に転送しなければならない。
[Problems to be Solved by the Invention] However, when transferring a program shown in one circuit shown in FIG. 5(A), for example, the second circuit (BO (14 contacts and BOOO5 coil), or When transferring the programs for all the circuits shown in FIG. 5A, the program instructions for each step shown in FIG. 2B must be transferred individually.

このため、従来のPCは、ユーザーによるプログラム転
送のための操作が煩雑になり、プログラム作成等におけ
る編集作業に多くの労力や時間を要するという問題点を
有していた。
For this reason, conventional PCs have had the problem that operations for transferring programs by the user are complicated, and editing operations such as program creation require a lot of effort and time.

本発明は上述した従来の問題点に鑑みてなされたもので
あり、その目的とするところはユーザープログラム領域
を所定の範囲毎に管理し、プログラム転送もこの範囲毎
に行なうことを可能としたPCを提供することにある。
The present invention has been made in view of the above-mentioned conventional problems, and its purpose is to provide a PC that allows user program areas to be managed for each predetermined range and for program transfer to be performed for each of these ranges. Our goal is to provide the following.

[課題を解決するための手段] そのために、本発明では、プログラムメモリを有し、プ
ログラムメモリに記憶されたプログラムに従いプログラ
マブルコントローラにおける処理を制御するプロセッサ
と、プログラムメモリを有し、プログラムメモリにプロ
グラムを人力するプログラム入力手段と、プロセッサお
よびプログラム入力手段の各々が有するプログラムメモ
リをそれぞれ1つ以上の領域に分割し、当該分割された
領域の各々にプログラムを記憶させるページ命令手段と
、プロセッサおよびプログラム人力手段が有する双方の
プログラムメモリにおいて、ページ命令手段によって分
割された領域のうち任意の領域を指示する領域指示手段
と、領域指示手段によって指示された一方の領域に記憶
されたプログラムを他方の領域へ転送する転送手段とを
具えたことを特徴とする。
[Means for Solving the Problem] To this end, the present invention includes a processor that has a program memory and controls processing in a programmable controller according to a program stored in the program memory; a program input means for manually inputting a program; a page instruction means for dividing a program memory of each of the processor and the program input means into one or more areas, and storing a program in each of the divided areas; In both program memories of the human-powered means, there is an area specifying means for specifying an arbitrary area among the areas divided by the page instruction means, and a program stored in one area specified by the area specifying means is transferred to the other area. It is characterized by comprising a transfer means for transferring to.

[作 用1 以上の構成によれば、PCの制御を行なうためのプログ
ラムが任意に指示可能な範囲毎に記憶され、かつ、この
範囲毎の転送が可能となる。
[Operation 1] According to the above configuration, a program for controlling a PC can be stored for each range that can be arbitrarily specified, and can be transferred for each range.

[実施例J 以下、図面を参照して本発明の実施例を詳細に説明する
[Embodiment J] Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

第1図は本発明の一実施例にかかるPCのプロセッサお
よびプログラミング装置の構成を示すブロック図である
。図において、lOはプロセッサを、20はプログラミ
ング装置をそれぞれ示す。
FIG. 1 is a block diagram showing the configuration of a PC processor and programming device according to an embodiment of the present invention. In the figure, IO indicates a processor, and 20 indicates a programming device.

30はプロセッサlOが有するCPUであり、PCに接
続された入出力機器とのデータ授受の制御およびこのデ
ータの処理を実行し、入出力機器およびPC全体の動作
を制御する。30Aおよび30BはプロセッサlOが有
するそれぞれROMおよびRAMであり、ROM30A
は第2図(C)にて後述されるようなCPII30が行
なう処理手順を格納する。また、RAM30BはCPU
30が行なう処理のワークエリアとして用いられる。
30 is a CPU included in the processor 10, which controls data exchange with input/output devices connected to the PC, processes this data, and controls the overall operation of the input/output devices and the PC. 30A and 30B are ROM and RAM, respectively, which the processor IO has;
stores the processing procedure performed by the CPII 30, which will be described later in FIG. 2(C). In addition, RAM30B is
It is used as a work area for processing performed by 30.

40はプログラミング装置20が有するCPUであり、
また40Aおよび40Bは同様にプログラミング装置2
0が有するそれぞれROMおよびRAMである。
40 is a CPU that the programming device 20 has;
Similarly, 40A and 40B are the programming device 2.
0 has ROM and RAM, respectively.

CPO40はユーザープログラムの作成および入力にか
かる処理および制御を実行する。 ROM40AはCP
U40の制御にかかる第2図(A)および(B)に示さ
れる処理手順等、プログラミングにかかる処理手順を格
納し、RAM40BはCPO40による処理や制御のワ
ークエリアとして用いられる。
The CPO 40 executes processing and control related to creation and input of user programs. ROM40A is CP
The RAM 40B stores processing procedures related to programming, such as the processing procedures shown in FIGS. 2(A) and 2(B) related to the control of the U40, and is used as a work area for processing and control by the CPO 40.

41および42はプログラミング装置20が具えるそれ
ぞれキーボードおよび表示装置である。ユーザーはキー
ボード41におけるキー押下によってプログラム入力を
行ない、このプログラム人力に伴なって表示装置42に
例えばラダー図形態で表示されるプログラムを参照しな
がら9編集等のプログラム作成およびプログラム人力に
かかるキー操作を行なう。
41 and 42 are a keyboard and a display device provided in the programming device 20, respectively. The user inputs a program by pressing keys on the keyboard 41, and while referring to the program displayed in the form of a ladder diagram on the display device 42 along with this program manual input, the user creates a program such as 9 editing and performs key operations related to the program manual input. Do this.

100および200は、各々プロセッサlOおよびプロ
グラミング装置20が有するユーザープログラムメモリ
である。これら各々のメモリは、第2図(A)にて後述
されるプログラミング処理により、ページ命令に対応し
た領域毎にユーザープログラムを分割して記憶すること
が可能である。
100 and 200 are user program memories included in processor 10 and programming device 20, respectively. Each of these memories can store user programs divided into areas corresponding to page commands by programming processing described later with reference to FIG. 2(A).

第1図において以下に示す要素は、プロセッサ10およ
びプログラミング装置20が共に有する同様の要素であ
り、プロセッサ10が有する要素には参照番号の最上位
の数字を1で、プログラミング装置20が有する要素に
は最上位の数字を2でそれぞれを示す。
The elements shown below in FIG. 1 are similar elements that both processor 10 and programming device 20 have; indicates each with the highest digit being 2.

すなわち、図において、】6および26は伝送回路であ
り、プロセッサ10とプログラミング装置20との間で
伝送ライン50を介しデータの送受信を行なう。15お
よび25は読出し回路であり、各々メモリ100および
200から、読出すべきユーザープログラムの領域をペ
ージ命令にかかるページデータによって指示し−この領
域に格納されたプログラムを読出す。13および23は
記憶回路であり、各々伝送回路16および26で受信し
たユーザープログラムを一時的に格納する。14および
24は検知回路であり、各々読出し回路25および15
で指示されたベージデータを検知する。11および21
は、それぞれ検知回路14および24で検知されたベー
ジデータの領域に記憶されるプログラムを削除する削除
回路であり、また5、工2および22は、それぞれ削除
回路11および21で削除された領域に記憶回路13お
よび23゜に記憶した内容を挿入する挿入回路である。
That is, in the figure, reference numerals 6 and 26 are transmission circuits, which transmit and receive data between the processor 10 and the programming device 20 via the transmission line 50. Reference numerals 15 and 25 denote reading circuits which specify the area of the user program to be read from the memories 100 and 200, respectively, by page data associated with a page command, and read out the program stored in this area. Storage circuits 13 and 23 temporarily store user programs received by transmission circuits 16 and 26, respectively. 14 and 24 are detection circuits, and readout circuits 25 and 15, respectively.
Detect the page data specified by . 11 and 21
are deletion circuits for deleting programs stored in the areas of page data detected by the detection circuits 14 and 24, respectively; This is an insertion circuit that inserts the contents stored in the storage circuits 13 and 23°.

以上説明した構成により、ユーザープログラムメモリ1
00と200との間でページ命令に対応した領域のプロ
グラムを一括して転送することができる。
With the configuration described above, the user program memory 1
Programs in areas corresponding to page instructions between 00 and 200 can be transferred all at once.

第2図(八)〜(C)はプログラミング処理およびプロ
グラム転送処理を示すフローチャートであり、また、第
3図(A)および(B)は上記各処理におけるユーザー
プログラムメモリの内容を示す概念図である。
Figures 2 (8) to (C) are flowcharts showing programming processing and program transfer processing, and Figures 3 (A) and (B) are conceptual diagrams showing the contents of the user program memory in each of the above processes. be.

以下、第2図(A)〜(C)  に、示すフローチャー
トに従い、第3図(A)および(B)を参照して本発明
の実施例にかかる処理を説明する。
Hereinafter, the processing according to the embodiment of the present invention will be described according to the flowcharts shown in FIGS. 2(A) to 2(C) and with reference to FIGS. 3(A) and 3(B).

第2図(A)はプログラミング処理のフローチャートで
ある。本例におけるプログラミングは、まずステップ5
201で、キーボード41を用い、第3図(B)  に
示すように“10ページ”を示すページ命令201Cを
入力する。次にステップ5202において、キーボード
41を用いてプログラム入力を行ない、この入力したプ
ログラムを10ページ領域に記憶させる。このページ領
域のプログラムは、通常複数の前述した回路(複数のス
テップ)によって構成される。“lOページ”のプログ
ラム入力を終了すると、ステップ5203で“11ペー
ジ゛′を示すページ命令202Cを入力する。このステ
ップ5203の処理によって、メモリ200における1
0ページ領域が分割設定される。次に、ステップ520
4で”11ページ”のプログラム人力を行ない、ステッ
プ5205で“12ページ”のページ命令2030を人
力して11ページ領域を分割設定する。以下、同様にし
てページ命令入力およびプログラム入力を行なう。
FIG. 2(A) is a flowchart of programming processing. Programming in this example begins with step 5.
At step 201, a page command 201C indicating "page 10" is input using the keyboard 41, as shown in FIG. 3(B). Next, in step 5202, a program is input using the keyboard 41, and the input program is stored in the 10 page area. The program of this page area is usually constituted by a plurality of the above-mentioned circuits (a plurality of steps). After completing the program input for “IO page”, the page command 202C indicating “page 11” is input in step 5203.
The 0 page area is divided and set. Next, step 520
In Step 4, the program for "11 pages" is manually executed, and in Step 5205, the page command 2030 for "12 pages" is manually executed to divide and set the 11 page area. Thereafter, page command input and program input are performed in the same manner.

第3図(A)は上述の処理と同様にして人力されたユー
ザプログラムメモリ100の内容を示す。この内容は例
えばPCの製造過程で入力され、予めメモリ1000が
記憶するユーザープログラムであってもよい。
FIG. 3(A) shows the contents of the user program memory 100 that have been manually input in the same manner as the above-described process. This content may be, for example, a user program input during the manufacturing process of the PC and stored in the memory 1000 in advance.

第2図(B)および(C)は第3図(B)に示すユーザ
ープログラムメモリ200の内容を第3図(A)に示す
ユーザープログラムメモリ100へ転送する処理を示す
フローチャートである。
FIGS. 2(B) and 2(C) are flowcharts showing the process of transferring the contents of the user program memory 200 shown in FIG. 3(B) to the user program memory 100 shown in FIG. 3(A).

まず、ステップ5211において、キーボード41の所
定キー押下に応じ読出し回路25によってメモリ200
の転送すべきページのプログラムを読出し、ステップ5
212で、読出したプログラムを伝送回路26によりプ
ロセッサ10側へ伝送する。
First, in step 5211, the memory 200 is read out by the reading circuit 25 in response to pressing a predetermined key on the keyboard 41.
Read the program of the page to be transferred, and step 5
At 212, the read program is transmitted to the processor 10 by the transmission circuit 26.

このとき、読出したページを示すデータも同時に伝送さ
れる。
At this time, data indicating the read page is also transmitted at the same time.

プロセッサlOでは、プログラムが伝送されてくるとス
テップ5221において伝送回路16によって受信し、
ステップ5222で記憶回路13に格納する。これと並
行してステップ5223で、は、検知回路14によって
伝送された読出しページを示すデータに基づぎ、指示さ
れたページを検知し、削除回路11によりメモリ100
の該当ページのプログラムを削除する。例えば、第3図
(B) に示すように、メモリ200の′10ベージ”
領域のプログラム201Pを転送することが指示される
と、メモリ100の“10ページ”領域のプログラムl
0IPが削除されてメモリ100は第3図(A)から第
4図(A)に示す状態に変化する。次に、ステップ52
24において挿入回路12により、伝送され記憶回路1
3に格納されたプログラム201PをlOベージ命令1
03Cと共に、プログラム101Pが、削除された位置
に挿入する。この結果、メモリ100は第4図(B)に
示す状態となり、プログラム転送処理を終了する。
In the processor IO, when the program is transmitted, it is received by the transmission circuit 16 in step 5221,
It is stored in the memory circuit 13 in step 5222. In parallel with this, in step 5223, detects the designated page based on the data indicating the read page transmitted by the detection circuit 14, and deletes the page from the memory 100 by the deletion circuit 11.
Delete the program on the corresponding page. For example, as shown in FIG. 3(B), '10 pages' of the memory 200
When the program 201P in the area is instructed to be transferred, the program l in the “10 page” area of the memory 100 is transferred.
0IP is deleted, and the memory 100 changes from the state shown in FIG. 3(A) to that shown in FIG. 4(A). Next, step 52
24, the insertion circuit 12 transmits the data to the storage circuit 1.
The program 201P stored in
03C, program 101P is inserted at the deleted position. As a result, the memory 100 enters the state shown in FIG. 4(B), and the program transfer process ends.

なお、プロセッサlOからプログラム装置20ヘプログ
ラムのページ転送を行なう場合は、上記と逆の方向で同
様の処理を行なう。
Note that when transferring a page of the program from the processor IO to the programming device 20, the same process is performed in the opposite direction to the above.

また、上側から明らかように、ページ命令によって分割
されるプログラム領域の長さは任意に設定できるもので
あり、また、ページの配列はランダムに行ない得る。
Furthermore, as is clear from the above, the length of the program area divided by the page command can be set arbitrarily, and the pages can be arranged randomly.

[発明の効果] 以上の説明から明らかなように、本発明によればPCの
制御を行なうためのプログラム−が任意に指示可能な範
囲毎に記憶され、かつ、この範囲毎の転送が可能となる
[Effects of the Invention] As is clear from the above description, according to the present invention, a program for controlling a PC can be stored in each range that can be specified arbitrarily, and can be transferred in each range. Become.

この結果、プログラム転送のための操作が簡潔となり、
プログラム作成に要する労力および時間が減少するとい
う効果が得られた。
As a result, operations for program transfer are simplified and
This has the effect of reducing the effort and time required to create a program.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例にかかるPCのプロセッサお
よびプログラミング装置を示すブロック図、 第2図(A)〜(C)は本発明の一実施例にかかる、プ
ログラム人力および転送処理を示すフローチャート、 第3図(A)および(B)は実施例におけるプログラム
転送前のそれぞれブロセ、ツサおよびプログラミング装
置のユーザープログラムメモリを示す概念図、 第4図(^)および(B)は実施例におけるプロセッサ
のユーザープログラムメモリのプログラム転送中および
転送後を示す概念図、 第5図(A)および(B)は従来のPCにおけるラダー
図およびラダー図に対応するユーザープログラムメモリ
の内容を示す概念図である。 10・・・プロセッサ、 11.21・・・削除回路、 10.22・・・挿入回路、 13.23・・・記憶回路、 14.24・・・検知回路、 15.25・・・読出し回路、 16.26・・・伝送回路、 20・・・プログラミング装置、 30.4O−CPU 。 3〇八、40A  ・・・ROM  。 30B、40B・・・RAM 。 41・・・キーボード、 42・・・表示装置、 50・・・伝送ライン、 100.200・・・ユーザープログラムメモリ。 第 図 はの2) 第 図 第 図
FIG. 1 is a block diagram showing a PC processor and programming device according to an embodiment of the present invention, and FIGS. 2 (A) to (C) show programming and transfer processing according to an embodiment of the present invention. Flowchart, FIGS. 3(A) and (B) are conceptual diagrams showing the user program memory of the programmer, holder, and programming device, respectively, before program transfer in the embodiment. FIGS. 4(^) and (B) are conceptual diagrams showing the program transfer in the embodiment. A conceptual diagram showing the user program memory of the processor during and after program transfer. FIGS. 5(A) and 5(B) are conceptual diagrams showing a ladder diagram in a conventional PC and the contents of the user program memory corresponding to the ladder diagram. be. DESCRIPTION OF SYMBOLS 10... Processor, 11.21... Deletion circuit, 10.22... Insertion circuit, 13.23... Storage circuit, 14.24... Detection circuit, 15.25... Readout circuit , 16.26...Transmission circuit, 20...Programming device, 30.4O-CPU. 308, 40A...ROM. 30B, 40B...RAM. 41...Keyboard, 42...Display device, 50...Transmission line, 100.200...User program memory. Figure 2) Figure 2)

Claims (1)

【特許請求の範囲】 1)プログラムメモリを有し、該プログラムメモリに記
憶されたプログラムに従いプログラマブルコントローラ
における処理を制御するプロセッサと、 プログラムメモリを有し、該プログラムメモリにプログ
ラムを入力するプログラム入力手段と、 前記プロセッサおよび前記プログラム入力手段の各々が
有するプログラムメモリをそれぞれ1つ以上の領域に分
割し、当該分割された領域の各々にプログラムを記憶さ
せるページ命令手段と、前記プロセッサおよび前記プロ
グラム入力手段が有する双方のプログラムメモリにおい
て、前記ページ命令手段によって分割された領域のうち
任意の領域を指示する領域指示手段と、 該領域指示手段によって指示された一方の領域に記憶さ
れたプログラムを他方の領域へ転送する転送手段と を具えたことを特徴とするプログラマブルコントローラ
[Claims] 1) A processor having a program memory and controlling processing in a programmable controller according to a program stored in the program memory; and a program input means having a program memory and inputting a program to the program memory. and page instruction means for dividing a program memory of each of the processor and the program input means into one or more areas and storing a program in each of the divided areas, and the processor and the program input means for storing a program in each of the divided areas. in both program memories of the computer, an area specifying means for specifying an arbitrary area among the areas divided by the page instruction means, and a program stored in one area specified by the area specifying means being transferred to the other area. A programmable controller characterized by comprising a transfer means for transferring data to the programmable controller.
JP25197988A 1988-10-07 1988-10-07 Programmable controller Pending JPH02100102A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25197988A JPH02100102A (en) 1988-10-07 1988-10-07 Programmable controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25197988A JPH02100102A (en) 1988-10-07 1988-10-07 Programmable controller

Publications (1)

Publication Number Publication Date
JPH02100102A true JPH02100102A (en) 1990-04-12

Family

ID=17230848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25197988A Pending JPH02100102A (en) 1988-10-07 1988-10-07 Programmable controller

Country Status (1)

Country Link
JP (1) JPH02100102A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5814209A (en) * 1981-07-17 1983-01-27 Hitachi Ltd Sequence display device
JPS61223904A (en) * 1985-03-29 1986-10-04 Hitachi Ltd Programming device for programmable controller
JPS62179027A (en) * 1986-01-31 1987-08-06 Hitachi Software Eng Co Ltd Text file correction system
JPS62264329A (en) * 1986-05-13 1987-11-17 Nec Corp Screen text editor processing system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5814209A (en) * 1981-07-17 1983-01-27 Hitachi Ltd Sequence display device
JPS61223904A (en) * 1985-03-29 1986-10-04 Hitachi Ltd Programming device for programmable controller
JPS62179027A (en) * 1986-01-31 1987-08-06 Hitachi Software Eng Co Ltd Text file correction system
JPS62264329A (en) * 1986-05-13 1987-11-17 Nec Corp Screen text editor processing system

Similar Documents

Publication Publication Date Title
US4683549A (en) Sequence control method and apparatus
JPH02100102A (en) Programmable controller
JPS62281005A (en) Programming system for programmable controller
JPH08248U (en) Programmable controller
JPH0399380A (en) Method for storing collected data
GB2175112A (en) Sequence control method and apparatus
JPS60134340A (en) Terminal control device
JP2522840B2 (en) Programmable controller programming device
JP2748718B2 (en) Synchronous terminal equipment control system
JP2527281Y2 (en) PROM programmer controller
JPH02100103A (en) Programmable controller
JP3069384B2 (en) Document processing apparatus and method
JPS63170703A (en) Loader command processing device
JP2643330B2 (en) Conversion method of internal representation format of character string
JPH04190450A (en) Document processor
JPH0417454B2 (en)
JPH0664541B2 (en) Command processor
JPH02309440A (en) Communication processor
JPS62200945A (en) Communication control system
JPH09204214A (en) Nc data input/output commanding method for numerical controller
JPH04215148A (en) Programmable controller
JPH0962677A (en) Document processor
JPS63201766A (en) Document processor
EP0410418A2 (en) Input device for computer and method for input interrupt
JPH04188272A (en) Document processor