JPH019238Y2 - - Google Patents

Info

Publication number
JPH019238Y2
JPH019238Y2 JP19053781U JP19053781U JPH019238Y2 JP H019238 Y2 JPH019238 Y2 JP H019238Y2 JP 19053781 U JP19053781 U JP 19053781U JP 19053781 U JP19053781 U JP 19053781U JP H019238 Y2 JPH019238 Y2 JP H019238Y2
Authority
JP
Japan
Prior art keywords
circuit
voltage
time
capacitor
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP19053781U
Other languages
Japanese (ja)
Other versions
JPS5895140U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP19053781U priority Critical patent/JPS5895140U/en
Publication of JPS5895140U publication Critical patent/JPS5895140U/en
Application granted granted Critical
Publication of JPH019238Y2 publication Critical patent/JPH019238Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Description

【考案の詳細な説明】 本考案は、CR回路を利用した時限回路に関す
るものである。
[Detailed Description of the Invention] The present invention relates to a timer circuit using a CR circuit.

一般に保護継電器には種々の時限特性が必要で
あり、反時限特性を備えた地絡過電流継電器につ
いてその時限回路の構成を例示すると第1図に示
すようになる。図において、1は4個の抵抗R1
からなる入力部で、入力端子t1,t2に零相変流器
ZCTが接続されている。2はこの入力部1の抵
抗R3,R4よりなる分圧回路の分圧電圧を受ける
検出部で、トランジスタQ1、抵抗R5〜R8及びコ
ンデンサC1により構成されている。3はシユミ
ツト回路で、トランジスタQ2,Q3及び抵抗R9
R14により構成され、コンデンサC2及びダイオー
ドD1の直列回路を介して検出部2の出力端(ト
ランジスタQ1のコレクタ)に接続されている。
4は梯形の時限回路で、抵抗R15及びコンデンサ
C3,C4により構成され、ダイオードD2を介して
シユミツト回路3の出力端(トランジスタQ3
コレクタ)に接続されている。5は補助リレーX
の駆動回路で、トランジスタQ4,Q5及び抵抗R16
〜R18により構成され、時限回路4の出力を受け
て補助リレーXを付勢する。
In general, protective relays require various time-limiting characteristics, and an example of the configuration of a time-limiting circuit for a ground fault overcurrent relay with inverse time-limiting characteristics is shown in FIG. In the figure, 1 is four resistors R 1
A zero-phase current transformer is connected to the input terminals t 1 and t 2.
ZCT is connected. Reference numeral 2 denotes a detecting section which receives a divided voltage of a voltage dividing circuit including resistors R 3 and R 4 of the input section 1, and is composed of a transistor Q 1 , resistors R 5 to R 8 and a capacitor C 1 . 3 is a Schmitt circuit, consisting of transistors Q 2 , Q 3 and resistors R 9 ~
R14 , and is connected to the output terminal of the detection section 2 (collector of the transistor Q1 ) via a series circuit of a capacitor C2 and a diode D1 .
4 is a trapezoidal time circuit with a resistor R15 and a capacitor.
It is composed of C 3 and C 4 and is connected to the output terminal of the Schmitt circuit 3 (collector of transistor Q 3 ) via diode D 2 . 5 is auxiliary relay
In the drive circuit, transistors Q 4 , Q 5 and resistor R 16
~ R18 , and receives the output of the timer circuit 4 to energize the auxiliary relay X.

第2図は制御電源の回路構成を示すものであつ
て、変圧器Tの2次側に整流ブリツジ回路RFが
接続され、その出力端に平滑コンデンサC5が接
続されている。この平滑コンデンサC5の両端間
電圧V2は補助リレーXの電源電圧となり、また
平滑後の電圧が抵抗R19とツエナダイオードZD1
で定電圧化され、その電圧V1が検出部2、シユ
ミツト回路3等の制御電源電圧となる。
FIG. 2 shows the circuit configuration of the control power supply, in which a rectifying bridge circuit RF is connected to the secondary side of the transformer T, and a smoothing capacitor C5 is connected to the output terminal thereof. The voltage V 2 across this smoothing capacitor C 5 becomes the power supply voltage of the auxiliary relay
The voltage V 1 is made into a constant voltage and becomes the control power supply voltage for the detection unit 2, Schmitt circuit 3, etc.

上述の継電器においては、零相変流器ZCTに
よつて零相電流が検出されたとき、シユミツト回
路3の入力電圧がトリガーレベル以上となり、そ
の出力電圧で時限回路4の充電が開始され、所定
時限後に駆動回路5の動作で補助リレーXが付勢
される。即ち、保護動作が行われる。
In the above-mentioned relay, when a zero-sequence current is detected by the zero-sequence current transformer ZCT, the input voltage of the Schmitt circuit 3 becomes equal to or higher than the trigger level, and the charging of the time limit circuit 4 is started with the output voltage, and a predetermined period of time is reached. After the time limit, the auxiliary relay X is energized by the operation of the drive circuit 5. That is, a protection operation is performed.

ここでシユミツト回路3の通常の動作を説明す
る。いま、地絡事故が発生し、ZCTからの電流
が増大すると、トランジスタQ1によつて増幅さ
れた信号が正波の時、Q2がONし、Q3がOFFと
なるため、R14,D2,R15をそれぞれ経由して、
C3,C4を充電する。
The normal operation of the Schmitt circuit 3 will now be explained. Now, when a ground fault occurs and the current from ZCT increases, when the signal amplified by transistor Q 1 is a positive wave, Q 2 turns ON and Q 3 turns OFF, so R 14 , Via D 2 and R 15 respectively,
Charge C 3 and C 4 .

又、上記信号が負波の時はQ2がOFFとなり、
Q3がONとなるが、前記C3,C4に充電された電荷
はR15,R16,R18を経由して放電されるが、これ
ら定数が大の時はほとんど放電されず、次サイク
ルの正波の時に、又、充電され、これを繰り返す
ことにより、C3,C4の電荷は積算され、Q4,Q5
はONとなる。
Also, when the above signal is a negative wave, Q 2 turns OFF,
Q 3 turns ON, but the charges charged in C 3 and C 4 are discharged via R 15 , R 16 , and R 18 , but when these constants are large, they are hardly discharged and the next During the positive wave of the cycle, they are charged again, and by repeating this, the charges of C 3 and C 4 are integrated, and Q 4 and Q 5
is turned on.

これに対し、ZCT入力が零の時は、Q2のベー
ス電流はC2によつて阻止されるためQ2はOFFと
なり、R11,R12,R13によつて流れるベース電流
によつてQ3はONとなる。
On the other hand, when the ZCT input is zero, the base current of Q 2 is blocked by C 2 , so Q 2 turns OFF, and the base current flowing through R 11 , R 12 , and R 13 Q3 is ON.

Q3のコレクターエミツタ間飽和電圧を無視す
ればQ3のコレクタOV間電圧(V3c)はR14とR13
の分圧で決まるが、この時のV3cはD2の順方向降
下電圧分や、R15,R16の分圧により、トランジ
スタQ4,Q5がONとならないように設計されてい
る。
Ignoring the collector-emitter saturation voltage of Q 3 , the collector-OV voltage (V 3 c) of Q 3 is R 14 and R 13
However, V 3 c at this time is designed to prevent transistors Q 4 and Q 5 from turning on due to the forward drop voltage of D 2 and the voltage division of R 15 and R 16 . .

次に制御電源の入−切時の応答の説明を行う。 Next, the response when the control power supply is turned on and off will be explained.

今、ZCT入力が零の状態で制御電源電圧を
“切”とすると、第4図に示すようにV1が緩低下
にともなつて、Q2はOFFであるが、Q3のベース
電流が減少するためQ3がOFFとなる場合が生じ
る。Q3がOFFとなつた時点で前述したように、
C3,C4を充電する。
Now, when the control power supply voltage is turned off with the ZCT input being zero, as shown in Figure 4, as V 1 slowly decreases, Q 2 is OFF, but the base current of Q 3 increases. Q3 may turn OFF due to the decrease. As mentioned above, when Q 3 turns OFF,
Charge C 3 and C 4 .

これとは逆に、制御電源電圧を投入した時、第
5図に示すようにV1の立ち上がりの変化分が見
かけ上の動作電流となり、Q2がONする。これは
V1がR11,R13で分圧されるしきい値に比較して、
変化分による見かけ上の動作電流が小さくなつた
時、正常にOFFとなるため、この間Q3はOFFと
なり、C3,C4を充電する。
On the contrary, when the control power supply voltage is turned on, the change in the rise of V 1 becomes the apparent operating current, as shown in FIG. 5, and Q 2 turns on. this is
Compared to the threshold value where V 1 is divided by R 11 and R 13 ,
When the apparent operating current due to the change becomes small, it is normally turned off, so Q3 is turned off during this time, charging C3 and C4 .

このように、従来回路において、制御電源電圧
の入,切を繰り返した場合、上記説明の通り、
C3,C4の充電が積算されて、Q4,Q5がONし、
出力用補助リレーXが誤動作する可能性がある。
In this way, in the conventional circuit, when the control power supply voltage is repeatedly turned on and off, as explained above,
The charges of C 3 and C 4 are integrated, and Q 4 and Q 5 turn on.
There is a possibility that the output auxiliary relay X may malfunction.

ところで、このような回路構成の継電器には、
制御電源の瞬間的な停電時に誤動作を生じる欠点
がある。これは、瞬断時における常時電圧から零
への立ち下がりと、零から常時電圧への立ち上が
りに際し、コンデンサと抵抗が使用されている直
流側では指数関数的な立ち下がり、立ち上がりと
なることに起因するものであつて、次にその点に
ついて述べる。
By the way, a relay with such a circuit configuration has
This method has the drawback of causing malfunctions during momentary power outages of the control power supply. This is due to the fact that when the constant voltage falls to zero during a momentary power outage, and when the voltage rises from zero to the constant voltage, the fall and rise occur exponentially on the DC side where capacitors and resistors are used. This point will be discussed next.

(i) 立ち下がり時には、シユミツト回路の性質上
常時電圧V1から零Vになるまでのある電圧V11
(0<V11<V1)でシユミツト回路は不動作、
つまりトランジスタQ3がオフとなる。このと
きの電圧V11はダイオードD2の順方向電圧降下
値VDより大きいから、抵抗R14→ダイオードD2
→コンデンサC3、抵抗R14→ダイオードD2→抵
抗R15→コンデンサC4の経路でコンデンサC3
C4は電圧V11が電圧VDより小さくなるまで充電
される。
(i) At the time of falling, due to the nature of the Schmitt circuit, the voltage V 11 always varies from voltage V 1 to zero V.
(0<V 11 <V 1 ), the Schmitt circuit is inactive,
In other words, transistor Q3 is turned off. Since the voltage V 11 at this time is larger than the forward voltage drop value V D of the diode D 2 , the resistance R 14 → diode D 2
→ capacitor C 3 , resistor R 14 → diode D 2 → resistor R 15 → capacitor C 3 in the path of capacitor C 4 ,
C4 is charged until the voltage V11 is less than the voltage VD .

(ii) 立ち上がり時には、抵抗R7→抵抗R6→コン
デンサC1→抵抗R5→入力部1の経路でコンデ
ンサC1が充電される間、トランジスタQ1はオ
ンせず、この充電期間中に抵抗R7→コンデン
サC2→ダイオードD1→抵抗R10の経路でコンデ
ンサC2に充電電流が流れ、この電流によつて
トランジスタQ2がオンとなる。その結果、ト
ランジスタQ3がオフになり、立ち下がり時と
同様にコンデンサC3,C4が充電される。
(ii) At startup, while capacitor C 1 is charged in the path of resistor R 7 → resistor R 6 → capacitor C 1 → resistor R 5 → input part 1, transistor Q 1 is not turned on and during this charging period A charging current flows through the capacitor C 2 through the path of resistor R 7 → capacitor C 2 → diode D 1 → resistor R 10 , and this current turns on transistor Q 2 . As a result, transistor Q 3 is turned off, and capacitors C 3 and C 4 are charged in the same way as at the time of falling.

(iii) コンデンサC3の放電回路は抵抗R15→抵抗
R16と低抗R18の並列回路、またコンデンサC4
の放電回路は抵抗R16と抵抗R18の並列回路で
あるが、抵抗R15は時限整定用であるから小さ
くは出来ず、その結果コンデンサC3の放電は
瞬時には完了しないことになる。
(iii) The discharge circuit of capacitor C 3 is resistor R 15 → resistor
Parallel circuit of R 16 and low resistance R 18 , also capacitor C 4
The discharge circuit is a parallel circuit of resistor R16 and resistor R18 , but since resistor R15 is for time-limited setting, it cannot be made smaller, and as a result, the discharge of capacitor C3 is not completed instantaneously.

(iv) 瞬断時間(立ち下がつてから立ち上がるまで
の時間)がコンデンサC3,C4の放電時間より
短い場合には、見掛け上立ち下がりと立ち上が
りが一連の現象となり、放電が追従不能とな
る。
(iv) If the instantaneous interruption time (the time from falling to rising) is shorter than the discharge time of capacitors C 3 and C 4 , falling and rising appear to be a series of phenomena, and the discharge may become impossible to follow. Become.

(v) 以上の(i)〜(iv)項の結果、時限回路が誤動作し
て補助リレーXが誤動作する。
(v) As a result of the above items (i) to (iv), the timer circuit malfunctions and the auxiliary relay X malfunctions.

本考案は上記のような欠点を除去するためにな
されたもので、シユミツト回路の出力電圧で充電
されるCR回路の充電路に所定のツエナ電圧を有
するツエナダイオードを挿設することにより、制
御電源瞬断時の誤動作を防止することができる時
限回路を提供することを目的とする。
The present invention was made to eliminate the above-mentioned drawbacks, and by inserting a Zener diode with a predetermined Zener voltage into the charging path of the CR circuit that is charged with the output voltage of the Schmidts circuit, the control power supply can be It is an object of the present invention to provide a time limit circuit that can prevent malfunctions during momentary power outages.

以下、本考案を図示の実施例に基づいて詳細に
説明する。
Hereinafter, the present invention will be explained in detail based on illustrated embodiments.

第3図は本考案の一実施例を示すもので、地絡
過電流継電器に適用した場合である。第3図にお
いて、3はシユミツト回路、4Aは時限回路、5
は補助リレーX(第1図参照)の駆動回路であり、
時限回路4Aの充電路に誤動作防止用のツエナダ
イオードZD2を挿設したことを除けばその構成は
従来(第1図)と同様である。時限回路4Aは抵
抗R15とコンデンサC3,C4により梯形(π形)に
形成され、その充電路である抵抗R15とコンデン
サC3の接続点とシユミツト回路3の出力端(ト
ランジスタQ3のコレクタ)との間にダイオード
D2とツエナダイオードZD2が順次直列に挿設され
ている。ツエナダイオードZD2は、ツエナ電圧が
シユミツト回路3の不動作電圧V11より大きく、
直流制御電源電圧V1より小さいものを用いる。
この場合、ツエナ電圧は前述の所定の範囲内で出
来るだけ大きいのが望ましい。
FIG. 3 shows an embodiment of the present invention, which is applied to a ground fault overcurrent relay. In Figure 3, 3 is a Schmitts circuit, 4A is a time limit circuit, and 5 is a Schmitt circuit.
is the drive circuit for auxiliary relay X (see Figure 1),
The configuration is the same as the conventional one (FIG. 1) except that a Zener diode ZD2 for preventing malfunction is inserted in the charging path of the timer circuit 4A. The timer circuit 4A is formed in a trapezoidal (π-shape) by a resistor R 15 and capacitors C 3 and C 4 , and connects the charging path between the connection point of the resistor R 15 and the capacitor C 3 and the output terminal of the Schmitt circuit 3 (transistor Q 3 diode between the collector of
D 2 and Zener diode ZD 2 are sequentially inserted in series. The Zener diode ZD 2 has a Zener voltage greater than the dead voltage V 11 of the Schmitt circuit 3;
Use a DC control power supply voltage smaller than V 1 .
In this case, it is desirable that the Zener voltage be as large as possible within the aforementioned predetermined range.

このようにCR回路の充電路にツエナダイオー
ドZD2が挿設されると、制御電源の瞬断時におけ
る立ち下がりに際しては、電圧V11まではシユミ
ツト回路3が動作状態にあつて、トランジスタ
Q3がオンとなつており、電圧V11より小さくなつ
たときにトランジスタQ3がオフになるが、ツエ
ナ電圧Vz>不動作電圧V11の関係にあり、コンデ
ンサC3,C4は充電されない。
When the Zener diode ZD 2 is inserted in the charging path of the CR circuit in this way, when the control power supply falls during a momentary interruption, the Schmitt circuit 3 is in the operating state up to the voltage V 11 and the transistor
Q 3 is on, and when the voltage becomes smaller than V 11 , transistor Q 3 turns off, but the relationship is Zener voltage Vz > non-operating voltage V 11 , and capacitors C 3 and C 4 are not charged. .

一方、立ち上がりに際しては、トランジスタ
Q3がオフであつても直流制御電源電圧がツエナ
電圧Vzより大きくならなければコンデンサC3
C4の充電は行われず、電圧が上昇して充電が開
始されてもツエナ電圧はダイオードD2の順方向
電圧降下値VDよりかなり大きいので、ツエナダ
イオードZD2の存在によつて充電時間が大幅に短
縮される。
On the other hand, at startup, the transistor
Even if Q 3 is off, if the DC control power supply voltage does not exceed the Zener voltage Vz, the capacitor C 3 ,
C 4 is not charged, and even if the voltage rises and charging starts, the Zener voltage is much larger than the forward voltage drop V D of diode D 2 , so the presence of Zener diode ZD 2 reduces the charging time. will be significantly shortened.

この結果、コンデンサC3,C4の充電電荷量自
体が少なくなつて、放電に要する時間も短くな
り、瞬断時間が短くなつても、放電が充分追従で
きるようになり、誤動作が防止される。
As a result, the amount of charge in capacitors C 3 and C 4 decreases, the time required for discharging becomes shorter, and even if the instantaneous interruption time becomes shorter, the discharge can sufficiently follow up and malfunctions are prevented. .

第3図の回路ではQ3のコレクタにツエナダイ
オードZD2を挿入することにより、第4図、第5
図のような出力が生じた場合でもツエナダイオー
ドのツエナ電圧(VZ2)をV3cの最大値より大き
い値に設定することにより、第6図に示すように
C3,C4の充電を防止することができる。
In the circuit of Fig. 3, by inserting a Zener diode ZD 2 into the collector of Q 3 , the circuit shown in Figs.
Even if the output shown in the figure occurs, by setting the zener voltage (VZ 2 ) of the zener diode to a value greater than the maximum value of V 3 c, as shown in Figure 6,
Charging of C 3 and C 4 can be prevented.

なお、前記実施例では梯形の時限回路とした
が、他の一般のCR時限回路にも適用可能である。
また、誤動作防止策として、トランジスタQ4
基準電圧を上げるように抵抗R18を大きくするこ
とが考えられるが、それでは放電回路の抵抗を大
きくすることになつて逆効果となる。
Although the above embodiment uses a trapezoidal timer circuit, it is also applicable to other general CR timer circuits.
Furthermore, as a measure to prevent malfunction, it may be possible to increase the resistance R 18 so as to increase the reference voltage of the transistor Q 4 , but this would increase the resistance of the discharge circuit and have the opposite effect.

以上のように本考案によれば、CR回路の充電
路にツエナダイオードを挿設しただけの簡単な回
路構成で制御電源の瞬断時における誤動作を確実
に防止できる。しかも、時限特性や前段の検出回
路に影響を及ぼすおそれがなく、却てサージによ
る誤動作を防止できるといつた効果が生じる。
As described above, according to the present invention, it is possible to reliably prevent malfunctions in the event of a momentary interruption of the control power supply with a simple circuit configuration in which a Zener diode is inserted in the charging path of the CR circuit. Moreover, there is no risk of affecting the time limit characteristics or the detection circuit at the previous stage, and on the contrary, there is an effect that malfunctions due to surges can be prevented.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は時限回路の適用対象である地絡過電流
継電器の回路構成を示す回路図、第2図は同継電
器の制御電源の構成を示す回路図、第3図は本考
案に係る時限回路の一実施例を示す回路図、第4
図から第6図は波形図である。 1…入力部、2…検出部、3…シユミツト回
路、4A…時限回路、5…リレー駆動回路、R1
〜R18…抵抗、C1〜C5…コンデンサ、D1及びD2
ダイオード、ZD1及びZD2…ツエナダイオード、
X…補助リレー、Q1〜Q5…トランジスタ。
Figure 1 is a circuit diagram showing the circuit configuration of a ground fault overcurrent relay to which the time limit circuit is applied, Figure 2 is a circuit diagram showing the configuration of the control power source of the relay, and Figure 3 is a circuit diagram of the time limit circuit according to the present invention. Circuit diagram showing one embodiment, No. 4
FIGS. 6 to 6 are waveform diagrams. 1... Input section, 2... Detection section, 3... Schmitt circuit, 4A... Time limit circuit, 5... Relay drive circuit, R 1
~ R18 ...Resistor, C1 ~ C5 ...Capacitor, D1 and D2 ...
Diodes, ZD 1 and ZD 2 ...Zena diodes,
X...Auxiliary relay, Q1 to Q5 ...Transistor.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] シユミツト回路の出力電圧で充電されるCR時
定数回路を利用した時限回路において、シユミツ
ト回路の不動作電圧より大きく、直流制御電源電
圧より小さい値のツエナ電圧のツエナダイオード
をCR時定数回路の充電路に挿設したことを特徴
とする時限回路。
In a time limit circuit using a CR time constant circuit that is charged by the output voltage of the Schmitt circuit, a Zener diode with a Zener voltage greater than the non-operating voltage of the Schmitt circuit and smaller than the DC control power supply voltage is connected to the charging path of the CR time constant circuit. A time-limited circuit characterized by being inserted into.
JP19053781U 1981-12-21 1981-12-21 timed circuit Granted JPS5895140U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19053781U JPS5895140U (en) 1981-12-21 1981-12-21 timed circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19053781U JPS5895140U (en) 1981-12-21 1981-12-21 timed circuit

Publications (2)

Publication Number Publication Date
JPS5895140U JPS5895140U (en) 1983-06-28
JPH019238Y2 true JPH019238Y2 (en) 1989-03-14

Family

ID=30104094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19053781U Granted JPS5895140U (en) 1981-12-21 1981-12-21 timed circuit

Country Status (1)

Country Link
JP (1) JPS5895140U (en)

Also Published As

Publication number Publication date
JPS5895140U (en) 1983-06-28

Similar Documents

Publication Publication Date Title
CA1286719C (en) Shutdown circuit for blocking oscillator power supply
JPS62296718A (en) Protective circuit of chopped source
JPH05137253A (en) Abnormal voltage detector/controller
US5003426A (en) Faulted current indicators and inrush restraints therefor
JPS62188420A (en) Ac contactless switch
JPH019238Y2 (en)
JPS6015229Y2 (en) Solenoid drive device
JPS5941615Y2 (en) muting circuit
JPS6013470A (en) Method and device for measuring self-power supplying power of chopper type power source
JPH0323827Y2 (en)
JPH0317474Y2 (en)
JP2802810B2 (en) Overcurrent protection method and overcurrent protection circuit for power supply device
JPH0237045Y2 (en)
JPH036728B2 (en)
JPH0592824U (en) Overcurrent detection circuit
JPH073833Y2 (en) Overcurrent protection circuit for switching power supply
JPH10127062A (en) Protective circuit for inverter for electric vehicle
JPS62234417A (en) Power-on reset circuit
JP2841779B2 (en) Semiconductor breaker
JP2787117B2 (en) Earth leakage detector
JPS5836202Y2 (en) battery charging circuit
JP2586462B2 (en) Electronic counter
JPH0416507Y2 (en)
JPH0342496Y2 (en)
JPH044654Y2 (en)