JPH0152943B2 - - Google Patents

Info

Publication number
JPH0152943B2
JPH0152943B2 JP17086783A JP17086783A JPH0152943B2 JP H0152943 B2 JPH0152943 B2 JP H0152943B2 JP 17086783 A JP17086783 A JP 17086783A JP 17086783 A JP17086783 A JP 17086783A JP H0152943 B2 JPH0152943 B2 JP H0152943B2
Authority
JP
Japan
Prior art keywords
noise
agc
circuit
amplification stage
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP17086783A
Other languages
Japanese (ja)
Other versions
JPS6062712A (en
Inventor
Takeaki Oohira
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaesu Musen Co Ltd
Original Assignee
Yaesu Musen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaesu Musen Co Ltd filed Critical Yaesu Musen Co Ltd
Priority to JP17086783A priority Critical patent/JPS6062712A/en
Publication of JPS6062712A publication Critical patent/JPS6062712A/en
Publication of JPH0152943B2 publication Critical patent/JPH0152943B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/34Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
    • H03G3/345Muting during a short period of time when noise pulses are detected, i.e. blanking

Description

【発明の詳細な説明】 この発明は無線受信機の信号通過段(主に第1
中間周波数)に設けたノイズ・ゲートを制御して
受信信号に混在するパルス性ノイズを除去すべく
したノイズ・ブランカ回路において、ノイズ増幅
段で増幅された大振幅のノイズ・パルスが、ノイ
ズ・ゲート以後の信号回路に回り込むことによ
り、ノイズ・ブランカとしての性能を低下するの
を改善するにある。
DETAILED DESCRIPTION OF THE INVENTION This invention relates to a signal passing stage (mainly the first
In a noise blanker circuit that controls a noise gate installed at an intermediate frequency (intermediate frequency) to remove pulsed noise mixed in the received signal, large-amplitude noise pulses amplified in the noise amplification stage pass through the noise gate. The purpose is to prevent deterioration in the performance as a noise blanker due to the noise going around to subsequent signal circuits.

ノイズ・ブランカ回路は高感度無線受信機にお
いては普偏的に使用されている、特にパルス性ノ
イズを効果的に除去する回路であつて、最近は
FM受信機ではAF段で類似回路が使用されてい
るが、ここでは本来の前段部でパルス性ノイズを
除去する回路を称しており、その一般的構成例を
第1図に示す。信号以外の不要成分はなるべく前
段部で除去するのが望ましく、その第1の理由は
回路(特にアクテイブ回路)を重ねるほど、また
増幅されて振幅が大きくなるほど、受信信号と隣
接信号やノイズの不要成分との間の混変調や相互
変調によつて分離が不可能になること、第2には
帯域間の狭いフイルタを通るほどパルス波の経過
時間が延びてブランキングによる除去が困難にな
ることがある。従つて基本的には第1図の回路構
成例に示すように、中間周波段の最前段部、第1
ミクサの出力部にノイズ・ゲートを置き、またゲ
ートの入力側から分岐してノイズ増幅段を通して
ノイズ整流して得たノイズ・パルスをゲート制御
部で波形成形その他の操作(単にパルスを制御に
必要な極性とレベルに増幅する場合とシユミツ
ト・トリガ等で制御パルスを発生する場合とがあ
る)を行い、ノイズ・パルスがゲートを通過する
期間中はゲートを閉鎖してノイズ・パルスの通過
を阻止するものである。ゲート通過後は信号通過
に必要な、なるべく狭帯域なIFフイルタを通し
て隣接信号を除去している。またゲート前段の
IFフイルタは信号回路にわずかな時間遅延を与
えてゲート制御信号とのタイミングを合わせるの
を主目的とし、パルス波形の鈍化を減ずるために
帯域幅は後段の主フイルタの数倍以上としてい
る。
Noise blanker circuits are commonly used in high-sensitivity radio receivers, and are particularly effective at eliminating pulse noise.
Similar circuits are used in the AF stage of FM receivers, but here we are referring to the circuit that removes pulse noise in the original front stage, and an example of its general configuration is shown in Figure 1. It is desirable to remove unnecessary components other than the signal as much as possible in the front stage.The first reason is that the more circuits (especially active circuits) are stacked, and the more the amplitude is amplified, the more unnecessary components such as adjacent signals and noise will be removed from the received signal. Separation becomes impossible due to cross-modulation and intermodulation between the components, and secondly, the elapsed time of the pulse wave increases as it passes through a narrow filter between bands, making removal by blanking difficult. There is. Therefore, basically, as shown in the circuit configuration example in FIG.
A noise gate is placed at the output of the mixer, and the noise pulse is branched from the input side of the gate and passed through a noise amplification stage for noise rectification. In some cases, the signal is amplified to a certain polarity and level, and in some cases, a control pulse is generated using a Schmitt trigger, etc.), and during the period when the noise pulse passes through the gate, the gate is closed to prevent the noise pulse from passing. It is something to do. After passing through the gate, adjacent signals are removed through an IF filter with as narrow a band as possible for the signal to pass. Also in front of the gate
The main purpose of the IF filter is to provide a slight time delay to the signal circuit to match the timing with the gate control signal, and the bandwidth is several times larger than that of the main filter in the subsequent stage to reduce dulling of the pulse waveform.

このようにノイズ・ブランカをIF前段部に置
いた場合の信号レベルは数10μVからmVのオー
ダーである。除去すべきノイズ・パルスは信号の
数倍程度以上のピーク値のものが対象となるが、
これをノイズ整流に必要な1V程度のレベルまで
増幅するノイズ増幅段は千倍ないし数千倍の高増
幅度とする必要があり、特に強力のノイズ・パル
スが入力した場合にはノイズ増幅段出力は10V以
上にも達することになる。そのような高レベルの
ノイズは他の回路に回り込みを生じ易く、ノイ
ズ・ゲート以後に混入するとノイズ・ブランカの
効果を殺減することになるため、ノイズ増幅・整
流部を厳重にシールドしたり、配置上もゲートや
IF回路と接近しないようにしなければならない
等の制約を受けることになる。
When a noise blanker is placed before the IF in this way, the signal level is on the order of several tens of microvolts to mV. The noise pulses to be removed are those with peak values several times higher than the signal.
The noise amplification stage that amplifies this to the level of about 1V required for noise rectification needs to have a high amplification degree of 1000 to 1000 times, and when a particularly strong noise pulse is input, the noise amplification stage output will reach over 10V. Such high-level noise tends to leak into other circuits, and if it enters after the noise gate, it will destroy the effect of the noise blanker, so the noise amplification/rectification section should be strictly shielded, There are also gates and
There are restrictions such as having to keep it away from the IF circuit.

第2図はノイズ・ブランカの従来回路例のブロ
ツク図であつて、1は広帯域IFフイルタ、2は
ノイズ・ゲート、3は狭帯域IFフイルタ、4は
IF増幅段であつて第1図の構成と同様である。
また5Aはノイズ増幅段、6は整流器、7は整流
出力の直流分を増幅してノイズ増幅段にAGCを
掛けるためのAGC電圧増幅器であつて、AM受
信機一般のAGCと同様に、信号の振幅変調度に
無関係に振幅平均値に比例するAGC制御電圧を
ノイズ増幅段に加えて、信号出力がなるべく一定
値になるように構成し、信号出力の最大値を越え
た付近に設定したスレシヨールド・レベルを越え
るノイズ・パルスを検出・整流してゲート制御部
8Aに加えている。この回路の動作例を第4図A
に図解して示す。図においてはノイズ増幅器5
Aに入力するIF信号であり、は入力信号の整
流平均値で動作するAGC(1)でAGC電圧増幅器7
で十分に増幅したAGC電圧をノイズ増幅段5A
に加えるため、大振幅の信号は抑圧されてその出
力はのa・bのように均一化される。一方でノ
イズ・パルスは持続時間が非常に短いため、たと
え振幅は信号の数倍と大きくても平均値は極めて
小さくなるため、のAGC(1)出力にはほとんど
現われず、従つてノイズ・パルスはフルに増幅さ
れて、ノイズ増幅段の後段部からノイズ整流出力
部には大振幅のパルスが現われる。ゲート制御
部8Aの出力はである。このようにAGCは平
均値形あるいは平均値形に近い機能であるため、
ノイズ・パルスのように持続時間の非常に短い入
力に対してはほとんど全くAGC作用をしないの
で、大振幅のノイズ・パルスがノイズ・ゲート以
後の段に回り込む作用については第1図について
述べたと同様である。
Figure 2 is a block diagram of a conventional circuit example of a noise blanker, in which 1 is a wideband IF filter, 2 is a noise gate, 3 is a narrowband IF filter, and 4 is a narrowband IF filter.
This is an IF amplification stage and has the same configuration as that shown in FIG.
Further, 5A is a noise amplification stage, 6 is a rectifier, and 7 is an AGC voltage amplifier for amplifying the DC component of the rectified output and applying AGC to the noise amplification stage. An AGC control voltage that is proportional to the average amplitude value regardless of the amplitude modulation degree is applied to the noise amplification stage, and the signal output is configured to be as constant as possible, and the threshold is set near the maximum value of the signal output. Noise pulses exceeding the level are detected, rectified, and applied to the gate control section 8A. An example of the operation of this circuit is shown in Figure 4A.
It is illustrated and shown in . In the figure, noise amplifier 5
is the IF signal input to A, and is the AGC (1) that operates with the rectified average value of the input signal, and AGC voltage amplifier 7
The AGC voltage sufficiently amplified by the noise amplification stage 5A
, the large-amplitude signal is suppressed and its output is equalized as a and b. On the other hand, the noise pulse has a very short duration, so even if the amplitude is several times larger than the signal, the average value is extremely small, so it hardly appears in the AGC(1) output, and therefore the noise pulse is fully amplified, and a large-amplitude pulse appears at the noise rectification output section from the latter stage of the noise amplification stage. The output of the gate control section 8A is. In this way, AGC is an average value type or a function close to an average value type, so
Since there is almost no AGC effect on very short-duration inputs such as noise pulses, the effects of large-amplitude noise pulses circulating to the stages after the noise gate are similar to those described in Figure 1. It is.

本発明はそのような問題点に対処するためにな
されたものであつて、無線受信機の信号通過段に
設けたノイズ・ゲートを制御して受信信号に混在
するパルス性ノイズを除去すべくしたノイズ・ブ
ランカ回路のノイズ増幅段に信号分出力を一定と
する形式のAGCを掛けることによりノイズ・パ
ルスを分離してノイズ・ゲート制御をする回路に
おいて、前記信号分出力を一定とする形式の第1
のAGCの他に、設定値以上の振幅のノイズ・パ
ルスの出力を低減する形式の第2のAGCを設け
ることにより、ノイズ増幅段の大振幅のノイズ・
パルスがノイズ・ゲート以後の信号回路に回り込
むことを軽減すべくしたノイズ・ブランカ回路で
ある。
The present invention has been made in order to deal with such problems, and is aimed at controlling a noise gate provided in the signal passing stage of a radio receiver to remove pulse noise mixed in the received signal. In a circuit that separates noise pulses and performs noise gate control by multiplying the noise amplification stage of the noise blanker circuit by AGC that makes the signal output constant, 1
In addition to the above AGC, by providing a second AGC that reduces the output of noise pulses with an amplitude greater than a set value, large amplitude noise pulses in the noise amplification stage can be reduced.
This is a noise blanker circuit designed to reduce the possibility of pulses going around to the signal circuit after the noise gate.

第3図は本発明の原理を説明する基本回路ブロ
ツク図であつて、1は広帯域IFフイルタ、2は
ノイズ・ゲート、3は狭帯域IFフイルタ、4は
IF増幅段であつて第1図および第2図の構成と
同様である。また5Bはノイズ増幅段、6は整流
器、7は整流出力の直流分を増幅してノイズ増幅
段5Bに第1のAGC(1)を掛けるためのAGC電圧
増幅器、8Bはゲート制御部であつて、6で検
出・整流されたノイズ・パルスを波形成形その
他、ノイズ・ゲートの制御に必要な操作を行うと
同時に、一定振幅以上のノイズ・パルスにより動
作する第2のAGC(2)出力を得て、これをAGC電
圧増幅器9を通してノイズ増幅段5Bに第2の
AGCを加えることにより、ノイズ増幅段以後に
大振幅のノイズ・パルスが発生するのを防止する
構成である。図ではAGC(1)とAGC(2)とはノイズ
増幅段5Bに対して別に加えているが、両方の
AGCを合成して1個所に加えるようにしてもよ
い。この回路の動作例を第4図Bに図解して示
す。図においてノイズ増幅段5Bに第4図Bの
ようなノイズ・パルスを含むIF信号が入力する
と平均値形AGC(1)はのようになり、ゲート制
御部8Bで分離したノイズ・パルスによるAGC
(2)はである。ノイズ増幅段には信号AGC(1)と
パルスAGC(2)が動作する結果、その出力は′の
ようにノイズ・パルス出力も均一化されている。
FIG. 3 is a basic circuit block diagram explaining the principle of the present invention, in which 1 is a wideband IF filter, 2 is a noise gate, 3 is a narrowband IF filter, and 4 is a
This is an IF amplification stage and has the same structure as that shown in FIGS. 1 and 2. Further, 5B is a noise amplification stage, 6 is a rectifier, 7 is an AGC voltage amplifier for amplifying the DC component of the rectified output and multiplied by the first AGC (1) on the noise amplification stage 5B, and 8B is a gate control section. , 6 performs waveform shaping and other operations necessary to control the noise gate, and at the same time obtains the second AGC (2) output that operates with noise pulses of a certain amplitude or more. This is then passed through the AGC voltage amplifier 9 to the second noise amplification stage 5B.
By adding AGC, this configuration prevents large amplitude noise pulses from occurring after the noise amplification stage. In the figure, AGC(1) and AGC(2) are added separately to noise amplification stage 5B, but both
AGC may be synthesized and added to one location. An example of the operation of this circuit is illustrated in FIG. 4B. In the figure, when an IF signal containing noise pulses as shown in Figure 4B is input to the noise amplification stage 5B, the average value form AGC (1) becomes as shown below, and the AGC due to the noise pulses separated by the gate control section 8B is
(2) is. As a result of the operation of signal AGC (1) and pulse AGC (2) in the noise amplification stage, the noise and pulse outputs are made uniform as shown in '.

本発明の特許請求の範囲第2項には本発明の実
施上で有効なAGC回路の構成を提示している。
すなわち、第5図においてノイズ増幅段の整流出
力を抵抗R1と容量Cとよりなる積分形時定数
回路を通してAGCトランジスタQ1のベースに加
え、そのコレクタ電位の変化をノイズ増幅段の
AGCとして供給する構成と、エミツタにダイオ
ードD1を直列接続したゲート制御トランジスタ
Q2のベースにノイズ増幅段の整流出力を加え、
Q2のコレクタとQ1のコレクタとをダイオードD2
で連結する構成とすることにより、ゲート制御パ
ルスの発生時に、AGC増幅トランジスタQ1
コレクタに信号とノイズ・パルスの双方に動作す
るAGC電圧′を得ることを特徴とするノイズ・
ブランカ回路である。
Claim 2 of the present invention presents a configuration of an AGC circuit that is effective in implementing the present invention.
That is, in Fig. 5, the rectified output of the noise amplification stage is applied to the base of the AGC transistor Q1 through an integral time constant circuit consisting of a resistor R1 and a capacitor C, and the change in the collector potential is applied to the base of the AGC transistor Q1 .
Configuration to supply as AGC and gate control transistor with diode D1 connected in series to the emitter
Add the rectified output of the noise amplification stage to the base of Q 2 ,
Connect the collector of Q 2 and the collector of Q 1 to the diode D 2
This noise amplifier is characterized in that when a gate control pulse is generated, an AGC voltage ′ that operates on both the signal and the noise pulse is obtained at the collector of the AGC amplification transistor Q1 .
It is a blanker circuit.

AGC増幅トランジスタQ1の入力側の積分型時
定数回路は例えばR1=10kΩ、C=10μF、時定数
=0.1秒とすれば、ほぼ100H2以上のリツプル分
は平均化されるので、Q1で増幅された出力は第
6図のようになり、周波数成分の高いノイズ・
パルスは除去されている。ゲート制御トランジス
タQ2には抵抗R2を経て整流出力が加わるが、
そのエミツタに直列に入れたダイオードD1の初
期電圧(シリコン・ダイオードでは0.6V前後で
ある)が逆バイアスとして加わるので、Q2のベ
ース・バイアスの初期値(これも0.6V位)と合
わせて約1.2V以下の入力ではQ2は導通しないの
で、中の信号出力のピークが1.2V以下にAGC
(1)で抑圧されていればQ2は動作せず、それより
振幅の大きいノイズ・パルスによつてのみQ2
出力が現われることになる。抵抗R2は寄制振
動防止のためには1kΩ以下の小抵抗が用いられ
るが、整流出力が大き過ぎる場合には入力レベ
ル調整用として必要な抵抗値を採用することもあ
る。Q2がオフの状態では電源Vccより抵抗R5を通
つてノイズ・ゲート部のゲート・ダイオードに破
線矢印のように導通電流が流れている。(図のノ
イズ・ゲート部は原理的に最も簡単な構成で示し
てある)。Q2にノイズ・パルスが入力してQ2が導
通すると抵抗R5による電圧降下でコレクタ電位
はのように低下し、その期間はゲート・ダイオ
ードは非導通となつて、ノイズ・ゲートの作用を
している。本発明ではの電圧変化をノイズ・パ
ルスのAGCに利用するのに際して、Q1とQ2のコ
レクタ間をダイオードD2で接続する構成とした
のが特徴である。D2はQ2側の電圧変化がQ1側に
印加されるが、Q1側の電圧変化はQ2側に影響し
ないような極性とし、両回路の電位差VDを適当
に保つためにツエナ・ダイオード、ダイオードの
順電圧降下および、これ等を直列として使用す
る。このようにして合成されたAGC電圧′がノ
イズ増幅段に加えられる結果として、第6図最上
段のような入力中の大振幅のパルスも抑圧されて
のように均一化されるものである。第5図にお
いて、Q1、Q2はもともとそれぞれの用途に必要
な回路であり、これにD2を追加するのみで所望
のAGC動作が得られるのみならず、AGC(1)と
AGC(2)を別個にノイズ増幅段に加える構成での
相互干渉を考慮する必要が無い利益がある。
For example, if the integral type time constant circuit on the input side of the AGC amplification transistor Q 1 is R 1 = 10 kΩ, C = 10 μF, and time constant = 0.1 seconds, ripples of approximately 100 H 2 or more are averaged, so Q 1 The output amplified by
The pulse has been removed. Rectified output is applied to gate control transistor Q 2 via resistor R 2 ,
The initial voltage of diode D 1 connected in series with the emitter (silicon diode is around 0.6V) is applied as a reverse bias, so together with the initial value of the base bias of Q 2 (also around 0.6V), Since Q 2 does not conduct at an input of about 1.2V or less, the peak of the signal output inside the AGC
If it is suppressed by (1), Q 2 will not operate, and the output of Q 2 will appear only by a noise pulse with a larger amplitude. A small resistor of 1 kΩ or less is used as the resistor R 2 to prevent parasitic vibration, but if the rectified output is too large, a resistor value necessary for input level adjustment may be adopted. When Q 2 is off, a conduction current flows from the power supply V cc through resistor R 5 to the gate diode of the noise gate section as indicated by the broken line arrow. (The noise gate section in the figure is shown in the simplest configuration in principle). When a noise pulse is input to Q 2 and Q 2 becomes conductive, the collector potential decreases as follows due to the voltage drop caused by resistor R 5. During that period, the gate diode becomes non-conductive and the noise gate function is suppressed. are doing. The present invention is characterized by a configuration in which the collectors of Q 1 and Q 2 are connected through a diode D 2 when voltage changes are utilized for AGC of noise pulses. For D 2 , the voltage change on the Q 2 side is applied to the Q 1 side, but the polarity is set so that the voltage change on the Q 1 side does not affect the Q 2 side.・Diode, forward voltage drop of diode, and use these in series. As a result of the AGC voltage ' synthesized in this manner being applied to the noise amplification stage, even large-amplitude input pulses as shown in the top row of FIG. 6 are suppressed and made uniform. In Figure 5, Q 1 and Q 2 are originally necessary circuits for their respective applications, and by simply adding D 2 to them, not only can the desired AGC operation be obtained, but also the AGC(1) and
There is an advantage that there is no need to consider mutual interference in a configuration in which AGC(2) is separately added to the noise amplification stage.

本発明の特許請求の範囲第3項には本発明の実
施上で有効なAGC回路の別の構成例を提示して
いる。すなわち、第7図においてノイズ増幅段の
整流出力を抵抗R1と容量Cとよりなる積分形
時定数回路を通してAGCトランジスタQ1のベー
スに加え、そのコレクタ電位の変化をノイズ増幅
段のAGCとして供給する構成の第1のAGC増幅
器Q1の積分形時定数回路の時定数抵抗R1と並列
にダイオードD3を接続することにより、入力信
号の振幅より該ダイオードの初期導通電圧以上の
振幅の大きいノイズ・パルスで動作する第2の
AGCとして共用し得る構成のノイズ・ブランカ
回路である。
Claim 3 of the present invention presents another configuration example of the AGC circuit that is effective in implementing the present invention. That is, in Fig. 7, the rectified output of the noise amplification stage is applied to the base of the AGC transistor Q1 through an integral time constant circuit consisting of a resistor R1 and a capacitor C, and the change in the collector potential is supplied as the AGC of the noise amplification stage. By connecting a diode D3 in parallel with the time constant resistor R1 of the integral type time constant circuit of the first AGC amplifier Q1 configured to The second one operates on noise pulses.
This is a noise blanker circuit that can be used commonly as AGC.

入力側に抵抗R1と容量Cとより成る積分形時
定数回路を備えた第1のAGCの動作については、
前記特許請求の範囲第2項の説明で詳述した通り
である。本発明ではその時定数抵抗R1と並列に
ダイオードD3を接続するという簡単な構成によ
り、AGC増幅器Q1のコレクタに信号の平均値で
動作する第1のAGC(1)と信号より振幅の大きい
ノイズ・パルスのみで動作する第2のAGC(2)の
合成のAGC電圧を得ることができるものである。
Regarding the operation of the first AGC, which has an integral time constant circuit consisting of a resistor R1 and a capacitor C on the input side,
This is as detailed in the explanation of claim 2 above. In the present invention, by using a simple configuration in which a diode D3 is connected in parallel with the time constant resistor R1 , the collector of the AGC amplifier Q1 is connected to the first AGC (1), which operates at the average value of the signal, and the signal whose amplitude is larger than that of the signal. It is possible to obtain a composite AGC voltage of the second AGC (2) that operates only with noise pulses.

ここに使用するD3は通常の小信号ダイオード
でよく、周知のようにシリコン・ダイオードでは
順方向抵抗は極めて小さいが、初期導通電圧
(0.6Vぐらい)以下ではほとんど導通しない(極
めて高抵抗と等価)のであるから、ピーク0.6V
以下の小振幅入力に対してはD3の無い回路と考
えてよい。従つてAGC(1)が十分に効いて信号の
整流出力をQ1の初期バイアス0.6Vとを考えた
1.2V以下に抑圧しておけばAGC(1)のための動作
は通常に行われる。ノイズ・パルスのような大振
幅入力はD3を通過してQ1のベースに加わるが、
Cの容量が大きい状態では波形の立上りが遅れる
ので、Cと直列に若干の抵抗Rを入れることがあ
る。この場合のRの値は時定数に大きく影響しな
い範囲で、R1の1/10内外に選ぶことが多い。
このような回路構成においてQ1の動作は第8図
のようにQ1のコレクタ電位がAGC電圧となる
ことから、他には何等の変更・加工を要すること
なくノイズ増幅段における大振幅パルスの抑圧の
目的を達することができるものである。なお第7
図においてQ2はノイズ・ゲートの制御に専用さ
れるので、ゲート制御回路の構成の自由度が大き
い利益がある。
D 3 used here can be an ordinary small signal diode, and as is well known, silicon diodes have extremely low forward resistance, but below the initial conduction voltage (about 0.6V), they hardly conduct (equivalent to extremely high resistance). ), so the peak is 0.6V
For the following small amplitude inputs, it can be considered a circuit without D3 . Therefore, AGC(1) is sufficiently effective and the rectified output of the signal is assumed to be Q1 's initial bias of 0.6V.
If the voltage is suppressed to 1.2V or less, the operation for AGC(1) will be performed normally. Large amplitude inputs such as noise pulses pass through D 3 and are added to the base of Q 1 , but
When the capacitance of C is large, the rise of the waveform is delayed, so some resistance R may be inserted in series with C. In this case, the value of R is often selected to be around 1/10 of R 1 within a range that does not significantly affect the time constant.
In such a circuit configuration, the operation of Q 1 is as shown in Figure 8, since the collector potential of Q 1 becomes the AGC voltage, large amplitude pulses in the noise amplification stage can be processed without any other changes or processing. It is something that can achieve the purpose of oppression. Furthermore, the seventh
In the figure, since Q2 is dedicated to controlling the noise gate, there is an advantage that there is a large degree of freedom in the configuration of the gate control circuit.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は無線受信機におけるノイズ・ブランカ
の解説図、第2図はノイズ・ブランカ回路の構成
例のブロツク図、第3図は本発明のノイズ・ブラ
ンカ回路の構成を示すブロツク図、第4図は第2
図および第3図回路各部の動作波形図、第5図は
本発明に適用するAGC回路の実施例、第6図は
第5図回路各部の動作波形、第7図は本発明に適
用する他のAGC回路の実施例、第8図は第7図
回路各部の動作波形である。 1・3…IFフイルタ、2…ノイズ・ゲート、
5A・5B…ノイズ増幅段、6…整流器、7・9
…AGC増幅器、8A・8B…ゲート制御部、C
…容量、D・D1・D2・D3…ダイオード、R・R1.
R2・R3・R4・R5…抵抗、Q1・Q2…トランジス
タ。
Fig. 1 is an explanatory diagram of a noise blanker in a radio receiver, Fig. 2 is a block diagram of a configuration example of a noise blanker circuit, Fig. 3 is a block diagram showing a configuration of a noise blanker circuit of the present invention, and Fig. 4 The figure is the second
Fig. 3 is an operational waveform diagram of each part of the circuit, Fig. 5 is an example of an AGC circuit applied to the present invention, Fig. 6 is an operating waveform of each part of the circuit shown in Fig. 5, and Fig. 7 is an example of an AGC circuit applied to the present invention. FIG. 8 shows operating waveforms of various parts of the circuit shown in FIG. 7. 1.3...IF filter, 2...noise gate,
5A/5B... Noise amplification stage, 6... Rectifier, 7/9
...AGC amplifier, 8A/8B...gate control section, C
…Capacity, D・D 1・D 2・D 3 …Diode, R・R 1 .
R 2・R 3・R 4・R 5 …Resistor, Q 1・Q 2 …Transistor.

Claims (1)

【特許請求の範囲】 1 無線受信機の信号通過段に設けたノイズ・ゲ
ートを制御して受信信号に混在するパルス性ノイ
ズを除去すべくしたノイズ・ブランカ回路のノイ
ズ増幅段に信号分出力を一定とする形式のAGC
を掛けることによりノイズ・パルスを分離してノ
イズ・ゲート制御をする回路において、前記信号
分出力を一定とする形の第1のAGCの他に、設
定値以上の振幅のノイズ・パルスの出力を低減す
る形式の第2のAGCを設けることにより、ノイ
ズ増幅段の大振幅のノイズ・パルスがノイズ・ゲ
ート以後の信号回路に回り込むことを軽減するよ
うにしたことを特徴とするノイズ・ブランカ回
路。 2 前記のノイズ増幅段の整流出力を積分形時定
数回路を通してAGC増幅トランジスタのベース
に加え、そのコレクタ電位の変化をノイズ増幅段
のAGCとして供給する構成と、エミツタにダイ
オードを直列接続したゲート制御トランジスタの
ベースにノイズ増幅段の整流出力を加え、そのコ
レクタと前記AGC増幅トランジスタのコレクタ
との間をダイオードで連結する構成とすることに
より、ゲート制御パルスの発生時に、AGC増幅
トランジスタのコレクタに信号ノイズ・パルスの
双方に動作するAGC制御電圧を得ることを特徴
とする特許請求の範囲第1項記載のノイズ・ブラ
ンカ回路。 3 前記のノイズ増幅段の整流出力を積分形時定
数回路を通してAGC増幅トランジスタのベース
に加え、そのコレクタ電位の変化をノイズ増幅段
のAGCとして供給する構成の第1のAGC増幅器
の積分形時定数回路の時定数抵抗と並列にダイオ
ードを接続することにより、入力信号の振幅より
該ダイオードの初期導通電圧以上の振幅の大きい
ノイズ・パルスで動作する第2のAGCとして共
用し得る構成の、特許請求の範囲第1項記載のノ
イズ・ブランカ回路。
[Claims] 1. A signal output to the noise amplification stage of a noise blanker circuit that controls a noise gate provided in the signal passing stage of a radio receiver to remove pulse noise mixed in the received signal. AGC in a constant format
In a circuit that performs noise gate control by separating noise pulses by multiplying A noise blanker circuit characterized in that a second AGC is provided to reduce the large amplitude noise pulse of the noise amplification stage from going around to the signal circuit after the noise gate. 2. A configuration in which the rectified output of the noise amplification stage described above is applied to the base of the AGC amplification transistor through an integral time constant circuit, and changes in the collector potential are supplied as the AGC of the noise amplification stage, and gate control with a diode connected in series to the emitter. By adding the rectified output of the noise amplification stage to the base of the transistor and connecting its collector to the collector of the AGC amplification transistor with a diode, a signal is sent to the collector of the AGC amplification transistor when a gate control pulse is generated. 2. The noise blanker circuit according to claim 1, wherein an AGC control voltage that operates on both noise pulses is obtained. 3 Integral type time constant of the first AGC amplifier configured to apply the rectified output of the noise amplification stage to the base of the AGC amplification transistor through an integral type time constant circuit, and supply the change in the collector potential as AGC of the noise amplification stage. A patent claim for a configuration that can be shared as a second AGC that operates with a noise pulse having a larger amplitude than the input signal amplitude and the initial conduction voltage of the diode by connecting a diode in parallel with the time constant resistance of the circuit. The noise blanker circuit described in item 1.
JP17086783A 1983-09-16 1983-09-16 Noise blanker circuit Granted JPS6062712A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17086783A JPS6062712A (en) 1983-09-16 1983-09-16 Noise blanker circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17086783A JPS6062712A (en) 1983-09-16 1983-09-16 Noise blanker circuit

Publications (2)

Publication Number Publication Date
JPS6062712A JPS6062712A (en) 1985-04-10
JPH0152943B2 true JPH0152943B2 (en) 1989-11-10

Family

ID=15912780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17086783A Granted JPS6062712A (en) 1983-09-16 1983-09-16 Noise blanker circuit

Country Status (1)

Country Link
JP (1) JPS6062712A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007028290A (en) * 2005-07-19 2007-02-01 Sanyo Electric Co Ltd Am radio receiving circuit

Also Published As

Publication number Publication date
JPS6062712A (en) 1985-04-10

Similar Documents

Publication Publication Date Title
KR970007753B1 (en) Circuit arrangement for linearly amplifying and demodulating an am-modulated signal, and integrated semiconductor element for said circuit arrangement
JPS6178211A (en) Digital-audio-amplifier
US4256975A (en) Limiter circuit for removing nose from demodulated signals
JPH02231826A (en) Combined de-emphasis circuit and noise blanker
JPH0750861B2 (en) Pulse noise suppression device for FM receiver
US4654885A (en) Mobile radio range extender with saw filter
JPS61157033A (en) Wireless receiver
JP2000174644A (en) Method for reducing noise during reception of fm signal and receiver
JPH0787387B2 (en) Wireless receiver
US5414313A (en) Dual-mode logarithmic amplifier having cascaded stages
JPH0152943B2 (en)
US4181892A (en) Sweeping noise blanker
US4271535A (en) Noise eliminating system
US4164758A (en) Noise suppression apparatus
US4980584A (en) Multi-stage wideband successive detection logarithmic amplifier
US4278901A (en) Pulsive component detecting apparatus
US4806876A (en) High frequency amplifier circuit
US4289981A (en) Pulsive component detecting apparatus
JPS632364B2 (en)
US3968383A (en) Noise limiter
US4329713A (en) Television automatic gain control system
DE3425335C2 (en)
US2214613A (en) Volume control circuits
JPH0648994Y2 (en) Noise blanker circuit
JPH0352695B2 (en)