JPH01500232A - Method and device for controlling the amount of magnetic flux applied to a ferrimagnetic load - Google Patents

Method and device for controlling the amount of magnetic flux applied to a ferrimagnetic load

Info

Publication number
JPH01500232A
JPH01500232A JP62504286A JP50428687A JPH01500232A JP H01500232 A JPH01500232 A JP H01500232A JP 62504286 A JP62504286 A JP 62504286A JP 50428687 A JP50428687 A JP 50428687A JP H01500232 A JPH01500232 A JP H01500232A
Authority
JP
Japan
Prior art keywords
signal
load device
voltage
voltage signal
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62504286A
Other languages
Japanese (ja)
Other versions
JPH0575122B2 (en
Inventor
ミアーズ,テーランス・エル
ハリングトン,ウイリアム・エー
Original Assignee
ヒユーズ・エアクラフト・カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヒユーズ・エアクラフト・カンパニー filed Critical ヒユーズ・エアクラフト・カンパニー
Publication of JPH01500232A publication Critical patent/JPH01500232A/en
Publication of JPH0575122B2 publication Critical patent/JPH0575122B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F7/00Regulating magnetic variables
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0826Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in bipolar transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/64Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors having inductive loads
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/66Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will
    • H03K17/661Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to both load terminals
    • H03K17/662Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to both load terminals each output circuit comprising more than one controlled bipolar transistor

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。 (57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 7エリ磁性負荷に与えられた磁束量を制御する方法及び装置 発明の背景 1、発明の分野 本発明は、負荷に与えられる磁束に影響を与えるためにフェリ磁性負荷を流れる 電流を変える装置に関し、特に移相器に与えられる磁束が正確に計測されるアン テナアレイの移相器を駆動する装置によって行われる方法に関する。[Detailed description of the invention] 7. Method and device for controlling the amount of magnetic flux given to magnetic load Background of the invention 1. Field of invention The present invention allows magnetic flux to flow through a ferrimagnetic load to influence the magnetic flux imparted to the load. Regarding devices that change current, especially amplifiers that accurately measure the magnetic flux applied to the phase shifter. The present invention relates to a method performed by an apparatus for driving phase shifters of a tenor array.

2、関連技術のiIi!明 電気的に制御されたアレイアンテナには移相器が主要部品として用いられてきた 。アレイアンテナには多くの個々の放射素子が備えられている。各素子の位相を 正確に制御することによってアンテナから生じるビームの方向が電気的に操作さ れる。いわゆるレシプロ移相器を用いることによって、同じアンテナを方向操作 可能な受信アンテナとして用いることもできる。2. Related technology ii! Akira Phase shifters have been used as a main component in electrically controlled array antennas. . An array antenna is equipped with many individual radiating elements. The phase of each element Through precise control, the direction of the beam originating from the antenna can be electrically manipulated. It will be done. Directional steering of the same antenna by using a so-called reciprocating phase shifter It can also be used as a possible receiving antenna.

プレイアンテナに用いられているフェライト移相器は導波管の部分にフェライト 材料を配置することによって形成されている。フェライト移相器はその形態によ ってレシプロかあるいは非レシプロ装置のいずれでも良い。レシプロ移相器では 、外部から与えられたDC磁界を変えることでフェライトの透磁率を変えること によって移相シフトが行われる。非レシプロフェライト移相器はフェリ磁性要素 の残留磁気の量によってマイクロ波位相のシフトが行われる。誘導負荷を形成す るワイヤのコイルは通常レジノロ移相器中の磁界の強度を変えるために用いられ る。非しシグロ移相器中の磁界の強度はトロイダル巻線にかかる電圧対電圧がか けられる時間の関数である。The ferrite phase shifter used in play antennas uses ferrite in the waveguide. It is formed by arranging materials. Ferrite phase shifters vary depending on their form. It can be either reciprocating or non-reciprocating equipment. In reciprocating phase shifter , changing the magnetic permeability of ferrite by changing the externally applied DC magnetic field. A phase shift is performed by. Non-reciprocating ferrite phase shifters are ferrimagnetic elements The microwave phase is shifted by the amount of residual magnetism. form an inductive load A coil of wire is usually used to vary the strength of the magnetic field in a Resi-Norro phase shifter. Ru. The strength of the magnetic field in a non-singular phase shifter is determined by the voltage across the toroidal winding versus the voltage applied to the toroidal winding. It is a function of the time when the

従来は磁界の強度はコイルに電圧が供給される時間を制御することによって制御 されていた。この実行のためにはコントロール要素のスイッチング速度が非常に 速くなければならず、又供給される電圧は極めて正確に制御される必要がある。Traditionally, the strength of the magnetic field is controlled by controlling the time that voltage is applied to the coil. It had been. For this implementation, the switching speed of the control elements must be very high. It has to be fast and the voltage supplied has to be controlled very accurately.

1976年3月30日及び1984年9月4日にそれぞれ公表された米国特許第 3,947,776号及び第4,469,961号明細書には、非常に速いスイ ッチング時間を特徴とする移相器のような誘導負荷を駆動する先行技術が例示さ れている。特にこれらの先行特許での装置は、駆動電圧を減少させることによっ て電流を設定しそして維持するレジゾロ型移相器に関する。これらの先行システ ムは、立上シ時間の変化、電源での電圧下降及び温度変化などのスイッチング時 間に影響を与える変数によって、その速度と正確さにおいて完全に満足のいくも のではなかった。U.S. Patents issued on March 30, 1976 and September 4, 1984, respectively. No. 3,947,776 and No. 4,469,961 describe a very fast Examples of prior art driving inductive loads such as phase shifters characterized by switching times It is. In particular, the devices in these prior patents can be improved by reducing the driving voltage. The present invention relates to a Regisolo type phase shifter that sets and maintains a current. These earlier systems The system may be affected by changes in startup time, voltage drop in the power supply, and temperature changes during switching. Depending on the variables affecting the It wasn't.

本発明は上記欠点を克服することを意図するものである。The present invention is intended to overcome the above-mentioned drawbacks.

発明の概要 本発明によれば、負荷に与えられる磁束量を正確に計測することによりて、アン テナプレイでの非レシプロ7エライト移相器のようなフェリ磁性負荷を駆動する 装置によって実行される方法が提供される。巻線の両端に供給される電圧は差動 増幅器によって感知され、又積分増幅器と積分コンデンサによって時間について 積分される。ある時間積分された電圧は負荷に与えられる磁束に比例し、メモリ に記憶されたあらかじめグログラムされた値と連続的に比較される。時間につい て積分された電圧があらかじめグログラムされた値に達すると、あらかじめプロ グラムされた値に比例する磁束の計測された量が負荷で維持されるように、巻線 から電圧が除去される。負荷は飽和するまで巻線の一方向Km流を流すことによ って最初にリセットされる。電流感知回路は負荷がいつ飽和したかを決め、飽和 点に達すると巻線から電圧を除去する。負荷は巻線に反対方向に電流を流すこと Kよってセットされる。Summary of the invention According to the present invention, by accurately measuring the amount of magnetic flux applied to the load, Driving ferrimagnetic loads such as non-reciprocating 7-elite phase shifters in Tenaplay A method performed by an apparatus is provided. The voltage supplied across the windings is differential sensed by an amplifier, and also measured in terms of time by an integrating amplifier and an integrating capacitor. It is integrated. The voltage integrated over a certain time is proportional to the magnetic flux applied to the load, and the memory is continuously compared with a preprogrammed value stored in the . about time When the integrated voltage reaches the preprogrammed value, the preprogrammed windings such that the load maintains a measured amount of magnetic flux proportional to the measured value. Voltage is removed from the The load is applied by passing a Km flow in one direction through the winding until it is saturated. will be reset first. A current sensing circuit determines when the load is saturated and When the point is reached, the voltage is removed from the winding. The load causes current to flow in the opposite direction through the windings. Set by K.

電流はMOSFETを含む一対のブリッジ駆動器によって巻線を駆動するように 流される。差動増幅器及び積分増幅器は電圧立上シ時間の変化、電源における電 圧下降及び温度変化を考慮に入れて機能する。The current is set so that the winding is driven by a pair of bridge drivers containing MOSFETs. be swept away. Differential amplifiers and integrating amplifiers are designed to handle changes in voltage rise time, It works by taking pressure drops and temperature changes into account.

図面の簡単な説明 添付図面において、 第1図面及び第2図は本発明の望ましい実施例を形成する7エリ磁性負荷を駆動 する回路の詳細な回路図である。第3図は第1図及び第2図が通常の見方におい てどのように配置されるかを示す平面図である。Brief description of the drawing In the attached drawings, Figures 1 and 2 illustrate driving a seven-element magnetic load forming a preferred embodiment of the present invention. FIG. Figure 3 is the same as Figures 1 and 2 when viewed normally. FIG.

望ましい実施例の説明 第1図及び第2図を参照して説明すると、本発明は概括的に言って、誘導性負荷 、特に非レシプロ型フェライト移相器のコイル10のようなフェリ磁性負荷を駆 動する装置によって実行される方法に関する。移相器はレーダーあるいは通信シ ステム、特に複数の個個の放射素子を備えたアンテナアレイに用いられる。DESCRIPTION OF THE PREFERRED EMBODIMENT Referring to FIGS. 1 and 2, the present invention generally describes an inductive load. , especially when driving a ferrimagnetic load such as the coil 10 of a non-reciprocating ferrite phase shifter. The present invention relates to a method performed by a moving apparatus. The phase shifter is a radar or communication system. Used in antenna stems, especially antenna arrays with a plurality of individual radiating elements.

各放射素子に与えられる移相器は移相器の磁界のガウス量に依存する。フェライ ト内の磁界の強度はコイル10に供給される電圧とこの電圧が供給される時間の 関数である。The phase shifter applied to each radiating element depends on the Gaussian magnitude of the phase shifter's magnetic field. Ferai The strength of the magnetic field in the coil 10 is a function of the voltage supplied to the coil 10 and the time that this voltage is supplied. It is a function.

コイル10は一対のライン11.13間に結合され、トランジスタQ5.Q6# Q15及びQ16から成る一対のブリッジ駆動器によって”駆動”される。Coil 10 is coupled between a pair of lines 11.13 and transistors Q5. Q6# It is "driven" by a pair of bridge drivers consisting of Q15 and Q16.

これらの駆動器はコイル10が2つの駆動器のセットの間に結合されていて、す なわちコイル10の片側はライン13によって駆動器Q5.Q6に、コイル10 の別の側はライン11によってトランジスタQ15゜Q16に結合されているた め、1ブリツジ”されたものであると言うことにする。これらの駆動器はそれぞ れコイル10に交互に反対方向に電流を流す。トランジスタQ5のペースは制御 ライン104と結合し、トランジスタQ6のペース電極を制御する。トランジス タQ6.Q16のコレクターエミツタ路は電源の正極とコイル10の間で結合し ている。トランジスタQ15のペースは制御ライン106と結合しており、トラ ンジスタQ16のベース電極を制御する。These drivers have a coil 10 coupled between the two sets of drivers, and all That is, one side of coil 10 is connected by line 13 to driver Q5. Coil 10 to Q6 The other side of is coupled by line 11 to transistors Q15 and Q16. For this reason, we will say that they are "1 bridge".Each of these drivers is current is alternately passed through the coil 10 in opposite directions. The pace of transistor Q5 is controlled It is coupled to line 104 and controls the pace electrode of transistor Q6. transis Ta Q6. The collector emitter path of Q16 is coupled between the positive pole of the power supply and the coil 10. ing. The pace of transistor Q15 is coupled to control line 106, and the transistor controls the base electrode of transistor Q16.

トランジスタQ15とQ16はスイッチトランジスタQ3と破線98内に一般的 に示されているペイカークランプ駆動器と協働する。ペイカークランプ駆動器9 8は概括的に言うと、トランジスタQ3のダートを制御する一対のトランジスタ Q1とQ2を備え、ライン108に受信される負のエネーブル信号によって制御 される。Transistors Q15 and Q16 are commonly connected within dashed line 98 with switch transistor Q3. Works with the Paker clamp driver shown in . Paker clamp driver 9 Generally speaking, 8 is a pair of transistors that control the dart of transistor Q3. Q1 and Q2, controlled by a negative enable signal received on line 108. be done.

同様に、トランジスタQ5とQ6はスイッチトランジスタQI3と破線66内に 一般的に示されているベイカークランプ駆動器と一体となって作動する。ペイカ ークランプ駆動器66には抵抗76.77.78゜80.82、コンデンサ74 、及びダイオード70゜72と共に一対のトランジスタQll 、Q12が備え られている。ペイカークラング駆動器66は駆動器98と基本的に総ての点で同 等であシ、ライン110に受信された正のエネーブル信号によって制御されてい る。駆動器66はトランジスタQJJのf−)に接 −絖され、これを制御して いる。トランジスタQ3とQ13は特に非常にスイッチング時間の速いMOSF ET(モス型電界効果型トランジスタ)である。トランジスタQ3とQ13の各 々のソース−ドレイン路は互に接続され、又コイル10を流れる電流の大きさを 感知する電流感知回路68と接続されている。電流感知回路68は演算増幅器8 6、ツェナーダイオード88及び抵抗92,96を備えている。ダイオード88 の電流パスは抵抗90で完了している。演算増幅器86の形態は、コイルIQを 流れる電流に比例するその非反転入力の電圧とその反転入力の基準電圧とを比較 する比較器である。比較器86の出力はORダート84を通りて一対の7リツプ フロツグ58.60のリセット入力に送られる。フリップフロッグ58.60の セット入力は送信及び受信モードにおいてアンテナを制御する挿入通信システム (図示されていない)と接続されている。7リツプ70ツゾ58のQ出力は正の エネーブル信号としてライン110を通ってベイカークランプ駆動器66に送ら れ、又エネーブル信号として抵抗61とトランジスタQ14を通ってライン10 6上の。Similarly, transistors Q5 and Q6 are within dashed line 66 with switch transistor QI3. It operates in conjunction with the generally shown Baker clamp driver. Payka -The clamp driver 66 has a resistor 76.77.78°80.82 and a capacitor 74. , and a pair of transistors Qll, Q12 together with a diode 70°72. It is being Paker crank driver 66 is essentially the same as driver 98 in all respects. etc., controlled by a positive enable signal received on line 110. Ru. The driver 66 is connected to f-) of the transistor QJJ and controls it. There is. Transistors Q3 and Q13 are especially MOSFs with very fast switching times. It is an ET (MOS field effect transistor). Each of transistors Q3 and Q13 The respective source-drain paths are connected to each other and the magnitude of the current flowing through the coil 10 is It is connected to a current sensing circuit 68 for sensing. The current sensing circuit 68 is an operational amplifier 8 6, a Zener diode 88 and resistors 92 and 96. diode 88 The current path of is completed with resistor 90. The form of the operational amplifier 86 is such that the coil IQ is Compare the voltage at its non-inverting input, which is proportional to the current flowing, with the reference voltage at its inverting input. It is a comparator that The output of comparator 86 passes through OR dart 84 to a pair of 7-rip Sent to reset input of Frog 58.60. flip frog 58.60 Set input is inserted communication system to control the antenna in transmit and receive mode (not shown). The Q output of 7 Rip 70 Tsuzo 58 is positive. sent as an enable signal to Baker clamp driver 66 through line 110. and also passes through resistor 61 and transistor Q14 as an enable signal to line 10. 6 above.

トランジスタQ150ベースに送られる。同様に7すィ:/108を通ってペイ カークランプ駆動器98に送られ、又抵抗63とトランジスタQ4及びライン1 04を通ってトランジスタQ5のベースに送られる。Sent to the base of transistor Q150. Similarly, pay through 7sui:/108 is sent to Kirk clamp driver 98 and also resistor 63, transistor Q4 and line 1. 04 to the base of transistor Q5.

破11i16内に一般的に示されている手段はコイル10の両端に供給される電 圧の大きさを感知するために設けられている。電圧感知手段16はラインj5に よりてコイル10と結合している。電圧感知手段16は演算増幅器48と抵抗5 0,52,54.56を備えている。電圧センサー16の出力は感知された電圧 を時間で積分する機能を持つ積分器14に送られる。積分器14は演算増幅器4 4、抵抗46及び演算増幅器44の出力とその反転入力間にフィードバックのた めに結合しているコンデ/す42を備えている。積分器14は、増幅器38を通 して挿入通信システムからエネーブル信号を受信するFET 40のようなスイ ッチによって制御される。The means generally shown in Figure 11i16 include the electrical current supplied across the coil 10. It is provided to sense the magnitude of pressure. Voltage sensing means 16 is connected to line j5 It is coupled to the coil 10 by twisting it. The voltage sensing means 16 includes an operational amplifier 48 and a resistor 5. It is equipped with 0,52,54.56. The output of voltage sensor 16 is the sensed voltage. The signal is sent to an integrator 14 which has the function of integrating over time. Integrator 14 is operational amplifier 4 4, for feedback between the resistor 46 and the output of the operational amplifier 44 and its inverting input. It is provided with a connector 42 connected to the connector. Integrator 14 passes through amplifier 38. A switch such as FET 40 that receives the enable signal from the inserted communication system. controlled by the switch.

積分器14による時間積分電圧値出力は一対の比較器28と30のそれぞれの反 転及び非反転入力に送られる。演算増幅器22と抵抗24.26は比較器28の 非反転入力に供給される電圧を反転させる。演算増幅器22と抵抗24.26と 共に比較器28゜30は1ウインド(窓)比較器”を形成し、この比較器は積分 器14によって与えられる時間積分電圧値を、コイル10が送信おるいは受信モ ードにセットされる作用を行う。この基準値はメモリ(図示されていない)のよ うな適切な源から受信されるマルチビットデジタルデータワードによって決めら れる。この例ではデータワードは、挿入通信システムからブータストローラ信号 がレジスタ18に受信されるときに源(メモリ)からレジスタ18に負荷される 8ビツトより構成されている。D 、/A :1ンパータ2Qはデジタルデータ をアナログ信号へ変換し、この信号は比較器28.30のそれぞれ非反転入力及 び反転入力に送られる。比較器28.30の出力はORゲート36を通ってAN D?’ −ト34の1つの入力に送られる。The time-integrated voltage value output by the integrator 14 is output from each of the pair of comparators 28 and 30. sent to the inverting and non-inverting inputs. Operational amplifier 22 and resistors 24 and 26 are connected to comparator 28. Inverts the voltage supplied to the non-inverting input. Operational amplifier 22 and resistors 24 and 26 Together, the comparators 28 and 30 form a 1-window comparator, which is an integral The coil 10 transmits or receives the time-integrated voltage value given by the Performs the action set in the mode. This reference value is stored in memory (not shown). determined by a multi-bit digital data word received from a suitable source such as It will be done. In this example the data word is the booter stroller signal from the insertion communication system. is loaded into register 18 from a source (memory) when It consists of 8 bits. D, /A: 1 parameter 2Q is digital data into an analog signal, and this signal is applied to the respective non-inverting inputs and and to the invert input. The output of comparator 28.30 is passed through OR gate 36 to AN D? ' - is sent to one input of port 34.

ANDダート34への第2の入力は、挿入通信システムから受信されるリセット エネーブル信号によって形成され、インバータ32によって反転される。ANI I’−)34の出力はORゲート84の他の入力を通ってフリップフロラ!58 .60のリセット入力に結合される。A second input to AND dart 34 is a reset received from the insertion communication system. It is formed by the enable signal and is inverted by the inverter 32. ANI The output of I'-) 34 is passed through the other input of OR gate 84 to FlipFlora! 58 .. 60 reset input.

回路の要素を一般的に説明したが、ここで回路の動作を参照しながら、さらに詳 細に説明する。この説明に関しては、コイル10がその一部を形成している移相 器が非レジゾロ型であシ、その中では入ってきた、すなわち受信信号に与えられ る位相シフトが出て行く、すなわち送信信号に与えられる位相シフトとは異なる ことが予想されるだろう。従ってフェライトを適切な量の磁束に送信及び受信サ イクルの間で非常に速く1セツト”することが必要である。レジスタ1BVc負 荷されるデータワードはあらかじめプログラム化され、例えば非線形でも良い。Having described the elements of the circuit in general terms, we will now provide more details with reference to the operation of the circuit. Explain in detail. For this description, the phase shifter of which coil 10 forms part The receiver is of the non-regisory type, in which the incoming, i.e. received signal is The phase shift applied to the outgoing signal is different from the phase shift imparted to the transmitted signal. That would be expected. Therefore, the ferrite can be used to transmit and receive the appropriate amount of magnetic flux. It is necessary to set the register 1BVc very quickly between cycles. The loaded data words may be preprogrammed and may be non-linear, for example.

このデータワードは、送信及び受信サイクルの間にコイル10の積分される電圧 値に対応する。この値は送信及び受信サイクルの両方で同一であるが、極性は反 対である。言い換えれば、このデータワードによって表される値はコイル10に よってフェライトに与えられる磁束の強度に比例する。This data word is the integrated voltage of coil 10 during the transmit and receive cycles. corresponds to a value. This value is the same for both transmit and receive cycles, but with opposite polarity. It is a pair. In other words, the value represented by this data word is Therefore, it is proportional to the strength of the magnetic flux applied to the ferrite.

初めK、計測された量の磁束がコイル10から7エライトに与えられ、コイル1 0は飽和状態に駆動されることによってリセットされる。コイル10を飽和状態 にすることによって磁束の最初の値がわかシ、この磁束は電流が切れた後にもフ ェライト内に維持される。リセットサイクルは後にさらに詳細に説明する。Initially K, a measured amount of magnetic flux is applied to coils 10 to 7 elites; 0 is reset by being driven into saturation. Coil 10 is saturated The initial value of the magnetic flux is reduced by maintained within the ferrite. The reset cycle will be explained in more detail later.

フェライトがリセットされたと仮定すると、フェライトを送信サイクルの準備に セクトさせるのが望ましい。Assuming the ferrite has been reset, prepare the ferrite for the transmit cycle. It is desirable to have them sect.

デジタルデータは挿入通信システムの中央バスから伝送され、レジスタ18にラ ッチされる。上記のように、レジスタ18に記憶されたデータワードはコイル1 0で積分される電圧に対応するため、フェライトでセットされる位相シフトの量 に比例する。D/Aコンバータ20はデジタルデータをアナログの、DC電圧信 号に変換し、この信号はウィンド比較器120入力に送られる。演算増幅器22 はその補数を絶対値ピーク検出器を形成する比較器28.30に与える。この点 で挿入通信システムからの積分エネーブル信号が、積分器14の出力がゼロにな るまでコンデンサ42を放電させるためにFETスイッチ40を制御する。フリ ッゾフロクゾ58のセット入力で受信される正のスタート命令信号によりて、百 出力が共通ベースバアッファトランジスタQ14とペイカークランプ駆動器66 を駆動する。トランジスタQ14からライン106を通ってトランジスタQ15 へ伝送されるエネーブル信号は、トランジスタQ15をオンにする。トランジス タQ15がオンにされると、そのエミッタ7オロアがブリッジの正側の半分を形 成する/4ワートランジスタQ16を駆動する。ペイカークランプ駆動器66で はブリッジの別の側の一部を形成する・セワーMO8FET (モス型電界効果 トランジスタ)Q13を駆動するのに充分の電圧がトランジスタQ12のベース に与えられる。こうしてコイル10を電源子V、−7間で接続させて回路が完成 し、その回路は+VからトランジスタQ16、コイル10.h幻5FET Q  J s及びトランジスタQ12を通って一部へ至る。+V及び−Vで示される電 圧はその電圧を供給するのに必要なスイッチ時間に従って選択される。+vec は使用されている論理装置に適切な電圧である。Digital data is transmitted from the central bus of the insertion communication system and loaded into register 18. will be touched. As mentioned above, the data word stored in register 18 is The amount of phase shift set in the ferrite to accommodate the voltage integrated at 0 is proportional to. The D/A converter 20 converts digital data into an analog DC voltage signal. This signal is sent to the window comparator 120 input. Operational amplifier 22 provides its complement to a comparator 28.30 forming an absolute value peak detector. This point The integration enable signal from the insertion communication system causes the output of integrator 14 to become zero. The FET switch 40 is controlled to discharge the capacitor 42 until the capacitor 42 is discharged. pretend A positive start command signal received at the set input of the Outputs common to base buffer transistor Q14 and Paker clamp driver 66 to drive. From transistor Q14 through line 106 to transistor Q15. The enable signal transmitted to turns on transistor Q15. transis When Q15 is turned on, its emitter 7 oror forms the positive half of the bridge. A /4 word transistor Q16 is driven. Paker clamp driver 66 forms part of the other side of the bridge Sewer MO8FET (MOS type field effect A voltage sufficient to drive transistor Q13 is applied to the base of transistor Q12. given to. In this way, coil 10 is connected between power supply terminals V and -7 to complete the circuit. The circuit is connected from +V to transistor Q16, coil 10. h phantom 5FET Q It reaches a part through Js and transistor Q12. The voltages indicated by +V and -V The voltage is selected according to the switching time required to supply that voltage. +vec is the appropriate voltage for the logic device being used.

電圧センサー16からは、アースを基準にしたライン1ノと13の電圧の絶対値 の和である電圧が出力される。この絶対電圧はコンデンサ42の充電を開始する 積分器14に送られる。積分器14からはウィンド比較器12に、電圧時間の積 、すなわち時間の関数としてコイル10に与えられる電圧の出力信号が与えられ る。比較器12は、積分器14によって与えられた電圧時間積をD/Aコンバー タ20によって与えられたDC信号と比較する。電圧時間積がD/Aコンバータ 20によって与えられたDC電圧信号の値を越える時は、信号が比較器28.3 0の1つ及びORゲート36を通ってANDr−ト34の1つの入力に送られる 。この時リセットエネーブル信号から成るANDダート34の第2の入力は高レ ベルで1)、その結果高レベルの信号がANDゲート34から出力され、このA NDゲート34は1終結”ラインによって結合されたORダート84を通って7 リツプ70クプ58をリセットするように機能する。これによってフリップフロ ッグ58から出力されたエネーブル信号が除去されるため、ブリッジはオフにさ れる。このオフにされる間、ブリッジの正側はゆっくりとオフにされるが、ペイ カークランプ駆動器66の出力は速やかに下降する。トランジスタQ12のエミ ッタフォロアはMOSFET I Jに蓄積された電荷を除去し、MOSFET  13を速やかにオフにして移相器のフェライトコアに正確に計量された磁束を 残留させる。From the voltage sensor 16, the absolute value of the voltage on lines 1 and 13 with respect to ground A voltage that is the sum of This absolute voltage begins charging capacitor 42. The signal is sent to an integrator 14. The integrator 14 outputs the voltage-time product to the window comparator 12. , that is, the output signal of the voltage applied to the coil 10 as a function of time is given. Ru. The comparator 12 converts the voltage-time product given by the integrator 14 into a D/A converter. compared with the DC signal provided by the controller 20. Voltage time product is D/A converter When the value of the DC voltage signal given by 20 is exceeded, the signal passes through comparator 28.3. 0 and is sent through OR gate 36 to one input of ANDr-gate 34. . At this time, the second input of AND dart 34 consisting of the reset enable signal is set to a high level. 1), and as a result, a high level signal is output from the AND gate 34, and this A The ND gate 34 passes through the OR dart 84 connected by the ``1 termination'' line. It functions to reset the lip 70 cup 58. This allows flip-flop The bridge is turned off because the enable signal output from the bridge 58 is removed. It will be done. During this turn off, the positive side of the bridge is slowly turned off, but the The output of car clamp driver 66 drops quickly. Emitter of transistor Q12 The follower removes the charge accumulated in MOSFET IJ and 13 is immediately turned off to send precisely measured magnetic flux to the ferrite core of the phase shifter. Let it remain.

立上り時間、電源電圧の変動及び温度変化のような変数は電圧センサ16と積分 器14によって考慮される。Variables such as rise time, supply voltage variations and temperature changes are integrated with the voltage sensor 16. device 14.

本発明では、コイル10にかかる電圧は先行技術におけるようにある時間にわた って一定である必要はなく、ある時間にわたる積分が用いられる。従ってコイル によってフェリ磁性負喬にかけられる磁束の量は上記の変数とは無関係である。In the present invention, the voltage across the coil 10 is maintained over a period of time as in the prior art. does not need to be constant; an integral over a certain period of time is used. Therefore the coil The amount of magnetic flux applied to the ferrimagnetic magnet by is independent of the above variables.

コイル10で生成される逆起電力スノ!イクはダイオード100,102によっ て緩衝コンデンサC5nub内で消滅される。C5nubに蓄積された電荷は外 部の分路レギュレータVsnubによって除去される。Back electromotive force generated by coil 10! The current is caused by diodes 100 and 102. is eliminated in the buffer capacitor C5nub. The charge accumulated in C5nub is shunt regulator Vsnub.

リセットモードの間、高レベルリセットエネーブル信号はインバータ32によっ て低レベル信号に反転されるため、ANDダート34の出力はディスエーブルさ れる。ANDダート34がディスエーブルされると、ウィンド比較器12も同様 にディスエーブルされるため、7リツグフロツプ58.60はANDゲート34 の出力によってリセットされることはできない。リセットモードにおいては、フ リップフロッグ58,60の内の1つのセット入力にスタート信号が送られる。During reset mode, a high level reset enable signal is output by inverter 32. is inverted to a low level signal, so the output of AND Dart 34 is disabled. It will be done. When AND dart 34 is disabled, so is window comparator 12. 7 rig flops 58 and 60 are disabled in the AND gate 34. cannot be reset by the output of In reset mode, the flap A start signal is sent to the set input of one of the lip frogs 58,60.

例えばスタート信号が7リツプフロツf5Bのセット入力に送られる場合は、ブ リッジの正側が入力されて、コイル10の一方向に電流が流れる。コイル10を 流れる電流は、抵抗96 (Raenme )の両端の電圧が比較器86の反転 入力でのリセット基準電圧を越えるまで増加する。このリセット基準電圧を越え ると、比較器86の出力からORゲート84を通ってフリップフロップ58のリ セット入力に信号が送られ、比較器86の反転入力におけるリセット基準電圧は 、リセットサイクルの間コイル10を流れる電流がフェライトを飽和させるのに 十分であるような電圧となる。この電圧は電圧分割器でもある抵抗92と94に よって決められる。電流センサ68は保護回路として機能し、ウィンド比較器1 2がエネーブルされるセクトサイクルの間でもコイル10を流れる電流の大きさ を制限することに注目しなければならない。For example, if the start signal is sent to the set input of the 7-lip flop f5B, The positive side of the ridge is input, and current flows in one direction of the coil 10. coil 10 The flowing current is caused by the voltage across the resistor 96 (Raenme) being inverted by the comparator 86. increases until it exceeds the reset reference voltage at the input. Exceeding this reset reference voltage Then, the output of the comparator 86 is passed through the OR gate 84 to the output of the flip-flop 58. The set input is signaled and the reset reference voltage at the inverting input of comparator 86 is , the current flowing through the coil 10 during the reset cycle saturates the ferrite. The voltage will be sufficient. This voltage is applied to resistors 92 and 94, which is also a voltage divider. Therefore, it can be determined. The current sensor 68 functions as a protection circuit and the window comparator 1 The magnitude of the current flowing through the coil 10 even during the sector cycle when 2 is enabled. We must pay attention to limiting the

フェライトを受信モードの卑備にセットするために、今度はフリップフロップ5 8ではなくフリップ70ツブ60のセット入力にスタート信号が送られる。In order to set the ferrite to the receiving mode, it is time to set flip-flop 5. The start signal is sent to the set input of flip 70 knob 60 instead of 8.

負のスタート信号に応答して、ライン108を通ってペイカークランプ駆動器9 8と、バッファトランジスタQ4を通ってトランジスタQ5のベースに出力信号 が送られる。トランジスタQ5はトランジスタQ6を駆動し、−■からトランジ スタQ2.Q3、コイルIQ及びトランジスタQ6を通って+Vに電流が流れる ようにする。In response to a negative start signal, Paker clamp driver 9 is activated through line 108. 8 and an output signal to the base of transistor Q5 through buffer transistor Q4. will be sent. Transistor Q5 drives transistor Q6, and the transistor Star Q2. Current flows to +V through Q3, coil IQ and transistor Q6 Do it like this.

以上の説明によって、当該分野の技術者が、本発明の技術範囲から逸脱すること なく、本発明を示すために選択された望ましい実施例にいろいろに変更したシ付 加することができることが認められる。従って、本発明の技術的範囲内の請求さ れた要旨及びその総ての同等物に保護がめられるべきことが理解される。Based on the above explanation, a person skilled in the art would not be able to deviate from the technical scope of the present invention. However, various modifications of the preferred embodiments selected to illustrate the invention are included. It is recognized that it is possible to add Therefore, the claims within the technical scope of the present invention It is understood that protection should be afforded to the abstracts and all equivalents thereof.

国際調査報告 1IIIOIEx τO’rH= INTERNATrONAL 5EARCH RX?ORT 0NINTERNATZONAL Aj’PLICATION  No、 P(T/IJS 87101591 (SA 17954)tJS−A −362642507/12/71 NoneUS−A−35106750S1 05/70 NonaUS−A−352107921107770Noneinternational search report 1IIIOIEx τO’rH= INTERNATrONAL 5EARCH RX? ORT 0NINTERNATZONAL Aj’PLICATION  No, P (T/IJS 87101591 (SA 17954) tJS-A -362642507/12/71 NoneUS-A-35106750S1 05/70 NonaUS-A-352107921107770None

Claims (9)

【特許請求の範囲】[Claims] 1.フェリ磁性体に与えられる磁気エネルギーの量を制御するための装置であっ て、磁気エネルギーを生成しこの磁気エネルギーを前記フェリ磁性体に与える負 荷装置に電源が電力を供給し、この負荷装置が前記電源を制御する装置において 、 前記負荷装置の両端の電圧を感知し、この感知された電圧に比例した出力電圧信 号を生成する感知手段と、 前記感知手段に応答し、前記出力電圧信号を時間の関数として積分して時間につ いて積分された電圧信号を生成する積分手段と、 前記フエリ磁性体に与えられる磁気エネルギーのあらかじめ選択された量に比例 する基準信号を生成する基準手段と、 前記時間について積分された電圧信号を前記基準信号と比較する比較手段と、 前記比較手段に応答して前記負荷装置への電力の供給を制御する制御手段とを具 備することを特徴とする装置。1. A device for controlling the amount of magnetic energy given to ferrimagnetic materials. to generate magnetic energy and apply this magnetic energy to the ferrimagnetic material. In a device in which a power source supplies power to a load device and this load device controls the power source. , senses the voltage across the load device and generates an output voltage signal proportional to this sensed voltage. sensing means for generating a signal; in response to said sensing means, integrating said output voltage signal as a function of time with respect to time; integrating means for generating an integrated voltage signal; proportional to a preselected amount of magnetic energy imparted to the ferrimagnet; reference means for generating a reference signal for comparison means for comparing the time-integrated voltage signal with the reference signal; control means for controlling the supply of power to the load device in response to the comparison means; A device characterized by: 2.前記積分手段が、出力電圧信号が与えられる時間に比例して電荷を蓄積する 容量手段を備えていることを特徴とする請求の範囲第1項記載の装置。2. The integrating means accumulates charge in proportion to the time the output voltage signal is applied. 2. Device according to claim 1, characterized in that it comprises capacitive means. 3.前記基準手段が磁気エネルギーの前記あらかじめ選択された量を表ナマルチ ピットデジタル基準ワードを受け取り、このデジタル基準ワードを記憶する記憶 手段と、前記マルチピットデジタルデータ基準ワードを前記比較手段へ出力する ためにアナログ基準信号に変換する変換手段とを具備する請求の範囲第1項また は第2項記載の装置。3. The reference means determines the preselected amount of magnetic energy. A memory that receives a pit digital reference word and stores this digital reference word. and outputting the multi-pit digital data reference word to the comparing means. and converting means for converting the analog reference signal into an analog reference signal. is the device described in item 2. 4.前記装置は前記負荷装置を流れる電流を感知する第2の感知手段を具備し、 さらに前記制御手段がこの第2の感知手段に応答して前記負荷装置への電力の供 給を制御する請求の範囲第1項ないし第3項のいずれか1項記載の装置。4. the device comprises second sensing means for sensing the current flowing through the load device; Further, said control means is responsive to said second sensing means for supplying power to said load device. An apparatus according to any one of claims 1 to 3 for controlling supply. 5.感知された電流があらかじめ選択された値を越えると前記第2の感知手段が 前記制御手段にディスエーブル制御信号を送り、さらに前記制御手段がこのデイ スエーブル制御信号に応じて負荷装置への電流を停止させる請求の範囲第4項記 載の装置。5. When the sensed current exceeds a preselected value, said second sensing means sending a disable control signal to said control means; Claim 4, wherein the current to the load device is stopped in response to the sable control signal. equipment. 6.前記感知手段が前記負荷装置の各々の側の電圧の差をあらかじめ選択された 値に関して計測する差動増幅器を備え、前記出力電圧信号はこの電圧差によって 決められる請求の範囲第1項ないし第5項のいずれか1項記載の装置。6. said sensing means detects a preselected difference in voltage on each side of said load device; A differential amplifier is provided to measure the value, and the output voltage signal is determined by this voltage difference. Apparatus according to any one of claims 1 to 5. 7.前記比較手段が時間について積分された電圧信号を基準信号と比較し、時間 について積分された電圧信号の値が前記基準信号の値に達するとディスエーブル 信号を生成し、前記制御手段がこのディスエーブル信号に応答して負荷装置への 電源の給電を制御する請求の範囲第1項ないし第6項のいずれか1項記載の装置 。7. The comparing means compares the voltage signal integrated over time with a reference signal, and Disabled when the value of the voltage signal integrated with respect to reaches the value of said reference signal. generating a signal, the control means responsive to the disable signal disabling the load device; The device according to any one of claims 1 to 6, which controls the supply of power. . 8.前記装置がさらに、前記負荷装置を2つの極性のいずれかの電源と選択的に 結合させるスイッチ手段を具備しており、この負荷装置を切り替えられた2つの 反対方向のいずれかの方向に電流が流れる請求の範囲第1項ないし第7項のいず れか1項記載の装置。8. The device further selectively connects the load device to a power source of one of two polarities. It is equipped with a switch means for coupling the load device to two switched Any one of claims 1 to 7 in which the current flows in either of the opposite directions. The device according to item 1. 9.前記装置は前記負荷装置を2つの極性のいずれかの電源に選択的に結合する スイッチ手段を具備し、この負荷装置を切り替えられた第1あるいは第2の反対 方向のいずれかの方向に電流が流れ、前記スイッチ手段が前記電源を1つの極性 で前記負荷装置に結合させ、それによって前記フェリ磁性要素が実質的に飽和す るまで前記負荷装置に対応する第1の方向に電流を流し、 前記スイッチ手段が前記電源を第2の極性で前記負荷装置に結合させ、それによ って電流を前記負荷装置に対応する第2の方向に流し、 前記感知手段が前記負荷装置の両端の電圧の値を感知し、一方前記第2の方向に 電流が導かれ応答して前記出力電圧信号を生成し、 前記積分手段が前記電圧信号を時間について積分し、時間について積分された電 圧信号が前記フェリ磁性体に与えられる磁束の量に比例し、 前記比較手段が時間について積分された電圧信号を基準信号と比較し、時間につ いて積分された電圧信号が前記基準信号の値に達するとこの比較手段がデイスエ ーブル信号を生成し、 前記制御手段が前記デイスエーブル信号に応答して前記第2の方向の電流の流れ を停止させることを特徴とする請求の範囲第1項ないし第8項のいずれか1項記 載の装置。9. The device selectively couples the load device to a power source of one of two polarities. comprising switching means, the load device being switched between the first or second opposite side; current flows in either direction, said switch means switching said power supply to one polarity. to said load device, thereby causing said ferrimagnetic element to be substantially saturated. passing a current in a first direction corresponding to the load device until Said switch means couples said power source to said load device at a second polarity, thereby causing a current to flow in a second direction corresponding to the load device; The sensing means senses the value of the voltage across the load device, while in the second direction. a current is directed in response to produce the output voltage signal; The integrating means integrates the voltage signal with respect to time, and integrates the voltage signal integrated with respect to time. the pressure signal is proportional to the amount of magnetic flux applied to the ferrimagnetic material, The comparison means compares the voltage signal integrated with respect to time with a reference signal, and When the integrated voltage signal reaches the value of the reference signal, the comparing means deactivates the generate a cable signal, said control means responsive to said disable signal to control current flow in said second direction; The invention according to any one of claims 1 to 8, characterized in that the equipment.
JP62504286A 1986-07-01 1987-07-01 Method and device for controlling the amount of magnetic flux applied to a ferrimagnetic load Granted JPH01500232A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US88076586A 1986-07-01 1986-07-01
US880,765 1986-07-01

Publications (2)

Publication Number Publication Date
JPH01500232A true JPH01500232A (en) 1989-01-26
JPH0575122B2 JPH0575122B2 (en) 1993-10-19

Family

ID=25377024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62504286A Granted JPH01500232A (en) 1986-07-01 1987-07-01 Method and device for controlling the amount of magnetic flux applied to a ferrimagnetic load

Country Status (5)

Country Link
EP (1) EP0273961B1 (en)
JP (1) JPH01500232A (en)
DE (1) DE3789218T2 (en)
IL (1) IL83041A (en)
WO (1) WO1988000370A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5089716A (en) * 1989-04-06 1992-02-18 Electromagnetic Sciences, Inc. Simplified driver for controlled flux ferrite phase shifter

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3521079A (en) * 1967-01-31 1970-07-21 Us Navy Driver circuit for latching type ferrite
US3510675A (en) * 1967-12-08 1970-05-05 Rca Corp Linear flux control circuit
US3626425A (en) * 1970-03-19 1971-12-07 Sperry Rand Corp Electronic drive circuit

Also Published As

Publication number Publication date
EP0273961B1 (en) 1994-03-02
IL83041A (en) 1991-04-15
IL83041A0 (en) 1987-12-20
DE3789218D1 (en) 1994-04-07
DE3789218T2 (en) 1994-06-09
EP0273961A1 (en) 1988-07-13
JPH0575122B2 (en) 1993-10-19
WO1988000370A1 (en) 1988-01-14

Similar Documents

Publication Publication Date Title
US5038247A (en) Method and apparatus for inductive load control with current simulation
JP6529135B2 (en) Method and apparatus for demagnetizing a transformer core in a closed loop
EP0179484A2 (en) Current control type driver circuit for brushless motor
US4133025A (en) Pulse width modulator symmetry correction circuit and method thereof
US3959700A (en) Speed control device for transistor motor
US4862014A (en) Method and apparatus for controlling the phase of signal driving a ferrimagnetic load
US6326819B1 (en) Current buffer for gate drive
JPH01500232A (en) Method and device for controlling the amount of magnetic flux applied to a ferrimagnetic load
CN100363719C (en) Electromagnetic flow meter
JP4418755B2 (en) Device for measuring current intensity
JPS634980B2 (en)
US5111381A (en) H-bridge flyback recirculator
US4272713A (en) Switching transconductance amplifier for inductive loads
US4347469A (en) Electronic-magnetic current isolator circuit
US5086492A (en) Switching current regulator for motor control
JPH02288601A (en) Driver of ferrite phase shifter whose flux is controlled
JPS63209436A (en) Charger
US20240061024A1 (en) Single winding core-insensitive fluxgate current sensor
JPS62100060A (en) Electric current supplying circuit
SU1728853A1 (en) Regulated direct current stabilizer
US2832066A (en) Memory elements for electrical control systems
EP0527641A2 (en) H-bridge flyback recirculator
GB2322010A (en) A switching circuit control arrangement for an electromagnetic load
JPH0317593Y2 (en)
JPH10271894A (en) Load driving device