JPH0149078B2 - - Google Patents
Info
- Publication number
- JPH0149078B2 JPH0149078B2 JP3342183A JP3342183A JPH0149078B2 JP H0149078 B2 JPH0149078 B2 JP H0149078B2 JP 3342183 A JP3342183 A JP 3342183A JP 3342183 A JP3342183 A JP 3342183A JP H0149078 B2 JPH0149078 B2 JP H0149078B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- order
- line control
- prc
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012545 processing Methods 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 14
- 238000012546 transfer Methods 0.000 claims description 9
- 230000015654 memory Effects 0.000 description 17
- 239000013256 coordination polymer Substances 0.000 description 12
- 238000004891 communication Methods 0.000 description 11
- 239000000284 extract Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000004308 accommodation Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
- H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
- H04Q3/5455—Multi-processor, parallelism, distributed systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Multi Processors (AREA)
- Exchange Systems With Centralized Control (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明は分散制御交換機に関し、特に回線制御
装置が複数のプロセツサに対応して配置されるマ
ルチプロセツサシステムにおける回線制御方式に
関するものである。DETAILED DESCRIPTION OF THE INVENTION Technical Field of the Invention The present invention relates to a distributed control exchange, and particularly to a line control system in a multiprocessor system in which line control devices are arranged corresponding to a plurality of processors.
従来技術と問題点
複数のプロセツサを用いて分散制御交換機を構
成する場合、ネツトワークを制御する回線制御装
置が複数のプロセツサに対応して配置され、制御
元となるあるプロセツサが自プロセツサを含む複
数のプロセツサの回線制御装置にオーダを送出し
て制御するマルチプロセツサシステムがとられ
る。Prior Art and Problems When configuring a distributed control exchange using multiple processors, a line control device that controls the network is arranged corresponding to the multiple processors, and a certain processor that is the control source connects multiple processors including its own processor. A multiprocessor system is used in which orders are sent to the line control device of the processor for control.
このようなマルチプロセツサシステムにおける
回線制御方式としては、それぞれのプロセツサご
とに回線制御オーダを編集し、その内容をプロセ
ツサ相互間で通信を行つて交換処理を行う方式が
従来用いられている。 As a line control method in such a multiprocessor system, a method has conventionally been used in which a line control order is edited for each processor, and the contents are communicated between the processors for exchange processing.
第１図は本発明ならびに従来の方式が適用され
るマルチプロセツサシステムの構成例を示してい
る。同図においてNWはネツトワークを示し、
NW＃０〜NW＃ｎはそれぞれネツトワーク＃０
〜＃ｎ，PRC＃０〜PRC＃ｎはそれぞれNW
＃０〜NW＃ｎに設けられたプロセツサ、SPC
＃０〜SPC＃ｎはそれぞれ対応するネツトワーク
とプロセツサの間に設けられた回線制御装置、
CCU＃０〜CCU＃ｎはそれぞれプロセツサPRC
＃０〜PRC＃ｎと通信バスの間に設けられた通
信制御装置であり、同図においてはそれぞれネツ
トワーク＃０，＃ｎおよびこれらに属する構成部
分のみが示されている。 FIG. 1 shows an example of the configuration of a multiprocessor system to which the present invention and a conventional system are applied. In the figure, NW indicates a network,
NW #0 to NW #n are each network #0
～#n, PRC#0～PRC#n are each NW
Processor and SPC installed in #0 to NW#n
#0 to SPC#n are line control devices installed between the corresponding network and processor,
CCU#0 to CCU#n are each processor PRC
This is a communication control device provided between #0 to PRC#n and a communication bus, and only networks #0 and #n and their constituent parts are shown in the figure.
第１図において、ネツトワークNW＃０〜NW
＃ｎをそれぞれプロセツサPRC＃０〜PRC＃ｎ
が制御し、プロセツサPRC＃０〜PRC＃ｎはそ
れぞれ通信制御装置CCU＃０〜CCU＃ｎを介し
て相互に接続されて、任意のプロセツサ間で通信
が可能である。またプロセツサPRC＃０〜PRC
＃ｎはそれぞれ回線制御装置SPC＃０〜SPC＃ｎ
を介してそれぞれネツトワークNW＃０〜NW
＃ｎにおける接続の制御を行う。SUB−Ａ，
SUB−ＢはそれぞれネツトワークNW＃０，NW
＃ｎに属する加入者、TRKはトランクであつて、
以下ネツトワークNW＃０に属する加入者SUB
−ＡとネツトワークNW＃ｎに属する加入者
SUB−ＢおよびトランクTRKとの接続制御を行
う場合の回線制御装置の制御方式を考える。 In Figure 1, network NW #0 to NW
#n as processors PRC#0 to PRC#n respectively
The processors PRC#0 to PRC#n are connected to each other via communication control units CCU#0 to CCU#n, respectively, and communication is possible between any processors. Also, processor PRC#0~PRC
#n are line control devices SPC#0 to SPC#n, respectively
via networks NW#0 to NW respectively
Controls the connection in #n. SUB-A,
SUB-B is network NW#0, NW respectively
The subscriber belonging to #n, TRK, is a trunk,
Subscriber SUB belonging to network NW#0 below
-A and subscribers belonging to network NW#n
Let us consider the control method of the line control device when controlling connections with SUB-B and trunk TRK.
第２図は従来のマルチプロセツサシステムにお
ける回線制御方式の構成を示している。同図にお
いて、CPは交換処理部、CALL−Ｍは呼メモリ、
ORD−Ｍはオーダメモリ、SPCCはSPC制御部、
CCUCはCCU制御部である。 FIG. 2 shows the configuration of a line control system in a conventional multiprocessor system. In the figure, CP is a switching processing unit, CALL-M is a call memory,
ORD-M is the order memory, SPCC is the SPC control unit,
CCUC is the CCU control unit.
第２図において、プロセツサPRC＃０におけ
る交換処理部CPは、呼メモリCALL−Ｍから加
入者SUB−Ａの収容位置情報を抽出し、その収
容位置が自プロセツサであるか否かをチエツクす
る。この場合収容位置が自プロセツサであるた
め、加入者SUB−Ａの制御オーダをオーダメモ
リORD−Ｍに編集する。SPC制御部SPCCは、編
集された加入者SUB−Ａの制御オーダを通信制
御装置SPC＃０に送出し、これによつて加入者
SUB−Ａの接続処理が行われる。プロセツサ
PRC＃０の交換処理部CPは引続き加入者SUB−
Ｂの収容位置情報を抽出し、その位置が自プロセ
ツサか否かをチエツクする。この場合は収容位置
が自プロセツサ以外のプロセツサPRC＃１であ
るため、プロセツサPRC＃０のCCU制御部CCU
に対しプロセツサPRC＃１に属する交換処理部
CPの起動を要求し、プロセツサPRC＃１におけ
る交換処理部CPにプロセツサPRC＃１の加入者
SUB−Ｂ制御オーダを編集させる。 In FIG. 2, the exchange processing unit CP in the processor PRC#0 extracts the accommodation location information of the subscriber SUB-A from the call memory CALL-M, and checks whether the accommodation location is the own processor. In this case, since the storage location is the own processor, the control order of subscriber SUB-A is edited in the order memory ORD-M. The SPC control unit SPCC sends the edited control order of subscriber SUB-A to the communication control unit SPC#0, and thereby
Connection processing for SUB-A is performed. processor
The exchange processing unit CP of PRC#0 continues to be used by subscriber SUB-
The storage location information of B is extracted and it is checked whether the location is the own processor. In this case, the housing position is processor PRC#1 other than its own processor, so the CCU control unit CCU of processor PRC#0
For the exchange processing section belonging to processor PRC#1
The subscriber of processor PRC#1 requests the activation of CP and sends the switching processing unit CP of processor PRC#1 to
Edit the SUB-B control order.
CCU制御部CCUCは、プロセツサPRC＃１の
加入者SUB−Ｂ制御オーダを編集するプロセツ
サPRC＃１における交換処理部CPの起動情報を
プロセツサPRC＃１に送出する。プロセツサ
PRC＃１のCCU制御部CCUCはこの情報を受信
し、プロセツサPRC＃１における交換処理部CP
を起動する。起動されたプロセツサPRC＃１の
交換処理部CPは、加入者SUB−Ｂの制御オーダ
をプロセツサPRC＃１におけるオーダメモリ
ORD−Ｍに編集する。プロセツサPRC＃１の
SPC制御部SPCCは編集された制御オーダを回線
制御装置SPC＃１に送出し、これによつて加入者
SUB−Ｂの接続処理がなされる。 The CCU control unit CCUC sends activation information of the exchange processing unit CP in the processor PRC#1 which edits the subscriber SUB-B control order of the processor PRC#1 to the processor PRC#1. processor
The CCU control unit CCUC of PRC#1 receives this information, and the exchange processing unit CP in processor PRC#1 receives this information.
Start. The switching processing unit CP of the activated processor PRC#1 stores the control order of subscriber SUB-B in the order memory of the processor PRC#1.
Edit to ORD-M. Processor PRC#1
The SPC control unit SPCC sends the edited control order to the line control unit SPC#1, thereby transmitting the edited control order to the subscriber.
Connection processing for SUB-B is performed.
さらに、プロセツサPRC＃０の交換処理部CP
はトランクTRKの収容位置情報をを抽出し、そ
の収容位置が自プロセツサか否かをチエツクす
る。これ以降、加入者SUB−Ｂの場合と同様の
処理が行われてトランクTRKが動作し、交換処
理を終了する。 Furthermore, the exchange processing unit CP of processor PRC#0
extracts the storage location information of the trunk TRK and checks whether the storage location is the own processor. From this point on, the same process as in the case of subscriber SUB-B is performed, the trunk TRK is activated, and the exchange process is completed.
このように従来のマルチプロセツサシステムに
おける回線制御方式においては、交換処理部CP
がマルチプロセツサ構成を意識して動作しなけれ
ばならないため煩雑であるだけでなく、プロセツ
サPRC＃１に加入者SUB−ＢとトランクTRKが
収容されているにも拘わらず、各部の制御のため
に加入者SUB−Ｂに関するものとトランクTRK
に関するものと２度の通信を必要とした。 In this way, in the line control method of conventional multiprocessor systems, the switching processing unit CP
Not only is it complicated because it has to operate with the multiprocessor configuration in mind, but even though subscriber SUB-B and trunk TRK are accommodated in processor PRC#1, it is difficult to control each part. Regarding subscriber SUB-B and trunk TRK
It required two communications regarding the matter.
発明の目的
本発明はこのような従来技術の問題点を解決し
ようとするものであつて、その目的は、マルチプ
ロセツサによる分散制御交換機における交換処理
部の構成を簡素化することができるだけでなく、
プロセツサ間の通信回数を減少させシステムの処
理能力の向上を図ることができ、かつ交換処理部
がマルチプロセツサ構成を意識することなく制御
を行うことが可能になるようなマルチプロセツサ
システムにおける回線制御方式を提供することに
ある。Purpose of the Invention The present invention aims to solve the problems of the prior art, and its purpose is to not only simplify the configuration of the switching processing unit in a distributed control switching system using a multiprocessor, but also to ,
A line in a multiprocessor system that can reduce the number of communications between processors and improve the processing capacity of the system, and that allows the exchange processing unit to perform control without being aware of the multiprocessor configuration. The objective is to provide a control method.
発明の実施例
第３図は本発明のマルチプロセツサシステムに
おける回線制御方式の一実施例の構成を示してい
る。同図において、第２図におけると同じ部分は
同じ符号で示されている。Embodiment of the Invention FIG. 3 shows the configuration of an embodiment of the line control method in the multiprocessor system of the present invention. In this figure, the same parts as in FIG. 2 are designated by the same reference numerals.
第３図において、いま第２図の場合と同様にネ
ツトワークNW＃０に属する加入者SUB−Ａと
ネツトワークNW＃ｎに属する加入者SUB−Ｂ
およびトランクTRKとの接続制御を行う場合の
回線制御装置の制御方式を説明する。プロセツサ
PRC＃０に属する交換処理部CPは、呼メモリ
CALL−Ｍから加入者SUB−Ａ、加入者SUB−
Ｂ、トランクTRKの収容位置情報を抽出して、
マルチプロセツサ構成を意識することなくそのオ
ーダメモリORD−Ｍにそれぞれの制御オーダを
編集する。 In FIG. 3, as in the case of FIG. 2, subscriber SUB-A belonging to network NW#0 and subscriber SUB-B belonging to network NW#n
The control method of the line control device when controlling the connection with TRK and trunk TRK will be explained. processor
The switching processing unit CP belonging to PRC#0 has a call memory
CALL-M to subscriber SUB-A, subscriber SUB-
B. Extract the storage location information of the trunk TRK,
Each control order is edited in the order memory ORD-M without being aware of the multiprocessor configuration.
プロセツサPRC＃０に属するSPC制御部SPCC
は、オーダメモリORD−Ｍに編集されている制
御オーダを順次抽出し、自プロセツサの回線制御
装置SPC＃０に送出すべきオーダか否かをチエツ
クする。この場合１番目のオーダは自プロセツサ
の回線制御装置へ送出すべき制御オーダであるか
ら、これを回線制御装置SPC＃０へ送出する。 SPC control unit SPCC belonging to processor PRC#0
sequentially extracts the control orders edited in the order memory ORD-M and checks whether the order should be sent to the line control device SPC#0 of its own processor. In this case, the first order is a control order to be sent to the line control device of its own processor, so it is sent to the line control device SPC#0.
次に２番目のオーダを抽出し自プロセツサの制
御オーダか否かをチエツクする。この場合は自プ
ロセツサ以外の制御オーダであるから、オーダメ
モリORD−Ｍの内容全部を該当するプロセツサ
PRC＃１に転送するため、、オーダメモリORD−
Ｍ上の転送プロセツサ表示に転送先プロセツサ
PRC＃１を設定し、その後CCU制御部CCUCに
全オーダメモリの転送を要求し、これによつて
CCU制御部CCUCは後述のように所要の転送を
行う。 Next, the second order is extracted and checked to see if it is a control order for the own processor. In this case, since it is a control order for a processor other than the own processor, the entire contents of the order memory ORD-M are transferred to the corresponding processor.
To transfer to PRC#1, order memory ORD-
The transfer destination processor is displayed on the transfer processor display on M.
Set PRC#1, then request the CCU control unit CCUC to transfer all order memories, thereby
The CCU control unit CCUC performs necessary transfer as described later.
次に３番目のオーダを抽出し自プロセツサの制
御オーダか否かをチエツクする。この場合は自プ
ロセツサ以外の制御オーダであるから、オーダメ
モリORD−Ｍが転送ずみであるか否かをチエツ
クする。この場合はオーダメモリORD−Ｍ上の
転送プロセツサ表示にプロセツサPRC＃１が設
定されていて、該当オーダは全オーダプロセツサ
PRC＃１に転送ずみであり、従つてプロセツサ
PRC＃０のSPC制御部SPCCの処理は終了する。 Next, the third order is extracted and checked to see if it is a control order for the own processor. In this case, since the control order is from a processor other than the own processor, a check is made to see if the order memory ORD-M has been transferred. In this case, processor PRC#1 is set in the transfer processor display on order memory ORD-M, and the corresponding order is transferred to all order processors.
has been transferred to PRC#1 and therefore the processor
The processing of the SPC control unit SPCC of PRC#0 ends.
オーダメモリORD−Ｍの全内容のプロセツサ
PRC＃１への転送を要求されたプロセツサPRC
＃０のCCU制御部CCUCは、要求された内面を
通信制御装置SPC＃０を経て通信制御装置SPC
＃１へ転送する。プロセツサPRC＃１のCCU制
御部CCUCはこれを受信して、これをそのオーダ
メモリORD−Ｍに設定する。 Processor for all contents of order memory ORD-M
Processor PRC requested to be transferred to PRC#1
The CCU control unit CCUC of #0 transmits the requested inner surface to the communication control device SPC via the communication control device SPC #0.
Transfer to #1. The CCU control unit CCUC of processor PRC#1 receives this and sets it in its order memory ORD-M.
プロセツサPRC＃１のSPC制御部SPCCは１番
目のオーダを抽出し、それが自プロセツサの制御
オーダか否かをチエツクする。この場合は自プロ
セツサ以外の制御オーダであるから、これをスキ
ツプして２番目のオーダを抽出して自プロセツサ
の制御オーダか否かをチエツクし、さらに３番目
のオーダを抽出してチエツクする。この場合２番
目、３番目のオーダはいずれも自プロセツサの制
御オーダであるから、回線制御装置SPC＃１にこ
れらのオーダを送出して処理を終了する。 The SPC control unit SPCC of processor PRC#1 extracts the first order and checks whether it is the control order of its own processor. In this case, since it is a control order for a processor other than the own processor, it is skipped, the second order is extracted, it is checked whether it is a control order for the own processor, and then the third order is extracted and checked. In this case, since the second and third orders are both control orders for the own processor, these orders are sent to the line control device SPC#1 and the process is terminated.
発明の効果
以上説明したように、本発明のマルチプロセツ
サシステムにおける回線制御方式によれば、制御
元プロセツサがネツトワークにおける接続制御を
行うために必要な回線制御オーダを編集して、そ
のオーダが自プロセツサの回線制御装置に対する
ものであるときはこれをその回線制御装置へ送出
するとともに、そのオーダ内に他プロセツサの回
線制御装置に対するものがあるときは編集した全
オーダをその他プロセツサの回線制御装置へ転送
し、転送を受けたプロセツサがそのオーダ中自プ
ロセツサに対するオーダのみを抽出して回線制御
装置に送出するとともに他プロセツサに対するオ
ーダに対しては処理をスキツプするようにしたの
で、交換処理部がマルチプロセツサ構成を意識す
ることなく交換処理を行うことが可能であつて、
処理が簡素化され従つてその構成が簡素化される
だけでなく、プロセツサ間通信を減少させること
によつてシステムの処理能力を向上させることが
できる。Effects of the Invention As explained above, according to the line control method in the multiprocessor system of the present invention, the controlling processor edits the line control order necessary for controlling the connection in the network, and the order is processed. If the order is for the line control device of its own processor, it is sent to that line control device, and if there is an order for the line control device of another processor, all edited orders are sent to the line control device of the other processor. The processor that received the transfer extracts only the orders for its own processor from among the orders and sends them to the line control device, while skipping processing for orders for other processors. It is possible to perform exchange processing without being aware of the multiprocessor configuration, and
Not only is the processing simplified and therefore its configuration, but the throughput of the system can be increased by reducing interprocessor communications.
第１図は本発明ならびに従来の方式が適用され
るマルチプロセツサシステムの構成例を示す図、
第２図は従来のマルチプロセツサシステムにおけ
る回線制御方式の構成を示す図、第３図は本発明
のマルチプロセツサシステムにおける回線制御方
式の一実施例の構成を示す図である。
NW，NW＃０〜NW＃ｎ…ネツトワーク、
PRC＃０〜PRC＃ｎ…プロセツサ、SPC＃０〜
SPC＃ｎ…回線制御装置、CCU＃０〜CCU＃ｎ
…通信制御装置、CP…交換処理部、CALL−Ｍ
…呼メモリ、ORD−Ｍ…オーダメモリ、SPCC…
SPC制御部、CCUC…CCU制御部。
FIG. 1 is a diagram showing an example of the configuration of a multiprocessor system to which the present invention and the conventional method are applied;
FIG. 2 is a diagram showing the configuration of a line control method in a conventional multiprocessor system, and FIG. 3 is a diagram showing the configuration of an embodiment of the line control method in the multiprocessor system of the present invention. NW, NW#0 to NW#n...Network,
PRC#0~PRC#n...Processor, SPC#0~
SPC#n...Line control device, CCU#0 to CCU#n
...Communication control device, CP...Exchange processing unit, CALL-M
...Call memory, ORD-M...Order memory, SPCC...
SPC control section, CCUC...CCU control section.
Claims (1)
行う回線制御装置を含むプロセツサを各ネツトワ
ークごとに有し制御元となるプロセツサが自プロ
セツサを含む複数のプロセツサの回線制御装置に
オーダを送出して所要の接続制御を行わせるマル
チプロセツサシステムにおいて、制御元プロセツ
サがネツトワークにおける接続制御を行うために
必要な回線制御オーダを編集して、該オーダが自
プロセツサの回線制御装置に対するものであると
きはこれをその回線制御装置へ送出するとともに
該オーダ内に他プロセツサの回線制御装置に対す
るものがあるときは編集した全オーダを該他プロ
セツサの回線制御装置へ転送し、転送を受けたプ
ロセツサが該オーダ中自プロセツサに対するオー
ダのみを抽出してその回線制御装置に送出すると
ともに他プロセツサに対するオーダに対しては処
理をスキツプすることを特徴とするマルチプロセ
ツサシステムにおける回線制御方式。1 Each network has a processor that includes a line control device that controls connections in each network, and the processor that is the control source sends orders to the line control devices of multiple processors, including its own processor, to make the required connections. In a multiprocessor system that performs control, the controlling processor edits the line control order necessary for controlling connections in the network, and if the order is for the line control device of its own processor, it At the same time, if there is an order for the line control device of another processor in the order, the entire edited order is transferred to the line control device of the other processor, and the processor that received the transfer can send the order to the line control device of the other processor. A line control method in a multiprocessor system characterized by extracting only orders for a processor and sending them to the line control device thereof, and skipping processing for orders for other processors.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3342183A JPS59160396A (en) | 1983-02-28 | 1983-02-28 | Circuit control system of multiprocessor system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3342183A JPS59160396A (en) | 1983-02-28 | 1983-02-28 | Circuit control system of multiprocessor system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59160396A JPS59160396A (en) | 1984-09-11 |
| JPH0149078B2 true JPH0149078B2 (en) | 1989-10-23 |
Family
ID=12386096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3342183A Granted JPS59160396A (en) | 1983-02-28 | 1983-02-28 | Circuit control system of multiprocessor system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59160396A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0778784B2 (en) * | 1986-07-04 | 1995-08-23 | 株式会社日立製作所 | Distributed processing method |
-
1983
- 1983-02-28 JP JP3342183A patent/JPS59160396A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59160396A (en) | 1984-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3158223B2 (en) | Connection method for connecting switching network with originating processor and source processor | |
| US4805168A (en) | Local area communication network | |
| JPH0149078B2 (en) | ||
| JPS63279692A (en) | Automatic incoming distribution managing device | |
| JPH03127597A (en) | Database access control system | |
| JP2578427B2 (en) | Network terminal | |
| KR970002778B1 (en) | Message tx/rx method btween processors in the intelligent service control/management system | |
| JP2812265B2 (en) | Network management method for information processing system | |
| JP3000608B2 (en) | Satellite communication system | |
| JP2522847B2 (en) | Programmable controller system | |
| JP3375039B2 (en) | Automatic exchange method and automatic exchange configuration method | |
| JPS6354265B2 (en) | ||
| JPH0363859A (en) | System generating information managing method | |
| JPS6132629A (en) | Control method of multiple circuit communication | |
| JP2000188770A (en) | Computer telephony integration system and communication controlling method | |
| JPS6326905B2 (en) | ||
| JPS6077255A (en) | Control system of plural buses | |
| JPS6356050A (en) | Thicket data access system for digital switch board | |
| JPS6074836A (en) | Data transfer system | |
| JPS5969859A (en) | Centralized controlling method | |
| JPH0395654A (en) | Relaying system for control message | |
| JPH04150429A (en) | Data transferring system for audio response | |
| JPH0225580B2 (en) | ||
| JPS6135696A (en) | Holding and resuming method of connection call | |
| JPS63141169A (en) | Output text managing system for plural conversation processing systems |