JPH0145804B2 - - Google Patents

Info

Publication number
JPH0145804B2
JPH0145804B2 JP56012948A JP1294881A JPH0145804B2 JP H0145804 B2 JPH0145804 B2 JP H0145804B2 JP 56012948 A JP56012948 A JP 56012948A JP 1294881 A JP1294881 A JP 1294881A JP H0145804 B2 JPH0145804 B2 JP H0145804B2
Authority
JP
Japan
Prior art keywords
protective relay
signal
impedance
inspection
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56012948A
Other languages
Japanese (ja)
Other versions
JPS57129124A (en
Inventor
Yasuo Aoki
Kazuhiro Sano
Yasuo Kawamata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56012948A priority Critical patent/JPS57129124A/en
Publication of JPS57129124A publication Critical patent/JPS57129124A/en
Publication of JPH0145804B2 publication Critical patent/JPH0145804B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は保護継電器の点検方法に係り、特に特
性面をも把握できる保護継電器の点検方法に関す
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for inspecting a protective relay, and more particularly to a method for inspecting a protective relay that can also grasp characteristics.

電力系統は発電・送電・変電・配電等の設備が
しや断器や開閉器によつて連系され、広範囲にわ
たつて設置された巨大なシステムであり、その異
常時に社会に与える影響が極めて大きい。このた
め電力系統事故等の異常を速やかに最小の区間で
除去して、他の電力系統等の健全性を確保する必
要がある。この使命を担つて設置されているのが
保護継電装置である。この保護継電装置は当然に
高信頼性のものとされ、万一にも不正動作(誤動
作、誤不動作)をすることのないように各種の工
夫がされているが不正動作の確率低減には限界が
ある。これは例えば誤動作率と誤不動作率とは、
一方を改善するときは他方を犠性にすることとな
る関係にあり両者をともに改善することが極めて
困難であること、あるいは不正動作率のわずかな
低減にも多大の費用を要する等の理由による。
The electric power system is a gigantic system in which power generation, transmission, transformation, distribution, and other facilities are interconnected by disconnectors and switches, and is installed over a wide area, and when an abnormality occurs, the impact on society can be extremely large. big. For this reason, it is necessary to promptly eliminate abnormalities such as power system accidents in the smallest section to ensure the health of other power systems. A protective relay device is installed to fulfill this mission. This protective relay device is naturally considered to be highly reliable, and various measures have been taken to prevent it from malfunctioning (malfunction, malfunction), but it is difficult to reduce the probability of malfunction. has its limits. For example, what is the malfunction rate and malfunction rate?
This may be due to reasons such as the fact that improving one requires sacrificing the other, making it extremely difficult to improve both at the same time, or it requires a large amount of cost to even slightly reduce the rate of malfunction. .

このため、保護継電装置自体を極力不正動作を
起し難いように構成して製作する一方、稼動中の
保護継電装置に対してはこれを構成する保護継電
器について適宜その健否の確認を行なう。その1
つとして常時監視の手法があり、「本来動作すべ
き条件下に無いにも関わらず保護継電器が動作し
ている。」ことで誤動作側の異常を検知する。更
に自動点検の手法においては、電力系統からの入
力に代えて適宜点検入力を保護継電器に印加しそ
の応動を確認することで主として誤不動作側の異
常を検知する。これらの手法によれば保護継電器
の動作異常を検知することができる。そして、数
年に1度の頻度で保守員による定期点検を行な
う。この場合は前記の自動点検では果し得ない保
護継電器の特性管理(静特性・動特性その他)も
行なわれ、経年変化による劣化等をも検知する。
以上述べた種々の対策が有機的に実施されること
で、保護継電装置の不正動作の確率を低減するこ
とが可能である。
For this reason, while the protective relay device itself is constructed and manufactured in such a way that malfunctions are as difficult to occur as possible, the health of the protective relays that make up the protective relay device in operation must be checked from time to time. Let's do it. Part 1
One method is constant monitoring, which detects abnormalities on the malfunction side by detecting that the protective relay is operating even though the conditions under which it should not be operating are not present. Furthermore, in the automatic inspection method, abnormalities on the side of malfunction or non-operation are mainly detected by applying an appropriate inspection input to the protective relay instead of the input from the power system and checking its response. According to these methods, abnormal operation of the protective relay can be detected. Then, regular inspections are carried out by maintenance personnel once every few years. In this case, characteristics management (static characteristics, dynamic characteristics, etc.) of the protective relay, which cannot be accomplished by the above-mentioned automatic inspection, is also performed, and deterioration due to aging is also detected.
By organically implementing the various measures described above, it is possible to reduce the probability of malfunction of the protective relay device.

ところで、このうち定期点検についてみると保
守員に与える負担が大きい。例えば1台のしや断
器についてみると、その動作を決定するために40
〜50台の保護継電器を必要とし、定期点検時には
その夫々についてまた複合された保護継電器群に
ついて種々の観点からの管理が行なわれる。従つ
て電力系統の全域の保護継電器についての定期点
検の実施の為には保守員の多大のマンアワーを必
要とする。しかも保守員は十分に熟練されていな
くてはならないので、電力系統の拡大とともに定
期点検の実施が困難となりつつある。
By the way, among these, periodic inspections place a large burden on maintenance personnel. For example, if we look at a single disconnector, 40
~50 protective relays are required, and during periodic inspections, each of them and the combined protective relay group are managed from various viewpoints. Therefore, it requires a large amount of man-hours from maintenance personnel to conduct periodic inspections of protective relays throughout the power system. Moreover, since maintenance personnel must be sufficiently skilled, it is becoming difficult to carry out periodic inspections as the power system expands.

以上のことから本発明においては定期点検時に
保守員によつて行なわれていた保護継電器の特性
把握をも自動的に容易に実現し得る保護継電器の
点検方法を提供することを目的とする。
In view of the above, it is an object of the present invention to provide a method for inspecting a protective relay that can automatically and easily realize the characteristics of the protective relay that were previously performed by maintenance personnel during periodic inspections.

本発明においては二入力の保護継電器に対して
大きさ及び位相を連続的に変化するような点検入
力を与える。このような入力なインピーダンス平
面の基本軸に平行なインピーダンス軌跡を描かせ
るものであり、信号印加後、保護継電器がその動
作状態を変化するまでの時間に応じてその特性を
把握する。
In the present invention, an inspection input that continuously changes the magnitude and phase is applied to a two-input protective relay. This method draws an impedance locus parallel to the basic axis of the input impedance plane, and its characteristics are determined according to the time it takes for the protective relay to change its operating state after the signal is applied.

本発明はいかなるタイプの二入力保護継電器で
あつても適用可能であるが、以下の説明は主とし
てモー特性距離継電器について行なう。
Although the present invention is applicable to any type of two-input protective relay, the following description will primarily be directed to a mho characteristic distance relay.

第1図は、抵抗RとリアクタンスXを直交座標
とするいわゆるインピーダンス平面を示したもの
でモー特性保護継電器の保護領域はMHOのよう
に表わされる。
FIG. 1 shows a so-called impedance plane in which resistance R and reactance X are orthogonal coordinates, and the protection area of a mho characteristic protection relay is expressed as MHO.

第2図は本発明の点検方法を実現するための点
検装置450と保護継電装置RY1との接続関係
を示す図である。保護継電装置RY1は種々の保
護継電器を内包しており、TIA、TIB、TICは夫々
A、B、C相の電流入力端子、TVA、TVB
TVCは夫々A、B、C相の電圧入力端子である。
図の例では端子TIC、TVCに信号印加しており、
この場合はC相のモー特性距離継電器に入力印加
され、その動作状態が出力端子ROUT16に与
えられるものとする。点検装置450は端子
1,2に点検信号を与え、入力端子46−16
に前記C相距離継電器の出力を得る。第2図の点
検装置はアナログでもデジタルでも実現可能であ
るが、ここではデジタル装置で実施する例につい
て第3図を用いて詳細に説明する。
FIG. 2 is a diagram showing the connection relationship between the inspection device 450 and the protective relay device RY1 for realizing the inspection method of the present invention. The protective relay device RY1 includes various protective relays, TI A , TI B , and TI C are current input terminals of A, B, and C phases, respectively, TV A , TV B ,
TV C is a voltage input terminal for A, B, and C phases, respectively.
In the example in the figure, signals are applied to terminals TI C and TV C ,
In this case, it is assumed that an input is applied to the C-phase Moh characteristic distance relay, and its operating state is given to the output terminal ROUT16. The inspection device 450 provides inspection signals to terminals 1 and 2, and input terminals 46-16.
The output of the C-phase distance relay is obtained. Although the inspection device shown in FIG. 2 can be implemented as an analog or digital device, an example in which it is implemented as a digital device will be described in detail with reference to FIG. 3.

同図において、演算処理部4は公知のごとくセ
ントラルプロセツシングユニツト(CPU)41、
演算プログラム、および正弦波発生用の基礎デー
タを格納してあるリードオンリメモリ(ROM)
43、各種データのメモリに用いられるランダム
アクセスメモリ(RAM)44、基準時間間隔を
与えるタイミング回路42、入出力制御回路45
正弦波発生用基礎データを読出すためのアドレス
を記録しているアドレスカウンター40、演算に
用いる各種設定値の記憶回路47で構成される。
信号発生部5は、45の出力であるデジタル値
D1(t)、D2(t)を一時記憶するラツチ回路51,5
2、データセレクタ53、デジタル値をアナログ
量に変換するためのD/A変換器54、アナログ
量を一時保持するためのサンプルホルダー55,
56,57,58、および高次高調波を減衰させ
るためのローパスフイルタ59,60とで構成さ
れる。又、6は保護継電器特性印字記録部であ
り、印字記録回路61と印字制御回路62より成
る。また7は保護継電器特性表示部であり、
CRTなどの表示用ビユア制御回路72とより成
る。
In the figure, the arithmetic processing section 4 includes a central processing unit (CPU) 41, as is well known.
Read-only memory (ROM) that stores calculation programs and basic data for sine wave generation
43, random access memory (RAM) 44 used for memory of various data, timing circuit 42 that provides a reference time interval, input/output control circuit 45
It is comprised of an address counter 40 that records addresses for reading basic data for sine wave generation, and a storage circuit 47 for storing various setting values used in calculations.
The signal generator 5 generates a digital value which is the output of 45.
Latch circuits 51 and 5 that temporarily store D 1(t) and D 2(t)
2, a data selector 53, a D/A converter 54 for converting digital values into analog quantities, a sample holder 55 for temporarily holding analog quantities,
56, 57, 58, and low-pass filters 59, 60 for attenuating high-order harmonics. Further, 6 is a protective relay characteristic printing and recording section, which is composed of a printing and recording circuit 61 and a printing control circuit 62. 7 is a protective relay characteristic display section,
It consists of a viewing control circuit 72 for display such as a CRT.

まず、リードオンリメモリROMに記憶されて
いる正弦波発生用基礎データについて説明する。
これは正弦波を所定時間間隔でサンプリングした
ときの各瞬時値を例えば1サイクル分について記
憶したものである。より具体的に述べると、第5
図aの正弦波を例えばφ=30(度)間隔でサンプ
リングしたときの同図bのような12個の値(A、
B、C、…J、K、L)を、第4図のROM内
に、順序どおりに記憶したものである。そして、
データAを記憶するROM位置に対してm=1な
るアドレスを、データBに対してはm=2なるア
ドレスを付し、以下同様にして最終データLまで
アドレス(この場合はm=12)を付している。こ
れらのデータは、アドレスmを指定することで、
どの位置のものでも任意に取出せるが、以下に述
べる本発明の場合には、アドレスの順序に読出さ
れ、m=12に達したときは再度m=1に戻つて読
出しを行なう。本発明の場合、読出しの周期は一
定であるから、前記のようにしてROMより読出
された一連の信号をアナログ量に変換すると、こ
れは第5図aのごとき、正弦信号を得たに等し
い。
First, basic data for sine wave generation stored in the read-only memory ROM will be explained.
This stores each instantaneous value, for example, for one cycle when a sine wave is sampled at predetermined time intervals. To be more specific, the fifth
For example, when the sine wave in figure a is sampled at intervals of φ = 30 (degrees), 12 values (A,
B, C, . . . J, K, L) are stored in the ROM shown in FIG. 4 in order. and,
Assign an address m = 1 to the ROM location that stores data A, an address m = 2 to data B, and then assign an address (m = 12 in this case) to the final data L in the same manner. It is attached. These data can be accessed by specifying address m.
Although data at any position can be retrieved arbitrarily, in the case of the present invention described below, the data are read in the order of the addresses, and when m=12 is reached, the data is returned to m=1 and read out again. In the case of the present invention, the read cycle is constant, so when the series of signals read from the ROM as described above is converted into an analog quantity, this is equivalent to obtaining a sine signal as shown in Figure 5a. .

本発明においては点検入力として大きさ及び位
相差が連続的に変化する信号を使用する。このよ
うな信号は前記のROMに記憶された正弦波発生
用基礎データを使用することで容易に得られる。
以下本発明の点検信号の発生法の一例について第
7図と第8図を参照して説明する。まず、第7図
において、図中1は第1の時系列信号発生部であ
りその出力v1を、 v1=VAsinωt ……(1) 2は、第2の時系列信号発生部でありその出力
v2′を、 v2′=VBsin(ωt+θ) ……(2) ただし t;時間 VA、VB;最大値 θ;第2の時系列信号の第1の時系列信号に対す
る進み角 ω;角速度 で表わすすものとする。
In the present invention, a signal whose magnitude and phase difference change continuously is used as the inspection input. Such a signal can be easily obtained by using the basic data for sine wave generation stored in the ROM.
An example of the method of generating an inspection signal according to the present invention will be described below with reference to FIGS. 7 and 8. First, in Fig. 7, 1 is the first time-series signal generation section, and its output v 1 is expressed as v 1 =V A sinωt...(1) 2 is the second time-series signal generation section. That output
v 2 ′, v 2 ′=V B sin(ωt+θ) …(2) where t; time V A , V B ; maximum value θ; leading angle of the second time series signal with respect to the first time series signal ω: shall be expressed in terms of angular velocity.

第7図中3で示される利得制御回路では、上記
v2′に対応する時系列信号v3として v3=to′/Tv2′=to′/TVBsin(ωt+θ) ……(3) ただし T;大きさおよび位相の変化に要する時間を決定
する定数でああり時系列信号の最小時間間隔の
整数倍とする。
In the gain control circuit shown by 3 in Fig. 7, the above
As a time series signal v 3 corresponding to v 2 ′, v 3 = t o ′ / Tv 2 ′ = t o ′ / TV B sin (ωt + θ) ... (3) where T is the time required for the change in magnitude and phase is a constant that determines , and is an integer multiple of the minimum time interval of the time series signal.

to′;0、1、2…T を与える。これはv2′に対して、時間の経過とと
もに可変の利得を与えたものである。v1とv3の和
として最終的に求まる出力信号v4は、 v4=VAsinωt+to′/TVBsin(ωt+θ) ……(4) で表わされる。
t o ′; 0, 1, 2...T is given. This gives v 2 ' a variable gain over time. The output signal v 4 that is finally determined as the sum of v 1 and v 3 is expressed as v 4 =V A sinωt+t o '/TV B sin(ωt+θ) (4).

ここで上記各信号をベクトル図上で表わしてみ
ると、それは、第8図の如く表わされ、v1
v2′との間にはθの位相差がある。V2′を時間の経
過とともに利得制御して得られるv3はベクトルと
してはv2′上にあり、時間の経過とともに、原点
OよりB点へ移る。ここのときOB間を4分割し
た大きさの信号を順次与えるような可変のゲイン
とすると、 to′=0のときv3=0、 to′=1のときv3(to′=1)、 to′=2のときv3(to′=2)、 to′=3のときv3(to′=3)、 to′=4のときv3(to′=4)=v2′ となる。そして、その各時点のv3とv1の和v4は to′=0のときv4(to′=0)=v1、 to′=1のときv4(to′=1)、 to′=2のときv4(to′=2)、 to′=3のときv4(to′=3)、 to′=4のときv4(to′=4)となる。
Now, if we represent each of the above signals on a vector diagram, it will be represented as shown in Figure 8, and v 1 and
There is a phase difference of θ between it and v 2 ′. V 3 obtained by gain controlling V 2 ' over time is on v 2 ' as a vector, and moves from the origin O to point B over time. In this case, if we use a variable gain that sequentially gives a signal with a size that divides the OB into four, then when t o ′=0, v 3 =0, and when t o ′=1, v 3 (t o ′= 1), when t o ′=2, v 3 (t o ′=2), when t o ′=3, v 3 (t o ′=3), when t o ′=4, v 3 (t o ′) =4)=v 2 '. Then, the sum v 4 of v 3 and v 1 at each point in time is v 4 (t o ′=0)=v 1 when t o ′=0, and v 4 ( t o ′= 1), when t o ′=2, v 4 (t o ′=2), when t o ′=3, v 4 (t o ′=3), when t o ′=4, v 4 (t o ′) =4).

ここで、V4の時間的変化に着目すると、その
ベクトル軌跡は、C点からD点へと移動してお
り、大きさ位相共変化してゆく時系列信号が得ら
れている。以上が本発明の原理的説明であり、要
するに時間の経過とともに絶対値の変化する信号
v3と通常の正弦信号v1との和を求めるだけで実現
できる。ここで留意すべきはv1とv3ととの間に適
当な位相差θを有しておくことのみでよく、v1
v2′の大きさは任意に選択してよく、v1、v2′の周
波数は同一でよい。このことはv1、v3の発生源と
しては一つの電源を備えるだけでよいことを意味
しており、位相差θを与えるための遅れ要素、可
変のゲインを与えるための可変利得制御回路を設
けるのみで、大きさ位相がともに変化する信号を
作成できる。尚、ここで、位相が時間の経過とと
もに変化するということは、とりもなおさず、周
波数が変化していることを意味している。
Here, if we pay attention to the temporal change of V4 , its vector locus moves from point C to point D, and a time-series signal is obtained in which both the magnitude and phase change. The above is the basic explanation of the present invention, and in short, a signal whose absolute value changes over time.
This can be achieved by simply finding the sum of v 3 and the normal sine signal v 1 . The only thing to keep in mind here is to have an appropriate phase difference θ between v 1 and v 3 , and v 1 ,
The magnitude of v 2 ′ may be arbitrarily selected, and the frequencies of v 1 and v 2 ′ may be the same. This means that only one power supply is required as the source of v 1 and v 3 , and a delay element to provide the phase difference θ and a variable gain control circuit to provide variable gain are required. By simply providing this, it is possible to create a signal whose magnitude and phase change together. Note that here, the fact that the phase changes over time means that the frequency changes.

第7図、第8図で述べた信号発生法は、前記の
ROMに記憶された正弦波発生用基礎データに基
づいて容易に行ない得る。つまり、前記の説明の
ように第4図のROMから所定順序通りにデータ
を読出したものが第7図のv1であり、v2′である。
ただv1とv2′では同一時刻に読出すアドレスを相
違することで位相差θを得ている。あとは各制御
周期ごとに異なるゲインを乗じて加算することで
v4が得られる。プログラム的には概略以上のよう
にして大きさ及び位相差が連続的に可変する信号
とし得る。
The signal generation method described in FIGS. 7 and 8 is similar to that described above.
This can be easily done based on the basic data for sine wave generation stored in the ROM. That is, as explained above, the data read out from the ROM in FIG. 4 in a predetermined order is v 1 and v 2 ' in FIG.
However, for v 1 and v 2 ′, the phase difference θ is obtained by using different addresses to read at the same time. The only thing left to do is to multiply and add different gains for each control period.
v 4 is obtained. Programmatically, the signal can be made into a signal whose magnitude and phase difference are continuously variable as described above.

本発明において、その可変信号は例えばモー特
性距離継電器の電圧入力vとして使用されるた
め、もう1つの電流入力iを必要とする。この電
流入力については通常の正弦波信号とする。尚、
本発明では以上のような電圧・電流入力とした
が、、インピーダンスは二入力の相対的関係で定
まるのでインピーダンス平面の基本軸に平行な軌
跡を描くことの出きる電流電圧信号とされれば良
い。ここでは、電流入力が固定であるほうがイン
ピーダンスの変動を考え易いので上記のように定
めたにすぎない。既によく知られたことである
が、ここで、ある電流電圧入力のとき、これがイ
ンピーダンス平面上のどこに位置するのかその対
応関係について説明する。もし、vとiが同相な
ら、第1図の横軸OR上に存在する。逆相なら原
点Oと負の抵抗(−R)を結ぶ線上となる。vが
iよりπ/2(rad)進み位相であれば縦軸OX上
となり、vがiよりπ/2(rad)遅れ位相な原
点Oと負のリアクタンス(−X)を結ぶ線上とな
る。そして、もし電流ベクトルをインピーダンス
平面上に投射したとすると、これはORの方向と
なる。従つて第8図において電流入力の向をどこ
に選ぶのかによつインピーダンス平面上における
インピーダンス軌跡の方向等が定まる。ちなみ
に、iのベクトルが第8図のv2′と同相であとす
るなら、がインピーダンス平面上の正の抵抗
軸を意味する。この場合に、C点からD点へ
移る電圧入力vとの関係でインピーダンス平面上
に描く軌跡は第1図のC′−D′のうになり、この軌
跡はOR軸と平行である。尚、第8図において、
v1の大きさを可変としv1′とすると、C″−D″のよ
うな軌跡となる。これはC′−D′を平行移動させた
ものである。
In the present invention, the variable signal is used, for example, as the voltage input v of a motor distance relay, and thus requires another current input i. This current input is a normal sine wave signal. still,
In the present invention, the voltage and current inputs are as described above, but since impedance is determined by the relative relationship between the two inputs, it is sufficient to use current and voltage signals that can draw a trajectory parallel to the fundamental axis of the impedance plane. . Here, since it is easier to consider impedance fluctuations when the current input is fixed, it is simply determined as above. Although it is already well known, the correspondence relationship between where a certain current and voltage input is located on the impedance plane will be explained here. If v and i are in phase, they exist on the horizontal axis OR in FIG. If the phase is reversed, it will be on the line connecting the origin O and the negative resistance (-R). If v is π/2 (rad) ahead of i in phase, it will be on the vertical axis OX, and v will be on a line connecting the negative reactance (-X) to the origin O, where v is π/2 (rad) behind i in phase. If the current vector is projected onto the impedance plane, it will be in the OR direction. Therefore, the direction of the impedance locus on the impedance plane is determined depending on the direction of the current input in FIG. 8. Incidentally, if the vector of i is in phase with v 2 ' in FIG. 8, then means the positive resistance axis on the impedance plane. In this case, the locus drawn on the impedance plane in relation to the voltage input v moving from point C to point D becomes C'-D' in FIG. 1, and this locus is parallel to the OR axis. In addition, in Figure 8,
If the magnitude of v 1 is variable and it is set to v 1 ′, the trajectory will be C″−D″. This is a translation of C'-D'.

以上述べたように、大きさと位相の変化する点
検入力を与えることで、インピーダンス平面上の
保護領域を横断するようなインピーダンス軌跡が
得られる。この場合に軌跡の始点C′と終点D′及び
移動に要する時間は全て既知のものであり、どの
ような電流・電圧入力とするかにより定まつてい
る。このようなインピーダンス軌跡の入力に対し
て保護継電器は「不動作」「動作」「不動作と状態
変化する。本発明ではこの状態変化するまでの時
間に応じて保護継電器の特性を知るものである。
As described above, by applying an inspection input that changes in magnitude and phase, an impedance locus that crosses the protected area on the impedance plane can be obtained. In this case, the starting point C' and ending point D' of the trajectory and the time required for movement are all known, and are determined by the type of current and voltage input. In response to the input of such an impedance locus, the protective relay changes its state from "non-operating", "operating", and "non-operating". In the present invention, the characteristics of the protective relay are known according to the time until this state change. .

第6図は本発明の点検方法を実現するためのプ
ログラムを示したもので、これは第3図のROM
43に記憶されている。この概略についてまず説
明すると、ST−03は初期値設定である。ST−
311は、ST−312以下のプログラムの実行を所定
周期Δtで行なわせるための管理を行なう。ST−
312からST−316の処理によりその時点の電流信
号iを定め出力する。ST−321からST−325では
その時点の電圧信号v定め出力する。つまりST
−312からST−325により点検信号の瞬時値を定
める。ST−331からST−335では各瞬時における
保護継電器の動作状態を入力し記録する。ST−
341及びST−342は以上のST−312からST−335
の処理を所定周期Δtごとに一定時間Tだけ繰返
し実行させることで、点検用正弦波信号の発生及
びそのときの保護継電器の応動を記録する。ST
−343及びST−344では点検用正弦波信号の条件
を変更して、信号発生及び応動監視を繰返し行な
わしめる。ST−350は応動結果の編集出力表示を
行なう。
Figure 6 shows a program for implementing the inspection method of the present invention, which is based on the ROM shown in Figure 3.
It is stored in 43. To explain this outline first, ST-03 is the initial value setting. ST-
311 performs management to execute programs starting from ST-312 at a predetermined period Δt. ST-
The current signal i at that point in time is determined and output by the processing from 312 to ST-316. In ST-321 to ST-325, the voltage signal v at that time is determined and output. In other words, ST
-312 to ST-325 determine the instantaneous value of the inspection signal. ST-331 to ST-335 input and record the operating status of the protective relay at each instant. ST-
341 and ST-342 are the above ST-312 to ST-335
By repeatedly executing the process for a fixed time T at every predetermined period Δt, the generation of the inspection sine wave signal and the response of the protective relay at that time are recorded. ST
-343 and ST-344, the conditions of the inspection sine wave signal are changed to repeatedly perform signal generation and response monitoring. ST-350 performs editing output display of response results.

この第6図プログラムの詳細について以下説明
する。このプログラムがスタートすると、まずス
テツプST−03において、第3図の設定値記憶回
路47に与えられている設定値を確認し入力す
る。ここでは第1図に示した直線軌跡C′−D′を表
わす点検入力を印加する場合について説明する。
この場合の設定値については以下の説明の中で明
らかにしていく。
The details of this program shown in FIG. 6 will be explained below. When this program starts, first in step ST-03, the set value given to the set value storage circuit 47 in FIG. 3 is checked and input. Here, a case will be described in which an inspection input representing the straight line trajectory C'-D' shown in FIG. 1 is applied.
The setting values in this case will be clarified in the following explanation.

まずステツプST−311では第3図のタイミング
回路42が定期的に与えるフラグ信号有りのとき
初めて以下の処理に入る。フラグ信号の周期Δt
は点検用に発生する交流信号の周波数と第4図
の正弦波信号発生用基礎データの数の積の逆数に
相当する時間である。ST−312ではこの時点の電
流についてのデジタル信号D1(t)を作成する。具体
的には第4図に示した基礎データを読出すための
アドレスmを記憶している第3図のカウンター4
0のうち、電流情報についてのカウンター40I
に登録されたアドレスmiを指定して基礎データ
を得、これに設定値KIを乗じてD1(t)を得る。KI
は設定値記憶回路47より得る。ST−313ではこ
のデジタル信号D1(t)を第3図の信号発生部5に与
え、信号発生部を制御して端子1よりアナログ
の電流信号i〜を与える。この具体的処理につい
てはST−322で詳細に説明する。ST−314では前
記第3図のアドレスカウンター40Iの内容mi
が12となつたか否か、つまり第4図のROMの最
終値Lに達したか否かを確認する。mi=12のと
きはST−315にてmi=1、mi≠12のときはST−
316にてmi=mi+1とするようにアドレスカウン
ター40Iの内容を更新する。
First, in step ST-311, the following processing is started only when there is a flag signal periodically given by the timing circuit 42 of FIG. Flag signal period Δt
is a time corresponding to the reciprocal of the product of the frequency of the alternating current signal generated for inspection and the number of basic data for generating the sine wave signal shown in FIG. ST-312 creates a digital signal D1 (t) regarding the current at this point. Specifically, the counter 4 in FIG. 3 stores the address m for reading the basic data shown in FIG.
Counter 40I for current information among 0
Specify the address mi registered in , obtain basic data, and multiply this by the setting value KI to obtain D 1(t) . K.I.
is obtained from the set value storage circuit 47. In the ST-313, this digital signal D1 (t) is applied to the signal generating section 5 in FIG. 3, and the signal generating section is controlled to provide an analog current signal i~ from the terminal 1. This specific process will be explained in detail in ST-322. In ST-314, the contents of address counter 40I in Figure 3 above mi
It is checked whether the value has reached 12, that is, whether the final value L of the ROM in FIG. 4 has been reached. When mi=12, mi=1 in ST-315, and when mi≠12, ST-
At 316, the contents of the address counter 40I are updated so that mi=mi+1.

以上のST−312からST−316までの処理は前記
ST−311のフラグ信号で定まる周期Δtで繰り返
され、かつその都度アドレスカウンター40Iの
内容miが更新されているのでこの結果として端
1より得られるアナログ信号は第5図aの如
き正弦信号となる。
The above processing from ST-312 to ST-316 is as described above.
It is repeated at a period Δt determined by the flag signal of ST-311, and the content mi of the address counter 40I is updated each time.As a result, the analog signal obtained from terminal O1 is a sine signal as shown in Figure 5a. Become.

ST−321からST−325までの処理は前記可変の
電圧信号を作成するためのものである。ST−321
では可変の電圧信号の瞬時値に相当するデジタル
信号D2(t)を得る。具体的には第9図にその詳細を
示すようにまず、ST−3210において第8図の2
つの正弦信号v1とv2′の基礎となるデジタルデー
タDv1とDv2を読出す。これは電圧信号の為に準
備されたアドレスカウンター40V(第3図参照)
に登録されたv1とv2′についてのアドレスmv1
mv2′を指定して読出す。ST−3211ではD(v1)に定
数Kを乗じ、これをD(v1)とする。この操作により
第1図のベクトル軌跡をC′−D′とするかC″−
D″とするかが定まる。次にST−3212ではモード
が判定され、ST−3213からST−3215では夫々
D(v2)に係数to′/Tを乗する。ST−3216ではD(v1)と to′/TD(v2)を加算してD2(t)を得る。以上がST− 321の処理であるが、この処理は後述するように
Δt周期で繰り返されその都度アドレスmv1
mv2′が更新されかつアナログ量に変換して出力
される。この処理のとき各部の信号がどのように
なるかを第10図を参照して説明する。(a)は
to′/TD(v2)、(b)はD2(t)、(c)はD(v1)を表わす。
まず。
The processing from ST-321 to ST-325 is for creating the variable voltage signal. ST-321
Now we obtain a digital signal D 2(t) corresponding to the instantaneous value of the variable voltage signal. Specifically, as shown in the details in Figure 9, first, in ST-3210, 2 in Figure 8 is used.
The digital data D v1 and D v2 that are the basis of the two sine signals v 1 and v 2 ' are read out. This is an address counter 40V prepared for voltage signals (see Figure 3)
The addresses mv 1 and v 2 ′ registered in
Read by specifying mv 2 ′. In ST-3211, D (v1) is multiplied by a constant K, and this is set as D (v1) . With this operation, the vector locus in Figure 1 can be changed to C′−D′ or C″−
It is determined whether the
D (v2) is multiplied by the coefficient t o '/T. In ST-3216, D 2(t) is obtained by adding D (v1) and t o ′/TD (v2) . The above is the processing of ST-321, and as will be described later, this processing is repeated at intervals of Δt, and each time the address mv 1 ,
mv 2 ′ is updated, converted into an analog quantity, and output. How the signals of each part become during this processing will be explained with reference to FIG. (a) is
t o ′/TD (v2) , (b) represents D 2(t) , and (c) represents D (v1) .
first.

時点t0以前は始点モードであり、ST−3213にお
いてto′=0とされるゆえto′/TD(v2)=0であり
、 従つてD2(t)=D(v1)なる値に対応するアナログの電
圧信号が出力される。この場合、電圧入力として
は第8図のv1が得られ、電流入力iとのかねあい
で第1図のC′に相当するインピーダンスとなる。
また時点t24以降についてみると、ST−3215の終
点モードが選択され、to′=Tとなるため、to′/T D(v2)=D(v2)であり、D2(t)=D(v1)+D(v2)とな
る。
これはアナログ的には第8図においてv1とv2′を
合成したに等しいから電圧出力としてv4が得ら
れ、この場合のインピーダンスはD′点となる。
そしてt0からt24までの間はST−3214により各周
期ごとにゲインto′/Tを増大する信号to′/TD(v2
)が 得られる。この信号は第10図aのようであり、
位相が一定のまま大きさ(最大値)が連続的に可
変とされたような信号である。これと同図cの一
定周期・一定大きさの信号D(v1)を加算すると、同
図bのように位相と大きさが連続変化する信号と
なる。同図bのD2(t)において、位相が変化してい
ることは、t0、t6、t12、t18、t24の各時点における
D(v1)の大きさと比較すると明らかである。大きさ
の変化については同図上必ずしも明確でないが、
第8図のベクトルからも明らかなように連続変化
する。このため時間Tを要して、C′からD′へ移動
するインピーダンス軌跡が得られる。ST−322で
はD2(t)のアナログ量への変換及び出力操作を行な
う。ST−323ではアドレスmv1=12、mv2′=12か
否かを確認し、“yes”ならST−324でmv1=1、
mv2′=1とし、“no”ならST−325でmv1=mv1
+1、mv2′=mv2′+1とするようにアドレスカ
ウンター40Vの内容を更新する。
Before time t 0 , it is the starting point mode, and since t o ′ = 0 in ST-3213, t o ′/TD (v2) = 0, and therefore D 2(t) = D (v1). An analog voltage signal corresponding to the value is output. In this case, v 1 in FIG. 8 is obtained as the voltage input, and the impedance corresponding to C' in FIG. 1 is obtained due to the balance with the current input i.
Also, from time t 24 onwards, the end point mode of ST-3215 is selected and t o ′=T, so t o ′/T D (v2) = D (v2) and D 2( t) = D (v1) + D (v2) .
In analog terms, this is equivalent to combining v 1 and v 2 ' in FIG. 8, so v 4 is obtained as a voltage output, and the impedance in this case is point D'.
Then, from t 0 to t 24 , ST-3214 generates a signal t o ′/TD (v2
) is obtained. This signal is as shown in Figure 10a,
This is a signal whose magnitude (maximum value) is continuously variable while the phase remains constant. When this is added to the signal D (v1) of constant period and constant magnitude shown in c of the same figure, a signal whose phase and magnitude continuously change is obtained as shown in b of the same figure. In D 2(t) in Figure b, the fact that the phase is changing means that at each time point t 0 , t 6 , t 12 , t 18 , t 24
This is clear when compared with the size of D (v1) . Although the change in size is not necessarily clear in the diagram,
As is clear from the vectors in FIG. 8, it changes continuously. Therefore, it takes time T to obtain an impedance trajectory moving from C' to D'. ST-322 performs conversion of D2 (t) into an analog quantity and output operation. ST-323 checks whether the address mv 1 = 12, mv 2 ' = 12, and if "yes", ST-324 sets mv 1 = 1,
Set mv 2 ′ = 1, and if “no”, mv 1 = mv 1 in ST-325
+1, the contents of the address counter 40V are updated so that mv 2 ′=mv 2 ′+1.

ここで、前記したようにST−313とST−322に
おける処理について第3図を参照して説明する。
第3図の信号発生部5において、出力しようとす
るデジタル信号D1(t)、D2(t)はラツチ回路51、お
よび52にそれぞれラツチされる。次に、データ
セレクト信号S1よりデータセレクター53はデー
タD1(t)、D2(t)の一方をセレクトし、D1(t)、D2(t)
順次D/A変換器54に与えられるアナログ量に
変換される。次にサンプルホールド信号SH1およ
びSH2により、D/A変換されたアナログ量をサ
ンプルホルダー55および56に一時保持する。
この時データセレクト信号S1とサンプルホールド
信号SH1およびSH2の間の時間関係は、S1がラツ
チ回路51をセレクトした後に、SH1が出力さ
れ、ラツチ回路52をセレクトした後にSH2が出
力されというように同期して信号が与えられる。
この場合、51の出力は55に、52の出力は5
6に移さされる。次にサンプルホールド信号SH3
によつて、サンプルホールド55および56の出
力は、一括してさらに、サンプルホールド57お
よび58にホールドされる。これは、2つのアナ
ログ信号間の出力の同時性を確保する目的のもの
であ。以上は、前述したタイミング回路42の時
間間隔毎に繰返して行なわれるため、サンプルホ
ルダー57、および58の出力は段階状信号とな
る。これを除去するためローパスフイルタ59お
よび60が接続され、出力端子O1およびO2には
デジタル量に対応したアナログ交流信号i、vが
得られる。尚、信号発生部5はアナログの形で出
力するために必要であが、デジタルのまま出力す
ることも同様に行ない得る。又デジタルとして出
力せずに、この値を直接計算機の他のプログラム
に使用することも任意に行ない得る。
Here, as described above, the processing in ST-313 and ST-322 will be explained with reference to FIG.
In the signal generating section 5 of FIG. 3, digital signals D 1(t) and D 2(t) to be output are latched by latch circuits 51 and 52, respectively. Next, the data selector 53 selects one of the data D 1 (t) and D 2 (t) based on the data select signal S 1 , and D 1 (t) and D 2 (t) are sequentially sent to the D/A converter 54. is converted into an analog quantity given by Next, the D/A converted analog quantities are temporarily held in sample holders 55 and 56 by sample hold signals SH 1 and SH 2 .
At this time, the time relationship between the data select signal S 1 and the sample hold signals SH 1 and SH 2 is that after S 1 selects the latch circuit 51, SH 1 is output, and after selecting the latch circuit 52, SH 2 is output. A signal is given synchronously as output.
In this case, the output of 51 becomes 55, and the output of 52 becomes 5.
Moved to 6. Then sample hold signal SH 3
Accordingly, the outputs of sample holds 55 and 56 are collectively held in sample holds 57 and 58. This is for the purpose of ensuring output simultaneity between the two analog signals. Since the above is repeated at each time interval of the timing circuit 42 described above, the outputs of the sample holders 57 and 58 become stepwise signals. In order to remove this, low-pass filters 59 and 60 are connected, and analog AC signals i and v corresponding to digital quantities are obtained at output terminals O 1 and O 2 . Note that although the signal generating section 5 is necessary for outputting in analog form, it can also be output in digital form as well. Moreover, this value can be arbitrarily used directly in other programs of the computer without outputting it as a digital value.

以上のようにして点検入力を印加する一方、
ST−331において、変化モードの各時点ごとに保
護継電器の動作状態を入力し、ST−332ではその
状態を判定し、動作ならST−333において2種類
のアドレスi、jを有するメモリRijの内容を
「1」とし、不動作ならメモリRijを「0」とす
る。ST−335ではメモリRijのアドレスi、jの
うちiをi=i+1に更新する。但し、初期状態
において、i=0、j=0とされている。ST−
341では、ここの大きさ及び位相の変化する信号
を印加してからの時間TDがTを経過したか否か
を確認し、経過したときはST−343へ移る。経過
していないときはST−342においてTD=TD+1
とし、ST−311へ戻り同様処理を繰り返す。この
Tは前記変化モードに要する時間であり、この時
間が経過するとST−3212は終点モードを選択す
る。
While applying the inspection input as described above,
In ST-331, the operating state of the protective relay is input at each point in time in the change mode, and in ST-332, the state is determined. The content is set to "1", and if the memory is inactive, the memory R ij is set to "0". In ST-335, i of addresses i and j of memory Rij is updated to i=i+1. However, in the initial state, i=0 and j=0. ST-
In step 341, it is checked whether the time T D after applying the signal whose magnitude and phase change has passed T, and if it has passed, the process moves to ST-343. If not, T D = T D +1 in ST-342
Then, return to ST-311 and repeat the same process. This T is the time required for the change mode, and when this time elapses, ST-3212 selects the end point mode.

時間Tに達するまでの繰り返し処理によりC′−
D′間についての処理が終了し、ST−343では前記
第9図ST−3221でD(v1)に乗じたKが制限値K0
達したか否かを判断し、達してなければST−344
においてKを変更するとともに、メモリRijのア
ドレスiを0とし、jをj+1とする。つまりこ
の処理によつてKを変更し第6図のプログラムを
繰り返し実行すると第1図のC″−D″のようなイ
ンピーダンス軌跡となる入力を印加し、その時の
応動をメモリに記録することとになる。ここでK
はどのように設定されてもよいが、例えば第1図
の例であればMHO特性の全域を走査するような
値とするのがよい。
By repeating the process until reaching time T, C'-
The processing for D′ is completed, and in ST-343 it is determined whether K multiplied by D (v1) in ST-3221 of FIG. 9 has reached the limit value K 0 , and if not, ST −344
In addition to changing K, the address i of the memory R ij is set to 0, and j is set to j+1. In other words, by changing K through this process and repeatedly running the program shown in Figure 6, an input that results in an impedance locus like C''-D'' in Figure 1 will be applied, and the response at that time will be recorded in memory. become. Here K
may be set in any way, but for example, in the example of FIG. 1, it is preferable to set it to a value that scans the entire area of the MHO characteristic.

以上の一連のプログラムが実行されたときのメ
モリRijの記録内容についてみるとこれは第11
図のように表わすことができる。同図,,
は定数KがK1、K2、K3(K1>K2>K3)のときの
変化モード期間TにおけるメモリRijの記録内容
を示している。この図で横軸は時間であり、第1
0図にあわせてt0からt24までのT時間としてい
る。そして前記したようにこTの期間の各時刻に
メモリRijのアドレスiはi=i+1とされt0のと
きi=0とされているから、この横軸はアドレス
iの大きさと考えてもよい。ところでメモリRij
のアドレスjについてみるとこれは定数Kを変更
する都度j=j+1としているから、これは第1
図においてv1の大きさに対応する。ここではK=
K1のときj=1、K=K2のときj=2、K=K3
のときj=3だつたとする。第1図のように横軸
に平行なインピーダンス軌跡としたからKの大き
さ(jの値)は縦軸方向の距離を表わすことにな
るが、本来は始点C′を表わす情報である。そして
v1、v2′あるいはiのスペクトル方向を予め定め
ることで、インピーダンス軌跡の方向が定まつて
いる。従つてiとjを参照してメモリRijの記憶
内容を表示することで、モー特性MHOについて
の情報が得られる。ここで、アドレスiは時間を
意味するから、本発明をごく簡単にいうならば、
インピーダンス平面の基本軸に平行なインピーダ
ンス軌跡を描くような入力を印加し、そのとき保
護継電器が応動変化するまでの時間を監視する方
式といえる。
Looking at the recorded contents of the memory R ij when the above series of programs were executed, this is the 11th
It can be expressed as shown in the figure. Same figure,,
indicates the contents recorded in the memory R ij during the change mode period T when the constants K are K 1 , K 2 , K 3 (K 1 >K 2 >K 3 ). In this figure, the horizontal axis is time, and the first
In accordance with Figure 0, the time T is from t 0 to t 24 . As mentioned above, the address i of the memory R ij is i = i + 1 at each time in the period T, and i = 0 at t 0 , so this horizontal axis can be considered to be the size of the address i. good. By the way memory R ij
Regarding the address j, this is because j=j+1 is set each time the constant K is changed, so this is the
Corresponds to the magnitude of v 1 in the figure. Here K=
When K 1 , j=1, when K=K 2 , j=2, K=K 3
Suppose that j=3 when . Since the impedance locus is parallel to the horizontal axis as shown in FIG. 1, the magnitude of K (value of j) represents the distance in the vertical axis direction, but originally it is information representing the starting point C'. and
By predetermining the spectral direction of v 1 , v 2 ', or i, the direction of the impedance locus is determined. Therefore, by referring to i and j and displaying the stored contents of the memory Rij , information about the mho characteristic MHO can be obtained. Here, since the address i means time, the present invention can be described very simply as follows.
It can be said that this method applies an input that draws an impedance locus parallel to the fundamental axis of the impedance plane, and then monitors the time until the protective relay changes in response.

第12図はベクトルv1の方向を考慮したうえ
で、第11図のメモリRijの記録内容を写したも
のであり、これにより保護継電器の保護領域
MHOを知ることができる。ここで、第11図の
記憶内容を第12図のインピーダンス平面上に表
示する際には、保護継電器の動作・復帰時間を考
慮する必要がある。つまり、第11図において、
K=K1であればi=6の時点で初めて動作状態
となるが、これは例えばi=3のときに動作可能
な状態であつてこれが、i=6のときに表われた
にすぎない。第12図はこのことを考慮してない
が、表示に際しては動作時間をも考えるとより高
精度とできる。保護継電器特性印字記録部6もし
くは保護継電器特性表示部7ではメモリRijの各
アドレスijとその内容に応じて特性に関する情報
を表示しあるいは印字する。これら表示あるいは
印字制御の詳細については説明を省略するが、保
護継電器の動作状態が時間に対応した形で記録さ
れていることから当業者であれば容易に行ない得
ることである。
Figure 12 is a copy of the recorded contents of the memory R ij in Figure 11, taking into account the direction of the vector v 1 , and this shows the protected area of the protective relay.
You can learn about MHO. Here, when displaying the stored contents of FIG. 11 on the impedance plane of FIG. 12, it is necessary to consider the operation and recovery time of the protective relay. In other words, in Figure 11,
If K = K 1 , it becomes operational for the first time when i = 6, but this is the operational state when i = 3, for example, and this only appeared when i = 6. . Although this is not taken into consideration in FIG. 12, the display can be made more accurate if the operating time is also considered. The protective relay characteristic print recording section 6 or the protective relay characteristic display section 7 displays or prints information regarding the characteristics according to each address ij of the memory R ij and its contents. A detailed explanation of these display or printing controls will be omitted, but since the operating state of the protective relay is recorded in a time-corresponding manner, those skilled in the art can easily carry out the explanation.

以上の説明はモー特性の距離断電器を例にとり
説明したが、これはインピーダンス平面上に保護
領域を有する1つのあるいは複合された二入力の
保護継電器であつても同様に採用し得る。
Although the above description has been made using a distance interrupter with a Moh characteristic as an example, this can be similarly applied to a single or multiple two-input protective relay having a protection area on an impedance plane.

以上、詳細に説明した本発明によれば、従来定
期点検時に保守員によつて行なわれていた保護継
電器の特性把握を自動的に行ない得る。このため
保守員の負担を著しく軽減できるばかりでなく、
点検精度の均一な向上を図り得る。特に、本発明
ではインピーダンス平面の基本軸に平行にインピ
ーダンス軌跡を移動させ、かつ逐次記憶させたの
でCRT等を用いてブラウン管上に表示させるに
好都合ある。つまり、抵抗軸に平行にインピーダ
ンス軌跡を描いたときにはブラウン管の走査線の
移動方向に沿つた記録内容の読みだしをすること
で直ちに表示でき、リアクタンス軸に平行にイン
ピーダンス軌跡を描いたときは記憶内容の読みだ
し順番を制御することで比較的簡単に表示でき
る。
According to the present invention, which has been described in detail above, it is possible to automatically grasp the characteristics of a protective relay, which was conventionally done by maintenance personnel during periodic inspections. This not only significantly reduces the burden on maintenance personnel, but also
It is possible to uniformly improve inspection accuracy. In particular, in the present invention, the impedance trajectory is moved parallel to the fundamental axis of the impedance plane and stored sequentially, which is convenient for displaying on a cathode ray tube using a CRT or the like. In other words, when an impedance locus is drawn parallel to the resistance axis, it can be displayed immediately by reading out the recorded content along the moving direction of the scanning line of the cathode ray tube, and when an impedance locus is drawn parallel to the reactance axis, the stored content can be displayed immediately. can be displayed relatively easily by controlling the reading order.

尚、本発明の点検法の実現形態としては種々の
ことが考え得る。例えば近い将来に増加するであ
ろうデジタル形保護継電装置であればこの計算機
自身が第6図のプログラムを内蔵するものとでき
る。この場合には、従来の保守員による定期点検
は殆ど必要にできるといえる。勿論簡単に付加し
得る別個装置とすることもできる。第3図の装置
を保守員の点検ツールの目的で構成し使用するこ
ともでき、この場合には結線等が保守員の主たる
業務となる。このような点検ツールとするときに
はツール自身は点検入力の発生及び保護継電器の
応動記録のみを行なうものとすることで装置を簡
略化でき、記録情報の編集表示的な処理は別置の
装置で行なうことができる。以上、いずれの方策
を採用するにしろ、本発明が保護継電装置の信頼
度向上に果す役割は極めて大きいと言える。
Note that various ways can be considered as implementation forms of the inspection method of the present invention. For example, in the case of digital protective relay devices, which are expected to increase in number in the near future, the computer itself can incorporate the program shown in FIG. In this case, it can be said that most of the conventional periodic inspections by maintenance personnel are not necessary. Of course, it can also be a separate device that can be easily added. The device shown in FIG. 3 can also be configured and used as an inspection tool for maintenance personnel, in which case wiring, etc. will be the main task of the maintenance personnel. When using such an inspection tool, the device can be simplified by only generating inspection input and recording the response of the protective relay, and processing such as editing and displaying recorded information is performed by a separate device. be able to. As described above, whichever measure is adopted, it can be said that the present invention plays an extremely important role in improving the reliability of the protective relay device.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はインピーダンス平面上にモー特性距離
継電器の保護領域を示した図、第2図は本発明の
点検装置と保護継電装置との接続関係を示す図、
第3図は本発明をデジタル計算機で実現するとき
の計算機のハード構成を示す図、第4図はROM
に記録された点検入力発生用基礎データを示す
図、第5図は第4図の基礎データを得るための考
え方を示す図、第6図は本発明の点検法の一実施
例を表わすプログラムを示す図、第7図は本発明
の点検信号発生法の一例を示す概略構成図、第8
図は第7図の各部信号についてのベクトル図、第
9図は第6図プログラムの一部詳細説明図、第1
0図は第9図によりデジタル的に信号発生すると
きの各部の値をアナログ値として示した図、第1
1図は本発明によるときのメモリRijの記録内容
を示す図であり、第12図は第11図の記録内容
と保護領域との関係を示す図である。 450……点検装置、RY1……保護継電装
置、4……演算処理部、41……CPU、43…
…ROM、44……RAM、40……アドレスカ
ウンター、45……入出力制御回路、5……信号
発生部、54……D/A、59,60……フイル
タ。
Fig. 1 is a diagram showing the protection area of the Moh characteristic distance relay on an impedance plane, Fig. 2 is a diagram showing the connection relationship between the inspection device of the present invention and the protective relay device,
Figure 3 is a diagram showing the hardware configuration of a digital computer when the present invention is implemented, and Figure 4 is a ROM.
FIG. 5 is a diagram showing the concept for obtaining the basic data of FIG. 4, and FIG. 6 is a program representing an embodiment of the inspection method of the present invention. 7 is a schematic configuration diagram showing an example of the inspection signal generation method of the present invention, and FIG.
The figure is a vector diagram for each part signal in Figure 7, Figure 9 is a detailed explanatory diagram of a part of the program in Figure 6,
Figure 0 is a diagram showing the values of each part as analog values when signals are generated digitally according to Figure 9.
FIG. 1 is a diagram showing the recorded contents of the memory R ij according to the present invention, and FIG. 12 is a diagram showing the relationship between the recorded contents of FIG. 11 and the protected area. 450...Inspection device, RY1...Protective relay device, 4...Arithmetic processing unit, 41...CPU, 43...
...ROM, 44...RAM, 40...address counter, 45...input/output control circuit, 5...signal generator, 54...D/A, 59, 60...filter.

Claims (1)

【特許請求の範囲】 1 インピーダンス平面上に保護領域を有する二
入力の保護継電器に対して、点検信号として可変
の電流電圧信号を印加して保護継電器のインピー
ダンス平面上での特性を検知するための保護継電
器の点検方法において、 インピーダンス軌跡がインピーダンス平面上の
基本軸に並行な方向に移行するような電流電圧信
号を前記点検信号として保護継電器に印加し、 点検信号を印加している時、適宜の周期でその
時点での保護継電器の動作、不動作状況を記憶
し、 前記基本軸に並行な異なる複数のインピーダン
ス軌跡となる点検信号を順次印加して動作、不動
作状況を記憶し、 動作、不動作の記憶情報に応じて保護継電器の
インピーダンス平面上での特性を検知することを
特徴とする保護継電器の点検方法。 2 インピーダンス平面上に保護領域を有する二
入力の保護継電器に対して、点検信号として可変
の電流電圧信号を印加して保護継電器のインピー
ダンス平面上での特性を検知するための保護継電
器の点検装置において、 電力系統の電流電圧信号を入力し、インピーダ
ンス平面上の所定の保護領域内に電力系統のイン
ピーダンスが存在するとき動作出力を与える保護
継電器、 該保護継電器の点検時に、インピーダンス軌跡
がインピーダンス平面上の基本軸に並行な方向に
移行するような電流電圧信号を前記点検信号とし
て印加する点検信号印加手段、 点検信号印加手段が保護継電器に点検信号を印
加している時、適宜の周期でその時点での保護継
電器の動作、不動作状況を記憶する記憶手段、 前記点検信号印加手段をして基本軸に並行な異
なる複数のインピーダンス軌跡となる点検信号を
順次印加せしめる繰返し手段、 前記記憶手段に蓄積された保護継電器の動作、
不動作の記憶情報に応じて保護継電器のインピー
ダンス平面上での特性を出力する出力手段 とから構成されることを特徴とする保護継電器の
点検装置。
[Claims] 1. A method for detecting the characteristics of a protective relay on an impedance plane by applying a variable current and voltage signal as an inspection signal to a two-input protective relay having a protection area on an impedance plane. In a method for inspecting a protective relay, a current and voltage signal such that the impedance locus shifts in a direction parallel to the basic axis on the impedance plane is applied to the protective relay as the inspection signal, and when the inspection signal is being applied, an appropriate The operating and non-operating status of the protective relay is stored in cycles, and the operating and non-operating status is memorized by sequentially applying inspection signals with different impedance trajectories parallel to the basic axis. A method for inspecting a protective relay, characterized by detecting characteristics of the protective relay on an impedance plane according to stored information of operation. 2. In a protective relay inspection device for detecting the characteristics of a protective relay on an impedance plane by applying a variable current and voltage signal as an inspection signal to a two-input protective relay having a protection area on an impedance plane. , a protective relay that inputs current and voltage signals of the power system and provides an operational output when the impedance of the power system exists within a predetermined protection area on the impedance plane; Inspection signal application means for applying a current and voltage signal that moves in a direction parallel to the basic axis as the inspection signal; storage means for storing operation and non-operation conditions of the protective relay; repetition means for causing the inspection signal application means to sequentially apply inspection signals having a plurality of different impedance trajectories parallel to the basic axis; operation of protective relays,
1. An inspection device for a protective relay, comprising: output means for outputting characteristics of the protective relay on an impedance plane according to stored information of non-operation.
JP56012948A 1981-02-02 1981-02-02 Method of inspecting protection relay Granted JPS57129124A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56012948A JPS57129124A (en) 1981-02-02 1981-02-02 Method of inspecting protection relay

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56012948A JPS57129124A (en) 1981-02-02 1981-02-02 Method of inspecting protection relay

Publications (2)

Publication Number Publication Date
JPS57129124A JPS57129124A (en) 1982-08-11
JPH0145804B2 true JPH0145804B2 (en) 1989-10-04

Family

ID=11819496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56012948A Granted JPS57129124A (en) 1981-02-02 1981-02-02 Method of inspecting protection relay

Country Status (1)

Country Link
JP (1) JPS57129124A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6109487A (en) * 1999-02-12 2000-08-29 Dart Industries Inc. Container with dispensing assembly

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5245896B2 (en) * 1972-06-15 1977-11-19

Also Published As

Publication number Publication date
JPS57129124A (en) 1982-08-11

Similar Documents

Publication Publication Date Title
US5544064A (en) Apparatus and method for sampling signals synchronous with analog to digital converter
EP0573596B1 (en) Line disturbance monitor and recorder system
JPS6360610B2 (en)
JP6894443B2 (en) Systems and methods for determining fault locations in three-phase series-compensated transmission lines
GB2135065A (en) Metering electric parameters
JP6116767B1 (en) Accident waveform recorder
CA2771380C (en) Systems and methods for asynchronous sampling data conversion
US8249851B2 (en) Monitoring system using real-time simulator
KR20090032570A (en) Monitoring system using real-time simulator
CN111487505B (en) Distribution line single-phase earth fault demarcation method, system, terminal and storage medium
KR20220131870A (en) System for analyzing voltage current, Method thereof, Computer readable storage medium having the method
JPH0145804B2 (en)
JP5956854B2 (en) Ground fault direction relay device
Leelaruji et al. Computing sensitivities from synchrophasor data for voltage stability monitoring and visualization
JPH0147092B2 (en)
Peterson et al. Tapping IED data to find transmission faults
US11899517B2 (en) Event analysis and display
JP2001045666A (en) Individual operation detector for distributed electric power source
CA2163395C (en) Apparatus and method for sampling signals synchronous with analog to digital converter
JPH07117861B2 (en) Control delay compensation device
JPWO2016189676A1 (en) System equipment introduction support apparatus and method
JP2002238187A (en) Digital protector-controller
JPH0435968B2 (en)
CN116718848A (en) Voltage phase sequence judging method and device based on electric energy data, medium and terminal
JP2644243B2 (en) Shutdown adjustment calculation method for power system equipment