JPH0137036B2 - - Google Patents

Info

Publication number
JPH0137036B2
JPH0137036B2 JP58013583A JP1358383A JPH0137036B2 JP H0137036 B2 JPH0137036 B2 JP H0137036B2 JP 58013583 A JP58013583 A JP 58013583A JP 1358383 A JP1358383 A JP 1358383A JP H0137036 B2 JPH0137036 B2 JP H0137036B2
Authority
JP
Japan
Prior art keywords
voltage
lines
level
switch
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58013583A
Other languages
Japanese (ja)
Other versions
JPS59139782A (en
Inventor
Juji Hara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP58013583A priority Critical patent/JPS59139782A/en
Publication of JPS59139782A publication Critical patent/JPS59139782A/en
Publication of JPH0137036B2 publication Critical patent/JPH0137036B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G08SIGNALLING
    • G08CTRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
    • G08C19/00Electric signal transmission systems
    • G08C19/02Electric signal transmission systems in which the signal transmitted is magnitude of current or voltage
    • G08C19/025Electric signal transmission systems in which the signal transmitted is magnitude of current or voltage using fixed values of magnitude of current or voltage

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Circuit Arrangement For Electric Light Sources In General (AREA)
  • Selective Calling Equipment (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は、親機に1または複数の子機が接続さ
れ、親機に接続されている制御装置を子機によつ
て制御することができるようにした制御装置に関
する。
Detailed Description of the Invention Technical Field The present invention relates to a control system in which one or more slave units are connected to a base unit, and a control device connected to the base unit can be controlled by the slave unit. Regarding equipment.

従来技術 第1図は、先行技術の電気回路図である。この
調光装置は、商用交流電源などの電源1によつて
電力付勢される照明灯2の導通角を親機3に設け
られたトライアツク4によつて制御して調光を行
なうことができる。親機3は、照明灯2を点灯お
よび消灯するオンオフスイツチ5と、照明灯2を
明るく変化するために操作されるアツプスイツチ
6と、照明灯2を暗くするために操作されるダウ
ンスイツチ7とを含む。このようなスイツチ5,
6,7は、6本のライン8を介して子機9に設け
られたオンオフスイツチ10と、アツプスイツチ
11と、ダウンスイツチ12とにそれぞれ接続さ
れる。このような先行技術は、明らかにライン8
の数が多過ぎる。したがつてライン8の数をもつ
と低減することが望まれる。
Prior Art FIG. 1 is a prior art electrical circuit diagram. This light control device can perform light control by controlling the conduction angle of a lighting lamp 2 powered by a power source 1 such as a commercial AC power source using a triax 4 provided in a base unit 3. . The base unit 3 includes an on-off switch 5 that turns on and off the illumination light 2, an up switch 6 that is operated to brighten the illumination light 2, and a down switch 7 that is operated to dim the illumination light 2. include. Such a switch 5,
6 and 7 are connected via six lines 8 to an on/off switch 10, an up switch 11, and a down switch 12 provided in the slave unit 9, respectively. Such prior art clearly
There are too many. Therefore, it is desirable to reduce the number of lines 8.

このようなライン数を低減することが可能な他
の先行技術は、親機から子機に電力を供給するた
めの電力線に、たとえばパルス変調などされた信
号を重畳させるように構成される。このような先
行技術では、構成が複雑であり、特に調光装置の
ように伝送すべき信号が比較的少ないときには、
もつと簡単な構成が望まれる。
Another prior art technique capable of reducing the number of lines is configured to superimpose, for example, a pulse modulated signal on a power line for supplying power from a parent device to a slave device. Such prior art has a complex structure, especially when there are relatively few signals to be transmitted, such as in a dimming device.
A simple configuration is desired.

目 的 本発明の目的は、ライン数を低減し、かつ構成
を簡略化することができるようにした制御装置を
提供することである。
Purpose An object of the present invention is to provide a control device that can reduce the number of lines and simplify the configuration.

発明の構成 本発明は、親機と子機とが一対のラインを介し
て接続され、 親機は、 ライン間に電圧を印加する電源と、 ライン間の電圧をレベル弁別するレベル弁別手
段と、 レベル弁別手段に関連して設けられ、ライン間
の浮遊容量に起因した子機からの信号の変化の遅
延時間以上の時間だけ、レベル弁別手段を不能動
化する手段、 レベル弁別手段からの出力に応答して、ライン
間の電圧に対応した動作状態となるように負荷を
制御する制御手段とを含み、 子機は、ライン間の電圧を変化する手段を含む
ことを特徴とする制御装置である。
Composition of the Invention In the present invention, a parent device and a slave device are connected via a pair of lines, and the parent device includes a power source that applies voltage between the lines, a level discrimination means that discriminates the level of the voltage between the lines, and a power source that applies a voltage between the lines. A means provided in connection with the level discrimination means, for disabling the level discrimination means for a time longer than the delay time of a change in the signal from the slave unit due to stray capacitance between the lines; and control means for controlling the load so that the load is in an operating state corresponding to the voltage between the lines in response, and the slave unit is a control device characterized in that it includes means for changing the voltage between the lines. .

好ましい実施態様では、前記電源は、ラインに
流れる電流を予め定めた値に保つことを特徴とす
る。
In a preferred embodiment, the power supply is characterized in that it maintains the current flowing through the line at a predetermined value.

実施例 第2図は、本発明の一実施例の電気回路図であ
る。調光装置において、商用交流電源などの電源
1からの電力は、調光されるべき照明灯2に、親
機20に設けられたトライアツク21を介して与
えられる。トライアツク21の導通角を制御する
ことによつて、照明灯2の調光が行なわれる。ト
ライアツク駆動回路52は出力端子22を有す
る。出力端子22は、トライアツク21が導通角
制御されて照明灯2に電力が供給されるオン状態
において、ハイレベルであり、照明灯2に電力が
供給されていないとき、ローレベルのままであ
る。このトライアツク駆動回路52は、3つの入
力端子23,24,25を有する。入力端子23
がハイレベルになるたび毎にトライアツク21は
導通制御しまたは消弧制御される。トライアツク
駆動回路52は、入力端子24にハイレベルの信
号が与えられているとき、そのハイレベルの持接
期間中にトライアツク21の導通角を増大して行
き、ついては最大の導通角のままとする。入力端
子25にハイレベルの信号が与えられると、その
ハイレベルの信号の持接期間中においてトライア
ツク21の導通角が徐々に小さく変化され、つい
ては予め定めた小さな導通角のままとなり、ある
いは、ついては導通角が零となる。
Embodiment FIG. 2 is an electrical circuit diagram of an embodiment of the present invention. In the light control device, power from a power source 1 such as a commercial AC power source is applied to a lighting lamp 2 to be dimmed via a triax 21 provided in a base unit 20. By controlling the conduction angle of the triax 21, the illumination lamp 2 is dimmed. The triac drive circuit 52 has an output terminal 22. The output terminal 22 is at a high level in the ON state in which the conduction angle of the triac 21 is controlled and power is supplied to the illumination lamp 2, and remains at a low level when the illumination lamp 2 is not supplied with power. This triac drive circuit 52 has three input terminals 23, 24, and 25. Input terminal 23
The triac 21 is controlled to conduct or to extinguish each time the signal becomes high level. When a high-level signal is applied to the input terminal 24, the triac drive circuit 52 increases the conduction angle of the triac 21 during the high-level holding period, and then maintains the maximum conduction angle. . When a high-level signal is applied to the input terminal 25, the conduction angle of the triac 21 is gradually changed to a smaller value during the period in which the high-level signal is applied, and the conduction angle remains at a predetermined small value. The conduction angle becomes zero.

電源1からの電力は、整流回路26とコンデン
サ57とによつて全波整流平滑され、ライン27
にはトランジスタTr4とツエナダイオードZAと
によつて定まる予め定めた電圧VAが与えられ
る。ライン28には、トランジスタTr5とツエ
ナダイオードZ23と、トランジスタTr3とが
接続されている。このトランジスタTr3は、ト
ライアツク駆動回路52の出力端子22がハイレ
ベルになつたとき導通する。トランジスタTr5
とライン30,31との間には、定電流回路60
が介在される。この定電流回路60は、抵抗R6
0と、トランジスタTr6と、ツエナダイオード
Z01とを含み、そのライン30,31に流れる
電流を予め定めた値に保つ。定電流回路60から
の電力は、ライン28から外部に接続されたライ
ン30,31から子機32に接続される。
The power from the power supply 1 is full-wave rectified and smoothed by the rectifier circuit 26 and the capacitor 57, and then is passed through the line 27.
A predetermined voltage VA is applied to the transistor Tr4 and the Zener diode ZA. A transistor Tr5, a Zener diode Z23, and a transistor Tr3 are connected to the line 28. This transistor Tr3 becomes conductive when the output terminal 22 of the triac drive circuit 52 becomes high level. Transistor Tr5
A constant current circuit 60 is connected between the lines 30 and 31.
is intervened. This constant current circuit 60 includes a resistor R6
0, a transistor Tr6, and a Zener diode Z01, and maintains the current flowing through the lines 30 and 31 at a predetermined value. Power from the constant current circuit 60 is connected to the slave device 32 through lines 30 and 31 which are connected to the outside from the line 28 .

レベル弁別手段33は、ライン27の電圧が分
圧する抵抗R1〜R7と、比較回路M1〜M6と
を含む。ライン28は、比較回路M1〜M6の一
方の入力に接続される。抵抗R1〜R7によつて
分圧された電圧は、比較回路M1〜M6の他方の
入力端子に与えられる。
The level discrimination means 33 includes resistors R1 to R7, which divide the voltage of the line 27, and comparison circuits M1 to M6. Line 28 is connected to one input of comparator circuits M1-M6. The voltage divided by the resistors R1 to R7 is applied to the other input terminals of the comparison circuits M1 to M6.

第3図は、比較回路M1の簡略化したブロツク
図である。この比較回路M1は、いわゆるオープ
ンコレクタ形のトランジスタ34を含む。非反転
入力端子35の電圧が反転入力端子36の電圧以
上であるときトランジスタ34は遮断してその出
力端子37がハイレベルとなる。非反転入力端子
35の電圧が反転入力端子36の電圧未満である
ときには、トランジスタ34は導通しており、出
力端子37の出力インピーダンスは低い。残余の
比較回路M2〜M6もまた同様な構成を有してい
るけれども、それらの対を成す入力端子の接続態
様は比較回路M2,M4,M6では比較回路M1
とは逆である。比較回路M1〜M6の出力端子
は、抵抗R11〜R14およびダイオードD1,
D2に関連して接続される。比較回路M1,M
2,M6または、ダイオードD3,D4に関連し
て接続されており、ダイオードD3,D4にはオ
ンオフスイツチ38が接続される。ダイオードD
3,D4およびスイツチ38の接続点には、入力
端子23が接続される。比較回路M3の出力端子
はダイオードD5を介してアツプスイツチ39に
接続されるとともに、入力端子24に接続され
る。比較回路M4,M5の出力は、NORゲート
41に与えられる。NORゲート41からの出力
は、ダイオードD6を介して入力端子25に与え
られる。この入力端子25には、ダウンスイツチ
40が接続されている。比較回路M1〜M6の入
力インピーダンスは極めて高い値を有する。
FIG. 3 is a simplified block diagram of comparator circuit M1. This comparison circuit M1 includes a so-called open collector type transistor 34. When the voltage at the non-inverting input terminal 35 is greater than or equal to the voltage at the inverting input terminal 36, the transistor 34 is cut off and its output terminal 37 becomes high level. When the voltage at non-inverting input terminal 35 is less than the voltage at inverting input terminal 36, transistor 34 is conductive and the output impedance of output terminal 37 is low. Although the remaining comparison circuits M2 to M6 also have similar configurations, the connection manner of their pair of input terminals is different from that of comparison circuit M1 in comparison circuits M2, M4, and M6.
The opposite is true. The output terminals of the comparison circuits M1 to M6 are connected to resistors R11 to R14 and diodes D1,
Connected in relation to D2. Comparison circuit M1, M
2, M6 or diodes D3, D4, and an on/off switch 38 is connected to the diodes D3, D4. Diode D
The input terminal 23 is connected to the connection point between the switch 3, D4 and the switch 38. The output terminal of the comparator circuit M3 is connected to the up switch 39 via a diode D5, and is also connected to the input terminal 24. The outputs of comparison circuits M4 and M5 are given to NOR gate 41. The output from NOR gate 41 is applied to input terminal 25 via diode D6. A down switch 40 is connected to this input terminal 25. The input impedances of the comparison circuits M1 to M6 have extremely high values.

不能動化手段70は、比較回路M6および抵抗
R15からの信号を受信するバツフア71を含
む。バツフア71は、高入力インピーダンスを有
し、その入力がハイレベルであるとき出力端子7
2はハイレベルであり、入力端子がローレベルで
あるとき出力端子72はローレベルである。この
バツフア71の出力端子72は、抵抗R32と順
方向に接続されたダイオードD14等を介してコ
ンデンサCを急速に充電する。バツフア71の出
力端子72がローレベルになつたときには、コン
デンサCの電荷は抵抗R31を介してゆつくりと
放電される。コンデンサCの出力電圧は、インバ
ータ74に入力されて反転される。比較回路M
1,M2の出力端子は、ダイオードD13を介し
てインバータ74の出力端子に接続される。イン
バータ74の入力インピーダンスは極めて高い。
インバータ74は、弁別レベルl1(後述の第6
図2を参照)よりも入力端子のレベルが高いとき
には出力端子をローレベルとし、入力レベルが弁
別レベルl1未満であるときには、ハイレベルの
信号を導出する。
The disabling means 70 includes a buffer 71 receiving signals from a comparison circuit M6 and a resistor R15. The buffer 71 has a high input impedance, and when its input is at a high level, the output terminal 7
2 is at a high level, and when the input terminal is at a low level, the output terminal 72 is at a low level. The output terminal 72 of this buffer 71 rapidly charges the capacitor C via a diode D14 connected in the forward direction to the resistor R32. When the output terminal 72 of the buffer 71 becomes low level, the charge in the capacitor C is slowly discharged via the resistor R31. The output voltage of capacitor C is input to inverter 74 and inverted. Comparison circuit M
1 and M2 are connected to the output terminal of an inverter 74 via a diode D13. The input impedance of inverter 74 is extremely high.
The inverter 74 operates at a discrimination level l1 (sixth level to be described later).
(see FIG. 2), the output terminal is set to a low level, and when the input level is less than the discrimination level l1, a high level signal is derived.

子機32では、ライン30,31には、オンオ
フスイツチ43と、ツエナダイオードZ12とが
直列に接続される。オンオフスイツチ43とツエ
ナダイオードZ12との接続点には、順方向に接
続されたダイオードD7と、逆極性に接続された
ツエナダイオードZ56とが直列に接続されてい
る。ツエナダイオードZ56には、アツプスイツ
チ44とダウンスイツチ45とにそれぞれ接続さ
れたツエナダイオードZ34,Z45とから成る
各直列回路が並列に接続されるとともに、表示用
の発光ダイオードLD2が接続される。ライン3
0は、抵抗R21とツエナダイオードZ1とを介
してトランジスタTr1のベースに接続される。
このトランジスタTr1には、表示用の発光ダイ
オードLD1が接続されるとともに、抵抗R23
とダイオードD8との直列回路が接続される。抵
抗R23とダイオードD8との接続点は、ダイオ
ードD9を介してトランジスタTr2のベースに
接続される。トランジスタTr2は、ライン31
とツエナダイオードZ56,Z34,Z45との
接続点に、ダイオードD10を介して接続され
る。
In the handset 32, an on/off switch 43 and a Zener diode Z12 are connected in series to the lines 30 and 31. A diode D7 connected in the forward direction and a Zener diode Z56 connected in the opposite polarity are connected in series to the connection point between the on-off switch 43 and the Zener diode Z12. A series circuit consisting of Zener diodes Z34 and Z45 connected to the up switch 44 and the down switch 45, respectively, is connected in parallel to the Zener diode Z56, and a light emitting diode LD2 for display is also connected to the Zener diode Z56. line 3
0 is connected to the base of the transistor Tr1 via a resistor R21 and a Zener diode Z1.
A light emitting diode LD1 for display is connected to this transistor Tr1, and a resistor R23
A series circuit of the diode D8 and the diode D8 is connected. A connection point between resistor R23 and diode D8 is connected to the base of transistor Tr2 via diode D9. Transistor Tr2 is connected to line 31
and Zener diodes Z56, Z34, and Z45 via a diode D10.

第4図を参照して、ツエナダイオードZ01,
Z12,Z23,Z34,Z45およびZ56の
ブレークダウン電圧V01,V12,V23,0
34,V45,V56、ならびに比較回路M1〜
M6に与えられる分圧抵抗R1〜R7による電圧
V1〜V6が図示のように設定されている。ツエ
ナダイオードZ1のブレーク電圧VAは、回路図
中のツエナダイオードZAの電圧VAと混用して
いる。
Referring to FIG. 4, Zener diode Z01,
Breakdown voltage V01, V12, V23, 0 of Z12, Z23, Z34, Z45 and Z56
34, V45, V56, and comparison circuit M1~
Voltages V1 to V6 applied to M6 by voltage dividing resistors R1 to R7 are set as shown. The break voltage VA of the Zener diode Z1 is mixed with the voltage VA of the Zener diode ZA in the circuit diagram.

トライアツク21が庶断状態にあるときを想定
する。このとき出力端子22はローレベルのまま
であり、そのためトランジスタTr3は遮断して
いる。したがつてライン30,31間の電圧は、
ツエナダイオードZ01に対応した電圧V01で
ある。このときツエナダイオードZ1は導通して
おり、したがつてトランジスタTr1が導通し、
発光ダイオードLD1が点灯する。この発光ダイ
オードLD1の点灯は、照明灯2が消灯している
ことを表わす。トランジスタTr2は遮断してい
る。
Assume that the triax 21 is in a disconnected state. At this time, the output terminal 22 remains at a low level, so the transistor Tr3 is cut off. Therefore, the voltage between lines 30 and 31 is
This is the voltage V01 corresponding to the Zener diode Z01. At this time, the Zener diode Z1 is conducting, so the transistor Tr1 is conducting,
Light emitting diode LD1 lights up. The lighting of the light emitting diode LD1 indicates that the lighting lamp 2 is turned off. Transistor Tr2 is cut off.

オンオフスイツチ43を操作すると、ツエナダ
イオードZ12が導通する。そのため抵抗Rの働
きによつてライン30,31間の電圧はV12と
なる。この電圧V12は、親機20の比較回路M
1,M2に与えられる電圧V1,V2の中間の値
である。したがつて比較回路M1,M2の出力端
子は、ともにハイレベルとなる。そのためこのハ
イレベルの信号は、ダイオードD3からトライア
ツク駆動回路52の入力端子23に与えられ、ト
ライアツク21の導通角の制御が行なわれる。こ
れと同時に、出力端子22はハイレベルとなる。
そのためトランジスタTr3は導通し、これによ
つてライン30,31間の電圧はツエナダイオー
ドZ23の対応する電圧V23となる。そのため
子機32のツエナダイオードZ1は、遮断する。
トランジスタTr2は導通し、これによつて発光
ダイオードLD2が点灯する。この発光ダイオー
ドLD2の点灯は、照明灯2が点灯状態であるこ
とを表わす。
When the on/off switch 43 is operated, the Zener diode Z12 becomes conductive. Therefore, due to the action of the resistor R, the voltage between the lines 30 and 31 becomes V12. This voltage V12 is the comparator circuit M of the base unit 20.
This is an intermediate value between the voltages V1 and V2 applied to V1 and M2. Therefore, the output terminals of comparison circuits M1 and M2 both become high level. Therefore, this high level signal is applied from the diode D3 to the input terminal 23 of the triac drive circuit 52, and the conduction angle of the triac 21 is controlled. At the same time, the output terminal 22 becomes high level.
Transistor Tr3 is therefore conductive, so that the voltage between lines 30 and 31 becomes the corresponding voltage V23 of Zener diode Z23. Therefore, the Zener diode Z1 of the handset 32 is cut off.
Transistor Tr2 becomes conductive, thereby lighting light-emitting diode LD2. The lighting of the light emitting diode LD2 indicates that the lighting lamp 2 is in a lighting state.

子機32のアツプスイツチ44を操作すると、
ライン30,31間の電圧はツエナダイオードZ
34に対応した電圧V34となる。この電圧V3
4は、親機20のレベル弁別手段33におけるV
3,V4の間の値である。そのため比較回路M
3,M4の出力端子がハイレベルとなる。これに
よつてダイオードD5を介してトライアツク駆動
回路52の入力端子24にハイレベルの信号が与
えられる。そのためアツプスイツチ44の導通期
間中、トライアツク21の導通角が大きくなるよ
うに変化する。
When you operate the up switch 44 of the handset 32,
The voltage between lines 30 and 31 is the Zener diode Z
The voltage V34 corresponds to V34. This voltage V3
4 is V in the level discrimination means 33 of the base unit 20.
The value is between 3 and V4. Therefore, the comparison circuit M
3, the output terminal of M4 becomes high level. As a result, a high level signal is applied to the input terminal 24 of the triac drive circuit 52 via the diode D5. Therefore, during the conduction period of the up switch 44, the conduction angle of the triax 21 changes to become larger.

子機32のダウンスイツチ45を操作すると、
ツエナダイオードZ45が導通し、ライン30,
31間の電圧はV45となる。そのため比較回路
M4,M5からNORゲート41およびダイオー
ドD6を介してハイレベルの信号がトライアツク
駆動回路52の入力端子25に与えられる。その
ためダウンスイツチ45を操作している期間中、
トライアツク21の導通角が小さく変化してゆ
く。
When you operate the down switch 45 of the handset 32,
Zener diode Z45 conducts, line 30,
The voltage between 31 and 31 becomes V45. Therefore, a high level signal is applied from the comparison circuits M4 and M5 to the input terminal 25 of the triac drive circuit 52 via the NOR gate 41 and the diode D6. Therefore, during the period when the down switch 45 is operated,
The conduction angle of the triax 21 changes gradually.

トライアツク21の導通角が制御されており、
照明灯2が点灯している状態において、オンオフ
スイツチ43を操作すると、ツエナダイオードZ
56が導通し、ライン30,31間の電圧はV5
6となる。そのため比較回路M6からのハイレベ
ルの信号は、ダイオードD4からトライアツク駆
動回路52の入力端子23に与えられる。こうし
てトライアツク駆動回路52は、トライアツク2
1を遮断状態のままにする。そこでオンオフスイ
ツチ43の操作をやめてオンオフスイツチ43が
遮断状態になると、ライン30,31間の電圧は
V56からツエナダイオードZ01に対応した電
圧V01に戻る。
The conduction angle of the triax 21 is controlled,
When the on/off switch 43 is operated while the lighting lamp 2 is on, the Zener diode Z
56 conducts and the voltage between lines 30 and 31 is V5
It becomes 6. Therefore, the high level signal from the comparison circuit M6 is applied to the input terminal 23 of the triac drive circuit 52 from the diode D4. In this way, the triac drive circuit 52 drives the triac 2
1 remains shut off. Therefore, when the operation of the on-off switch 43 is stopped and the on-off switch 43 is turned off, the voltage between the lines 30 and 31 returns from V56 to the voltage V01 corresponding to the Zener diode Z01.

定電流回路60の働きによつて、ブレークダウ
ン電圧V56が低いツエナダイオードZ56が導
通しても、ライン30,31に過大な電流が流れ
ることはなく、またブレークダウン電圧V12が
高いツエナダイオードZ12にわずかの電流しか
流れないようなことが防がれる。そのためレベル
弁別手段33による動作を正確に行なうことがで
きるようになる。
Due to the function of the constant current circuit 60, even if the Zener diode Z56 with a low breakdown voltage V56 becomes conductive, an excessive current will not flow through the lines 30 and 31, and the Zener diode Z12 with a high breakdown voltage V12 will not flow. This prevents a situation where only a small amount of current flows. Therefore, the level discrimination means 33 can operate accurately.

トライアツク21の通電角が制御されて、照明
灯2が点灯している状態において、子機32のオ
ンオフスイツチ43を操作して、照明灯2を消灯
する場合の動作を述べる。オンオフスイツチ43
を第5図1の時刻t1〜t2において導通する
と、ライン30,31間の電圧は、ツエナダイオ
ードZ56に対応した電圧V56となる。これに
よつて、比較回路M6の出力はハイレベルとな
り、コンデンサCの電圧は、第5図2で示される
ように充電されて上昇していく。こうしてコンデ
ンサCの出力電圧がインバータ74の弁別レベル
l1を超える時刻t3においてインバータ74の
出力はローレベルとなる。したがつて時刻t1か
ら時刻t3の間の短時間W1経過後に比較回路M
1,M2の出力端子はローレベルに、第5図3の
ように強制される。
The operation of turning off the illuminating lamp 2 by operating the on-off switch 43 of the handset 32 in a state where the energizing angle of the triax 21 is controlled and the illuminating lamp 2 is turned on will be described. On-off switch 43
When conductive between times t1 and t2 in FIG. 5, the voltage between lines 30 and 31 becomes voltage V56 corresponding to Zener diode Z56. As a result, the output of the comparison circuit M6 becomes high level, and the voltage of the capacitor C is charged and rises as shown in FIG. 52. Thus, at time t3 when the output voltage of the capacitor C exceeds the discrimination level l1 of the inverter 74, the output of the inverter 74 becomes low level. Therefore, after a short time W1 between time t1 and time t3, the comparison circuit M
The output terminals of M1 and M2 are forced to a low level as shown in FIG.

時刻t2において、オンオフスイツチ43の操
作をやめて、オンオフスイツチ43を遮断状態に
すると、ライン30,31の電圧は、ツエナダイ
オードZ01に対応した電圧V01となる。この
とき、比較回路6の出力端子はローレベルとな
り、応じてバツフア71の出力端子72はローレ
ベルとなる。そのためインバータCは抵抗R31
を介してゆつくりと放電する。時刻t2から時間
W2経過後に、コンデンサCの電圧はインバータ
74の弁別レベルl1未満となり、これによつて
比較回路M1,M2の出力のローレベルへの強制
が解除される。したがつて時刻t2から時間W2
経過した時刻t4以降において、比較回路M1,
M2の出力端子からの出力によつて、ダイオード
D3を介してトライアツク駆動回路52の入力端
子23にハイレベルの信号が与えられる。そのた
めトライアツク21が遮断する。
At time t2, when the operation of the on-off switch 43 is stopped and the on-off switch 43 is turned off, the voltages on the lines 30 and 31 become the voltage V01 corresponding to the Zener diode Z01. At this time, the output terminal of the comparison circuit 6 becomes a low level, and accordingly, the output terminal 72 of the buffer 71 becomes a low level. Therefore, inverter C is resistor R31
discharge slowly through the After time W2 has elapsed from time t2, the voltage of capacitor C becomes less than the discrimination level l1 of inverter 74, thereby releasing the compulsion of the outputs of comparator circuits M1 and M2 to the low level. Therefore, from time t2 to time W2
After the elapsed time t4, the comparison circuits M1,
The output from the output terminal of M2 provides a high level signal to the input terminal 23 of the triac drive circuit 52 via the diode D3. Therefore, the triax 21 is cut off.

このようにして、トライアツク21が導通角制
御されて、照明灯2が点灯している状態におい
て、その導通角を零として照明灯2を消灯する際
には、オンオフスイツチ43を操作して導通し、
その後、手を離して遮断した時刻t2から時間W
2だけ比較回路M1,M2の出力をローレベルに
保持しておく。このことによつて、ライン30,
31が長く、したがつてそれらの浮遊容量が大き
くなつているときにおいて、ライン30,31間
の電圧が低い電圧V56から高い電圧V01にゆ
つくりと変化することが起こり得る。したがつて
ライン30,31の浮遊容量に起因したレベル弁
別手段33への信号の遅延時間よりも長い時間W
2だけ比較回路M1,M2の出力端子をローレベ
ルとして不能動化しておき、これによつてトライ
アツク駆動回路3,52の誤動作を防ぐ。ライン
30,31間の電圧が時刻t2から時間W2未満
の時間経過後に、電圧V01となつた後に、比較
回路M1,M2の出力端子のローレベルへの強制
を解除してレベル弁別手段33を能動化すること
によつて比較回路M1,M2はこの電圧V01を
正確にレベル弁別することが可能になる。
In this way, when the conduction angle of the triac 21 is controlled and the illumination lamp 2 is turned on, when the conduction angle is set to zero and the illumination lamp 2 is turned off, the on/off switch 43 is operated to turn on the illumination lamp 2. ,
After that, the time W starts from time t2 when the hand is removed and the interruption is interrupted.
The outputs of the comparison circuits M1 and M2 are held at low level by 2. By this, line 30,
31 are long and therefore their stray capacitance is large, it may happen that the voltage between lines 30, 31 changes slowly from a low voltage V56 to a high voltage V01. Therefore, the time W is longer than the delay time of the signal to the level discrimination means 33 due to the stray capacitance of the lines 30 and 31.
The output terminals of the comparator circuits M1 and M2 are set to low level and disabled by 2, thereby preventing the triac drive circuits 3 and 52 from malfunctioning. After the voltage between lines 30 and 31 reaches voltage V01 after a period of time less than time W2 has elapsed from time t2, the compulsion of the output terminals of comparator circuits M1 and M2 to low level is released and level discrimination means 33 is activated. By doing so, the comparator circuits M1 and M2 can accurately discriminate the level of this voltage V01.

不能動化手段70におけるバツフア71は、抵
抗R15の値にかかわらず、抵抗R31,R32
(ただしR31>R32)の値を任意に選ぶこと
ができる。
The buffer 71 in the disabling means 70 is connected to the resistors R31 and R32 regardless of the value of the resistor R15.
(However, R31>R32) can be arbitrarily selected.

親機20に設けられているオンオフスイツチ3
8、アツプスイツチ39およびダウンスイツチ4
0を操作してもまた、トライアツク駆動回路52
は、トライアツク21の導通角を制御する。
On-off switch 3 provided on the base unit 20
8. Up switch 39 and down switch 4
Even if 0 is operated, the triac drive circuit 52
controls the conduction angle of the triax 21.

トライアツク駆動回路52がトライアツク21
を遮断状態にして出力端子22がローレベルとな
つているときには、ライン30,31間の電圧は
ツエナダイオードZ01に対応した電圧V01で
あり、したがつてアツプスイツチ39,44およ
びダウンスイツチ40,45を操作してもライン
30,31間の電圧は変化せず、応じて入力端子
24,25の電圧は変化しない。このことによつ
て、トライアツク21の導通角を制御して照明灯
2を点灯した後においては、消灯前の明るさと同
じ明るさが得られることになり、都合がよい。ラ
イン30,31には子機32を複数個接続しても
よい。
The triax drive circuit 52 is the triax 21
When the output terminal 22 is at a low level with the circuit cut off, the voltage between the lines 30 and 31 is the voltage V01 corresponding to the Zener diode Z01, and therefore the up switches 39 and 44 and the down switches 40 and 45 are Even when operated, the voltage between lines 30 and 31 does not change, and accordingly, the voltage at input terminals 24 and 25 does not change. This is convenient because after controlling the conduction angle of the triac 21 and turning on the illumination lamp 2, the same brightness as before the illumination lamp 2 is turned off can be obtained. A plurality of cordless handsets 32 may be connected to the lines 30 and 31.

上述の実施例ではレベル弁別手段33は、抵抗
R1〜R7と比較回路M1〜M6とを含むけれど
も、本発明の他の実施例としてツエナダイオード
によるブレークダウン動作によつてライン30,
31の電圧を検出してレベル弁別するようにして
もよく、その他の構成によつて実現されてもよ
い。
Although in the embodiment described above, the level discrimination means 33 includes resistors R1 to R7 and comparator circuits M1 to M6, in another embodiment of the present invention, the level discrimination means 33 includes the lines 30,
The level discrimination may be performed by detecting the voltage of 31, or may be realized by other configurations.

本発明は、調光のために実施されるだけでな
く、親機に関連して接続されている負荷を遅延す
るために広範囲に実施されることができる。
The present invention is not only implemented for dimming, but can also be widely implemented for delaying loads connected in connection with a master unit.

効 果 以上のように本発明によれば、一対のラインに
よつて親機に設けられるレベル弁別手段には、相
互に異なる電圧によつて表わされる信号が与えら
れ、親機に設けられた負荷が制御されることがで
きる。また親機と子機の構成は、前述の先行技術
に関連して述べたように電力を供給するための電
力線に変調された信号を重畳する構成に比べて、
きわめて簡略化されることができる。
Effects As described above, according to the present invention, signals expressed by mutually different voltages are given to the level discrimination means provided in the base unit through a pair of lines, and the level discrimination means provided in the base unit can be controlled. In addition, the configuration of the parent unit and slave unit is different from the configuration in which a modulated signal is superimposed on the power line for supplying power, as described in relation to the prior art described above.
It can be extremely simplified.

また本発明によれば、ライン間の浮遊容量に起
因した子機からの信号の変化の遅延時間以上の時
間だけレベル弁別手段を不能動化するようにした
ので、ライン間の浮遊容量の起因した子機からの
信号の変化がゆつくりしていても負荷の制御を正
確に行なうことができるようになる。
Further, according to the present invention, since the level discrimination means is disabled for a time longer than the delay time of a change in the signal from the handset due to stray capacitance between lines, Even if the signal from the slave unit changes slowly, the load can be controlled accurately.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は先行技術のブロツク図、第2図は本発
明の一実施例の電気回路図、第3図は比較回路M
1の簡略化したブロツク図、第4図は電圧V1〜
V6、V01〜V56の大小関係を示す図、第5
図は動作を説明するための波形図どある。 1……電源、2……照明灯、20……親機、2
1……トライアツク、30,31……ライン、3
2……子機、33……レベル弁別手段、38,4
3……オンオフスイツチ、39,44……アツプ
スイツチ、40,45……ダウンスイツチ、52
……トライアツク駆動回路、60……定電流回
路、70……不能動化回路、Z01〜Z56,Z
1……ツエナダイオード、M1〜M6……比較回
路。
FIG. 1 is a block diagram of the prior art, FIG. 2 is an electric circuit diagram of an embodiment of the present invention, and FIG. 3 is a comparison circuit M.
1, the simplified block diagram of FIG. 4 shows the voltage V1~
Diagram showing the magnitude relationship of V6, V01 to V56, fifth
The figures include waveform diagrams to explain the operation. 1...Power supply, 2...Lighting light, 20...Base unit, 2
1...Triack, 30, 31...Line, 3
2...Slave unit, 33...Level discrimination means, 38,4
3...On-off switch, 39, 44...Up switch, 40,45...Down switch, 52
... Triac drive circuit, 60 ... Constant current circuit, 70 ... Disabling circuit, Z01 to Z56, Z
1...Zena diode, M1 to M6...comparison circuit.

Claims (1)

【特許請求の範囲】 1 親機と子機とが一対のラインを介して接続さ
れ、 親機は、 ライン間に電圧を印加する電源と、 ライン間の電圧をレベル弁別するレベル弁別手
段と、 レベル弁別手段に関連して設けられ、ライン間
の浮遊容量に起因した子機からの信号の変化の遅
延時間以上の時間だけ、レベル弁別手段を不能動
化する手段、 レベル弁別手段からの出力に応答して、ライン
間の電圧に対応した動作状態となるように負荷を
制御する制御手段とを含み、 子機は、ライン間の電圧を変化する手段を含む
ことを特徴とする制御装置。 2 前記電源は、ラインに流れる電流を予め定め
た値に保つことを特徴とする特許請求の範囲第1
項記載の制御装置。
[Scope of Claims] 1. A parent device and a slave device are connected via a pair of lines, and the parent device includes: a power source that applies a voltage between the lines; a level discrimination means that discriminates the level of the voltage between the lines; A means provided in connection with the level discrimination means, for disabling the level discrimination means for a time longer than the delay time of a change in the signal from the slave unit due to stray capacitance between the lines; A control device for controlling a load so that the load is in an operating state corresponding to the voltage between the lines in response, and the slave device includes a means for changing the voltage between the lines. 2. Claim 1, wherein the power source maintains the current flowing through the line at a predetermined value.
Control device as described in section.
JP58013583A 1983-01-28 1983-01-28 Controller Granted JPS59139782A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58013583A JPS59139782A (en) 1983-01-28 1983-01-28 Controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58013583A JPS59139782A (en) 1983-01-28 1983-01-28 Controller

Publications (2)

Publication Number Publication Date
JPS59139782A JPS59139782A (en) 1984-08-10
JPH0137036B2 true JPH0137036B2 (en) 1989-08-03

Family

ID=11837198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58013583A Granted JPS59139782A (en) 1983-01-28 1983-01-28 Controller

Country Status (1)

Country Link
JP (1) JPS59139782A (en)

Also Published As

Publication number Publication date
JPS59139782A (en) 1984-08-10

Similar Documents

Publication Publication Date Title
US20210234470A1 (en) Load Control Device for High-Efficiency Loads
CN108141946B (en) Load control device for high efficiency loads
CN101467494B (en) Dimmer switch with adjustable high-end trim
US8729814B2 (en) Two-wire analog FET-based dimmer switch
US7511628B2 (en) Status indicator circuit for a dimmer switch
US20060192502A1 (en) Dimmer circuit for led
US4634957A (en) Remotely controlled light flasher
TW201714491A (en) Dimming device
US4383204A (en) Three-level interface control circuit for electronically ballasted lamp
CN107995732B (en) Combined circuit and control circuit
JPH0137036B2 (en)
JPH0137035B2 (en)
JP3026621B2 (en) Lighting device
JPH0327408A (en) Duty controller
US4333138A (en) Power supply for load controller
JPS59139783A (en) Controller
JPS6330160Y2 (en)
SU1138936A1 (en) Switching device
JPS59139780A (en) Controller
JP2004014198A (en) Electronic timer switch
JPS58133126A (en) Load control circuit
JPH04137500A (en) Dimmer
JPH02177295A (en) Dimmer control system
JPS6334885A (en) Dimming unit
JPH0313817B2 (en)