JPH01318544A - Dc-dc converter - Google Patents

Dc-dc converter

Info

Publication number
JPH01318544A
JPH01318544A JP15185188A JP15185188A JPH01318544A JP H01318544 A JPH01318544 A JP H01318544A JP 15185188 A JP15185188 A JP 15185188A JP 15185188 A JP15185188 A JP 15185188A JP H01318544 A JPH01318544 A JP H01318544A
Authority
JP
Japan
Prior art keywords
circuit
transformer
output
overcurrent
outputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15185188A
Other languages
Japanese (ja)
Inventor
Takahiro Miyazaki
貴裕 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP15185188A priority Critical patent/JPH01318544A/en
Publication of JPH01318544A publication Critical patent/JPH01318544A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent a transformer against saturation by reducing the duty of a driving pulse of a switching transistor in starting the power supply and by extending the OFF-time for switching. CONSTITUTION:A DC/DC converter is composed of a DC power source 10, a transformer 20, a switching transistor(Tr) 30 and a DC smoothing circuit 40 to feed the current to a load 50. An overcurrent monitoring circuit 70 inputs the output of a current transformer 21 provided to the primary winding Np of the transformer 20 and monitors the current. In putting the power supply to work, when the overcurrent is detected, a pulse width control is performed in synchronization with the output clock of a PG 63 with a control circuit 60. On the other hand, until the overcurrent is detected by the overcurrent monitoring circuit 70, H-level signals are outputted, which are then inputted into an FF85. A clock output through 1/2 frequency demultiplying circuit 80 is also inputted and the pulses of reduced duty is outputted from an AND circuit 90. The output of this AND circuit 90 is added to the Tr 30, so that constant output voltage is supplied to the load 50.

Description

【発明の詳細な説明】 〔概 要〕 各種装置に使用されるDC/DCコンバータに関し、電
源起動時のトランスの飽和を防ぎ、トランスの小型化を
可能にするDC/DCコンバータを提供することを目的
とし、 1次巻線と2次巻線を有し、1次巻線の一端、及びスイ
ッチ回路を介して1次巻線の他端が直流電源に接続され
るトランスと、トランスの2次巻線の両端に接続され、
入力信号を整流し平滑化する整流平滑化回路と、所定の
パルス幅とデユーティを有するクロックパルスを出力す
るパルス発生器を有し、整流平滑化回路の出力状態によ
り、スイッチ回路をオン/オフ制御する制御信号を出力
する制御回路とを備えたDC/DCC/式−タにおいて
、トランスの1次/2次巻線に設けられ、1次/2次巻
線に流れる電流をピックアップする電流トランスと、電
流トランス出力を入力して1次/2次巻線に流れる電流
を監視する過電流監視手段と、過電流監視手段に接続さ
れ、電源起動時に制御回路内のパルス発生器の出力のク
ロックパルスを所定の周波数に分周して出力し、過電流
監視手段において過電流を検出時に所定の値を出力する
ランチ手段と、制御回路とラッチ手段の出力に接続され
、制御回路及びランチ手段の出力を入力して、両者の論
理積を求めて出力するゲート手段とを付加して構成する
[Detailed Description of the Invention] [Summary] Regarding DC/DC converters used in various devices, it is an object of the present invention to provide a DC/DC converter that prevents saturation of the transformer at the time of power supply startup and enables miniaturization of the transformer. A transformer with a primary winding and a secondary winding, in which one end of the primary winding and the other end of the primary winding are connected to a DC power supply via a switch circuit, and a transformer with a secondary winding of the transformer. connected to both ends of the winding,
It has a rectifier and smoothing circuit that rectifies and smoothes the input signal, and a pulse generator that outputs a clock pulse with a predetermined pulse width and duty.The switch circuit is controlled on/off depending on the output state of the rectifier and smoother. In a DC/DCC/type transformer equipped with a control circuit that outputs a control signal to , overcurrent monitoring means that inputs the current transformer output and monitors the current flowing through the primary/secondary windings, and a clock pulse of the output of the pulse generator in the control circuit that is connected to the overcurrent monitoring means and is in the control circuit when the power supply is started. launch means that divides the frequency to a predetermined frequency and outputs a predetermined value when an overcurrent is detected in the overcurrent monitoring means; and a launch means that is connected to the outputs of the control circuit and the latch means, is input, and a gate means for calculating the logical product of the two and outputting the result.

〔産業上の利用分野〕[Industrial application field]

本発明は、各種装置に使用されるDC/DCC/式−タ
の改良に関するものである。
The present invention relates to improvements in DC/DCC/type controllers used in various devices.

この際、電源起動時のトランスの飽和を防ぎ、トランス
の小型化を可能にするDC/DCC/式−タが要望され
ている。
At this time, there is a demand for a DC/DCC/type converter that prevents the saturation of the transformer during power-up and allows the transformer to be made smaller.

〔従来の技術〕[Conventional technology]

第4図は従来例の回路構成ブロック図である。 FIG. 4 is a block diagram of a circuit configuration of a conventional example.

第4図において、負荷5の両端の電圧をEoとすると、
抵抗Rの中点fの電圧はEo/2となる。この電圧を制
御回路6内の公知の演算増幅器(以下オペアンプと称す
る)6−1の一方の入力端子に加える。他方の入力端子
には、負荷5に出力したい電圧値の172に設定した基
準電圧Vrefを加え、Eo/2とVrefとの差の電
圧を求める。これを電圧/パルス幅変換回路(以下PW
Mと称する)6−2の一方の入力端子に加え、他方の入
力端子にはパルス幅及びデユーティが一定のパルス発生
器(以下PGと称する)6−3の出力パルスを加える、 そしてオペアンプ6−1の出力電圧に応じてパルス幅を
変え、出力パルスをスイッチング・トランジスタ(以下
Sw Trと称する)30ベースに加える。例えば負荷
5の出力電圧が希望値より大の時はPWHにおいて出力
パルスのパルス幅を小さくするように制御し、負荷5の
出力電圧が希望値より小の時はパルス幅を大きくするよ
うに制御する。
In FIG. 4, if the voltage across the load 5 is Eo, then
The voltage at the midpoint f of the resistor R is Eo/2. This voltage is applied to one input terminal of a known operational amplifier (hereinafter referred to as an operational amplifier) 6-1 in the control circuit 6. A reference voltage Vref set to 172, which is the voltage value to be output to the load 5, is applied to the other input terminal, and the voltage difference between Eo/2 and Vref is determined. This is a voltage/pulse width conversion circuit (hereinafter referred to as PW).
In addition to one input terminal of an operational amplifier 6-2 (hereinafter referred to as PG), an output pulse of a pulse generator (hereinafter referred to as PG) 6-3 with a constant pulse width and duty is applied to the other input terminal of the operational amplifier 6-2. The pulse width is changed according to the output voltage of 1, and the output pulse is applied to the base of the switching transistor (hereinafter referred to as Sw Tr) 30. For example, when the output voltage of the load 5 is larger than the desired value, the pulse width of the output pulse is controlled to be smaller in the PWH, and when the output voltage of the load 5 is smaller than the desired value, the pulse width is controlled to be increased. do.

このようにして負荷に一定の出力電圧を供給するように
していた。
In this way, a constant output voltage was supplied to the load.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら上述の回路においては、電源起動時は負荷
に供給される出力電圧が小さいため、5sTrのベース
に加えられるパルスのパルス幅が太き(なり、トランス
2の1次巻線Np及び2次巻線Nsに過電流が流れトラ
ンスが飽和し、Sw Tr等の部品を破損することがあ
る。
However, in the above circuit, since the output voltage supplied to the load is small when the power supply is started, the pulse width of the pulse applied to the base of the 5sTr is wide (the width of the pulse applied to the primary winding Np and the secondary winding of the transformer 2 is large). An overcurrent may flow through the line Ns, saturating the transformer, and damaging parts such as the Sw Tr.

これを避けるためにはトランスを大型化しなければなら
ないが、その場合電源の小型化を阻害するという問題点
があった。
In order to avoid this, the transformer must be made larger, but this poses the problem of hindering the miniaturization of the power supply.

したがって本発明の目的は、電源起動時のトランスの飽
和を防ぎ、トランスの小型化を可能にするDC/DCC
/式−タを提供することにある。
Therefore, it is an object of the present invention to provide a DC/DCC system that prevents the saturation of the transformer at the time of power supply startup and enables the miniaturization of the transformer.
/Equation-ta.

〔課題を解決するだめの手段〕[Failure to solve the problem]

上記問題点は第1図に示す回路構成によって解決される
The above problem is solved by the circuit configuration shown in FIG.

即ち第1図において、1次巻線Npと2次巻線Nsを有
し、1次巻線の一端、及びスイッチ回路300を介して
1次巻線の他端が直流電源100に接続されるトランス
200と、トランスの2次巻線の両端に接続され、入力
信号を整流し平滑化する整流平滑化回路400と、所定
のパルス幅とデユーティを有するクロックパルスを出力
するパルス発生器を有し、整流平滑化回路の出力状態に
より、スイッチ回路をオン/オフ制御する制御信号を出
力する制御回路600とを備えたDC/DCC/式−タ
において、210はトランスの1次/2次巻線に設けら
れ、1次/2次巻線に流れる電流をピンクアンプする電
流トランスである。
That is, in FIG. 1, it has a primary winding Np and a secondary winding Ns, and one end of the primary winding and the other end of the primary winding are connected to a DC power supply 100 via a switch circuit 300. It has a transformer 200, a rectifier and smoothing circuit 400 connected to both ends of the secondary winding of the transformer, which rectifies and smoothes an input signal, and a pulse generator which outputs a clock pulse having a predetermined pulse width and duty. , and a control circuit 600 that outputs a control signal to turn on/off the switch circuit depending on the output state of the rectifier and smoothing circuit, and 210 is the primary/secondary winding of the transformer. This is a current transformer that is installed in the primary and secondary windings and amplifies the current flowing through the primary and secondary windings.

700は電流トランス出力を入力して1次/2次巻線に
流れる電流を監視する過電流監視手段である。
Reference numeral 700 denotes overcurrent monitoring means for inputting the current transformer output and monitoring the current flowing through the primary/secondary windings.

800は過電流監視手段に接続され、電源起動時に制御
回路内のパルス発生器の出力のクロックパルスを所定の
周波数に分周して出力し、過電流監視手段において過電
流を検出時に所定の値を出力するラッチ手段である。
800 is connected to the overcurrent monitoring means, and when the power supply is started, the clock pulse of the output of the pulse generator in the control circuit is divided into a predetermined frequency and outputted, and when the overcurrent monitoring means detects an overcurrent, the clock pulse is outputted at a predetermined frequency. This is a latch means that outputs.

900は制御回路とランチ手段の出力に接続され、制御
回路及びラッチ手段の出力を入力して、両者の論理積を
求めて出力するゲート手段である。上記210.700
 、800及び900を付加して構成する。
Gate means 900 is connected to the outputs of the control circuit and the launch means, inputs the outputs of the control circuit and the latch means, calculates the logical product of both, and outputs the result. 210.700 above
, 800 and 900 are added.

〔作 用〕[For production]

第1図において、電流トランス210によりトランス2
00の1次/2次巻線に流れる電流をピックアップする
。そして過電流監視手段700において、電流トランス
出力を入力してトランスの1次/2次巻線に流れる電流
を監視する。
In FIG. 1, a current transformer 210 causes a transformer 2 to
Pick up the current flowing through the primary/secondary windings of 00. The overcurrent monitoring means 700 receives the current transformer output and monitors the current flowing through the primary/secondary windings of the transformer.

ランチ手段800において、電源起動時に制御回路内の
パルス発生器の出力のクロックパルスを所定の周波数に
分周して出力する。又、過電流監視手段において過電流
を検出時に、ランチ手段800から所定の値を出力する
。そしてゲート手段900において、制御回路及びラン
チ手段の出力を入力して、両者の論理積を求めて出力す
る。
The launch means 800 divides the clock pulse output from the pulse generator in the control circuit into a predetermined frequency and outputs the divided clock pulse when the power is started. Further, when the overcurrent monitoring means detects an overcurrent, the launch means 800 outputs a predetermined value. Then, the gate means 900 inputs the outputs of the control circuit and the launch means, calculates the logical product of both, and outputs the result.

この結果、電源起動時から過電流検出時まではランチ手
段800において分周したクロックパルスを出力し、こ
のクロックパルスをゲート手段900から出力する。そ
して電源起動時のトランスの飽和を防ぐようにする。
As a result, the launch means 800 outputs a frequency-divided clock pulse from the time the power is turned on until the overcurrent is detected, and this clock pulse is output from the gate means 900. This also prevents saturation of the transformer when the power is turned on.

〔実施例〕〔Example〕

第2図は本発明の実施例の回路構成ブロック図である。 FIG. 2 is a circuit configuration block diagram of an embodiment of the present invention.

第3図は実施例の動作を説明するタイムチャートである
FIG. 3 is a time chart explaining the operation of the embodiment.

全図を通じて同一符号は同一対象物を示す。The same reference numerals indicate the same objects throughout the figures.

第2図において、過電流監視回路70はトランス20の
1次巻線に設けた電流トランス21の出力を入ノjし、
1次巻線に流れる電流を監視する。そして、過電流を検
出しない通常の場合は“H”レベルの信号を出力し、過
電流を検出した時には“L″ レベルの信号を出力する
ものとする。
In FIG. 2, an overcurrent monitoring circuit 70 inputs the output of a current transformer 21 provided in the primary winding of a transformer 20, and
Monitor the current flowing through the primary winding. In the normal case where no overcurrent is detected, an "H" level signal is output, and when an overcurrent is detected, an "L" level signal is output.

今、電源を投入した場合を考えると、第3図■に示すよ
うに1次巻線Npに流れる電流は次第に増大していき、
検出レベルに達して過電流を検出する。そして制御回路
60においてPG63の出力クロツクに同期してパルス
幅制御を行うが、検出レベルに達するまでは負荷に供給
する出力電圧が小さいため、第3図■に示すように許容
される最大のパルス幅の電圧を出力する。
Now, if we consider the case when the power is turned on, the current flowing through the primary winding Np gradually increases as shown in Figure 3 (■).
The overcurrent is detected when the detection level is reached. Then, the control circuit 60 performs pulse width control in synchronization with the output clock of the PG 63, but since the output voltage supplied to the load is small until it reaches the detection level, the maximum allowable pulse width is Outputs a voltage of width.

一方、過電流監視回路70において過電流を検出するま
では第3図■゛に示すように“H” レベルの信号を出
力し、これをFF85のC端子に人力する。
On the other hand, until an overcurrent is detected in the overcurrent monitoring circuit 70, an "H" level signal is output as shown in FIG.

一方、FF (図示しない)からなる公知の172分周
回路80においてPG63の出力クロックを172分周
した出力を、FF85のD入力端子に加える。そしてF
F85は“H”レベル信号を入力した時は172分周回
路80の出力の172分周クロックをそのままC端子か
ら出力する。
On the other hand, an output obtained by dividing the output clock of the PG 63 by 172 in a known 172 frequency divider circuit 80 composed of FFs (not shown) is applied to the D input terminal of the FF 85. and F
When the F85 receives an "H" level signal, it directly outputs the 172-divided clock output from the 172-divided circuit 80 from the C terminal.

上記FF85及び制御回路60の出力をAND回路90
に加えることにより、AND回路90からは第3図■に
示すようなデユーティの小さくなったパルスが出力され
る。
The outputs of the above FF 85 and the control circuit 60 are combined into an AND circuit 90.
By adding this to , the AND circuit 90 outputs a pulse with a reduced duty as shown in FIG.

次に過電流監視回路70で過電流を検出した時は、第3
図■゛に示す“L”レベルの信号を出力し制御回路60
内のPWM62及びFF85のC端子に加える。この結
果、制御回路60では従来例の場合と同様に第3図■に
示すように出力パルスのパルス幅を小さくする。又、F
F85においてはC端子に“L”レベルを加えた時Q出
力は第3図■に示すように“H”レベルを保持する。
Next, when the overcurrent monitoring circuit 70 detects an overcurrent, the third
The control circuit 60 outputs the “L” level signal shown in Fig.
Add to the C terminal of PWM62 and FF85 inside. As a result, the control circuit 60 reduces the pulse width of the output pulse as shown in FIG. 3, as in the conventional example. Also, F
In the F85, when an "L" level is applied to the C terminal, the Q output maintains the "H" level as shown in FIG.

これら出力をAND回路90に加えることにより、AN
D回路90からは第3図■に示すようなパルス幅の小さ
い出力電圧が得られる。このAND回路90の出力をS
w Tr30のベースに加えて負荷50に一定の出力電
圧を供給するようにする。
By adding these outputs to the AND circuit 90, the AN
From the D circuit 90, an output voltage with a small pulse width as shown in FIG. 3 is obtained. The output of this AND circuit 90 is
w A constant output voltage is supplied to the load 50 in addition to the base of the Tr 30.

このようにして電源起動時に、Sw Trの駆動パルス
のデユーティを小さくしてスイッチングのオフ時間を長
くすることにより、トランスの飽和を防ぐことができる
In this way, when the power is turned on, the duty of the drive pulse of the Sw Tr is reduced to lengthen the switching off time, thereby preventing saturation of the transformer.

〔発明の効果〕〔Effect of the invention〕

以上説明のように本発明によれば、起動時のトランスの
飽和を防ぎ、トランスの小型化を実現することができる
As described above, according to the present invention, saturation of the transformer at startup can be prevented and the size of the transformer can be reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理図、 第2図は本発明の実施例の回路構成ブロック図、第3図
は実施例の動作を説明するタイムチャート、 第4図は従来例の回路構成ブロック図である。 図において 210は電流トランス、700は過電流監視手段、80
0はラッチ手段、900はゲート手段を示す。 命 ?仰↑ ごゝミ(鴫永−)
Fig. 1 is a principle diagram of the present invention, Fig. 2 is a circuit configuration block diagram of an embodiment of the present invention, Fig. 3 is a time chart explaining the operation of the embodiment, and Fig. 4 is a circuit configuration block diagram of a conventional example. It is. In the figure, 210 is a current transformer, 700 is overcurrent monitoring means, and 80 is
0 indicates a latch means, and 900 indicates a gate means. life? Look up↑ Goemi (Shinaga)

Claims (1)

【特許請求の範囲】 1次巻線(Np)と2次巻線(Ns)を有し、該1次巻
線の一端、及びスイッチ回路(300)を介して該1次
巻線の他端が直流電源(100)に接続されるトランス
(200)と、該トランスの2次巻線の両端に接続され
、入力信号を整流し平滑化する整流平滑化回路(400
)と、所定のパルス幅とデューティを有するクロックパ
ルスを出力するパルス発生器を有し、該整流平滑化回路
の出力状態により、該スイッチ回路をオン/オフ制御す
る制御信号を出力する制御回路(600)とを備えたD
C/DCコンバータにおいて、 該トランスの1次/2次巻線に設けられ、1次/2次巻
線に流れる電流をピックアップする電流トランス(21
0)と、 該電流トランス出力を入力して該1次/2次巻線に流れ
る電流を監視する過電流監視手段(700)と、 該過電流監視手段に接続され、電源起動時に該制御回路
内のパルス発生器の出力のクロックパルスを所定の周波
数に分周して出力し、該過電流監視手段において過電流
を検出時に所定の値を出力するラッチ手段(800)と
、 該制御回路と該ラッチ手段の出力に接続され、該制御回
路及びラッチ手段の出力を入力して、両者の論理積を求
めて出力するゲート手段(900)とを付加したことを
特徴とするDC/DCコンバータ。
[Claims] It has a primary winding (Np) and a secondary winding (Ns), one end of the primary winding, and the other end of the primary winding via a switch circuit (300). a transformer (200) connected to a DC power supply (100), and a rectifier and smoothing circuit (400) connected to both ends of the secondary winding of the transformer to rectify and smooth the input signal.
) and a control circuit ( 600) and D
In a C/DC converter, a current transformer (21
0), overcurrent monitoring means (700) for inputting the output of the current transformer and monitoring the current flowing through the primary/secondary windings; a latch means (800) that divides the clock pulse of the output of the pulse generator within the circuit to a predetermined frequency and outputs the divided clock pulse, and outputs a predetermined value when an overcurrent is detected in the overcurrent monitoring means; A DC/DC converter further comprising gate means (900) connected to the output of the latch means, inputting the outputs of the control circuit and the latch means, calculating the logical product of both, and outputting the result.
JP15185188A 1988-06-20 1988-06-20 Dc-dc converter Pending JPH01318544A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15185188A JPH01318544A (en) 1988-06-20 1988-06-20 Dc-dc converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15185188A JPH01318544A (en) 1988-06-20 1988-06-20 Dc-dc converter

Publications (1)

Publication Number Publication Date
JPH01318544A true JPH01318544A (en) 1989-12-25

Family

ID=15527656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15185188A Pending JPH01318544A (en) 1988-06-20 1988-06-20 Dc-dc converter

Country Status (1)

Country Link
JP (1) JPH01318544A (en)

Similar Documents

Publication Publication Date Title
JP4400958B2 (en) Control of power transfer in flyback converters by modulating off-phase in function of load
US6885176B2 (en) PWM control circuit for the post-adjustment of multi-output switching power supplies
US5532577A (en) Method and apparatus for multiple output regulation in a step-down switching regulator
KR20060127006A (en) Power converter having improved control
JPS6013469A (en) Dc/dc converter
JPH09322433A (en) Ups built-in power supply equipment
JPH11235025A (en) Switching regulator control circuit of pwm system and switching regulator
US4352153A (en) Regulated converter with volt-balancing control circuit
US5668704A (en) Self-exciting flyback converter
JP2001016851A (en) Switching power supply unit
JPH01318544A (en) Dc-dc converter
JPH08214548A (en) Parallel operating apparatus for switching power source
JPH049616Y2 (en)
JPH1039936A (en) Multi-output power supplying device
JPS60226772A (en) Switching power source
JP4432279B2 (en) Switching power supply
JPH0744794B2 (en) DC power battery backup device
JP2576137B2 (en) DC voltage detection circuit of inverter device
JP2001025246A (en) Standby power reducing circuit for dc-dc converter
JP2982930B2 (en) DC / DC converter
JPH06133553A (en) Control circuit for pwm converter
SU1741238A1 (en) Stabilized converter
SU849395A1 (en) Stabilized static dc-to-ac voltage converter
JPH0636650B2 (en) Overvoltage protection circuit for switching regulator
JPH02228248A (en) Switching power source