JPH0131735B2 - - Google Patents
Info
- Publication number
- JPH0131735B2 JPH0131735B2 JP57121616A JP12161682A JPH0131735B2 JP H0131735 B2 JPH0131735 B2 JP H0131735B2 JP 57121616 A JP57121616 A JP 57121616A JP 12161682 A JP12161682 A JP 12161682A JP H0131735 B2 JPH0131735 B2 JP H0131735B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- counter
- received information
- flip
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010365 information processing Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003909 pattern recognition Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置間で受信する情報を識別
しその情報を保護する回路に関する。
しその情報を保護する回路に関する。
電話交換機等の情報処理装置に於いて、親局か
ら無人の遠隔局のシステム制御（例えばイニシヤ
ルプログラムロード、フアイルダンプ等）を行う
場合、従来はその制御機能単位に制御線を備えて
いた。
ら無人の遠隔局のシステム制御（例えばイニシヤ
ルプログラムロード、フアイルダンプ等）を行う
場合、従来はその制御機能単位に制御線を備えて
いた。
上述のように制御機能単位に制御線を備えてい
るため、局間のインタフエースが増え経済的損失
であるばかりでなくシステムの信頼性の低下につ
ながつていた。
るため、局間のインタフエースが増え経済的損失
であるばかりでなくシステムの信頼性の低下につ
ながつていた。
かかる問題点を改善する為、従来デイジタル伝
送を利用し遠隔局制御用の信号を他のデイジタル
情報と一緒に伝送する方式が提案されているがこ
の方式も高価になるという問題点があつた。
送を利用し遠隔局制御用の信号を他のデイジタル
情報と一緒に伝送する方式が提案されているがこ
の方式も高価になるという問題点があつた。
本発明の目的は、この様な方式に於いて送り側
が種々の遠隔制御情報を一定時間以上送出しか
つ、制御情報と別な制御情報との区切りとして特
定のビツトパターンを一定時間以上送出する場合
に、確実に制御情報を識別出来かつ、デイジタル
伝送特有のランダムノイズやバーストノイズによ
るデータ破壊に対し受信時に制御情報と区別して
除去する情報保護性の高い経済的な情報保護回路
を提供することにある。
が種々の遠隔制御情報を一定時間以上送出しか
つ、制御情報と別な制御情報との区切りとして特
定のビツトパターンを一定時間以上送出する場合
に、確実に制御情報を識別出来かつ、デイジタル
伝送特有のランダムノイズやバーストノイズによ
るデータ破壊に対し受信時に制御情報と区別して
除去する情報保護性の高い経済的な情報保護回路
を提供することにある。
本発明の情報保護回路は、受信情報からのワー
ド同期クロツクの整数倍の間隔で今回受信情報と
前回受信情報を保持する手段と、該保持手段によ
り前回受信情報と今回受信情報とを比較する第１
の比較手段と、前記保持手段により保持された今
回受信情報と特定データとを比較する第２の比較
手段と、前記２つの比較手段の各々の比較が同時
に一致した時のみ第１のカウンタをアツプし、こ
の第１のカウンタが特定の値になつた時イネーブ
ル信号を出力する手段と、前記第１の比較手段に
よる比較が一致し、同時に第２の比較手段による
比較が一致しない場合で、前記イネーブル信号が
存在する場合にのみ第２のカウンタをアツプし、
この第２のカウンタが特定の値になつた時前記保
持手段により保持された受信情報を有効にすると
ともに前記第１および第２のカウンタの初期設定
を行う手段とを備えている。
ド同期クロツクの整数倍の間隔で今回受信情報と
前回受信情報を保持する手段と、該保持手段によ
り前回受信情報と今回受信情報とを比較する第１
の比較手段と、前記保持手段により保持された今
回受信情報と特定データとを比較する第２の比較
手段と、前記２つの比較手段の各々の比較が同時
に一致した時のみ第１のカウンタをアツプし、こ
の第１のカウンタが特定の値になつた時イネーブ
ル信号を出力する手段と、前記第１の比較手段に
よる比較が一致し、同時に第２の比較手段による
比較が一致しない場合で、前記イネーブル信号が
存在する場合にのみ第２のカウンタをアツプし、
この第２のカウンタが特定の値になつた時前記保
持手段により保持された受信情報を有効にすると
ともに前記第１および第２のカウンタの初期設定
を行う手段とを備えている。
以下、図面を参照して本発明の実施例を説明す
る。
る。
第１図は本発明の一実施例を示すブロツク図で
ある。第１図において、受信情報のワード同期ク
ロツクを受信する端子１と、受信同期クロツクの
整数倍のクロツクを供給するタイマ２と、ｎ本の
制御情報受信端子３と、受信情報をタイマクロツ
クでラツチする遅延型フリツプフロツプ（FF）
４及び５と、該フリツプフロツプ（FF）４及び
５の出力を比較する排他的論理和回路６と、FF
５の出力と特定のデータ（この場合は１）とを比
較する排他的論理和回路７と、これら排他的論理
和回路６と７の出力が０である場合にのみカウン
トアツプされる第１のカウンタ８と、この第１の
カウンタ８の値が特定の値になつた時、出力され
るキヤリーを保持するフリツプフロツプ９と、排
他的論理和回路６の出力が０、排他的論理和回路
７の出力が１、およびフリツプフロツプ９の出力
が１の場合にのみカウントアツプされる第２のカ
ウンタ１１と、この第２のカウンタ１１の値が特
定の値になつた時出力されるキヤリー信号１２に
よつてイネーブルされ前記遅延形フリツプフロツ
プ４の出力をデコードするデコーダ１３から構成
される。なお、前記フリツプフロツプ４，５はマ
スタスレーブ方式のフリツプフロツプであり、マ
スタ側でラツチを準備し、スレーブ側でラツチを
完了する。
ある。第１図において、受信情報のワード同期ク
ロツクを受信する端子１と、受信同期クロツクの
整数倍のクロツクを供給するタイマ２と、ｎ本の
制御情報受信端子３と、受信情報をタイマクロツ
クでラツチする遅延型フリツプフロツプ（FF）
４及び５と、該フリツプフロツプ（FF）４及び
５の出力を比較する排他的論理和回路６と、FF
５の出力と特定のデータ（この場合は１）とを比
較する排他的論理和回路７と、これら排他的論理
和回路６と７の出力が０である場合にのみカウン
トアツプされる第１のカウンタ８と、この第１の
カウンタ８の値が特定の値になつた時、出力され
るキヤリーを保持するフリツプフロツプ９と、排
他的論理和回路６の出力が０、排他的論理和回路
７の出力が１、およびフリツプフロツプ９の出力
が１の場合にのみカウントアツプされる第２のカ
ウンタ１１と、この第２のカウンタ１１の値が特
定の値になつた時出力されるキヤリー信号１２に
よつてイネーブルされ前記遅延形フリツプフロツ
プ４の出力をデコードするデコーダ１３から構成
される。なお、前記フリツプフロツプ４，５はマ
スタスレーブ方式のフリツプフロツプであり、マ
スタ側でラツチを準備し、スレーブ側でラツチを
完了する。
次にかかる構成の情報保護回路の動作を説明す
る。まず装置動作の前提として送信側情報処理装
置よりデイジタル回線を通じ、制御情報が一定時
間特定ビツトパターン（これも制御情報の区切り
として一定時間以上送出される）をはさんで送出
され、これがシリパラ変換を含むタイミング制御
回路（図示せず）により第２図に示す様なタイミ
ング形態で第１図に示す端子３、端子１に各々制
御情報Ｓ及び同期クロツクCLKが供給されるも
のとする。本発明の情報保護回路は特定ビツトパ
ターンを認知する動作から始まり、これを認知し
た時、次に制御信号の認知動作を行う。したがつ
て端子３から入力される情報Ｓは、タイマ２によ
り入力情報の同期クロツクの整数倍（倍率は信号
回線の同期くずれ時間やエラーレートにより決め
られる）の間隔でフリツプフロツプ（FF）４に
ラツチされる。このフリツプフロツプ（FF）４
に前回ラツチされた内容はフリツプフロツプ
（FF）５にラツチされる。このフリツプフロツプ
（FF）４とフリツプフロツプFF５の内容は排他
的論理和回路６で比較されるとともにフリツプフ
ロツプ（FF）５の内容が第２の排他的論理和回
路７で特定ビツト（実施例ではオール１）と比較
される。排他的論理和回路６と７での比較が一致
した場合にカウンタ８がカウントアツプされる。
このカウンタ８が一定の値（値は２以上で情報確
認に必要な最低限の値が決められる）に達する
と、キヤリーによりフリツプフロツプ９がセツト
され、特定ビツトパターン即ち、制御情報間の区
切りであることを認知したとして信号線１０が１
となる。特定ビツトパターンの後、第２図に示す
様に制御情報が入力されはじめると、前記と同様
タイマからのクロツクでフリツプフロツプ（FF）
４，５にこの制御情報がラツチされ、特定ビツト
パターンのときと同様に排他的論理和回路６でフ
リツプフロツプ４，５の内容が比較される。同時
に排他的論理和回路７で特定ビツトパターンとフ
リツプフロツプFF５の内容が比較される。
る。まず装置動作の前提として送信側情報処理装
置よりデイジタル回線を通じ、制御情報が一定時
間特定ビツトパターン（これも制御情報の区切り
として一定時間以上送出される）をはさんで送出
され、これがシリパラ変換を含むタイミング制御
回路（図示せず）により第２図に示す様なタイミ
ング形態で第１図に示す端子３、端子１に各々制
御情報Ｓ及び同期クロツクCLKが供給されるも
のとする。本発明の情報保護回路は特定ビツトパ
ターンを認知する動作から始まり、これを認知し
た時、次に制御信号の認知動作を行う。したがつ
て端子３から入力される情報Ｓは、タイマ２によ
り入力情報の同期クロツクの整数倍（倍率は信号
回線の同期くずれ時間やエラーレートにより決め
られる）の間隔でフリツプフロツプ（FF）４に
ラツチされる。このフリツプフロツプ（FF）４
に前回ラツチされた内容はフリツプフロツプ
（FF）５にラツチされる。このフリツプフロツプ
（FF）４とフリツプフロツプFF５の内容は排他
的論理和回路６で比較されるとともにフリツプフ
ロツプ（FF）５の内容が第２の排他的論理和回
路７で特定ビツト（実施例ではオール１）と比較
される。排他的論理和回路６と７での比較が一致
した場合にカウンタ８がカウントアツプされる。
このカウンタ８が一定の値（値は２以上で情報確
認に必要な最低限の値が決められる）に達する
と、キヤリーによりフリツプフロツプ９がセツト
され、特定ビツトパターン即ち、制御情報間の区
切りであることを認知したとして信号線１０が１
となる。特定ビツトパターンの後、第２図に示す
様に制御情報が入力されはじめると、前記と同様
タイマからのクロツクでフリツプフロツプ（FF）
４，５にこの制御情報がラツチされ、特定ビツト
パターンのときと同様に排他的論理和回路６でフ
リツプフロツプ４，５の内容が比較される。同時
に排他的論理和回路７で特定ビツトパターンとフ
リツプフロツプFF５の内容が比較される。
次に排他的論理和回路６の比較が一致し、排他
的論理和回路７の比較が一致しない場合で前期信
号線１０が１の場合カウンタ１１がカウントアツ
プされる。このカウンタ１１が一定の値（値はカ
ウンタ８と同様な理由で決められる）に達すると
即ち制御情報が認知されると、キヤリーが信号線
１２に出力されデコーダ１３がイネーブルされ
る。デコーダ１３には現在受信した制御情報をラ
ツチしているフリツプフロツプFF４の出力が入
力されており、この信号がデコードされて、シス
テムの制御信号として出力される。カウンタ１１
のキヤリー信号によりカウンタ８、自己カウンタ
１１及びフリツプフロツプ（FF）９は初期設定
され、再び保護回路は特定ビツトパターン認知動
作を始める。認知できると前記同様に次の制御情
報の認知動作を始める。以下これをくり返す。
的論理和回路７の比較が一致しない場合で前期信
号線１０が１の場合カウンタ１１がカウントアツ
プされる。このカウンタ１１が一定の値（値はカ
ウンタ８と同様な理由で決められる）に達すると
即ち制御情報が認知されると、キヤリーが信号線
１２に出力されデコーダ１３がイネーブルされ
る。デコーダ１３には現在受信した制御情報をラ
ツチしているフリツプフロツプFF４の出力が入
力されており、この信号がデコードされて、シス
テムの制御信号として出力される。カウンタ１１
のキヤリー信号によりカウンタ８、自己カウンタ
１１及びフリツプフロツプ（FF）９は初期設定
され、再び保護回路は特定ビツトパターン認知動
作を始める。認知できると前記同様に次の制御情
報の認知動作を始める。以下これをくり返す。
本発明の情報保護回路はフリツプフロツプFF
４，FF５のクロツクとしてタイマ２により受信
同期クロツクの整数倍を用いているため、第２図
の信号S′のＡのようなランダムノイズにそう遇す
る確率は減少する。また第２図Ｂのようなバース
トノイズそう遇したとしても１回だけの確率が高
く、以降正常に受信できる確率が高いためこれら
ノイズにより破壊されたデータをラツチする確率
は減る。仮にフリツプフロツプFF４に破壊デー
タをラツチしても第１の排他的論理和回路６によ
るフリツプフロツプFF４とフリツプフロツプFF
５の比較出力が出ないため、カウンタ８やカウン
タ１１はカウントアツプされず正常な情報が続く
場合のみカウントアツプする様な構成となつてい
る。逆にカウンタ８やカウンタ１１がオーバフロ
ーした時は確実に特定ビツトパターンや制御情報
を誤りなく受信した場合と言える。
４，FF５のクロツクとしてタイマ２により受信
同期クロツクの整数倍を用いているため、第２図
の信号S′のＡのようなランダムノイズにそう遇す
る確率は減少する。また第２図Ｂのようなバース
トノイズそう遇したとしても１回だけの確率が高
く、以降正常に受信できる確率が高いためこれら
ノイズにより破壊されたデータをラツチする確率
は減る。仮にフリツプフロツプFF４に破壊デー
タをラツチしても第１の排他的論理和回路６によ
るフリツプフロツプFF４とフリツプフロツプFF
５の比較出力が出ないため、カウンタ８やカウン
タ１１はカウントアツプされず正常な情報が続く
場合のみカウントアツプする様な構成となつてい
る。逆にカウンタ８やカウンタ１１がオーバフロ
ーした時は確実に特定ビツトパターンや制御情報
を誤りなく受信した場合と言える。
以上述べた様に、本発明は経済的にシステム信
頼性の高いデイジタル通信を利用して遠隔局等の
システム制御情報を送る方式に適しており、送り
側が一定の条件、即ち一定時間以上の制御情報を
送出し制御情報と別な制御情報の間に区切りを示
す一定時間以上の特定ビツトパターンを送るよう
にすれば確実に制御情報や区切り情報を認識出
来、且つランダムノイズやバーストノイズから正
常な情報を保護する信頼性の高い情報保護回路で
ある。
頼性の高いデイジタル通信を利用して遠隔局等の
システム制御情報を送る方式に適しており、送り
側が一定の条件、即ち一定時間以上の制御情報を
送出し制御情報と別な制御情報の間に区切りを示
す一定時間以上の特定ビツトパターンを送るよう
にすれば確実に制御情報や区切り情報を認識出
来、且つランダムノイズやバーストノイズから正
常な情報を保護する信頼性の高い情報保護回路で
ある。
第１図は本発明の一実施例を示す回路図、第２
図は第１図に示す制御情報受信端子及び同期クロ
ツク入力端子に入力される制御情報や特定ビツト
パターン及び同期クロツクのタイミング波形図で
ある。 １……受信情報同期クロツク入力端子、２……
タイマ、３……制御情報受信端子、４，５……フ
リツプフロツプ、６，７……排他的論理和回路、
８，１１……カウンタ、９……フリツプフロツ
プ、１３……デコーダ、１０……フリツプフロツ
プの出力信号、１２……カウンタの出力信号。
図は第１図に示す制御情報受信端子及び同期クロ
ツク入力端子に入力される制御情報や特定ビツト
パターン及び同期クロツクのタイミング波形図で
ある。 １……受信情報同期クロツク入力端子、２……
タイマ、３……制御情報受信端子、４，５……フ
リツプフロツプ、６，７……排他的論理和回路、
８，１１……カウンタ、９……フリツプフロツ
プ、１３……デコーダ、１０……フリツプフロツ
プの出力信号、１２……カウンタの出力信号。
Claims (1)
- 【特許請求の範囲】 １ 他の情報処理装置から送られてくる一定時間
以上連続する特定ビツトパターンと、この特定ビ
ツトパターンの後に一定時間以上連続する制御情
報を受信する情報処理装置に於いて、 受信情報同期クロツクの整数倍の間隔でデータ
を受信し今回受信情報と前回受信情報を保持する
手段と、 前記保持された前回受信情報と今回受信情報と
を比較する第１の比較手段と、 前記保持された前回受信情報と特定のデータと
比較する第２の比較手段と、 次の情報受信までに前記各々の比較手段による
比較がいずれも一致したときのみ第１のカウンタ
をアツプしこの第１のカウンタが特定の値になつ
た時にイネーブル信号を出力する手段と、 次の情報受信までに前回受信情報と今回受信情
報の比較が一致し同時に前記前回受信情報と前記
特定のデータとの比較が一致しない場合で前記イ
ネーブル信号が存在する場合にのみ第２のカウン
タをアツプし、この第２のカウンタが特定の値に
なつた時に前記今回受信情報を保持する手段に保
持された受信情報を有効にするとともに前記第１
および第２のカウンタの初期設定を行う手段と、 を備えることを特徴とする情報保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57121616A JPS5912645A (ja) | 1982-07-13 | 1982-07-13 | 情報保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57121616A JPS5912645A (ja) | 1982-07-13 | 1982-07-13 | 情報保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5912645A JPS5912645A (ja) | 1984-01-23 |
| JPH0131735B2 true JPH0131735B2 (ja) | 1989-06-27 |
Family
ID=14815658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57121616A Granted JPS5912645A (ja) | 1982-07-13 | 1982-07-13 | 情報保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5912645A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5177106A (ja) * | 1974-12-27 | 1976-07-03 | Nippon Electric Co | Deijitarufugohanteikairo |
| JPS56116349A (en) * | 1980-02-20 | 1981-09-12 | Hitachi Ltd | Information transmission system |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5162707U (ja) * | 1974-11-11 | 1976-05-18 |
-
1982
- 1982-07-13 JP JP57121616A patent/JPS5912645A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5177106A (ja) * | 1974-12-27 | 1976-07-03 | Nippon Electric Co | Deijitarufugohanteikairo |
| JPS56116349A (en) * | 1980-02-20 | 1981-09-12 | Hitachi Ltd | Information transmission system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5912645A (ja) | 1984-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4592072A (en) | Decoder for self-clocking serial data communications | |
| US4009469A (en) | Loop communications system with method and apparatus for switch to secondary loop | |
| US4368512A (en) | Advanced data link controller having a plurality of multi-bit status registers | |
| EP0124594B1 (en) | Method and apparatus for transmitting and receiving data messages | |
| US4225919A (en) | Advanced data link controller | |
| US4369516A (en) | Self-clocking data transmission system | |
| US4450572A (en) | Interface for serial data communications link | |
| US4259663A (en) | Contention interference detection by comparison of transmitted and received signal information | |
| US4346440A (en) | Advanced data link controller | |
| US3889236A (en) | Interface system with two connecting lines | |
| EP0040632B1 (en) | Data processing system with serial data transmission between subsystems | |
| EP0130206B1 (en) | Method and apparatus for bus contention resolution | |
| US4271523A (en) | Contention interference detection in data communication receiver | |
| US3891804A (en) | Asynchronous data transmission arrangement | |
| US4750176A (en) | Single-channel communication bus system and station for use in such system | |
| US5077552A (en) | Interface for coupling audio and video equipment to computer | |
| US4584575A (en) | Method and device for the asynchronous series communication on the multipoint type of a plurality of logic transceivers | |
| JP2812665B2 (ja) | 通信網のデータ衝突検出回路および検出方法 | |
| US4975907A (en) | Method and device for the asynchronous transmission of data by packets | |
| US3546592A (en) | Synchronization of code systems | |
| EP0393952B1 (en) | Apparatus and method for proper decoding in an encoder/decoder | |
| US5101198A (en) | Method and device for the transmission of data between stations of a communications network, in particular for motor vehicles | |
| JPH0131735B2 (ja) | ||
| EP0479607B1 (en) | Method and arrangement for detecting framing bit sequence in digital data communications system | |
| US4255813A (en) | Dicode transmission system |