JPH01307971A - Noise eliminating circuit - Google Patents
Noise eliminating circuitInfo
- Publication number
- JPH01307971A JPH01307971A JP13871888A JP13871888A JPH01307971A JP H01307971 A JPH01307971 A JP H01307971A JP 13871888 A JP13871888 A JP 13871888A JP 13871888 A JP13871888 A JP 13871888A JP H01307971 A JPH01307971 A JP H01307971A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- emphasis
- operational amplifier
- recording
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006835 compression Effects 0.000 claims abstract description 9
- 238000007906 compression Methods 0.000 claims abstract description 9
- 230000009467 reduction Effects 0.000 claims abstract description 6
- 238000001514 detection method Methods 0.000 claims description 16
- 230000005236 sound signal Effects 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 101000583616 Homo sapiens Polyhomeotic-like protein 2 Proteins 0.000 description 1
- 102100030903 Polyhomeotic-like protein 2 Human genes 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Abstract
Description
【発明の詳細な説明】
[発明の目的〕
(産業上の利用分野)
この発明は、例えば磁気テープ等の記録媒体に情報信号
を記録したり、記録媒体から再生する場合に、信号の圧
縮、伸長を行なう雑音除去回路の改良に関する。[Detailed Description of the Invention] [Objective of the Invention] (Industrial Application Field) The present invention is directed to the compression and This paper relates to improvements in noise removal circuits that perform decompression.
(従来の技術)
周知のように、例えばVH3方式の高音質(HI Fi
)ビデオテープレコーダ(VTR)にあっては、音声
信号をテープ等の記録媒体に記録したり、記録媒体から
再生する場合に、信号の圧縮、伸長を行なって雑音除去
を行なうようにしている。第3図は、このような従来の
雑音除去回路を示している。この雑音除去回路は、記録
時に記録信号を振幅圧縮して記録媒体に記録し、再生時
に再生信号を伸長して導出する機能を有し、記録媒体の
特性によって生じる雑音を低減させる作用をもっている
。(Prior Art) As is well known, for example, the high sound quality of VH3 system (HI Fi
) In a video tape recorder (VTR), when recording an audio signal on a recording medium such as a tape or reproducing it from a recording medium, the signal is compressed and expanded to remove noise. FIG. 3 shows such a conventional noise removal circuit. This noise removal circuit has a function of compressing the amplitude of a recorded signal and recording it on a recording medium during recording, and expanding and deriving a reproduced signal during reproduction, and has the function of reducing noise caused by the characteristics of the recording medium.
記録時において、VTRの入出力信号処理部11から出
力される記録信号VINRは、記録再生スイッチ12を
介して、演算増幅器13の正入力端+に供給される。こ
の演算増幅器13の出力は、NR(ノイズリダクション
)ディエンファシス回路14及び可変利得回路(以下G
CAという)15よりなる帰還路を経由した後、記録再
生スイッチ1Bを介して演算増幅器13の負入力端一に
帰還される。同時に、演算増幅器13の出力は、ピーク
検波回路17で振幅検波されて、GCA15の制御電圧
となる。During recording, the recording signal VINR output from the input/output signal processing section 11 of the VTR is supplied to the positive input terminal + of the operational amplifier 13 via the recording/reproducing switch 12 . The output of this operational amplifier 13 is connected to an NR (noise reduction) de-emphasis circuit 14 and a variable gain circuit (hereinafter G
After passing through a feedback path consisting of CA) 15, the signal is fed back to the negative input terminal of the operational amplifier 13 via the recording/reproducing switch 1B. At the same time, the output of the operational amplifier 13 is subjected to amplitude detection by the peak detection circuit 17 and becomes a control voltage for the GCA 15.
このため、演算増幅器13からは、記録信号VINRを
1/2に振幅圧縮した信号が出力される。Therefore, the operational amplifier 13 outputs a signal whose amplitude is compressed to 1/2 of the recording signal VINR.
この信号は、FMエンファシス回路18によりエンファ
シス処理が施されて出力信号VORとなり、FM処理部
19を介してヘッド20により図示しないテープに記録
される。This signal is subjected to emphasis processing by the FM emphasis circuit 18 to become an output signal VOR, which is recorded on a tape (not shown) by the head 20 via the FM processing section 19.
NRノイズリダクション回路14. G CA 15.
ピーク検波回路17及びFMエンファシス回路■8
の周波数特性及びその伝達関数が、それぞれ第3図に示
すようになっているとして総合の伝達関数を計算する。NR noise reduction circuit 14. G CA 15.
Peak detection circuit 17 and FM emphasis circuit ■8
The overall transfer function is calculated assuming that the frequency characteristics and its transfer function are as shown in FIG.
まず、演算増幅器13の出力端から負入力端一までの帰
還路については、演算増幅器13のゲインを無限大と仮
定し、負入力端一が記録信号VINHに等しいとすると
、
VINR−(GGCA /HNR−)IFM) VOR
・・・(1)となる。また、ピーク検波回路17の経路
については、ピーク検波出力に対するGCA15の利得
の比例定数をαとすると、
GGCA −a (HWH/ HFM) VOR・(2
)となる。First, regarding the feedback path from the output terminal of the operational amplifier 13 to the negative input terminal 1, assuming that the gain of the operational amplifier 13 is infinite and that the negative input terminal 1 is equal to the recording signal VINH, VINR-(GGCA / HNR-)IFM) VOR
...(1). Regarding the path of the peak detection circuit 17, if α is the proportional constant of the gain of the GCA 15 with respect to the peak detection output, GGCA -a (HWH/HFM) VOR・(2
).
(1)式と(2)式とを連立して解くと、VOR−HF
M [(1/ a) (HNR/HWE) VINR
]”・・・(3)
を得る。(3)式より、記録信号VINHの振幅が1/
2に対数圧縮されていることが確認される。When equations (1) and (2) are solved simultaneously, VOR-HF
M [(1/ a) (HNR/HWE) VINR
]”...(3) is obtained. From equation (3), the amplitude of the recording signal VINH is 1/
It is confirmed that the logarithm has been compressed to 2.
再生時において、ベツド20で読み取られFM処理部1
9から出力される再生信号VINPは、FMディエンフ
ァシス回路21及び記録再生スイッチ12を介して、演
算増幅器13の正入力端子に供給される。During playback, it is read by the bed 20 and sent to the FM processing unit 1.
The reproduced signal VINP outputted from the FM de-emphasis circuit 21 and the recording/reproducing switch 12 is supplied to the positive input terminal of the operational amplifier 13 .
この演算増幅器13は、再生時に、記録再生スイッチ1
6が図示と逆の切換位置となるため、その出力端と負入
力端一とが接続され、ボルテージホロワとして用いられ
る。This operational amplifier 13 is connected to the recording/reproducing switch 1 during reproduction.
6 is in a switching position opposite to that shown in the figure, so its output terminal and negative input terminal 1 are connected and used as a voltage follower.
このボルテージホロワ出力は、記録時に帰還路となって
いたNRディエンファシス回路■4及びG CA 15
を介して出力信号■OPとなり、入出力信号処理部11
を介して音声再生に供される。同時に、ボルテージホロ
ワ出力は、ピーク検波回路17で振幅検波されて、G
CA 15の制御電圧となる。This voltage follower output is connected to the NR de-emphasis circuit 4 and G CA 15, which served as a return path during recording.
The output signal becomes the OP via the input/output signal processing section 11.
is used for audio playback. At the same time, the voltage follower output is amplitude-detected by the peak detection circuit 17, and the G
This is the control voltage for CA15.
このように、記録時に演算増幅器18の帰還路となって
いたNRディエンファシス回路14及びGCA15が、
再生時には、直接の信号経路中に介在されることになる
。このため、記録時の1/2対数対数圧作動対し、再生
時には、2倍の対数伸長動作が行なわれる。In this way, the NR de-emphasis circuit 14 and GCA 15, which were the feedback path of the operational amplifier 18 during recording,
During playback, it will be inserted into the direct signal path. Therefore, in contrast to the 1/2 logarithmic pressure operation during recording, twice the logarithmic expansion operation is performed during reproduction.
FMディエンファシス回路21の周波数特性及びその伝
達関数が、第3図に示すようになっているとして、記録
時と同様に再生時の総合の伝達関数を計算する。まず、
FMディエンファシス回路21からGCA15までの信
号経路については、VOP−(GGCA/HNR−HF
M”)VINP ・(4)となる。また、ピーク検
波回路17の経路については1.記録時と同様に、ピー
ク検波出力に対するG CA 15の利得の比例定数を
αとすると、GGCA −a (HWE/HP)I )
VINP −=C5)となる。Assuming that the frequency characteristics of the FM de-emphasis circuit 21 and its transfer function are as shown in FIG. 3, the overall transfer function during reproduction is calculated in the same manner as during recording. first,
Regarding the signal path from FM de-emphasis circuit 21 to GCA15, VOP-(GGCA/HNR-HF
M") VINP (4). Also, regarding the path of the peak detection circuit 17, 1. As in the case of recording, if α is the proportional constant of the gain of G CA 15 with respect to the peak detection output, then GGCA -a ( HWE/HP)I)
VINP −=C5).
(4)式と(5)式とを連立して解くと、V 0P−(
1/ HFM″2)[α(RWE/HNR)IVINP
2・・・(6)
を得る。(6)式より、再生信号VINPの振幅が2倍
に対数伸長されていることが確認される。When equations (4) and (5) are solved simultaneously, V 0P-(
1/ HFM″2) [α(RWE/HNR) IVINP
2...(6) is obtained. From equation (6), it is confirmed that the amplitude of the reproduced signal VINP is logarithmically expanded by twice.
ここで、記録再生系を通して考えた場合、理論的には、
V INP −V OR−(7)
となるはずであるから、(3)式、(6)式及び(7)
式を連立させて、記録信号VINRと出力信号vOPど
の関係について解くと、
VOP−(Hr’M/HI’M−) 2VINR・・・
(8)となる。(8)式から明らかなように、FMエン
ファシス回路18の伝達特性HFMとFMディエンファ
シスロ路21の伝達特性HI’M”とが完全に逆の関係
にあれば、つまり、
HPM−HPM−
であれば、(8)式は、
V OP−V INR・・・(9)
となって、記録再生系で記録波形が完全に再現できるこ
とになる。Here, when considering the recording and reproducing system, theoretically, V INP - V OR - (7) should be obtained, so equations (3), (6), and (7)
If we combine the equations and solve the relationship between the recording signal VINR and the output signal vOP, we get: VOP-(Hr'M/HI'M-) 2VINR...
(8) becomes. As is clear from equation (8), if the transfer characteristic HFM of the FM emphasis circuit 18 and the transfer characteristic HI'M of the FM de-emphasis path 21 are in a completely opposite relationship, that is, HPM-HPM-. If so, the equation (8) becomes V OP - V INR (9), and the recorded waveform can be perfectly reproduced in the recording/reproducing system.
ところが、実際には、FMエンファシス回路18とFM
ディエンファシス回路21とは独立して設けられること
が多く、両者の伝達関数は完全に逆特性にはな、らない
もので、信号波形を完全に再現することができないとい
う問題が生じている。However, in reality, the FM emphasis circuit 18 and the FM
It is often provided independently of the de-emphasis circuit 21, and the transfer functions of the two do not have completely opposite characteristics, resulting in the problem that the signal waveform cannot be completely reproduced.
そこで、従来より、第3図の点線で囲んだ部分を、第4
図に示すような構成に置き代えることが考えられている
。記録時には、記録再生スイッチ22を図示の切換位置
とし、FMディエンファシス回路23を演算増幅器24
の帰還路に介在させて、演算増幅器13の出力にエンフ
ァシス処理を施し出力信号VORを得るとともに、再生
時には、記録再生スイッチ22を図示と逆の切換位置と
し、再生信号VINPに対して、上記FMディエンファ
シス回路22によってディエンファシス処理を施すよう
にしたものである。Therefore, conventionally, the part surrounded by the dotted line in Figure 3 was
It is being considered to replace it with a configuration as shown in the figure. During recording, the recording/reproducing switch 22 is set to the illustrated switching position, and the FM de-emphasis circuit 23 is switched to the operational amplifier 24.
Emphasis processing is performed on the output of the operational amplifier 13 to obtain the output signal VOR, and at the time of reproduction, the recording/reproducing switch 22 is set to the opposite position to that shown in the figure, and the above-mentioned FM A de-emphasis circuit 22 performs de-emphasis processing.
このような構成によれば、演算増幅器24を用いて時定
数の共同化を図りつつ、エンファシス処理とディエンフ
ァシス処理とに、同じFMディエンファシス回路23を
用いているので、エンファシス特性とディエンファシス
特性とが完全に逆の関係となるように設定することがで
き、記録波形を完全に再現できるようになる。According to such a configuration, the same FM de-emphasis circuit 23 is used for emphasis processing and de-emphasis processing while the operational amplifier 24 is used to share the time constant, so that the emphasis characteristics and de-emphasis characteristics are can be set so that they have a completely opposite relationship, making it possible to perfectly reproduce the recorded waveform.
しかしながら、第4図に示したような手段では、記録再
生スイッチ22と演算増幅器24とが新たに必要となる
ため、部品点数が多く構成が大型化し経済的に不利にな
るという問題が生じる。However, with the means shown in FIG. 4, since the recording/reproducing switch 22 and the operational amplifier 24 are newly required, there arises a problem that the number of parts is large and the structure becomes large, which is economically disadvantageous.
(発明が解決しようとする課題)
以上のように、従来の雑音除去回路では、エンファシス
特性とディエンファシス特性とに、構成上実用に供し得
る範囲で完全に逆の関係をもたせることが困難であり、
記録信号波形を完全に再現することができないという問
題を有している。(Problems to be Solved by the Invention) As described above, in conventional noise removal circuits, it is difficult to provide a completely opposite relationship between emphasis characteristics and de-emphasis characteristics within a practical range due to the configuration. ,
The problem is that the recorded signal waveform cannot be completely reproduced.
そこで、この発明は上記事情を考慮してなされたもので
、記録信号波形を完全に再現すること力(でき、しかも
構成簡易にして経済的に有利である極めて良好な雑音除
去回路を提供することを目的とする。Therefore, the present invention has been made in consideration of the above circumstances, and it is an object of the present invention to provide an extremely good noise removal circuit that is capable of perfectly reproducing the recorded signal waveform, has a simple configuration, and is economically advantageous. With the goal.
[発明の構成コ
(課題を解決するための手段)
この発明は、記録状態及び再生状態で記゛録信号及び再
生信号が選択的に一方の入力端に供給される演算増幅器
と、記録状態で演算増幅器の出力端と他方の入力端との
間に介在されて帰還路を構成し、演算増幅器から記録信
号を圧縮した信号を発生させるとともに、再生状態で演
算増幅器の帰還路から外れ再生信号を伸長した信号を発
生する圧縮伸長回路と、この圧縮伸長回路の入力端と演
算増幅器の出力端との間に介在され、記録状態で圧縮伸
長回路とともに演算増幅器の帰還路を構成して演算増幅
器の出力にエンファシス特性をもたせ、再生状態で演算
増幅器を介して出力される再生信号にディエンファシス
特性をもたせるディエンファシス回路とを備えるように
構成したものである。[Structure of the Invention (Means for Solving the Problem) This invention provides an operational amplifier to which a recording signal and a reproduction signal are selectively supplied to one input terminal in a recording state and a reproduction state, and an operational amplifier in which a recording signal and a reproduction signal are selectively supplied to one input terminal in a recording state and a reproduction state It is interposed between the output end of the operational amplifier and the other input end to form a feedback path, and the operational amplifier generates a signal that is a compressed recording signal. A compression/expansion circuit that generates an expanded signal is interposed between the input terminal of this compression/expansion circuit and the output terminal of the operational amplifier, and in the recording state, together with the compression/expansion circuit, constitutes a return path of the operational amplifier. The device is configured to include a de-emphasis circuit that gives an emphasis characteristic to the output and a de-emphasis characteristic to the reproduced signal outputted via the operational amplifier in the reproduction state.
(作用)
上記のような構成によれば、同じディエンファシス回路
を使用してエンファシス特性とディエンファシス特性と
を得られるようにしたので、記録信号波形を完全に再現
することができる。また、従来のように、新たに記録再
生スイッチや演算増幅器等を設置する必要がなく、構成
が簡易で経済的に有利とすることができる。(Function) According to the above configuration, the same de-emphasis circuit can be used to obtain the emphasis characteristic and the de-emphasis characteristic, so that the recording signal waveform can be perfectly reproduced. Further, there is no need to newly install a recording/reproducing switch, an operational amplifier, etc. as in the conventional case, and the configuration is simple and economically advantageous.
(実施例)
以下、この発明の一実施例について図面を参照して詳細
に説明する。第1図において、第3図と同一部分には同
一記号を付して示し、ここでは異なる部分についてのみ
述べる。すなわち、FMエンファシス回路18をなくし
、演算増幅器13の出力を直接FM処理部19に供給す
るとともに、FMディエンファシス回路21を介してN
Rディエンファシス回路14及びピーク検波回路17に
供給するようにしている。また、再生時にFM処理部1
9から出力される再生信号VINPは、記録再生スイッ
チ12を介して演算増幅器I3の正入力端子に供給され
る。(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings. In FIG. 1, the same parts as in FIG. 3 are indicated by the same symbols, and only the different parts will be described here. That is, the FM emphasis circuit 18 is eliminated, the output of the operational amplifier 13 is directly supplied to the FM processing section 19, and the output of the operational amplifier 13 is directly supplied to the FM processing section 19, and the N
The signal is supplied to the R de-emphasis circuit 14 and the peak detection circuit 17. Also, during playback, the FM processing section 1
The reproduction signal VINP outputted from 9 is supplied to the positive input terminal of the operational amplifier I3 via the recording and reproduction switch 12.
上記のような構成によれば、記録時には、演算増幅器1
3の帰還路にFMディエンファシス回路21が介在され
るため、記録信号VINRを1/2対数圧縮した後にF
Mエンファシス処理を施すことができるとともに、再生
時には、再生信号をVINP2倍の対数伸長する前に記
録時と同じFMディエンファシス回路21によってFM
ディエンファシス処理を施すことができる。According to the above configuration, during recording, the operational amplifier 1
Since the FM de-emphasis circuit 21 is interposed in the feedback path of No. 3, the F
M emphasis processing can be applied, and during playback, the same FM de-emphasis circuit 21 as used during recording performs FM de-emphasis processing before logarithmically expanding the playback signal by twice VINP.
De-emphasis processing can be performed.
このため、FMエンファシス特性とFMディエンファシ
ス特性とを完全に逆の関係となすことができ、記録波形
を完全に再現できるようになる。Therefore, the FM emphasis characteristic and the FM de-emphasis characteristic can be in a completely opposite relationship, and the recorded waveform can be perfectly reproduced.
また、回路的には、従来のFMエンファシス回路18が
なくなり、新たに記録再生スイッチや演算増幅器等を設
置することもないので、構成が簡易で小型化に適し経済
的に有利とすることができる。In addition, in terms of circuitry, the conventional FM emphasis circuit 18 is eliminated, and there is no need to newly install a recording/reproduction switch or an operational amplifier, so the configuration is simple, suitable for miniaturization, and economically advantageous. .
ここで、上記実施例の回路の伝達特性を計算すると、記
録時には、
VOR= HFM[(1/ a )(HNR/ HWE
) V INRI”・・・(10)
となり上記(3)式と一致し、再生時には、V 0P−
(1/ HPH2)[α(HWE/HNR] VINP
2・・・(11)
となって、上記(6)式で
DI”M″−HPM
とした場合と一致している。Here, when calculating the transfer characteristic of the circuit of the above example, at the time of recording, VOR=HFM[(1/a)(HNR/HWE
) V INRI”...(10), which matches the above equation (3), and during playback, V 0P-
(1/HPH2) [α(HWE/HNR] VINP
2...(11), which is consistent with the case where DI"M"-HPM is used in the above equation (6).
第2図は、この発明の他の実施例を示している。FIG. 2 shows another embodiment of the invention.
これは、演算増幅器13の出力を、NRディエンファシ
ス回路とFMディエンファシス回路とを一体化した、伝
達特性が[HPH・HNRI−1のディエンファシス回
路25を介してGCAL5に導くとともに、FMディエ
ンファシス回路21を介してピーク検波回路21に導く
ようにしたもので、伝達特性は第1図に示した実施例の
回路と全く同じである。This leads the output of the operational amplifier 13 to the GCAL 5 via the de-emphasis circuit 25, which integrates an NR de-emphasis circuit and an FM de-emphasis circuit and has a transfer characteristic of [HPH/HNRI-1], and The signal is led to the peak detection circuit 21 via the circuit 21, and the transfer characteristics are exactly the same as the circuit of the embodiment shown in FIG.
VHS7ff式のHI FI VTRのエンファシス特
性は、第1図に示したように、NRディエンファシス回
路14の伝達特性とFMディエンファシス回路21の伝
達特性とが、時定数56μsecで連続するようになっ
ている。このため、FMディエンファシスをNRディエ
ンファシスに組み込んでも、単に時定数が変わるだけで
設計変更等を行なう必要がなく素子数が増加することも
ない。また、ピーク検波回路17は、FMディエンファ
シス回路210時定数との関係で、そのフィルタ特性を
第2図に示したように変更する必要があるが、回路規模
としては第1図のものとほとんど変わることがない。As shown in FIG. 1, the emphasis characteristic of the VHS7FF type HI FI VTR is such that the transfer characteristic of the NR de-emphasis circuit 14 and the transfer characteristic of the FM de-emphasis circuit 21 are continuous with a time constant of 56 μsec. There is. Therefore, even if the FM de-emphasis is incorporated into the NR de-emphasis, the time constant simply changes, there is no need to make any design changes, and the number of elements does not increase. In addition, the filter characteristics of the peak detection circuit 17 need to be changed as shown in Figure 2 in relation to the time constant of the FM de-emphasis circuit 210, but the circuit scale is almost the same as that in Figure 1. It never changes.
ここで、FMディエンファシス回路21を完全IC(集
積回路)内蔵アクティブフィルタで構成することを考え
る。完全IC内蔵アクティブフィルタでは、IC内部で
の素子のばらつきの影響を補償するための調整回路が必
要となるが、この種の調整機能付アクティブフィルタで
は、S/Nやひずみが悪化し易くなるのが一般的である
。このため、音声信号経路中に、FMディエンファシス
回路21とNRディエンファシス回路18とが存在する
と、これらのフィルタを完全IC内蔵しようとした場合
、音声信号のS/Nやひずみが悪化してしまうものであ
る。Here, it will be considered that the FM de-emphasis circuit 21 is composed of an active filter with a complete built-in IC (integrated circuit). An active filter with a complete built-in IC requires an adjustment circuit to compensate for the effects of element variations within the IC, but this type of active filter with adjustment function tends to deteriorate S/N and distortion. is common. For this reason, if the FM de-emphasis circuit 21 and the NR de-emphasis circuit 18 are present in the audio signal path, the S/N and distortion of the audio signal will deteriorate if these filters are completely built into an IC. It is something.
ところが、第2図に示した構成では、音声信号経路中に
はNRディエンファシス回路とFMディエンファシス回
路とを一体化したディエンファシス回路25が存在して
いるだけであるので、この時定数回路を従来通りの外付
は素子で構成すれば、S/Nやひずみの悪化要因がなく
なるという利点がある。However, in the configuration shown in FIG. 2, only the de-emphasis circuit 25 that integrates the NR de-emphasis circuit and the FM de-emphasis circuit is present in the audio signal path. If the conventional external components are configured with elements, there is an advantage that there will be no cause for deterioration of S/N or distortion.
なお、ピーク検波回路15の前段のFMディエンファシ
ス回路21については、制御経路中に介在されているも
のであり、後に大容二コンデンサでビ−クホールドされ
てDC(直流)電圧を得るためだけに使用されるもので
あるから、ここでのFMディエンファシス回路21によ
るS/Nやひずみの悪化は、音声信号の品位の悪化要因
にはならない。Note that the FM de-emphasis circuit 21 in the preceding stage of the peak detection circuit 15 is interposed in the control path, and is only used to obtain a DC (direct current) voltage after peak-holding with two large-capacity capacitors. Since the FM de-emphasis circuit 21 is used here, the deterioration of S/N and distortion caused by the FM de-emphasis circuit 21 does not cause deterioration of the quality of the audio signal.
また、このFMディエンファシス回路21の極時定数は
、24μSOCよりも小さくなっているため、56μs
ecに比べて低容量で済むという利点もあり、IC内蔵
化に有利となっている。Furthermore, the polar time constant of this FM de-emphasis circuit 21 is smaller than 24μSOC, so it is 56μs.
It also has the advantage of requiring less capacity than EC, making it advantageous for incorporating ICs.
なお、この発明は上記各実施例に限定されるものではな
く、この外その要旨を逸脱しない範囲で種々変形して実
施すること1ができる。It should be noted that the present invention is not limited to the above-mentioned embodiments, and can be implemented with various modifications without departing from the spirit of the invention.
[発明の効果] j
以上詳述したようにこの発明によれば、記録信号波形を
完全に再現することができ、しかも構成簡易にして経済
的に有利である極めて良好な雑音除去回路を提供するこ
とができる。[Effects of the Invention] j As detailed above, according to the present invention, it is possible to provide an extremely good noise removal circuit that can completely reproduce the recorded signal waveform, has a simple configuration, and is economically advantageous. be able to.
第1図はこの発明の一実施例を示すブロック構成図、第
2図はこの発明の他の実施例を示すブロック構成図、第
3図及び第4図はそれぞれ従来の雑音除去回路を示すブ
ロック構成図である。
11・・・入出力信号処理部、12・・・記録再生スイ
ッチ、I3・・・演算増幅器、14・・・NRディエン
ファシス回路、15・・・GCA、113・・・記録再
生スイッチ、17・・・ピーク検波回路、18・・・F
Mエンファ゛シス回路、19・・・FM処理部、2a・
・・ヘッド、21・・・FMディエンファシス回路、2
2・・・記録再生スイッチ、23・・・FMディエンフ
ァシス回路、24・・・演算増幅器、25・・・ディエ
ンファシス回路。
出願人代理人 弁理士 鈴江武彦FIG. 1 is a block diagram showing one embodiment of the present invention, FIG. 2 is a block diagram showing another embodiment of the invention, and FIGS. 3 and 4 are block diagrams each showing a conventional noise removal circuit. FIG. DESCRIPTION OF SYMBOLS 11... Input/output signal processing unit, 12... Recording/reproducing switch, I3... Operational amplifier, 14... NR de-emphasis circuit, 15... GCA, 113... Recording/reproducing switch, 17. ...Peak detection circuit, 18...F
M emphasis circuit, 19...FM processing section, 2a.
...Head, 21...FM de-emphasis circuit, 2
2... Recording/reproduction switch, 23... FM de-emphasis circuit, 24... Operational amplifier, 25... De-emphasis circuit. Applicant's agent Patent attorney Takehiko Suzue
Claims (3)
選択的に一方の入力端に供給される演算増幅器と、記録
状態で前記演算増幅器の出力端と他方の入力端との間に
介在されて帰還路を構成し、前記演算増幅器から前記記
録信号を圧縮した信号を発生させるとともに、再生状態
で前記演算増幅器の帰還路から外れ前記再生信号を伸長
した信号を発生する圧縮伸長回路と、この圧縮伸長回路
の入力端と前記演算増幅器の出力端との間に介在され、
記録状態で前記圧縮伸長回路とともに前記演算増幅器の
帰還路を構成して前記演算増幅器の出力にエンファシス
特性をもたせ、再生状態で前記演算増幅器を介して出力
される再生信号にディエンファシス特性をもたせるディ
エンファシス回路とを具備してなることを特徴とする雑
音除去回路。(1) An operational amplifier to which a recording signal and a reproduction signal are selectively supplied to one input terminal in the recording state and the reproduction state, and an operational amplifier interposed between the output terminal and the other input terminal of the operational amplifier in the recording state. a compression/expansion circuit that forms a feedback path and generates a signal obtained by compressing the recorded signal from the operational amplifier, and generates a signal obtained by expanding the reproduced signal by being removed from the feedback path of the operational amplifier in a reproduction state; interposed between the input end of the compression/expansion circuit and the output end of the operational amplifier,
A diode that forms a feedback path of the operational amplifier together with the compression/expansion circuit in a recording state to give an emphasis characteristic to the output of the operational amplifier, and gives a de-emphasis characteristic to the reproduced signal outputted through the operational amplifier in a reproduction state. A noise removal circuit comprising an emphasis circuit.
の出力が供給されるノイズリダクションディエンファシ
ス回路と、このノイズリダクションディエンファシス回
路の出力が供給される可変利得回路と、前記ディエンフ
ァシス回路の出力をピーク検波して前記可変利得回路の
制御電圧を生成するピーク検波回路とから構成されるこ
とを特徴とする請求項1記載の雑音除去回路。(2) The compression/expansion circuit includes a noise reduction de-emphasis circuit to which the output of the de-emphasis circuit is supplied, a variable gain circuit to which the output of the noise reduction de-emphasis circuit is supplied, and an output of the de-emphasis circuit. 2. The noise removal circuit according to claim 1, further comprising a peak detection circuit that performs peak detection to generate a control voltage for the variable gain circuit.
ションディエンファシス回路の直前と前記ピーク検波回
路の直前とに、それぞれ設置されることを特徴とする請
求項2記載の雑音除去回路。(3) The noise removal circuit according to claim 2, wherein the de-emphasis circuit is installed immediately before the noise reduction de-emphasis circuit and immediately before the peak detection circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13871888A JP2685809B2 (en) | 1988-06-06 | 1988-06-06 | Noise removal circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13871888A JP2685809B2 (en) | 1988-06-06 | 1988-06-06 | Noise removal circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01307971A true JPH01307971A (en) | 1989-12-12 |
JP2685809B2 JP2685809B2 (en) | 1997-12-03 |
Family
ID=15228517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13871888A Expired - Lifetime JP2685809B2 (en) | 1988-06-06 | 1988-06-06 | Noise removal circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2685809B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH043364A (en) * | 1990-04-19 | 1992-01-08 | Nec Ic Microcomput Syst Ltd | Noise reduction system |
-
1988
- 1988-06-06 JP JP13871888A patent/JP2685809B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH043364A (en) * | 1990-04-19 | 1992-01-08 | Nec Ic Microcomput Syst Ltd | Noise reduction system |
Also Published As
Publication number | Publication date |
---|---|
JP2685809B2 (en) | 1997-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5172358A (en) | Loudness control circuit for an audio device | |
US3729693A (en) | Compressor/expander switching methods and apparatus | |
US4430754A (en) | Noise reducing apparatus | |
JPS6128162B2 (en) | ||
GB1585402A (en) | Noise reduction system | |
US3873945A (en) | Compression and expansion system using a subtraction circuit | |
JPH0498602A (en) | Reproducing device | |
EP0365330A2 (en) | Magnetic reproducing apparatus | |
JPH01307971A (en) | Noise eliminating circuit | |
US5325440A (en) | Loudness control circuit | |
US5446598A (en) | Signal processing apparatus | |
JPS592082B2 (en) | How to improve the dynamic cleanliness of audio signals | |
JPS5912746Y2 (en) | Noise reduction device for tape recorders, etc. | |
JP2804036B2 (en) | Noise removal circuit | |
JP2937328B2 (en) | Nonlinear emphasis / deemphasis circuit | |
JP2831996B2 (en) | Signal recording device | |
JP2872514B2 (en) | Noise reduction regenerative amplifier | |
JPS58172032A (en) | Compander system | |
JPS6013621B2 (en) | noise reduction system | |
JPS6397021A (en) | Compression device | |
JPS5837603B2 (en) | magnetic recording circuit | |
JP2789666B2 (en) | Noise reduction device | |
JPH08322015A (en) | Equalizer circuit for vtr | |
JPS58108836A (en) | Elongating unit for compressed audible signal for reducing noise | |
JPH04345310A (en) | Audio amplifier circuit and audio system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070815 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |