JPH01300540A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH01300540A JPH01300540A JP13073388A JP13073388A JPH01300540A JP H01300540 A JPH01300540 A JP H01300540A JP 13073388 A JP13073388 A JP 13073388A JP 13073388 A JP13073388 A JP 13073388A JP H01300540 A JPH01300540 A JP H01300540A
- Authority
- JP
- Japan
- Prior art keywords
- tungsten
- film
- wiring
- thin
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 51
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 51
- 239000010937 tungsten Substances 0.000 claims abstract description 51
- 239000010409 thin film Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 150000002500 ions Chemical class 0.000 claims abstract description 8
- 239000013078 crystal Substances 0.000 abstract description 14
- 238000009792 diffusion process Methods 0.000 abstract description 11
- 238000005468 ion implantation Methods 0.000 abstract description 10
- 230000004888 barrier function Effects 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 4
- 238000004544 sputter deposition Methods 0.000 abstract description 4
- 239000011261 inert gas Substances 0.000 abstract description 3
- 239000000126 substance Substances 0.000 abstract description 2
- 238000003754 machining Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 6
- 239000010410 layer Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000001556 precipitation Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は半導体メモリなどの高集積デバイスの製造方法
に関し、より詳しくは、電気導通部の形成方法に関する
。DETAILED DESCRIPTION OF THE INVENTION <Industrial Application Field> The present invention relates to a method for manufacturing highly integrated devices such as semiconductor memories, and more particularly to a method for forming electrically conductive parts.
〈従来技術〉
従来、半導体素子の配線材料としてポリシリコンが一般
に用いられていた。ところが、半導体素子の高集積化に
伴って、素子内の配線はサブミクロン単位の線幅となり
、従来のポリシリコンでは抵抗が高くて、遅延時間が大
きくなることから、より抵抗の小さい配線材料の導入が
図られてきた。<Prior Art> Conventionally, polysilicon has generally been used as a wiring material for semiconductor devices. However, as semiconductor devices become more highly integrated, the line width of wiring within the device becomes submicron. Conventional polysilicon has high resistance and a large delay time, so wiring materials with lower resistance are needed. Efforts have been made to introduce it.
その結果、現在では、ポリシリコンの抵抗値より１桁低
い抵抗値を有する有用な材料としてタングステンシリサ
イドを初めとするシリサイドが一般的に使用されている
。しかし、１６Ｍ−ＤＲＡＭ等の最先端の微細化デバイ
スにおいては、これよりさらに１桁低い抵抗の材料が必
要になる。As a result, silicides such as tungsten silicide are now commonly used as useful materials having a resistance value one order of magnitude lower than that of polysilicon. However, in cutting-edge miniaturized devices such as 16M-DRAM, a material with an order of magnitude lower resistance is required.
また、高集積デバイスにおける配線は多層化の傾向にあ
り、配線材料は以後の高温プロセスで変質を生じない化
学的、物理的安定性が要求される。In addition, there is a trend toward multilayer wiring in highly integrated devices, and wiring materials are required to have chemical and physical stability that will not cause deterioration during subsequent high-temperature processes.
これらの要求を満たすものとして、タングステン、モリ
ブデン等が有望視されており、特にタングステンはＣＶ
Ｄ法での薄膜の形成が容易であることから、現在研究開
発が盛んに行なわれている。Tungsten, molybdenum, etc. are seen as promising as materials that meet these requirements, and tungsten in particular is used in CV
Since it is easy to form a thin film using the D method, research and development is currently being actively conducted.
一方、素子の微細化の結果、コンタクトホールの径も微
細化し、コンタクトホールの深さ対組の比率（アスペク
ト比）はますます大きくなっており、通常の薄膜形成法
ではコンタクトホール内部まで配線材料で導通させるこ
とが困難となっている。On the other hand, as a result of the miniaturization of devices, the diameter of contact holes has also become smaller, and the ratio of contact hole depth to set (aspect ratio) has become larger. It is difficult to make it conductive.
この問題を解決するものとしても、タングステンの採用
が試みられている。タングステンはＣｖＤ法で形成する
場合、条件を適当に選ぶことにより、絶縁膜上には成長
せず、Ｓｉや金属上のみに成長する、いわゆる選択成長
の特徴を持っている。Attempts have been made to use tungsten as a solution to this problem. When tungsten is formed by the CvD method, it has the characteristic of so-called selective growth, in which it does not grow on an insulating film but only on Si or metal by appropriately selecting conditions.
この性質を利用して、コンタクトホール内においてタン
グステンを底部から上部に向けて成長させ、コンタクト
ホールの開口部まででその成長を止めて、下地と完全な
導通状態を保ったままコンタクトホールの上面までタン
グステンを埋め込むわけである。このようにして、コン
タクトホール内にタングステンを埋め込んだ後、従来に
おいては、スパッタ法などによりＡＣ等の金属薄膜を形
成し、さらに微細加工を施して配線を行っていた。この
ように配線にＡａを用いる場合には、タングステンはＡ
Ｑ−Ｓｉ間の固相拡散に基づ＜Ｓｉの析出、Ａ１２のス
パイク等を防止するＳｉの拡散バリアとして働く。Taking advantage of this property, tungsten grows from the bottom to the top inside the contact hole, stops growing at the opening of the contact hole, and reaches the top surface of the contact hole while maintaining complete conduction with the underlying layer. This means embedding tungsten. After filling the contact hole with tungsten in this manner, conventionally, a thin film of metal such as AC was formed by sputtering or the like, and further microfabrication was performed to perform wiring. When using Aa for wiring in this way, tungsten is
Acts as a Si diffusion barrier to prevent Si precipitation, A12 spikes, etc. based on solid phase diffusion between Q-Si.
以上の如く、ＣＶＤ法によるタングステン生成技術は高
集積化デバイスにとって不可欠なものである。As described above, tungsten production technology using the CVD method is essential for highly integrated devices.
〈発明が解決しようとする課題〉
しかしながら、ＣＶＤ法で形成したタングステンは結晶
粒径が大きく、その形成条件にもよるが３０００大膜厚
のもので粒径は１０００〜２０００人らあり、そのため
、以下のような問題が生じていた。<Problem to be solved by the invention> However, tungsten formed by the CVD method has a large crystal grain size, and depending on the formation conditions, a film with a thickness of 3000 mm has a grain size of 1000 to 2000 grains. The following problems occurred.
■ タングステン薄膜形成後に配線形状に加工する際の
ドライエツチング時に、結晶粒界でのエツチング速度が
大きいため加工形状がぎざぎざになって微細加工が難し
く、配線の短絡や断線の原因となる。■ During dry etching when processing into a wiring shape after forming a tungsten thin film, the etching rate at grain boundaries is high, making the processed shape jagged, making microfabrication difficult and causing short circuits and disconnections in the wiring.
■ タングステンの結晶粒の形状がエツチング後に下地
基板に転写されることがあり、その場合、以後のプロセ
スに影響を及ぼす。■ The shape of tungsten crystal grains may be transferred to the underlying substrate after etching, and in that case, subsequent processes will be affected.
■ タングステンをバリアメタルとしてコンタクト部に
使用した場合に、後の熱処理工程の際に、大きい粒界を
通じてＳｉ拡散が容易になり、拡散バリアとしての効果
が不十分である。(2) When tungsten is used as a barrier metal in a contact portion, Si is easily diffused through large grain boundaries during a subsequent heat treatment process, resulting in an insufficient effect as a diffusion barrier.
そこで、本発明の目的は、微細加工性があり、かつＳｉ
の拡散防止のためのバリアメタルとして有効に機能する
微細結晶のタングステン薄膜を有する半導体装置の製造
方法を提供することである。Therefore, it is an object of the present invention to have fine processability and Si
An object of the present invention is to provide a method for manufacturing a semiconductor device having a microcrystalline tungsten thin film that effectively functions as a barrier metal for preventing the diffusion of tungsten.
〈課題を解決するための手段〉
上記目的を達成するため、本発明の半導体装置の製造方
法は、半導体基板上に電気導通部としてタングステン薄
膜を形成した後、上記タングステン薄膜にイオンを注入
することを特徴としている。<Means for Solving the Problems> In order to achieve the above object, the method for manufacturing a semiconductor device of the present invention includes forming a tungsten thin film as an electrically conductive portion on a semiconductor substrate, and then implanting ions into the tungsten thin film. It is characterized by
〈作用〉
タングステン薄膜にイオンが注入されると、タングステ
ンの結晶か破壊され、微細な結晶とアモルファスとの混
合状態が生じる。この結果、配線の微細加工が可能にな
ると共に、粒界によるＳｉ拡散は困難となり、バリア性
が向上する。<Operation> When ions are implanted into a tungsten thin film, the tungsten crystals are destroyed, creating a mixed state of fine crystals and amorphous. As a result, fine processing of wiring becomes possible, and Si diffusion through grain boundaries becomes difficult, improving barrier properties.
〈実施例〉 以下、本発明を図示の実施例により詳細に説明する。<Example> Hereinafter, the present invention will be explained in detail with reference to illustrated embodiments.
第１図は通常のＭＯＳプロセスを用いて作製途中のＮチ
ャンネルトランジスタの断面図で、下地Ｓｉ基板ｌに形
成されたソース部のＮ“拡散層３に層間絶縁膜５を通し
てコンタクトホール７が連通している状態を示している
。同図において、８は素子分離酸化膜、１０はゲートポ
リシリコンである。本発明は以後の工程に係るものであ
る。FIG. 1 is a cross-sectional view of an N-channel transistor that is currently being manufactured using a normal MOS process. A contact hole 7 is connected to an N" diffusion layer 3 in a source region formed on a base Si substrate 1 through an interlayer insulating film 5. In the figure, 8 is an element isolation oxide film, and 10 is a gate polysilicon.The present invention relates to subsequent steps.
本発明の一実施例において、まず、従来の選択ＣＶＤ法
を用いて上記Ｓｉ基板ｌ上に、電気導通部としてタング
ステン薄Ｍ９を成長させる。第２図はこのようにしてタ
ングステンがＳｉ上のみに成長してコンタクトホール７
が完全にタングステンで埋め込まれている状態を示して
いる。In one embodiment of the present invention, first, a thin tungsten layer M9 is grown as an electrically conductive portion on the Si substrate 1 using a conventional selective CVD method. Figure 2 shows that tungsten grows only on the Si in this way, resulting in contact hole 7.
is completely filled with tungsten.
続いて、イオン注入法によって、上記タングステン薄膜
９が形成された基板にＡｒ等の不活性ガスを注入する。Subsequently, an inert gas such as Ar is injected into the substrate on which the tungsten thin film 9 is formed by ion implantation.
このときのイオン注入の典型的な条件は加速電圧５５０
ｋｅＶ、注入ｍすなわちイオン数ｌＸｌ０Ｉ８／ｃがで
ある。Typical conditions for ion implantation at this time are an acceleration voltage of 550
keV, the implantation m, ie the number of ions lXl0I8/c.
このイオン注入の結果、タングステンの結晶粒はイオン
によって破壊され、微細な結晶とアモルファスとの混合
状態が実現する。As a result of this ion implantation, tungsten crystal grains are destroyed by the ions, resulting in a mixed state of fine crystals and amorphous.
この後、スパッタ法等によりＡｆ２等の金属薄膜（図示
せず）を形成し、さらに微細加工を施して配線を完了す
る。Thereafter, a metal thin film (not shown) of Af2 or the like is formed by sputtering or the like, and further fine processing is performed to complete the wiring.
この実施例によれば、タングステンの結晶粒の微細化に
よって、粒界を通じてのＳｉのＡＱへの拡散が防止され
、バリア性が向上する。したがって、Ａ１２−Ｓｉ間の
固相拡散に基づ＜Ｓｉの析出やＡ１２のスパイク等が防
止できる。According to this example, by making the tungsten crystal grains finer, diffusion of Si into AQ through grain boundaries is prevented, and barrier properties are improved. Therefore, precipitation of <Si, spikes of A12, etc. can be prevented based on the solid phase diffusion between A12 and Si.
上記実施例では電気導通部のうちコンタクト部分と配線
部分とを別々に形成したが、次に、コンタクト部分と配
線部分とを同時にタングステンによって形成する方法を
述べる。In the above embodiment, the contact portion and the wiring portion of the electrically conductive portion were formed separately. Next, a method of simultaneously forming the contact portion and the wiring portion from tungsten will be described.
まず、第１図に示した状態において、コンタクトホール
７内および層間絶縁膜５上にスパッタ法等によってチタ
ンやチタン−タングステン合金の金属薄膜１１を形成し
、続いて、その金属薄膜ｌｌの上に非選択ＣＶＤ法によ
ってタングステン薄膜１３を形成する。金属薄膜１１を
予め形成する理由は以下の通りである。第１図に示した
コンタクトホール７の開口直後に、そのまま膜成長を行
うと、下地基板１による選択成長が生じたり、絶縁膜５
上に形成されたタングステン膜１３の密着性が悪いこと
からタングステン膜１３が剥がれたりして、実用に耐え
るものにならない。そこで、選択性を消すことと、密着
性の向上を目的として金属薄ＩＩＩを形成するのである
。こうすることによって、ウェハー全面に非選択的に十
分な密着性をもってタングステン薄膜Ｉ３を成長させる
ことができる。First, in the state shown in FIG. 1, a metal thin film 11 of titanium or titanium-tungsten alloy is formed in the contact hole 7 and on the interlayer insulating film 5 by sputtering or the like, and then on the metal thin film ll. A tungsten thin film 13 is formed by non-selective CVD. The reason for forming the metal thin film 11 in advance is as follows. If film growth is performed directly after opening the contact hole 7 shown in FIG.
Since the adhesion of the tungsten film 13 formed thereon is poor, the tungsten film 13 may peel off, making it unsuitable for practical use. Therefore, metal thin III is formed for the purpose of eliminating selectivity and improving adhesion. By doing so, the tungsten thin film I3 can be grown non-selectively with sufficient adhesion over the entire surface of the wafer.
次に、上記実施例と同様に、イオン注入法によって、上
記タングステン薄膜１３が形成された基板にＡｒ等の不
活性ガスを注入する。このときのイオン注入の典型的な
条件はタングステン薄膜３０００人に対して、Ａｒイオ
ンの場合で、加速電圧５５０ｋｅＶ、注入量Ｉ Ｘ １
０ ”７ｃｍ”である。イオン注入後、絶縁膜５上のタ
ングステン薄膜１３に微細加工を施して配線を形成する
。Next, as in the above embodiment, an inert gas such as Ar is injected into the substrate on which the tungsten thin film 13 is formed by ion implantation. Typical conditions for ion implantation at this time are Ar ions for 3000 tungsten thin films, acceleration voltage 550 keV, implantation amount I x 1.
0 "7cm". After ion implantation, the tungsten thin film 13 on the insulating film 5 is microfabricated to form wiring.
本実施例によれば、イオン注入によってタングステンの
大きい結晶粒が破壊されて微細な結晶とアモルファスの
混合状態となるので、微細な配線加工が容易に確実に行
える。したがって、ショートや断線の発生が防止されて
、信頼性が向上する。According to this embodiment, large crystal grains of tungsten are destroyed by ion implantation, resulting in a mixed state of fine crystals and amorphous, so that fine wiring processing can be easily and reliably performed. Therefore, short circuits and disconnections are prevented, and reliability is improved.
なお、Ａｒイオン注入深さのバラツキにより電気導通部
に生じるダメージは、４４０℃窒素雰囲気中でシンター
等の熱処理を行うことで回復する。Note that damage caused to the electrically conductive portion due to variations in the depth of Ar ion implantation can be recovered by heat treatment such as sintering in a 440° C. nitrogen atmosphere.
〈効果〉
以上より明らかなように、本発明によれば、タングステ
ンの結晶粒が微細化できるので、タングステン薄膜の拡
散バリアとしての効果が向上して、Ｓｉの析出やＡＱの
スパイク等を有効に防止できる。<Effects> As is clear from the above, according to the present invention, tungsten crystal grains can be made finer, so the effect of the tungsten thin film as a diffusion barrier is improved, and Si precipitation, AQ spikes, etc. can be effectively prevented. It can be prevented.
また、タングステンの結晶粒の微細化によって微細加工
性が極めて向上するので、配線のショートや断線が防止
できる。In addition, fine machinability is greatly improved by making the crystal grains of tungsten finer, so short circuits and disconnections of wiring can be prevented.
第１図は本実施例にかかる作製途中のＮチャンネルトラ
ンジスタの断面図、第２図は第１図のコンタクトホール
に選択性ＣＶＤタングステンを埋め込んだ後のトランジ
スタの断面図、第３図は第１図のコンタクトホール開口
後に非選択性ＣＶＤタングステン薄膜を形成した後のト
ランジスタの断面図である。
■・・・Ｓｉ基板、 ３・・・Ｎ＋拡散層、５・・・層
間絶縁膜、７・・・コンタクトホール、９・・・選択性
ＣＶＤタングステン膜、ＩＩ・・・金属薄膜、１３・・
・非選択性ＣＶＤタングステン薄膜。FIG. 1 is a cross-sectional view of an N-channel transistor in the process of being manufactured according to this example, FIG. 2 is a cross-sectional view of the transistor after selective CVD tungsten is filled into the contact hole of FIG. 1, and FIG. FIG. 3 is a cross-sectional view of the transistor after forming a non-selective CVD tungsten thin film after opening the contact hole shown in the figure. ■...Si substrate, 3...N+ diffusion layer, 5...Interlayer insulating film, 7...Contact hole, 9...Selective CVD tungsten film, II...Metal thin film, 13...
・Non-selective CVD tungsten thin film.
Claims (1)
膜を形成した後、上記タングステン薄膜にイオンを注入
することを特徴とする半導体装置の製造方法。(1) A method for manufacturing a semiconductor device, which comprises forming a tungsten thin film as an electrically conductive portion on a semiconductor substrate, and then implanting ions into the tungsten thin film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63130733A JPH0727902B2 (en) | 1988-05-27 | 1988-05-27 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63130733A JPH0727902B2 (en) | 1988-05-27 | 1988-05-27 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01300540A true JPH01300540A (en) | 1989-12-05 |
| JPH0727902B2 JPH0727902B2 (en) | 1995-03-29 |
Family
ID=15041330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63130733A Expired - Fee Related JPH0727902B2 (en) | 1988-05-27 | 1988-05-27 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0727902B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022542276A (en) * | 2019-08-02 | 2022-09-30 | アプライド マテリアルズ インコーポレイテッド | How to handle DRAM |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59188120A (en) * | 1983-03-12 | 1984-10-25 | Ricoh Co Ltd | Forming method for thin film |
| JPS6032361A (en) * | 1983-08-03 | 1985-02-19 | Hitachi Ltd | Manufacture of electrode wiring for semiconductor device |
| JPH01223751A (en) * | 1988-03-02 | 1989-09-06 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
-
1988
- 1988-05-27 JP JP63130733A patent/JPH0727902B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59188120A (en) * | 1983-03-12 | 1984-10-25 | Ricoh Co Ltd | Forming method for thin film |
| JPS6032361A (en) * | 1983-08-03 | 1985-02-19 | Hitachi Ltd | Manufacture of electrode wiring for semiconductor device |
| JPH01223751A (en) * | 1988-03-02 | 1989-09-06 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022542276A (en) * | 2019-08-02 | 2022-09-30 | アプライド マテリアルズ インコーポレイテッド | How to handle DRAM |
| US11751382B2 (en) | 2019-08-02 | 2023-09-05 | Applied Materials, Inc. | Method of processing dram |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0727902B2 (en) | 1995-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0613403A (en) | Self-aligned cobalt silicide on mos integrated circuit | |
| JPH088224B2 (en) | Method of forming contact and internal connection line of integrated circuit | |
| US20020061639A1 (en) | Semiconductor device and method for manufacturing the same | |
| JPH0456325A (en) | Manufacture of semiconductor device | |
| US20040232480A1 (en) | Semiconductor device and manufacturing method therefor | |
| US5801086A (en) | Process for formation of contact conductive layer in a semiconductor device | |
| US7314829B2 (en) | Method and apparatus for polysilicon resistor formation | |
| JPS61133646A (en) | Manufacture of semiconductor device | |
| JP2002184717A (en) | Semiconductor device and its manufacturing method | |
| JPH0296374A (en) | Semiconductor device and manufacture thereof | |
| JPS6135517A (en) | Formation of semiconductor device | |
| JPH01300540A (en) | Manufacture of semiconductor device | |
| JP3420104B2 (en) | Manufacturing method of resistance element | |
| KR940004450B1 (en) | Method of making semiconductor device | |
| JPH04320329A (en) | Manufacture of semiconductor device | |
| JP2003526198A (en) | Amorphization of substrate to prevent intrusion of silicide into channel region of field effect transistor | |
| US6482737B2 (en) | Fabrication method of implanting silicon-ions into the silicon substrate | |
| JPH0311735A (en) | Formation of multilayer wiring | |
| JPH06267959A (en) | Manufacture of semiconductor device | |
| JP2940492B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6707130B2 (en) | Bipolar device with polycrystalline film contact and resistance | |
| EP0228183A2 (en) | Method for manufacturing semiconductor device | |
| JPS6324668A (en) | Semiconductor device | |
| KR100458121B1 (en) | Method for making silicide of semiconductor | |
| JPH02241032A (en) | Wiring formation method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |