JPH01292266A - 周波数分析回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 概要 信号に含まれる周波数成分を分析する周波数分析回路に
関し、 １個の帯域ろ波器を用いて、連続的な入力信号の周波数
分析が簡単に行えることを目的とし、帯域ろ波器を用い
て入力信号の周波数成分を分析する周波数分析回路にお
いて、入力信号のデータを蓄積する第１記憶手段及び第
２記憶手段と、入力信号のデータを第１記憶手段、第２
記号、α手段の何れに書き込むかを選択する書き込み選
択手段と、蓄積した信号のデータを第１記憶手段、第２
記憶手段の何れから読み出すかを選択する、前記書き込
み選択手段に連動する読み出し選択手段とを設け、入力
信号のデータを第１標本化周波数で第１記憶手段に書き
込んでいるときは、第２記憶手段から第２標本化周波数
でデータを読み出し、入力信号のデータを第１標本化周
波数で第２記憶手段に書き込んでいるときは、第１記憶
手段から第２標本化周波数でデータを読み出し、この読
み出したデータを１つの帯域ろ波器に送出し、帯域ろ波
器を通過した信号を第２標本化周波数に応じて分析する
ように構成する。

産業上の利用分野 本発明は信号に含まれる周波数成分を分析する周波数分
析回路に関する。

音声信号を取り扱う通信システムにおいて、音声認識処
理による音声の特徴抽出は、必要不可欠なものである。

このような場合、信号に含まれる周波数成分を分析する
装置等が必要であり、一般に、帯域ろ波器（バンドパス
フィルタ）を通過する信号を検出して、周波数成分を分
析するようにしている。この帯域ろ波器には、コンデン
サＣとコイルしにより構成されたＬＣフィルタや低抗Ｒ
１コンデンサＣに能動素子の演算増幅器を組み合わせた
アクティブ・フィルタ等がある。

また、音声認識等の機能を有した電子機器は、近年益々
小型化される傾向にあり、周波数分析回路も小型化する
ことが要望されている。

従来の技術 第４図は従来の周波数分析回路のブロック図を示してい
る。

それぞれ共振周波数の異なる帯域ろ波器（パン）１　ハ
スフィルタ）４８〜５３により、フィルタバンクを構成
しており、この帯域ろ波器４８〜５３には検出器（ＤＥ
Ｔ）５４〜５９が対□応して設けられている。多種の周
波数成分を含んだ入力信号から、抽出する周波数を設定
し、この設定に応じて帯域ろ波器４８〜５３の共振周波
数を設定する。

これにより、帯域ろ波器４８〜５３からは、入力信号に
含まれた周波数に対応する帯域ろ波器からしか信号が通
過しない。帯域ろ波器４８〜５３からの出力は、検出器
５４〜５９により検出されることにより、入力信号に含
まれる周波数成分が分析される。

第５図は他の従来例ブロック図を示しており、特開昭５
７−９７７５８号公報記載の多周波信号受信器を用いた
周波数分析回路である。

６０はアナログ・ディジタル・コンバータ（ＡＤＣ）、
６１はメモリ等により形成された記憶回路、６２はディ
ジタル・アナログ・コンバータ（ＤＡＣ）　、６３は帯
域ろ波器、６４は検出器である。本従来例は、１個の帯
域ろ波器６３で信号の周波数成分を分析するために、記
憶回路６１における信号のデータの書き込み、読み出し
の速度を異なる周波数で行うようにしている。入力した
アナログ信号はＡＤＣ６０により、書き込み標本化周波
数ＦＳ１、例えば８ｋＨｚでサンプリングされて、ディ
ジタル信号に変換されると同時に、８ｋＨｚの書き込み
標本化周波数ＦＳＩで記憶回路６１に書き込まれる。記
憶回路６１に蓄積された信号のデータは、読み出し標本
化周波数ＦＳ２で読み出される。　読み出し標本化周波
数ＦＳ２の値は、帯域ろ波器６３の共振周波数をｆＯ１
抽出する周波数をｆ　ｉ　（ｉ＝０．１．２．・・・）
とすると、ＦＳ２＝　（ｆｏ　／ｆ　１）ｘＦＳｌとな
り、この式に基づいて読み出し標本化周波数ＦＳ２を複
数設定して、順次読み出すようにすれば、見掛は上、帯
域ろ波器６３を複数設けたのと同じになる。例えば、帯
域ろ波器６３の共振周波数ｆｏを１００ｋＨｚに設定し
、８Ｍ七の読み出し周波数ＦＳ２で読み出して、帯域ろ
波器６３を信号が通過したときは、その信号の周波数に
は１００Ｈ２の周波数成分が含まれている。

以上のような従来例の外に、ディジタル乗算器及び計算
処理部を有してディジタル信号処理を行うディジタルフ
ィルタも公知である。

発明が解決しようとする課題 しかし、上述したようなフィルタバンクによる周波数分
析回路では、複数の帯域ろ波器を使用しており、さらに
帯域ろ波器の共振周波数が低くなるに従いその外形が大
きくなり、小型化の妨げとなると共に、帯域ろ波器の特
性を所定の要求に従って作るには、精密な調整を必要と
するという問題があった。帯域ろ波器は、コンデンサ、
抵抗、演算増幅器を用いたアクティブ・フィルタを使用
することにより、ある程度の小型化は可能であるが、精
密調整は依然として必要である。

また、第５図に示したような周波数分析回路では、記憶
回路内の信号のデータを読み出している時には、入力信
号のデータの書き込みが行えないため、音声のような連
続的な入力信号に対して、処理できないという問題があ
った。

ディジタル・フィルタは、小型で、精密な調整も不要で
あるが、その内部の乗算器、計算処理部は非常に複雑で
ある。

本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、１個の帯域ろ波器を用いて、連
続的な入力信号の周波数分析が簡単に行える周波数分析
回路を提供することである。

課題を解決するための手段 第１図は本発明の原理図を示し、（ａ）はブロック図、
（ｂ）はタイムチャートである。

帯域ろ波器１０を用いて入力信号の周波数成分を分析す
る周波数分析回路において、入力信号のデータを蓄積す
る第１記憶手段１１及び第２記憶手段１２と、入力信号
のデータを第１記憶手段１１、第２記憶手段１２の何れ
に書き込むかを選択する書き込み選択手段１３と、蓄積
した信号のデータを第１記憶手段１１、第２記憶手段１
２の何れから読み出すかを選択する、前記書き込み選択
手段１３に連動する読み出し選択手段１４とを設ける。

そして、入力信号のデータを第１標本化周波数で第１記
憶手段１１に書き込んでいるときは、第２記憶手段１２
から第２標本化周波数でデータを読み出し、第２記憶手
段１２に第１標本化周波数で入力信号のデータを書き込
んでいるときは、第１記憶手段１１から第２標本化周波
数でデータを読み出す。この読み出したデータを１つの
帯域ろ波器１０に送出し、帯域ろ波器１０を通過した信
号を第２標本化周波数に応じて分析する。

作　　　用 本発明では、書き込み選択手段１３により、第２記憶手
段１２が選択されているときは、読み出し選択手段１４
により、第１記憶手段１１が選択されるため、第１図（
ｂ）に示すように第２記憶手段１２にＮｏ、２領域の信
号のデータを第１標本化周波数で書き込んでいるときに
、第１記憶手段１１から、既に書き込まれたＮ０９１領
域の信号のデータが第２標本化周波数で読み出される。

書き込み選択手段１３により第１記憶手段１１が選択さ
れると、読み出し選択手段１４により第２記憶手段１２
が選択されるため、第１記憶手段１１にＮｏ、３領域の
信号のデータを第１標本化周波数で書き込んでいるとき
に、第２記憶手段１２から、既に書き込まれたＮｏ、２
領域の信号のデータが第２ａ本化周波数で読み出される
。

このように、第１記憶手段１１、第２記憶手段１２での
信号のデータの書き込み、読みだしを交互に行うことに
より、連続的な入力信号を処理できる。

実　　施　　例 以下本発明を図面に示す実施例に基づいて詳細に説明す
る。

第２図は本発明による周波数分析回路の一実施例回路図
、第３図は第２図によるタイムチャートを示している。

第２図で１５はアナログ・ディジタル・コンバータ（Ａ
ＤＣ）　、１６は第１メモリ、１７は第２メモリ、１８
はディジタル・アナログ・コンバータ（ＤＡＣ）　、１
０は帯域ろ波器、１９は検出器、２０〜２５はＤフリッ
プフロップ、２７は２分周回路、２６．２８．２９は８
０進カウンタ、３０〜４３はＡＮＤ回路、４４〜４７は
ＯＲ回路である。

第１メモリ１６と第２メモリ１７は、ＡＤＣ１５におい
て書き込み標本化周波数ＦＳＩで標本化され、ディジタ
ル化された入力信号のデータを蓄積しており、それぞれ
８０ワードの容量を存している。２分周回路２７からの
出力に応じて、ＡＮＤ回路３０．３１は、ディジタル化
された入力信号のデータを第１メモリ１６と第２メモリ
１７の何れに書き込むかを、ＡＮＤ回路３２．３３は第
１メモリ１６と第２メモリ１７の何れからデータを読み
出すかをそれぞれ選択している。８０進カウンタ２８は
、第１メモリ１６のアドレスを、８０進カウンタ２９は
第２メモリ１７のアドレスをそれぞれ書き込み標本化周
波数ＦＳ１、読み出し標本化周波数Ｆ３２０〜ＦＳ２５
の速度でカウントアツプし、指定している。

本実施例では、８０進カウンタ２８．２９からのキャリ
ー出力を用いての制御は行わないため、このキャリー出
力は図示していない。

書き込み標本化周波数ＦＳＬを８ｋＨｚ、帯域ろ波器１
０の共振周波数ｆｏを１００ｋＨｚに設定し、抽出する
周波数を１００Ｈｚ、２００Ｈｚ、４００Ｈｚ。

８０〇七、１．６ｋＨｚ、３．２ｋＨｚとすると、読み
出し標本化周波数＝　（ｆｏ　／ｆｉ　）　　ｘＦＳ　
１（ｆｉ　は抽出する周波数） の関係により、読み出し標本化周波数ＦＳ２０＝８ＭＨ
ｚ、ＦＳ２１＝４ＭＨｚ、ＦＳ２２＝２ＭＨｚ。

ＦＳ２３＝ＩＭＨｚ、ＦＳ２４＝０．５ＭＨｚＳＦＳ２
５＝０．２５Ｍ七となる。

書き込み標本化周波数ＦＳＩを８ｋＨｚとし、これを８
０進カウンタ２６と２分周回路２７にて分周し、２Ｑｍ
ｓ　ｅ　ｃ周期の信号をＡＮＤ回路３０．３１．３２及
び３３に印加することによって、第１メモＩＪ　１６と
第２メモリ１７の書き込み、読み出しの切り換え時間を
ｌＱｍｓｅｃとしている。

タイミング信号ＴＭＯ〜ＴＭ５の送出時間は、読み出し
標本化周波数Ｆ３２０〜ＦＳ２５に応じて設定されるこ
とにより、読み出しに必要な時間が設定されて、且つそ
れぞれのタイミング信号はＴＭＯｌＴＭＩ、ＴＭ２、Ｔ
Ｍ３．７Ｍ４、Ｔ　Ｍ　５の順序で送出される。読み出
し標本化周波数ＦＳ２０〜ＦＳ２５は書き込み周波数Ｆ
ＳＩに比べて何れも非常に高い値となっているため、第
１メモリ１６、第２メモリ１７からの読み出し時間は、
書き込み時間よりも短くなっている。

第３図のタイミングチャートを参照して本実施例の動作
を説明する。８ｋＨｚの書き込み標本化周波数ＦＳＩが
印加されて、２分周回路２７からの出力信号（３点）の
論理レベルがハイ状態になっていると、ＡＮＤ回路３０
．３３が導通状態となる。８ｋＨｚの標本化周波数ＦＳ
Ｉは、ＡＮＤ回路３４、ＯＲ回路４５を介して８０進カ
ウンタ２８に送出され、８ｋＨｚで８０進カウンタ２８
を動作させる。この８０進カウンタ２８の出力により、
第１メモリ１６の書き込みアドレスが指定されて、ＡＮ
Ｄ回路３０を介して第１メモリ１６に、入力信号のＮｏ
、２領域のデータが書き込まれる。

また、第１メモリ１６での書き込みが開始されるのと同
時に、タイミング信号ＴＭＯが送出されることにより、
８ＭＨｚの読み出し標本化周波数ＦＳ２０がＡＮＤ回路
３８、ＯＲ回路４４、ＡＮＤ回路３７、ＯＲ回路４６を
この順で介して８ｏ進カウンタ２９に送出され、８ＭＨ
ｚで８０進カウンタ２９を動作させる。この８０進カウ
ンタ２９の出力により、第２メモリ１７の読み出しアド
レスが指定されて、ＡＮＤ回路３３、ＯＲ回路４７を介
して第２メモリ１７に蓄積されたＮｏ、１領域のデータ
が読み出される。読み出されたデータは、ＤＡＣ１８に
よりアナログ信号に変換され、帯域ろ波器１０に送出さ
れる。このとき、１００ＫＨｚの共振周波数ｆｏを備え
た帯域ろ波器１ｏを、信号が通過した場合、その信号の
周波数成分は、１００Ｈｚとなる。

読み出し標本化周波数Ｆ３２１〜ＦＳ２５により読み出
すときも、ＦＳ２０のときと同様に動作するようになっ
ており、第３図のタイミングチャートでは、タイミング
信号ＴＭＩ、ＴＭ２のときに、帯域ろ波器１０からのア
ナログ信号の出力があり（ｂ点）、この出力は検出器１
９にて検出され、平滑化される（０点）。そして、タイ
ミング信号ＴＭＩがＤフリップフロップ２１のクロック
端子に、タイミング信号ＴＭ２がＤフリップフロップ２
２のクロック端子にそれぞれ時分割されて送出されてお
り、このタイミング信号ＴＭＩがハイレベルからローレ
ベルへ切り換わるときに、検出器１９からの出力がＤフ
リップフリップ２１にラッチされ（ｄ点）、タイミング
信号ＴＭ２がハイレベルからローレベルへ切り換わると
きに、検出器１９からの出力がＤフリップフリップ２２
にラッチされる（ｅ点）。

これにより、入力した信号には２００Ｈｚと４００Ｈｚ
の周波数成分が含まれていることになる。

２分周回路２７からの出力が、ハイレベルからローレベ
ルに反転した場合も、同様の動作で、ＡＮＤ回路３６、
○Ｒ回路４６を介して８ｋＨｚで８０進カウンタ２９を
動作させることにより、ＡＮＤ回路３１を介して第２メ
モリ１７に入力信号のデータが書き込まれる。また、Ｆ
Ｓ２０〜ＦＳ２５のそれぞれの読み出し標本化周波数で
、８０進カウンタ２８を動作させることにより、ＡＮＤ
回路３２を介して第１メモリ１６のデータが読み出され
る。

発明の効果 本発明の周波数分析回路は以上詳述したように構成した
ので、連続的に入力される音声信号等に対しても、１個
の帯域ろ波器で周波数分析が可能となり、また、帯域ろ
波器の共振周波数を高くして、帯域ろ波器を小型化でき
るという効果を奏する。

【図面の簡単な説明】

第１図は本発明の原理図であり、（ａ）はブロック図、
（ｂ）はタイムチャートを示し、第２図は本発明による
周波数分析回路の一実施例回路図、 第３図は第２図によるタイムチャート、第４図は従来の
周波数分析回路のブロック図、第５図は他の従来例ブロ
ック図を示している。 １０．４８〜５３．６３・・・帯域ろ波器、１１・・・
第１記憶手段、　１２・・・第２記憶手段、１３・・・
書き込み選択手段、 １４・・・読み出し選択手段、 １５．６０・・・ＡＤＣ。 １６・・・第１メモリ、 １７・・・第２メモリ、 １８．６２・・・りＡＣ。 １９．５４〜５９．６４・・・検出器、２０〜２５・・
・Ｄフリップフロップ、２７・・・２分周回路、 ２６．２８．２９・・・８０進カウンタ、３０〜４３・
・・ＡＮＤ回路、 ４４〜４７・・・ＯＲ回路、　６１・・・記憶回路。

Claims (1)

1. 【特許請求の範囲】 帯域ろ波器（１０）を用いて入力信号の周波数成分を分
   析する周波数分析回路において、 入力信号のデータを蓄積する第１記憶手段（１１）及び
   第２記憶手段（１２）と、 入力信号のデータを第１記憶手段（１１）、第２記憶手
   段（１２）の何れに書き込むかを選択する書き込み選択
   手段（１３）と、 蓄積した信号のデータを第１記憶手段（１１）、第２記
   憶手段（１２）の何れから読み出すかを選択する、前記
   書き込み選択手段（１３）に連動する読み出し選択手段
   （１４）とを設け、 入力信号のデータを第１標本化周波数で第１記憶手段（
   １１）に書き込んでいるときは、第２記憶手段（１２）
   から第２標本化周波数でデータを読み出し、入力信号の
   データを第１標本化周波数で第２記憶手段（１２）に書
   き込んでいるときは、第１記憶手段（１１）から第２標
   本化周波数でデータを読み出し、この読み出したデータ
   を１つの帯域ろ波器（１０）に送出し、帯域ろ波器（１
   ０）を通過した信号を第２標本化周波数に応じて分析す
   ることを特徴とする周波数分析回路。