JPH01286727A - Digital bus protective apparatus - Google Patents

Digital bus protective apparatus

Info

Publication number
JPH01286727A
JPH01286727A JP63116474A JP11647488A JPH01286727A JP H01286727 A JPH01286727 A JP H01286727A JP 63116474 A JP63116474 A JP 63116474A JP 11647488 A JP11647488 A JP 11647488A JP H01286727 A JPH01286727 A JP H01286727A
Authority
JP
Japan
Prior art keywords
current
phase
voltage
bus
transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63116474A
Other languages
Japanese (ja)
Inventor
Kuniyasu Inamura
稲村 國康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63116474A priority Critical patent/JPH01286727A/en
Publication of JPH01286727A publication Critical patent/JPH01286727A/en
Pending legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Abstract

PURPOSE:To easily discover an erroneous connection by employing a specific voltage as a reference, and calculating and displaying the phase difference of a current thereto in a digital bus protective apparatus. CONSTITUTION:A current from a power source 1 to a bus 2 to be protected and a current from the bus 2 to a plurality of feeders 3 are obtained by a current transformer 4 and an auxiliary current transformer 5, and input to the sample-holding circuit 9 of a digital bus protective relay 8. The voltage of the bus 2 is obtained by a transformer 15 and an auxiliary transformer 16, and sample-held by a sample-holding circuit 9. The sample-held current, voltage are sequentially multiplexed by a multiplexer 10, A/D-converted by an A/D converter 11, and input to a CPU 12. A differential current calculated by the CPU 12 is displayed on a display 14 with the phase designated by a setter 13 as a reference, and its phase relationship is displayed on a display 17. Thus, erroneous connections of many current transformers can be easily discovered to improve its maintenance and reliability.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、電力系統を保護する保護リレーに係り、特に
電流差動に哩で母線を保護するディジタル形母線保護装
置に関する。
[Detailed Description of the Invention] [Object of the Invention] (Industrial Application Field) The present invention relates to a protection relay that protects a power system, and more particularly to a digital bus protection device that protects a bus bar by applying a current differential. .

(従来の技術) 従来技術による電流差動原理のアナログ形母線保護リレ
ーの構成例を第4図に示す、なお、電力系統の構成は、
説明の便宜上1例としてIE源線が1回線、負荷線が2
回線とした。第4図において電流差動原理のf!#線保
護リレー1は、各フィーダ3に設けられた変流器4の2
次IP!電流を入力することになるが、この場合被保護
母線につながる各フィーダからの系統電流は補助変流器
5にて整合をとって、これらを差動接続する。そして母
線内部事故時に差動回路に生じる差電流1dをレベル検
出回路6にて検出し、保護出力を送出するものである。
(Prior art) An example of the configuration of an analog type bus protection relay based on the current differential principle according to the prior art is shown in Fig. 4.The configuration of the power system is as follows.
For convenience of explanation, as an example, there is one IE source line and two load lines.
It was a line. In Fig. 4, f! of the current differential principle! #The line protection relay 1 connects two current transformers 4 provided in each feeder 3.
Next IP! In this case, the system currents from each feeder connected to the protected bus are matched by the auxiliary current transformer 5, and these are differentially connected. Then, the level detection circuit 6 detects the difference current 1d generated in the differential circuit when an internal fault occurs in the bus bar, and sends out a protective output.

ここで母線保護リレー1に設けられた波形観測端子7は
、系統定常時の差電流を観測し、変流器からIIc流を
導入する回路における誤接続の有無を確認するものであ
る。
Here, the waveform observation terminal 7 provided on the busbar protection relay 1 is used to observe the difference current in the steady state of the system, and to check whether there is any erroneous connection in the circuit that introduces the IIc current from the current transformer.

第4図の系統各部の電流波形と波形観測端子の波形を第
5図に示す、第5図(a)は系統定常時の接続誤りのな
い場合の各部波形を示し、第5図(b)は系統定常時に
接続誤りが、電流i3を得る回路にあった場合を示す。
Figure 5 shows the current waveform of each part of the system in Figure 4 and the waveform of the waveform observation terminal. Figure 5 (a) shows the waveform of each part when there is no connection error when the system is steady, and Figure 5 (b) shows a case where the connection error is in the circuit that obtains the current i3 when the system is steady.

第5図(a)において、電源より母線へ流入する電流1
1と、負荷へ供給するために母線より流出する電流i2
. i3とのベクトル和1dは下式より得られる。
In Fig. 5(a), the current 1 flowing from the power supply to the bus bar
1 and the current i2 flowing out from the bus to supply the load.
.. The vector sum 1d with i3 can be obtained from the following formula.

Id=i1+i2+i3 この場合キルヒホッフの法則によりベクトル和Idは零
となる。第5図(b)ではi3の極性が誤接続のため逆
となり、Idは下式より得られる大きさとなる。
Id=i1+i2+i3 In this case, the vector sum Id becomes zero according to Kirchhoff's law. In FIG. 5(b), the polarity of i3 is reversed due to incorrect connection, and Id has a magnitude obtained from the following formula.

Id=i1+12−i3=iI令i2+13−(2i3
)=−2i3したがって、第5図(a)では波形観測端
子により差電流1dが零であることが観測され、誤接続
のないことが確認できる。ス、第5図(b)では、定常
時にも拘らず差電流1dが観測されることから何れかの
フィーダに誤接続があることが判る。なお上記説明では
、電力系統3相の内式表相Cついて述べたが他の2相に
ついても同様である1以上はアナログ形の母線保護リレ
ーについて述べたが、次にディジタル形母線保護リレー
について述べる。
Id=i1+12-i3=iI orderi2+13-(2i3
)=-2i3 Therefore, in FIG. 5(a), it is observed by the waveform observation terminal that the difference current 1d is zero, and it can be confirmed that there is no erroneous connection. In FIG. 5(b), a difference current 1d is observed even in a steady state, which indicates that there is a misconnection in one of the feeders. In the above explanation, we have described the internal formula table phase C of the three-phase power system, but the same applies to the other two phases.1 and above, we have described analog type bus protection relays, but next we will explain about digital type bus protection relays. state

一般にディジタル形保護リレーは、系統の電気量をサン
プリングした後ディジタル量に変換し、マイクロコンピ
ュータにてディジタル処理を行うことにより、リレー動
作判定を行うものである。
In general, a digital protection relay samples the amount of electricity in the system, converts it into a digital amount, and performs digital processing using a microcomputer to determine relay operation.

第6図はディジタル形母線保護リレーの概略構成図であ
る。第6図において、第4図と同一符号のものは、同一
機能を有し、同一目的に使用するものでその説明は省略
する。
FIG. 6 is a schematic diagram of a digital bus protection relay. In FIG. 6, the same reference numerals as those in FIG. 4 have the same functions and are used for the same purpose, so the explanation thereof will be omitted.

第6図において、系統の電流入力は、変流器4、補助変
流器5を介し、ス、電圧入力は変圧器15、補助変圧器
16を介しディジタル形母線保護リレー8に導入され、
サングルホールド回路9により一定のサンプリング周波
数でサンプリングされる。
In FIG. 6, the current input of the system is introduced through a current transformer 4 and an auxiliary current transformer 5, and the voltage input is introduced into a digital bus protection relay 8 through a transformer 15 and an auxiliary transformer 16.
The sample hold circuit 9 samples the signal at a constant sampling frequency.

このサンプリングされた電流データ及び電圧データは、
マルチブレフサ10により順次選択され、A/D変換器
11に送られてディジタル量に変換される。
This sampled current data and voltage data are
The signals are sequentially selected by the multi-blephr 10, sent to the A/D converter 11, and converted into digital quantities.

CPU12はA/D変換器11より出力される系統の電
流及び電圧のディジタルデータをもとにして保護演算を
行い、系統の故障検出及び保護出力等の保護動作を行う
。ス整定部13はCPU12に対して故障検出感度、動
作時間整定等を入力する。ここで差電流1d表示回路1
4はアナログ形母線保護リレーの波形観測端子と同様に
、電流のベクトル和の演算結果を表示するものである。
The CPU 12 performs protection calculations based on the digital data of the system current and voltage output from the A/D converter 11, and performs protection operations such as system failure detection and protection output. The step setting unit 13 inputs failure detection sensitivity, operating time setting, etc. to the CPU 12. Here, the difference current 1d display circuit 1
Similarly to the waveform observation terminal of the analog bus protection relay, 4 displays the calculation result of the vector sum of currents.

これによりアナログ形母線保護リレーで述べたように誤
接続の有無を確認できる。
This allows you to check for incorrect connections as described for analog bus protection relays.

(発明が解決しようとする課題) しかしながら一般に母線保護の場合、複数の電源、多数
の負荷フィーダが接続されているため、接続誤りの有無
の確認はできても、何れのフィーダに接続誤りがあるの
かの限定が困難であった。
(Problem to be solved by the invention) However, in general, in the case of bus bar protection, multiple power supplies and a large number of load feeders are connected, so even if it is possible to confirm whether there is a connection error, it is possible to confirm that there is a connection error in any feeder. It was difficult to limit the

ス母線に接続されるフィーダ数が多くなると変流器、補
助変流器等の誤差を原因として生じる差電流1dも大き
くなる。その結果波形観測端子または差電流表示による
波形i!認では誤接続の有無の確認が困難となる欠点が
あった。
As the number of feeders connected to the bus increases, the difference current 1d generated due to errors in current transformers, auxiliary current transformers, etc. also increases. As a result, the waveform i! from the waveform observation terminal or the difference current display! However, there was a drawback in that it was difficult to confirm whether there was an incorrect connection.

本発明は、上記問題点を解決するためになされたもので
あり、変流器からの接続誤りを検出すると共に、何れの
フィーダに誤接続があるかを検出することの可能なディ
ジタル形母線保護装置を提供することを目的としている
The present invention has been made in order to solve the above problems, and provides digital bus bar protection that can detect connection errors from current transformers as well as detect which feeder has an incorrect connection. The purpose is to provide equipment.

[発明の構成] (課題を解決するための手段) 本発明では、ディジタル形母線保護装置に、特定の電圧
を基準とし、これに対する電流の位相差を演算する機能
を設けると共に、これを表示する手段を設けるよう構成
した。
[Structure of the Invention] (Means for Solving the Problems) In the present invention, a digital bus protection device is provided with a function of calculating a phase difference of a current with respect to a specific voltage as a reference, and also displays this. It was designed to provide means.

(作 用) 上記手段により、表示された電圧に対する電流の位相関
係と、定常時にあるべき電圧に対する電流の位相関係と
を比較確認することにより、誤接続の有無及び誤接続の
ある回路を同時に知ることができる。
(Function) Using the above means, by comparing and confirming the phase relationship of the current to the displayed voltage and the phase relationship of the current to the voltage that should be in steady state, it is possible to simultaneously know whether there is a misconnection and the circuit in which the misconnection is present. be able to.

(実施例) 以下図面を参照して実施例を説明する。(Example) Examples will be described below with reference to the drawings.

第1図は本発明によるディジタル形母線保護装置の一実
施例の構成図である。第1図において、第6図と同一部
分については同一符号を付して説明を省略する。
FIG. 1 is a block diagram of an embodiment of a digital bus bar protection device according to the present invention. In FIG. 1, the same parts as in FIG. 6 are given the same reference numerals, and their explanation will be omitted.

第1図において、位相表示回路17はCPU12にて演
算した電圧と電流間の位相差を表示するものであり、整
定回路13は、CPU12の演算に必要なデータ、例え
ば基準とする電圧の相指定等を入力するものである。そ
の他の構成は第6図と同様である。
In FIG. 1, a phase display circuit 17 displays the phase difference between the voltage and current calculated by the CPU 12, and a setting circuit 13 displays data necessary for the calculation of the CPU 12, such as phase designation of a reference voltage. etc. are input. The other configurations are the same as in FIG. 6.

上記構成を有するディジタル形母線保護装置の作用を第
2図に示すフローチャートを用いて説明する。そして第
2図は、整定部により位相表示フローが選択された場合
を示している。第2図において、スッテグS1にて基準
となる電圧の相、例えばR相を示すコードを入力する。
The operation of the digital bus bar protection device having the above configuration will be explained using the flowchart shown in FIG. FIG. 2 shows a case where the phase display flow is selected by the setting section. In FIG. 2, a code indicating the phase of the reference voltage, for example, the R phase, is inputted at the stage S1.

スッテグS2では、演算対象となるフィーダのコードを
入力する。ステップS3では、前期入力コードに基づき
所定の位相演算アルゴリズムにより位相を算出し、ステ
ップS4にてこれを表示する。ここで位相演算アルゴリ
ズムは周知であるため、その説明は省略する。
In STEG S2, the code of the feeder to be calculated is input. In step S3, the phase is calculated using a predetermined phase calculation algorithm based on the previous input code, and this is displayed in step S4. Here, since the phase calculation algorithm is well known, its explanation will be omitted.

ステップ35.S6では、各々他のフィーダ、他の相の
位相演算、表示を必要とする場合のステップであり、不
要の場合は位相表示を終了し、他の処理へ進むことを示
している。
Step 35. S6 is a step when phase calculation and display of other feeders and other phases are required, and if unnecessary, phase display is ended and the process proceeds to other processing.

次に第2図に示すフロー及び第3図に示す系統の電圧、
電流波形により、位相表示回路の表示例につき説明する
Next, the flow shown in Fig. 2 and the voltage of the system shown in Fig. 3,
A display example of the phase display circuit will be explained using a current waveform.

第3図(a)は、系統定常時の接続誤りのない場合の各
部波形を示し、第3図(b)は系統定常時に接続誤りが
、電流i3を得る回路にあった場合を示す。第3図では
電圧入力の例えばR相の電圧v1を基準とし、電源線及
び負荷線のR相電流N、 i2. i3の位相を表示さ
せるしのとする。第3図(a)の波形について、以下に
説明する。第2図のステップS1に位相演算の基準とす
る電圧相はR相であることを入力し、ステップS2にて
電流11の位相を演算し、これを表示させるべく電流1
1のフィーダコードを入力する。以上よりステップS3
では、R相の電圧に対する11の位相差を演算し、0°
程度が得られ、ステップS4でこの値を表示する。これ
は本来あるべき電圧−電流の位相関係と一致する。次に
ステップS5では、電流12についても位相表示を行う
ため、ステップS2へ進む。以下上記と同様に電流i2
. i3について位相の演算、表示を行う。ここでは電
流i2. i3については各々 180°程度が表示さ
れ、異常のないことが確認できる。しかしながら第3図
(b)に示す波形では、電流i1. i2. i3の位
相表示は各々0°、180’ 、O°程度となる。本来
あるべき位相関係は電圧v1基準にして電流i1. i
2゜i3は各々0°、180°、0°であるため、電流
i3を導入する回路の接続に誤りがあることが判る。以
上は電圧入力の代表相のR相について述べたが、S相、
T相についても同様にでき、これは第2図のステップ3
6,374:て選択すればよい。
FIG. 3(a) shows the waveforms of various parts when there is no connection error when the system is steady, and FIG. 3(b) shows the case where there is a connection error in the circuit that obtains the current i3 when the system is steady. In FIG. 3, for example, the R-phase voltage v1 of the voltage input is used as a reference, and the R-phase currents N, i2 . Let us display the phase of i3. The waveform of FIG. 3(a) will be explained below. In step S1 of FIG. 2, it is input that the voltage phase used as a reference for phase calculation is the R phase, and in step S2, the phase of the current 11 is calculated, and in order to display this, the current 1
Enter the feeder code of 1. From the above, step S3
Now, calculate the phase difference of 11 with respect to the voltage of the R phase, and set it to 0°.
The degree is obtained and this value is displayed in step S4. This matches the voltage-current phase relationship that should originally exist. Next, in step S5, the phase of the current 12 is also displayed, so the process advances to step S2. Below, as above, the current i2
.. The phase is calculated and displayed for i3. Here, the current i2. For i3, approximately 180° is displayed, confirming that there are no abnormalities. However, in the waveform shown in FIG. 3(b), the current i1. i2. The phase display of i3 is about 0°, 180', and O°, respectively. The phase relationship that should originally exist is based on voltage v1 and current i1. i
Since 2°i3 are respectively 0°, 180°, and 0°, it can be seen that there is an error in the connection of the circuit that introduces the current i3. The above has described the R phase, which is the representative phase of voltage input, but the S phase,
The same can be done for the T phase, which is step 3 in Figure 2.
6,374: You can select it.

上記実施例によれば、変圧器より導入される電圧を基準
にした各フィーダの電流の位相関係から、誤接続の有無
及び誤接続回路が明確となり、保守性及び信頼性が向上
したディジタル形母線保護装置を提供できる。なお上記
実施例では、系統の3相電圧のR相、S相、T相の各々
を基準とし、各相電流の位相関係を順次表示する場合に
ついて説明したが、本発明はこれに限定されるものでは
なく、各相の位相関係を一括して表示するようにしても
よい、ス位相演算結果をグリンタに出力しても同様の効
果が得られることはいうまでもない。
According to the above embodiment, the presence or absence of incorrect connection and the incorrect connection circuit are clarified from the phase relationship of the current of each feeder based on the voltage introduced from the transformer, and the digital bus bar has improved maintainability and reliability. Protective equipment can be provided. In addition, in the above embodiment, a case has been described in which the phase relationship of each phase current is sequentially displayed using each of the R phase, S phase, and T phase of the three-phase voltage of the system as a reference, but the present invention is limited to this. It is needless to say that the same effect can be obtained by outputting the phase calculation result to the glintter.

上記実施例では、電圧に対する電流の位相差を表示する
構成として説明したが、本発明はこれに限定されるもの
ではなく、基準電圧に対する電流の位相関係より、誤接
続の有無を判断し、その結果のみ表示する構成としても
同様の効果が得られることは、明らかである。さらC位
相表示回路、Id表示回路を共用し、整定部の入力によ
り使い分ける構成としてもよい。
Although the above embodiment has been described as a configuration that displays the phase difference of the current with respect to the voltage, the present invention is not limited to this. It is clear that a similar effect can be obtained with a configuration in which only the results are displayed. Furthermore, a configuration may be adopted in which the C phase display circuit and the Id display circuit are shared and used depending on the input of the setting section.

[発明の効果] 以上説明したように、本発明樟よれば電圧に対する電流
の位相関係を表示する構成としたので、変流器からの接
続誤りの有無及び誤接続回路が容易に判り保守性及び信
頼性が向上したディジタル形母線保護装置を提供できる
[Effects of the Invention] As explained above, according to the present invention, since the phase relationship of current to voltage is displayed, it is easy to see whether there is a connection error from the current transformer and the incorrect connection circuit, which improves maintainability and A digital bus protection device with improved reliability can be provided.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明によるディジタル形母線保護装置の一実
施例の構成図、第2図は第1図の処理内容を示すフロー
チャート、第3図は作用を説明する波形図、第4図は従
来技術のアナログ形母線保護装置を説明する図、第5図
は従来技術の作用を説明する波形図、第6図は従来技術
のディジタル形母線保護装置を説明する図である。 2・・・・・・被保護母線  3・・・・・・フィーダ
4・・・・・・変流器    5・・・・・・補助変流
器8・・・・・・ディジタル形母線保護リレー9・・・
・・・サンプルホールド回路
Fig. 1 is a block diagram of an embodiment of the digital busbar protection device according to the present invention, Fig. 2 is a flowchart showing the processing contents of Fig. 1, Fig. 3 is a waveform diagram explaining the action, and Fig. 4 is a conventional one. FIG. 5 is a waveform diagram illustrating the action of the conventional technology, and FIG. 6 is a diagram illustrating the digital bus protection device of the prior art. 2... Protected bus 3... Feeder 4... Current transformer 5... Auxiliary current transformer 8... Digital bus protection Relay 9...
...sample hold circuit

Claims (1)

【特許請求の範囲】[Claims] 電力系統の母線を差動原理で保護するディジタル形母線
保護装置において、複数の変成器より導入される電流の
位相関係を特定の電圧を基準として演算し、その演算結
果を表示する手段を備えたことを特徴とするディジタル
形母線保護装置。
A digital bus protection device that protects power system buses using the differential principle, which is equipped with a means to calculate the phase relationship of the currents introduced by multiple transformers using a specific voltage as a reference, and to display the calculation results. A digital busbar protection device characterized by:
JP63116474A 1988-05-13 1988-05-13 Digital bus protective apparatus Pending JPH01286727A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63116474A JPH01286727A (en) 1988-05-13 1988-05-13 Digital bus protective apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63116474A JPH01286727A (en) 1988-05-13 1988-05-13 Digital bus protective apparatus

Publications (1)

Publication Number Publication Date
JPH01286727A true JPH01286727A (en) 1989-11-17

Family

ID=14687997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63116474A Pending JPH01286727A (en) 1988-05-13 1988-05-13 Digital bus protective apparatus

Country Status (1)

Country Link
JP (1) JPH01286727A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005287256A (en) * 2004-03-30 2005-10-13 Tm T & D Kk Digital protecting and controlling device and its display data production method, and display data production program

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005287256A (en) * 2004-03-30 2005-10-13 Tm T & D Kk Digital protecting and controlling device and its display data production method, and display data production program

Similar Documents

Publication Publication Date Title
KR101748554B1 (en) Leakage current calculation device and leakage current calculation method
US7528595B2 (en) Method for detecting and correcting wiring errors in power monitoring applications
US4276605A (en) Method and apparatus for supervising a digital protective relaying system
US5514969A (en) Impedance measurement in a high-voltage power system
EP3304115B1 (en) Method and apparatus to commission voltage sensors and branch circuit current sensors for branch circuit monitoring systems
CN105899959A (en) Abnormality diagnosis device for rogowski instrument current transformer
EP3304099A1 (en) Method and apparatus to commission voltage sensors and branch circuit current sensors for branch circuit monitoring systems
JPH01286727A (en) Digital bus protective apparatus
JPH01136527A (en) Digital type bus bar protective relay
JP3829614B2 (en) Digital type protective relay device
JP2002098729A (en) Leak current probing device
JPH0217827A (en) Digital type bus bar protection device
JPH08189944A (en) Method for detecting and utilizing zero-phase current in parallel two-circuit transmission line
JP4738288B2 (en) Distribution system ground fault protective relay device
JP2715090B2 (en) Fault location device
JP2791209B2 (en) Digital bus protection relay
JP2005024263A (en) Main-circuit diagnostic apparatus
JPH06186270A (en) Automatic direction testing device
JPH1019965A (en) Faulty point locating equipment
JP2000261952A (en) Protective relay
JPH0585874B2 (en)
JPH02197294A (en) Current controller for ac machine
JP2003315403A (en) Method for locating fault point
JPS605130B2 (en) Current differential relay method
JPH0247566A (en) Apparatus for determining point of fault in power transmission system