JPH01286541A - Split/transmission system of message in network - Google Patents

Split/transmission system of message in network

Info

Publication number
JPH01286541A
JPH01286541A JP11758988A JP11758988A JPH01286541A JP H01286541 A JPH01286541 A JP H01286541A JP 11758988 A JP11758988 A JP 11758988A JP 11758988 A JP11758988 A JP 11758988A JP H01286541 A JPH01286541 A JP H01286541A
Authority
JP
Japan
Prior art keywords
slot
message
packet
subsequent
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11758988A
Other languages
Japanese (ja)
Inventor
Tomohiko Awazu
粟津 知彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11758988A priority Critical patent/JPH01286541A/en
Publication of JPH01286541A publication Critical patent/JPH01286541A/en
Pending legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

PURPOSE:To utilize the band of a transmission line effectively by adding information representing the succeeding slot position of each block to a first head slot being a division of the slot and sending the slot. CONSTITUTION:A succeeding packet information part IF is added, in which the information representing a slot position of each succeeding slot is added after an F/M/L bit indicating whether it corresponds to the head (First), the middle or the last of the message only to the initial head packet. A B/I bit representing the busy or the idle state and a data part DATA only are given from a 2nd to a last packet instead. Thus, other header than the B/I bit is not required to the succeeding slot the transmission line band is utilized effectively.

Description

【発明の詳細な説明】 [概要] ネットワークにおけるメツセージの分割・転送方式に関
し、 伝送路帯域の有効利用を図ることを目的とし、送信側に
おいて、メツセージを伝送路上を流れる固定長スロット
にブロック分割し、分割した最初の先頭スロットに後続
の各ブロックのスロット位置を示す情報を付加して送出
し、受信側においては、先頭スロットを受信して本メツ
セージを解析し、解析して特定した各後続スロットを受
信し、メツセージを再構成するように構成する。
[Detailed Description of the Invention] [Summary] Regarding a message division and transfer method in a network, the purpose of making effective use of transmission path bandwidth is to divide messages into blocks of fixed-length slots that flow on the transmission path on the sending side. , information indicating the slot position of each subsequent block is added to the first divided leading slot and sent. On the receiving side, the receiving side receives the leading slot, analyzes this message, and analyzes and identifies each subsequent slot. and configure it to receive and reassemble messages.

[産業上の利用分野] 本発明は、ネットワークにおけるメツセージの分割・転
送方式に関する。
[Industrial Application Field] The present invention relates to a message division and transfer method in a network.

近年、ネットワーク(例えばループネットワーク)は、
ローカルエリアでの利用が増大し、伝送路速度(帯域)
の高速化、ネットワークの大規模化が実現されつつある
。このため、ループネットワークは、種々の通信速度を
有する各種端末装置を統合的に収容する傾向にあり、種
々の長さのメツセージをネットワークが効率的に(でき
るだけ多くのメツセージをできるだけ迅速に)転送でき
るメツセージの分割・転送方式が要求されている。
In recent years, networks (e.g. loop networks)
As usage in local areas increases, transmission line speed (bandwidth)
Faster speeds and larger scale networks are being realized. For this reason, loop networks tend to accommodate various types of terminal equipment with different communication speeds in an integrated manner, allowing the network to efficiently transfer messages of various lengths (as many messages as possible as quickly as possible). A method for dividing and forwarding messages is required.

[従来の技術] 第7図はループネットワーク例を示す図である。[Conventional technology] FIG. 7 is a diagram showing an example of a loop network.

複数の端末装置(以下単に端末という)A−Dが、伝送
路りで互いに結ばれた通信制御装N(ノード)NA−N
Dを介してメツセージの送受信を行うようになっている
。図に示す方式は、スロットリングと呼ばれる方式で、
伝送路りが幾つかの固定長スロットに分割されており、
各スロットはループ上を一定方向に流れている。
A communication control device N (node) NA-N in which multiple terminal devices (hereinafter simply referred to as terminals) A-D are connected to each other by a transmission path.
Messages are sent and received via D. The method shown in the figure is called throttling.
The transmission path is divided into several fixed length slots,
Each slot flows in a fixed direction on the loop.

第8図は端末Aから端末Bへのメツセージ送受信の概念
図である。端末A側からメツセージが複数個のブロック
に分割され、その各々のブロック毎にヘッダが付された
後、伝送路り上の空スロットに挿入され、端末B側に送
信される。端末B側では、送られてきたヘッダを解析し
て自端末のブロックのみを抽出し、メツセージとして再
構成する。
FIG. 8 is a conceptual diagram of message transmission and reception from terminal A to terminal B. A message from the terminal A side is divided into a plurality of blocks, a header is attached to each block, and then inserted into an empty slot on the transmission path and transmitted to the terminal B side. Terminal B analyzes the sent header, extracts only its own block, and reconstructs it as a message.

各スロット内は、第9図に示すようにパケット形式にな
っており、使用(BUSY)か未使用(IDLE)かを
示すB/Iピット、受信先アドレス部OA、送信元アド
レス部SA、データ部の有効データの長さを示すLNG
部0本パケット中のデータブロックがメツセージの先頭
(1” i rst)か、中間(Middle)か最終
(last)かのいずれかに該当するかを示すF/M/
Lビット(以上ヘッダ部)及びデータ部より構成されて
いる。有効データはデータ部の範囲内で可変長である。
Each slot is in a packet format as shown in Figure 9, with a B/I pit indicating whether it is used (BUSY) or unused (IDLE), a receiving address part OA, a sending address part SA, and a data slot. LNG indicating the length of valid data in the section
F/M/ which indicates whether the data block in the packet corresponds to the beginning (1" i rst), middle (Middle) or last (last) of the message.
It consists of L bits (header part) and data part. Valid data has a variable length within the data section.

ループ上のノードは、後続されている端末より送信すべ
きメツセージを受は取ると、これを?!数個のブロック
に分割し、伝送路り上を流れる空スロット(B/Iピッ
トがオフのスロット)を捕捉する毎に、各ブロックをD
A、SAアドレス、LNG部を付加したパケットの形式
で伝送路りに送り出す。一方、各ノードは、使用状態の
スロット(B/Iピットがオンのスロット)が伝送路り
より到着する毎にDAアドレスを検査し、自ノードアド
レスと一致すれば、DATA部を受信する。
When a node on the loop receives a message to be sent from the terminal that is following it, it receives this message? ! Each block is divided into several blocks, and each block is D
A, SA address, and LNG part are added in the form of a packet and sent out to the transmission route. On the other hand, each node checks the DA address every time a slot in use (a slot with the B/I pit on) arrives from the transmission path, and if it matches the own node address, it receives the DATA part.

そして、各ブロックの受信が完了すれば、これをメツセ
ージとして再構成し、後続されている端末に受は渡すよ
うになっている。
Once each block has been received, it is reconfigured as a message and passed on to the succeeding terminal.

[発明が解決しようとする課題] 従来の方式では、前述したようにメツセージを幾つかの
ブロックに分割し、各ブロック毎にDAアドレス、SA
アドレス、LNG部等の制御部を付加して伝送路に送出
するため、伝送路の帯域の内、実データ通信に用いられ
ない部分(オーバーヘッド)が大きくなり、伝送路帯域
の有効利用率が低下するという問題を生じていた。従来
方式では、 ■メツセージ長よりスロット長が小さくなりすぎると、
分割の数が多くなり、前記制御部付加によるオーバーヘ
ッドが大きくなる。
[Problems to be Solved by the Invention] In the conventional method, a message is divided into several blocks as described above, and each block is divided into a DA address, an SA
Since control units such as address and LNG units are added and sent to the transmission line, the portion of the transmission line band that is not used for actual data communication (overhead) increases, reducing the effective utilization rate of the transmission line band. This caused the problem of doing so. In the conventional method, ■If the slot length becomes too small than the message length,
The number of divisions increases, and the overhead due to the addition of the control section increases.

■逆に、メッセージ長よりスロット長が大きくなりすぎ
ると、スロット内の無効データ部分のオーバーヘッドが
大きくなる。
(2) Conversely, if the slot length becomes too large than the message length, the overhead of the invalid data portion within the slot will increase.

という問題があり、種々のメッセージ長を処理するネッ
トワークでは、スロット長を最適に選択してもネットワ
ーク帯域の有効利用率の向上には限界があった。
In networks that process various message lengths, there is a limit to improving the effective utilization of network bandwidth even if the slot length is optimally selected.

発明はこのような課題に鑑みてなされたものであって、
伝送路帯域の有効利用を図ることができるネットワーク
におけるメツセージの分割・転送方式を提供することを
目的としている。
The invention was made in view of these problems, and
The purpose of this paper is to provide a method for dividing and forwarding messages in a network that can make effective use of transmission line bandwidth.

[1題を解決するための手段] 第1図は本発明方式の原理を示すフローチャートである
。本発明は複数の端末装置が伝送路で互いに結ばれた通
信制御装置を介してメツセージの送受信を行うネットワ
ークシステムにおいて、送信側において、メツセージを
伝送路上を流れる固定長スロットにブロック分割しくス
テップ[1])、分割した最初の先頭スロットに後続の
各ブロックのスロット位置を示す情報を付加して送出し
くステップ[2])、 受信側においては、先頭スロットを受信して本メツセー
ジを解析しくステップ[3])、 解析して特定した各
後続スロットを受信し、メツセージを再構成する(ステ
ップ[4])ようにしたことを特徴としている。
[Means for solving one problem] FIG. 1 is a flowchart showing the principle of the method of the present invention. The present invention provides a network system in which a plurality of terminal devices send and receive messages via a communication control device connected to each other via a transmission path, and in which the sending side divides the message into blocks of fixed length slots flowing on the transmission path. ]), a step [2]) of adding information indicating the slot position of each subsequent block to the first divided leading slot and transmitting the message; a step [2]) of receiving the leading slot and analyzing the message; 3]), each subsequent slot analyzed and identified is received, and the message is reconstructed (step [4]).

[作用1 分割した最初の先頭スロットに後続の各ブロックのスロ
ット位置を示す情報を付加して送出する。
[Operation 1: Information indicating the slot position of each subsequent block is added to the first divided leading slot and sent.

これにより、後続スロットにはB/1ビット以外のヘッ
ダが不要となり、伝送路帯域の有効利用を図ることがで
きる。
This eliminates the need for headers other than the B/1 bit in subsequent slots, allowing effective use of the transmission path band.

[実施例1 以下、図面を参照して本発明の実施例を詳細に説明する
[Embodiment 1] Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

第2図は本発明に用いるパケットフォーマット例を示す
図である。第9図に示す従来方式のパケットフォーマッ
トと比較して異なっている点は、最初の先頭パケットに
のみF/M/Lビットの後に後続の各ブロックのスロッ
ト位置を示す情報を付加した後続パケット情報部IFが
追加されている点である。代わりに、第2パケツトから
最終パケットまでは、B/1ピットとデータ部のみとな
る。後続パケット情報部IFは、後続のメツセージブロ
ックの位置(先頭パケット通過後の何番目のパケットで
あるかを示す情報)を示すためのものである。
FIG. 2 is a diagram showing an example of a packet format used in the present invention. The difference from the conventional packet format shown in FIG. 9 is that subsequent packet information is added only to the first head packet with information indicating the slot position of each subsequent block after the F/M/L bit. The point is that a section IF has been added. Instead, from the second packet to the final packet, there are only the B/1 pit and the data part. The subsequent packet information section IF is for indicating the position of the subsequent message block (information indicating the number of the packet after passing the first packet).

第3図は後続パケット情報部IFの詳細を示す図である
。メツセージをn分割する場合、n+1ビットからなり
、最初のビット0のみ後続パケットがあるかどうかを示
すビットであり(後続パケットがある場合に1、無い場
合にOとなる)、ビット1以下は後続のパケットが挿入
されているスロットのみビット1が立つようになってい
る。例えば、第4図に示す例の場合は先頭パケットに続
く第2.第3.・・・第nスロットに分割されたメツセ
ージが入っていることを示している。
FIG. 3 is a diagram showing details of the subsequent packet information section IF. When a message is divided into n parts, it consists of n+1 bits, and only the first bit 0 is a bit that indicates whether there is a subsequent packet (it is 1 if there is a subsequent packet, O if there is not), and bits 1 and below are bits that indicate whether there is a subsequent packet or not. Bit 1 is set only in the slot where the packet is inserted. For example, in the case of the example shown in FIG. 4, the second packet following the first packet. Third. . . . Indicates that the n-th slot contains a divided message.

第5図は本発明によるメツセージ分割・転送の説明図で
、端末Aから端末臼にメツセージを、分割して送信する
場合を示している。ノードNAは、端末へから発信され
たメツセージを受けて、n個のブロックに分割する。こ
の場合、ノードNAは伝送路りからの情報を内部に引き
入れて、連続するn+1gAのスロットのB/I状態の
認識を同時に行う。そして、空スロット・(図の空スロ
ット)に、分割したデータを挿入していく。この場合に
おいて、先頭パケットには第9図に示すヘッダに加えて
、後続パケット情報部IFに第4図に示すように後続パ
ケットに対するデータを書込む。各ノードは前述したよ
うにn+1個のスロットのB/r状態を同時に解析する
必要上、n+1スロット以上の遅延量を必要とし、その
ための手段(遅延回路)を必要とする。そして、その遅
延量はスロット数nに依存する。
FIG. 5 is an explanatory diagram of message division and transfer according to the present invention, showing a case where a message is divided and transmitted from terminal A to a terminal. The node NA receives the message sent from the terminal and divides it into n blocks. In this case, the node NA takes in information from the transmission path and simultaneously recognizes the B/I states of consecutive n+1gA slots. Then, insert the divided data into empty slots (empty slots in the figure). In this case, in addition to the header shown in FIG. 9 in the first packet, data for the subsequent packet as shown in FIG. 4 is written in the subsequent packet information section IF. As described above, since each node needs to simultaneously analyze the B/r states of n+1 slots, it requires a delay amount of more than n+1 slots, and requires a means (delay circuit) for this purpose. The amount of delay depends on the number of slots n.

第6図は本発明に用いるノードの構成例を示す図である
。図において、1はノード、2は端末である。3は伝送
路りからのメツセージを受ける受信部、4は伝送路しに
メツセージを送出する送信部である。これら受信部3.
送信部4はシリアル−パラレル変換等、伝送路りとのイ
ンターフェースをとる機能を有する。5は受信部3から
のメツセージを受けて、少なくともn+1スロット以上
の遅延時間を作る遅延回路である。該遅延回路5として
は、例えばシフトレジスタが用いられる。
FIG. 6 is a diagram showing an example of the configuration of a node used in the present invention. In the figure, 1 is a node and 2 is a terminal. Reference numeral 3 designates a receiving unit that receives messages from the transmission path, and 4 represents a transmitting unit that sends messages to the transmission path. These receiving sections 3.
The transmitting unit 4 has functions such as serial-parallel conversion and interfacing with a transmission path. Reference numeral 5 denotes a delay circuit which receives a message from the receiver 3 and creates a delay time of at least n+1 slots. As the delay circuit 5, a shift register is used, for example.

6は遅延回路5からのパケットを入力してヘッダ部の判
定を行う受信パケット判定回路、7は遅延回路5及び受
信パケット判定回路6の出力を受ける受信回路、8は該
受信回路7の出力を一時蓄積する受信バッファで、その
出力は端末2に与えられる。
Reference numeral 6 denotes a received packet judgment circuit that inputs the packet from the delay circuit 5 and judges the header part; 7 receives the output of the delay circuit 5 and the received packet judgment circuit 6; and 8 receives the output of the reception circuit 7. This is a reception buffer for temporary storage, and its output is given to terminal 2.

9は全体の制御動作を行う制御回路、10は遅延回路5
からのデータ及び制御回路9からの制御信号を受けてパ
ケットヘッダの操作を行うパケットヘッダ操作回路であ
る。12は端末2からのメツセージを一時蓄積する送信
バッファ、11は該送信バッファ12の出力を受ける送
信回路、13は制御回路9からのセレクト信号によりパ
ケットヘッダ操作回路10及び送信回路11の何れか一
方をセレクトして送信部4に送る送信セレクタである。
9 is a control circuit that performs overall control operation; 10 is a delay circuit 5;
This is a packet header manipulation circuit that receives data from the control circuit 9 and a control signal from the control circuit 9 to manipulate the packet header. 12 is a transmitting buffer that temporarily stores messages from the terminal 2; 11 is a transmitting circuit that receives the output of the transmitting buffer 12; and 13 is a select signal from the control circuit 9 that selects either the packet header operation circuit 10 or the transmitting circuit 11. This is a transmission selector that selects and sends it to the transmission section 4.

以上説明した構成要素の3〜13によりノード1が構成
されている。
The node 1 is configured by the components 3 to 13 described above.

このように構成されたノードを用いて、第7図に示すル
ープネットワークに本発明を適用する場合について考え
る。今、端末Aから端末Bヘメッセージを分割・転送す
る場合を考える。端末Aに後続されているノードNAで
は、送信バッファ12に予め端末Aからのメツセージを
蓄積しているものとする。そして、伝送路り上には固定
長のスロットが流れており、第2図のB/rビットで使
用中/未使用が表示されている。受信パケット判定回路
6は、少なくともn+1スロット分の遅延量を持つ遅延
回路5内の各スロットを常時判定しており、使用可能パ
ケット(未使用のパケットか又は自ノード宛のパケット
)の数をカウントしている。そして、使用可能数とその
相対位置を制御回路9に伝えている。
Consider the case where the present invention is applied to the loop network shown in FIG. 7 using nodes configured in this manner. Now, consider the case where a message is divided and transferred from terminal A to terminal B. It is assumed that the node NA following the terminal A has stored the message from the terminal A in the transmission buffer 12 in advance. A fixed-length slot is flowing on the transmission path, and the B/r bit in FIG. 2 indicates whether it is in use or not. The received packet determination circuit 6 constantly determines each slot in the delay circuit 5 that has a delay amount of at least n+1 slots, and counts the number of usable packets (unused packets or packets addressed to its own node). are doing. The usable number and its relative position are then communicated to the control circuit 9.

制御回路9では、送信回路11よりメツセージの送信要
求があると、メッセージ長と相手先アドレスを通知され
ている。この状態で所定の使用可能パケットが確保でき
た場合、制御回路9はパケットヘッダ操作回路10に指
示し、第2図に示すフォーマットで各使用可能パケット
のヘッダ部にメッセージ長及び相手先アドレスの出込み
等の処理を行う。即ち、パケット判定回路6より伝えら
れた各アイドルパケットの相対位置(先頭ブロックのデ
ータをのせるスロット位置を基準とする)を、先頭パケ
ットの後続パケットに書込み、また従来システムの場合
と同様にしてB/1ピットセット、DAに自ノードアド
レスの書込み、S△に相手先アドレスの書込み、LNG
に有効データ長の書込み等の処理を行う。また、先頭パ
ケットに続く後続のパケットではヘッダとしてB/Iビ
ットのみがセットされる。
When the control circuit 9 receives a message transmission request from the transmission circuit 11, it is notified of the message length and the destination address. When a predetermined usable packet is secured in this state, the control circuit 9 instructs the packet header operation circuit 10 to output the message length and destination address in the header section of each usable packet in the format shown in FIG. Perform processing such as loading. That is, the relative position of each idle packet (based on the slot position in which the data of the first block is placed) transmitted from the packet determination circuit 6 is written in the packets subsequent to the first packet, and in the same manner as in the conventional system. B/1 pit set, write own node address to DA, write destination address to S△, LNG
Processes such as writing the effective data length are performed. Furthermore, only the B/I bit is set as a header in subsequent packets following the first packet.

なお、先頭パケットのみでメツセージ転送が終了する場
合には、後続パケット情報部(第4図参照)の先頭ピッ
トをOにし、以下のビットはオーバーヘッドを少なくす
るために省略される。そして、各パケットのデータ部の
タイミングで、制御回路9は送信セレクタ13を送信回
路11側に切換え、該送信回路11に指示してメツセー
ジの先頭から送信バッファ中のデータをパケットに乗せ
て伝送路しに送信する。
If the message transfer ends with only the first packet, the first pit of the subsequent packet information field (see FIG. 4) is set to O, and the following bits are omitted to reduce overhead. Then, at the timing of the data part of each packet, the control circuit 9 switches the transmission selector 13 to the transmission circuit 11 side, and instructs the transmission circuit 11 to load the data in the transmission buffer from the beginning of the message onto the packet and send it to the transmission path. Send to.

一方、本メツセージの先頭パケットを受信した端末B側
のノードNBでは、受信パケット判定部6が、B/Iピ
ットがセットされ、DAに自ノードアドレスがセットさ
れていることを確認すると、受信回路7に命じ、本パケ
ットのデータ部を有効データ長LNGの範囲内で受信バ
ッファ8に取込む。
On the other hand, in the node NB on the terminal B side that received the first packet of this message, when the received packet determination unit 6 confirms that the B/I pit is set and the own node address is set in DA, the reception circuit 7, and the data portion of this packet is taken into the reception buffer 8 within the range of the effective data length LNG.

また、同時に先頭パケットの後続パケット情報部が解析
され、後続パケットがある場合には、受信パケット判定
部6は、以降そのタイミングで各パケットのデータ部を
LNGの範囲内で受信回路7に命じ、受信バッファ8に
取込む。各パケットは、ノードNB内で新たなメツセー
ジ送信に用いられるか、またはB/Iピットをリセット
して伝送路りに送出される。受信バッファ8中に再構成
されたメツセージは端末日に送られる。
Further, at the same time, the subsequent packet information section of the first packet is analyzed, and if there is a subsequent packet, the received packet determination section 6 thereafter instructs the receiving circuit 7 to read the data section of each packet within the range of LNG at that timing, It is taken into the reception buffer 8. Each packet is used to send a new message within the node NB, or is sent out on the transmission path by resetting the B/I pit. The message reconstructed in the receive buffer 8 is sent to the terminal.

本発明の場合、ノード内に新たに遅延回路5が付加され
ているが、ノード内の処理速度は技術革新により格段に
高速化されているので、ループの周回遅延時間の増大の
要因とはならない。
In the case of the present invention, a new delay circuit 5 is added within the node, but since the processing speed within the node has been significantly increased due to technological innovation, it does not cause an increase in the loop circuit delay time. .

上述の実施例では、本発明をループネットワークに適用
した場合を例にとったが、本発明はこれに限るものでは
なく、他の種類のバス後続方式にも同様に適用すること
ができる。
In the embodiments described above, the present invention is applied to a loop network, but the present invention is not limited to this, and can be similarly applied to other types of bus follow-up systems.

[発明の効果] 以上詳細に説明したように、本発明によれば分割した最
初の先頭スロットに後続の各ブロックのスロット位置を
示す情報を付加して送出することにより、伝送路帯域の
有効利用を図ることができるネットワークにおけるメツ
セージの分割・転送方式を提供することができ、スロッ
ト艮を適度に短くすることにより、種々の長さのメツセ
ージに対して常にネットワークの帯域の有効利用率を極
めて高く維持することができる。
[Effects of the Invention] As described in detail above, according to the present invention, by adding information indicating the slot position of each subsequent block to the first divided leading slot and transmitting the resultant block, the transmission line bandwidth can be used effectively. By making the slot length appropriately short, the effective utilization rate of network bandwidth can be kept extremely high for messages of various lengths. can be maintained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明方式の原理を示すフローチャート、 第2図は本発明に用いるパケットフォーマット例を示す
図、 第3図は後続パケット情報部の詳細を示す図、第4図は
後続パケット情報部の具体例を示す図、第5図は本発明
によるメツセージ分割・転送の説明図、 第6図は本発明に用いるノードの構成例を示す図、 第7図はループネットワーク例を示す図、第8図は端末
Aから端末Bへのメツセージ送受信の概念図、 第9図はスロット内パケットフォーマットの従来例を示
す図である。 本発明方式のぶ理を示すフローチャート第1図 後続パケット情豊の具体例を示す口 筒4図 本発明(コよるメツセージ分割・転送の説明図第5図 本発明に用いるノートのす勤ψ」を示す口筒6図 O妹℃ ループネットワーク81を示す図 第7図 t1仏から端末BへのメツセージiA受信の尉囚第8図 スロット内パケットフォーマットの従事例を示す図第9
FIG. 1 is a flowchart showing the principle of the method of the present invention, FIG. 2 is a diagram showing an example of a packet format used in the present invention, FIG. 3 is a diagram showing details of the subsequent packet information section, and FIG. 4 is a diagram showing the details of the subsequent packet information section. 5 is an explanatory diagram of message division and forwarding according to the present invention. FIG. 6 is a diagram illustrating an example of the configuration of a node used in the present invention. FIG. 7 is a diagram illustrating an example of a loop network. FIG. 8 is a conceptual diagram of message transmission and reception from terminal A to terminal B, and FIG. 9 is a diagram showing a conventional example of an intra-slot packet format. Fig. 1 is a flowchart showing the principle of the method of the present invention. Figure 6 shows the loop network 81 Figure 7 shows the message iA reception from t1 France to terminal B Figure 8 shows an example of the packet format in the slot Figure 9
figure

Claims (1)

【特許請求の範囲】 複数の端末装置が伝送路で互いに結ばれた通信制御装置
を介してメッセージの送受信を行うネットワークシステ
ムにおいて、 送信側において、メッセージを伝送路上を流れる固定長
スロットにブロック分割し(ステップ[1])、 分割した最初の先頭スロットに後続の各ブロックのスロ
ット位置を示す情報を付加して送出し(ステップ[2]
)、 受信側においては、先頭スロットを受信して本メッセー
ジを解析し(ステップ[3])、 解析して特定した各後続スロットを受信し、メッセージ
を再構成する(ステップ[4])ようにしたことを特徴
とするネットワークにおけるメッセージの分割・転送方
式。
[Claims] In a network system in which a plurality of terminal devices send and receive messages via a communication control device connected to each other via a transmission path, the sending side divides the message into blocks of fixed length slots that flow on the transmission path. (Step [1]), Add information indicating the slot position of each subsequent block to the first divided leading slot and send it out (Step [2]
), the receiving side receives the first slot and parses this message (step [3]), receives each subsequent slot identified by analysis, and reconstructs the message (step [4]). A method for dividing and transmitting messages in a network characterized by the following.
JP11758988A 1988-05-12 1988-05-12 Split/transmission system of message in network Pending JPH01286541A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11758988A JPH01286541A (en) 1988-05-12 1988-05-12 Split/transmission system of message in network

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11758988A JPH01286541A (en) 1988-05-12 1988-05-12 Split/transmission system of message in network

Publications (1)

Publication Number Publication Date
JPH01286541A true JPH01286541A (en) 1989-11-17

Family

ID=14715559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11758988A Pending JPH01286541A (en) 1988-05-12 1988-05-12 Split/transmission system of message in network

Country Status (1)

Country Link
JP (1) JPH01286541A (en)

Similar Documents

Publication Publication Date Title
JP2880271B2 (en) Band control method and circuit
CA2022798C (en) Communication switching element and method for transmitting variable length cells
US5691984A (en) Compact, adaptable brouting switch
US4494230A (en) Fast packet switching system
US5249292A (en) Data packet switch using a primary processing unit to designate one of a plurality of data stream control circuits to selectively handle the header processing of incoming packets in one data packet stream
US7782849B2 (en) Data switch and switch fabric
US4491945A (en) Fast packet switch
US5457679A (en) Channel sharing and memory sharing in a packet switching system
EP0335848B1 (en) Packet data switch for transferring data packets from one or a plurality of incoming data links to one or a plurality of outgoing data links
WO1988004870A1 (en) Enhanced efficiency batcher-banyan packet switch
US4707693A (en) Through-traffic priority protocol in a communications system
JP2000349789A (en) Tdm switch system very wide in memory width
US6167041A (en) Switch with flexible link list manager for handling ATM and STM traffic
US5386415A (en) Packet communiction method and packet communication apparatus
JPH0392048A (en) Packet switch device
US6643294B1 (en) Distributed control merged buffer ATM switch
US5663961A (en) Packet switch with centralized buffering for many output channels
US6647477B2 (en) Transporting data transmission units of different sizes using segments of fixed sizes
US5907554A (en) Method for transmitting digital data
US6954466B1 (en) Link-layer receiver
JPH05260060A (en) Communication equipment
JPH01286541A (en) Split/transmission system of message in network
US6914901B1 (en) System and method for communicating using multiple memory banks
US6400718B1 (en) Cell switching device capable of effecting hit-less switching between an active system and a standby system
EP0465532B1 (en) High speed data packet switching circuit and method