JPH01276895A - Nonlinear signal processor - Google Patents

Nonlinear signal processor

Info

Publication number
JPH01276895A
JPH01276895A JP63105127A JP10512788A JPH01276895A JP H01276895 A JPH01276895 A JP H01276895A JP 63105127 A JP63105127 A JP 63105127A JP 10512788 A JP10512788 A JP 10512788A JP H01276895 A JPH01276895 A JP H01276895A
Authority
JP
Japan
Prior art keywords
adder
signal
color difference
subtracter
difference signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63105127A
Other languages
Japanese (ja)
Other versions
JP2789601B2 (en
Inventor
Toshitaka Senuma
瀬沼 俊隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP63105127A priority Critical patent/JP2789601B2/en
Publication of JPH01276895A publication Critical patent/JPH01276895A/en
Application granted granted Critical
Publication of JP2789601B2 publication Critical patent/JP2789601B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To stably realize a nonlinear feature in a simple constitution by digitizing the color difference signal of a baseband, supplying it through a high pass filter and a limitter to an adder (or a subtracter), and directly supplying it to the adder (or the subtracter). CONSTITUTION:One digitized color difference signal R-Y is directly supplied to one adder 22R or the subtracter. Simultaneously, the one color difference signal is supplied through one high pass filter means 30R and a limitter means 40R to the one adder or the subtracter, the other digitized color difference signal B-Y is directly supplied to another adder 22B or the subtracter, and the other color difference signal is supplied through another high pass filter means 30B and a limitter means 40B to the other adder or the subtracter. Thus, the necessary nonlinear feature can be stably realized in a simple constitution.

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。・ Δ 産業上の利用分野 B 発明のイ既要 C従来の技術 D 発明が解決しようとする課題 E 課題を解決するための手段(第1図)1−゛  作
用 G 実施例 G1一実施例の構成(第1図、第2図)G2一実施例の
動作(第1図〜第5図)G3他の実施例の構成(第6図
) G4他の実施例の動作(第6図、第7図)H発明の効果 A 産業上の利用分野 本発明は、デジタル信号処理による、非線形信号処理装
置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention will be described in the following order.・ Δ Industrial application field B Invention A Existing necessity C Prior art D Problem to be solved by the invention E Means for solving the problem (Fig. 1) 1-゛ Effect G Example G1 One example Configuration (Figures 1 and 2) G2 Operation of one embodiment (Figures 1 to 5) G3 Configuration of another embodiment (Figure 6) G4 Operation of another embodiment (Figures 6 and 5) Figure 7) Effect A of the H invention Industrial application field The present invention relates to a nonlinear signal processing device using digital signal processing.

B 発明の概要 本発明は、ベースバントの色差信号をデジタル化し、高
域フィルタとリミッタとを介して加算器(またはlfc
算器)に供給すると共に、直接に加勢器(または減算器
)に供給するごとにより、簡単な構成で所要の非線形特
性を安定に実現することのできる非線形信号処理装置で
ある。
B. Summary of the Invention The present invention digitizes a baseband color difference signal and passes it through a high-pass filter and a limiter to an adder (or lfc).
This is a nonlinear signal processing device that can stably realize desired nonlinear characteristics with a simple configuration by supplying the signal to the adder (or subtracter) as well as directly to the adder (or subtracter).

C従来の技術 従来、ビデオテープレコーダ(V ’l” R)におい
ては、輝度信号Yの高域成分のS/Nを改善するために
、エンファシス処理が行なわれている。そして、信号レ
ベルが低い場合のエンファシス量を多くしておき、晶レ
ベルの信号に対してはエンファシス量を低減して、過変
調・反転のようなエンファシス過度に起因する弊害を防
止した、ノンリニアエンファシス回路が賞月されている
C. Prior Art Conventionally, in a video tape recorder (V'l''R), emphasis processing has been performed in order to improve the S/N of the high frequency component of the luminance signal Y. The non-linear emphasis circuit has been praised for its ability to increase the amount of emphasis for crystal-level signals and reduce the amount of emphasis for crystal-level signals to prevent problems caused by excessive emphasis such as overmodulation and inversion. There is.

V ’I’ Hによっては、搬送色信号(クロマ信号)
CのS/Nを改善するために、側帯波をノンリニアエン
ファシス処理するようにしたものもある。
V 'I' Depending on H, carrier color signal (chroma signal)
In order to improve the signal-to-noise ratio of C, some devices perform non-linear emphasis processing on sideband waves.

従来のりIコマ信号用のノンリニアエンファシス回路(
10)は、例えば第8図に示すように、主伝送路(本線
)  (11)に挿入された加算器(12)と、本線(
11)からの人力信号が供給される帯域消去フィルタ(
トラップ)  (13)と、このトラップ(13)と加
算器(12)との間に挿入されたリミッタ(14)及び
減衰器(15)とから構成される。
Conventional non-linear emphasis circuit for Nori I frame signal (
10) is an adder (12) inserted in the main transmission line (main line) (11) and a main transmission line (11), as shown in Fig. 8, for example.
A bandstop filter (
(13), a limiter (14) and an attenuator (15) inserted between the trap (13) and the adder (12).

なお、リミッタ(14)は、例えば、1対のダイオード
が相互に逆極性に並列接続されて構成される。
Note that the limiter (14) is configured by, for example, a pair of diodes connected in parallel with opposite polarities.

周知のように、ダイオードの電圧電流特性は、いわゆる
ニー(knee)電位で屈曲するノンリニア特性であっ
て、信号電流が充分に流れる導通状態では、ダイオード
は内部抵抗が小さいスイッチとして動作し、信号の振幅
が制限される。
As is well known, the voltage-current characteristics of a diode are non-linear characteristics that bend at the so-called knee potential. In a conductive state where a signal current flows sufficiently, the diode operates as a switch with a small internal resistance, and the signal Amplitude is limited.

信号電流が微弱な場合、ダイオードの内部抵抗が大きく
なり、リミッタ(14)はコンプレッサとして動作する
When the signal current is weak, the internal resistance of the diode becomes large and the limiter (14) operates as a compressor.

そして、ダイオードに信号電流が流れない場合、その内
部抵抗が無限大となって、トラップ(■3)ばリミッタ
 (14)にイ1りら影響されない。
When no signal current flows through the diode, its internal resistance becomes infinite, and the trap (3) is not affected by the limiter (14).

従って、エンファシス回路(10)の基本周波数特性は
トラップ(13)で決定され、エンファシス量は減衰器
(15)で決定され、信号レベルに対するエンファシス
特性はリミッタ(14)で決定されて、第8図のノンリ
ニアエンファシス回路(1o)の周波数特性は、第9図
に示すように、人力13号レベルが低くなるにつれて、
両側帯波の高域成分が強調された特性となる。
Therefore, the fundamental frequency characteristic of the emphasis circuit (10) is determined by the trap (13), the amount of emphasis is determined by the attenuator (15), and the emphasis characteristic for the signal level is determined by the limiter (14). As shown in Fig. 9, the frequency characteristics of the nonlinear emphasis circuit (1o) become as the human power No. 13 level becomes lower.
The characteristic is that the high-frequency components of both sidebands are emphasized.

また、上述のノンリニアエンファシス回路を、演算増幅
器の出力端子と反転入力端子との間に接続する等して、
逆特性のノンリニアエンファシス回路が構成される。
Also, by connecting the above-mentioned non-linear emphasis circuit between the output terminal and the inverting input terminal of the operational amplifier,
A nonlinear emphasis circuit with reverse characteristics is constructed.

エンファシス回路及びデエンファシス回路の具体的な構
成例を第10図及び第11図に示す。
Specific configuration examples of the emphasis circuit and de-emphasis circuit are shown in FIGS. 10 and 11.

第1O図において、コンデンサC11,コイルLll及
び調整用抵抗器R11から成るトラップがトランジスタ
Q12のベースに接続され、次段のトランジスタQ13
のエミッタの出力が、逆並列接続されたタイオードDl
l及びυ12から成るり之フタを介して、トランジスタ
Q12のベースにフィートパンクされる。このエンファ
シス回路の出力はトランジスタQ14のエミッタから、
ダイオ−1”D13を経て・導出される。
In FIG. 1O, a trap consisting of a capacitor C11, a coil Lll, and an adjusting resistor R11 is connected to the base of a transistor Q12, and the next stage transistor Q13 is connected to the base of a transistor Q12.
The output of the emitter of is connected in antiparallel to the diode Dl
It is foot-punctured to the base of transistor Q12 through a gate consisting of l and υ12. The output of this emphasis circuit is from the emitter of transistor Q14.
It is derived through diode 1''D13.

第ti図において、コンデンサ(、:2L、コイルL2
1及び調整用抵抗器)<21から成るトラップがトラン
ジスタQ22のベースに接続され、次段のトランジスタ
Q23のエミッタの出力が、逆並列接続されたダイオー
ドD21及びD22から成るリミッタを介して、トラン
ジスタQ22のベースにフィードバックされる。このデ
エンファシス回路の出力はトランジスタQ21のコレク
タから導出される。
In Fig. ti, capacitor (, :2L, coil L2
1 and an adjustment resistor) < 21 is connected to the base of the transistor Q22, and the output of the emitter of the next stage transistor Q23 is connected to the transistor Q22 through a limiter consisting of anti-parallel connected diodes D21 and D22. will be fed back to the base. The output of this de-emphasis circuit is derived from the collector of transistor Q21.

D 発明が解決しようとする課題 前述のよ・うなアナログのノンリニアエンファシス回路
は、その非線形性を、例えばダイオードのような半導体
素子の非線形特性そのものに依存しているため、エンフ
ァシス特性が不安定である。
D Problems to be Solved by the Invention The analog nonlinear emphasis circuit described above has unstable emphasis characteristics because its nonlinearity depends on the nonlinear characteristics of semiconductor elements such as diodes. .

調整を必要とする等の問題があった。There were problems such as the need for adjustments.

かかる問題を解消するため、例えば双1次変換によるデ
ジタル化が考えられる。
To solve this problem, for example, digitization using bilinear transformation can be considered.

ところが、前出第9図に示すような帯域消去フィルタ特
性をそのままデジタル化すると、帯域消去フィルタの伝
達函数が、一般に、z−1の2次函数となって、構成が
複惟になるという問題が生1゛る。
However, if the band-stop filter characteristics shown in Figure 9 above are digitized as they are, the transfer function of the band-stop filter generally becomes a quadratic function of z-1, resulting in a complex configuration. There is one living.

また、クロマ信号の帯域幅は、±500kHz程度と比
較的狭いにも拘らず、副搬送波周波数f scが3.5
8MIIzと比較的商いため、サンプリンク周波数を2
 f scより篩く設定しなりればならず、回路構成が
複雑になると共に、消費電力が大きいという問題が生ず
る。
Furthermore, although the bandwidth of the chroma signal is relatively narrow at around ±500kHz, the subcarrier frequency f sc is 3.5
Since the frequency is relatively low at 8 MIIz, the sampling link frequency is set to 2.
It has to be set to a higher value than fsc, which causes problems such as a complicated circuit configuration and high power consumption.

なお、v″l” Hの再生時、隣接トラックからのクロ
マ信号のクロストークを除去するために、中心周波数が
E scの櫛形フィルタを用いており、低域変換クロマ
信号の周波数領域でデジタルエンファンス処理を行なう
ことは困難である。
When reproducing v″l″H, a comb-shaped filter with a center frequency of E sc is used to remove crosstalk of chroma signals from adjacent tracks, and digital encoder is used in the frequency domain of the low-frequency converted chroma signal. It is difficult to perform fan processing.

かかる点に鑑み、本発明の目的は、簡単な構成で、消費
電力が少なく、特性が安定な非線形信号処理装置を提供
するところにある。
In view of the above, an object of the present invention is to provide a nonlinear signal processing device with a simple configuration, low power consumption, and stable characteristics.

E 課題を解決するだめの手段 本発明は、デジタル化した一方の色差信号(H−Y)を
一方の加算器(22)1)または減算器に直接に供給す
ると共に、一方の色差信号を一方の高域フィルタ手段(
30R)及びリミッタ手段(40R)を介して一方の加
算器または減算器に供給し、デジタル化した他方の色差
信号CB−Y)を他方の加算器(22B ’)または減
算器に直接に供給すると共に、他方の色差信号を他方の
高域フィルタ手段(30B)及びリミッタ手段(40B
)を介して他方の加算器または減算器に供給するよ・う
にした非線形信号処理装置である。
E Means for Solving the Problems The present invention supplies one digitized color difference signal (H-Y) directly to one adder (22) 1) or subtracter, and also supplies one color difference signal (H-Y) directly to one adder (22) 1) or subtracter. High-pass filter means (
30R) and a limiter means (40R) to one adder or subtracter, and the other digitized color difference signal CB-Y) is directly supplied to the other adder (22B') or subtracter. At the same time, the other color difference signal is passed through the other high-pass filter means (30B) and limiter means (40B).
) to the other adder or subtracter.

ド 作用 かかる構成によれば、所要の非線形特性が安定に実現さ
れる。
According to this configuration, the required nonlinear characteristics can be stably realized.

G 実施例 以下、第1図〜第5図を参照しながら、本発明による非
線形信号処理装置をV TRのクロマエンファシスに適
用した一実施例について説明する。
G. Embodiment Hereinafter, an embodiment in which a nonlinear signal processing device according to the present invention is applied to chroma emphasis of a VTR will be described with reference to FIGS. 1 to 5.

G1一実施例の構成 本発明の一実施例の構成を第1図にボし、その要ti1
<の構成を第2図にボす。
Structure of an embodiment of G1 The structure of an embodiment of the present invention is shown in FIG.
The configuration of < is shown in Figure 2.

第1図において、(30R)及び(30B)はデジタル
高域フィルタ、(40R)及び(40B)はデジタルリ
ミッタであって、それぞれ第1図に示すように構成され
る。
In FIG. 1, (30R) and (30B) are digital high-pass filters, and (40R) and (40B) are digital limiters, each of which is configured as shown in FIG.

搬送色信号Cがカラー復調器(51)に供給されて、1
対の色差信号(R−Y)及び(B −Y)がtM調され
る。/11)変換器(23)? )を通った赤色差信号
(R−Y)が本線(21)1 )を経て加算器(22R
)に供給されると共に、高域フィルタ(30R)及びリ
ミッタ(40R)を介して、加算器(22)1 )に供
給される。同様に、A−D変換器(23B)を通った青
色差信号(B −Y)が本線(21B )を経て加算器
(22B)に供給されると共に、高域フィルタ(30B
)及びリミッタ(40B )を介して、加算器(22B
)に供給される。両加算器(22R)及び(22B)の
出力が、それぞれ1)−へ変換器(24R)及び(24
1を介して、カラー変調器(52)に供給されて、この
変調器(52)からノンリニアエンファウノスされた搬
送色信号Cempbが出力される。
The carrier color signal C is supplied to a color demodulator (51) to
The paired color difference signals (R-Y) and (B-Y) are adjusted to tM. /11) Converter (23)? ), the red difference signal (R-Y) passes through the main line (21)1) and is sent to the adder (22R
), and is also supplied to the adder (22) 1) via a high-pass filter (30R) and a limiter (40R). Similarly, the blue difference signal (B-Y) that has passed through the A-D converter (23B) is supplied to the adder (22B) via the main line (21B), and is also supplied to the high-pass filter (30B).
) and limiter (40B), adder (22B
). The outputs of both adders (22R) and (22B) are converted to 1)- to converters (24R) and (24B), respectively.
1 to a color modulator (52), from which a non-linear enfaunulated carrier color signal Cempb is output.

上述のように、本実施例においては、ベースハンド信号
である色差信号をノンリニアエンファシス処理するため
、前出第8図等のトラップに代えて高域フィルタが用い
られる。
As described above, in this embodiment, a high-pass filter is used in place of the trap shown in FIG. 8, etc., in order to perform non-linear emphasis processing on the color difference signal, which is the base hand signal.

第2図に示すように、高域フィルタ(30)は本線(2
1)からの入力信号が共通に供給される第1及び第2の
係数乗算器(31)及び(32)と、係数乗算器(31
)及び(32)の出力がそれぞれ供給される加算器(3
3)及び単位遅延器(34)とを備え、遅延器(34)
の出力が加算器(33)に供給され′ζ構成される。
As shown in Figure 2, the high-pass filter (30) is connected to the main line (2
first and second coefficient multipliers (31) and (32) to which the input signal from 1) is commonly supplied;
) and (32) are respectively supplied to the adder (3
3) and a unit delay device (34), the delay device (34)
The output of is supplied to an adder (33) to form 'ζ'.

リミッタ(40)は、第1及び第2の非線形変換回路(
)<OM)  (41)及び(42)と、本線(43)
の)<OM(41)よりも上流に挿入された加算器(4
4)と、120M(42)の出力を加算器(44)にフ
ィードバックする単位遅延器(45)とを備え、加算器
(44)の出力が両ROM(41)及び(42)に共通
に供給され、ROM(41)の出力が導出されて構成さ
れる。
The limiter (40) includes first and second nonlinear conversion circuits (
)<OM) (41) and (42) and the main line (43)
)<OM(41) is inserted upstream of the adder (4
4) and a unit delay device (45) that feeds back the output of 120M (42) to the adder (44), and the output of the adder (44) is commonly supplied to both ROMs (41) and (42). The output of the ROM (41) is derived and configured.

−ゝ−ゝへ\、 G2一実施例の動作 次に、第3図及び第4図をも参照しながら、本実施例の
動作について説明する。
-ゝ-ゝ\, G2 Operation of the Embodiment Next, the operation of the present embodiment will be explained with reference to FIGS. 3 and 4.

前述のように、本実施例では、ノンリニアエンファシス
処理をベースバントで行なうため、前出第6図のアナロ
グノンリニアエンファシス回路中のトラップ(13)、
リミッタ(14)及び減衰器(15)は、第3図Aに示
すように、コイルL及び抵抗器Reを直列接続した高域
フィルタ(3)と、逆佳列接続されたダイオード対(4
)とを並列に接続して、基本的に構成される。そして、
ダイオード対(4)の内部抵抗を司変抵抗器Rvに置換
することにより、その等価回路は同図Bのように表わさ
れる。
As mentioned above, in this embodiment, since the non-linear emphasis processing is performed using the base band, the trap (13) in the analog non-linear emphasis circuit shown in FIG.
As shown in FIG. 3A, the limiter (14) and attenuator (15) include a high-pass filter (3) in which a coil L and a resistor Re are connected in series, and a diode pair (4) connected in reverse series.
) are connected in parallel. and,
By replacing the internal resistance of the diode pair (4) with a transformer resistor Rv, its equivalent circuit can be expressed as shown in FIG.

また、そのエンファシス特性は前出第9図の止の周波数
領域の特性が基準とされる。
Further, the emphasis characteristic is based on the characteristic in the frequency region shown in FIG. 9 above.

第3図Bの回路の伝達函数は次の(1)式の、ように表
ねされる。
The transfer function of the circuit shown in FIG. 3B is expressed as the following equation (1).

Rv (sl、+Re ) L 1 + τ2S ここに r t =L/RIL” (la)τ2  =
L/  (Rg  +Rv )   ・・・・(lb)
この(1)式に次の(2)式で示される双1次変換を施
して、(3)式で表わされるような特性のデジタルフィ
ルタが得られる。
Rv (sl, +Re) L 1 + τ2S where r t =L/RIL” (la) τ2 =
L/ (Rg + Rv) ... (lb)
By subjecting this equation (1) to the bilinear transformation shown by the following equation (2), a digital filter having the characteristics shown by equation (3) can be obtained.

ここにl゛はサンプリング周期 1+ − l゛ 1゛ ■+□ ここに 八(Rv) −He /Rv/ (1+2 r
2/’l”)      ・・・(3ωB (Rv) 
−(12r2 /′l’) / (1+21’2 /l
’)  ・・・(3b)C−= 1 + 2 r1/T
”                    ・・・(
3c)1)=1−2τr /l”          
         ・・・ (3d)この(3)式のう
ち、分子の(C+ Dz −s )は第2図の高域フィ
ルタ(30)の形に構成され、C及びDがそれぞれ乗算
器(31)及び(32)の係数となる。また、分母の1
−B (Rv )  z−”は同図のりミッタ(40)
のうち、第2のROM (42) 、加算te+v(4
4)及び遅延器(45)のフィードバックループの形に
構成される。更に、分子のA(Rv)は第1のROM(
41)として構成される。
Here l゛ is the sampling period 1+ - l゛1゛■+□ Here 8 (Rv) -He /Rv/ (1+2 r
2/'l”) ...(3ωB (Rv)
-(12r2 /'l') / (1+21'2 /l
') ... (3b) C-= 1 + 2 r1/T
”...(
3c) 1)=1-2τr/l”
(3d) In this equation (3), the numerator (C+ Dz -s) is configured in the form of a high-pass filter (30) in Figure 2, and C and D are multipliers (31) and It becomes the coefficient of (32). Also, the denominator 1
-B (Rv) z-” is the glue transmitter (40) in the same figure.
Among them, the second ROM (42), the addition te+v(4
4) and a delay device (45) in the form of a feedback loop. Furthermore, the molecule A(Rv) is the first ROM (
41).

タイオード対(4)の内部抵抗Rvは、入力信号レベル
に応じてノンリニアに変化するから、第2図のROM(
41)及び(42)に(3a)弐及び(3b)式に相当
するデータを格納することにより、何らの調整を必要と
せずに、安定な特性のデジタルリミッタ(40)が構成
される。
Since the internal resistance Rv of the diode pair (4) changes non-linearly depending on the input signal level, the ROM (
By storing data corresponding to equations (3a) and (3b) in 41) and (42), a digital limiter (40) with stable characteristics is configured without requiring any adjustment.

この場合、分子のA(Rv)が主として振幅特性を表わ
し、分母の+31ν)が主として周波数特性を表わし、
第1図のノンリニアエンファシス回路の特性は、Rvの
変化に対して、第4図に示すように変化する。
In this case, the numerator A(Rv) mainly represents the amplitude characteristics, the denominator +31ν) mainly represents the frequency characteristics,
The characteristics of the nonlinear emphasis circuit shown in FIG. 1 change as shown in FIG. 4 with respect to changes in Rv.

第2図のデジタルリミッタ(40)は、第5図Aに示す
ように、フィードバックループ内でROM(42)を本
線(43)に移動させると共に、フィードバックループ
よりも下流側の本線(43)にA、(Rv)/B(Hv
)に相当するデータが格納された)(OM(41)1)
を挿入したリミッタ(4011)と置換してもよい。ま
たは同図Bに示すように、本線(43)の−ト流のRO
M(41)を本線(43)上でフィードバックループ内
に移動させると共に、B (Rv ) /A (Hν)
に相当するデータが格納されたROM(42J)の出力
を単位遅延器(45)を介し゛ζ加算器(44)にフィ
ートバンクするリミッタ(40J)と置換してもよい。
As shown in FIG. 5A, the digital limiter (40) in FIG. 2 moves the ROM (42) to the main line (43) within the feedback loop, and also moves the ROM (42) to the main line (43) downstream of the feedback loop. A, (Rv)/B(Hv
) (OM(41)1)
may be replaced with a limiter (4011) inserted. Or, as shown in Figure B, the RO of the main line (43)
While moving M(41) into the feedback loop on the main line (43), B (Rv ) /A (Hν)
It may be replaced with a limiter (40J) that foot-banks the output of the ROM (42J) in which data corresponding to is stored to the ζ adder (44) via the unit delay device (45).

但し、第5図のリミッタ(40H)及び(40J)では
、ROM(41H)または(42J )に格納すべきデ
ータのダイナミ・ツタレンジが大きくなる。
However, in the limiters (40H) and (40J) of FIG. 5, the dynamic range of data to be stored in the ROM (41H) or (42J) becomes large.

以上、本発明をV 1’ Hのクロマエンファシスに適
用した実施例について説明したが、本発明をクロマエン
ファシスに通用する場合は、第1図の加算器(22R)
及び(22B)、第2図の加算器(22)に代えて、そ
れぞれ減算器を用いればよい。
The embodiments in which the present invention is applied to V 1' H chroma emphasis have been described above, but when the present invention is applied to chroma emphasis, the adder (22R) in FIG.
and (22B), a subtracter may be used in place of the adder (22) in FIG.

いずれの場合にも、本実施例では、搬送色信号ではなく
、ベースバンドの色差(4号をデジタル処理するように
したので、例えばLM)Iz程度のサンプリング周波数
で足り、回路構成が簡単になると共に、消費電力が低減
される。
In either case, in this embodiment, the baseband color difference (No. 4) is digitally processed instead of the carrier color signal, so a sampling frequency of approximately Iz (for example, LM) is sufficient, which simplifies the circuit configuration. At the same time, power consumption is reduced.

G〕他の実施例の椿較 次に、第6図及び第7図を参照しながら、本発明による
非線形信号処理装置をV T Rのクロマエンファシス
に通用した他の実施例について説明する。
G] Comparison of Other Embodiments Next, with reference to FIGS. 6 and 7, another embodiment in which the nonlinear signal processing device according to the present invention is applied to the chroma emphasis of a VTR will be described.

本発明の他の実施例の構成を第6図に示す。この第6図
において、前出第1図及び第2図に対応する部分には同
一の符号を付けて重複説明を′M略する。
The configuration of another embodiment of the present invention is shown in FIG. In FIG. 6, parts corresponding to those in FIGS. 1 and 2 are given the same reference numerals, and redundant explanation will be omitted.

第6図において、(601及び(60B )はデジタル
リミッタであって、それぞれデジタルMyRフィルタ(
30)? )及び(30B)の出力が供給される。
In FIG. 6, (601 and (60B)) are digital limiters, and are digital MyR filters (601 and (60B), respectively).
30)? ) and (30B) are supplied.

一方のデジタルリミッタ(60R)は、第1及び第2の
乗算器(61R)及び(62k)と、本線(63k)の
乗算器(6111)よりも上流に挿入された加算器り6
4村)と、乗算器(62R)の出力を加算器(64R)
にフィートバンクする単位遅延器(651とを備え、加
算器(64R)の出力が自乗算器(61R)及び(62
1? )に共通に供給され、乗算器(61)の出力が導
出されて構成される。
One digital limiter (60R) includes first and second multipliers (61R) and (62k), and an adder 6 inserted upstream of the main line (63k) multiplier (6111).
4) and the output of the multiplier (62R) to the adder (64R)
The output of the adder (64R) is connected to the square multiplier (61R) and (62).
1? ), and the output of the multiplier (61) is derived and configured.

他方のデジタルリミッタ(60B)もこれと同様に構成
される。
The other digital limiter (60B) is configured similarly.

(71)及び(72)は非線形変換回路(ROM)、(
73)はベクトル演算回路であって、リミッタ(60R
)及び(60B)の各本線(63R)及び(63B)の
信号がベクトル演算回路(73)に供給され、この演算
回路(73)の出力がROM(71)及び(72)に供
給される。一方のROM(71)の出力がリミッタ(6
0R)及び(60B)の各一方の乗算器(61R)及び
CBIB )に共通に供給されると共に、他方のROM
(72)の出力がリミッタ(60R)及び(60B)の
各他方の乗算器(62R)及び(62B )に共通に供
給される。その余の構成は前出第1図及び第2図と同様
である。
(71) and (72) are nonlinear conversion circuits (ROM), (
73) is a vector calculation circuit, which includes a limiter (60R
) and (60B), the signals of main lines (63R) and (63B) are supplied to a vector calculation circuit (73), and the output of this calculation circuit (73) is supplied to ROMs (71) and (72). The output of one ROM (71) is the limiter (6
It is commonly supplied to the multiplier (61R) and CBIB) of each one of the multipliers (61R) and (60B), and the ROM of the other
The output of (72) is commonly supplied to the other multipliers (62R) and (62B) of limiters (60R) and (60B). The rest of the structure is the same as that shown in FIGS. 1 and 2 above.

G4他の実施例の動作 第6図の実施例の動作は次のとおりである。G4 Operation of other embodiments The operation of the embodiment of FIG. 6 is as follows.

リミッタ(60R)及び(60B)の各本線(63R)
及び(63B)から、振幅Uの高域赤色差信号(RY)
Hと振幅Vの高域青色差信号(B−Y))lとがベクト
ル演算回路(73)に供給され、もとの高域色信号の振
幅nが演算される。こ の演算結果が両ROM(71)及び(72)に供給され
て、一方のROM(71)からは、前出(3a)式に示
すような振幅特性係数A(Rv)が読み出されると共に
、他方のROM(72)からは、前出(3b)式に示す
ような周波数特性係数B(Rv)が読み出される。
Each main line (63R) of limiter (60R) and (60B)
and (63B), the high-frequency red difference signal (RY) with amplitude U
H and the high-frequency blue difference signal (B-Y))l with the amplitude V are supplied to a vector calculation circuit (73), where the amplitude n of the original high-frequency color signal is calculated. This calculation result is supplied to both ROMs (71) and (72), and the amplitude characteristic coefficient A (Rv) as shown in equation (3a) above is read out from one ROM (71), and the other A frequency characteristic coefficient B (Rv) as shown in the above equation (3b) is read from the ROM (72).

リミッタ(60R)及び(60B )の各一方の乗算器
(61R’)及び(61B )において、各高域色差信
号(R−Y))l及び(B−Y)Hに振幅特性係数A(
Rv)が乗算されると共に、各他方の乗算器(62R)
及び(62B )において、各面域色差信号(RY)H
及び(B−Y))lに周波数特性係数に3 (Rv)が
乗算されて、高域色差信号(R−Y)H及び(B−Y)
Hは、もとの高域色信号の振幅/が7;コ]に応じて、
ノンリニアエンファシスされる。
In the multipliers (61R') and (61B) on each side of the limiters (60R) and (60B), the amplitude characteristic coefficient A (
Rv) is multiplied, and each other multiplier (62R)
and (62B), each area color difference signal (RY)H
and (B-Y))l is multiplied by the frequency characteristic coefficient 3 (Rv) to obtain high-frequency color difference signals (R-Y)H and (B-Y)
H is the amplitude of the original high-frequency color signal / is 7;
Non-linear emphasis is applied.

カラー復調器(51)に供給される搬送色信号Cのレベ
ルが例えばOdBであって、その位相が例えば第7図A
、Hに示すように、赤またはマゼンタであるとすると、
カラー復調器(51)から出力される肉色差信号(R−
Y)及び(B−Y)の合成ベクトルは、同図に破線で示
すようなもとの色信号R4またはMiとなる。
The level of the carrier color signal C supplied to the color demodulator (51) is, for example, OdB, and its phase is, for example, as shown in FIG.
, H, if it is red or magenta,
Flesh color difference signal (R-
The composite vector of Y) and (B-Y) becomes the original color signal R4 or Mi as shown by the broken line in the figure.

もとの色信号がその信号帯域の上限(500kHz )
近傍の周波数であるとき、iM Mlld器(51)か
らの色差信号(R−Y)及び(B −Y)は、高域フィ
ルタ(30)1 )及び(30B )を通過し、リミッ
タ(60に! )及び(60B )において、前出第9
図を参照して、例えば6dBの同率でそれぞれ圧縮され
てカラー変凋器(52)に供給され、再び用送色信号に
変換される。
The original color signal is at the upper limit of its signal band (500kHz)
When the frequencies are close to each other, the color difference signals (R-Y) and (B-Y) from the iM Mlld device (51) pass through the high-pass filters (30) and (30B) and are sent to the limiter (60). ) and (60B), supra No. 9
Referring to the figure, the signals are each compressed at the same rate of, for example, 6 dB, are supplied to a color converter (52), and are again converted into a color sending signal for use.

このとき、圧縮色差信号の合成ベクトルは、第7図に実
線で示すように、もとの色4fj、号RiまたはMiと
比べて、fWII’fa (彩度)が圧縮されたRcま
たはMcとなり、第6図の実施例では、圧縮の前後で色
相が変化することはない。
At this time, the composite vector of the compressed color difference signals is Rc or Mc, which has been compressed in fWII'fa (saturation) compared to the original color 4fj, number Ri or Mi, as shown by the solid line in Fig. 7. In the embodiment shown in FIG. 6, the hue does not change before and after compression.

これに対して、前出第1図及び第2図の実施例では、上
述と同様に、大振幅の1般送色信号が供給された場合、
圧縮の前後で色相が変化してしまう。
On the other hand, in the embodiments shown in FIGS. 1 and 2, when a large amplitude general color feeding signal is supplied as described above,
The hue changes before and after compression.

これはカラー復調器(51)からの赤色差信号(R−Y
)及び(B−Y)がリミッタ(40R)及び(40B 
)において、その振幅の大小に応じて、それぞれ異なる
率で圧縮されるからである。
This is the red difference signal (R-Y) from the color demodulator (51).
) and (B-Y) are limiters (40R) and (40B
), compression is performed at different rates depending on the magnitude of the amplitude.

第7図への例では、大振幅の赤色差信号(R−Y)が6
dB圧縮されるのに対して、小振幅の青色差信号CB−
Y)が約2dB圧縮され、圧縮色差信号の合成ベクトル
は、同図に1点鎖線で不すように、もとの色信号Riと
は色相が異なるRdとなる。また、第7図Bの例では、
大振幅の赤色差信号(R−Y)が6dBEE縮されるの
に対して、小振幅の好色差信号(B−Y)が約4.5d
B圧縮され、圧縮色差信号の合成ベクトルは、同図に1
点鎖線で示すように、もとの色信号Miとは色相が異μ
るMdとなる。
In the example shown in Figure 7, the large amplitude red difference signal (R-Y) is 6
dB compression, whereas the small amplitude blue difference signal CB-
Y) is compressed by about 2 dB, and the composite vector of the compressed color difference signals becomes Rd, which has a different hue from the original color signal Ri, as indicated by the dashed line in the figure. In addition, in the example of FIG. 7B,
The large amplitude red color difference signal (R-Y) is compressed by 6 dBEE, while the small amplitude color difference signal (B-Y) is reduced by about 4.5 dBEE.
The composite vector of the compressed color difference signal is 1 in the same figure.
As shown by the dotted chain line, the hue is different from the original color signal Mi.
becomes Md.

第7図A、Bから容易に理解されるように、第1図及び
第2図の実施例では、もとの色信号の色相が色差信号軸
のいずれか一方に近い程、各色差信号の圧縮率の差が大
きくなっ°ζ、圧縮色信号の色相ずれが大きくなる。
As can be easily understood from FIGS. 7A and 7B, in the embodiments shown in FIGS. 1 and 2, the closer the hue of the original color signal is to either one of the color difference signal axes, the more As the difference in compression ratio increases °ζ, the hue shift of the compressed color signal increases.

ところで、前出第2図のデジタルリミッタ(40)は、
第5図AまたはBに示すように、ROM (41) 。
By the way, the digital limiter (40) shown in Figure 2 above is
As shown in FIG. 5A or B, ROM (41).

(42)のいずれか一方をフィードバックループ内また
は本線上で移り」させると共に、この移動に対応して、
他方のROMに格納される係数データを変更することが
できた。
(42) in the feedback loop or on the main line, and in response to this movement,
It was possible to change the coefficient data stored in the other ROM.

同様に、第6図のデジタルリミッタ(60R)及び(6
0B )は、各乗算器(61K)、(62R)及び(6
1B) 、  (62B)のいずれか各一方をフィード
バックループ内または本線上で移動させると共に、この
移動に対応して、他方の乗算器に接続されたROMに格
納される係数データを前述の実施例と同様に変更するこ
とができる。
Similarly, the digital limiter (60R) and (60R) in FIG.
0B) is each multiplier (61K), (62R) and (6
1B) and (62B) in the feedback loop or on the main line, and in response to this movement, the coefficient data stored in the ROM connected to the other multiplier is changed to the above-described embodiment. can be changed in the same way.

第6図の実施例においても、第1図の実ai例と同様に
、ベースバントの色差信号をデジタル処理するため、I
MHz程度のサンプリング周波数で足りる。
In the embodiment shown in FIG. 6 as well, as in the actual AI example shown in FIG.
A sampling frequency of about MHz is sufficient.

また、第6図の実施例では、肉色差信号のベクトル和を
算出することにより、原(殻送色信号の振幅に応じてノ
ンリニアエンファシスを行なうようにしたので、エンフ
ァシスの前後で色相を一定に維持することができると共
に、ROM(71)及び(72)を肉色差信号(R−Y
)及び(B−Y)に共通に使用することができて、回路
構成を一層簡単にすることができる。
In addition, in the embodiment shown in Fig. 6, by calculating the vector sum of the flesh color difference signals, non-linear emphasis is performed according to the amplitude of the original (shell feeding color signal), so the hue is kept constant before and after the emphasis. It is possible to maintain the ROM (71) and (72) as a flesh color difference signal (R-Y
) and (B-Y), the circuit configuration can be further simplified.

1」 発明の効果 以上詳述のように、本発明によれば、ベースバンドの色
差信号をデジタル化し、高域フィルタとリミッタとを介
して加算器(または−Nc′!j#″a)に供給すると
共に、直接に加算器(または減算器)に供給するように
したので、簡単な構成で所要の非線形特性を安定に実現
することのできる非線形信号処理装置が得られる。
1. Effects of the Invention As detailed above, according to the present invention, a baseband color difference signal is digitized and sent to an adder (or -Nc′!j#″a) via a high-pass filter and a limiter. Since the signal is supplied directly to the adder (or subtracter), a nonlinear signal processing device that can stably realize the required nonlinear characteristics with a simple configuration can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図及び第2図は本発明による非線形信号処理装置の
一実施例及びその要部の構成を示すブロック図、第3図
は本発明の説明のための結線図、第4図は本発明の一実
施例の特性を示す線図、第5図は本発明の実施例の要部
の構成を示すブロック図、第6図は本発明の他の実施例
の構成を示すブロック図、第7図は本発明の他の実施例
の動作を説明するための線図、第8図及び第9図は従来
のノンリニアエンファシス回路の構成例を示すブロック
図及びその特性曲線図、第10図及び第11図は従来の
ノンリニアエンファシス回路及びノンリニアエンファシ
ス回路の具体的構成例を示す結線図である。 (30) 、  (30R> 、  (30B)はデジ
タル面域フィルタ、 (40)  、  (40R) 
 、  (40B)  、  (60)?)  。 (6011)はデジタルリミッタ、(41) 、  (
42) 。 (71) 、  (72)は非線形変換回路(ROM)
、(61)1 ) 、  (61B ) 、  (62
R) 、  (6211)は乗算器、(73)はヘクト
ル演算回路である。
1 and 2 are block diagrams showing an embodiment of the nonlinear signal processing device according to the present invention and the configuration of its essential parts, FIG. 3 is a wiring diagram for explaining the present invention, and FIG. 4 is a block diagram showing the configuration of the main parts thereof. FIG. 5 is a block diagram showing the configuration of the main part of the embodiment of the present invention. FIG. 6 is a block diagram showing the configuration of another embodiment of the present invention. The figure is a diagram for explaining the operation of another embodiment of the present invention, FIGS. 8 and 9 are block diagrams and characteristic curve diagrams showing a configuration example of a conventional nonlinear emphasis circuit, and FIGS. FIG. 11 is a wiring diagram showing a conventional nonlinear emphasis circuit and a specific configuration example of the nonlinear emphasis circuit. (30), (30R>, (30B) are digital area filters, (40), (40R)
, (40B), (60)? ). (6011) is a digital limiter, (41), (
42). (71) and (72) are nonlinear conversion circuits (ROM)
, (61)1), (61B), (62
R), (6211) is a multiplier, and (73) is a hector arithmetic circuit.

Claims (1)

【特許請求の範囲】 デジタル化した一方の色差信号を一方の加算器または減
算器に直接に供給すると共に、 上記一方の色差信号を一方の高域フィルタ手段及びリミ
ッタ手段を介して上記一方の加算器または減算器に供給
し、 デジタル化した他方の色差信号を他方の加算器または減
算器に直接に供給すると共に、 上記他方の色差信号を他方の高域フィルタ手段及びリミ
ッタ手段を介して上記他方の加算器または減算器に供給
するようにしたことを特徴とする非線形信号処理装置。
[Claims] One of the digitized color difference signals is directly supplied to one of the adders or subtracters, and one of the color difference signals is added to the one of the above through one of the high-pass filter means and the limiter means. the digitized color difference signal is directly supplied to the other adder or subtracter, and the other color difference signal is passed through the other high-pass filter means and limiter means to the other color difference signal. A nonlinear signal processing device characterized in that the signal is supplied to an adder or a subtracter.
JP63105127A 1988-04-27 1988-04-27 Nonlinear signal processor Expired - Lifetime JP2789601B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63105127A JP2789601B2 (en) 1988-04-27 1988-04-27 Nonlinear signal processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63105127A JP2789601B2 (en) 1988-04-27 1988-04-27 Nonlinear signal processor

Publications (2)

Publication Number Publication Date
JPH01276895A true JPH01276895A (en) 1989-11-07
JP2789601B2 JP2789601B2 (en) 1998-08-20

Family

ID=14399116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63105127A Expired - Lifetime JP2789601B2 (en) 1988-04-27 1988-04-27 Nonlinear signal processor

Country Status (1)

Country Link
JP (1) JP2789601B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6093682A (en) * 1983-10-25 1985-05-25 Sony Corp Digital non-linear pre-emphasis circuit
JPS60126989A (en) * 1983-12-13 1985-07-06 Matsushita Electric Ind Co Ltd Chrominance signal processing method
JPS6320994A (en) * 1986-07-15 1988-01-28 Matsushita Electric Ind Co Ltd Afc device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6093682A (en) * 1983-10-25 1985-05-25 Sony Corp Digital non-linear pre-emphasis circuit
JPS60126989A (en) * 1983-12-13 1985-07-06 Matsushita Electric Ind Co Ltd Chrominance signal processing method
JPS6320994A (en) * 1986-07-15 1988-01-28 Matsushita Electric Ind Co Ltd Afc device

Also Published As

Publication number Publication date
JP2789601B2 (en) 1998-08-20

Similar Documents

Publication Publication Date Title
US4223282A (en) Method of reducing interference components in a frequency modulated signal and device for carrying out said method
JPS63121371A (en) Video signal processor
US5276403A (en) Nonlinear preemphasis-deemphasis system
US3932819A (en) Electrical filters
JPH01276895A (en) Nonlinear signal processor
US4422052A (en) Delay circuit employing active bandpass filter
EP0128707B1 (en) Signal processing apparatus for a video signal
KR0182262B1 (en) Color signal processing apparatus
US3702376A (en) Comb filter circuit
JP2757370B2 (en) Nonlinear signal processor
US4385326A (en) Video disc systems with plural preemphasis/deemphasis networks
CA1143828A (en) Signal processing circuit having a non-linear transfer function
JP2548448B2 (en) Multidimensional nonlinear signal processor
JPH0221200B2 (en)
KR910002603B1 (en) Digital non-linear emphasis/de-emphasis apparatus
JPS63149981A (en) Magnetic recording and reproducing device
JPH0238483Y2 (en)
JPS603293A (en) Color video signal processing device
JPH0537591Y2 (en)
Kobayashi et al. Time-reversal nonlinear emphasis applied to analog HDVCR
JPH07147687A (en) Video reproducing device
JPH0139274B2 (en)
JPH08205191A (en) Filter circuit
JPH0567117B2 (en)
JPH0570358B2 (en)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term