JPH01261919A - Power output circuit - Google Patents

Power output circuit

Info

Publication number
JPH01261919A
JPH01261919A JP63089066A JP8906688A JPH01261919A JP H01261919 A JPH01261919 A JP H01261919A JP 63089066 A JP63089066 A JP 63089066A JP 8906688 A JP8906688 A JP 8906688A JP H01261919 A JPH01261919 A JP H01261919A
Authority
JP
Japan
Prior art keywords
mosfet
output
source
circuit
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63089066A
Other languages
Japanese (ja)
Inventor
Yasuhiro Nunokawa
康弘 布川
Hirotaka Mochizuki
博隆 望月
Makoto Kobayashi
誠 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP63089066A priority Critical patent/JPH01261919A/en
Publication of JPH01261919A publication Critical patent/JPH01261919A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06Modifications for ensuring a fully conducting state

Landscapes

  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)

Abstract

PURPOSE:To speed up the switching of an output MOSFET to an off state by providing driving MOSFET between the gate and the source of the output MOSFET in a source follower type so as to attain switch control. CONSTITUTION:The driving MOSFETQ2 is provided between the gate and the source of the power output MOSFETQ1. When a control signal is switched from an H level to an L level, the output signal of an inverter circuit N1 comes to the H level and makes FETQ2 in an on state. Since the gate and the source in FETQ1 are shortened, FETQ1 is switched from the on-state to the off-state. At that time, a back electromotive voltage occurs in an inductive load L and an output terminal OUT connected to the source of FETQ1 is reduced to a negative and lower order. Energy accumulated in a load L can be released in a short time by a voltage clamping circuit consisting of a diode D3 and a Zener diode ZD.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、パワー出力回路に関し、例えばソースフォ
ロワ形態の出力MOSFETを用いて誘導性負荷を駆動
する出力回路に利用して有効な技術に関するものである
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a power output circuit, and relates to a technique that is effective when applied to an output circuit that drives an inductive load using, for example, a source follower type output MOSFET. It is.

〔従来の技術〕[Conventional technology]

誘導性負荷を駆動するパワー出力回路の例として、例え
ば雑誌r電子技術J 1987年11月号、頁22〜頁
25がある。このパワーMOSFETは、ソースを接地
し、ドレインに誘導性負荷であるモータ等を接続するも
のである。
As an example of a power output circuit that drives an inductive load, there is, for example, Magazine R Electronics Technology J, November 1987 issue, pages 22 to 25. This power MOSFET has a source grounded and a drain connected to an inductive load such as a motor.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

電子燃料噴射用のソレノイド等のように自動車搭載用の
パワー出力回路は、パワー出力素子を電源電圧側とし、
負荷を回路の接地電位側にするハイサイド駆動回路(ソ
ースフォロワ回路)とすることが望ましい。なぜなら、
負荷を電源電圧側に接続すると、衝突事故等により負荷
が接地されると、そこに過電流が流れて火災を引き起こ
す虞れがあるからである。
Power output circuits installed in automobiles, such as electronic fuel injection solenoids, have power output elements on the power supply voltage side.
It is desirable to use a high-side drive circuit (source follower circuit) in which the load is placed on the ground potential side of the circuit. because,
This is because if the load is connected to the power supply voltage side and the load is grounded due to a collision or the like, there is a risk that an overcurrent will flow there and cause a fire.

ところが、第4図に示すようなソースフォロヮ出力回路
においては、駆動MOSFETQ2をオン状態にして、
出力MOSFETQIのゲートを回路の接地電位のよう
なロウレベルにする。これ、 により出力MOS F 
ETQ 1は、オン状態からオフ状態に切り換えるられ
るが、負荷りに逆起電圧゛が発生する。これにより、第
5図に示すように、出力MOSFETQIのソース電位
が負電位になり、それが出力MOSFETQIの実質的
なしきい値電圧vthに達すると出力MOSFETQI
がオン状態になり出力端子OUTの電位をクランプさせ
る。上記しきい値電圧vthは、絶対値的に比較的小さ
な電圧であるため、上記負荷りに蓄えられたエネルギー
を放出させるのに時間がかかり、実質的な出力M OS
 ’F E Tのオフ状態への切り換えを遅くする。こ
のことは、上記負荷りをパルス幅変調信号により駆動す
る場合、上記逆起電圧期間、言い換えるならば、上記出
力MOS F ETの実質的なオフ状態への切り換え時
間が長くなると、その分パルス幅変調信号のパルス幅デ
ユーティが制約を受けて制御範囲が狭くなる。
However, in the source follower output circuit as shown in FIG. 4, when the drive MOSFET Q2 is turned on,
The gate of the output MOSFET QI is set to a low level like the ground potential of the circuit. This causes the output MOS F
ETQ 1 is switched from the on state to the off state, but a back electromotive voltage is generated in the load. As a result, as shown in FIG. 5, the source potential of the output MOSFETQI becomes a negative potential, and when it reaches the effective threshold voltage vth of the output MOSFETQI, the output MOSFETQI
turns on and clamps the potential of the output terminal OUT. Since the threshold voltage vth is a relatively small voltage in absolute value, it takes time to release the energy stored in the load, and the actual output MOS
'Slow down the switching of FET to the off state. This means that when the load is driven by a pulse width modulation signal, the longer the back electromotive voltage period, in other words, the longer the time for switching the output MOS FET to the substantially off state, the longer the pulse width. The pulse width duty of the modulation signal is restricted and the control range becomes narrower.

この発明の目的は、ソースフォロワ形態の出力MOSF
ETの実質的なオフ状態への切り換えを高速にしたパワ
ー出力回路を提供することにある。
The purpose of this invention is to provide an output MOSFET in the form of a source follower.
An object of the present invention is to provide a power output circuit that can quickly switch an ET to a substantially OFF state.

この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔課題を解決するための手段〕[Means to solve the problem]

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。
A brief overview of typical inventions disclosed in this application is as follows.

すなわち、ソースフォロワ形態の出力MOSFETのゲ
ートとソース間に、駆動MOSFETを設けてそのスイ
ッチ制御を行うようにする。
That is, a drive MOSFET is provided between the gate and source of the source follower type output MOSFET to perform switch control.

〔作 用〕[For production]

上記した手段によれば、駆動MOS F ETがオン状
態になると、出力MOSFETのゲートとソースを短絡
するため、誘導性負荷により逆起電圧が発生しても出力
MOSFETをオフ状態に維持でき、適当な電圧クラン
プ回路で誘導性負荷に蓄積されたエネルギーを短時間で
放出させることが可能になる。
According to the above means, when the drive MOSFET is turned on, the gate and source of the output MOSFET are short-circuited, so even if a back electromotive force is generated due to an inductive load, the output MOSFET can be maintained in an off state, and an appropriate With a voltage clamp circuit, it is possible to release the energy stored in an inductive load in a short time.

〔実施例〕〔Example〕

第1図には、この発明に係るパワー出力回路をモータや
ソレノイド等のような誘導性の負荷りを駆動するハイサ
イド駆動回路(ソースフォロワ回路)に用いた場合の一
実施例の回路図が示されている。
FIG. 1 shows a circuit diagram of an embodiment in which the power output circuit according to the present invention is used in a high-side drive circuit (source follower circuit) that drives an inductive load such as a motor or a solenoid. It is shown.

この実施例のパワー出力回路は、同図に破線で示したよ
うに1つの集積回路ICとして形成され、特に制限され
ないが、パワーMOSFETQIは、そのドレイン領域
として基板が用いられ、基板の裏面側にドレイン電極が
設けられる構造とされる。
The power output circuit of this embodiment is formed as one integrated circuit IC as shown by the broken line in the figure. Although not particularly limited, the power MOSFET QI uses the substrate as its drain region, and the power MOSFET QI is formed on the back side of the substrate. The structure is such that a drain electrode is provided.

パワーMOSFETQIのドレインは、電源電圧Vcc
に結合される。上記MOSFETQIのソースは、外部
端子OUTに結合され、そこに上記モータやソレノイド
等のような誘導性の負荷りが設けられる。それ故、パワ
ー出力MOSFETQ1は、ソースフォロワ出力MOS
 F ETとして動作する。   □ 上記パワーMOSFETQIのゲートには駆動MOSF
ETQ2と負荷抵抗RLからなる駆動回路が設けられる
。駆動回路の動作電圧は、昇圧回路BSTにより上記電
源電圧Vccを昇圧した電圧Vcc+Vが用いられる。
The drain of the power MOSFET QI is connected to the power supply voltage Vcc
is combined with The source of the MOSFET QI is coupled to an external terminal OUT, to which an inductive load such as the motor or solenoid is provided. Therefore, power output MOSFET Q1 is a source follower output MOS
Operates as a FET. □ A drive MOSF is installed at the gate of the power MOSFETQI above.
A drive circuit consisting of ETQ2 and a load resistor RL is provided. As the operating voltage of the drive circuit, a voltage Vcc+V obtained by boosting the power supply voltage Vcc by a booster circuit BST is used.

上記駆動MOSFETQ2のゲートには、特に制限され
ないが、インバータ回路N1を通して制御信号inが供
給される。
Although not particularly limited, a control signal in is supplied to the gate of the drive MOSFET Q2 through an inverter circuit N1.

特に制限されないが、インバータ回路N1は、その動作
電圧が上記電源電圧Vccに比べて比較的低い5v系の
電圧とされる。これに応じて、上記制御信号inはハイ
レベルを5Vとして、ロウレベルの回路の接地電位のよ
うな比較的低い論理レベルとされる。したがって、上記
インバータ回路N1とMOSFETQ’2と抵抗Rから
なる駆動回路は一種のレベル変換動作を行うものである
Although not particularly limited, the operating voltage of the inverter circuit N1 is a 5V voltage that is relatively lower than the power supply voltage Vcc. Accordingly, the control signal in has a high level of 5V, and is set to a relatively low logic level such as the ground potential of a low level circuit. Therefore, the drive circuit consisting of the inverter circuit N1, MOSFET Q'2, and resistor R performs a type of level conversion operation.

この実施例では、上記出力MOSFETQIの、 オフ
状態への実質的なスイッチング速度を速くするために次
の構成にされる。すなわち、上記駆動MOSFETQ2
のソースは、回路の接地電位点に結合されるのではなく
、上記パワー出力MOSFETQIのソースに結合され
る。言い換えるならば、駆動MOSFETQ2は、上記
パワー出力MOSFETQIのゲートとソース間に設け
られる。
In this embodiment, the following configuration is adopted to increase the substantial switching speed of the output MOSFET QI to the off state. That is, the drive MOSFETQ2
The source of MOSFET QI is coupled to the source of the power output MOSFET QI, rather than being coupled to the circuit's ground potential point. In other words, the drive MOSFET Q2 is provided between the gate and source of the power output MOSFET QI.

例えば、制御信号inがハイレベルのときインバータ回
路N1の出力信号が回路の接地電位のようなロウレベル
になる。この出力信号のロウレベルに応じて駆動MOS
FETQ2がオフ状態にされ、パワーMOS F ET
Q 1のゲートには、抵抗Rを通して昇圧された動作電
圧Vcc+Vが供給される。上記昇圧回路BSTにより
形成される昇圧電圧+■をMOSFETQIの実質的な
しいき値電圧以上に設定される。したがって、第2図の
波形図に示すように、MOSFETQIがオン状態のと
き、そのソースからは電源電圧Vccがそのまま出力さ
れるので電圧損失の無い高い出力電圧を得ることができ
る。このように出力MOS F ETQlをオン状態に
すると、出力端子OUTの電圧は電源電圧Vccのよう
な高い電圧になり、それに応じて駆動MOSFETQ2
のソース電圧も高い電圧になる。したがって、上記のよ
うなインバータ回路N1の出力信号のロウレベルにより
駆動MOSFETQ2をオフ状態に維持することができ
る。
For example, when the control signal in is at a high level, the output signal of the inverter circuit N1 is at a low level such as the ground potential of the circuit. Drive MOS according to the low level of this output signal.
FETQ2 is turned off and the power MOS FET
A boosted operating voltage Vcc+V is supplied to the gate of Q1 through a resistor R. The boosted voltage +■ formed by the booster circuit BST is set to be equal to or higher than the substantial threshold voltage of MOSFET QI. Therefore, as shown in the waveform diagram of FIG. 2, when MOSFET QI is in the on state, the power supply voltage Vcc is directly output from its source, so that a high output voltage without voltage loss can be obtained. When the output MOS FETQl is turned on in this way, the voltage at the output terminal OUT becomes a high voltage such as the power supply voltage Vcc, and the drive MOSFETQ2 is turned on accordingly.
The source voltage of will also be high. Therefore, the drive MOSFET Q2 can be maintained in the off state by the low level of the output signal of the inverter circuit N1 as described above.

制御信号inがハイレベルからロウレベルに切り変わる
と、インバータ回路N1の出力信号がハイレベルになっ
て駆動MOSFETQ2をオン状態にする。これにより
、パワーMOSFETQIのゲートとソースが短絡され
るから、パワーMOSFETQIがオン状態からオフ状
態に切り換えられる。このとき、負荷りには、逆起電圧
が発生しパワーMOSFETQIのソースが結合された
出力端子OUTを負電位に低下させる。
When the control signal in changes from high level to low level, the output signal of the inverter circuit N1 becomes high level and turns on the drive MOSFET Q2. As a result, the gate and source of the power MOSFET QI are short-circuited, so that the power MOSFET QI is switched from the on state to the off state. At this time, a back electromotive voltage is generated in the load, lowering the output terminal OUT to which the source of the power MOSFET QI is connected to a negative potential.

この実施例では、上記負荷りに対してダイオードD3と
ツェナーダイオードZDからなる電圧クランプ回路が設
けられている。このため、第2図の波形図に示すように
、上記出力MOSFETQ1がオフ状態に切り換えられ
るときの出力端子OUTの電位は、−(VD3+VZD
)な負極性の大きな電圧になる。ここで、VD3は、ダ
イオードD3の順方向電圧であり、VZDはツェナーダ
イオードZDのツェナー電圧である。上記クランプ電圧
を絶対値的に高く設定することにより、誘導性の負荷り
に蓄えられてエネルギーを短時間で放出させることがで
きる。
In this embodiment, a voltage clamp circuit consisting of a diode D3 and a Zener diode ZD is provided for the above load. Therefore, as shown in the waveform diagram of FIG. 2, the potential of the output terminal OUT when the output MOSFET Q1 is turned off is -(VD3+VZD
) becomes a large voltage with negative polarity. Here, VD3 is the forward voltage of diode D3, and VZD is the Zener voltage of Zener diode ZD. By setting the clamp voltage to a high absolute value, the energy stored in the inductive load can be released in a short time.

上記のように出力端子OUTが負極性の大きな電圧にさ
れても、パワー出力MOSFETQIのゲートとソース
は駆動MOSFETQ2によって短絡されているためオ
フ状態を維持することかできる。このとき、駆動MOS
FETQ2のゲートには、インバータ回路N1で形成さ
れた+5■のようなハイレベルが供給されるものであり
、上記負荷りにより生じた逆起電圧は負極性であること
から、そのゲートとソース間に加わる電圧は太きくなり
、上記オン状態を維持するものである。
Even if the output terminal OUT is set to a large negative voltage as described above, the off state can be maintained because the gate and source of the power output MOSFET QI are short-circuited by the drive MOSFET Q2. At this time, the drive MOS
The gate of FETQ2 is supplied with a high level voltage such as +5■ formed by the inverter circuit N1, and since the back electromotive force generated by the above load has negative polarity, the voltage between the gate and source is The voltage applied to becomes thicker to maintain the above-mentioned on state.

なお、特に制限されないが、MOSFETQ3及びダイ
オードD2は、次の理由により設けられでいる。すなわ
ち、5■系のインバータ回路N1によってMOSFET
Q2を駆動する場合、MOSFETQ2がオフ状態のと
き、そのソース電位がはVVccとなるため、MOSF
ETQ2をオフ状態からオン状態に切り替えることがで
きない。
Although not particularly limited, MOSFET Q3 and diode D2 are provided for the following reason. In other words, the MOSFET is
When driving MOSFET Q2, when MOSFET Q2 is off, its source potential is VVcc, so MOSFET
ETQ2 cannot be switched from off state to on state.

そこで、MOSFETQ2のソース電位をまず接地電位
までMOSFETQ3によって下げるものである。また
、ダイオードD2は、MOS F ETQ2のドレイン
−ソース間ダイオードにより、MOSFETQIのゲー
ト電圧が−v、でクランプされるのを防ぐために設けら
れている。
Therefore, the source potential of MOSFETQ2 is first lowered to the ground potential by MOSFETQ3. Further, the diode D2 is provided to prevent the gate voltage of the MOSFETQI from being clamped at -v by the drain-source diode of the MOSFETQ2.

第3図は、パワー出力回路の他の一実施例の回路図が示
されている。この実施例では、電圧クランプ回路が半導
体集積回路ICに内蔵される。すなわち、パワー出力M
OSFETQIのゲートと、内部の適当な電圧Vxとの
間に、前記同様なダイオードDIとツェナーダイオード
ZDが設けられるものである。また、駆動回路の負荷は
、前記のような抵抗RLに代えて定電流源1oを用いる
ものである。そして、駆動MOSFETQ2のドレイン
と出力MOSFETQIのゲートとの間には抵抗Rが挿
入される。
FIG. 3 shows a circuit diagram of another embodiment of the power output circuit. In this embodiment, a voltage clamp circuit is built into a semiconductor integrated circuit IC. That is, the power output M
A diode DI and a Zener diode ZD similar to those described above are provided between the gate of OSFET QI and an appropriate internal voltage Vx. Further, the load of the drive circuit uses a constant current source 1o instead of the resistor RL as described above. A resistor R is inserted between the drain of the drive MOSFET Q2 and the gate of the output MOSFET QI.

この構成において、出力電圧がVx−(VDI+VZD
+Vth)(7)とき、パ”7−M03FETQ1が再
びオン状態になって負荷りに蓄えられた工ネルギーを放
出させる。すなわち、祇抗Rにおける電圧降下が上記M
OSFETQIの実効的なしきい(a電圧ニ達すると、
パ”7−M03FETQIが再びオン状態になって電圧
クランプ動作を行うものである。この場合には、上記ク
ランプ電圧の設定を高くできるから、逆起電圧期間を短
くすることができる。この場合、逆起電圧のパワーを出
力MOSFETQIで消費させるものであるため、内蔵
のダイオードD1やツェナーダイオードZDは、小信号
用のものでよい。したがって、この実施例の回路では、
第1閏の回路に比べて電圧クランプ回路を構成する大信
号用のダイオードやツェナーダイオードZDの外部部品
が不用となるものである。
In this configuration, the output voltage is Vx-(VDI+VZD
+Vth) (7), the transistor 7-M03FET Q1 turns on again and releases the electrical energy stored in the load. In other words, the voltage drop at the resistor R becomes
When the effective threshold of OSFETQI (a voltage is reached,
The capacitor 7-M03FETQI turns on again and performs a voltage clamp operation.In this case, the clamp voltage can be set high, so the back electromotive voltage period can be shortened.In this case, Since the power of the back electromotive voltage is consumed by the output MOSFET QI, the built-in diode D1 and Zener diode ZD can be used for small signals.Therefore, in the circuit of this example,
Compared to the first leap circuit, external components such as a large signal diode and a Zener diode ZD constituting the voltage clamp circuit are unnecessary.

上記第1図又は第3図に示したパワーMOSFETQ1
は、特に制限されないが、そのドレイン領域がN型基板
とされる。それ故、ドレイン電極は基板の裏面側に設け
られる。パワーMOSFET0.1を構成するP型のチ
ャンネル領域は、基板の表面にリング状に形成される。
Power MOSFETQ1 shown in Figure 1 or Figure 3 above
Although not particularly limited, the drain region thereof is an N-type substrate. Therefore, the drain electrode is provided on the back side of the substrate. A P-type channel region constituting power MOSFET 0.1 is formed in a ring shape on the surface of the substrate.

このP型のチャンネル領域の表面に同様にリング状のN
型のソース領域が形成される。上記ソース領域とドレイ
ン領域としての基板との間に挟まれたチャンネル領域の
表面には、ゲート絶縁膜(図示せず)を介してゲート電
極が形成される。上記ソース領域とチャンネル領域とは
共通接続されてソース電極とされる。
Similarly, a ring-shaped N is formed on the surface of this P-type channel region.
A source region of the mold is formed. A gate electrode is formed on the surface of the channel region sandwiched between the source region and the substrate serving as the drain region, with a gate insulating film (not shown) interposed therebetween. The source region and the channel region are commonly connected to form a source electrode.

上記パワーMOSFETQIの駆動回路としてMOSF
ETQ2や、昇圧回路BST及び定電流源Io等の各回
路素子は、上記基板の表面側に形成されたP型の分離領
域内に形成される。すなわち、上記P型分離領域内にN
型のコレクタ領域を、そのコレクタ領域内にP型のベー
ス領域を、そのベース領域内にN型のエミッタ領域を形
成することによりトランジスタ(ダイオード)を得るも
のである。また、Nチャンネル領域 S F ETは、
上記P型分離領域に形成すればよい。
MOSFET as a drive circuit for the above power MOSFETQI
Each circuit element such as ETQ2, booster circuit BST, and constant current source Io is formed in a P-type isolation region formed on the front surface side of the substrate. That is, N in the P-type isolation region.
A transistor (diode) is obtained by forming a P-type collector region in the collector region, a P-type base region in the collector region, and an N-type emitter region in the base region. In addition, the N-channel region SFET is
It may be formed in the P-type isolation region.

上記の実施例から得られる作用効果は、下記の通りであ
る。すなわち、 (1)ソースフォロワ形態の出力MOSFETのゲート
とソース間に、駆動MOSFETを設けてそのスイッチ
制御を行うようにする。この構成においては、駆動MO
S F ETがオン状態になると、出力MOS F E
Tのゲートとソースを短絡するため、誘導性負荷により
逆起電圧が発生しても出力MOSFETをオフ状態に維
持でき、適当な電圧クランプ回路を用いて誘導性負荷に
蓄積されたエネルギーを短時間で放出させることが可能
になるという効果が得られる。
The effects obtained from the above examples are as follows. That is, (1) a drive MOSFET is provided between the gate and source of the source follower type output MOSFET to perform switch control thereof. In this configuration, the drive MO
When S FET turns on, the output MOS F E
By short-circuiting the gate and source of the T, the output MOSFET can be kept off even if a back electromotive force is generated by the inductive load, and an appropriate voltage clamp circuit can be used to quickly remove the energy stored in the inductive load. This has the effect that it can be released at

(2)上記(1)により、出力MOSFETの実質的な
オフ状態からオン状態−・の切り換えを高速に行うこと
ができ、出力MOS F ETをパルス幅変調信号によ
りスイッチ制御するとき、その制御範囲を広く設定でき
るという効果かえられる。
(2) Due to (1) above, the output MOSFET can be switched from the OFF state to the ON state at high speed, and when the output MOSFET is switch-controlled by a pulse width modulation signal, the control range is This has the effect of allowing a wide range of settings.

(3)ソースフォロワ出力MO8FETを用いることに
よって、車両搭載に適したパワー出力回路を得ることが
できるという効果が得られる。
(3) By using the source follower output MO8FET, it is possible to obtain a power output circuit suitable for mounting on a vehicle.

(4)電圧クランプ回路を内蔵させ、パワー出力MOS
FETをそれによって再度オン状態にして逆起電圧をク
ランプさせることにより、外部部品点数を削減できると
いう効果が得られる。
(4) Power output MOS with built-in voltage clamp circuit
By turning the FET on again and clamping the back electromotive force, an effect can be obtained in that the number of external components can be reduced.

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本願発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更が
可能である。例えば、パワーMOS F ETは、1つ
の半導体基板上に複数個設ける構成としてもよい。この
場合、基板をドレインとするパワーMOSFETにおい
ては、必然的にドレインを共通化したハイサイド駆動回
路(ソースフォロワ回路)として用いられるものである
。上記パワーMOSFETは、第1図のようなモータや
ソレノイドといったようなインダクタンス負荷を駆動す
るものの他、自動車ヘッドランプ等のランプ類を駆動す
る駆動回路等従来の機械的なスイッチ素子に置き換えら
れる電子式のパワースイッチ回路に適したものとなる。
Although the invention made by the present inventor has been specifically explained based on Examples above, the present invention is not limited to the above-mentioned Examples, and various changes can be made without departing from the gist thereof. For example, a plurality of power MOS FETs may be provided on one semiconductor substrate. In this case, a power MOSFET whose drain is the substrate is inevitably used as a high-side drive circuit (source follower circuit) with a common drain. The above power MOSFET is an electronic type that can replace conventional mechanical switching elements, in addition to those that drive inductance loads such as motors and solenoids as shown in Figure 1, as well as drive circuits that drive lamps such as automobile headlamps. This makes it suitable for power switch circuits.

また、ロウサイド駆動回路を構成する場合には、出力M
OSFET及び駆動MOSFETとしてPチャンネルM
OSFETを用いるものとすればよい。この構成では、
PチャンネルMOSFETのドレインには、回路の接地
電位が与えられるから、負荷を電源電圧Vcc側とする
ロウサイド駆動回路が構成できる。
In addition, when configuring a low side drive circuit, the output M
P-channel M as OSFET and drive MOSFET
An OSFET may be used. In this configuration,
Since the ground potential of the circuit is applied to the drain of the P-channel MOSFET, a low-side drive circuit with a load on the power supply voltage Vcc side can be configured.

この発明は、ソースフォロワ構成のパワー出力回路とし
て広く利用できるものである。
The present invention can be widely used as a power output circuit with a source follower configuration.

〔発明の効果〕〔Effect of the invention〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、ソースフォロワ形態の出力MOSFETの
ゲートとソース間に、駆動MOSFETを設けてそのス
イッチ制御を行うようにする。この構成においては、駆
動MOSFETがオン状態になると、出力MOSFET
のゲートとソースを短絡するため、誘導性負荷により逆
起電圧が発生しても出力MOSFETをオフ状態に維持
でき、適当な電圧クランプ回路を用いて誘導性負荷に蓄
積されたエネルギーを短時間で放出させることが可能に
なる。
A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows. That is, a drive MOSFET is provided between the gate and source of the source follower type output MOSFET to perform switch control. In this configuration, when the drive MOSFET turns on, the output MOSFET
Since the gate and source of the MOSFET are short-circuited, the output MOSFET can be kept off even if a back electromotive force is generated by the inductive load, and an appropriate voltage clamp circuit can be used to quickly remove the energy stored in the inductive load. It becomes possible to release it.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、この発明の一実施例を示す回路図、第2図は
、その動作を説明するための波形図、第3図は、この発
明の他の一実施例を示す回路図、 第4図は、ソースフォロワ出力回路の一例を示す回路図
、 第5図は、その動作を説明するための波形図である。 IC・・半導体集積回路、L・・負荷(誘導性)、BS
T・・昇圧回路、N1・・インバータ回路、Io・・定
電流源
FIG. 1 is a circuit diagram showing one embodiment of this invention, FIG. 2 is a waveform diagram for explaining its operation, and FIG. 3 is a circuit diagram showing another embodiment of this invention. FIG. 4 is a circuit diagram showing an example of a source follower output circuit, and FIG. 5 is a waveform diagram for explaining its operation. IC: Semiconductor integrated circuit, L: Load (inductive), BS
T: Boost circuit, N1: Inverter circuit, Io: Constant current source

Claims (1)

【特許請求の範囲】 1、ソースフォロワ形態の出力MOSFETと、この出
力MOSFETのゲートとソースとの間に設けられた駆
動MOSFETと、上記駆動MOSFETのドレインと
動作電圧との間に設けられた負荷手段とを含むことを特
徴とするパワー出力回路。 2、上記出力MOSFETのソースには、誘導性性の負
荷と、それに生じる逆起電圧に対する電圧クランプ回路
が設けられるものであることを特徴とする特許請求の範
囲第1項記載のパワー出力回路。 3、上記駆動MOSFETは、パルス幅変調信号により
駆動されるものであることを特徴とする特許請求の範囲
第2項記載のパワー出力回路。
[Claims] 1. An output MOSFET in the form of a source follower, a drive MOSFET provided between the gate and source of this output MOSFET, and a load provided between the drain of the drive MOSFET and an operating voltage. A power output circuit comprising means. 2. The power output circuit according to claim 1, wherein the source of the output MOSFET is provided with an inductive load and a voltage clamp circuit for a back electromotive force generated therein. 3. The power output circuit according to claim 2, wherein the drive MOSFET is driven by a pulse width modulation signal.
JP63089066A 1988-04-13 1988-04-13 Power output circuit Pending JPH01261919A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63089066A JPH01261919A (en) 1988-04-13 1988-04-13 Power output circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63089066A JPH01261919A (en) 1988-04-13 1988-04-13 Power output circuit

Publications (1)

Publication Number Publication Date
JPH01261919A true JPH01261919A (en) 1989-10-18

Family

ID=13960481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63089066A Pending JPH01261919A (en) 1988-04-13 1988-04-13 Power output circuit

Country Status (1)

Country Link
JP (1) JPH01261919A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6639444B2 (en) * 2001-07-26 2003-10-28 Autonetworks Technologies, Ltd. Protection circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6639444B2 (en) * 2001-07-26 2003-10-28 Autonetworks Technologies, Ltd. Protection circuit

Similar Documents

Publication Publication Date Title
US7692474B2 (en) Control circuit for a high-side semiconductor switch for switching a supply voltage
JP5011585B2 (en) Power element drive circuit
US7705638B2 (en) Switching control circuit with reduced dead time
US7282809B2 (en) Interface circuit between a direct-current voltage source and a circuit for driving a load, particularly for use in motor-vehicles
US5142171A (en) Integrated circuit for high side driving of an inductive load
US12015349B2 (en) Switching circuit, DC/DC converter, and control circuit thereof
JP4925719B2 (en) Gate drive circuit
CN114204785A (en) Drive circuit and inverter device
CN111917403A (en) Gate driver circuit for reducing dead time inefficiency
US6531895B1 (en) Isolated gate drive circuit having a switched input capacitor
JP7232208B2 (en) semiconductor equipment
US6683777B2 (en) Semiconductor protective control unit for controlling output transistors connected to inductive load
US6169431B1 (en) Drive circuit for a controllable semiconductor component
CN111200353A (en) Driving circuit applied to switch tube control
JPH01261919A (en) Power output circuit
JPH0263213A (en) Power switch circuit
JP3258050B2 (en) Circuit device with inductive load MOSFET
JP2824469B2 (en) Semiconductor integrated circuit device
JP2650109B2 (en) Boost circuit
CN111884637A (en) Bootstrap circuit and power chip
JPH03141721A (en) Output circuit
CN210927585U (en) Bootstrap driving circuit
JPH01264311A (en) Power output circuit
CN217362941U (en) Motor speed adjusting device, motor and vehicle
JP2003008415A (en) Load driver