JPH01258537A - Hand free circuit - Google Patents

Hand free circuit

Info

Publication number
JPH01258537A
JPH01258537A JP8645188A JP8645188A JPH01258537A JP H01258537 A JPH01258537 A JP H01258537A JP 8645188 A JP8645188 A JP 8645188A JP 8645188 A JP8645188 A JP 8645188A JP H01258537 A JPH01258537 A JP H01258537A
Authority
JP
Japan
Prior art keywords
signal
circuit
gate circuit
codec
converts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8645188A
Other languages
Japanese (ja)
Inventor
Shigeru Sasaki
茂 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Electric Works Ltd
Original Assignee
Tamura Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Electric Works Ltd filed Critical Tamura Electric Works Ltd
Priority to JP8645188A priority Critical patent/JPH01258537A/en
Publication of JPH01258537A publication Critical patent/JPH01258537A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent a heading cut by cancelling the delay of the switching time of a gate circuit due to a comparing circuit by the delay of the writing and reading time to the FIFO memory of a transmitting signal or a receiving signal. CONSTITUTION:When the level of a transmitting signal inputted to a microphone 1 is higher than the level of the receiving signal, it is set to a transmitting condition by a comparing circuit 11. A gate circuit 4 is turned on, a gate circuit 8 is turned off, only a signal and read from an FIFO memory 3 is inputted to a D/A CODEC circuit 5 and sent to a trunk line. When the level of the receiv ing signal from the trunk line is higher than the level of a transmitting signal, the gate circuit 8 is turned on and the gate circuit 4 is turned off. Only a signal read from an FIFO memory 7 is inputted to a D/A CODEC circuit 9 and dis charged from a speaker 10. In this case, the writing and reading time to FIFO memories 3 and 7 is set longer than the delaying time of the comparing circuit 11.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はスイッチング方式のハンズフリー回路に関し、
特にスイッチング機能による送話と受話との切り替え時
に発生する語頭切れを防止する回路に関するものである
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a switching type hands-free circuit,
In particular, the present invention relates to a circuit that prevents the beginning of a word from being cut off when switching between sending and receiving calls using a switching function.

〔従来の技術〕[Conventional technology]

各種の特殊機能を有する機能電話機、ボタン電話装置用
のボタン電話機、またはインターホン等においては、拡
声通話用としてハンズフリー回路を備えており、電話機
に例を取れば第3図のブロック図に示す構成が一般に用
いられている。
Functional telephones with various special functions, button telephones for key telephone devices, intercoms, etc. are equipped with a hands-free circuit for loudspeaker calls, and taking a telephone as an example, the configuration is shown in the block diagram of Fig. 3. is commonly used.

すなち、マイクロホン31からの送話信号は、前置増幅
器(HA)32により増幅されたうえ、可変損失回路(
VLS)33を介し、送話増幅器(TA)34により再
び増幅されてから側音防止口! (HYB)35へ与え
られ、ここにおいて受話側への回り込みを阻止されると
共に2線式の電話回線(以下、回線)36へ送出される
。一方、回線36からの受話信号は、受話増幅器(RA
)37により増幅された後、可変損失回路38を介し可
変電力増幅器(PA)39により所定の電力まで増幅さ
れ、スピーカ40を駆動するものとなっている。
That is, the transmission signal from the microphone 31 is amplified by a preamplifier (HA) 32, and is also passed through a variable loss circuit (
VLS) 33, is amplified again by the transmitting amplifier (TA) 34, and then the side sound prevention port! (HYB) 35, where it is prevented from going around to the receiving side and sent out to a two-wire telephone line (hereinafter referred to as line) 36. On the other hand, the reception signal from the line 36 is transmitted to the reception amplifier (RA).
) 37, the signal is amplified to a predetermined power by a variable power amplifier (PA) 39 via a variable loss circuit 38, and drives a speaker 40.

ただし、側音防止回路35による送話増幅器37側への
漏話減衰量は、十分に大とすることが困難であり、スピ
ーカ40とマイクロホン31との間の音響結合による鳴
音の発生を阻止するため制御部41が設けてあり、各々
可変損失回路42および43を介する送話信号および受
話信号のレベルを比較し、高レベル側の信号を判断のう
え、送話信号が高ければ、可変損失回路33の損失を小
としかつ可変損失回路38の損失を大にすると共に、可
変損失回路43は所定の損失を呈するものとして制御す
る。一方、受話信号のレベルが高ければ、可変損失回路
38の損失を小としかつ可変損失回路33の損失を大に
すると共に、可変損失回路42に対しては所定の損失を
呈するものとして制御する。このように、高レベル側の
系統を低損失、低レベル側の系統を高損失として送話状
態または受話状態を設定のうえ、マイクロホン31−前
置増幅器32−可変損失回路33−送話増幅器34−側
音防止回路35−受話増幅器37−可変損失回路38−
電力増幅器39−スピーカ40のループ利得を一定値以
下に制限し、鳴音が生じないものとしている。
However, it is difficult to make the amount of crosstalk attenuation by the sidetone prevention circuit 35 to the transmitting amplifier 37 sufficiently large, and the occurrence of ringing due to acoustic coupling between the speaker 40 and the microphone 31 is prevented. Therefore, a control unit 41 is provided, which compares the levels of the transmitting signal and the receiving signal via the variable loss circuits 42 and 43, and determines the signal on the high level side, and if the transmitting signal is high, the variable loss circuit The loss of the variable loss circuit 33 is made small and the loss of the variable loss circuit 38 is made large, and the variable loss circuit 43 is controlled to exhibit a predetermined loss. On the other hand, if the level of the reception signal is high, the loss of the variable loss circuit 38 is made small, the loss of the variable loss circuit 33 is made large, and the variable loss circuit 42 is controlled to exhibit a predetermined loss. In this way, after setting the transmitting state or the receiving state with the high level side system as low loss and the low level side system as high loss, the microphone 31 - preamplifier 32 - variable loss circuit 33 - transmitting amplifier 34 is set. - Sidetone prevention circuit 35 - Receiving amplifier 37 - Variable loss circuit 38 -
The loop gain of the power amplifier 39-speaker 40 is limited to a certain value or less so that no noise occurs.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかし、上記構成のハンズフリー回路では、受話から送
話または送話から受話への送話状態の切り替え時に出力
信号の遅延を生じ、回線36へ送出される送話信号の語
頭が切断されるとともに、スピーカ40から放出される
受話音声の語頭が切断され、通話状態が不自然となり、
かつ、明瞭度が劣化するという課題を有していた。
However, in the hands-free circuit configured as described above, a delay occurs in the output signal when switching the transmitting state from receiving to transmitting or from transmitting to receiving, and the beginning of the transmitting signal sent to the line 36 is cut off. , the beginning of the word of the received voice emitted from the speaker 40 is cut off, and the conversation becomes unnatural.
In addition, there was a problem in that the clarity deteriorated.

〔課題を解決するための手段〕[Means to solve the problem]

本発明はこのような課題を解消するためになされたもの
で、アナログ回線においては、送話信号および受話信号
をA/Dコーデック回路によりデジタル信号に変換して
FIFOメそりに一時記憶し、記憶した情報を読み出し
て出力すると共に、この処理と並行して、比較回路によ
り送話信号と受話信号との各レベルを比較し、高い方の
入力信号に対するゲート回路のみをオンさせ、FIFO
メモリから出力された信号をオンにされたゲート回路を
介してコーデック回路に入力し、再びアナログ信号に変
換してから伝送線またはスピーカに出力するものである
The present invention has been made to solve these problems, and in analog lines, transmitting and receiving signals are converted into digital signals by an A/D codec circuit and temporarily stored in a FIFO memory. In parallel with this processing, a comparator circuit compares the levels of the transmit signal and the receive signal, turns on only the gate circuit for the higher input signal, and then outputs the FIFO signal.
The signal output from the memory is input to the codec circuit via the turned-on gate circuit, converted back into an analog signal, and then output to the transmission line or speaker.

また、デジタル回線においては、送話信号はA/Dコー
デック回路によりデジタル信号に変換して、また、受話
信号はそのまま直接FIFOメモリに一時記憶し、記憶
した情報を読み出して出力すると共に、この処理と並行
して、コーデック回路によりアナログ信号に変換された
伝送線を介する受話信号およびマイクロホンを介する送
話信号を比較回路に入力し、これら信号のレベルを比較
して高い方の入力信号に対するゲート回路のみをオンさ
せ、FIFOメモリから出力された信号をオンにされた
ゲート回路を介して伝送線に送出し、または、コーデッ
ク回路によりアナログ信号に変換してからスピーカに出
力するものである。
In addition, in a digital line, the transmitting signal is converted into a digital signal by an A/D codec circuit, and the receiving signal is temporarily stored directly in a FIFO memory, and the stored information is read out and output. In parallel, the receiving signal via the transmission line converted into an analog signal by the codec circuit and the sending signal via the microphone are input to a comparison circuit, the levels of these signals are compared, and a gate circuit is applied to the higher input signal. The signal output from the FIFO memory is sent to the transmission line via the turned-on gate circuit, or converted into an analog signal by the codec circuit and then output to the speaker.

〔作 用〕[For production]

比較回路によるゲート回路のスイッチング時間の遅延は
送話信号または受話信号のFIFOメモリへの書き込み
および読み出し時間の遅延により相殺される。
The delay in the switching time of the gate circuit caused by the comparison circuit is offset by the delay in the writing and reading time of the transmit signal or the receive signal to the FIFO memory.

〔実施例〕〔Example〕

次に本発明を電話機のハンズフリー回路に適用した場合
について図面を参照して説明する。
Next, a case where the present invention is applied to a hands-free circuit of a telephone will be explained with reference to the drawings.

第1図は本出願の第1の請求項に係わる発明の一実施例
を表すブロック図であり、局線がアナログ回線の場合で
ある。
FIG. 1 is a block diagram showing an embodiment of the invention according to the first claim of the present application, in the case where the office line is an analog line.

同図において、1は送話信号を入力するマイクロホン、
2はこのマイクロホンlからのイ言号をアナログ信号か
らデジタル信号に変換する第1のA/Dコーデック回路
、3は第1のA/Dコーデック回路2により変換された
デジタル信号を順次記憶し先に記憶した情報から読み出
す第1のFIFO(ファースト・イン・ファースト・ア
ウト)メモリ、4はFIFOメモリ3から読み出された
出力43号をスイッチングする機能を有しオン状態の時
に信号を通過させるゲート回路、5はゲート回路4から
の信号をデジタル信号からアナログ信号に変換して局線
へ送出する第1のD/Aコーデック回路であり、以上の
マイクロホン1.A/Dコーデック回路2.FIFOメ
モリ3.ゲート回路4およびコーデック回路5は送話系
統の回路を構成するものである。
In the figure, 1 is a microphone that inputs a transmission signal;
2 is a first A/D codec circuit that converts the A word from this microphone 1 from an analog signal to a digital signal, and 3 is a destination for sequentially storing the digital signals converted by the first A/D codec circuit 2. A first FIFO (first-in-first-out) memory that reads out information stored in the FIFO memory 3; 4 is a gate that has the function of switching output No. 43 read out from the FIFO memory 3 and allows the signal to pass through when it is in the on state; The circuit 5 is a first D/A codec circuit that converts the signal from the gate circuit 4 from a digital signal to an analog signal and sends it to the office line. A/D codec circuit 2. FIFO memory 3. The gate circuit 4 and the codec circuit 5 constitute a circuit of a transmission system.

また、6は局線からの受話信号を入力しアナログ信号か
らデジタル信号に変換する第2のA/Dコーデック回路
、7は第2のコーデック回路6により変換されたデジタ
ル信号を順次記憶し先に記憶した情報から読み出す第2
のFIFOメモリ、8はFIFOメモリ7から読み出さ
れた出力信号をスイッチングする機能を有しオン状態の
時に信号を通過させるゲート回路、9はゲート回路8か
らの信号をデジタル信号からアナログ信号に変換して出
力する第2のD/Aコーデック回路、10は第2のD/
Aコーデック回路9の出力信号を入力して可聴音として
音声を放出するスピーカであり、以上のA/Dコーデッ
ク回路6.FIFOメモリ7、ゲート回路8.D/Aコ
ーデック回路9およびスピーカ10は受話系統の回路を
構成するものである。
Further, 6 is a second A/D codec circuit which inputs a reception signal from the office line and converts it from an analog signal to a digital signal, and 7 is a second A/D codec circuit which sequentially stores the digital signal converted by the second codec circuit 6 and stores it first. The second step is to read out the stored information.
8 is a gate circuit that has the function of switching the output signal read out from the FIFO memory 7 and allows the signal to pass when it is in the on state. 9 is a gate circuit that converts the signal from the gate circuit 8 from a digital signal to an analog signal. 10 is a second D/A codec circuit that outputs
This is a speaker that receives the output signal of the A/D codec circuit 9 and emits audio as audible sound, and is similar to the above A/D codec circuit 6. FIFO memory 7, gate circuit 8. The D/A codec circuit 9 and the speaker 10 constitute a receiving system circuit.

なお、これら送話系統および受話系統の各回路には図示
の通りに2種類の周波数のクロック信号が入力されてお
り、8KHzのクロック信号はサンプリングレートを設
定するものであり、64KHzのりし1ツク信号は転送
レートを設定するものである。
As shown in the diagram, clock signals of two different frequencies are input to each circuit of the transmitting system and the receiving system, and the 8 KHz clock signal sets the sampling rate, and the 64 KHz clock signal The signal sets the transfer rate.

また、11はマイクロホン1からの送話信号および局線
からの受話信号を入力しこれら各信号のレベルを比較し
て高いレベル信号の方の入力信号に対する系統に接続さ
れているゲート回路をオン状態にし、その系統のFIF
Oメモリから読み出した信号を出力させる比較回路であ
る。また、この比較回路11はゲート回路4,8と共に
、従来のハンズフリー回路と同様に、スピーカlOとマ
イクロホン1との間の音響結合による鳴音の発生を阻止
する機能を有する。つまり、入力信号の高レベル側の系
統を低損失、低レベル側の系統を高損失として送話状態
または受話状態を設定のうえ、送話・受話系統の回路に
形成されたループ回路のループ利得を一定値以下に制限
し、鳴音が生じないものとしている。
In addition, 11 inputs the transmitting signal from the microphone 1 and the receiving signal from the office line, compares the levels of these signals, and turns on the gate circuit connected to the system for the input signal with a higher level signal. and the FIF of that system
This is a comparison circuit that outputs a signal read from O memory. Further, the comparator circuit 11, together with the gate circuits 4 and 8, has a function of preventing the generation of sound due to acoustic coupling between the speaker lO and the microphone 1, similar to the conventional hands-free circuit. In other words, after setting the transmitting state or receiving state with the high-level side system of the input signal as low loss and the low-level side system as high loss, the loop gain of the loop circuit formed in the circuit of the transmitting/receiving system is set. is limited to below a certain value so that no noise occurs.

このような構成において、マイクロホン1からの送話信
号であるアナログ入力信号はコーデック回路2によりデ
ジタル信号化され、FIFOメそりに一時記憶される。
In such a configuration, an analog input signal, which is a transmission signal from the microphone 1, is converted into a digital signal by the codec circuit 2 and temporarily stored in the FIFO memory.

また、局線からの受話信号も入力されてコーデック回路
6によりアナログ信号からデジタル信号に変換されてF
IFOメモリ7に一時記憶される。これと並行して、マ
イクロホン1からの送話信号および局線からの受話信号
は比較回路11に入力され、両者はそのレベルが比較さ
れる。比較した結果、高い方のレベルの入力信号に対す
る系統のゲート回路がオン状態に制御される。
A reception signal from the office line is also input and converted from an analog signal to a digital signal by the codec circuit 6.
It is temporarily stored in the IFO memory 7. In parallel with this, the transmission signal from the microphone 1 and the reception signal from the office line are input to the comparison circuit 11, and their levels are compared. As a result of the comparison, the gate circuit of the system for the input signal with the higher level is controlled to be in the on state.

つまり、マイクロホンlに音声入力があり、この送話信
号のレベルの方が受話信号のレベルよりも高くなると比
較回路11により送話状態に設定され、比較回路11か
らゲート回路4への送話選択信号によりゲート回路4は
オン状態、ゲート回路8はオフ状態になり、FIFOメ
モリ3から読み出されて出力された信号のみがコーデッ
ク回路5に入力され、再びアナログ信号に変換されて局
線に送出される。
In other words, when there is an audio input to the microphone l and the level of this transmitting signal is higher than the level of the receiving signal, the comparing circuit 11 sets the transmitting state, and the transmitting state is selected from the comparing circuit 11 to the gate circuit 4. The signal turns the gate circuit 4 on and the gate circuit 8 off, and only the signal read out from the FIFO memory 3 and output is input to the codec circuit 5, where it is converted back into an analog signal and sent to the central office line. be done.

また、局線からの受話信号のレベルの方が送話信号のレ
ベルよりも高い場合には、比較回路11からゲート回路
8への受話選択信号によりこのゲート回路8はオン状態
、ゲート回路4はオフ状態になり、FIFOメモリ7か
ら読み出されて出力された信号のみがコーデック回路9
に入力され、再びアナログ信号に変換されてスピーカ1
0により音声信号となって放出される。
Further, when the level of the reception signal from the office line is higher than the level of the transmission signal, the reception selection signal from the comparator circuit 11 to the gate circuit 8 turns on the gate circuit 8 and turns the gate circuit 4 on. The codec circuit 9 is turned off, and only the signals read from the FIFO memory 7 and output are sent to the codec circuit 9.
is input into
0, it is emitted as an audio signal.

このように、比較回路11によるゲート回路4゜8の制
御処理と、入力された送話信号、受話信号をFIFOメ
モリ3,7に一時記憶し、さらにこれを読み出す処理が
並行して実行される。しかも、このFIFOメモリ3,
7への書き込み、読み出し時間は、比較回路11による
ゲート回路への制御処理の際に発生する遅延時間よりも
幾分長くなるように予め設定されている。このため、比
較回路11による遅延時間はFIFOメそり3.7によ
る書き込みおよび読み出し時間と相殺され、必ずゲート
回路4,8がオン状態に確定してからFIFOメそり3
.7からコーデック回路5.9へ信号を出力するように
なる。したがって、従来、比較回路11による遅延時間
のために発生していた語頭切れは防止される。
In this way, the process of controlling the gate circuit 4.8 by the comparator circuit 11 and the process of temporarily storing the input transmitting and receiving signals in the FIFO memories 3 and 7 and further reading them are executed in parallel. . Moreover, this FIFO memory 3,
The writing and reading times to and from the gate circuit 7 are set in advance to be somewhat longer than the delay time that occurs when the comparison circuit 11 controls the gate circuit. Therefore, the delay time caused by the comparator circuit 11 is offset with the write and read time by the FIFO memory 3.7, and the FIFO memory 3.
.. 7 outputs a signal to the codec circuit 5.9. Therefore, the beginning of a word is prevented from being cut off, which conventionally occurs due to the delay time caused by the comparison circuit 11.

第2図は第2の請求項に係わる発明の一実施例を表すブ
ロック図であり、局線がデジタル回線の場合である。な
お、第1図と同符号のものは同一または相当する部分を
表し、その説明は省略する。
FIG. 2 is a block diagram showing an embodiment of the invention according to the second claim, in which the office line is a digital line. Note that the same reference numerals as in FIG. 1 represent the same or corresponding parts, and the explanation thereof will be omitted.

第2図と第1図との回路構成の相違点は次に述べる点で
ある。つまり、第2図に表されるハンズフリー回路は、
第1に、局線がデジタル回線である点である。第2に、
局線からの受話信号はD/Aコーデック回路21により
デジタル信号からアナログ信号に変換されてから比較回
路11に入力され、また、この受話信号は直接FIFO
メモリ7に記憶される点である。第3に、ゲート回路4
から出力される送話信号は直接局線に送出される点であ
る。
The differences in the circuit configurations between FIG. 2 and FIG. 1 are as follows. In other words, the hands-free circuit shown in Figure 2 is
First, the central office line is a digital line. Second,
The reception signal from the office line is converted from a digital signal to an analog signal by the D/A codec circuit 21, and then input to the comparison circuit 11, and this reception signal is directly input to the FIFO.
This point is stored in the memory 7. Third, gate circuit 4
The transmitting signal output from the station is directly sent to the central office line.

この回路による動作は第1図に示された回路のものとほ
ぼ同様であり、送話信号はコーデック回路2によりデジ
タル信号に変換されてからFIFOメモリ3に記憶され
、また、受話信号は送られてくる信号がデジタル信号で
あるため、直接FIFOメモリ7に記憶される。そして
、この処理と並行して、比較回路11には、局線からの
受話信号がコーデック回路21により変換されたアナロ
グ信号およびマイクロホンlからの送話信号が入力され
、これら入力信号のレベルが比較される。
The operation of this circuit is almost the same as that of the circuit shown in FIG. Since the incoming signal is a digital signal, it is directly stored in the FIFO memory 7. In parallel with this process, an analog signal obtained by converting a reception signal from the office line by the codec circuit 21 and a transmission signal from the microphone 1 are input to the comparison circuit 11, and the levels of these input signals are compared. be done.

比較した結果、前述のように高いレベルの方の入力信号
に対する系統のゲート回路がオン状態にされる。そして
、FIFOメモリ3,7から読み出された信号は、送話
信号のレベルの方が高い場合にはそのままの信号が局線
に送出され、また、受話信号のレベルの方が高い場合に
はコーデック回路9によりアナログ信号に変換されて出
力されてスピーカ10により可聴音声となって放出され
る。
As a result of the comparison, the gate circuit of the system corresponding to the higher level input signal is turned on as described above. As for the signals read out from the FIFO memories 3 and 7, when the level of the transmitting signal is higher, the signal is sent as is to the office line, and when the level of the receiving signal is higher, the signal is sent as is. The codec circuit 9 converts the signal into an analog signal and outputs it, and the speaker 10 emits it as an audible sound.

この第2図に示される回路においても、第1図の回路と
同様に、比較回路11による遅延時間はFIFOメモリ
3,7による書き込みおよびシ売み出し時間と相殺され
、必ずゲート回路4,8がオン状態に確定してからFI
FOメモリ3.7からコーデック回路5.9へ信号を出
力するようになり、語頭切れは防止される。
In the circuit shown in FIG. 2, as in the circuit shown in FIG. FI after confirming that it is on
A signal is now outputted from the FO memory 3.7 to the codec circuit 5.9, and truncations at the beginning of words are prevented.

〔発明の効果〕 以上説明したように本発明は、送話信号および受話信号
をFIFOメそりに一時記憶し、記憶した情報を読み出
して出力する処理と並行し、比較回路により送話信号と
受話信号との各レベルを比較して高い方のレベルの入力
信号に対する系統のゲート回路をオンさせるようにした
ことにより、比較回路によるゲート回路のスイッチング
時間の遅延は送話信号または受話信号のFIFOメモリ
への書き込みおよび読み出し時間の遅延により相殺され
る。このため、送話または受話の切り替えのためのスイ
ッチングが必ず確定してからこれら信号を出力するよう
になり、従来、比較回路による遅延時間に起因していた
語頭切れは防止され、明瞭で自然な通話を行えるという
効果を有する。
[Effects of the Invention] As explained above, the present invention temporarily stores the transmitting signal and the receiving signal in the FIFO memory, and in parallel with the processing of reading out and outputting the stored information, the transmitting signal and the receiving signal are By comparing each level with the input signal and turning on the gate circuit of the system for the input signal with the higher level, the delay in switching time of the gate circuit due to the comparison circuit is reduced by the FIFO memory of the transmit signal or the receive signal. offset by delays in write and read times. For this reason, these signals are output only after the switching for switching between sending and receiving calls has been confirmed, which prevents the beginning of a word from being cut off, which was previously caused by the delay time caused by the comparison circuit, and allows for clear and natural sound. It has the effect of being able to make phone calls.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本出願の第1の請求項に係わる発明の一実施例
を表すブロック図、第2図は本出願の第2の請求項に係
わる発明の一実施例を表すブロック図、第3図は従来の
ブロック図である。 ■・・・マイクロホン、2.6・・・A/Dコーデック
回路、3,7・・・FIFO(ファースト・イン・ファ
ースト・アウト)メモリ、4.8・・・ゲート回路、5
,9・・・D/Aコーデック回路、10・・・スピーカ
、11・・・比較回路。 特許出願人 株式会社 田村電機製作所代 理 人 山
川政樹(はが2名)
FIG. 1 is a block diagram showing an embodiment of the invention according to the first claim of the present application, FIG. 2 is a block diagram showing an embodiment of the invention according to the second claim of the present application, and FIG. The figure is a conventional block diagram. ■... Microphone, 2.6... A/D codec circuit, 3, 7... FIFO (first in first out) memory, 4.8... Gate circuit, 5
, 9... D/A codec circuit, 10... Speaker, 11... Comparison circuit. Patent applicant: Tamura Electric Manufacturing Co., Ltd. Representative: Masaki Yamakawa (2 persons)

Claims (2)

【特許請求の範囲】[Claims] (1)送話信号を入力するマイクロホンと、このマイク
ロホンからの送話信号をアナログ信号からデジタル信号
に変換する第1のA/Dコーデック回路と、この第1の
A/Dコーデック回路により変換されたデジタル信号を
順次記憶し先に記憶した情報から読み出す第1のFIF
Oメモリと、この第1のFIFOメモリの出力信号をス
イッチングする第1のゲート回路と、この第1のゲート
回路のオン状態時に前記第1のFIFOメモリの出力信
号を入力してデジタル信号からアナログ信号に変換し伝
送線に送出する第1のD/Aコーデック回路と、 伝送線を介する受話信号をアナログ信号からデジタル信
号に変換する第2のA/Dコーデック回路と、この第2
のA/Dコーデック回路により変換されたデジタル信号
を順次記憶し先に記憶した情報から読み出す第2のFI
FOメモリと、この第2のFIFOメモリの出力信号を
スイッチングする第2のゲート回路と、この第2のゲー
ト回路のオン状態時に前記第2のFIFOメモリの出力
信号を入力してデジタル信号からアナログ信号に変換し
スピーカに送出する第2のD/Aコーデック回路と、 前記マイクロホンを介する送話信号および前記伝送線を
介する受話信号を入力しこれら信号のレベルを比較して
レベルの高い方の入力信号に対する前記ゲート回路をオ
ン状態にし他方をオフ状態にする比較回路とを備えたア
ナログ伝送線におけるハンズフリー回路。
(1) A microphone that inputs a transmission signal, a first A/D codec circuit that converts the transmission signal from the microphone from an analog signal to a digital signal, and a first A/D codec circuit that converts the transmission signal from the microphone from an analog signal to a digital signal. A first FIF that sequentially stores digital signals and reads out the information stored first.
O memory, a first gate circuit that switches the output signal of the first FIFO memory, and when the first gate circuit is in an on state, inputs the output signal of the first FIFO memory and converts the digital signal into an analog signal. a first D/A codec circuit that converts the signal into a signal and sends it to the transmission line; a second A/D codec circuit that converts the received signal via the transmission line from an analog signal to a digital signal;
A second FI that sequentially stores the digital signals converted by the A/D codec circuit and reads out the information stored first.
An FO memory, a second gate circuit that switches the output signal of the second FIFO memory, and when the second gate circuit is in an on state, inputs the output signal of the second FIFO memory and converts the digital signal into an analog signal. A second D/A codec circuit that converts the signal into a signal and sends it to the speaker; inputs the transmitting signal via the microphone and the receiving signal via the transmission line; compares the levels of these signals; and inputs the one with the higher level. A hands-free circuit for an analog transmission line, comprising a comparison circuit that turns on the gate circuit for a signal and turns the other gate circuit off.
(2)送話信号を入力するマイクロホンと、このマイク
ロホンからの送話信号をアナログ信号からデジタル信号
に変換するA/Dコーデック回路と、このA/Dコーデ
ック回路により変換されたデジタル信号を順次記憶し先
に記憶した情報から読み出す第1のFIFOメモリと、
この第1のFIFOメモリから伝送線への出力信号をス
イッチングする第1のゲート回路と、 伝送線を介する受話信号をデジタル信号からアナログ信
号に変換する第1のD/Aコーデック回路と、この伝送
線を介する受話信号を順次記憶し先に記憶した情報から
読み出す第2のFIFOメモリと、この第2のFIFO
メモリの出力信号をスイッチングする第2のゲート回路
と、この第2のゲート回路のオン状態時に前記第2のF
IFOメモリの出力信号を入力してデジタル信号からア
ナログ信号に変換しスピーカに送出する第2のD/Aコ
ーデック回路と、 前記マイクロホンを介する送話信号および前記第1のD
/Aコーデック回路によりアナログ信号に変換された受
話信号を入力しこれら信号のレベルを比較してレベルの
高い方の入力信号に対する前記ゲート回路をオン状態に
し他方をオフ状態にする比較回路とを備えたデジタル伝
送線におけるハンズフリー回路。
(2) A microphone that inputs a transmission signal, an A/D codec circuit that converts the transmission signal from this microphone from an analog signal to a digital signal, and a sequential storage of the digital signal converted by this A/D codec circuit. a first FIFO memory that reads out previously stored information;
A first gate circuit that switches an output signal from this first FIFO memory to a transmission line, a first D/A codec circuit that converts a received signal via the transmission line from a digital signal to an analog signal, and this transmission line. a second FIFO memory that sequentially stores reception signals transmitted through the line and reads out information stored first;
a second gate circuit that switches the output signal of the memory; and a second gate circuit that switches the output signal of the memory;
a second D/A codec circuit that inputs the output signal of the IFO memory, converts it from a digital signal to an analog signal, and sends it to a speaker;
a comparison circuit which inputs the receiving signal converted into an analog signal by the /A codec circuit, compares the levels of these signals, and turns on the gate circuit for the input signal with a higher level and turns off the other one. Hands-free circuit in digital transmission line.
JP8645188A 1988-04-08 1988-04-08 Hand free circuit Pending JPH01258537A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8645188A JPH01258537A (en) 1988-04-08 1988-04-08 Hand free circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8645188A JPH01258537A (en) 1988-04-08 1988-04-08 Hand free circuit

Publications (1)

Publication Number Publication Date
JPH01258537A true JPH01258537A (en) 1989-10-16

Family

ID=13887297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8645188A Pending JPH01258537A (en) 1988-04-08 1988-04-08 Hand free circuit

Country Status (1)

Country Link
JP (1) JPH01258537A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075687A (en) * 1990-09-27 1991-12-24 Advanced Micro Devices, Inc. Echo suppression with both digital and analog variable attenuators

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS612463A (en) * 1984-06-14 1986-01-08 Fujitsu Ltd Loud-speaking system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS612463A (en) * 1984-06-14 1986-01-08 Fujitsu Ltd Loud-speaking system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075687A (en) * 1990-09-27 1991-12-24 Advanced Micro Devices, Inc. Echo suppression with both digital and analog variable attenuators

Similar Documents

Publication Publication Date Title
JPH02238731A (en) Echo canceller and communication equipment provided therewith
KR20010072783A (en) Circuit and method for recording and reproducing speech and other sounds in digital mobile devices
JPH01258537A (en) Hand free circuit
JPS60236556A (en) Circuit device for voice-controlled handfree telephone set
US5414763A (en) Apparatus and method for providing echo suppression to a plurality of telephones
JPS6038962A (en) Conference telephone system
JPH0279648A (en) Telephone system
JPS612463A (en) Loud-speaking system
JP2501445B2 (en) Loud call circuit
JP2804114B2 (en) Key telephone equipment
KR100200866B1 (en) Speaker phone protecting nonspeaking state
JPS62141838A (en) Loud-speaker telephone set
JP2679041B2 (en) Loud call circuit
JPS6085664A (en) Conference telephone set
JPH033021Y2 (en)
JPH01305753A (en) Telephone set
JPS5862957A (en) Extension hand free response circuit
JPH01298847A (en) Automatic answering telephone set
JPH0334669A (en) Telephone set with fax communication function
JPS60263535A (en) Bidirectional and simultaneous communication equipment
KR20020000080A (en) Apparatus for recording a call conversation
JPS62180645A (en) Telephone set with hand-free function
JPS622756A (en) Controller for talking sound volume
JPH0227893A (en) Private broadcasting interface circuit for telephone system
JPS611152A (en) Loudspeaker telephone set