JPH01227446A - Manufacture of wire plate - Google Patents
Manufacture of wire plateInfo
- Publication number
- JPH01227446A JPH01227446A JP5275688A JP5275688A JPH01227446A JP H01227446 A JPH01227446 A JP H01227446A JP 5275688 A JP5275688 A JP 5275688A JP 5275688 A JP5275688 A JP 5275688A JP H01227446 A JPH01227446 A JP H01227446A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- plate
- wire plate
- plates
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 238000007747 plating Methods 0.000 claims abstract description 14
- 229910052709 silver Inorganic materials 0.000 claims abstract description 10
- 239000004332 silver Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 7
- 238000005520 cutting process Methods 0.000 claims description 9
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、プリント基板等に載置された半導体チップの
ワイヤーボンディングを行なう際に該半導体チップに隣
接して配置される、ワイヤープレートの製造方法に関す
るものである。Detailed Description of the Invention [Industrial Application Field] The present invention relates to the manufacture of a wire plate that is placed adjacent to a semiconductor chip mounted on a printed circuit board etc. when performing wire bonding of the semiconductor chip. It is about the method.
一般に、例えばLEDチップ等の半導体チップをプリン
ト基板に実装する場合、プリント基板に載置された半導
体チップに対して、該半導体チップの頂部とプリント基
板上に形成されたプリント基板3上との間を金線5等に
よりワイヤーボンディングすることにより、該半導体チ
ップを電気的に接続するようにしているが、該半導体チ
ップは作動の際に発熱を伴う。Generally, when mounting a semiconductor chip such as an LED chip on a printed circuit board, there is a gap between the top of the semiconductor chip and the top of the printed circuit board 3 formed on the printed circuit board with respect to the semiconductor chip mounted on the printed circuit board. The semiconductor chips are electrically connected by wire bonding with gold wires 5 or the like, but the semiconductor chips generate heat during operation.
このため、通常は、第5図に示すように、半導体チップ
1は金属製放熱板2を介してプリント基板3上に載置さ
れている。このような半導体チップlに対して、金線5
等によりワイヤーボンディングを行なうと、半導体チッ
プ1の頂部とプリント基板3の上面の高さが大きく異な
ってしまうため、自動ボンディング機を使用したワイヤ
ーボンディングは不可能である。そのため、プリント基
板3のボンディング領域の高さを半導体チップ1の頂部
の高さに合わせるため、ワイヤープレート4をプリント
基板3のボンディング領域にハンダペーストにより固定
し、このワイヤープレート4の上面と半導体チップlの
頂部との間でほぼ同じ高さにてワイヤーボンディングを
行なうようにして、自動ボンディングを可能にしている
。For this reason, the semiconductor chip 1 is normally placed on a printed circuit board 3 with a metal heat sink 2 in between, as shown in FIG. For such a semiconductor chip l, a gold wire 5
If wire bonding is performed using a method such as the above, the heights of the top of the semiconductor chip 1 and the top surface of the printed circuit board 3 will be greatly different, so wire bonding using an automatic bonding machine is impossible. Therefore, in order to adjust the height of the bonding area of the printed circuit board 3 to the height of the top of the semiconductor chip 1, the wire plate 4 is fixed to the bonding area of the printed circuit board 3 with solder paste, and the upper surface of the wire plate 4 and the semiconductor chip Wire bonding is performed at approximately the same height as the top of the l, thereby making automatic bonding possible.
このワイヤープレート4は、通常平板から型抜きするこ
とにより成形され、全体をメッキ浴に浸漬させることに
よって恨メンキ等を施しているが、それ自体非常に小さ
いため、複数のワイヤープレート4が団子状になること
があり、該ワイヤープレート4に銀メッキ等が施されな
い部分が生してしまうことから、実質的に後メッキする
ことができない、また、第6図に示すように型抜きの際
に型抜き方向にパリが発生し、これにより該ワイヤープ
レートの一面では凸面に、他方の面では凹面になってし
まう、このように変形したワイヤープレート4を使用し
た場合、ワイヤープレートの上面または下面が凸面、凹
面であることから、該ワイヤープレートの表面にボンデ
ィングの際に金線5がうまく打ち込まれず、正常なワイ
ヤーボンディングが行なわれ得なくなり、ボンディング
の歩留まりが低下してしまうという問題があった。The wire plates 4 are usually formed by cutting out a flat plate, and the whole is immersed in a plating bath to give it a rough finish. However, since the wire plates 4 are very small in size, the wire plates 4 are formed into a ball-like shape. This may result in parts of the wire plate 4 not being silver-plated, making it virtually impossible to post-plating.Also, as shown in FIG. If a wire plate 4 deformed in this way is used, the wire plate will have a convex surface on one side and a concave surface on the other side due to the occurrence of cracks in the die cutting direction. Because of the convex and concave surfaces, there was a problem in that the gold wire 5 was not properly driven into the surface of the wire plate during bonding, making it impossible to perform normal wire bonding and lowering the bonding yield.
本発明′は、以上の点に鑑み、ワイヤープレートが平坦
に成形され、また全体が確実に銀メッキ等され得ると共
に、正常なワイヤーボンディングが可能である、ワイヤ
ープレートの製造方法を提供することを目的としている
。In view of the above points, the present invention' aims to provide a method for manufacturing a wire plate in which the wire plate can be formed flat, the entire wire plate can be reliably plated with silver, and normal wire bonding can be performed. The purpose is
〔問題点を解決するための手段及び作用]上記目的は、
本発明によれば、プリント基板等に載置された半導体チ
ップのボンディングを行なう際にこの半導体チップに隣
接して配置されるワイヤープレートの製造方法において
、先ず平板を型抜きすることにより、複数のワイヤープ
レートが容易に切断され得るスクライブ線を介して互い
に一体的に連結された状態に成形し、次にこれらのワイ
ヤープレートを平打ちすることにより平坦に整形し、全
体をメッキ浴に浸漬させることにより銀メンキ等を施し
た後、上記スクライブ線に沿って、各ワイヤープレート
を切り離すようにしたことにより達成される。[Means and actions for solving the problem] The above purpose is to
According to the present invention, in a method for manufacturing a wire plate that is placed adjacent to a semiconductor chip mounted on a printed circuit board or the like when bonding the semiconductor chip, a plurality of The wire plates are formed into a state in which they are integrally connected to each other via scribe lines that can be easily cut, and then these wire plates are flattened to form a flat shape, and the whole is immersed in a plating bath. This is accomplished by applying silver polishing or the like, and then cutting out each wire plate along the scribe line.
この発明によれば、各ワイヤープレートは互いにつなが
った状態で型抜きされるので、メッキ浴に浸漬されたと
き各ワイヤープレートが互いに接触して団子状になるこ
とがなく、従って後メッキしても各ワイヤープレートが
確実に銀メッキ等を施されることになり、その後スクラ
イプ線に沿って折ることにより各ワイヤープレートが簡
単に互いに切り離され、ワイヤーボンディングの際には
各ワイヤープレートが型抜き後に平打ちによって平坦に
整形されているので、金線がワイヤープレートの上面に
確実に打ち込まれることになり、正常にワイヤーボンデ
ィングが行なわれることになって、ボンディングの歩留
まりが向上する。According to this invention, each wire plate is die-cut while being connected to each other, so that when immersed in a plating bath, each wire plate does not come into contact with each other and form a lump, and therefore, even after post-plating. This ensures that each wire plate is coated with silver plating, etc., and then each wire plate is easily separated from each other by folding along the scribe line, and during wire bonding, each wire plate is flattened after die cutting. Since the gold wire is shaped flat by hammering, the gold wire is reliably driven into the upper surface of the wire plate, and wire bonding is performed normally, improving the bonding yield.
以下、図面に示した一実施例に基づいて本発明の詳細な
説明する。Hereinafter, the present invention will be described in detail based on an embodiment shown in the drawings.
第1図は本発明の製造方法により平板から型抜きされた
ワイヤープレート部材を示しており、このワイヤープレ
ート部材10は、長手方向に延びた中心部11に沿って
、該中心部11の両側に等間隔で一体に成形された個々
のワイヤープレート部12を有している。各ワイヤープ
レート部12は、第2図に示すように、スクライブ線1
3を介して該中心部11に連結されており、該スクライ
ブ線13に沿って折ることにより、該中心部11から容
易に切り離され得るようになっている。FIG. 1 shows a wire plate member 10 cut out from a flat plate by the manufacturing method of the present invention. It has individual wire plate portions 12 integrally formed at equal intervals. Each wire plate portion 12 has a scribe line 1 as shown in FIG.
3 to the central portion 11, and can be easily separated from the central portion 11 by folding along the scribe line 13.
型抜きされた状態では、各ワイヤープレート部12は、
第3図に示すように、型抜き方向(図示の場合、下方)
に向かって該ワイヤープレート部12の下面ではパリが
あって凹面になっており且つ上面では端縁が下方に曲が
って凸面になっている。In the die-cut state, each wire plate portion 12 is
As shown in Figure 3, the die cutting direction (downward in the case shown)
The lower surface of the wire plate portion 12 has a concave surface, and the upper surface has a convex surface with an edge curved downward.
ここで、ワイヤープレート部材10は、その全体が平打
ち加工により平坦にされ、これによって各ワイヤープレ
ート部12が第4図に示すように平坦に、即ちその上面
及び下面が平面になるよう整形されることになる。Here, the entire wire plate member 10 is flattened by flattening, whereby each wire plate portion 12 is shaped to be flat as shown in FIG. 4, that is, its upper and lower surfaces are flat. That will happen.
このように平坦にされたワイヤープレート部材10は、
その全体がメッキ浴に浸漬されることにより全面に亘っ
て銀メッキ等が施され、その後前記のスクライブ線13
に沿って各ワイヤープレート部12が中心部11から切
り落とされることにより、各ワイヤープレート部12が
個々のワイヤープレートを構成するようになり、かくし
てワイヤープレート12の製造が完了する。The wire plate member 10 flattened in this way is
The entire surface is immersed in a plating bath to be coated with silver plating, etc., and then the scribe line 13 described above is coated with silver.
By cutting off each wire plate portion 12 from the central portion 11 along the lines, each wire plate portion 12 constitutes an individual wire plate, thus completing the manufacture of the wire plate 12.
このようにして製造されたワイヤープレート12を使用
して第5図に示すように半導体チップのワイヤーボンデ
ィングを行なうと、ワイヤープレート12が平坦に整形
−されていることから、ワイヤープレート12に対して
ワイヤーボンディングが確実に行なわれ得るようになる
。When the wire plate 12 manufactured in this way is used to wire bond a semiconductor chip as shown in FIG. 5, since the wire plate 12 is shaped flat, Wire bonding can now be performed reliably.
以上述べたように本発明によれば、プリント基板等に載
置された半導体チップのボンディングを行なう際に該半
導体チップに隣接して配置されるワイヤープレートにお
いて、先ず平板を型抜きすることにより、複数のワイヤ
ープレートが容易に切断され得るスクライブ線を介して
互いに一体的に連結された状態に成形し、次にこれらの
ワイヤープレートを平打ちすることにより平坦に整形し
、全体をメッキ浴に浸漬させることにより銀メッキ等を
施した後、上記スクライブ線に沿って、各ワイヤープレ
ートを切り離すようにして製造するようにしたから、各
ワイヤープレートは互いにつながった状態で型抜きされ
るので、メッキ浴に浸漬されたとき各ワイヤープレート
が互いに接触して団子状になることがなく、従って後メ
ッキしても各ワイヤープレートが確実に銀メッキ等を施
されることになり、その後スクライプ線に沿って折るこ
とにより各ワイヤープレートが簡単に互いに切り離され
ることができる。そして、ワイヤーボンディングの際に
は各ワイヤープレートが型抜き後に平打ちによって平坦
に整形されているので、金線がワイヤープレートの上面
に確実に打ち込まれることになり、正常にワイヤーボン
ディングが行なわれることになって、ボンディングの歩
留まりが向上する。As described above, according to the present invention, when bonding a semiconductor chip mounted on a printed circuit board or the like, in a wire plate placed adjacent to the semiconductor chip, by first cutting out a flat plate, A plurality of wire plates are formed into a state in which they are integrally connected to each other via scribe lines that can be easily cut, and then these wire plates are flattened to form a flat shape, and the whole is immersed in a plating bath. After applying silver plating, etc., each wire plate is cut out along the scribe line, and the wire plates are cut out while being connected to each other. When immersed in water, each wire plate does not come into contact with each other and form a lump, so even after plating, each wire plate is reliably silver-plated, etc. By folding, the wire plates can be easily separated from each other. During wire bonding, each wire plate is shaped flat by flat punching after die cutting, so the gold wire is reliably driven into the top surface of the wire plate, and wire bonding can be performed correctly. As a result, the bonding yield is improved.
かくして本発明によれば、各ワイヤープレートを互いに
つながった状態でメッキ浴に浸漬させることにより、全
体が確実に銀メッキ等され得ると共に、平坦に成形され
ることで正常なワイヤーボンディングが可能である、極
めて優れたワイヤープレートが製造され得ることになる
。Thus, according to the present invention, by immersing each wire plate in a plating bath while connected to each other, the entire wire plate can be reliably silver plated, etc., and normal wire bonding can be performed by forming it flat. , an extremely superior wire plate can be manufactured.
第1図は本発明方法により平板から型抜きされたワイヤ
ープレート部材の一例を示す平面図、第2図は第1図の
ワイヤープレート部材の矢印A方向から見た側面図、第
3図は型抜き後のワイヤープレート部の断面図、第4図
は平打ち加工後のワイヤープレート部の断面図である。
第5図は従来のワイヤープレートを使用した半導体チッ
プの実装状態を示す概略断面図、第6図は従来のワイヤ
ープレートの断面図である。
1・・・半導体チップ; 2・・・放熱板; 3・・・
プリント基板: 4・・・ワイヤープレート: 10・
・・ワイヤープレート部材; 11・・・中心部; 1
2・・・ワイヤープレート部; 13・・・スクライブ
線。FIG. 1 is a plan view showing an example of a wire plate member cut out from a flat plate by the method of the present invention, FIG. 2 is a side view of the wire plate member in FIG. FIG. 4 is a sectional view of the wire plate portion after being punched out, and FIG. 4 is a sectional view of the wire plate portion after being flattened. FIG. 5 is a schematic cross-sectional view showing how a semiconductor chip is mounted using a conventional wire plate, and FIG. 6 is a cross-sectional view of the conventional wire plate. 1... Semiconductor chip; 2... Heat sink; 3...
Printed circuit board: 4...Wire plate: 10.
・・Wire plate member; 11 ・・Center part; 1
2...Wire plate part; 13...Scribe line.
Claims (1)
ングを行なう際に該半導体チップに隣接して配置される
ワイヤープレートの製造方法において、先ず平板を型抜
きすることにより、複数のワイヤープレートが容易に切
断され得るスクライブ線を介して互いに一体的に連結さ
れた状態に成形し、次にこれらのワイヤープレートを平
打ちすることにより平坦に整形し、全体をメッキ浴に浸
漬させることにより銀メッキ等を施した後、上記スクラ
イブ線に沿って、各ワイヤープレートを切り離すように
したことを特徴とする、ワイヤープレートの製造方法。In a method for manufacturing a wire plate that is placed adjacent to a semiconductor chip mounted on a printed circuit board etc. when bonding the semiconductor chip, a plurality of wire plates are easily cut by first cutting out a flat plate. These wire plates are formed into a state in which they are integrally connected to each other via scribe lines that can be used as a wire, and then these wire plates are flattened to form a flat shape, and the whole is immersed in a plating bath to be plated with silver, etc. After that, each wire plate is separated along the scribe line.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5275688A JPH01227446A (en) | 1988-03-08 | 1988-03-08 | Manufacture of wire plate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5275688A JPH01227446A (en) | 1988-03-08 | 1988-03-08 | Manufacture of wire plate |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01227446A true JPH01227446A (en) | 1989-09-11 |
Family
ID=12923734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5275688A Pending JPH01227446A (en) | 1988-03-08 | 1988-03-08 | Manufacture of wire plate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01227446A (en) |
-
1988
- 1988-03-08 JP JP5275688A patent/JPH01227446A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6812552B2 (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
US6777265B2 (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
US6710430B2 (en) | Resin-encapsulated semiconductor device and method for manufacturing the same | |
EP1237188A2 (en) | Lead frame | |
KR100299384B1 (en) | Ball grid array package | |
JP2014007363A (en) | Method of manufacturing semiconductor device and semiconductor device | |
JP6284397B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH1050920A (en) | Manufacture of chip size semiconductor package and lead frame therefor | |
JP2020205456A (en) | Lead frame and method of manufacturing the same | |
US10707154B2 (en) | Semiconductor device and method for manufacturing the same | |
US10217699B2 (en) | Preformed lead frame | |
US5723902A (en) | Surface mounting type electronic component | |
JP2008117875A (en) | Semiconductor device and method of manufacturing the same | |
JP2001160630A (en) | Chip type semiconductor device | |
US20100078803A1 (en) | Semiconductor flat package device and method for manufacturing the same | |
JPH0740601B2 (en) | Lead terminal cutting device for electronic parts and rustproof structure for lead terminals | |
US11600561B2 (en) | Semiconductor device | |
JPH01227446A (en) | Manufacture of wire plate | |
KR970011650B1 (en) | Fabrication method of good die of solder bump | |
EP0723293B1 (en) | Semiconductor device with a heat sink and method of producing the heat sink | |
CN206497889U (en) | Has the lead frame preform of Improvement type pin | |
GB2392778A (en) | Quad flat pack terminals | |
US5484097A (en) | Fabrication of hybrid semiconductor devices | |
KR19980045326A (en) | Semiconductor package and manufacturing method thereof | |
JP2017108191A (en) | Semiconductor device |