JPH01218124A - Driving circuit for semiconductor switch - Google Patents

Driving circuit for semiconductor switch

Info

Publication number
JPH01218124A
JPH01218124A JP4508688A JP4508688A JPH01218124A JP H01218124 A JPH01218124 A JP H01218124A JP 4508688 A JP4508688 A JP 4508688A JP 4508688 A JP4508688 A JP 4508688A JP H01218124 A JPH01218124 A JP H01218124A
Authority
JP
Japan
Prior art keywords
transistor
diode
zener diode
circuit
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4508688A
Other languages
Japanese (ja)
Inventor
Fumio Mizohata
文雄 溝畑
Shigetada Goto
後藤 茂忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4508688A priority Critical patent/JPH01218124A/en
Publication of JPH01218124A publication Critical patent/JPH01218124A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

PURPOSE:To prevent the delay in turn-off through the application of reverse bias to transistor(TR) at reset operation of a current transformer and to prevent the increase in the turn-on loss of a semiconductor switch by connecting a diode of a reset circuit in parallel between the base and emitter of the TR of a power Zener diode. CONSTITUTION:A 1st TR 1, a 1st diode 6, and a 1st Zener diode 11 are provided to the circuit. In order to ensure the reverse bias of a 2nd TR 15, the diode 12 of the reset circuit consists of the series connection of two diodes 12a, 12b. A 2nd Zener diode 13 and a 2nd TR 13 constituting the power Zener diode circuit are provided. A 3rd diode 16 inserted blocks the forward current of the current transformer 3 when the semiconductor switches 1, 2 are turned on. Thus, even when the power Zener diode circuit is in use, the delay in the turn-off of the TR is prevented to reduce the turn-on loss of the semiconductor switch.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はバイポーラトランジスタとMOSFETとを
直列してなる半導体スイッチ、特に変流器帰還方式の場
合の駆動回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor switch formed by connecting a bipolar transistor and a MOSFET in series, and particularly to a drive circuit for a current transformer feedback system.

〔従来の技術〕[Conventional technology]

第3図は例えばINTERNATIONAL RECT
IFIER社の’HEXFET DATABOOK ’
A−1工3ぺ−ジ(1982年発行)に示されたこの種
半導体スイッチの基本的な回路図である。
Figure 3 shows, for example, INTERNATIONAL RECT
IFIER's 'HEXFET DATABOOK'
This is a basic circuit diagram of this type of semiconductor switch shown on page 3 of A-1 Engineering (published in 1982).

同図において、パイポーラトランジスタ(以下単にトラ
ンジスタと称す〕(1)とMOSFET(21とは、ト
ランジスタ(1)のエミッタEとMOSFET (21
のドレーンDとが接続されて半導体スイッチを構成する
。(3)はその1次巻線(3a)がトランジスタ(1)
のコレクタと端子Pとの間に接続された変流器で、その
2次巻線(3b)の一端はMOS F ET (21の
ソースSに、他端はダイオード(6)を介してトランジ
スタ(1)のベースBにそれぞれ接続されている。そし
てMOS F ET (21のソースSは端子Nに接続
されている。(4)および(5)はトランジスタ(1)
のベースBと端子Nとの間に接続されたそれぞれコンデ
ンサおよびツェナーダイオード、(7)(81はトラン
ジスタ(1)のコレクタCとベースBとの間に接続され
たそれぞれダイオードおよび抵抗、(9)ααは端子P
N間に接続されたそれぞれ直流電源および負荷である。
In the figure, a bipolar transistor (hereinafter simply referred to as a transistor) (1) and a MOSFET (21) refer to the emitter E of the transistor (1) and the MOSFET (21).
is connected to the drain D to form a semiconductor switch. In (3), its primary winding (3a) is a transistor (1)
is a current transformer connected between the collector of 1) and the source S of MOS FET (21 is connected to terminal N. (4) and (5) are transistors (1)
A capacitor and a Zener diode, (7) respectively connected between the base B and the terminal N of the transistor (1) (81 are a diode and a resistor, respectively, connected between the collector C and the base B of the transistor (1), (9) αα is terminal P
A DC power supply and a load are respectively connected between N and N.

次に動作について、第4図をも参照して説明する。先ず
時刻t1以前では、MOSFET(2)のゲート電圧V
GSは零であり、トランジスタ(1)およびMOSFE
T(2)はオフ状態にあり、変流器(3)の1次巻線(
3a)、ダイオード(7)および抵抗(8)を介してコ
ンデンサ(4ンが充電され、その両端電圧VCはツェナ
ーダイオード(5)によって約15V程度にクランプさ
れる。次に、時刻t1にてMOSFET(2)のゲート
電圧VGSを零から正のある値に立ち上げMOSFET
(2)をターンオンさせると、コンデンサ(4)からト
ランジスタ(1)およびMOSFET(2)に放電々流
、即ち、ベース電流113が流れるため、トランジスタ
(1)も直ぐにターンオンする。この結果、直流電源(
9)から負荷αQを介してトランジスタ(1)のコレク
タ電流ICが流れ始める。このとき、変流器(3)の巻
数比がnであるとその2次巻線(3b)には■cT2=
■C/nの電流が流れ、この電流がダイオード(6)、
トランジスタ(1)およびMOSFET(2)を通って
流れる。しかして、変流器(3)による正帰還作用によ
りトランジスタ(1)にベース電流IBを供給してトラ
ンジスタQ)のオン状態を維持する。
Next, the operation will be explained with reference to FIG. 4 as well. First, before time t1, the gate voltage V of MOSFET (2)
GS is zero, transistor (1) and MOSFE
T(2) is in the off state and the primary winding of current transformer (3) (
3a), the capacitor (4) is charged through the diode (7) and the resistor (8), and the voltage VC across it is clamped to about 15V by the Zener diode (5).Next, at time t1, the MOSFET (2) Raising the gate voltage VGS from zero to a positive value MOSFET
When (2) is turned on, a discharge current, that is, a base current 113 flows from the capacitor (4) to the transistor (1) and MOSFET (2), so that the transistor (1) is also turned on immediately. As a result, the DC power supply (
9), the collector current IC of the transistor (1) starts flowing through the load αQ. At this time, if the turns ratio of the current transformer (3) is n, the secondary winding (3b) has ■cT2=
■A current of C/n flows, and this current flows through the diode (6),
Flows through transistor (1) and MOSFET (2). Thus, the positive feedback effect of the current transformer (3) supplies the base current IB to the transistor (1) to maintain the on state of the transistor Q).

次に、時刻t2にてMOSFET(2)のゲート電圧V
GSを正から零に戻すとMOSFET(2+は直ぐにタ
ーンオフする。その結果、トランジスタ(1)のエミッ
タ回路が実質的にオープンになるため、コレクタ電流I
CはコレクタCからベースBに抜けてコンデンサ(4)
およびツェナーダイオード(5)に流れる。
Next, at time t2, the gate voltage V of MOSFET (2)
When GS returns from positive to zero, MOSFET (2+) turns off immediately. As a result, the emitter circuit of transistor (1) becomes essentially open, so that the collector current I
C goes from collector C to base B and becomes a capacitor (4)
and flows to the Zener diode (5).

このとき、コンデンサ(4)はMOSFET(21のド
レーンD、ソースS間のスイッチングサージ電圧の抑制
手段として作用する。そして、トランジスタ(1)のコ
レクタCとベース3間の阻止能力が回復する。
At this time, the capacitor (4) acts as a means for suppressing the switching surge voltage between the drain D and source S of the MOSFET (21), and the blocking ability between the collector C and base 3 of the transistor (1) is restored.

時刻t3にてコレクタ電流ICは遮断され、トランジス
タ(1)、MOS F ET (21および変流器(3
)の直列体の両端電圧VPNは直流電源電圧VEのレベ
ルまで立ち上りターンオフする。
At time t3, the collector current IC is cut off, and the transistor (1), MOS FET (21) and current transformer (3
The voltage VPN across the series body of ) rises to the level of the DC power supply voltage VE and is turned off.

ところで、時刻【3でコレクタ電流ICが遮断さ(3b
)には第4図に示すようにリセット電圧vresetの
過電圧が逆方向に印加される。また、ツェナーダイオー
ド(5)は、一般に小電流用のものは簡単に入手できる
が大電流用のものは入手し難い。第5図は以上の点を解
決するべく第3図の回路の一部を変更したものである。
By the way, at time [3, the collector current IC is cut off (3b
), an overvoltage of the reset voltage vreset is applied in the opposite direction as shown in FIG. Furthermore, Zener diodes (5) for small currents are generally easily available, but those for large currents are difficult to obtain. FIG. 5 shows a partial modification of the circuit shown in FIG. 3 in order to solve the above problem.

即ち、第5図においては時刻【3後に変流器(3)の2
次巻線(3b)に発生する過電圧を抑制するため2次巻
線(3b)の両端子間にツェナーダイオード圓とダイオ
ード@とからなるリセット回路を挿入している。更に、
第3図のツェナーダイオード(5)に替えて、ツェナー
ダイオードaJ、抵抗(14)およびトランジスタ0■
からなるパワーツェナーダイオード回路を構成してこの
部分の電流耐量を増大させている。
That is, in Fig. 5, after time [3], current transformer (3) 2
In order to suppress overvoltage generated in the secondary winding (3b), a reset circuit consisting of a Zener diode circle and a diode @ is inserted between both terminals of the secondary winding (3b). Furthermore,
In place of the Zener diode (5) in Figure 3, a Zener diode aJ, a resistor (14) and a transistor 0
A power Zener diode circuit is constructed to increase the current withstand capacity of this part.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

従来の半導体スイッチの駆動回路におけるパワーツェナ
ーダイオード回路は以上のように構成されているので、
電流耐tは大きいが、反面トランジスタa8のターンオ
フが遅れ、これに基づく不具合が生じうる。
The power Zener diode circuit in the conventional semiconductor switch drive circuit is configured as described above.
Although the current withstand t is large, on the other hand, the turn-off of the transistor a8 is delayed, which may cause problems.

即ち、時刻【3以降でトランジスタα9のターンオフが
遅くなると、コンデンサ(4)に蓄えられた電荷が放電
し、充電電圧が低下するので(第4図VCに点線で示す
)半導体スイッチfil (21のターンオン時のベー
ス電流IBが不足し、ターンオン時間が長くなり半導体
スイッチのターンオン損失が増大するという問題点があ
った。
That is, when the turn-off of the transistor α9 is delayed after time [3], the charge stored in the capacitor (4) is discharged and the charging voltage decreases (as shown by the dotted line in Figure 4 VC). There is a problem in that the base current IB at turn-on is insufficient, the turn-on time becomes longer, and the turn-on loss of the semiconductor switch increases.

この発明はパワーツェナーダイオード回路を使用した場
合においても、そのトランジスタのターンオフの遅れを
防止し、半導体スイッチのターンオン損失の低減を図る
ことを目的とするものである。
An object of the present invention is to prevent a delay in turn-off of a transistor even when a power Zener diode circuit is used, and to reduce turn-on loss of a semiconductor switch.

〔課題を解決するための手段〕[Means to solve the problem]

この発明におけるパワーツェナーダイオード回路は、リ
セット回路のダイオードをパワーツェナーダイオード回
路のトランジスタのベースとエミッタとの間に並列に接
続するようにしたものである。
In the power Zener diode circuit of the present invention, the diode of the reset circuit is connected in parallel between the base and emitter of the transistor of the power Zener diode circuit.

〔作 用〕[For production]

この発明においては、変流器のリセット動作時、その2
次巻線側のリセット回路のダイオードに生じる電圧がパ
ワーツェナーダイオード回路のトランジスタに逆バイア
スを印加することになり、同トランジスタのターンオフ
を早める。
In this invention, during the reset operation of the current transformer, the second
The voltage generated in the diode of the reset circuit on the next winding side applies a reverse bias to the transistor of the power Zener diode circuit, which accelerates the turn-off of the transistor.

〔実施例〕〔Example〕

以下、この発明の実#J例を図面について説明する。第
1図において(1)ないし0渇は従来と同一であるので
説明を省略する。但し、各回路要素を区別するため、そ
れぞれ(1)を第1のトランジスタ、(6)を第1のダ
イオード、ODを第1のツェナーダイオードと呼称する
。また、リセット回路のダイオードuzは後述するとお
り、第2のトランジスタ09の逆バイアスを確実にする
ため第2のダイオード(xza)と第2ダイオード(x
zb)との2個直列で構成している。a3α団も従来と
同じくパワーツェナーダイオード回路を構成するそれぞ
れ第2のツェナーダイオードおよび第2のトランジスタ
である。
Hereinafter, an example #J of this invention will be explained with reference to the drawings. In FIG. 1, (1) to 0 are the same as in the prior art, so their explanation will be omitted. However, in order to distinguish each circuit element, (1) is called a first transistor, (6) is called a first diode, and OD is called a first Zener diode. In addition, as described later, the diode uz of the reset circuit is connected to the second diode (xza) and the second diode (x
zb) in series. The a3α group also constitutes a second Zener diode and a second transistor, respectively, constituting a power Zener diode circuit, as in the conventional case.

囮は新たに挿入した第3のダイオードで、半導体スイッ
チ+11 +21がオンしている時に変流器(3)の順
電流をブロックするものである。
The decoy is a newly inserted third diode that blocks the forward current of the current transformer (3) when the semiconductor switches +11 to +21 are on.

次に動作を第2図に沿って説明するが、半導体スイッチ
+11 +21のオン・オフ動作(時刻1.〜【2)は
従来と同様であるので説明を省略する。第1のトランジ
スタ(1)のコレクタCとベース8間の阻止能力が回復
する時刻t3 以降、変流器(3)の2次巻線(3b)
にはリセット電圧yresetが生じこれによりリセッ
ト回路に電流が生じ、これに基づく第2のダイオード(
lza)(1zb)の電圧が第2のトランジスタ(15
1に逆バイアスを印加することになる。この結果筒2の
トランジスタα9のターンオフ動作が早くなり、コンデ
ンサ(4)の放電が防止される。従って、半導体スイッ
チのターンオン時間が遅れてターンオン損失が増大する
ことを防止できる。
Next, the operation will be explained with reference to FIG. 2, but the on/off operations (times 1 to 2) of the semiconductor switches +11 to [21] are the same as in the prior art, so the explanation will be omitted. After the time t3 when the blocking ability between the collector C and the base 8 of the first transistor (1) is restored, the secondary winding (3b) of the current transformer (3)
A reset voltage yreset is generated in , which causes a current to flow through the reset circuit, and the second diode (
lza) (1zb) is applied to the second transistor (15
1 will be applied with a reverse bias. As a result, the turn-off operation of the transistor α9 of the cylinder 2 becomes faster, and the discharge of the capacitor (4) is prevented. Therefore, it is possible to prevent the turn-on loss from increasing due to a delay in the turn-on time of the semiconductor switch.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明におけるパワーツェナーダイオ
ード回路は、リセット回路のダイオードをパワーツェナ
ーダイオード回路のトランジスタのベースとエミッタと
の間に並列に接続するようにしたので、変流器のリセッ
ト動作時に上記トランジスタに逆バイアスが印加されそ
のターンオフの遅れが防止され、半導体スイッチのター
ンオン損失の増大が防止される。
As described above, in the power Zener diode circuit of the present invention, the diode of the reset circuit is connected in parallel between the base and emitter of the transistor of the power Zener diode circuit. A reverse bias is applied to the transistor to prevent a delay in its turn-off, thereby preventing an increase in turn-on loss of the semiconductor switch.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例による半導体スイッチの駆
動回路を示す回路図、第2図は第1図の回路の動作を説
明するタイムチャート、第3図は従来の基本的な駆動回
路を示す回路図、第4図は第3図の回路の動作を説明す
るタイムチャート、第5図は従来の他の駆動回路を示す
回路図である。 図において、(1)は第1のトランジスタ、(2)はM
OSFET、(31(3a)(3b)はそれぞれ変流器
、その1欠巻線およびその2次巻線、(4)はコンデン
サ、(6)は第1のダイオード、(5)は第1のツェナ
ーダイオード、(xza)(1zb)は第2のダイオー
ド、(131は第2のツェナーダイオード、051は第
2のトランジスタ、αeは第3のダイオードである。 なお、各図中同一符号は同一または相当部分を示す。
FIG. 1 is a circuit diagram showing a semiconductor switch drive circuit according to an embodiment of the present invention, FIG. 2 is a time chart explaining the operation of the circuit in FIG. 1, and FIG. 3 is a circuit diagram showing a conventional basic drive circuit. FIG. 4 is a time chart explaining the operation of the circuit shown in FIG. 3, and FIG. 5 is a circuit diagram showing another conventional drive circuit. In the figure, (1) is the first transistor, (2) is M
OSFET, (31 (3a) and (3b) are respectively current transformers, their one missing winding and their secondary windings, (4) are capacitors, (6) are the first diode, (5) are the first Zener diode, (xza) (1zb) is the second diode, (131 is the second Zener diode, 051 is the second transistor, αe is the third diode. Note that the same symbols in each figure are the same or A considerable portion is shown.

Claims (1)

【特許請求の範囲】[Claims] 主電流路に対して第1のトランジスタとMOSFETと
をそれぞれのエミッタとドレインとを接続することによ
り直列にして構成された半導体スイッチ、1次巻線が上
記半導体スイッチと直列に接続され2次巻線の一端が第
1のダイオードを介して上記第1のトランジスタのベー
スに上記2次巻線の他端が上記MOSFETのソースに
それぞれ接続されて上記第1のトランジスタにベース電
流を供給する変流器、上記第1のトランジスタのベース
と上記MOSFETのソースとの間に接続されたコンデ
ンサ、上記第1のトランジスタのコレクタとベースとの
間に接続された上記コンデンサの充電回路、上記変流器
の2次巻線の一端にアノードが接続された第1のツェナ
ーダイオードとカソードが上記第1のツェナーダイオー
ドのカソードにアノードが上記MOSFETのソースに
それぞれ接続された第2のダイオードとから構成された
リセット回路、コレクタが上記第1のトランジスタのベ
ースにエミッタが上記MOSFETのソースにそれぞれ
接続された第2のトランジスタとアノードが上記第2の
トランジスタのベースにカソードが上記第1のツェナー
ダイオードと第2のダイオードとの接続点にそれぞれ接
続された第3のダイオードとアノードが上記第2のトラ
ンジスタのベースにカソードが上記第2のトランジスタ
のコレクタにそれぞれ接続された第2のツェナーダイオ
ードとから構成されたパワーツェナーダイオード回路を
備えた半導体スイッチの駆動回路。
A semiconductor switch is configured by connecting a first transistor and a MOSFET in series to the main current path by connecting their respective emitters and drains, and a secondary winding in which a primary winding is connected in series with the semiconductor switch. One end of the wire is connected to the base of the first transistor through a first diode, and the other end of the secondary winding is connected to the source of the MOSFET, respectively, to supply a base current to the first transistor. a capacitor connected between the base of the first transistor and the source of the MOSFET; a charging circuit for the capacitor connected between the collector and the base of the first transistor; A reset comprising a first Zener diode having an anode connected to one end of a secondary winding, and a second diode having a cathode connected to the cathode of the first Zener diode and an anode connected to the source of the MOSFET, respectively. The circuit includes a second transistor having a collector connected to the base of the first transistor, an emitter connected to the source of the MOSFET, an anode connected to the base of the second transistor, and a cathode connected to the first Zener diode and the second transistor. a third diode connected to the connection point with the diode; and a second Zener diode, the anode of which is connected to the base of the second transistor, and the cathode of which is connected to the collector of the second transistor. Semiconductor switch drive circuit with Zener diode circuit.
JP4508688A 1988-02-25 1988-02-25 Driving circuit for semiconductor switch Pending JPH01218124A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4508688A JPH01218124A (en) 1988-02-25 1988-02-25 Driving circuit for semiconductor switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4508688A JPH01218124A (en) 1988-02-25 1988-02-25 Driving circuit for semiconductor switch

Publications (1)

Publication Number Publication Date
JPH01218124A true JPH01218124A (en) 1989-08-31

Family

ID=12709512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4508688A Pending JPH01218124A (en) 1988-02-25 1988-02-25 Driving circuit for semiconductor switch

Country Status (1)

Country Link
JP (1) JPH01218124A (en)

Similar Documents

Publication Publication Date Title
KR102236287B1 (en) Bootstrap Capacitor Overvoltage Management Circuit for GaN Transistor-Based Power Converters
EP0206505B1 (en) An overcurrent protective circuit for modulated-conductivity type mosfet
EP0929931B1 (en) Power supply using synchronous rectification
US4511815A (en) Transformer-isolated power MOSFET driver circuit
US5734563A (en) Synchronous rectification type converter
US4360744A (en) Semiconductor switching circuits
EP0677925A1 (en) Three-terminal insulated-gate power electronic device with a variable-slope saturated output characteristic depending in a discontinuous way on the output current
US6046516A (en) Electronic switch for use with inductive loads
US5914619A (en) Trigger circuit for a power fet having a source-side load
JP4003833B2 (en) Driving circuit for electric field control type semiconductor device
US6683777B2 (en) Semiconductor protective control unit for controlling output transistors connected to inductive load
EP0287525B1 (en) Transitory current recirculation through a power switching transistor driving an inductive load
GB2053606A (en) Improvements in and relating to semiconductor switching circuits
JPH07118641B2 (en) Driving circuit for semiconductor switching element
JPH01218124A (en) Driving circuit for semiconductor switch
JPH01300617A (en) Gate driving circuit
JP3066754B2 (en) Gate drive circuit
JP3155342B2 (en) Inrush current suppression circuit
JP2003348817A (en) Gate driving circuit
JP3321203B2 (en) Isolated switching circuit, isolated switching circuit with shield function, and isolated switching circuit
JP3039092B2 (en) Short circuit protection circuit
JPH04588Y2 (en)
SU520631A1 (en) Device for forcing the active inductive load
JPH02228123A (en) Semiconductor switching device
JPH10233661A (en) Level shift circuit