JPH01208911A - Snubber circuit - Google Patents
Snubber circuitInfo
- Publication number
- JPH01208911A JPH01208911A JP3262188A JP3262188A JPH01208911A JP H01208911 A JPH01208911 A JP H01208911A JP 3262188 A JP3262188 A JP 3262188A JP 3262188 A JP3262188 A JP 3262188A JP H01208911 A JPH01208911 A JP H01208911A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- capacitor
- terminal
- circuit
- power element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 46
- 230000001172 regenerating effect Effects 0.000 abstract description 4
- 230000008929 regeneration Effects 0.000 description 16
- 238000011069 regeneration method Methods 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は電力用半導体デバイスを複数個直列接続して構
成した電力変換器のスナバ回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a snubber circuit for a power converter configured by connecting a plurality of power semiconductor devices in series.
（従来の技術）
電力用半導体デバイスを用いて電力変換器を構成し、電
力変換する装置は、多くの分野で用いられている。半導
体デバイスに並列に用いられているスナバ回路は第３図
に示すようなものが一般的である。第３図において、１
はゲートターンオフサイリスタ（以下ＧＴＯと記す）、
２はダイオード、３は抵抗、４はコンデンサである。こ
のスナバ回路はＧＴＯのターンオフ時の電圧変化率を抑
制するために設けられている。すなわち、ＧＴＯｌがオ
ンしており、コンデンサ４の電圧がゼロの状態でＧＴＯ
Ｉをオフすると、ダイオード２、コンデンサ４を介して
充電電流が流れてＧＴＯＩには急激な電圧変化が生じな
い。ＧＴＯｌがオンすると、コンデンサ４の充電エネル
ギーは抵抗３を通して行われる。この動作による抵抗の
消費電力は充電電圧の大きざ、コンデンサの容量、スイ
ッチング回数により定まる。(Prior Art) Devices that configure power converters using power semiconductor devices and convert power are used in many fields. The snubber circuit shown in FIG. 3 is generally used in parallel with semiconductor devices. In Figure 3, 1
is a gate turn-off thyristor (hereinafter referred to as GTO),
2 is a diode, 3 is a resistor, and 4 is a capacitor. This snubber circuit is provided to suppress the rate of voltage change when the GTO is turned off. That is, when GTOl is on and the voltage of capacitor 4 is zero, GTO
When I is turned off, a charging current flows through diode 2 and capacitor 4, and no sudden voltage change occurs in GTOI. When GTOl is turned on, the charging energy of the capacitor 4 is carried out through the resistor 3. The power consumption of the resistor due to this operation is determined by the magnitude of the charging voltage, the capacitance of the capacitor, and the number of times of switching.
抵抗による消費電力をなくしたスナバ回路は、例えばＪ
、Ｃ，ＢＥＮＤＩＥＮ ｅｔａビ’ＲＥＣＯＶＥｆ？Ｙ
（ＪＲＣＵＩＴ ＦＯＲ３ＮＵＢｔＳＥＩ？ ＥＮＥ
ＲＧＹ ＩＮ ＰＯＷＥＲＥＬＥＣＴＲＯＮＩＣ八ＰＰ
ＬＩＣＡＴＩへＮＳ ＷＩＴＨＩＩＩＧＨＳ膵ＩＴＣ
ＨＩＮＧＦＲＥＱＵＥＮＣＩＥＳ ” １６ｔｈ Ａｎ
ｎｕａｌ ＩＥＥＥ ＰＥ５Ｃ１９８５゜ｐ１６５に述
べられている。第４図は電圧形インバータにおける回路
構成例で、交流−相分の上下２アームを示した。図で、
５はプラス側の直流端子、６はナイナス側の直流端子、
７は交流端子、８はアノードリアクトル、９，１０はＧ
Ｔｏ、 １１．１２は帰還ダイオード、１３．１５は
ダイオード、１４．１６はコンデンサ、１７は回生回路
である。アノードリアクトル８は、ＧＴｏ９，１０のス
イッチオン時に急激な電流が流れないように電流変化分
の抑制効果を持たせている。直流端子５の電位より少し
大きめの電位をダイオード１５、コンデンサ１６の接続
点に与えておく、いま、０丁０９がオン、０丁Ｑ１０が
オフの状態で、交流端子から電流が流れ出している状態
を考える。このとき交流端子７の電位はプラス側の直流
端子５の電位と等しい。この状態からＧＴｏ９をオフし
、ＧＴＯｌｏをオンすると、交流端子７から流れ出して
いる電流は、帰還ダイオード１２を通る電流と、アノー
ドリアクトル８、ダイオード１３、コンデンサ１４を通
る電流により供給されることとなる。コンデンサ１４の
電圧がＰＰ点の電圧以上になると、コンデンサ１６にも
流れるほか、回生回路１１にも電流が流れる。アノード
リアクトル８に流れていた電流がゼロになると、交流端
子から流れ出ている電流はすべて帰還ダイオード１２を
通って流れる。このとき、コンデンサ１４はＰＰ点の電
圧で充電されている。次に、ＧＴＯｌｏをオフし、ＧＴ
ｏ９をオンすると、帰還ダイオード１２に流れていた電
流は徐々に減少し、ＧＴｏ９の電流が増加すると共に、
コンデンサ１４に充電されていた電荷はダイオード１５
を通してコンデンサ１６、回生回路１７に流れる。この
ようにコンデンサ１４に蓄えられたエネルギーは回生回
路１７に導かれ、その出力は電力変換された後インバー
タの直流回路、あるいは他の回路に回生される。A snubber circuit that eliminates power consumption due to resistance is, for example, J
, C, BENDIEN eta Bi'RECOVEf? Y
(JRCUIT FOR3NUBtSEI? ENE
RGY IN POWERELECTRONIC 8PP
NS WITHIIIGHS Pancreatic ITC to LICATI
HINGFREQUENCIES” 16th An
nual IEEE PE5C1985゜p165. FIG. 4 is an example of the circuit configuration of a voltage source inverter, showing two upper and lower arms for AC-phase. In the figure,
5 is the positive side DC terminal, 6 is the negative side DC terminal,
7 is an AC terminal, 8 is an anode reactor, 9 and 10 are G
To, 11.12 is a feedback diode, 13.15 is a diode, 14.16 is a capacitor, and 17 is a regeneration circuit. The anode reactor 8 has the effect of suppressing current changes so that a sudden current does not flow when the GTos 9 and 10 are switched on. Apply a potential slightly higher than the potential of the DC terminal 5 to the connection point between the diode 15 and the capacitor 16.Currently, with 0-09 on and 0-0 Q10 off, current is flowing from the AC terminal. think of. At this time, the potential of the AC terminal 7 is equal to the potential of the DC terminal 5 on the positive side. When GTo9 is turned off and GTOlo is turned on from this state, the current flowing out from the AC terminal 7 is supplied by the current passing through the feedback diode 12, and the current passing through the anode reactor 8, diode 13, and capacitor 14. . When the voltage of the capacitor 14 exceeds the voltage at the PP point, current flows not only to the capacitor 16 but also to the regeneration circuit 11. When the current flowing through the anode reactor 8 becomes zero, all the current flowing from the AC terminal flows through the feedback diode 12. At this time, the capacitor 14 is charged with the voltage at point PP. Next, turn off GTOlo and
When o9 is turned on, the current flowing through the feedback diode 12 gradually decreases, and as the current of GTo9 increases,
The electric charge stored in the capacitor 14 is transferred to the diode 15.
It flows through the capacitor 16 and the regeneration circuit 17. The energy thus stored in the capacitor 14 is led to the regeneration circuit 17, whose output is converted into power and then regenerated to the DC circuit of the inverter or to another circuit.
（発明が解決しようとする課題）
近年、電力変換器も人容但化が盛んであり、また電力用
の半導体デバイスもＧＴＯや静電各組形サイリスタ（３
１サイリスタ）、ＩＧＢＴなど高速度でスイッチング可
能なデバイスが応用されつつある。このような高速度ス
イッチングデバイスを一つのアームに複数個直列接続し
、高い電圧の変換装置を実現しようとする場合、第４図
で示したようなスナバ回路が実現できない。また、第３
図で示した回路では、高い周波数でスイッチングするた
めに抵抗の消費電力が大ぎく、変換装置として効率が低
下したり、抵抗、及びこの抵抗に消費される消費電力を
処理する冷却装置が大ぎくなったりして装置が大きくな
る。(Problem to be solved by the invention) In recent years, power converters have become increasingly popular, and power semiconductor devices have also become popular, such as GTO and electrostatic thyristors (3
1 thyristor), IGBT, and other devices capable of high-speed switching are being applied. If a plurality of such high-speed switching devices are connected in series to one arm to realize a high voltage converter, a snubber circuit as shown in FIG. 4 cannot be realized. Also, the third
In the circuit shown in the figure, the power consumption of the resistor is large due to high frequency switching, which reduces the efficiency of the converter, and the resistance and the cooling device that handles the power consumed by this resistor become too large. The device becomes larger.
本発明は以上の点を鑑みてなされたもので、電力用半導
体デバイスを直列接続してなる電力変換器に好適なスナ
バ回路を具現することを目的とする。The present invention has been made in view of the above points, and an object of the present invention is to realize a snubber circuit suitable for a power converter formed by connecting power semiconductor devices in series.
（課題を解決するための手段）
本発明では直列接続された半導体デバイスの個々に並列
に第１のダイオードとコンデンサの直列回路を接続し、
該第１のダイオードとコンデンサ回路の接続点から第２
のダイオードを接続し、このダイオードを直列接続して
あのおのの直流端子側にある第２のダイオードの一端を
回生回路接続する構成とする。(Means for Solving the Problem) In the present invention, a series circuit of a first diode and a capacitor is connected in parallel to each of the semiconductor devices connected in series,
from the connection point between the first diode and the capacitor circuit to the second
diodes are connected in series, and one end of the second diode on the DC terminal side is connected to the regenerative circuit.
（作 用）
このような構成では、そのアームがオフになったときは
個々のデバイスはダイオードとコンデンサとを介してコ
ンデンサに充電され、オンになったとぎはダイオードと
コンデンサとの接続点につながれているダイオードを介
してコンデンサのエネルギーが放電され、電力が回生回
路に流れる。(Function) In such a configuration, when the arm is turned off, the individual devices are charged to the capacitor via the diode and capacitor, and when the arm is turned on, the arm is connected to the connection point between the diode and the capacitor. The energy in the capacitor is discharged through the diode, and power flows to the regeneration circuit.
（実施例）
第１図は本発明の一実施例を示す構成図であり、インバ
ータに応用する場合の上下２アーム分を示した。５はプ
ラスの直流端子、６はマイナスの直流端子、７は交流端
子、１８．１９はアノードリアクトル、２０から２５は
ＧＴｏ、２６から３１は帰還ダイオード、３２かう３７
、及び４４から４９はダイオード、３８から４３はコン
デンサ、５０．５１は回生回路である。(Embodiment) FIG. 1 is a block diagram showing an embodiment of the present invention, showing two upper and lower arms when applied to an inverter. 5 is a positive DC terminal, 6 is a negative DC terminal, 7 is an AC terminal, 18.19 is an anode reactor, 20 to 25 are GTo, 26 to 31 are feedback diodes, 32 or 37
, and 44 to 49 are diodes, 38 to 43 are capacitors, and 50.51 is a regeneration circuit.
いま、第１図で上側アーム、すなわちＧＴＯ２０，２１
，２２がオンしており、下側アームのＧＴＯ２３、２４
，２５がオフしており、交流端子の電流は流れ出してい
る方向で一定であるという状態から考える。回生回路５
０は直流端子５のＰ点の電位に対して図示ＰＰ点の電圧
がΔｅになるように制御されているとする。このとき、
交流端子７の電位は上側アームがオンであるからＰ点の
電位とほぼ等しい。したがって、コンデンサ３８から４
０の電圧は、おのおのほぼΔｅである。つぎに上側アー
ムをオフし、下側アームをオンする。アノードリアクト
ル１８に流れていた電磁エネルギーは上側アームのＧＴ
Ｏに並列のダイオードとコンデンサ、３２．３８等を介
して流れると同時に下側アームの帰還ダイオード２９．
３０．３１及びアノードリアクトル１９にも流れ始める
。コンデンサ３８．３９．４０ヘアノードリアクトル１
８のエネルギーが充電され、やがてこの電流がゼロとな
る。３個のコンデンサ電圧がバランスがとれているとす
ると、直流端子間の電圧を■ｄＣとすると、（Ｖｄｅ＋
Δｅ）／３となる。コンデンサの電圧がこの値以上にな
った場合はエネルギーは回生回路５０に流れる。回生回
路５０は、その詳細については本発明の主要部分でない
ので省略するが、入力電圧Δｅが一定に保たれるよう制
御されているとする。Now, in Figure 1, the upper arm, that is, GTO20, 21
, 22 are on, and GTO 23, 24 on the lower arm
, 25 are off, and the current at the AC terminal is constant in the direction of flow. Regeneration circuit 5
0 is controlled so that the voltage at the point PP shown in the figure becomes Δe with respect to the potential at the point P of the DC terminal 5. At this time,
Since the upper arm is on, the potential of the AC terminal 7 is approximately equal to the potential of point P. Therefore, capacitor 38 to 4
The zero voltages are each approximately Δe. Next, turn off the upper arm and turn on the lower arm. The electromagnetic energy flowing to the anode reactor 18 is transferred to the upper arm GT
It flows through the diode and capacitor, 32.38, etc. in parallel with the lower arm feedback diode 29.
30, 31 and the anode reactor 19. Capacitor 38.39.40 Hair node reactor 1
8 energy is charged, and this current eventually becomes zero. Assuming that the three capacitor voltages are balanced, and the voltage between the DC terminals is ■dC, (Vde+
Δe)/3. When the voltage of the capacitor exceeds this value, energy flows to the regeneration circuit 50. Although the details of the regeneration circuit 50 will be omitted since they are not a main part of the present invention, it is assumed that the regeneration circuit 50 is controlled so that the input voltage Δe is kept constant.
Ｇ Ｔ Ｏ２３，２４，２５がオフし、ＧＴＯ２０，２
１，２２がオンした場合を考える。上側アームの電流は
アノードリアクトル１８を通して徐々に増加し、下側ア
ームの電流は徐々に減少して、交流端子７の電圧が上昇
していく。このとき、コンデンサ３Ｂ、 ３９．４０の
電圧の合計がＶｄｃ十Δｅより増加しようとする分だけ
回生回路５０に流れ込む。やがて、下側アームの電流は
ゼロとなり、交流電流は上側アームだけから供給される
。コンデンサ３Ｂ、 ３９．４０の電圧は各々Δｅとな
る。このように上側アームのコンデンサに蓄積されたエ
ネルギーはＧＴＯのスイッチング毎に回生回路に導かれ
る。下側アームのコンデンサに蓄えられたエネルギーに
ついても同様な動作で回生回路５１に導かれる。GTO23, 24, 25 are turned off, GTO20, 2
Consider the case where 1 and 22 are turned on. The current in the upper arm gradually increases through the anode reactor 18, the current in the lower arm gradually decreases, and the voltage at the AC terminal 7 increases. At this time, the sum of the voltages of the capacitors 3B and 39.40 flows into the regeneration circuit 50 by an amount that increases from Vdc+Δe. Eventually, the current in the lower arm becomes zero and alternating current is supplied only from the upper arm. The voltages of capacitors 3B and 39.40 are each Δe. The energy thus stored in the capacitor of the upper arm is guided to the regeneration circuit every time the GTO is switched. The energy stored in the capacitor of the lower arm is also guided to the regeneration circuit 51 in a similar manner.
以上水したように本実施例では、直列接続したＧＴＯの
ダイオードとコンデンサによるスナバ回路で、コンデン
サの充電エネルギーを有効に回生回路に導くことができ
る。As mentioned above, in this embodiment, the charging energy of the capacitor can be effectively guided to the regeneration circuit by the snubber circuit using the GTO diode and capacitor connected in series.
第２図は本発明の他の実施例を示す構成図でおり、５２
．５３は抵抗で、他の要素は第１図で示した要素と同一
番号のものは同一要素に対応する。第１の実施例では、
上側アームがオンしているときでもコンデンサ３８．３
９．４０の電圧はΔｅであった。FIG. 2 is a block diagram showing another embodiment of the present invention.
．． 53 is a resistor, and other elements having the same numbers as those shown in FIG. 1 correspond to the same elements. In the first example,
Capacitor 38.3 even when the upper arm is on
The voltage at 9.40 was Δe.
このような条件で、上側アームをオフすると、ＧＴｏに
オフ時ステップ状にΔｅの電圧が加わり、場合によって
はＧＴＯに悪影響を及ぼすことが考えられる。本実施例
では、ＧＴＯ２０，２１，２２がオンの期間中にコンデ
ンサのエネルギーを放電させるために、抵抗を設けて直
流端子に接続している。When the upper arm is turned off under such conditions, a voltage of Δe is applied to the GTO in a stepped manner during the off period, which may have a negative effect on the GTO. In this embodiment, in order to discharge the energy of the capacitor while the GTOs 20, 21, and 22 are on, a resistor is provided and connected to the DC terminal.
れにより、上側アームがオフする場合、ＧＴＯに過酷な
ストレスが加わることなく、より安定な動作が行える。As a result, when the upper arm is turned off, severe stress is not applied to the GTO, allowing more stable operation.
実施例では回生回路５０．５１を設けたが、これを抵抗
で置き換え、−括してスナバエネルギーの消費を行って
もよい。Although the regenerative circuits 50 and 51 are provided in the embodiment, they may be replaced with resistors to collectively consume the snubber energy.
以上のように本発明では、電力用素子を複数個直列接続
して構成した変換器で、効果的なスナバ回路により効率
の上昇や、装げ形状の縮小化が可能となる。As described above, in the present invention, with a converter configured by connecting a plurality of power elements in series, it is possible to increase the efficiency and reduce the size of the unit due to an effective snubber circuit.
第１図は本発明の一実施例を示す構成図、第２図は本発
明の他の実施例を示す構成図、第３図は従来のスナバ回
路、第４図は回生回路を含む従来のスナバ回路の構成図
である。
１．９，１０．２０〜２５・・・ゲートターンオフサイ
リスタ（ＧＴＯ）
２、１１． 、１３．１５．３２〜３７．４４〜４９・
・・ダイオード３．５２．５３・・・抵抗
４、１４．１６．３８〜４３・・・コンデンサ５．６・
・・直流端子
７・・・交流端子
８、１８．１９・・・アノードリアクトル１１．１２．
２６〜３１・・・帰還ダイオード１７．５０．５１・・
・回生回路
代理人 弁理士 則 近 憲 僧
同 第子丸 健
第１図
第 ２ 図Fig. 1 is a block diagram showing one embodiment of the present invention, Fig. 2 is a block diagram showing another embodiment of the present invention, Fig. 3 is a conventional snubber circuit, and Fig. 4 is a conventional snubber circuit including a regeneration circuit. FIG. 2 is a configuration diagram of a snubber circuit. 1.9, 10. 20-25... Gate turn-off thyristor (GTO) 2, 11. , 13.15.32-37.44-49・
...Diode 3.52.53...Resistor 4, 14.16.38-43...Capacitor 5.6.
...DC terminal 7...AC terminal 8, 18.19...Anode reactor 11.12.
26-31... Feedback diode 17.50.51...
・Regeneration circuit agent Patent attorney Nori Chika Ken Ken Daishimaru Figure 1 Figure 2
Claims (1)
続してなる電力変換器において、第１の電力用素子のカ
ソード端子と第２の電力用素子のアノード端子を接続し
、以下同様な方向に第ｎの電力用素子までを直列接続し
、第１の電力用素子のアノード端子と直流端子が接続さ
れているアームでは、各電力用素子のアノード端子から
ダイオードのアノード端子、カソード端子、コンデンサ
の順に直列接続した第１のダイオードおよびコンデンサ
を前記各電力用素子に並列に接続したスナバ回路を設け
、第１のダイオードとコンデンサの接続点よりアノード
端子を接続した第２のダイオードを設け、２以上の番号
の電力用素子の第２のダイオードのカソード端子は、そ
の番号より一つ少ない番号の電力用素子の第２のダイオ
ードのアノード端子に接続する構成とし、ｎ番目の電力
用素子のカソード端子と直流端子が共通なアームでは、
各電力用素子のアノード端子からコンデンサ、ダイオー
ドのアノード端子、カソード端子の順に直列接続したコ
ンデンサ及び第１のダイオードを前記各電力用素子に並
列に接続し、おのおのコンデンサと第１のダイオードの
接続点よりカソード端子を接続した第２のダイオードを
設け、ｎ未満の電力用素子の第２のダイオードのアノー
ド端子は、その番号よりーつ多い番号の電力用素子の第
２のダイオードのカソード端子に接続することを特徴と
するスナバ回路。In a power converter in which n (n>1) power elements are connected in series per arm, the cathode terminal of the first power element and the anode terminal of the second power element are connected, and the same applies hereafter. In the arm in which up to the n-th power element are connected in series in the direction of , a snubber circuit is provided in which a first diode and a capacitor connected in series in the order of the capacitor are connected in parallel to each of the power elements, and a second diode is provided in which the anode terminal is connected to the connection point of the first diode and the capacitor. , the cathode terminal of the second diode of the power element numbered 2 or more is connected to the anode terminal of the second diode of the power element numbered one less than that number, and the nth power element For an arm with a common cathode terminal and DC terminal,
A capacitor and a first diode are connected in series from the anode terminal of each power element to a capacitor, an anode terminal, and a cathode terminal of a diode, and are connected in parallel to each of the power elements, and the connection point between each capacitor and the first diode is connected in parallel to each power element. A second diode having a cathode terminal connected to the second diode is provided, and the anode terminal of the second diode of the power element with a number less than n is connected to the cathode terminal of the second diode of the power element with a number higher than that number. A snubber circuit characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3262188A JP2588234B2 (en) | 1988-02-17 | 1988-02-17 | Snubber circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3262188A JP2588234B2 (en) | 1988-02-17 | 1988-02-17 | Snubber circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01208911A true JPH01208911A (en) | 1989-08-22 |
| JP2588234B2 JP2588234B2 (en) | 1997-03-05 |
Family
ID=12363923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3262188A Expired - Fee Related JP2588234B2 (en) | 1988-02-17 | 1988-02-17 | Snubber circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2588234B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5483192A (en) * | 1992-09-17 | 1996-01-09 | Kabushiki Kaisha Toshiba | Gate power supply circuit |
-
1988
- 1988-02-17 JP JP3262188A patent/JP2588234B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5483192A (en) * | 1992-09-17 | 1996-01-09 | Kabushiki Kaisha Toshiba | Gate power supply circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2588234B2 (en) | 1997-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4639849A (en) | Snubber circuit for H.F. bridge converter | |
| CN107408898B (en) | Converter module for a multilevel energy converter | |
| EP0588635B1 (en) | Gate power supply circuit | |
| WO2023073051A1 (en) | Gate unit for a gate-commutated thyristor and integrated gate-commutated thyristor | |
| US4570212A (en) | Silicon controlled rectifier polyphase bridge inverter commutated with gate-turn-off thyristor | |
| US4853836A (en) | Snubber energy regenerating circuit | |
| US20200321874A1 (en) | Power conversion apparatus, and power supply apparatus | |
| JP2020054071A (en) | Multilevel power conversion device | |
| JPH01208911A (en) | Snubber circuit | |
| Roesner et al. | Cellular driver/snubber scheme for series connection of IGCTs | |
| JP2755601B2 (en) | Power converter | |
| JP2635728B2 (en) | Snubber circuit | |
| KR100790748B1 (en) | Current source Inverter | |
| JP2807284B2 (en) | Snubber circuit | |
| WO2020149870A1 (en) | Hybrid power converter and method | |
| JP2001169563A (en) | Three-level inverter | |
| JPH1155956A (en) | Power conversion equipment | |
| JPS586078A (en) | Inverter | |
| JPH04125071A (en) | Power converter | |
| KR970024485A (en) | Snubber circuit for multi-level power conversion system | |
| JP2529659B2 (en) | Snubber circuit of self-extinguishing type switching element | |
| JP2570490B2 (en) | Inverter device | |
| SU1661943A1 (en) | Voltage converter | |
| RU1777220C (en) | Off-line current inverter | |
| Santos et al. | Design of high voltage full-bridge inverter using Marx derived switches |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |