JPH01191194A - Analog interface display - Google Patents
Analog interface displayInfo
- Publication number
- JPH01191194A JPH01191194A JP63014639A JP1463988A JPH01191194A JP H01191194 A JPH01191194 A JP H01191194A JP 63014639 A JP63014639 A JP 63014639A JP 1463988 A JP1463988 A JP 1463988A JP H01191194 A JPH01191194 A JP H01191194A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- gradation
- analog
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005855 radiation Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Dc Digital Transmission (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、特にラップトツブパーソナルコンピュータに
用いて好適なアナログインタフェースデイスプレィに関
する。DETAILED DESCRIPTION OF THE INVENTION OBJECTS OF THE INVENTION (Field of Industrial Application) The present invention relates to an analog interface display suitable for use particularly in laptop personal computers.
（従来の技術）
ラップトツブと称されるポータプルパーソナルコンピュ
ータには携帯に便利な様に、プラズマ、ＬＣＤ等フラッ
トパネルデイスプレィが搭載される。本体内蔵のデイス
プレィコントローラとは別筐体に収められる、これらフ
ラットパネルデイスプレィ（ここではプラズマデイスプ
レィを想定する）はインタフェースケーブルを介して接
続される。このインタフェースケーブルは筐体同志が結
合されるヒンジ部を通るため、機械的強度、ケーブル強
度の関係でケーブルを通すスペースが大きくとれず、イ
ンタフェースの信号線数を増すことが出来ない。(Prior Art) A portable personal computer called a laptop is equipped with a flat panel display such as a plasma display or an LCD display for convenient portability. These flat panel displays (here, a plasma display is assumed), which are housed in a separate housing from the display controller built into the main body, are connected via an interface cable. Since this interface cable passes through the hinge portion where the housings are connected, it is not possible to provide a large space for the cable to pass due to mechanical strength and cable strength, and it is not possible to increase the number of signal lines of the interface.
（発明が解決しようとする問題点）
またこの部分は電波輻射をシールドする事が難しくイン
タフェースデータ（デイスプレィデータ）を高速に転送
する事ができなかった。このため高階調のプラズマデイ
スプレィをサポートしようとしてもインタフェースデー
タを高速に転送してインタフェース信号線数を減らす事
が難しく多数のインタフェースケーブルが必要である高
階調のプラズマデイスプレィはポータプルパーソナルコ
ンピュータではサポートしずらかった。(Problems to be Solved by the Invention) Furthermore, it is difficult to shield this part from radio wave radiation, making it impossible to transfer interface data (display data) at high speed. Therefore, even if you try to support high-gradation plasma displays, it is difficult to transfer interface data at high speed and reduce the number of interface signal lines, and a large number of interface cables are required.High-gradation plasma displays are not supported on portable personal computers. It was quiet.
本発明は上記欠点に鑑みてなされたものであり、高階調
のディスプレイシステムを省スペース、低電波輻射で実
現するアナログインタフェースデイスプレィを提供する
ことを目的とする。The present invention has been made in view of the above drawbacks, and an object of the present invention is to provide an analog interface display that realizes a high gradation display system in a small space and with low radio wave radiation.
（問題を解決するための手段）
本発明は、上述したディスプレイシステムにおいて、本
体とディスプレイユニット間で転送されるデイスプレィ
データをアナログデータにて転送し、転送速度を上げず
にインタフェース信号線本数を減らすことにより高階調
のディスプレイシステムを省スペース、低電波輻射で実
現するものである。このため本発明のアナログインタフ
ェースデイスプレィは、本体にて生成されるデイスプレ
ィデータをアナログデータに変換する本体内蔵のＤ／Ａ
コンバータと、インタフェースケーブルを介して供給さ
れるアナログデータをディジタルデータに変換するディ
スプレイユニット内蔵のＡ／Ｄコンバータで構成される
。(Means for Solving the Problem) The present invention, in the display system described above, transmits display data transferred between the main body and the display unit as analog data, and reduces the number of interface signal lines without increasing the transfer speed. By reducing the number of pixels, a high gradation display system can be realized in a small space and with low radio wave radiation. Therefore, the analog interface display of the present invention has a built-in D/A that converts display data generated by the main unit into analog data.
It consists of a converter and an A/D converter with a built-in display unit that converts analog data supplied via an interface cable into digital data.
（作用）
上記構成において、デイスプレィコントローラから送出
される１画素分毎の４ビツト階調信号であるシリアルビ
デオ信号（ディジタル）はシリアルパラレル変換器で１
６ビツトのビデオデータに変換される。このパラレルデ
ータはＤ／Ａコンバータにて１６階調レベルのアナログ
信号に変換され、１画素ずつの階調レベルをアナログで
示す４本の連続画素信号としてプラズマディスプレイユ
ニットへ供給される。ここでＡ／Ｄコンバータを介し元
のパラレルデータに変換され、１６階調表示がなされる
。(Function) In the above configuration, the serial video signal (digital), which is a 4-bit gradation signal for each pixel sent from the display controller, is converted into a serial video signal (digital) by a serial-parallel converter.
Converted to 6-bit video data. This parallel data is converted into an analog signal of 16 gradation levels by a D/A converter, and is supplied to the plasma display unit as four consecutive pixel signals indicating the gradation level of each pixel in analog form. Here, it is converted to the original parallel data via an A/D converter, and a 16-gradation display is performed.
このことにより、スイッチングスピードが上がることな
く、ユニット間信号線本数を削減することができる。This allows the number of inter-unit signal lines to be reduced without increasing the switching speed.
（実施例）
以下本発明実施例につき従来例と対比しながら詳細に説
明する。第１図は本発明の実施例を示すブロック図であ
り、本体内蔵のデイスプレィコントロールユニットとプ
ラズマディスプレイユニット間のデイスプレ、イデータ
転送を４本のパラレル・アナログインタフェースにより
行なうケースを例示したものである。参考のため、第２
図に１６ビツトパラレル・ディジタルインタフェース、
第３図に４ビツトのシリアル・ディジタル・インタフェ
ースにより行なうケースを例示した。図中、１．６．１
３はそれぞれの例におけるデイスプレィコントロールユ
ニット、２，７．１４はそれぞれの例におけるプラズマ
ディスプレイユニット、３．８．１５はデイスプレィコ
ントローラ、４゜９．１６はシリアルデータを４ビツト
のパラレルデータに変換するシリアルパラレル変換器、
５゜１２．１７は１６階調表示を行なうプラズマディス
プレイユニット（ＦＤＰ） 、１０は４ビツトのデジタ
ルデータを１本のアナログデータに変換する４ビツトＤ
／Ａコンバータ、１１は１本のアナログデータを４ビツ
トのデジタルデータに変換する４ビツトのＡ／Ｄコンバ
ータである。(Example) Hereinafter, examples of the present invention will be described in detail in comparison with conventional examples. FIG. 1 is a block diagram showing an embodiment of the present invention, illustrating a case where display and data transfer between a display control unit built into the main body and a plasma display unit is performed using four parallel analog interfaces. . For reference, the second
The figure shows a 16-bit parallel digital interface,
FIG. 3 shows an example of a case using a 4-bit serial digital interface. In the figure, 1.6.1
3 is a display control unit in each example, 2, 7.14 is a plasma display unit in each example, 3.8.15 is a display controller, 4.9.16 is a converter of serial data into 4-bit parallel data. serial to parallel converter,
5゜12.17 is a plasma display unit (FDP) that displays 16 gradations, and 10 is a 4-bit D that converts 4-bit digital data into one analog data.
/A converter 11 is a 4-bit A/D converter that converts one analog data into 4-bit digital data.
尚、１０１，１０３．１０７は４ビツトの階調を示すシ
リアル・デジタル形式のビデオデータ、１０２．１０４
，１０６，１０８は〔４ビツトの連、続画素〕×〔４ビ
ツトの階調〕−１６ビツトのパラレルデジタル形式のビ
デオデータ、１０５は４ビツトの連続画素を１６レベル
（−４ビツト）のアナログレベルで示す４本のパラレル
アナログのビデオデータが伝播するラインであり、本発
明が意図するのはこのライン１０５を伝播するアナログ
ビデオデータによりプラズマに表示する本発明が意図す
るのはこのライン１０５を伝播するアナログビデオデー
タによりプラズマに表示すべき表示データを送信するこ
とにある。Note that 101, 103.107 is video data in serial digital format indicating 4-bit gradation, and 102.104
, 106, and 108 are [4-bit continuous pixels] x [4-bit gradation] -16-bit parallel digital format video data, and 105 is 4-bit continuous pixels converted into 16-level (-4 bit) analog video data. This line is a line on which four parallel analog video data shown in levels are propagated, and the present invention intends to display this line 105 on a plasma by the analog video data propagated on this line 105. The purpose is to transmit display data to be displayed on the plasma by propagating analog video data.
尚、上記３例とも、使用しているプラズマディスプレイ
ユニット（５，１２、および１７）は同一インタフェー
スを持つものである。即ち、連続して配置された４つの
画素につき、各４ビツト（１６階調）、合計１６ビツト
のパラレルデジタルデータ（１０２，１０６および１０
８）を入力することで表示を行なう。Incidentally, in all the above three examples, the plasma display units (5, 12, and 17) used have the same interface. In other words, for four pixels arranged consecutively, 4 bits each (16 gradations), a total of 16 bits of parallel digital data (102, 106 and 10
Display is performed by inputting 8).
以下、本発明実施例の動作について従来例と対比しなが
ら詳細に説明する。Hereinafter, the operation of the embodiment of the present invention will be explained in detail in comparison with the conventional example.
第２図に示す１６ビツトインタフェース回路によれば、
デイスプレィコントローラ３は、１画素ごと１６階調（
４ビツト）のデイスプレィデータを１画素分ずつ４ビツ
トの階調信号としてシリアルデジタルビデオデータ信号
ライン１０１に送出する。シリアルパラレル変換器４は
この４ビツトの階調信号の１ビツトずつを４画素毎まと
め４ビツトのパラレル信号に変換する。これにより〔４
つの連続して配置された画素〕Ｘ〔４ビツトの階ｍ）−
１６ビツトのビデオデータがパラレルデジタルビデオデ
ータ信号ライン１０２に送出され、プラズマディスプレ
イユニット２に接続されている１６本の信号ラインにの
り、直接〔４つの連続して配置された画素〕×〔４ビツ
トの階調〕ビデオ信号を処理し、１６階調の表示を行な
うプラズマデイスプレィ５にインプットされる。この例
によればデイスプレィコントロールユニット１とプラズ
マディスプレイユニット２間は、ビデオ信号だけで１６
本の信号線が必要となり同期信号、クロック、電源、グ
ランドまで含めると信号線本数が更に大きくなり、ポー
タプルパーソナルコンピュータへの採用には不向きであ
る。According to the 16-bit interface circuit shown in FIG.
The display controller 3 has 16 gradations for each pixel (
Display data (4 bits) is sent to the serial digital video data signal line 101 as a 4-bit gray scale signal for each pixel. The serial-parallel converter 4 converts each bit of the 4-bit gradation signal into a 4-bit parallel signal for every 4 pixels. This results in [4
2 consecutively arranged pixels]X [4-bit floor m) -
The 16-bit video data is sent to the parallel digital video data signal line 102, and is transferred to the 16 signal lines connected to the plasma display unit 2, and is directly transmitted as [4 consecutively arranged pixels] x [4 bits]. gradations] is input to the plasma display 5 which processes the video signal and displays 16 gradations. According to this example, the connection between the display control unit 1 and the plasma display unit 2 is 16 times by video signal alone
This method requires multiple signal lines, and if a synchronization signal, clock, power supply, and ground are included, the number of signal lines becomes even larger, making it unsuitable for use in portable personal computers.
これに対し信号線本数を減少するのに第３図に示す例が
考えられる。この４ビツト高速デジタルインタフェース
回路によれば、デイスプレィコントローラ１５から送出
される１画素分毎の４ビツト階調信号であるシリアルデ
ジタルビデオデータ信号（１０７）が直接プラズマディ
スプレイユニット１４にインプットされる。プラズマデ
ィスプレイユニットではシリアルパラレル変換器１６に
おいて第２図に示すシリアルパラレル変換器４と同様に
１６ビツトのパラレルデジタルビデオデータ：１０８）
に変換され、プラズマディスプレイユニット１７で１６
階調の表示がされる。この例ではデイスプレィコントロ
ールユニット１３とプラズマディスプレイユニット１４
間に４本の信号線で結ばれる事になり、第２図に示す例
と比較すれば１６→４に信号線数は減少する。しかしな
がらこのユニット間の信号はシリアルデータとなり４ビ
ツトのパラレルデータと同一情報を同一時間内に転送し
ようとすると（プラズマディスプレイユニットの表示ス
ピードは変わらないため、一定時間内の転送データ量は
同一でなくてはならず、必然的にこうなる）データ転送
スピードは第２図に示す例の４倍となる。又、シリアル
パラレル変換器１６用の基本クロックもこの間で送らね
ばならず、信号スイッチングスピードが高速となり、ポ
ータプルパーソナルコンピュータでは信号スイッチング
スピードの高速化に伴って増大する電波輻射をシールド
する事がむずかしく、これも又、採用が困難であった。In contrast, an example shown in FIG. 3 can be considered to reduce the number of signal lines. According to this 4-bit high-speed digital interface circuit, the serial digital video data signal (107), which is a 4-bit gradation signal for each pixel sent from the display controller 15, is directly input to the plasma display unit 14. In the plasma display unit, the serial-parallel converter 16 converts 16-bit parallel digital video data (108) in the same way as the serial-parallel converter 4 shown in FIG.
16 with plasma display unit 17
The gradation is displayed. In this example, a display control unit 13 and a plasma display unit 14
They are connected by four signal lines between them, and the number of signal lines is reduced from 16 to 4 when compared with the example shown in FIG. However, the signal between these units becomes serial data, and if you try to transfer the same information as 4-bit parallel data within the same time (the display speed of the plasma display unit does not change, the amount of data transferred within a certain time will not be the same). (The data transfer speed is four times that of the example shown in FIG. 2.) Furthermore, the basic clock for the serial-to-parallel converter 16 must be sent during this period, and the signal switching speed increases, making it difficult for portable personal computers to shield radio wave radiation, which increases as the signal switching speed increases. This was also difficult to employ.
第１図に示す４本のアナログインタフェース回路によれ
ば、スイッチングスピードをアップする事なく、信号線
数を減少する事ができる。即ち、デイスプレィコントロ
ーラ８から送出される１画素分毎の４ビツト階調信号で
あるシリアルデジタルビデオデータ信号（ライン１０３
）を、シリアルパラレル変換器９において〔４つの連続
して配置された画素〕Ｘ〔４ビツトの階〔調〕−１６ビ
ツトのビデオデータに変換する。このパラレルデジタル
ビデオデータライン１０４をＤ／Ａコンバータ１０にお
いて１６階調レベルのアナログ信号に変換し、１画素づ
つの階調レベルをアナログで示す４本の連続画素信号と
してパラレルアナログビデオデータ信号ライン（ライン
１０５）に送出する。この信号ラインがプラズマディス
プレイユニット７に接続され、Ａ／Ｄコンバータ１１に
てもとのパラレルデジタルビデオデータ（ライン１０４
）と同一データに変換され、ライン１０６を通ってプラ
ズマディスプレイユニットに１６階調表示がされる。ラ
イン１０４と１０６のパラレルデジタルビデオデータは
同一値である必要があり、ファンジョン的には第２図に
示す例とかわりはない。According to the four analog interface circuits shown in FIG. 1, the number of signal lines can be reduced without increasing the switching speed. That is, a serial digital video data signal (line 103) which is a 4-bit gradation signal for each pixel sent from the display controller 8
) is converted by the serial-parallel converter 9 into [4 consecutively arranged pixels] x [4-bit gradation] - 16-bit video data. This parallel digital video data line 104 is converted into an analog signal with 16 gradation levels in the D/A converter 10, and the parallel analog video data signal line ( line 105). This signal line is connected to the plasma display unit 7, and the A/D converter 11 converts the original parallel digital video data (line 104
) is converted into the same data as 16-gradation display on the plasma display unit through line 106. The parallel digital video data on lines 104 and 106 must have the same value, and the functionality is the same as the example shown in FIG.
この方式ではスイッチングスピードが上がることはなく
、ユニット間信号線本数が減少する。This method does not increase switching speed and reduces the number of signal lines between units.
尚、本発明は、インタフェース信号線数を大きくできず
、電波輻射問題がきびしいデジタル信号通信分野全てに
同様の方法にて応用できる。The present invention can be similarly applied to all fields of digital signal communication where the number of interface signal lines cannot be increased and radio wave radiation problems are severe.
以上説明の様にプラズマデイスプレィデータをアナログ
データで転送することにより以下に列挙する効果が得ら
れる。As explained above, by transferring plasma display data as analog data, the following effects can be obtained.
（１） インタフェース信号線本数を削減できる。(1) The number of interface signal lines can be reduced.
（２） 転送スピードを上げる必要がなく、従来の様
に電波輻射が大きくなる事はない。(2) There is no need to increase the transfer speed, and radio wave radiation does not increase as compared to conventional methods.
（３） 転送スピードを上げる必要が無く、インタフ
ェース回路を高速化せずに高階調のサポートが可能とな
る。(3) There is no need to increase the transfer speed, and high gradation can be supported without increasing the speed of the interface circuit.
第１図は本発明の実施例を示すブロック図、第２図、第
３図は従来例を示すブロック図である。
６・・・デイスプレィコントローラ本体、７・・・プラ
ズマディスプレイユニット、８・・・デイスプレィコン
トローラ、９・・・シリアルパラレル変換器、１０・・
・Ｄ／Ａコンバータ、１１・・・Ａ／Ｄコンバータ。
出願人代理人 弁理士 鈴江武彦
第１図
第２図
第３図FIG. 1 is a block diagram showing an embodiment of the present invention, and FIGS. 2 and 3 are block diagrams showing a conventional example. 6...Display controller main body, 7...Plasma display unit, 8...Display controller, 9...Serial parallel converter, 10...
- D/A converter, 11... A/D converter. Applicant's agent Patent attorney Takehiko Suzue Figure 1 Figure 2 Figure 3
Claims (1)
ェースケーブルを介して接続されるディスプレイシステ
ムにおいて、上記コントローラにより生成されるディジ
タルデータをアナログデータに変換する上記コントロー
ラ内蔵のＤ／Ａコンバータと、上記インタフェースケー
ブルを介して供給されるアナログデータをディジタルデ
ータに変換する上記ディスプレイユニット内蔵のＡ／Ｄ
コンバータとを具備することを特徴とするアナログイン
タフェースディスプレイ。In a display system in which a display unit and its controller are connected via an interface cable, a D/A converter built into the controller that converts digital data generated by the controller into analog data, and a D/A converter that is supplied via the interface cable. The A/D built into the display unit converts analog data into digital data.
An analog interface display characterized by comprising a converter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63014639A JP2693463B2 (en) | 1988-01-27 | 1988-01-27 | Electronics |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63014639A JP2693463B2 (en) | 1988-01-27 | 1988-01-27 | Electronics |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01191194A true JPH01191194A (en) | 1989-08-01 |
| JP2693463B2 JP2693463B2 (en) | 1997-12-24 |
Family
ID=11866769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63014639A Expired - Fee Related JP2693463B2 (en) | 1988-01-27 | 1988-01-27 | Electronics |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2693463B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11964498B2 (en) | 2019-08-15 | 2024-04-23 | Hewlett-Packard Development Company, L.P. | Printers |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100825499B1 (en) * | 2001-08-11 | 2008-04-25 | 엘지전자 주식회사 | Portable electronic appliances |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5779893U (en) * | 1980-10-31 | 1982-05-17 | ||
| JPS625340U (en) * | 1985-06-27 | 1987-01-13 | ||
| JPH01118196A (en) * | 1987-10-31 | 1989-05-10 | Toshiba Corp | Display data transfer system for plasma display |
-
1988
- 1988-01-27 JP JP63014639A patent/JP2693463B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5779893U (en) * | 1980-10-31 | 1982-05-17 | ||
| JPS625340U (en) * | 1985-06-27 | 1987-01-13 | ||
| JPH01118196A (en) * | 1987-10-31 | 1989-05-10 | Toshiba Corp | Display data transfer system for plasma display |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11964498B2 (en) | 2019-08-15 | 2024-04-23 | Hewlett-Packard Development Company, L.P. | Printers |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2693463B2 (en) | 1997-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7518600B2 (en) | Connector and apparatus of driving liquid crystal display using the same | |
| AU717386B2 (en) | Data transfer method, display driving circuit using the method, and image display apparatus | |
| US5712651A (en) | Apparatus for performing a full-color emulation on the TFT display device | |
| US5986641A (en) | Display signal interface system between display controller and display apparatus | |
| JP2000152130A (en) | Flat plate display system and its image signal interface device and method | |
| KR100430097B1 (en) | Driving Circuit of Monitor for Liquid Crystal Display | |
| KR100471057B1 (en) | portable computer and method for reproducing video signal on screen thereof | |
| US6151002A (en) | Display device and converting apparatus thereof | |
| KR100423135B1 (en) | Lcd module using low-voltage differential signaling and system thereof | |
| JPH01191194A (en) | Analog interface display | |
| KR100293523B1 (en) | Lcd | |
| US7334057B2 (en) | Method and device for transmission of video data | |
| JP2693458B2 (en) | Electronic device and display data transfer method | |
| JP2645036B2 (en) | Electronic device and display data transfer method | |
| US20060284875A1 (en) | Digital video data transmitting apparatus and display apparatus | |
| JP3347570B2 (en) | Image display method and apparatus, and data transmission method | |
| KR0171373B1 (en) | Multimedia i/o method and apparatus having client server construction | |
| CN219246357U (en) | Time sequence controller, display system and terminal equipment | |
| KR20020059552A (en) | Computer system | |
| KR20000065961A (en) | Interface module for data transfer between PC and monitor system | |
| JPH08179740A (en) | Method for transmitting image data and image display device | |
| JPH08179265A (en) | Liquid crystal display device and interface method therefor | |
| KR100448939B1 (en) | Resolution transform circuit of liquid crystal display device, especially implementing multi-synch | |
| JP2000276116A (en) | Display device | |
| KR940008863B1 (en) | Connecting apparatus for vga |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |