JPH01180069A - Device for extracting image feature - Google Patents
Device for extracting image featureInfo
- Publication number
- JPH01180069A JPH01180069A JP63004314A JP431488A JPH01180069A JP H01180069 A JPH01180069 A JP H01180069A JP 63004314 A JP63004314 A JP 63004314A JP 431488 A JP431488 A JP 431488A JP H01180069 A JPH01180069 A JP H01180069A
- Authority
- JP
- Japan
- Prior art keywords
- hadamard
- transform
- image
- binarizing
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000605 extraction Methods 0.000 claims abstract description 9
- 230000009466 transformation Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000002457 bidirectional effect Effects 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Image Analysis (AREA)
Abstract
Description
【発明の詳細な説明】
〔分 野〕
本発明は画像特徴抽出装置、特に画像のアダマール変換
を求め、変換の値によって画像の性質を認識する画像特
徴抽出装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field] The present invention relates to an image feature extraction device, and more particularly to an image feature extraction device that obtains a Hadamard transform of an image and recognizes the properties of the image based on the values of the transform.
従来、この種の装置は画像データを多値のまま、はとん
どの例では8ビット/画素扱っていた。従って、装置規
模が大きくなるという理由で、専用のハードウェアを用
いた装置を作成せず、計算機ソフトウェアにより実現さ
れていた。すなわち、処理時間が長く、実時間処理がで
きない画像および変換像を記憶する巨大なメモリが必要
であるという欠点があった。Conventionally, this type of device has handled image data as multivalued data, in most cases 8 bits/pixel. Therefore, since the scale of the device would be large, the device was not created using dedicated hardware, but was realized using computer software. That is, there are disadvantages in that the processing time is long and a huge memory is required to store images and converted images that cannot be processed in real time.
本発明は上述従来例の欠点を除去し、実時間処理を可能
とし、巨大メモリを必要とせずに処理可能とし、さらに
回路が簡単でハードウェア化が容易な画像特徴抽出装置
の提供を目的としている。The present invention aims to provide an image feature extraction device that eliminates the drawbacks of the above-mentioned conventional examples, enables real-time processing, can perform processing without requiring a huge memory, and has a simple circuit and is easy to implement in hardware. There is.
第1図は本発明の実施例で、101は画像2値化器、1
02は2値画像データバッファ、103はアダマール変
換器、104は特徴抽出器である。以下第1図に従って
説明する。図示しないスキャナによってサンプリングさ
れデジタル信号化された画像データ151は画像2値化
器101によって2値化される。FIG. 1 shows an embodiment of the present invention, in which 101 is an image binarizer;
02 is a binary image data buffer, 103 is a Hadamard transformer, and 104 is a feature extractor. This will be explained below with reference to FIG. Image data 151 sampled by a scanner (not shown) and converted into a digital signal is binarized by an image binarizer 101.
2値化されたデータ152は2値画像データバッファ1
02によってm本の主走査分が同時に読み出し可能にな
るように一時蓄えられる。m本(mビット)の画像デー
タ153がアダマール変換器103に入力され、副走査
方向m画素、主走査方向n画素の2値画像に対するアダ
マール変換154が生成される。アダマール変換154
は特徴抽出器104に入力され、アダマール変換154
の一部に対し、2値化・論理演算を行い、特徴155を
出力する。以下各部について詳細に説明する。Binarized data 152 is stored in binary image data buffer 1.
02, data for m main scans are temporarily stored so that they can be read simultaneously. m pieces (m bits) of image data 153 are input to the Hadamard transformer 103, and a Hadamard transform 154 is generated for a binary image of m pixels in the sub-scanning direction and n pixels in the main scanning direction. Hadamard transformation 154
is input to the feature extractor 104 and the Hadamard transform 154
Binarization and logical operations are performed on a portion of , and a feature 155 is output. Each part will be explained in detail below.
第2図は、画像2値化器の実施例のブロック図である。FIG. 2 is a block diagram of an embodiment of an image binarizer.
201は信号を鈍化させる平滑器、202は信号遅延器
で、203は比較器である。第2図に従って説明する。201 is a smoother that blunts the signal, 202 is a signal delay device, and 203 is a comparator. This will be explained according to FIG.
図示しないスキャナによってデジタル化された信号15
1は信号平滑器2011および信号遅延器202に入力
される。信号平滑器内部では、ここでは詳述しないが、
たとえば第8図に示すような3×3のマスクを用いて2
次元コンボルー゛ジョンを行い信号を鈍化させる。一方
、信号遅延器202は、平滑化に要した時間だけ信号を
遅延させ、平滑化信号252と遅延した原信号253と
が画像の座標に対して同じ位置になるようにする。以上
のようにして2つの信号252と253とが生成され、
比較器203に入力される。比較器では信号253が信
号252より大のとき1、それ以外のとき0/を2値画
像信号152として出力する。ここでは画像の値が凸で
あるか増加するときlとなるように定義した。Signal 15 digitized by a scanner (not shown)
1 is input to the signal smoother 2011 and the signal delay device 202. Inside the signal smoother, although not detailed here,
For example, using a 3x3 mask as shown in Figure 8,
Performs dimensional convolution to dull the signal. On the other hand, the signal delayer 202 delays the signal by the time required for smoothing, so that the smoothed signal 252 and the delayed original signal 253 are at the same position with respect to the coordinates of the image. Two signals 252 and 253 are generated as described above,
It is input to comparator 203. The comparator outputs 1 as the binary image signal 152 when the signal 253 is greater than the signal 252, and 0/ otherwise. Here, it is defined that when the value of the image is convex or increasing, it becomes l.
2値画像信号152は2値画像バッファ102によって
副走査方向m画素が同時に参照できるようにバッファさ
れる。主走査方向n画素、副走査方向m画素都合mXn
画素から成る部分画像ブロックの2値部分画像データ1
53がアダマール変換器103に入力され、アダマール
変換154が生成される。第3図は上に述べた過程の説
明図で、301は原画像、302は原画像の拡大表示、
303はそのアダマール変換を示したものである。30
4.306は各々1つのmXn部分画像ブロックを示し
ており、305゜307は各々304,306に対応し
たアダマール変換を示している。351は画像スキャン
の主走査方向、352は画像スキャンの副走査方向であ
る。第3図に従って説明する。画像301の内の1つの
m x n部分画像ブロック306が第3図には図示し
ないアダマール変換器に入力され、アダマール変換30
7を得る。次にm X n部分画像ブロック304が処
理され、アダマール変換305を得る。以下このように
部分画像ブロック単位でラスクスキャンされ、全体の画
像が処理される。以下1つのm X n部分画像ブロッ
クの処理について説明する。第4図はアダマール変換器
103の実施例のブロック図を示す。第4図において、
401はアダマール係数発生器、402は(増・減可能
な)双方向カウンタ、403は並列・直列変換器、40
4は直列・並列変換器である。2値画像バッファメモリ
102からの1つの部分画像ブロックデータ153は、
lブロック処理開始信号458により並列直列変換器4
03にラッチされる。次に、又は同時にカウンタクリア
信号455により、並列・直列変換器403.アダマー
ル係数発生器4o1.双方向カウンタ402が初期状態
にされる。画素クロック454の1サイクルで並列・直
列変換器403がら1画素(1ビツト)のデータ451
、アダマール係数発生器401から1ビツトの係数デー
タ456が読み出され、双方向カウンタ402に入力さ
れる。双方向カウンタ402は下の第1表に示す動作を
するカウンタで、
画素クロック454のmXnサイクルで1つのアダマー
ル変換が生成される。ここでアダマール係数について説
明する。本実施例に用いているアダマール係数は2つの
特殊性を有している。1つは1.−1のかわりに1.0
を用いていること、他は2次元のアダマール変換を容易
にするため、2つのアダマール行列の直積を生成するこ
とである。第9図に8次のアダマール行列の実施例を挙
げる。本発明に用いるアダマール係数はそれをHC−と
書くと(H” (+、 1)は第9図から類推できるよ
うにm次アダマール行列のl、J要素)
HC−a、Lk、l) =H”(1,i)■H”(k、
g 、■はEXCLUCIVE OR。The binary image signal 152 is buffered by the binary image buffer 102 so that m pixels in the sub-scanning direction can be referenced simultaneously. n pixels in the main scanning direction, m pixels in the sub-scanning direction (mXn)
Binary partial image data 1 of partial image block consisting of pixels
53 is input to the Hadamard transformer 103, and a Hadamard transform 154 is generated. FIG. 3 is an explanatory diagram of the process described above, in which 301 is the original image, 302 is an enlarged display of the original image,
303 shows the Hadamard transformation. 30
4.306 each indicate one mXn partial image block, and 305.degree. 307 indicate Hadamard transforms corresponding to 304 and 306, respectively. 351 is the main scanning direction of the image scan, and 352 is the sub-scanning direction of the image scan. This will be explained according to FIG. One m x n partial image block 306 of the image 301 is input to a Hadamard transformer, not shown in FIG.
Get 7. The m×n subimage block 304 is then processed to obtain the Hadamard transform 305. Thereafter, the rask scan is performed in units of partial image blocks in this manner, and the entire image is processed. The processing of one m x n partial image block will be described below. FIG. 4 shows a block diagram of an embodiment of the Hadamard transformer 103. In Figure 4,
401 is a Hadamard coefficient generator, 402 is a bidirectional counter (which can be increased or decreased), 403 is a parallel/serial converter, 40
4 is a serial/parallel converter. One partial image block data 153 from the binary image buffer memory 102 is
The parallel to serial converter 4 is activated by the l block processing start signal 458.
It is latched to 03. Then, or simultaneously, the counter clear signal 455 causes the parallel-to-serial converter 403 . Hadamard coefficient generator 4o1. Bidirectional counter 402 is initialized. One pixel (1 bit) of data 451 is output from the parallel/serial converter 403 in one cycle of the pixel clock 454.
, 1-bit coefficient data 456 is read out from Hadamard coefficient generator 401 and input to bidirectional counter 402 . The bidirectional counter 402 operates as shown in Table 1 below, and one Hadamard transform is generated in mXn cycles of the pixel clock 454. Here, the Hadamard coefficient will be explained. The Hadamard coefficient used in this embodiment has two special characteristics. One is 1. 1.0 instead of -1
The other is to generate a direct product of two Hadamard matrices to facilitate the two-dimensional Hadamard transformation. FIG. 9 shows an example of an 8th order Hadamard matrix. The Hadamard coefficient used in the present invention is written as HC- (H" (+, 1) is the l, J element of the m-dimensional Hadamard matrix as can be inferred from Figure 9) HC-a, Lk, l) = H”(1,i)■H”(k,
g, ■ are EXCLUSIVE OR.
と書ける。第4図におけるアダマール係数発生器401
に入力されている信号452.453は各々上述した式
のi、 lに相当し、これは主走査方向のシーケンシ
−β、副走査方向のシーケンシ−1のアダマール係数を
生成するパラメータである。上述した式のL kに相当
するものは画素クロック454によって対応する2次元
画像と演算されることによって縮退している。以上で双
方向カウンタ402に、信号452゜453によって指
示されるシーケンシ−のアダマール変換457が生成さ
れることを説明した。アダマール変換457は、直列・
並列変換器404に入力され、2次元のアダマール変換
器てが求まるとアダマール変換154として出力される
。以上の説明ではパラメタ452,453についてその
生成装置を明らかにしなかったが、カウンタで構成でき
ることは明らかであろう。以上であるm x nの部分
画像に対し、アダマール変換が求まった。第5図はアダ
マール変換を模式的に図示したもので、hi(i、j)
は副走査・主走査各々の方向のシーケンシ−がi、jで
あるアダマール変換の要素を示しており、ハツチングし
た要素は値の絶対値が大きいことを示している。It can be written as Hadamard coefficient generator 401 in FIG.
Signals 452 and 453 inputted to the above correspond to i and l in the above-mentioned equations, respectively, and these are parameters for generating Hadamard coefficients for sequence -β in the main scanning direction and sequence -1 in the sub-scanning direction. The value corresponding to Lk in the above equation is degenerated by being calculated with the corresponding two-dimensional image using the pixel clock 454. It has been explained above that the bidirectional counter 402 generates the Hadamard transform 457 of the sequence indicated by the signals 452 and 453. Hadamard transform 457 is a series
It is input to a parallel converter 404, and when a two-dimensional Hadamard transform is determined, it is output as a Hadamard transform 154. Although the generation device for the parameters 452 and 453 was not made clear in the above description, it is clear that they can be configured by counters. The Hadamard transform was found for the above m x n partial image. Figure 5 schematically shows the Hadamard transformation, where hi (i, j)
indicates elements of Hadamard transform whose sequences in the sub-scanning and main-scanning directions are i and j, respectively, and hatched elements indicate that the absolute value of the value is large.
以下、m=8.n=32として特徴抽出の説明をする。Hereinafter, m=8. Feature extraction will be explained assuming n=32.
第5図は同時に、文字線画像に対するアダマール変換の
1例を示している。また、一方第6図は同様にアダマー
ル変換であるが、100線/インチ、45度の網点画像
に対するアダマール変換の1例を示している。第5図、
第6図共アダマール変換要素の絶対値が20より大のと
きハツチング、20以下のとき白で図示している。明ら
かな差異が認められる。FIG. 5 also shows an example of Hadamard transform for character line images. On the other hand, FIG. 6 shows an example of Hadamard transform for a 100 lines/inch, 45 degree halftone image. Figure 5,
In both FIG. 6, when the absolute value of the Hadamard transform element is greater than 20, it is shown by hatching, and when it is less than 20, it is shown in white. A clear difference is observed.
本実施例ではこの差異を以下のようにまとめている。In this embodiment, these differences are summarized as follows.
1.7ダマール変換の要素の絶対値が40より大のとき
1.40以下のとき0/となる地図をっ(す、前もって
決定したマスクAと要素毎に論理積演算をする。結果が
全て0/でなければ対応する部分画像ブロックは網点と
認める。1.7 When the absolute value of the element of Damard transform is greater than 40, the map becomes 0/ when it is less than 1.40. If it is not 0/, the corresponding partial image block is recognized as a halftone dot.
2、アダマール変換の要素の絶対値が20より大のとき
1.20以下のとき0/となる地図をっ(す、前もって
決定したマスクBと要素毎AND演算をする。結果が全
て0/でなければ対応する部分画像ブロックは網点と認
める。2. When the absolute value of the elements of the Hadamard transform is greater than 20, create a map that becomes 0/ when it is less than or equal to 1.20. If not, the corresponding partial image block is recognized as a halftone dot.
マスクA、マスクBの実施例を第7図に示す。Examples of masks A and B are shown in FIG.
ここで701がマスクA、702がマスクBである。Here, 701 is mask A, and 702 is mask B.
第10図に以上説明した特徴抽出の実施例を示す。FIG. 10 shows an embodiment of the feature extraction described above.
第10図において、1001は並列直列変換器、100
2はマスクA発生器、1003はマスクB発生器、10
04゜10051i比較器、1oo6,1oo7ハAN
D回路、1008はOR回路、1009はDフリップフ
ロップである。In FIG. 10, 1001 is a parallel-serial converter, 100
2 is a mask A generator, 1003 is a mask B generator, 10
04゜10051i comparator, 1oo6, 1oo7haAN
A D circuit, 1008 is an OR circuit, and 1009 is a D flip-flop.
lブロック開始信号458により並列直列変換器100
1にアダマール変換がラッチされる。同時に、マス・
り発生器1002.1003が初期化され、フリップフ
ロップ1009がクリアされる。画素クロック454の
1サイクルで、アダマール変換の1要素が読み出され、
信号1051となッテ比較器1004. 10051:
m入力され、各々しきい値40.20で2値化される。l block start signal 458 causes parallel to serial converter 100
The Hadamard transform is latched at 1. At the same time, mass
The reset generators 1002, 1003 are initialized and the flip-flop 1009 is cleared. One element of the Hadamard transform is read out in one cycle of the pixel clock 454,
Signal 1051 and comparator 1004. 10051:
m inputs, each of which is binarized with a threshold value of 40.20.
このとき、信号1051の絶対値が比較に使われる。At this time, the absolute value of signal 1051 is used for comparison.
2値化された信号1054.1055は各々マスクAの
要素1052、?7. りB (7)要素1053 ト
AND演算され、0RI008を通ってフリップフロッ
プ1009に記憶される。このときm X nこの要素
の内−つでも網点と判断させる要素があれば1009は
1にセットされたままO/にされることはない。以上説
明したように、m X r(画素の部分画像ブロックに
対し、かかる画像ブロックが網点の特徴を有しているか
否かを逐次求めることができる。Binarized signals 1054 and 1055 are elements 1052 and ? of mask A, respectively. 7. (7) Element 1053 is ANDed and stored in flip-flop 1009 through 0RI008. At this time, if there is any element among the elements mXn that is determined to be a halftone dot, 1009 remains set to 1 and is not changed to O/. As explained above, it is possible to sequentially determine for a partial image block of m x r (pixels) whether or not the image block has the characteristic of a halftone dot.
前記説明した実施例は総てハードウェア回路を用いて構
成されていたが、この総て、あるいは−部をコンピュー
タ及びソフトウェアによって置き換えることが可能で、
特に特徴抽出器104はマスクA、マスクB及びしきい
値を変化できるように構成すれば、特殊なパタンの抽出
、限られた線数。Although all of the embodiments described above are constructed using hardware circuits, it is possible to replace all or part thereof with a computer and software.
In particular, if the feature extractor 104 is configured so that mask A, mask B, and threshold values can be changed, special patterns can be extracted and the number of lines is limited.
角度を持つ網点画像のみを抽出することも可能である。It is also possible to extract only halftone images with angles.
以上説明したように、2値化した画像データの部分小領
域のアダマール変換を求め、特徴を抽出するという構成
で、画像が網点画像であったか否がを認識することがで
き、画像処理を容易にするという効果がある。As explained above, by calculating the Hadamard transform of a partial small area of binarized image data and extracting the features, it is possible to recognize whether or not the image is a halftone image, which facilitates image processing. It has the effect of making
第1図は本発明の実施例の全体ブロック図、第2図は画
像2値化器の実施例、第3図は本実施例のアダマール変
換処理を説明した図、第4図はアダマール変換器の実施
例のブロック図、第5図、第6図はアダマール変換を2
次元表示した図、第7図は特徴抽出に用いるマスクを示
す図、第8図は画像2値化器に用いるコンポルージョン
核の例を示す図、第9図はアダマール変換行列の例を示
す図、第10図は特徴抽出器の実施例の回路図である。Fig. 1 is an overall block diagram of an embodiment of the present invention, Fig. 2 is an embodiment of an image binarizer, Fig. 3 is a diagram explaining Hadamard transform processing of this embodiment, and Fig. 4 is a Hadamard transform. 5 and 6 are block diagrams of the embodiment of the Hadamard transform.
Figure 7 shows a mask used for feature extraction; Figure 8 shows an example of a convolution kernel used in an image binarizer; Figure 9 shows an example of a Hadamard transformation matrix. , FIG. 10 is a circuit diagram of an embodiment of a feature extractor.
Claims (1)
対するアダマール変換を求めるアダマール変換手段と、
アダマール変換による特徴抽出を行う特徴抽出手段から
成る画像特徴抽出装置。Binarization means for binarizing image data; Hadamard transformation means for performing Hadamard transformation on the binarized data;
An image feature extraction device comprising feature extraction means for extracting features by Hadamard transformation.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63004314A JPH01180069A (en) | 1988-01-11 | 1988-01-11 | Device for extracting image feature |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63004314A JPH01180069A (en) | 1988-01-11 | 1988-01-11 | Device for extracting image feature |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01180069A true JPH01180069A (en) | 1989-07-18 |
Family
ID=11581016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63004314A Pending JPH01180069A (en) | 1988-01-11 | 1988-01-11 | Device for extracting image feature |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01180069A (en) |
-
1988
- 1988-01-11 JP JP63004314A patent/JPH01180069A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5034806A (en) | Image processing apparatus and method | |
JP2967014B2 (en) | Image processing device | |
US6310970B1 (en) | Defining surfaces in border string sequences representing a raster image | |
JP2967011B2 (en) | Image processing method and apparatus | |
JPH0134496B2 (en) | ||
JPH04294166A (en) | Image processor | |
JPH01180069A (en) | Device for extracting image feature | |
JP2621868B2 (en) | Image feature extraction device | |
JPH07118002B2 (en) | Image processing device | |
JP2575641B2 (en) | Image editing processing method | |
JP2938217B2 (en) | Image processing device | |
JP2653781B2 (en) | Image editing processing method | |
JP2839578B2 (en) | Image data input processing device | |
JP2862498B2 (en) | Image processing method | |
JPS6074092A (en) | Extracting circuit of contour shape information | |
JP3371373B2 (en) | Image generation method and image generation neural circuit | |
JPH0225223B2 (en) | ||
JP2641432B2 (en) | Interface device | |
JPS63102467A (en) | Converting device for resolution of picture data | |
JP2861845B2 (en) | Image scanner with outline function | |
JPH03269773A (en) | Picture element/vector converter and converting method | |
JPS61115176A (en) | Binary image processing device | |
JPH01219961A (en) | Coordinate transforming method for image | |
JPH0213876B2 (en) | ||
JPH02288668A (en) | Picture element density conversion processor |