JPH01177237A - Two-way multiple connecting system - Google Patents

Two-way multiple connecting system

Info

Publication number
JPH01177237A
JPH01177237A JP64188A JP64188A JPH01177237A JP H01177237 A JPH01177237 A JP H01177237A JP 64188 A JP64188 A JP 64188A JP 64188 A JP64188 A JP 64188A JP H01177237 A JPH01177237 A JP H01177237A
Authority
JP
Japan
Prior art keywords
terminal
information
address
time slot
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP64188A
Other languages
Japanese (ja)
Inventor
Hiroshi Yanagi
柳 宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP64188A priority Critical patent/JPH01177237A/en
Publication of JPH01177237A publication Critical patent/JPH01177237A/en
Pending legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

PURPOSE:To provide customers with high-level broadcasting services by transmitting information from a broadcast receiving terminal to a broadcasting service providing terminal by using the down-transmission line of the same circuit while services are provided in the form of broadcast. CONSTITUTION:When optional ones of the integers from 1 to N are designated as J and K, #J is written in the address #K of a readout controlling memory 6 and xsiJ is written in the address other than xsiK of the memory 6 while a controller 7 is controlled. Therefore, the terminal 9 of xsiK can transmit information in the form of broadcast to another terminal by using an up-transmission line (in the direction toward the multiple separator from the terminal in the figure) and information can be transmitted from the terminal 9 of xsiV to the terminal 9 of #K by using the down-transmission line (in the direction toward the terminal from the multiple separator in the figure) of the same circuit. Therefore, high-level broadcasting services can be provided utilizing two-way communication.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、時間スイッチを有するディジタル交換装置を
用いた接続制御方式に関するものであり、更に詳しくは
、該ディジタル交換装置に収容された複数端末の中の成
る一つの特定端末(以下、端末Aという)からの情報を
、該端末Aを除(他の複数の端末へ放送的に伝達し、同
時に、端末Aを除(他の複数の端末の中の成る一つの特
定端末(以下、端末Bという)からの情報を、前記端末
Aに伝達することを可能にする双方向多重接続方式%式
% 〔従来の技術〕 第3図は従来の多重接続方式を示す説明図である。同図
において、■は入データハイウェイ、2は出データハイ
ウェイ、3はデータハイウェイのタイムスロット位置の
入れ替えを行う時間スイッチ、4は多重分離装置、5は
データハイウェイ上のタイムスロット内容を記憶するタ
イムスロットメモリ、6はタイムスロットメモリ5の読
み出しアドレスを出力する読み出し制御メモリ、7は読
み出し制御メモリ6への書き込み内容を制御する制御装
置、8はクロック、9は端末である。時間スイッチ3は
タイムスロットメモリ5と読み出し制御メモリ6により
構成されており、この時間スイッチ3と制御装置7とに
よりディジタル交換装置が構成されている。またISは
入データハイウェイ1上の信号フォーマットを示し、2
Sは出データハイウェイ2上の信号フォーマットを示し
ている。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a connection control method using a digital switching device having a time switch, and more specifically, to a connection control method using a digital switching device having a time switch, and more specifically, to a connection control method using a digital switching device having a time switch. Information from one specific terminal (hereinafter referred to as terminal A) among the terminals is broadcast to multiple other terminals excluding terminal A, and at the same time, information is transmitted to multiple other terminals excluding terminal A (hereinafter referred to as terminal A). A bidirectional multiple access system that allows information from one specific terminal (hereinafter referred to as terminal B) to be transmitted to the terminal A [Prior art] Fig. 3 shows a conventional It is an explanatory diagram showing a multiple access system. In the same figure, ■ is an incoming data highway, 2 is an outgoing data highway, 3 is a time switch for changing the time slot position of the data highway, 4 is a demultiplexing device, and 5 is a data highway. a time slot memory for storing the contents of time slots on the highway; 6 a read control memory for outputting the read address of the time slot memory 5; 7 a control device for controlling the contents written to the read control memory 6; 8 a clock; 9 is a terminal.The time switch 3 is composed of a time slot memory 5 and a read control memory 6, and the time switch 3 and the control device 7 constitute a digital switching device.The IS is an input data highway 1. Showing the signal format above, 2
S indicates the signal format on the output data highway 2.

#1から#N (Nは任意の整数)はデータハイウェイ
上の信号フォーマットにおけるタイムスロット位置を示
し、AからNはそれぞれのタイムスロット位置にある情
報内容である。
#1 to #N (N is an arbitrary integer) indicate the time slot positions in the signal format on the data highway, and A to N are the information contents at the respective time slot positions.

端末9からの情報は、多重分離装置4で入データハイウ
ェイ1上に多重化される。この時、各端末の情報はデー
タハイウェイ上の各タイムスロットに多重化される。す
なわち、多重分離装置4上のアドレス#1の端末の送出
情報は、入データハイウェイ1上の#1のタイムスロッ
トに、アドレス#2の端末の送出情報は、#2のタイム
スロットに、順次多重化されていく。その多重化された
様子は信号フォーマットISに見られる通りである。
Information from the terminal 9 is multiplexed onto the input data highway 1 by the demultiplexer 4 . At this time, information from each terminal is multiplexed into each time slot on the data highway. That is, the transmission information of the terminal with address #1 on the demultiplexer 4 is sequentially multiplexed into the #1 time slot on the input data highway 1, and the transmission information of the terminal with address #2 is sequentially multiplexed into the #2 time slot. becoming more and more The multiplexed state is as seen in the signal format IS.

入データハイウェイ1上の各タイムスロット位置の情報
は、クロック8に従いシーケンシャルにタイムスロット
メモリ5に書き込まれる。すなわち、1からNまでの整
数のうち任意の整数を■とすると、タイムスロットメモ
リ5の#Iのアドレスには端末#■の情報内容が書き込
まれるという具合である。
Information on each time slot position on the input data highway 1 is sequentially written into the time slot memory 5 according to the clock 8. That is, if an arbitrary integer from among the integers 1 to N is ``■'', the information content of the terminal #■ is written to the address #I of the time slot memory 5.

一方、タイムスロットメモリ5の読み出しアドレスは、
読み出し制御メモリ6からの読み出し内容で指定され、
読み出し制御メモリ6からの読み出し内容はクロック8
に従い、#1.#2.・・・・・・。
On the other hand, the read address of the time slot memory 5 is
specified by the read content from the read control memory 6,
The read contents from the read control memory 6 are clocked by the clock 8.
According to #1. #2. .......

#Nの順にシーケンシャルに指定され読み出される。They are sequentially designated and read out in the order of #N.

ここで、制御装置7を制御して、読み出し制御メモリ6
の各アドレスにすべて#Kを書き込んでおくと、出デー
タハイウェイ2の内容は信号フォーマット2Sに見られ
るように、すべてのタイムスロット位置にKが読み出さ
れたものとなる。
Here, the control device 7 is controlled to read the control memory 6.
If #K is written to all addresses, the contents of the output data highway 2 will be K read out to all time slot positions, as seen in signal format 2S.

出データハイウェイ2は、多重分離装置4で、前述の多
重化と逆の方法で、タイムスロット位置の順に順次分離
されていく。すなわち、出データハイウェイ2上の#1
のタイムスロット位置の情報は多重分離装置4上のアド
レス#1の端末に、#2のタイムスロット位置の情報は
アドレス#2の端末に、順次分離されていく。
The output data highway 2 is sequentially demultiplexed by the demultiplexer 4 in the order of time slot positions in a manner opposite to the multiplexing described above. That is, #1 on outgoing data highway 2
The information on the time slot position is sequentially demultiplexed to the terminal with address #1 on the demultiplexer 4, and the information on the time slot position #2 is sequentially demultiplexed to the terminal with address #2.

したがって、#にの端末から送出された情報は、本交換
装置を経由して他の全ての端末に伝達されることになる
Therefore, the information sent from the terminal # will be transmitted to all other terminals via this switching device.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかし、この方式では、出データハイウェイ2上の#に
のタイムスロット位置にはKが読み出されるため、#に
の端末9の下り(図で、多重分離装置4から端末9へ向
かう方向)伝達路には、上り伝達路と同じ情報が折り返
し伝送され、#にの端末9は自分が送出した情報をその
まま受信するだけであるから、余り意味がなく、下り伝
達路を有効に活用していなかったと云える。
However, in this method, since K is read out at the time slot position # on the outgoing data highway 2, the downstream transmission path of the terminal 9 at # (in the direction from the demultiplexer 4 to the terminal 9 in the figure) , the same information as on the upstream transmission path is transmitted in return, and terminal 9 at # only receives the information that it sent out as is, so it is meaningless, and the downstream transmission path was not used effectively. I can say that.

このように、従来の多重接続方式は、基本的に片方向の
伝達方式であり、下り伝達路を活用した双方向通信は提
供していなかった。
As described above, the conventional multiple access system is basically a unidirectional transmission system, and does not provide bidirectional communication using downlink transmission paths.

本発明の目的は、多重接続機能を実現するとともに、従
来使用されていなかった同一回線内の下り(時間スイッ
チから端末の方向)伝達路を活用した双方向の多重接続
方式、すなわち#にの端末から残りの他の端末へ情報を
伝達するだけでなく、同時に、上記の残りの他の端末の
中の任意の一つの端末から#にの端末への情報伝達をも
行ない得る双方向の多重接続方式を提供することにある
It is an object of the present invention to realize a multiple connection function and to provide a bidirectional multiple connection system that utilizes the downlink transmission path (from the time switch to the terminal) within the same line, which has not been used in the past. A two-way multiple connection capable of not only transmitting information from to the remaining terminals, but also simultaneously transmitting information from any one of the remaining terminals to the terminal. The goal is to provide a method.

〔課題を解決するための手段〕[Means to solve the problem]

上記目的達成のため、本発明では、複数の端末からの各
情報を各アドレスに順次書き込まれるタイムスロットメ
モリと、前記タイムスロットメモリに対してその読み出
しアドレスを供給することにより、8亥タイムスロツト
メモリからそこに書き込まれている各情報を読み出して
前記複数の端末へ向け送出する読み出し制御メモリと、
前記読み出し制御メモリの各アドレスに前記タイムスロ
ットメモリの読み出しアドレスを設定する制御装置と、
から成るディジタル交換装置を用いた接続制御方式にお
いて、前記制御装置による読み出し制御メモリへの読み
出しアドレスの設定の仕方に工夫をこらした。
In order to achieve the above object, the present invention provides a time slot memory in which each piece of information from a plurality of terminals is sequentially written to each address, and an 8 time slot memory by supplying the read address to the time slot memory. a read control memory that reads each piece of information written therein and sends it to the plurality of terminals;
a control device that sets a read address of the time slot memory to each address of the read control memory;
In a connection control method using a digital switching device consisting of the following, we have devised a method for setting a read address in a read control memory by the control device.

〔作用〕[Effect]

上記ディジタル交換装置を用いた接続制御方式において
、前記複数の端末の中の成る一つの特定端末(以下、端
末Aという)からの情報を、該端末Aを除く他の複数の
端末へ放送的に送出し、同時に、端末Aを除く他の複数
の端末の中の成る一つの特定端末(以下、端末Bという
)からの情報を、前記端末Aに送出するように、前記制
御装置が前記読み出し制御メモリの各アドレスに前記タ
イムスロットメモリの読み出しアドレスを設定する。
In the connection control method using the digital switching device described above, information from one specific terminal (hereinafter referred to as terminal A) among the plurality of terminals is broadcast to a plurality of other terminals excluding terminal A. At the same time, the control device controls the readout so that information from one specific terminal (hereinafter referred to as terminal B) among a plurality of other terminals excluding terminal A is sent to the terminal A. A read address of the time slot memory is set in each address of the memory.

〔実施例〕〔Example〕

次に図を参照して本発明の詳細な説明する。 The present invention will now be described in detail with reference to the drawings.

第1図は本発明の一実施例を示す説明図である。FIG. 1 is an explanatory diagram showing one embodiment of the present invention.

同図において、第3図におけるのと同じものには同じ符
号を付しである。第1図に示した構成は、ハード的には
第3図に示した従来の構成と変わる所がない。ただ入デ
ータハイウェイ1上の信号フォーマットISと出データ
ハイウェイ2上の信号フォーマット2Sにおいて、第3
図に示したそれとは相違することが認められるであろう
In this figure, the same parts as in FIG. 3 are given the same reference numerals. The configuration shown in FIG. 1 is similar to the conventional configuration shown in FIG. 3 in terms of hardware. In the signal format IS on the input data highway 1 and the signal format 2S on the output data highway 2, the third
It will be appreciated that it differs from that shown in the figure.

次に回路動作を説明する。端末9からの情報は、多重分
離装置4で入データハイウェイ1上に多重化される。こ
の時、各端末の情報はデータハイウェイ上の各タイムス
ロットに多重化される。すなわち、多重分離装置4上の
アドレス#1の端末の送出情報は、入データハイウェイ
1上の#1のタイムスロットに、アドレス#2の端末の
送出情報は、#2のタイムスロットに、順次多重化され
てい(。入データハイウェイ1上の各タイムスロット位
置の情報は、クロック8に従いシーケンシャルにタイム
スロットメモリ5に書き込まれる。すなわち、1からN
までの数のうち、任意の整数をIとすると、タイムスロ
ットメモリ5の#■のアドレスには端末#Iの情報内容
が書き込まれる。
Next, the circuit operation will be explained. Information from the terminal 9 is multiplexed onto the input data highway 1 by the demultiplexer 4 . At this time, information from each terminal is multiplexed into each time slot on the data highway. That is, the transmission information of the terminal with address #1 on the demultiplexer 4 is sequentially multiplexed into the #1 time slot on the input data highway 1, and the transmission information of the terminal with address #2 is sequentially multiplexed into the #2 time slot. The information of each time slot position on the input data highway 1 is sequentially written into the time slot memory 5 according to the clock 8. That is, from 1 to N
If I is an arbitrary integer among the numbers up to 1, the information content of terminal #I is written to the address #■ of the time slot memory 5.

一方、タイムスロットメモリ5の読み出しアドレスは、
読み出し制御メモリ6からの読み出し内容で指定され、
読み出し制御メモリ6からの読みだし内容はクロック8
に従い、#1.#2.・・・・・・。
On the other hand, the read address of the time slot memory 5 is
specified by the read content from the read control memory 6,
The content read from the read control memory 6 is clocked 8.
According to #1. #2. .......

#Nの順にシーケンシャルに指定される。They are specified sequentially in the order of #N.

ここで、制御装置7を制御して、1からNまでの整数の
うちの任意の整数をJ、にとすると、読み出し制御メモ
リ6のアドレス#Kに#Jを、読み出し制御メモリ6の
#に以外のアドレスに#Kを書き込んでおくと、出デー
タハイウェイ2の内容は信号フォーマット2Sに見られ
るように、#に以外のタイムスロット位置にはKが、#
にのタイムスロット位置にはJが読み出される。
Here, if the control device 7 is controlled and an arbitrary integer from 1 to N is set to J, then #J is set to the address #K of the read control memory 6, and #J is set to the address #K of the read control memory 6. If #K is written to an address other than #, the contents of output data highway 2 will be written as K in the time slot position other than #, as seen in signal format 2S.
J is read out at the time slot position.

出データハイウェイ2は、多重分離袋W4で、前述の多
重化と逆の方法で、タイムスロット位置の順に順次分離
されていく。すなわち、出データハイウェイ2上の#1
のタイムスロット位置の情報は多重分離装置4上のアド
レス#1の端末に、#2のタイムスロット位置の情報は
アドレス#2の端末に、順次分離されていく。したがっ
て、#にの端末から送出された情報は、他の全ての端末
に伝達され、#Jの端末から送出された情報は#にの端
末に伝達されることになる。この接続状況を第2図に示
す。
The output data highway 2 is sequentially separated in the order of time slot positions by the multiplexing/separating bag W4 in a manner opposite to the above-described multiplexing. That is, #1 on outgoing data highway 2
The information on the time slot position is sequentially demultiplexed to the terminal with address #1 on the demultiplexer 4, and the information on the time slot position #2 is sequentially demultiplexed to the terminal with address #2. Therefore, the information sent from the terminal # is transmitted to all other terminals, and the information sent from the terminal #J is transmitted to the terminal #. This connection situation is shown in FIG.

すなわち、制御装置7を制御して、1からNまでの整数
のうち任意の整数をJ、にとすると、読み出し制御メモ
リ6のアドレス#Kに#Jを、読み出し制御メモリ6の
#に以外のアドレスに#Jを書き込むと、#にの端末9
は上り(図中では、端末から多重分離装置の方向)伝達
路を用いて、他の端末に対し放送形式で情報を伝達でき
、同一回線の下り(図中では、多重分離装置から端末の
方向)伝達路を用いて、#Jの端末9から#にの端末9
に情報を伝達することができる。
That is, if the control device 7 is controlled and an arbitrary integer from 1 to N is set to J, address #K of the read control memory 6 is set to #J, and address # of the read control memory 6 is set to other than #. If you write #J in the address, terminal 9 on #
Information can be transmitted in broadcast format to other terminals using the uplink (in the diagram, from the terminal to the demultiplexer) transmission path, and the downlink (in the diagram, from the demultiplexer to the terminal) transmission path to other terminals. ) from the terminal 9 of #J to the terminal 9 of # using the transmission path.
information can be transmitted to.

この様に、読み出し制御メモリ6のアドレス#Kに#J
を書き込むことで、多重接続路と逆方向の通信を同一回
線上で可能とした点が従来の技術と異なる。ここで、#
には任意の整数であるから、すべての端末が放送形サー
ビス提供端末となりえる。また、#Jも任意の整数であ
るから、放送形サービス提供中に任意のひとつの端末か
ら情報受信が可能である。
In this way, #J is set to address #K of read control memory 6.
It differs from conventional technology in that by writing , it is possible to perform multiple connection paths and communication in the opposite direction on the same line. here,#
Since is an arbitrary integer, all terminals can serve as broadcast-type service providing terminals. Further, since #J is also an arbitrary integer, it is possible to receive information from any one terminal while providing a broadcast type service.

第1図に示した状態において、読み出し制御メモリ6の
アドレス#にの内容(図中では#J)だけを書き替えれ
ば、放送形サービスを中断することなく、受信先の端末
を切り替えることができる。
In the state shown in FIG. 1, by rewriting only the contents at address # (#J in the figure) of the read control memory 6, the receiving terminal can be switched without interrupting the broadcast service. .

#にの端末において、これらの二つの通信を組み合わせ
ると、放送に対する受信側の反響を各端末からオンライ
ンで放送側に伝達することや、受信側の各端末からの伝
達情報をそのまま若しくは一部加工して折り返し放送す
るなどの、双方向通信を活用した高度な放送サービスが
提供可能となる。
When these two types of communication are combined on terminals in It becomes possible to provide advanced broadcasting services that utilize two-way communication, such as repeating broadcasts.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、放送形のサービ
スを提供中に、同一回線の下り伝達路を用いて、放送受
信端末から放送サービス提供端末に情報送信が可能とな
るので、通信回線を新たに増設することなく、双方向通
信が可能となり、より高度な放送サービスの提供が可能
となる。
As explained above, according to the present invention, it is possible to transmit information from a broadcast receiving terminal to a broadcast service providing terminal using the downlink transmission path of the same line while providing a broadcast type service. Two-way communication becomes possible without the need for new installations, making it possible to provide more advanced broadcasting services.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示す説明図、第2図は第1
図の実施例において実現する上り、下りルートによる端
末間接続態様の説明図、第3図は従来の多重接続方式を
示す説明図、である。 符号の説明 1・・・入データハイウェイ、2・・・出データハイウ
ェイ、3・・・時間スイッチ、4・・・多重分離装置、
5・・・タイムスロットメモリ、6・・・読み出し制御
メモリ、7・・・制御装置、8・・・クロック、9・・
・端末代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎   清 1T2図 凡fクリ) 一多重g@読路 −ぷ方向r云偉2δ
FIG. 1 is an explanatory diagram showing one embodiment of the present invention, and FIG.
FIG. 3 is an explanatory diagram of a connection mode between terminals by uplink and downlink routes realized in the embodiment shown in the figure, and FIG. 3 is an explanatory diagram showing a conventional multiple access system. Explanation of symbols 1... Input data highway, 2... Output data highway, 3... Time switch, 4... Demultiplexer,
5... Time slot memory, 6... Read control memory, 7... Control device, 8... Clock, 9...
・Terminal agent Patent attorney Akio Namiki Agent Patent attorney Kiyoshi Matsuzaki

Claims (1)

【特許請求の範囲】 1)複数の端末からの各情報を各アドレスに順次書き込
まれるタイムスロットメモリと、前記タイムスロットメ
モリに対してその読み出しアドレスを供給することによ
り、該タイムスロットメモリからそこに書き込まれてい
る各情報を読み出して前記複数の端末へ向け送出する読
み出し制御メモリと、前記読み出し制御メモリの各アド
レスに前記タイムスロットメモリの読み出しアドレスを
設定する制御装置と、から成るディジタル交換装置を用
いた接続制御方式において、 前記複数の端末の中の或る一つの特定端末(以下、端末
Aという)からの情報を、該端末Aを除く他の複数の端
末へ放送的に送出し、同時に、端末Aを除く他の複数の
端末の中の或る一つの特定端末(以下、端末Bという)
からの情報を、前記端末Aに送出するように、前記制御
装置が前記読み出し制御メモリの各アドレスに前記タイ
ムスロットメモリの読み出しアドレスを設定することを
特徴とする双方向多重接続方式。
[Scope of Claims] 1) A time slot memory in which each piece of information from a plurality of terminals is sequentially written to each address; and a read address is supplied to the time slot memory to read the information from the time slot memory there. A digital switching device comprising: a read control memory that reads each written information and sends it to the plurality of terminals; and a control device that sets a read address of the time slot memory to each address of the read control memory. In the connection control method used, information from one specific terminal (hereinafter referred to as terminal A) among the plurality of terminals is broadcasted to a plurality of other terminals excluding terminal A, and the information is simultaneously transmitted. , one specific terminal among multiple terminals other than terminal A (hereinafter referred to as terminal B)
The control device sets a read address of the time slot memory to each address of the read control memory so as to send information from the terminal A to the terminal A.
JP64188A 1988-01-07 1988-01-07 Two-way multiple connecting system Pending JPH01177237A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP64188A JPH01177237A (en) 1988-01-07 1988-01-07 Two-way multiple connecting system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP64188A JPH01177237A (en) 1988-01-07 1988-01-07 Two-way multiple connecting system

Publications (1)

Publication Number Publication Date
JPH01177237A true JPH01177237A (en) 1989-07-13

Family

ID=11479332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP64188A Pending JPH01177237A (en) 1988-01-07 1988-01-07 Two-way multiple connecting system

Country Status (1)

Country Link
JP (1) JPH01177237A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0662053A (en) * 1992-06-18 1994-03-04 Internatl Business Mach Corp <Ibm> Packet transmission system
JP2008236773A (en) * 1996-01-24 2008-10-02 Frederick R Guy Remote learning system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0662053A (en) * 1992-06-18 1994-03-04 Internatl Business Mach Corp <Ibm> Packet transmission system
JP2008236773A (en) * 1996-01-24 2008-10-02 Frederick R Guy Remote learning system

Similar Documents

Publication Publication Date Title
MY119222A (en) Hybrid atm adaptation layer
KR840008241A (en) Non-blocking wide bandwidth system
ES2006601A6 (en) Switching system.
RU2140717C1 (en) Structure of polyfunctional synchronous switch
US5561661A (en) Method for synchronizing redundantly transmitted message cell streams
GB2132455A (en) Communications systems
US5577038A (en) Digital communication path network having time division switches and a cell switch
JPH01177237A (en) Two-way multiple connecting system
US5715251A (en) Local network including concentric main and relief rings
JPH05167549A (en) Control information transmission system for time division multiplex communication system
JP3493221B2 (en) Communications system
JP3009745B2 (en) Method of synchronous exchange of signal information
US6483834B1 (en) System for creating switched virtual circuits to transport information over an ATM network
US20020024701A1 (en) Optical CDMA switch architecture and method
JP2874101B2 (en) Instantaneous interruption channel switching method
JPH0298246A (en) Packet exchange
JP3177829B2 (en) Variable capacity transmission method in time division transmission system
JP3398398B2 (en) Packet copy device
JP2531821B2 (en) DSI device
JP3398678B2 (en) Switching method
JP2000324577A (en) Subscriber signal storing method and subscriber signal transmission and exchange system
JPH01141499A (en) Digital exchange
JPH04277952A (en) Cross-connecter
JPH10285176A (en) Data broadcast system
JPH0113799B2 (en)