JPH01174919A - Equalizing amplifier - Google Patents
Equalizing amplifierInfo
- Publication number
- JPH01174919A JPH01174919A JP33602187A JP33602187A JPH01174919A JP H01174919 A JPH01174919 A JP H01174919A JP 33602187 A JP33602187 A JP 33602187A JP 33602187 A JP33602187 A JP 33602187A JP H01174919 A JPH01174919 A JP H01174919A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- resistor
- condenser
- power supply
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 17
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 230000000903 blocking effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 7
- 101150073536 FET3 gene Proteins 0.000 description 4
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 4
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 241000282472 Canis lupus familiaris Species 0.000 description 1
- 101150015217 FET4 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は通信システム、特に高速デジタル光通信システ
ム等に用いられる受信回路の一部としての、等化増幅器
に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to an equalizing amplifier as part of a receiving circuit used in communication systems, particularly high-speed digital optical communication systems.
（従来の技術）
デジタル通信、特にデジタル光通信システムにおいて、
伝送された波形の符号識別を行うにあたって、その符号
誤り率を小さくする為には、受信回路内の等化回路によ
って受信波形の等化を行う必要がある。(Prior art) In digital communications, especially digital optical communication systems,
In order to reduce the code error rate when performing code identification of the transmitted waveform, it is necessary to equalize the received waveform using an equalization circuit within the receiving circuit.
ところが、光受信回路の周波数特性、或いは情報の伝送
速度は様々である為に、等化回路に要求される周波数特
性も装置によって異なってくる。However, since the frequency characteristics of the optical receiving circuit or the information transmission speed vary, the frequency characteristics required of the equalization circuit also differ depending on the device.
よって等化回路の周波数特性を可変にする事により、光
受信器に、汎用性を持たせる事ができる（例えば、犬用
他“５．６ＧＨｚ超広帯域光受信回路″、昭和６１年度
電子通信学会総合全国大会２５４０）。Therefore, by making the frequency characteristics of the equalization circuit variable, it is possible to make the optical receiver more versatile (for example, "5.6 GHz ultra-wideband optical receiver circuit" for dogs etc., 1988 Institute of Electronics and Communication Engineers) Comprehensive National Convention 2540).
第４図に周波数特性が可変な等化増幅器の例を示す。こ
の等化増幅器は、増幅器としてのＦＥＴＩのソースに抵
抗１２、コンデンサ２３、ダイオード５よりなる等化回
路が接続されており、電源ｖＴの電圧を変化させること
により、ダイオード５の微分抵抗が変わるので、これに
より等化回路としての特性を調節できる、という特徴が
ある。FIG. 4 shows an example of an equalizing amplifier with variable frequency characteristics. In this equalizing amplifier, an equalizing circuit consisting of a resistor 12, a capacitor 23, and a diode 5 is connected to the source of the FETI as an amplifier, and the differential resistance of the diode 5 changes by changing the voltage of the power supply vT. , which allows the characteristics of the equalizer circuit to be adjusted.
（発明が解決しようとする問題点）
従来例の等化増幅器では、ＦＥＴのソースに等化回路を
接続している為、ＦＥＴのアースが不完全であり高周波
発振を起こしやすく、又信号の入力に対して並列につい
ている為、周波数特性の調節可能な範囲が狭いという問
題点がある。(Problems to be Solved by the Invention) In conventional equalizing amplifiers, the equalizing circuit is connected to the source of the FET, so the FET is not fully grounded, which tends to cause high-frequency oscillation, and the signal input There is a problem that the range in which the frequency characteristics can be adjusted is narrow because it is connected in parallel to the .
本発明の目的は、様々な周波数特性を持った光受信器、
或いは様々な情報の伝送速度に対して、もっとも適した
周波数特性に調節でき、なおかつ安定に動作する等化増
幅器を実現する事である。The purpose of the present invention is to provide optical receivers with various frequency characteristics;
Alternatively, it is possible to realize an equalization amplifier that can be adjusted to the most suitable frequency characteristics for various information transmission speeds and that operates stably.
（問題点を解決するための手段）
本発明は、入力側トランジスタの出力端子と出力側トラ
ンジスタの入力端子との間に、バイポーラトランジスタ
のエミッターコレクタ間、もしくはＦＥＴのソース−ド
レイン間の能動抵抗とコンデンサとを含む等化回路が、
少なくとも１段配置されている事を特徴とする等化増幅
器である。(Means for Solving the Problems) The present invention provides an active resistor between the emitter-collector of a bipolar transistor or between the source and drain of an FET between the output terminal of an input-side transistor and the input terminal of an output-side transistor. An equalization circuit including a capacitor is
The equalizing amplifier is characterized by being arranged in at least one stage.
（作用）
一般に等化回路では、固定抵抗、固定コンデンサ等によ
って決まるＯＲ時定数によって、その等化回路の周波数
特性を決める事ができる。本発明は固定抵抗の代りとし
て、バイポーラトランジスタのコレクターエミッタ間、
もしくはＦＥＴのソース−ドレイン間の能動抵抗を用い
るものである。その場合、上記のバイポーラトランジス
タのベース電流、ＦＥＴのゲート電圧を変化させる事に
より、これらの能動抵抗の値を調節できる。よって、こ
れらの能動抵抗を等化回路に用いる事により、等化増幅
器として、最適の周波数特性を得る事ができる。(Function) Generally, in an equalizing circuit, the frequency characteristics of the equalizing circuit can be determined by the OR time constant determined by fixed resistors, fixed capacitors, etc. The present invention provides a resistor between the collector and emitter of a bipolar transistor as an alternative to a fixed resistor.
Alternatively, an active resistance between the source and drain of the FET is used. In that case, the values of these active resistances can be adjusted by changing the base current of the bipolar transistor and the gate voltage of the FET. Therefore, by using these active resistors in an equalization circuit, optimum frequency characteristics can be obtained as an equalization amplifier.
この様な等化回路を、等化増幅器の入力側トランジスタ
の出力端子と、出力側トランジスタとの間に配置する事
により、以下の２点について、従来例と比べて優れた特
性が得られる。By arranging such an equalization circuit between the output terminal of the input side transistor of the equalization amplifier and the output side transistor, superior characteristics can be obtained in the following two points compared to the conventional example.
（１）信号源に対して、直列に接続でき、フィルタの構
成に自由度が大きい為、周波数特性の調整範囲が広くと
れる。(1) Since the filter can be connected in series with the signal source and the filter configuration has a large degree of freedom, the frequency characteristics can be adjusted over a wide range.
（２）従来例の様に他のトランジスタの接地側端子 ・
に等化回路が接続されていないので、回路の発振の原因
となる事がなく安定に動作する。(2) As in the conventional example, the ground side terminal of other transistors
Since no equalization circuit is connected to the circuit, it does not cause circuit oscillation and operates stably.
（実施例）
第１図は本発明の第１の実施例に示す回路図である。第
１図において、この等化増幅器はＦＥＴＩ〜３、抵抗１
０〜１５、コンデンサ２０〜２４より構成される。(Embodiment) FIG. 1 is a circuit diagram showing a first embodiment of the present invention. In Figure 1, this equalizing amplifier has FETI~3 and resistor 1.
0 to 15 and capacitors 20 to 24.
入力信号はコンデンサ２０を介して、増幅器としてのＦ
ＥＴＩのゲートに接続される。又、ＦＥＴ１のゲートは
抵抗１０を介してバイアス電源Ｖ。１に接続させる。Ｆ
ＥＴＩのドレインは抵抗１１を介して電源ｖＤｉに、又
ＦＥＴＩのソースはグランドに接続される。一方、ＦＥ
ＴＩのドレインからコンデンサ２１を介して、能動抵抗
としてのＦＥＴ２のドレイン、及びコンデンサ２２、抵
抗１５に接続され、更に抵抗１５は電源Ｖに接続される
。ＦＥＴ２は、そのゲートを能動抵抗値調整用電源ｖＴ
、そのソースをコンデンサ２２に接続する。又、このＦ
ＥＴ２のソースは、抵抗１２を介して接地され、コンデ
ンサ２３を介して次段の増幅器であるＦＥＴ３のゲート
に接続される。ＦＥＴ３のゲートは抵抗１３を介してバ
イアス電圧Ｖ。２に、そのソースはグランドに接続され
る。そしてＦＥＴ３のドレインは抵抗１４を介して、電
源ｖＤ２に、コンデンサ２４を介して出力へとつながる
。 −
さて以上の構成で、ＦＥＴ２の能動抵抗の値、コンデン
サ２２の値を、各々得、Ｃとすると、この等化回路の低
域遮断周波数ｆｃは
ｆｃ＝ −
となる。ここで、コンデンサ２２の値を２ｐＦにし、Ｆ
ＥＴの能動抵抗値を電源ｖＴを変化させて調節する事に
より、低域遮断周波数をＩＧＨｚから５ＧＨｚまでの広
範囲にわたって連続に変化させる事ができた。The input signal is passed through a capacitor 20 to F as an amplifier.
Connected to the gate of ETI. Further, the gate of FET1 is connected to the bias power supply V via a resistor 10. Connect to 1. F
The drain of ETI is connected to the power supply vDi through a resistor 11, and the source of FETI is connected to ground. On the other hand, FE
The drain of TI is connected via a capacitor 21 to the drain of FET 2 as an active resistor, a capacitor 22, and a resistor 15, and the resistor 15 is further connected to a power supply V. FET2 has its gate connected to the active resistance value adjustment power supply vT.
, its source is connected to capacitor 22. Also, this F
The source of ET2 is grounded via a resistor 12 and connected via a capacitor 23 to the gate of FET3, which is the next stage amplifier. The gate of FET3 is connected to bias voltage V via resistor 13. 2, its source is connected to ground. The drain of the FET 3 is connected to the power supply vD2 via the resistor 14 and to the output via the capacitor 24. - Now, with the above configuration, if the value of the active resistance of FET 2 and the value of capacitor 22 are obtained and are respectively C, then the low cutoff frequency fc of this equalization circuit becomes fc=-. Here, the value of the capacitor 22 is set to 2 pF, and F
By adjusting the active resistance value of the ET by changing the power supply vT, it was possible to continuously change the low cutoff frequency over a wide range from IGHz to 5GHz.
第２図は本発明の第２の実施例を示す回路図である。こ
の第２図において、この等化増幅器はＦＥＴＩ〜４、抵
抗１０〜１３、より構成される。FIG. 2 is a circuit diagram showing a second embodiment of the present invention. In FIG. 2, this equalizing amplifier is comprised of FETI-4 and resistors 10-13.
ＦＥＴＩのゲートは入力端子に接続され、また抵抗１０
を介してバイアス電源Ｖ。、に接続される。一方ＦＥＴ
Ｉのソースはグランドに、そのドレインは抵抗１１を介
して電源Ｖ。、に接続される。更に、ＦＥＴＩのドレイ
ンから能動可変抵抗としてのＦＥＴ２のドレイン、そし
てその内部容量をコンデンサとして用いるＦＥＴ３のゲ
ートに接続される。ＦＥＴ２のゲートは、抵抗値調節用
の電源ｖＴに接続される。又、ＦＥＴ２のソース、ＦＥ
Ｔ３のソース、ドレインは合せて次段の増幅器のＦＥＴ
４のゲートに接続される。ＦＥＴ４のゲートは又、抵抗
１２を介してバイアス電源Ｖ。２に、そのソースはグラ
ンドに接続される。そしてＦＥＴ４のドレインは出力端
子に接続される。以上の構成で、この等化回路の低域遮
断周波数を決定するのは、能動可変抵抗としてのＦＥＴ
２とコンデンサとしてのＦＥＴ３の値であり、電源ｖＴ
を調節する事により、低域遮断周波数を変化させること
ができる。The gate of FETI is connected to the input terminal and also connected to the resistor 10
Bias power supply V through. , is connected to. On the other hand, FET
The source of I is connected to the ground, and its drain is connected to the power supply V through a resistor 11. , is connected to. Further, the drain of FETI is connected to the drain of FET2 as an active variable resistor, and to the gate of FET3 whose internal capacitance is used as a capacitor. The gate of FET2 is connected to a power supply vT for adjusting the resistance value. Also, the source of FET2, FE
The source and drain of T3 are the FET of the next stage amplifier.
Connected to gate 4. The gate of FET 4 is also connected to bias power supply V through resistor 12. 2, its source is connected to ground. The drain of FET4 is then connected to the output terminal. In the above configuration, the low cutoff frequency of this equalization circuit is determined by the FET as an active variable resistor.
2 and the value of FET3 as a capacitor, and the power supply vT
By adjusting , the low cutoff frequency can be changed.
この等化増幅器回路は、モノリシック集積化が可能であ
り、第１の実施例と同様の特性を、安定した動作で得る
事ができるものである。This equalizing amplifier circuit can be monolithically integrated and can provide the same characteristics as the first embodiment with stable operation.
第３図は本発明の第３の実施例を示す回路図である。こ
の第３図において、等化増幅器は第１．２の実施例と異
なり、ＦＥＴの代りにバイポーラトランジスタを用いた
、低域通過フィルタである。FIG. 3 is a circuit diagram showing a third embodiment of the present invention. In FIG. 3, the equalizing amplifier is a low-pass filter that uses bipolar transistors instead of FETs, unlike the embodiment 1.2.
この回路はバイポーラトランジスタ１による増幅回路の
後に、低域通過フィルタが接続され、その後にバイポー
ラトランジスタ４による増幅回路が続くものである。こ
の低域通過フィルタにおいては、能動可変抵抗として、
バイポーラトランジスタ２．３のエミッターコレクタ間
の内部抵抗を用いており、各々電源ｖＴ１、■Ｔ２を変
化させる事によりそれらの抵抗値を調節できる。よって
、これら能動抵抗の値と、コンデンサ２２の値によって
、高域遮断周波数は調節が可能である。In this circuit, a low-pass filter is connected after an amplification circuit made up of a bipolar transistor 1, followed by an amplification circuit made up of a bipolar transistor 4. In this low-pass filter, as an active variable resistor,
Internal resistances between the emitter and collector of bipolar transistors 2.3 are used, and their resistance values can be adjusted by changing the power supplies vT1 and -T2, respectively. Therefore, the high cutoff frequency can be adjusted by the values of these active resistors and the value of the capacitor 22.
以上、本発明の３つの実施例を説明したが、本発明には
以上の実施例の他にも、いろいろな態様が実現できる。Although three embodiments of the present invention have been described above, various aspects of the present invention can be realized in addition to the above embodiments.
例えば、この能動可変抵抗と直列或いは並列に固定抵抗
やインダクタンスを用いる事も可能である。又、以上の
実施例では、等化回路の前後に、ＦＥＴのソース接地或
いはバイポーラトランジスタのエミッタ接地による１段
ずつの増幅器を用いて説明したが、これらは他のどの様
な種類の増幅器に置き換える事も可能である。又、実施
例においては、１段のみの等化回路を含んだ例を用いて
説明したが、等化回路を数段重ねる事により更に、周波
数特性の調整の自由度の高い等化増幅器にする事も可能
である。更に、実施例においては、等化回路として高域
通過フィルタ、低域通過フィルタについて説明したが、
能動可変抵抗を用いたバンドバスフィ゛ルタに応用する
事も可能である。For example, it is also possible to use a fixed resistance or inductance in series or parallel with this active variable resistance. Furthermore, in the above embodiments, one stage of amplifiers with a common FET source or a common emitter of a bipolar transistor was used before and after the equalization circuit, but these may be replaced with any other type of amplifier. It is also possible. In addition, although the embodiment has been explained using an example that includes only one stage of equalization circuit, by stacking several stages of equalization circuits, it is possible to create an equalization amplifier with a higher degree of freedom in adjusting the frequency characteristics. It is also possible. Furthermore, in the embodiment, a high-pass filter and a low-pass filter were explained as equalization circuits, but
It is also possible to apply it to a bandpass filter using an active variable resistor.
（発明の効果）
以上のように、本発明によれば、光受信回路等において
、様々な受信回路の周波数特性、様々な情報の伝送速度
に応じて、能動可変抵抗を用いた等化回路により、最適
の帯域補償を行う事が実現できる。(Effects of the Invention) As described above, according to the present invention, in an optical receiving circuit, etc., an equalization circuit using an active variable resistor can be used in accordance with the frequency characteristics of various receiving circuits and the transmission speed of various information. , it is possible to perform optimal band compensation.
第１図は本発明の第１の実施例の等化増幅器の回路図、
第２図は、第２の実施例の回路図、第３図は、第３の実
施例の回路図、第４図は、従来の等化増幅器の回路図で
ある。
図中、１〜４・・・ＦＥＴ或伝はバイポーラトランジス
タ５・・・ダイオード
１０〜１５・・・抵抗
２０〜２４・・・コンデンサ
ｖＤＤ、ｖＤｌｙ ｖＤ２ｔ ｖＧ１＋ ｖＧ２．”ａ
”’電源■Ｔ、ｖＴよ、ｖＴ□・・・能動可変抵抗調整
用電源である。FIG. 1 is a circuit diagram of an equalizing amplifier according to a first embodiment of the present invention;
FIG. 2 is a circuit diagram of a second embodiment, FIG. 3 is a circuit diagram of a third embodiment, and FIG. 4 is a circuit diagram of a conventional equalizing amplifier. In the figure, 1 to 4... FET or bipolar transistor 5... Diode 10 to 15... Resistor 20 to 24... Capacitor vDD, vDly vD2t vG1+ vG2. ”a
``'Power supply■T, vT, vT□...Power supply for active variable resistance adjustment.
Claims (1)
の入力端子との間に、バイポーラトランジスタのエミッ
ターコレクタ間、もしくはＦＥＴのソース−ドレイン間
の能動抵抗とコンデンサとを含む等化回路が、少なくと
も１段配置されている事を特徴とする等化増幅器。At least one stage of equalization circuit including an active resistor and a capacitor between the emitter-collector of a bipolar transistor or between the source and drain of an FET is arranged between the output terminal of the input-side transistor and the input terminal of the output-side transistor. An equalizing amplifier characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33602187A JPH01174919A (en) | 1987-12-29 | 1987-12-29 | Equalizing amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33602187A JPH01174919A (en) | 1987-12-29 | 1987-12-29 | Equalizing amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01174919A true JPH01174919A (en) | 1989-07-11 |
Family
ID=18294875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33602187A Pending JPH01174919A (en) | 1987-12-29 | 1987-12-29 | Equalizing amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01174919A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0607702A2 (en) * | 1993-01-21 | 1994-07-27 | National Semiconductor Corporation | A variable equalization amplifier |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57203306A (en) * | 1981-06-09 | 1982-12-13 | Nec Corp | Amplitude compensating circuit |
-
1987
- 1987-12-29 JP JP33602187A patent/JPH01174919A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57203306A (en) * | 1981-06-09 | 1982-12-13 | Nec Corp | Amplitude compensating circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0607702A2 (en) * | 1993-01-21 | 1994-07-27 | National Semiconductor Corporation | A variable equalization amplifier |
| EP0607702A3 (en) * | 1993-01-21 | 1995-03-08 | Nat Semiconductor Corp | A variable equalization amplifier. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7562108B2 (en) | High bandwidth high gain receiver equalizer | |
| US8884655B2 (en) | Low-power voltage mode high speed driver | |
| US9219447B2 (en) | Wideband bias circuits and methods | |
| Meyer et al. | A wideband low-noise variable-gain BiCMOS transimpedance amplifier | |
| US4843343A (en) | Enhanced Q current mode active filter | |
| JP3545142B2 (en) | Differential amplifier | |
| US6069522A (en) | Circuitry and method for providing boost and asymmetry in a continuous-time filter | |
| US20060066399A1 (en) | Amplifier arrangement having an adjustable gain, and use thereof | |
| JP3470797B2 (en) | Buffer circuit | |
| US4518878A (en) | "All-pass" filter circuit including an integrable band-pass filter circuit | |
| JPH01174919A (en) | Equalizing amplifier | |
| GB2319130A (en) | Radio transmitter utilizing current mode transmit buffer | |
| US7612609B1 (en) | Self-stabilizing differential load circuit with well controlled complex impedance | |
| US20050270107A1 (en) | Low distortion amplifier | |
| EP0663723B1 (en) | Filter circuit | |
| EP0763886B1 (en) | Tuned amplifier | |
| US4937534A (en) | Band-pass amplifier | |
| US5909147A (en) | Amplifier having DC coupled gain stages | |
| EP1676362B1 (en) | Electronic circuit for amplification of a bipolar signal | |
| JP3410776B2 (en) | Quadrature signal generation circuit | |
| US20210399705A1 (en) | Voltage gain amplifier for automotive radar | |
| JP2639808B2 (en) | Active filter | |
| JPH05291847A (en) | Output circuit | |
| JPH07104388B2 (en) | Pulse output device | |
| JPS62216507A (en) | Amplifier circuit for broad band negative feedback |