JPH01173211A - Backup circuit for power unit of memory - Google Patents
Backup circuit for power unit of memoryInfo
- Publication number
- JPH01173211A JPH01173211A JP62334662A JP33466287A JPH01173211A JP H01173211 A JPH01173211 A JP H01173211A JP 62334662 A JP62334662 A JP 62334662A JP 33466287 A JP33466287 A JP 33466287A JP H01173211 A JPH01173211 A JP H01173211A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- backup
- diode
- regulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 17
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 description 1
- 101150046378 RAM1 gene Proteins 0.000 description 1
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ダイナミックＲＡＭ （Ｄ−ＲＡＭ）などの
電源バックアップを必要とするメモリの電源バックアッ
プ回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a power backup circuit for a memory that requires power backup, such as a dynamic RAM (D-RAM).
［従来の技術］
従来のＤ−ＲＡＭの電源バックアップ回路を第３図に示
す。同図に示すようにＤ−ＲＡＭ１の電源端子にダイオ
ード２および電源スイッチ３を介して電源回路４が接続
されるとともに、ダイオード５を介してバックアップ用
電源としてのバッテリ６が接続されている。そして、電
源電圧４からの発生電圧を約６ボルト、バッテリ６の発
生電圧を約５．５ボルトとしており、両ダイオード２お
よび５の順方向電圧降下は約０．７ボルトとなっている
。したがって、電源スィッチ３のＯＮ時にはダイオード
２のカソード電圧Ｐ１は約５．３ボルト、ダイオード５
のカソード電圧Ｐ２は約４．８ボルトとなるので、電源
回路側の電圧がＤ−ＲＡＭ１に供給されてＤ−ＲＡＭ１
の記憶動作が可能となる。これに対し、電源スィッチ３
がＯＦＦするとダイオード５のカソード電圧Ｐ２の方が
ダイオード２のカソード電圧Ｐ１よりも高くなるので、
バッテリ側の電圧が［）−ＲＡＭ１に供給されてＤ−Ｒ
ＡＭ１の記憶動作が維持される。[Prior Art] A conventional D-RAM power backup circuit is shown in FIG. As shown in the figure, a power supply circuit 4 is connected to the power terminal of the D-RAM 1 through a diode 2 and a power switch 3, and a battery 6 as a backup power source is connected through a diode 5. The voltage generated from the power supply voltage 4 is approximately 6 volts, the voltage generated by the battery 6 is approximately 5.5 volts, and the forward voltage drop across both diodes 2 and 5 is approximately 0.7 volts. Therefore, when the power switch 3 is turned on, the cathode voltage P1 of the diode 2 is approximately 5.3 volts, and the diode 5
Since the cathode voltage P2 of is approximately 4.8 volts, the voltage on the power supply circuit side is supplied to D-RAM1 and
memory operations are possible. On the other hand, power switch 3
When OFF, the cathode voltage P2 of diode 5 becomes higher than the cathode voltage P1 of diode 2, so
The voltage on the battery side is supplied to [)-RAM1 and D-R
Memory operation of AM1 is maintained.
［発明が解決しようとする問題点］
しかるに、上記従来の電源バックアップ回路においては
次のような問題があった。すなわち、Ｄ−ＲＡＭ１の電
源電圧許容範囲は通常＋５ボルト±１０％（４，５〜５
．５ボルト）であり、バックアップ時には許容範囲の最
小値近傍でも十分である。それにもかかわらず、従来回
路においてはバックアップ電源電圧を約４．８ボルトす
なわち約＋５ボルドー５％としていた。このため、従来
回路においては無駄な電圧供給を行なっていることにな
り、電源電圧が高いとＤ−ＲＡＭ１の電源電流が多く流
れてバッテリ６の放電量が多くなるため、バックアップ
時間が短かった。バッテリ６の発生電圧を約５．２ボル
トとしてＤ−ＲＡＭＩの電源電圧を許容範囲の最小値近
傍とすることによりバッテリ６の放電電流を抑制するこ
とは可能であるが、この場合はバッテリ６の容量が小さ
いのでバックアップ時間を延長できるものではない。[Problems to be Solved by the Invention] However, the above conventional power supply backup circuit has the following problems. In other words, the allowable power supply voltage range for D-RAM1 is normally +5 volts ±10% (4,5 to 5
．． 5 volts), and even near the minimum value of the allowable range is sufficient during backup. Nevertheless, in conventional circuits, the backup power supply voltage was approximately 4.8 volts, or approximately +5 Bordeaux 5%. For this reason, in the conventional circuit, a wasteful voltage supply is performed, and when the power supply voltage is high, a large power supply current flows through the D-RAM 1, and the amount of discharge from the battery 6 increases, resulting in a short backup time. It is possible to suppress the discharge current of the battery 6 by setting the voltage generated by the battery 6 to approximately 5.2 volts and setting the power supply voltage of the D-RAMI to near the minimum value of the allowable range. Since the capacity is small, the backup time cannot be extended.
そこで本発明は、バックアップ用電源の容量を小さくす
ることなくメモリのバックアップ電源電圧を許容範囲の
最小値に近付けて放電電流を抑制し得、バックアップ時
間の延長をはかり得るメモリの電源バックアップ回路を
提供しようとするものである。Therefore, the present invention provides a memory power supply backup circuit that can bring the memory backup power supply voltage close to the minimum value of the allowable range without reducing the capacity of the backup power supply, suppress the discharge current, and extend the backup time. This is what I am trying to do.
［問題点を解決するための手段］
本発明は、バックアップ用電源と、このバックアップ用
電源の正極に接続され電源電圧を所定範囲に安定化させ
るレギュレータと、このレギューレータの出力端子にア
ノードを接続しかつメモリの電源端子にカソードを接続
してなるダイオードとからなるメモリの電源バックアッ
プ回路である。[Means for Solving the Problems] The present invention includes a backup power source, a regulator connected to the positive terminal of the backup power source to stabilize the power supply voltage within a predetermined range, and an anode connected to the output terminal of the regulator. This is a memory power backup circuit consisting of a diode whose cathode is connected to the memory power supply terminal.
［作用］
このような手段を講じたメモリのバックアップ回路であ
れば、バックアップ用電源の発生電圧はレギュレータに
よって安定化され、このレギュレータの出力電圧がダイ
オードによる順方向電圧降下により低められてメモリの
電源端子に供給される。したがって、所要のレギュレー
タおよびダイオードを選択することによりバックアップ
電源の容量を小さくすることなくメモリへの電源バック
アップ電圧を許容範囲の最小値近傍とすることが可能で
ある。[Function] In a memory backup circuit that takes such measures, the voltage generated by the backup power supply is stabilized by the regulator, and the output voltage of this regulator is lowered by the forward voltage drop caused by the diode, thereby increasing the memory power supply. Supplied to the terminal. Therefore, by selecting the required regulator and diode, it is possible to bring the power supply backup voltage to the memory close to the minimum value of the allowable range without reducing the capacity of the backup power supply.
［実施例］
以下、本発明のバックアップ回路をＤ−ＲＡＭ１に適用
した一実施例を図面を参照しながら説明する。[Embodiment] Hereinafter, an embodiment in which a backup circuit of the present invention is applied to a D-RAM 1 will be described with reference to the drawings.
第１図は本実施例の構成を示す回路図である。FIG. 1 is a circuit diagram showing the configuration of this embodiment.
同図に示すように、電源回路１１の出力側に電源スィッ
チ１２を介して３端子レギユレータ１３が接続され、こ
のレギュレータ１３の出力側にダイオード１４のアノー
ドが接続され、ダイオード１４のカソードにＤ−ＲＡｌ
’ｌの電源端子が接続されている。そして、３端子レギ
ユレータ１３のグラウンド端子にはダイオード１４と同
等の順方向電圧降下を生じるダイオード１５が介在され
ている。As shown in the figure, a three-terminal regulator 13 is connected to the output side of the power supply circuit 11 via a power switch 12, an anode of a diode 14 is connected to the output side of the regulator 13, and a D- RAl
'l power terminal is connected. A diode 15 that produces a forward voltage drop equivalent to that of the diode 14 is interposed at the ground terminal of the three-terminal regulator 13.
また、バックアップ用電源としてのバッテリ１５の正極
にマイクロバ・ワーレ１ギュレータ１６が接続され、こ
のレギュレータ１６の出力側にショットキーダイオード
１７のアノードが接続され、ショットキーダイオード１
７のカソードに前記Ｄ−ＲＡＭ１の電源端子が接続され
ている。Further, a microbar regulator 16 is connected to the positive electrode of a battery 15 serving as a backup power source, and the anode of a Schottky diode 17 is connected to the output side of this regulator 16.
The power supply terminal of the D-RAM 1 is connected to the cathode of 7.
そして、本実施例では電源回路１１の発生電圧を約６ボ
ルトどし、バッテリ１６の発生電圧を約７ボルトとする
。また、３＠子レギユレータ１３は電源回路１１０発生
電圧を約５．３ボルトに安定化させるものとし、マイク
ロパワーレギュレータ１７はバッテリ１６の発生電圧を
約５ボルトに安定化させるものとする。なお、ダイオー
ド１４゜１５は約０．７ボルトの順方向電圧降下を生じ
るものであり、ショットキーダイオード１８は約０．４
ボルトの順方向電圧降下を生じるものである。In this embodiment, the voltage generated by the power supply circuit 11 is approximately 6 volts, and the voltage generated by the battery 16 is approximately 7 volts. Further, the 3@child regulator 13 is assumed to stabilize the voltage generated by the power supply circuit 110 to about 5.3 volts, and the micropower regulator 17 is assumed to stabilize the voltage generated by the battery 16 to about 5 volts. Note that the diodes 14 and 15 cause a forward voltage drop of approximately 0.7 volts, and the Schottky diode 18 causes a forward voltage drop of approximately 0.4 volts.
This produces a forward voltage drop of volts.
このような構成の本実施例の回路においては、電源スイ
ッチ１２がＯＮされている間は電源回路１１の発生電圧
６ボルトが３端子レギユレータ１３に供給される。そし
て、このレギュレータ１３の作用により出力電圧が約５
．３ボルトに安定化されるが、ここでレギュレータ１３
のグラウンド端子に順方向電圧降下分が約０．７ボルト
のダイオード１５が介在されているので、レギュレータ
１５の出力電圧は約６．０ボルト（５，３十０．７）と
なる。しかして、ダイオード１４のカソード電位Ｐ１は
順方向電圧降下によって５．３ボルトとなる。In the circuit of this embodiment having such a configuration, a voltage of 6 volts generated by the power supply circuit 11 is supplied to the three-terminal regulator 13 while the power switch 12 is turned on. Then, due to the action of this regulator 13, the output voltage is approximately 5
．． It is stabilized at 3 volts, but here regulator 13
Since a diode 15 with a forward voltage drop of about 0.7 volts is interposed at the ground terminal of the regulator 15, the output voltage of the regulator 15 is about 6.0 volts (5.30.7). Therefore, the cathode potential P1 of the diode 14 becomes 5.3 volts due to the forward voltage drop.
また、バッテリ１６の発生電圧はマイクロパワーレギュ
レータ１７に供給され、ここで約５ボルト（４，９７５
〜５．０２５ボルト）に安定化されてショットキーダイ
オード１８へ出力される。In addition, the voltage generated by the battery 16 is supplied to the micropower regulator 17, where it is approximately 5 volts (4,975 volts).
~5.025 volts) and output to the Schottky diode 18.
しかしてショットキーダイオード１８のカソード電位Ｐ
２は約４．６ボルト（４，５５５〜４．６２５ボルト）
となる。Therefore, the cathode potential P of the Schottky diode 18
2 is approximately 4.6 volts (4,555 to 4.625 volts)
becomes.
したがって、電源スィッチ１２のＯＮ時にはＰｌ＞Ｐ２
となるのでＤ−ＲＡＭＩの電源端子には電源回路側の電
源電圧的５．３ボルトが供給され、Ｄ−ＲＡＭ１の記憶
動作が可能となる。一方、電源スィッチ１２がＯＦＦさ
れると、Ｐｌ＜Ｐ２となった時点でバッテリ側の電源電
圧的４．６ボルトがＤ−ＲＡＭ１の電源端子に供給され
、このときの電源電圧はＤ−ＲＡＭ１の許容範囲以内で
あるのでＤ−ＲＡＭ１の記憶動作が維持される。Therefore, when the power switch 12 is turned on, Pl>P2
Therefore, the power supply voltage of 5.3 volts from the power supply circuit side is supplied to the power supply terminal of the D-RAMI, and the storage operation of the D-RAM1 becomes possible. On the other hand, when the power switch 12 is turned off, the power supply voltage of 4.6 volts on the battery side is supplied to the power supply terminal of the D-RAM1 when Pl<P2. Since it is within the permissible range, the storage operation of the D-RAM 1 is maintained.
すなわち、ダイオード１４とショットキーダイオード１
８とは電源スィッチ１２のＯＮ時とＯＦＦ時すなわち電
源バックアップ時とでＤ−ＲＡＭ１の電源電圧を切換え
るための論理和回路を構成している。That is, diode 14 and Schottky diode 1
8 constitutes an OR circuit for switching the power supply voltage of the D-RAM 1 when the power switch 12 is ON and OFF, that is, during power backup.
このように、本実施例の回路によればバッテリ１６の容
量を従来のバッテリ６よりも大きくした状態で、バッテ
リ１６による電源バックアップ時に従来の電源電圧的４
，８ボルトよりも小さい電源電圧的４．６ボルトをＤ−
ＲＡＭ１に供給できる。第２図にＤ−ＲＡＭ１における
リフレッシュ時の電？Ｉ電圧（横軸）と電源電流（縦軸
）との特性を示す。同図から明らかなように、電源電圧
が小さいと電源電流は少なくなり、バッテリ７の放電電
流も少なくなる。As described above, according to the circuit of this embodiment, when the capacity of the battery 16 is made larger than that of the conventional battery 6, when the battery 16 is used for power backup, the conventional power supply voltage is 4.
, 8 volts less than the power supply voltage of 4.6 volts D-
It can be supplied to RAM1. Figure 2 shows the power consumption during refresh in D-RAM1. The characteristics of I voltage (horizontal axis) and power supply current (vertical axis) are shown. As is clear from the figure, when the power supply voltage is low, the power supply current decreases, and the discharge current of the battery 7 also decreases.
換言すれば、マイクロパワーレギュレータ１７およびシ
ョットキーダイオード１８として所要の値のものを選択
することにより、バッテリ１６の容量を小さくすること
なくＤ−ＲＡＭ１への電源バックアップ電圧を許容範囲
の最小値に近付けてバッテリ１６の放電電流を抑制する
ことができる。In other words, by selecting the required values for the micropower regulator 17 and the Schottky diode 18, the power backup voltage to the D-RAM 1 can be brought close to the minimum value of the allowable range without reducing the capacity of the battery 16. Therefore, the discharge current of the battery 16 can be suppressed.
その結果、バッテリ１６によるバックアップ時間を従来
よりも延長できるという効果を奏する。As a result, the backup time by the battery 16 can be extended more than before.
なお、前記実施例ではＤ−ＲＡＭＩの電源バックアップ
回路として説明したが、それ以外の電源バックアップが
必要なメモリに適用できるのは言うまでもない。Although the above embodiment has been described as a power backup circuit for D-RAMI, it goes without saying that it can be applied to other memories that require power backup.
［発明の効果］
以上詳述したように、本発明によれば、バックアップ用
電源の容量を小さくすることなくメモリのバックアップ
電源電圧を許容範囲の最小値に近付けて放電電流を抑制
し得、バックアップ時間の延長をはかり得るメモリの電
源バックアップ回路を提供できる。[Effects of the Invention] As detailed above, according to the present invention, it is possible to suppress the discharge current by bringing the backup power supply voltage of the memory close to the minimum value of the allowable range without reducing the capacity of the backup power supply. It is possible to provide a memory power backup circuit that can extend the time.
第１図は本発明の一実施例の構成を示す回路図、第２図
はＤ−ＲＡＭのリフレッシュ時電源電圧−電源電流特性
図、第３図は従来の構成を示す回路図である。
１・・・Ｄ−ＲＡＭ、１１・・・電源回路、１２・・・
電源スィッチ、１３・・・３＠子レギユレータ、１４゜
１５・・・ダイオード、１６・・・バッテリ、１７・・
・マイクロパワーレギュレータ、１８・・・ショットキ
ーダイオード。FIG. 1 is a circuit diagram showing the configuration of an embodiment of the present invention, FIG. 2 is a power supply voltage-power supply current characteristic diagram during refreshing of a D-RAM, and FIG. 3 is a circuit diagram showing a conventional configuration. 1...D-RAM, 11...power supply circuit, 12...
Power switch, 13...3@child regulator, 14゜15...diode, 16...battery, 17...
・Micro power regulator, 18... Schottky diode.
Claims (1)
に接続され電源電圧を所定範囲に安定化させるレギュレ
ータと、このレギューレータの出力端子にアノードを接
続しかつメモリの電源端子にカソードを接続してなるダ
イオードとからなることを特徴とするメモリの電源バッ
クアップ回路。A backup power supply, a regulator connected to the positive terminal of the backup power supply to stabilize the power supply voltage within a predetermined range, and a diode having an anode connected to the output terminal of the regulator and a cathode connected to the memory power supply terminal. A memory power backup circuit comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62334662A JPH01173211A (en) | 1987-12-28 | 1987-12-28 | Backup circuit for power unit of memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62334662A JPH01173211A (en) | 1987-12-28 | 1987-12-28 | Backup circuit for power unit of memory |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01173211A true JPH01173211A (en) | 1989-07-07 |
Family
ID=18279861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62334662A Pending JPH01173211A (en) | 1987-12-28 | 1987-12-28 | Backup circuit for power unit of memory |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01173211A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012071864A1 (en) * | 2010-12-03 | 2012-06-07 | 珠海天威技术开发有限公司 | Chip for consumption material and container for consumption material |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61103226A (en) * | 1984-10-26 | 1986-05-21 | Nec Corp | Instantaneous power supply input type ram back-up circuit |
| JPS6351535B2 (en) * | 1982-06-30 | 1988-10-14 | Matsushita Electric Ind Co Ltd |
-
1987
- 1987-12-28 JP JP62334662A patent/JPH01173211A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6351535B2 (en) * | 1982-06-30 | 1988-10-14 | Matsushita Electric Ind Co Ltd | |
| JPS61103226A (en) * | 1984-10-26 | 1986-05-21 | Nec Corp | Instantaneous power supply input type ram back-up circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012071864A1 (en) * | 2010-12-03 | 2012-06-07 | 珠海天威技术开发有限公司 | Chip for consumption material and container for consumption material |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5041739A (en) | Substrate potential generating circuit | |
| JPH05266661A (en) | Voltage generating circuit generating substrate voltage and boosting voltage | |
| JPH0695350B2 (en) | Battery circuit for IC memory card | |
| JPH0132599B2 (en) | ||
| JP3324646B2 (en) | Circuit device and operation method thereof | |
| JPH08221980A (en) | Bias voltage generation circuit | |
| US4731552A (en) | Boost signal generator with bootstrap means | |
| US6297690B1 (en) | Booster circuit | |
| US4508980A (en) | Sense and refresh amplifier circuit | |
| JPH01173211A (en) | Backup circuit for power unit of memory | |
| US5721510A (en) | Semiconductor integrated circuit having a substrate back bias voltage generating circuit which is responsive to a power supply detection circuit | |
| US6489759B1 (en) | Standby voltage controller and voltage divider in a configuration for supplying voltages to an electronic circuit | |
| US4972097A (en) | Reference voltage generating circuit in semiconductor device | |
| CN206148142U (en) | Ferroelectric RAM's power timing sequence control circuit | |
| JP2771182B2 (en) | Stabilized power supply circuit | |
| US11830557B2 (en) | Memory apparatus | |
| JPS61271694A (en) | Memory device | |
| CN215817926U (en) | Switching circuit for low voltage of LDO (low dropout regulator) non-differential input voltage | |
| JP2562261Y2 (en) | Backup power supply circuit | |
| CN212811369U (en) | Power-down display holding circuit applied to frame circuit breaker | |
| CN214256269U (en) | Power-down memory circuit | |
| JP3096676B2 (en) | Power supply circuit | |
| CN211790940U (en) | Voltage-monitorable super capacitor standby circuit applied to electric power product | |
| CN210835769U (en) | Novel LDO circuit suitable for large capacity SIM card chip | |
| US5867421A (en) | Integrated circuit memory device having reduced stress across large on-chip capacitor |