JPH01171897A - Ic card - Google Patents

Ic card

Info

Publication number
JPH01171897A
JPH01171897A JP62332563A JP33256387A JPH01171897A JP H01171897 A JPH01171897 A JP H01171897A JP 62332563 A JP62332563 A JP 62332563A JP 33256387 A JP33256387 A JP 33256387A JP H01171897 A JPH01171897 A JP H01171897A
Authority
JP
Japan
Prior art keywords
module
varistor
terminals
terminal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62332563A
Other languages
Japanese (ja)
Inventor
Masayuki Ieda
家田 正之
Terukichi Mizutani
照吉 水谷
Yasuo Suzuoki
保雄 鈴置
Yoichi Kitamura
洋一 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62332563A priority Critical patent/JPH01171897A/en
Publication of JPH01171897A publication Critical patent/JPH01171897A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide a protective circuit which is stable irrespective of the value of an abnormal voltage applied to a terminal, by connecting a plurality of signal terminals, which are connected to an IC module, to each other or connecting each of the signal terminals to an earthing terminal, through a varistor. CONSTITUTION:Each of signal terminals 1a-1e of an IC module 7 is connected to an earthing terminal 2 through a varistor 20. When an excessive potential difference is generated between the signal terminals 1a and 1b, the two varistors 20 connected in series with each other through signal conductors 3 and an earthing conductor 4 ensure that a protective circuit is formed through formation of a clipping circuit when the potential difference between the terminals is not lower than two times the operating voltage of the single varistor. Thus, the IC module is prevented from being broken, even when an abnormal voltage of at least several tens of volts is applied between connecting terminals.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、ICカードに関し、特に、大容量の記憶能
力と照合機能などの演算機能を有するICモジュールを
埋設されたICカードに関するものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to an IC card, and particularly relates to an IC card embedded with an IC module having a large storage capacity and arithmetic functions such as a collation function. .

[従来の技術] クレジットカードやIDカードに代表されるカード内に
、ICメモリやCPUなどからなるICモジュールを埋
設し、これによって暗証番号や■Dコードなど、主とし
て個人の識別に関するデータの提供を目的としたICカ
ードが利用されている。ICカードは内蔵するICモジ
ュールを外部装置と電気的に接続するための接続端子を
具備している。この接続端子とカード内部に埋設された
1 0モジユールのポンディングパッドとは金や鋼など
の電気良導体で作られたワイヤもしくはフレキシブルプ
リント配線板などで内部的に接続されている。上記接M
端子は通常露出状態であるが、ICカードの携帯時や収
納の方法によっては、接hc端子に静電気を原因とする
高電圧や他の電気回路の充電露出部との接触などによっ
て意図しない異常電圧がかかり、埋設したICモジュー
ルが破壊されてしまう恐れがあった。又、たとえ接kc
端fが金属や誘電体でカバーされていても89分圧によ
って電圧がICモジュールに加わるため、同様な現象が
生ずる危険性に変りはない。この問題に対処するため、
従来、次のような対策が講じられていた。第8図は、例
えば特開昭59−22354号公報に示された従来のI
Cカードにおける保護回路を示す回路図である0図にお
いて、(Ia)〜(Ie)は信号端子、(2)は接地端
子、(3)は信号線、(4)は接地線、(7)はICモ
ジュール、(9)は抵抗素子である。
[Conventional technology] An IC module consisting of an IC memory, a CPU, etc. is embedded in a card such as a credit card or an ID card, and is used to provide data mainly related to personal identification, such as a PIN number or ■D code. The intended IC card is being used. The IC card includes a connection terminal for electrically connecting the built-in IC module to an external device. This connection terminal and a 10-module bonding pad buried inside the card are internally connected by a wire or a flexible printed wiring board made of a good electrical conductor such as gold or steel. The above contact M
The terminals are normally exposed, but depending on the way the IC card is carried or stored, the HC terminal may be exposed to unintended abnormal voltage due to high voltage caused by static electricity or contact with exposed charging parts of other electrical circuits. There was a risk that the buried IC module would be destroyed. Also, even if
Even if the end f is covered with metal or dielectric material, voltage is applied to the IC module due to the 89 partial voltage, so there is no change in the risk that a similar phenomenon will occur. To address this issue,
Conventionally, the following measures have been taken. FIG. 8 shows, for example, the conventional I
In Figure 0, which is a circuit diagram showing a protection circuit in a C card, (Ia) to (Ie) are signal terminals, (2) is a ground terminal, (3) is a signal line, (4) is a ground line, and (7) is an IC module, and (9) is a resistance element.

次に、動作について説明する。Next, the operation will be explained.

例えば外部から信号端子(Ial及び信号端子(1b)
の間に静電的負荷が生じた場合、信号端子(1a)及び
(1b)の間には信号線(3)、接地線(4)を介して
抵抗素子(9)がつながっているので、この合成抵抗に
よって流入した静電荷が分散され、ICモジュール(7
)への静電荷の局所集中を防l二することができると考
えられている。
For example, from the outside to the signal terminal (Ial and signal terminal (1b))
If an electrostatic load occurs between the signal terminals (1a) and (1b), the resistance element (9) is connected between the signal terminals (1a) and (1b) via the signal line (3) and the ground line (4). This combined resistance disperses the static charge that has flowed into the IC module (7
) is believed to be able to prevent local concentration of static charges on

[発明が解決しようとする問題点コ 従来のICカードは以上のように構成されてICモジュ
ールを保護しているが、抵抗素子を用いた電圧分担によ
る保護方法では、抵抗素子の値が固定されているため、
種々の状況に対処することは困難である0例えば数千V
にも達するといわれている静電気が端子間に印加された
場合、IKΩ〜IOKΩ程度の抵抗素子による電圧分担
だけではICモジュールを充分保護することはできず、
ICモジュールは電圧破壊を起こしてしまうという問題
点があった。さらに抵抗素子がチップ部品である場合、
ICカードの接続端子数が多いと、非常に数多くの部品
を実装しなければならないので、¥J造工程が複雑化す
るという問題点があった。
[Problems to be solved by the invention] Conventional IC cards are configured as described above to protect the IC module, but in the protection method by voltage sharing using resistive elements, the value of the resistive element is fixed. Because
It is difficult to deal with various situations 0 e.g. several thousand V
When static electricity, which is said to reach up to 100%, is applied between the terminals, it is not possible to sufficiently protect the IC module just by sharing the voltage with a resistance element of about IKΩ to IOKΩ.
IC modules have had the problem of causing voltage breakdown. Furthermore, if the resistance element is a chip component,
When an IC card has a large number of connection terminals, a large number of parts must be mounted, which poses a problem in that the JPY manufacturing process becomes complicated.

また、抵抗素子が抵抗塗料印刷による場合には、抵抗値
を目標とする値に合せるのが困難であり、レーザによる
カッティング工程などが必要になるなど、上記と同様に
製造工程が複雑化するなどの問題点があった。
In addition, if the resistance element is printed with resistance paint, it is difficult to match the resistance value to the target value, and the manufacturing process becomes complicated, such as requiring a cutting process using a laser, etc. There was a problem.

この発明はE記のような問題点を解消するためになされ
たもので、接続端子間に数10V以上の異常電圧が印加
された場合でも、ICモジュールの破壊を未然に防ぐこ
とができ、複雑な製造工程を要することのないICカー
ドを得ることを目的とする。
This invention was made to solve the problems mentioned in E. Even if an abnormal voltage of several tens of volts or more is applied between the connecting terminals, it can prevent the IC module from being destroyed, and it can prevent complicated The purpose of the present invention is to obtain an IC card that does not require extensive manufacturing processes.

[問題点を解決するための手段] この発明に係るICカードは、Icモジュール、このI
Cモジュールに接続される接地端子、ICモジュールに
接続される複数の信号端子、この信号端子同志又は信号
端子のそれぞれと接地端子をバリスタを介して接続する
保護回路を設け、信号端子のそれ杉れ及び接地端子は少
なくとも1つの保護回路に接続するようにしたものであ
る。
[Means for Solving the Problems] The IC card according to the present invention includes an IC module, this IC
A ground terminal connected to the C module, a plurality of signal terminals connected to the IC module, a protection circuit that connects the signal terminals or each of the signal terminals and the ground terminal via a varistor, and protects the signal terminals. and the ground terminal are connected to at least one protection circuit.

[作用] この発明におけるバリスタは、その端子間に印加される
電圧が上昇し、一定の動作電圧に達すると急激に抵抗が
減少する非オーム性特性を有する素子である。このバリ
スタを用い、接点端子間に数千Vにも達する電圧が加わ
ったとしても、バリスタの持つ非オーム性特性により上
記端子間の抵抗が著しく低下することによって、端子間
の電圧がバリスタの動作電圧まで低下し、ICモジュー
ルを保護することができる。ここで、バリスタの動作電
圧を、ICモジュールが充分耐えつる電圧、通常は例え
ば数lOv〜数100V程度以下の範囲で選ぶことによ
り、この発明の目標を達成させることができる。
[Operation] The varistor according to the present invention is an element having non-ohmic characteristics in which the voltage applied between its terminals increases and when a certain operating voltage is reached, the resistance rapidly decreases. Even if a voltage of several thousand volts is applied between the contact terminals using this varistor, the resistance between the terminals will drop significantly due to the non-ohmic characteristics of the varistor, and the voltage between the terminals will cause the varistor to operate. voltage can be reduced to protect the IC module. Here, the goal of the present invention can be achieved by selecting the operating voltage of the varistor within a range that the IC module can sufficiently withstand, usually from several lOv to several 100V.

[実施例] 以下、この発明の一実施例を図について説明する。第1
図は、この発明におけるICカードの一実施例を示す構
成図である。図において、(Ia)〜(Ie)は信号端
子、(2)は接地端子、(3)は信号線、(4)は接地
線、(7)は【Cモジュール、(lO)はカード基体、
(11)は内部回路を保護するための蓋、(20)はバ
リスタで、例えばZnOを主成分とする物質と、Big
O*などの金属酸化物から成るZnOバリスタである。
[Example] Hereinafter, an example of the present invention will be described with reference to the drawings. 1st
The figure is a configuration diagram showing one embodiment of an IC card according to the present invention. In the figure, (Ia) to (Ie) are signal terminals, (2) is a ground terminal, (3) is a signal line, (4) is a ground line, (7) is a [C module, (lO) is a card base,
(11) is a lid for protecting the internal circuit, and (20) is a varistor, which is made of a material mainly composed of, for example, ZnO and
This is a ZnO varistor made of metal oxide such as O*.

第2図は蓋(!l)を除いて示す回路図である。FIG. 2 is a circuit diagram with the lid (!l) removed.

次に動作について説明する。Next, the operation will be explained.

今、外部から異常電圧が加わり、信号端子(1a)及び
信号端F [lbJ間で過大な″電位差が生じたとする
Now, assume that an abnormal voltage is applied from the outside and an excessive potential difference occurs between the signal terminal (1a) and the signal terminal F[lbJ].

信号端子(la)及び信号端子(1b)の間には信号線
(3)及び接地線(4)を介して直列に2個接続された
バリスタ(20)が存在するため、この時の端子(Ia
)。
Since there are two varistors (20) connected in series between the signal terminal (la) and the signal terminal (1b) via the signal line (3) and the ground line (4), the terminal ( Ia
).

(1b)間の電位差が単体バリスタの動作電圧の2倍以
りであれば、信号端子(Ia)及び信号端子(lb)の
間でクリップ回路が形成されて保護回路を構成するので
、異常電圧からICモジュール(7)を保護することが
できる。同様な動作は他の端子間においても成立し、電
位差が信号端子(1)と接地端子(2) との間で生じ
た場合は接続されるバリスタは1つであるため、上記の
1/2の電圧でクリップされる。このように、接VCE
子間に数107以上の異常電圧が印加された場合でも、
ICモジュールの破壊を未然に防ぐことができる。
If the potential difference between (1b) is more than twice the operating voltage of the single varistor, a clip circuit is formed between the signal terminal (Ia) and the signal terminal (lb) and constitutes a protection circuit, so abnormal voltage The IC module (7) can be protected from. A similar operation holds true between other terminals, and if a potential difference occurs between the signal terminal (1) and the ground terminal (2), only one varistor is connected, so 1/2 of the above clipped at a voltage of In this way, the contact VCE
Even if an abnormal voltage of several 107 or more is applied between the terminals,
Destruction of the IC module can be prevented.

なお、上記実施例ではバリスタ(20)の挿入場所をf
Ji号線(3)と接地線(4)との間としたが、信号端
子(1) と接地端子(2)の間であってもよく、第:
3図に示すように接地端子(2)を含む信号端子間(I
a)〜(Ie)であってもよい。
In addition, in the above embodiment, the insertion location of the varistor (20) is f.
Although it is set between the Ji line (3) and the grounding wire (4), it may also be between the signal terminal (1) and the grounding terminal (2).
As shown in Figure 3, between the signal terminals (I
It may be a) to (Ie).

また、第4図に示すように両者を組み合わせた形を用い
れば、信号端子(1a)〜(lcl及び接地端子(2)
の間のいずれの端子間に異常電圧が印加してもそれぞれ
1つのバリスタを介して接続されているため、より確実
な効果が期待できる。
Furthermore, if a combination of both is used as shown in Fig. 4, the signal terminals (1a) to (lcl and ground terminal (2)
Even if an abnormal voltage is applied between any of the terminals between them, they are connected through one varistor, so a more reliable effect can be expected.

また、第5図はこの発明のさらに他の実施例によるIC
カードな−・部切り欠いて示す正面図であり、(21)
は基板上に搭載して成るバリスタモジュールである。第
6図はこの実施例に係る回路図である。このように複数
のバリスタ(20)をモジュール化により結合すること
により、ICカードへの実装が容易で製造工程の複雑化
を防上することができる。
Further, FIG. 5 shows an IC according to still another embodiment of the present invention.
It is a front view showing a cutout of the card part, (21)
is a varistor module mounted on a board. FIG. 6 is a circuit diagram according to this embodiment. By combining a plurality of varistors (20) into modules in this manner, mounting on an IC card is easy and the manufacturing process can be prevented from becoming complicated.

また、第7図はバリスタモジュールの一実施例を示す断
面図である0図において、(2a)は下部電極、(2b
)、 (2d)は結晶性の酸化亜鉛(ZnO)を主成分
とする薄膜、(2C)は結晶性もしくはアモルファス状
態の金属酸化物を主成分とする1Mで、例えば口t*O
s、 sb!o3などを主成分とする薄膜、(2e)は
上部電極、(2r)はバリスタモジュール(2I3を保
護するための封+[脂、(2g)はバリスタモジュール
(21)を支持するための基板である。f4膜(2b1
. (2c1. (2dlは例えばそれぞれ数1000
人の厚さで形成している。金属酸化物を主成分とする薄
膜(2C)と酸化亜鉛薄膜(2b)、 (2dlはサン
ドイッチ構造を成しており、対称形バリスタが形成され
ている。下部電極(2a)、薄膜(2b)、(2C)、
(2d)、L部電極(2C)は順に基板(2g)上に例
えば高周波スパッタリング法などの乾式薄膜形成手段に
より形成される。
7 is a cross-sectional view showing one embodiment of the varistor module, in which (2a) is the lower electrode, (2b
), (2d) is a thin film whose main component is crystalline zinc oxide (ZnO), and (2C) is a 1M film whose main component is a crystalline or amorphous metal oxide.
s, sb! A thin film mainly composed of o3 etc., (2e) is the upper electrode, (2r) is the varistor module (sealing + fat to protect the varistor module (2I3), (2g) is the substrate to support the varistor module (21) Yes. f4 membrane (2b1
.. (2c1. (2dl is, for example, several thousand
It is formed with the thickness of a person. A thin film mainly composed of metal oxide (2C), a zinc oxide thin film (2b), and (2dl) have a sandwich structure, forming a symmetrical varistor. Lower electrode (2a), thin film (2b) , (2C),
(2d) and the L part electrode (2C) are sequentially formed on the substrate (2g) by dry thin film forming means such as high frequency sputtering.

この後、レーザなどで下部電極(2a)から上を切断す
ることにより、基板(2g)上にバリスタモジュール(
2I)が形成される。バリスタモジュール(2I)の形
成方法及び構成はこれに限ることはなく、他の方法及び
構成であってもよい。
After this, the varistor module (
2I) is formed. The method and configuration for forming the varistor module (2I) are not limited to this, and other methods and configurations may be used.

[発明の効果] 以上のように、この発明によれば、ICモジエール、こ
のICモジュールに接続される接地端子、ICモジュー
ルに接続される複数の信号端子、この信号端子同志又は
信号端子のそれぞれと接地端子をバリスタを介して接続
する保護回路を設け、信号端子のそれぞれ及び接地端子
は少なくとも1つの保護回路に接続するようにしたこと
により、端子に印加する異常電圧の値に関係なく、安定
した動作をする保護回路を有し、信頼性の向上できるI
Cカードを得ることができる効果がある。
[Effects of the Invention] As described above, according to the present invention, an IC module, a ground terminal connected to this IC module, a plurality of signal terminals connected to the IC module, and each of the signal terminals or the signal terminals By providing a protection circuit that connects the ground terminal via a varistor, and connecting each signal terminal and the ground terminal to at least one protection circuit, a stable voltage can be maintained regardless of the value of the abnormal voltage applied to the terminal. It has a protection circuit that operates and can improve reliability.
It has the effect of allowing you to obtain a C card.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例によるICカードを示す構
成図、第2図はこの発明の一実施例に係るICカードの
回路図、第3図はこの発明の他の実施例によるICカー
ドの回路図、第4図はこの発明のさらに他の実施例によ
るICカードの回路図、第5図はこの発明のさらに他の
実施例によるIcカードを一部切り欠いて示す正面図、
第6図は第5図に示すICカードの回路図、第7図は第
5図に示すバリスタモジュールの断面図、第8図は従来
のICカードを示す回路図である。 (la)〜(le)・・・信号端子、(2)・・・接地
端子、(7)・・・ICモジュール、(20)・・・バ
リスタ。 なお、図中、同一符号は同一、又は、相当部分を示す。
FIG. 1 is a configuration diagram showing an IC card according to an embodiment of the invention, FIG. 2 is a circuit diagram of an IC card according to an embodiment of the invention, and FIG. 3 is an IC card according to another embodiment of the invention. 4 is a circuit diagram of an IC card according to still another embodiment of the present invention, and FIG. 5 is a partially cutaway front view of an IC card according to still another embodiment of the present invention.
6 is a circuit diagram of the IC card shown in FIG. 5, FIG. 7 is a cross-sectional view of the varistor module shown in FIG. 5, and FIG. 8 is a circuit diagram of a conventional IC card. (la) to (le)...signal terminal, (2)...ground terminal, (7)...IC module, (20)...varistor. In addition, in the figures, the same reference numerals indicate the same or equivalent parts.

Claims (4)

【特許請求の範囲】[Claims] (1)ICモジュール、このICモジュールに接続され
る接地端子、上記ICモジュールに接続される複数の信
号端子、この信号端子同志又は上記信号端子のそれぞれ
と上記接地端子をバリスタを介して接続する保護回路を
設け、上記信号端子のそれぞれ及び上記接地端子は少な
くとも1つの上記保護回路に接続するようにしたことを
特徴とするICカード。
(1) Protection by connecting an IC module, a ground terminal connected to this IC module, a plurality of signal terminals connected to the above IC module, and the signal terminals or each of the above signal terminals and the above ground terminal via a varistor. An IC card characterized in that a circuit is provided, and each of the signal terminals and the ground terminal are connected to at least one of the protection circuits.
(2)接地端子及び信号端子は、互いにそれぞれ1つの
バリスタを介して接続されていることを特徴とする特許
請求の範囲第1項記載のICカード。
(2) The IC card according to claim 1, wherein the ground terminal and the signal terminal are each connected to each other via one varistor.
(3)接地端子及び信号端子を接続する結線並びにバリ
スタは、モジュール化により結合されていることを特徴
とする特許請求の範囲第1項又は第2項記載のICカー
ド。
(3) The IC card according to claim 1 or 2, wherein the wiring connecting the ground terminal and the signal terminal and the varistor are combined by modularization.
(4)モジュール化されたバリスタは、乾式薄膜形成手
段により、薄膜を積層して構成されていることを特徴と
する特許請求の範囲第3項記載のICカード。
(4) The IC card according to claim 3, wherein the modular varistor is constructed by laminating thin films by dry thin film forming means.
JP62332563A 1987-12-25 1987-12-25 Ic card Pending JPH01171897A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62332563A JPH01171897A (en) 1987-12-25 1987-12-25 Ic card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62332563A JPH01171897A (en) 1987-12-25 1987-12-25 Ic card

Publications (1)

Publication Number Publication Date
JPH01171897A true JPH01171897A (en) 1989-07-06

Family

ID=18256320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62332563A Pending JPH01171897A (en) 1987-12-25 1987-12-25 Ic card

Country Status (1)

Country Link
JP (1) JPH01171897A (en)

Similar Documents

Publication Publication Date Title
US4559579A (en) Device for the protection of an electronic component and/or circuit against the disturbances (voltages) generated by an external electromagnetic field
US4586105A (en) High voltage protection device with a tape covered spark gap
US4617605A (en) Carrier element for an IC module
US4591945A (en) Device for protecting electronic circuits against electrostatic charges
US5189638A (en) Portable semiconductor memory device
FR2721732B1 (en) Contactless memory card whose electronic circuit includes a module.
US6084759A (en) Arrangement for protection against electrostatic discharge in electronic apparatuses
US4896028A (en) Surge absorption apparatus
US5206783A (en) Portable semiconductor memory unit
US5130881A (en) IC socket having overvoltage protection
GB2066535A (en) Personal code card
US4942495A (en) Electrostatic protection device for electronic cards
JPH07147378A (en) Semiconductor module and ic package used for it
EP1298967B1 (en) Electronic card
JPH01171897A (en) Ic card
JP2002170929A (en) Semiconductor device
JP2636214B2 (en) Static electricity absorber
JP2001223061A (en) Electronic component and electronic device
JP2636213B2 (en) Static electricity absorber
JPH0345434B2 (en)
JPS60256886A (en) Information processing card
JP3030393B2 (en) Collective safety cage
JPH01171202A (en) Varistor module
JP2002533915A (en) Data retainer having chip and connection means completely enclosed
JPS622704Y2 (en)