JPH0116673B2 - - Google Patents

Info

Publication number
JPH0116673B2
JPH0116673B2 JP16176083A JP16176083A JPH0116673B2 JP H0116673 B2 JPH0116673 B2 JP H0116673B2 JP 16176083 A JP16176083 A JP 16176083A JP 16176083 A JP16176083 A JP 16176083A JP H0116673 B2 JPH0116673 B2 JP H0116673B2
Authority
JP
Japan
Prior art keywords
character
print
bit
characters
bit string
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP16176083A
Other languages
Japanese (ja)
Other versions
JPS6054861A (en
Inventor
Yoshihisa Kondo
Toshio Sasaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP16176083A priority Critical patent/JPS6054861A/en
Publication of JPS6054861A publication Critical patent/JPS6054861A/en
Publication of JPH0116673B2 publication Critical patent/JPH0116673B2/ja
Granted legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/485Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by the process of building-up characters or image elements applicable to two or more kinds of printing or marking processes
    • B41J2/505Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by the process of building-up characters or image elements applicable to two or more kinds of printing or marking processes from an assembly of identical printing elements

Landscapes

  • Dot-Matrix Printers And Others (AREA)

Description

【発明の詳細な説明】 本発明はドツトプリンタ、特にキヤラクタ・ジ
エネレータに縦方向縮小文字用の文字パタンを有
することなく、普通文字パタンより縦方向縮小文
字用の2種類の印字パタンを編集し、これら印字
パタンに対応する各文字を重ねて印字することに
より、普通文字パタンに対応する文字に対して1/
2に縦方向に縮小された文字を印字できるように
したドツトプリンタに関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention does not require a dot printer, particularly a character generator, to have a character pattern for vertically reduced characters, but rather edits two types of print patterns for vertically reduced characters than a normal character pattern. By overprinting each character that corresponds to the print pattern, the characters corresponding to the normal character pattern are 1/1
This invention relates to a dot printer capable of printing characters reduced in the vertical direction.

縦方向の縮小文字を印字できる従来のドツトプ
リンタでは、縮小文字用の文字パタンをキヤラク
タ・ジエネレータに格納しており、この文字パタ
ンを読出して対応する縮小文字を印字している。
このような従来のドツトプリンタの欠点を述べる
に当り、ドツトプリンタの基本的構造を第1図に
基づいて説明する。
In conventional dot printers capable of printing reduced characters in the vertical direction, character patterns for reduced characters are stored in a character generator, and this character pattern is read out to print the corresponding reduced characters.
In describing the drawbacks of such conventional dot printers, the basic structure of a dot printer will be explained based on FIG. 1.

図中1は、ドツトプリンタが動作する際に、各
種演算や入出力制御を行う中央処理装置(CPU)
である。
1 in the figure is the central processing unit (CPU) that performs various calculations and input/output control when the dot printer operates.
It is.

2は、ドツトプリンタとホストCPU(図示せ
ず)との信号の授受を仲介するインターフエイス
(I/F)である。
2 is an interface (I/F) that mediates the exchange of signals between the dot printer and the host CPU (not shown).

3は、受信データの一時保持や印字データの編
集作業を行うランダム・アクセス・メモリ
(RAM)である。
3 is a random access memory (RAM) that temporarily holds received data and edits print data.

4は、CPU1に演算等の作業を行わせるプロ
グラムを格納する読取り専用メモリ(ROM)で
ある。
Reference numeral 4 denotes a read-only memory (ROM) that stores programs that cause the CPU 1 to perform operations such as calculations.

5は、文字パタンを記憶するキヤラクタ・ジエ
ネレータ(C.G.)である。
5 is a character generator (CG) that stores character patterns.

6は、プリンタの用紙切れ、カバーの開放など
を検出するセンサである。
A sensor 6 detects when the printer runs out of paper, when the cover is opened, and so on.

7は、印字のために印字用紙にインパクトを与
えるピンを有する印字ヘツドである。
7 is a print head having pins that impact the printing paper for printing.

8は、印字ヘツド7のピンをCPU1の制御に
従つて駆動する印字ヘツド駆動回路である。
8 is a print head drive circuit that drives the pins of the print head 7 under the control of the CPU 1.

9は、印字ヘツドを搭載したキヤリツジを移動
させるキヤリツジ・モータである。
Reference numeral 9 denotes a carriage motor for moving a carriage carrying a print head.

10は、このキヤリツジ・モータをCPU1の
制御に従つて駆動するキヤリツジ・モータ駆動回
路である。
Reference numeral 10 denotes a carriage motor drive circuit that drives this carriage motor under the control of the CPU 1.

11は、印字用紙を紙送りするためのラインフ
イード・モータである。
11 is a line feed motor for feeding the printing paper.

12は、このラインフイード・モータをCPU
1の制御に従つて駆動するラインフイード・モー
タ駆動回路である。
12 connects this line feed motor to the CPU
This is a line feed motor drive circuit that drives according to the control of No. 1.

13は、プリントの状態を表示する表示素子で
ある。
13 is a display element that displays the printing status.

以上のような構成のドツトプリンタにおいて、
印字ヘツド7が、第2図に示すような一直線状に
等間隔に配置されたドツト印字用の8本のピン
P7,P6…P0を有し、8×8のドツト数より成る
文字を印字する場合、CPU1はキヤラクタ・ジ
エネレータ5の記憶領域をアクセスして文字パタ
ンを読取り、印字ヘツド7のピンを駆動して読取
つた文字パタンに対応する文字を印字する。
In a dot printer with the above configuration,
The print head 7 has eight pins for dot printing arranged at equal intervals in a straight line as shown in Figure 2.
When printing a character having P 7 , P 6 ...P 0 and consisting of 8 x 8 dots, the CPU 1 accesses the storage area of the character generator 5, reads the character pattern, and sets the pins of the print head 7. Prints characters corresponding to the character pattern read by driving.

例えば、文字「A」を印字する場合、キヤラク
タ・ジエネレータ5に記憶されている文字パタン
は第3図に示すように2進数の8行×8列より成
るマトリツクス状ビツト配列である。第3図にお
いて、縦方向の2進数の列を、以後、ビツト列と
いう。各ビツト列の8ビツト2進数は、キヤラク
タ・ジエネレータの同一番地に記憶されている。
例えば、左側から1列目のビツト列00111110は或
る番地に記憶されており、2列目のビツト列
01001000は他の番地に記憶されている。
For example, when printing the letter "A", the character pattern stored in the character generator 5 is a matrix-like bit array consisting of 8 rows by 8 columns of binary numbers, as shown in FIG. In FIG. 3, the column of binary numbers in the vertical direction is hereinafter referred to as a bit column. The 8-bit binary number of each bit string is stored in the same location of the character generator.
For example, the bit string 00111110 in the first column from the left is stored at a certain address, and the bit string in the second column is stored at a certain address.
01001000 is stored at another address.

これら各ビツト列の8ビツト2進数を第3図に
おいて上の行から順次ビツト7、ビツト6…ビツ
ト0と呼ぶものとする。これら各ビツトは、ピン
P7〜P0のそれぞれに対応しており、ピン駆動を
指示する。“1”に対応するピンは駆動されてド
ツトを印字し、“0”に対応するピンは駆動され
ない。第3図の文字パタンの左から1列目のビツ
ト列について見ると、ビツト7は“0”であり対
応するピンP7は駆動されず、ビツト6は“0”
であり対応するピンP6は駆動されず、ビツト5
は“1”であり対応するピンP5は駆動され、ビ
ツト4は“1”であり対応するピンP4は駆動さ
れ、…、ビツト0は“0”であり対応するピン
P0は駆動されない。以上の動作は、1列目、2
列目…8列目の各ビツト列について順次行われ、
第4図に示す文字「A」が最終的に印字される。
第4図において、長方形14は8×8個のドツト
区画15より成る文字区画を示し、〇印はインパ
クトされたドツトを示す。
In FIG. 3, the 8-bit binary numbers of each bit string are sequentially referred to as bit 7, bit 6, . . . bit 0 from the top row. Each of these bits
It corresponds to each of P 7 to P 0 and instructs pin drive. The pin corresponding to "1" is driven to print a dot, and the pin corresponding to "0" is not driven. Looking at the bit string in the first row from the left of the character pattern in Figure 3, bit 7 is "0", the corresponding pin P7 is not driven, and bit 6 is "0".
and the corresponding pin P 6 is not driven and bit 5
is "1" and the corresponding pin P5 is driven, bit 4 is "1" and the corresponding pin P4 is driven,..., bit 0 is "0" and the corresponding pin is driven.
P 0 is not driven. The above operation is for the 1st column and 2nd column.
Column: This is performed sequentially for each bit string in the 8th column.
The letter "A" shown in FIG. 4 is finally printed.
In FIG. 4, a rectangle 14 indicates a character section consisting of 8.times.8 dot sections 15, and O marks indicate impacted dots.

第4図に示す文字「A」と同じドツト数であつ
て、第5図に示すようにドツトとドツトとが一部
において重なるように縦方向に1/2に縮小された
文字を印字する場合には、キヤラクタ・ジエネレ
ータ5は、第3図の普通文字パタンとは別に、第
6図および第7図に示す2種類の印字パタンを有
し、各パタンに対応する文字を重ねて印字するこ
とによつて縮小文字を得ている。まず最初に、第
6図の文字パタンに対応する第8図に示す文字を
印字した後、CPU1によりラインフイード・モ
ータ駆動回路12を制御してラインフイード・モ
ータ11を駆動し、第2図に示す印字ピンのピン
間隔lの1/2の距離にわたつて紙送りした後、第
8図の印字文字に重ねて、第7図の文字パタンに
対応する第9図の文字を印字して、第5図のよう
に印字された1/2縮小文字を得ている。
When printing a character that has the same number of dots as the letter "A" shown in Figure 4, but is reduced in size to 1/2 in the vertical direction so that the dots partially overlap as shown in Figure 5. In addition to the normal character pattern shown in FIG. 3, the character generator 5 has two types of printing patterns shown in FIGS. 6 and 7, and can print characters corresponding to each pattern in an overlapping manner. The reduced characters are obtained by . First, after printing the characters shown in FIG. 8 that correspond to the character pattern shown in FIG. After feeding the paper over a distance of 1/2 of the pin spacing l, print the characters in Figure 9 that correspond to the character pattern in Figure 7 overlapping the printed characters in Figure 8, and print the characters in Figure 5. I am getting 1/2 reduced characters printed as shown in the figure.

このような従来のドツトプリンタによれば、キ
ヤラクタ・ジエネレータは普通文字パタンの外
に、縮小文字用の特殊な文字パタンを有さなけれ
ばならず、このためキヤラクタ・ジエネレータの
記憶容量が大きくなり、プリンタの価格も高くな
るという欠点があつた。
According to such conventional dot printers, the character generator must have a special character pattern for reduced characters in addition to the normal character pattern, which increases the storage capacity of the character generator and increases the printer's capacity. The disadvantage was that the price was also high.

本発明の目的は、キヤラクタ・ジエネレータの
格納する普通文字パタンから縮小文字用の2種類
の印字パタンを編集し、これら印字パタンに基づ
いて縮小文字を印字することができる、したがつ
て大容量のキヤラクタ・ジエネレータを必要とし
ないドツトプリンタを提供することにある。
An object of the present invention is to edit two types of printing patterns for reduced characters from normal character patterns stored in a character generator, and to print reduced characters based on these printing patterns. An object of the present invention is to provide a dot printer that does not require a character generator.

本発明は、2進数のマトリツクス状ビツト配列
で表される文字パタンを記憶するキヤラクタ・ジ
エネレータと、 このキヤラクタ・ジエネレータから文字パタン
を読取り、等間隔かつ直線状に配列された複数の
印字ピンを有する印字ヘツドを駆動するための印
字ヘツド駆動回路を制御する第1制御手段と、 印字用紙を送るラインフイード・モータを駆動
するためのラインフイード・モータ駆動回路を制
御する第2制御手段と、 を具えるドツトプリンタにおいて、 前記キヤラクタ・ジエネレータから普通文字パ
タンのマトリツクス状ビツト配列のビツト列を1
列ごとに順次書込む第1データ保持部と、 この第1データ保持部に書込まれたビツト列を
構成する複数ビツトを、奇数ビツトと偶数ビツト
とに分けて奇数ビツト列と偶数ビツト列とを構成
し、奇数ビツト列および偶数ビツト列を構成する
各ビツトが“1”または“0”であるかを奇数ビ
ツト列および偶数ビツト列ごとに順次判断する判
断手段と、 前記奇数ビツト列の前記判断および前記偶数ビ
ツト列の前記判断に基づいて、これら判断ごとに
内容が設定される第2データ保持部と、 この第2データ保持部の内容を読取つて、1種
類の普通文字パタンに対して2種類の縮小文字用
第1および第2印字パタンを編集した結果を格納
するランダム・アクセス・メモリとを具え、 第1制御手段が、前記印字ヘツド制御回路を制
御して前記ランダム・アクセス・メモリにおいて
編集された第1印字パタンに対応する文字を印字
用紙に印字し、次に第2制御手段が前記ラインフ
イード・モータ駆動回路を制御して、前記印字ピ
ンの間隔の1/2に相当する距離だけ印字用紙を紙
送りした後、第1制御手段が、前記印字ヘツド駆
動回路を制御して前記ランダム・アクセス・メモ
リにおいて編集された第2印字パタンに対応する
文字を既に印字された前記文字に重ねて印字し、
前記普通文字パタンに対応する文字に対して縦方
向に縮小された文字を印字することを特徴とする
ものである。
The present invention has a character generator that stores a character pattern represented by a matrix-like bit array of binary numbers, and a plurality of printing pins that read the character pattern from this character generator and are arranged at regular intervals in a straight line. A dot printer comprising: first control means for controlling a print head drive circuit for driving a print head; and second control means for controlling a line feed motor drive circuit for driving a line feed motor for feeding printing paper. , one bit string of a matrix-like bit array of an ordinary character pattern is extracted from the character generator.
A first data holding section is used to sequentially write data column by column, and a plurality of bits constituting the bit string written in the first data holding section are divided into odd bits and even bits, and the bits are divided into odd bit strings and even bit strings. determining means for sequentially determining whether each bit constituting the odd bit string and the even bit string is "1" or "0" for each odd bit string and even bit string; a second data holding section whose contents are set for each judgment based on the judgment and the judgment of the even bit string; and a second data holding section whose contents are set for each of these judgments; a random access memory for storing the results of editing the first and second print patterns for two types of reduced characters, the first control means controlling the print head control circuit to store the results of editing the first and second print patterns for reduced characters; The characters corresponding to the first print pattern edited in are printed on the printing paper, and then the second control means controls the line feed motor drive circuit to print a distance corresponding to 1/2 of the interval between the printing pins. After feeding the printing paper by the amount of time, the first control means controls the print head drive circuit to add a character corresponding to the second print pattern edited in the random access memory to the already printed character. Print over and over again.
The present invention is characterized in that characters that are vertically reduced in size with respect to characters corresponding to the normal character pattern are printed.

以下、図面に基づいて本発明を説明する。 Hereinafter, the present invention will be explained based on the drawings.

第10図は、本発明ドツトプリンタの構成を示
すブロツク図である。このブロツク図は、CPU
によつて実現される機能を手段としてブロツクに
より表わしている。図中、第1図と同じ要素には
同一の番号を付して示す。
FIG. 10 is a block diagram showing the structure of the dot printer of the present invention. This block diagram shows the CPU
The functions realized by this are represented by blocks as means. In the figure, the same elements as in FIG. 1 are denoted by the same numbers.

図中、5は普通文字パターンを格納するキヤラ
クタ・ジエネレータ(C.G.)、17はこのキヤラ
クタ・ジエネレータから普通文字パタンのビツト
列が順次書込まれる第1レジスタ、18は第1レ
ジスタに書込まれたビツト列を奇数番目のビツト
と偶数番目のビツトとに分け、それぞれについて
“1”か“0”かを判断する判断手段、19はこ
れら判断に基づいて内容を設定する第2レジス
タ、3は第2レジスタの出力から縮小文字用の2
種類の印字パタンを偏集するRAM、20はキヤ
ラクタ・ジエネレータ5またはRAM3からの普
通文字パタンまたは縮小文字用の印字パタンに従
つて印字ヘツド7および印字ヘツド駆動回路8を
制御する第1制御手段、21はラインフイード・
モータ11およびラインフイード・モータ駆動回
路12を制御する第2制御手段、22は印字用紙
である。
In the figure, 5 is a character generator (CG) that stores an ordinary character pattern, 17 is the first register into which the bit string of the ordinary character pattern is sequentially written from this character generator, and 18 is the character generator written to the first register. Determination means divides the bit string into odd-numbered bits and even-numbered bits and determines whether each is "1" or "0"; 19 is a second register for setting the contents based on these determinations; 3 is a second register; 2 for the reduced character from the output of the 2 register.
a first control means 20 for controlling the print head 7 and the print head drive circuit 8 in accordance with the print pattern for normal characters or reduced characters from the character generator 5 or the RAM 3; 21 is line feed
A second control means 22 for controlling the motor 11 and the line feed motor drive circuit 12 is a printing paper.

このドツトプリンタの動作を、第5図に示す縮
小文字「A」を印字する場合に基づいて説明す
る。キヤラクタ・ジエネレータ5に格納されてい
る第3図図示の普通文字パタンの各ビツト列の8
ビツト2進数ごとに8ビツト第1レジスタ17に
書込む。まず初めに、1列目のビツト列00111110
が書込まれる。第1レジスタ17に書込まれた8
ビツト2集数を、判断手段18において、奇数番
目のビツト(以下、奇数ビツトという)、即ちビ
ツト7、ビツト5、ビツト3、ビツト1から成る
奇数ビツト列と、偶数番目のビツト(以下、偶数
ビツトという)、即ちビツト6、ビツト4、ビツ
ト2、ビツト0から成る偶数ビツト列とに分け
る。奇数ビツト列は0111であり、偶数ビツト列は
0110である。
The operation of this dot printer will be explained based on the case of printing the reduced letter "A" shown in FIG. 8 of each bit string of the ordinary character pattern shown in FIG. 3 stored in the character generator 5.
Write to the 8-bit first register 17 for each bit binary number. First of all, the first bit string 00111110
is written. 8 written to the first register 17
The determination means 18 determines the number of bits 2 and 18, which is an odd bit string consisting of bits 7, 5, 3, and 1. (referred to as bits), that is, an even numbered bit string consisting of bit 6, bit 4, bit 2, and bit 0. The odd bit string is 0111 and the even bit string is
It is 0110.

判断手段18においては、さらに、奇数ビツト
列および偶数ビツト列について、これらビツト列
を構成する各ビツトが“1”であるかまたは
“0”であるかを判断する。この判断は、まず奇
数ビツト列に対して行われ、次に偶数ビツト列に
ついて行われる。この判断に基づいて8ビツト第
2レジスタ19の内容が設定される。
The determining means 18 further determines whether each bit constituting the odd bit string and even bit string is "1" or "0". This determination is first made for the odd bit strings, and then for the even bit strings. Based on this determination, the contents of the 8-bit second register 19 are set.

第11図は、奇数ビツト列0111についての判断
および第2レジスタの設定の手順を示すフローチ
ヤートである。図中、第1レジスタ17をレジス
タAで、第2レジスタ19をレジスタBで示す。
レジスタBは8ビツトのデータ即ち2進数を書込
むことができ、8ビツト2進数の上位桁より順次
ビツト7、ビツト6、…ビツト0と呼ぶものとす
る。処理手順の開始時には、レジスタAには、ビ
ツト列00111110が書込まれており、8ビツトレジ
スタBの内容は00000000、即ちすべて“0”とな
るように設定する。
FIG. 11 is a flowchart showing the procedure for determining the odd bit string 0111 and setting the second register. In the figure, the first register 17 is shown as register A, and the second register 19 is shown as register B.
Register B can write 8-bit data, that is, a binary number, and the upper digits of the 8-bit binary number are sequentially referred to as bit 7, bit 6, . . . bit 0. At the start of the processing procedure, the bit string 00111110 is written in register A, and the contents of 8-bit register B are set to 00000000, that is, all "0".

レジスタAのビツト7は“0”であるからレジ
スタBのビツト7は“0”のまま保持し、レジス
タAのビツト5は“1”であるからレジスタBの
ビツト6を“1”に設定し、レジスタAのビツト
3は“1”であるからレジスタBのビツト5を
“1”に設定し、レジスタAのビツト1は“1”
であるからレジスタBのビツト4を“1”に設定
する。レジスタBの下位4ビツト、即ちビツト
3、ビツト2、ビツト1、ビツト0は“0”のま
ま保持される。したがつて、最終的にはレジスタ
Bの内容は、01110000となる。これは第6図に示
す縮小文字用印字パタンの左から1列目のビツト
列に相当している。レジスタBの内容は、RAM
3に送られ記憶される。
Since bit 7 of register A is "0", bit 7 of register B is held as "0", and bit 5 of register A is "1", so bit 6 of register B is set to "1". , since bit 3 of register A is “1”, bit 5 of register B is set to “1”, and bit 1 of register A is “1”.
Therefore, bit 4 of register B is set to "1". The lower four bits of register B, ie, bit 3, bit 2, bit 1, and bit 0, are held as "0". Therefore, the final content of register B becomes 01110000. This corresponds to the first bit string from the left in the print pattern for reduced characters shown in FIG. The contents of register B are RAM
3 and stored.

奇数ビツト列についての処理手順が終了する
と、レジスタBは再びすべて“0”に設定され、
偶数ビツト列についての処理手順が開始される。
第12図には、偶数ビツト列0110についての判断
およびレジスタBの設定の手順をフローチヤート
で示す。この処理手順は、第11図において説明
した処理手順と同じである。レジスタの最終的な
内容は01100000となる。これは第7図に示す縮小
文字用印字パタンの左から1列目のビツト列に相
当している。レジスタBの内容は、RAM3に送
られ記憶される。
When the processing procedure for the odd bit string is completed, register B is set to all “0” again,
The processing procedure for the even bit string is started.
FIG. 12 is a flowchart showing the procedure for determining the even bit string 0110 and setting register B. This processing procedure is the same as the processing procedure explained in FIG. The final contents of the register will be 01100000. This corresponds to the first bit string from the left in the print pattern for reduced characters shown in FIG. The contents of register B are sent to RAM3 and stored.

以上の処理は、第3図の普通文字パタンの1列
目、2列目…8列目の各ビツト列について順次行
われ、RAM3ではレジスタBの出力に基づいて
第6図および第7図に示す縮小文字用の2種類の
第1および第2印字パタンを編集する。第6図の
第1印字パタンは、第3図の文字パタンの奇数ビ
ツトより編集されたものであり、第7図の第2印
字パタンは、第3図の文字パタンの偶数ビツトよ
り編集されたものである。
The above processing is performed sequentially for each bit string in the 1st column, 2nd column, ... 8th column of the ordinary character pattern in FIG. Two types of first and second printing patterns for reduced characters shown are edited. The first print pattern in Figure 6 is edited from the odd bits of the character pattern in Figure 3, and the second print pattern in Figure 7 is edited from the even bits of the character pattern in Figure 3. It is something.

第1制御手段20は、RAM3からの第1印字
パタンに基づいて、印字ヘツド駆動回路8を制御
して印字ヘツド7を駆動し、第1印字パタンに対
応する第8図に示す文字を印字用紙22に印字す
る。この印字が終了すると、第2制御手段21は
ラインフイード・モータ駆動回路12を制御して
ラインフイード・モータ11を駆動し、第2図に
示す印字ピンのピン間隔lの1/2に相当する距離
にわたつて印字用紙22を紙送りする。
The first control means 20 controls the print head drive circuit 8 to drive the print head 7 based on the first print pattern from the RAM 3, and prints the characters shown in FIG. 8 corresponding to the first print pattern on the printing paper. Print on 22. When this printing is completed, the second control means 21 controls the line feed motor drive circuit 12 to drive the line feed motor 11 so that the line feed motor 11 is moved at a distance corresponding to 1/2 of the pin spacing l between the printing pins shown in FIG. The printing paper 22 is fed across the paper.

この紙送りが終了した後、第1制御手段20は
RAM3からの第2印字パタンに従つて第9図に
示す文字を、既に印字された第8図の文字上に重
ねて印字し、第5図の縮小文字を得る。
After this paper feeding is completed, the first control means 20
In accordance with the second printing pattern from the RAM 3, the characters shown in FIG. 9 are printed over the already printed characters in FIG. 8 to obtain the reduced characters in FIG.

この縮小文字は、ドツトどうしが一部において
重なり合つて印字されており、第4図に示す普通
文字に対して1/2に縮小されている。さらにこの
縮小文字は、文字区画14の上半分に印字されて
いる。文字区画の下半分への印字は、第2レジス
タ19の内容設定時に、第2レジスタの上位4ビ
ツトをすべて“0”に設定して、下位4ビツトを
判断手段18の判断に基づいて設定することによ
り達成される。また、縮小文字を文字区画のどの
上下位置に印字するかは、第2レジスタ19の設
定により任意に定めることができることは言うま
でもない。
These reduced characters are printed with dots partially overlapping each other, and are reduced to 1/2 of the normal characters shown in FIG. Furthermore, this reduced character is printed on the upper half of the character section 14. To print on the lower half of the character section, when setting the contents of the second register 19, the upper 4 bits of the second register are all set to "0", and the lower 4 bits are set based on the judgment of the judgment means 18. This is achieved by Furthermore, it goes without saying that it is possible to arbitrarily determine in which vertical position of the character section the reduced characters are printed by setting the second register 19.

上述したところから明らかなように、本発明ド
ツトプリンタによれば、縮小文字用の印字パタン
を、キヤラクタ・ジエネレータに格納された普通
文字パタンから編集して形成するため、縮小文字
用の印字パタンをキヤラクタ・ジエネレータに予
め格納しておく必要はなく、したがつてキヤラク
タ・ジエネレータの容量の増大を防止することが
でき、このためドツトプリンタ自体の価格も軽減
することが可能となる。
As is clear from the above, according to the dot printer of the present invention, the print pattern for reduced characters is formed by editing the normal character pattern stored in the character generator. - It is not necessary to store the dot in the generator in advance, and therefore it is possible to prevent the capacity of the character generator from increasing, and therefore the price of the dot printer itself can be reduced.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はドツトプリンタの基本的構成を示すブ
ロツク図、第2図は印字ピンの配列を示す図、第
3図は文字「A」の印字パタンを示す図、第4図
は印字された文字「A」を示す図、第5図は印字
された縮小文字「A」を示す図、第6図および第
7図は縮小文字用の印字パタンをそれぞれ示す
図、第8図および第9図は第6図および第7図の
印字パタンに相当する文字を示す図、第10図は
本発明ドツトプリンタの基本的構成を示すブロツ
ク図、第11図および第12図は判断手段の手順
を表わすフローチヤートを示す図である。 図中、7は印字ヘツド、8は印字ヘツド駆動回
路、11はラインフイード・モータ、12はライ
ンフイード・モータ駆動回路、14は文字区画、
15はドツト区画、5はキヤラクタ・ジエネレー
タ、17は第1レジスタ、18は判断手段、19
は第2レジスタ、3はRAM、20は第1制御手
段、21は第2制御手段、22は印字用紙をそれ
ぞれ示す。
Figure 1 is a block diagram showing the basic configuration of a dot printer, Figure 2 is a diagram showing the arrangement of printing pins, Figure 3 is a diagram showing the printing pattern of the letter "A", and Figure 4 is a diagram showing the printed character "A". Figure 5 is a diagram showing the printed reduced character 'A', Figures 6 and 7 are diagrams each showing the printing pattern for the reduced character, and Figures 8 and 9 are diagrams showing the printed reduced character 'A'. 6 and 7, FIG. 10 is a block diagram showing the basic configuration of the dot printer of the present invention, and FIGS. 11 and 12 are flowcharts showing the procedure of the determining means. FIG. In the figure, 7 is a print head, 8 is a print head drive circuit, 11 is a line feed motor, 12 is a line feed motor drive circuit, 14 is a character section,
15 is a dot section, 5 is a character generator, 17 is a first register, 18 is a determining means, 19
3 is a second register, 3 is a RAM, 20 is a first control means, 21 is a second control means, and 22 is a printing paper.

Claims (1)

【特許請求の範囲】 1 2進数のマトリツクス状ビツト配列で表され
る文字パタンを記憶するキヤラクタ・ジエネレー
タと、 このキヤラクタ・ジエネレータから文字パタン
を読取り、等間隔かつ直線状に配列された複数の
印字ピンを有する印字ヘツドを駆動するための印
字ヘツド駆動回路を制御する第1制御手段と、 印字用紙を送るラインフイード・モータを駆動
するためのラインフイード・モータ駆動回路を制
御する第2制御手段と、 を具えるドツトプリンタにおいて、 前記キヤラクタ・ジエネレータから普通文字パ
タンのマトリツクス状ビツト配列のビツト列を1
列ごとに順次書込む第1データ保持部と、 この第1データ保持部に書込まれたビツト列を
構成する複数ビツトを、奇数ビツトと偶数ビツト
とに分けて奇数ビツト列と偶数ビツト列とを構成
し、奇数ビツト列および偶数ビツト列を構成する
各ビツトが“1”または“0”であるかを奇数ビ
ツト列および偶数ビツト列ごとに順次判断する判
断手段と、 前記奇数ビツト列の前記判断および前記偶数ビ
ツト列の前記判断に基づいて、これら判断ごとに
内容が設定される第2データ保持部と、 この第2データ保持部の内容を読取つて、1種
類の普通文字パタンに対して2種類の縮小文字用
第1および第2印字パタンを編集した結果を格納
するランダム・アクセス・メモリとを具え、 第1制御手段が、前記印字ヘツド駆動回路を制
御して前記ランダム・アクセス・メモリにおいて
編集された第1印字パタンに対応する文字を印字
用紙に印字し、次に第2制御手段が前記ラインフ
イード・モータ駆動回路を制御して、前記印字ピ
ンの間隔の1/2に相当する距離だけ印字用紙を紙
送りした後、第1制御手段が、前記印字ヘツド駆
動回路を制御して前記ランダム・アクセス・メモ
リにおいて編集された第2印字パタンに対応する
文字を既に印字された前記文字に重ねて印字し、
前記普通文字パタンに対応する文字に対して縦方
向に縮小された文字を印字することを特徴とする
ドツトプリンタ。
[Scope of Claims] 1. A character generator that stores a character pattern represented by a matrix-like bit array of binary numbers, and a plurality of printed characters that read the character pattern from this character generator and are arranged linearly at equal intervals. a first control means for controlling a printhead drive circuit for driving a printhead having a pin; and a second control means for controlling a linefeed motor drive circuit for driving a linefeed motor for feeding the print sheet. In a dot printer equipped with a dot printer, one bit string of a matrix-like bit array of an ordinary character pattern is extracted from the character generator.
A first data holding section is used to sequentially write data column by column, and a plurality of bits constituting the bit string written in the first data holding section are divided into odd bits and even bits, and the bits are divided into odd bit strings and even bit strings. determining means for sequentially determining whether each bit constituting the odd bit string and the even bit string is "1" or "0" for each odd bit string and even bit string; a second data holding section whose contents are set for each judgment based on the judgment and the judgment of the even bit string; and a second data holding section whose contents are set for each of these judgments; a random access memory for storing the results of editing the first and second print patterns for two types of reduced characters, the first control means controlling the print head drive circuit to store the results of editing the first and second print patterns for reduced characters; The characters corresponding to the first print pattern edited in are printed on the printing paper, and then the second control means controls the line feed motor drive circuit to print a distance corresponding to 1/2 of the interval between the printing pins. After feeding the printing paper by the amount of time, the first control means controls the print head drive circuit to add a character corresponding to the second print pattern edited in the random access memory to the already printed character. Print over and over again.
A dot printer characterized in that it prints characters that are vertically reduced in size with respect to characters corresponding to the normal character pattern.
JP16176083A 1983-09-02 1983-09-02 Dot printer Granted JPS6054861A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16176083A JPS6054861A (en) 1983-09-02 1983-09-02 Dot printer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16176083A JPS6054861A (en) 1983-09-02 1983-09-02 Dot printer

Publications (2)

Publication Number Publication Date
JPS6054861A JPS6054861A (en) 1985-03-29
JPH0116673B2 true JPH0116673B2 (en) 1989-03-27

Family

ID=15741369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16176083A Granted JPS6054861A (en) 1983-09-02 1983-09-02 Dot printer

Country Status (1)

Country Link
JP (1) JPS6054861A (en)

Also Published As

Publication number Publication date
JPS6054861A (en) 1985-03-29

Similar Documents

Publication Publication Date Title
JPS6215353B2 (en)
JPH0418376A (en) Printing apparatus
JP2570684B2 (en) Character pattern generator for Dot Tomato Rix serial printer
JPH0116673B2 (en)
JPH0755070Y2 (en) Dot printer
JP4329167B2 (en) Image processing apparatus and image output apparatus
JPS625071B2 (en)
JPS6038167A (en) Character or figure pattern generating circuit device
JPS62290546A (en) Recorder
JP4605271B2 (en) Image output device
JPS6164470A (en) Printing method of printer
JP3958823B2 (en) Color inkjet printer
JPH024915B2 (en)
JP3003266B2 (en) Serial printer
JPH0647301B2 (en) Charactor pattern generator
JPH0226592B2 (en)
JPH0741725B2 (en) High-quality character pattern data generator for printing
JPH01108058A (en) Recording apparatus
JPH0525673B2 (en)
JPS58179656A (en) Recording system
JPS59120469A (en) Driving system of non-impact type printer
JPH0948110A (en) Image recording apparatus
JPH0577443A (en) Printing control device of serial dot matrix printer
JPS61192573A (en) Recording apparatus
JPH0533404B2 (en)