JPH01166151A - Test system - Google Patents

Test system

Info

Publication number
JPH01166151A
JPH01166151A JP62326108A JP32610887A JPH01166151A JP H01166151 A JPH01166151 A JP H01166151A JP 62326108 A JP62326108 A JP 62326108A JP 32610887 A JP32610887 A JP 32610887A JP H01166151 A JPH01166151 A JP H01166151A
Authority
JP
Japan
Prior art keywords
input
output
input output
devices
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62326108A
Other languages
Japanese (ja)
Inventor
Toshiyuki Odakawa
小田川 敏之
Takashi Kishibe
岸部 高志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62326108A priority Critical patent/JPH01166151A/en
Publication of JPH01166151A publication Critical patent/JPH01166151A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To surely grasp a situation when plural input output devices generate troubles simultaneously or an input output device to generate a trouble obstructs the actions of the other normal input output devices by comparing the history of the actions of the respective input output devices at the time of executing an input output instruction in parallel. CONSTITUTION:A tested device realizes an action in accordance with the input output instruction by a microprogram control. That is to say, when a testing device 1 issues the input output instruction, an interface control part 4 detects this, an interruption to a microprogram 5 is generated only to the specific tested device and only the tested device to which the interruption is generated executes the decoding and the execution of the input output instruction by the microprogram control. Concerning the input output instruction to execute the priority selection of the interruption, a means to generate the interruption to the microprograms of all the tested devices is provided and all the tested devices trace the input output instruction by the microprograms.

Description

【発明の詳細な説明】 [概 要] 本発明は情報処理装置における入出力装置の試験方式に
関し、 試験対象の入出力装置に係る動作が、他の入出力装置の
動作の影響を受けているか否かの確認が行なえる手段を
提供することを目的とし、本体装置に複数の入出力装置
が直接あるいは入出力制御装置を介して接続されて成る
情報処理装置において、 各入出力装置および入出力制御装置を試験状態に設定す
る手段を設けると共に、 各入出力装置および入出力制御装置に試験状態であると
き本体装置から入出力命令が発行された場合、該入出力
命令が対象とする入出力装置以外の入出力装置あるいは
入出力制御装置においても該入出力命令を契機として自
己の動作の履歴を記録する手段を設けることにより構成
する。
[Detailed Description of the Invention] [Summary] The present invention relates to a testing method for input/output devices in an information processing device, and is a test method for determining whether the operation of the input/output device to be tested is influenced by the operation of other input/output devices. In an information processing device in which multiple input/output devices are connected to the main unit directly or via an input/output control device, each input/output device and input/output In addition to providing a means for setting the control device to a test state, when an input/output command is issued from the main unit while each input/output device and input/output control device is in the test state, the input/output targeted by the input/output command is The configuration is such that an input/output device or an input/output control device other than the device is also provided with means for recording the history of its own operation in response to the input/output command.

[産業上の利用分野] 本発明は複数の入出力装置が直接あるいは入出力制御装
置を介して接続されている情報処理装置における入出力
装置の試験方式に関し、特に、試験のため、成る入出力
装置に対して入出力命令を発行したとき、該入出力命令
の実行あるいは当該入出力装置の動作が、他の入出力装
置の動作の影響を受けているか否かを確認することの可
能な試験方式に係る。
[Field of Industrial Application] The present invention relates to a testing method for input/output devices in an information processing device in which a plurality of input/output devices are connected directly or via an input/output control device, and in particular, the present invention relates to a method for testing input/output devices in an information processing device in which a plurality of input/output devices are connected directly or via an input/output control device, and in particular, for testing, A test that can confirm whether, when an input/output command is issued to a device, the execution of the input/output command or the operation of the relevant input/output device is affected by the operation of other input/output devices. Regarding the method.

[従来の技術] 第3図は情報処理システムの構成の例を示す図であって
、50はCPU、51はメモリ、52.53は入出力制
御装置(図においては略号にてIOCと記載)、54〜
59は入出力装置(図においては略号にてIloと記載
)、60はバスを表している。
[Prior Art] FIG. 3 is a diagram showing an example of the configuration of an information processing system, in which 50 is a CPU, 51 is a memory, and 52 and 53 are input/output control devices (abbreviated as IOC in the figure). , 54~
59 represents an input/output device (abbreviated as Ilo in the figure), and 60 represents a bus.

同図において、システム各部の機能について試験を行な
うとき、メモリ51に試験プログラムをロードすること
によって試験システムを構成し、CPU50が試験プロ
グラムを実行することによって、試験を行なう。
In the figure, when testing the functions of each part of the system, a test system is configured by loading a test program into a memory 51, and the test is performed by a CPU 50 executing the test program.

入出力装置あるいは入出力制御装置の試験に際しては、
試験対象の入出力装置に対して入出力命令を発行し、当
該入出力装置の動作をトレスして、その結果によって、
良否の判定を行なう。
When testing input/output devices or input/output control devices,
Issue input/output commands to the input/output device to be tested, trace the operation of the input/output device, and use the results to determine
Make a pass/fail judgment.

このような試験プログラムは、装置が故障した場合、該
故障の原因や、障害箇所の探究のなめにも使用される。
Such a test program is also used when a device malfunctions to find the cause of the malfunction and the location of the malfunction.

[発明が解決しようとする問題点] 上述したような従来の試験システムにおいて、試験を実
行する本体系装置および入出力装置等の被試験装置はそ
れぞれの装置ごとに内部状態のトレース機能などの障害
解析手段を有しており、いずれかの装置が障害を発生し
た場合には、試験プログラムを実行したときの各部の動
作の履歴を解析することによって障害箇所を特定し修理
を行なう。
[Problems to be Solved by the Invention] In the conventional test system as described above, the main body system device that executes the test and the devices under test such as input/output devices are subject to failures such as internal state tracing functions for each device. It has an analysis means, and when a failure occurs in any of the devices, the failure location is identified and repaired by analyzing the operation history of each part when the test program is executed.

ところで、第3図に示すような通常の構成において、各
入出力装置あるいは入出力制御装置は共通のバス60に
接続されている。そして、CPU50がいずれかの入出
力装置に入出力命令を発行するときはバス60上にアド
レス情報を流して該当する入出力装置がこれに応答しこ
れによって論理的な結合を保って入出力データの授受が
行なわれる。
Incidentally, in a normal configuration as shown in FIG. 3, each input/output device or input/output control device is connected to a common bus 60. When the CPU 50 issues an input/output command to one of the input/output devices, address information is sent onto the bus 60, and the corresponding input/output device responds to this, thereby maintaining the logical connection and input/output data. will be given and received.

このような制御においては時として、試験対象の入出力
装置は特に障害を生じていないのに、他の入出力装置が
障害のため、不正な信号を発したことにより障害である
かのごとく見えたり、複数の装置の障害が重複して、そ
の原因探究が非常に困難なものとなることがある。
In this type of control, sometimes even though the input/output device under test is not experiencing any particular fault, other input/output devices may be faulty and emit false signals, making it appear as if there is a fault. In some cases, failures in multiple devices overlap, making it extremely difficult to investigate the cause.

本発明はこのような従来の問題点に鑑み、特に複数の入
出力装置を擁する情報処理システムにおける入出力装置
の障害解析を容易に行なうことの可能な手段を提供する
ことを目的としている。
In view of these conventional problems, it is an object of the present invention to provide means that can easily perform failure analysis of input/output devices, particularly in an information processing system having a plurality of input/output devices.

[問題点を解決するための手段] 本発明によれば、上述の目的は前記特許請求の範囲に記
載した手段により達成される。すなわち、本発明は、本
体装置に複数の入出力装置が直接あるいは入出力制御装
置を介して接続されて成る情報処理装置において、各入
出力装置および入出力制御装置を試験状態に設定する手
段を設けると共に、各入出力装置および入出力制御装置
に試験状態であるとき本体装置から入出力命令が発行さ
れた場合、該入出力命令が対象とする入出力装置以外の
入出力装置あるいは入出力制御装置においても該入出力
命令を契機として自己の動作の履歴を記録する手段を設
けた試験システムである。
[Means for Solving the Problems] According to the present invention, the above objects are achieved by the means described in the claims. That is, the present invention provides means for setting each input/output device and input/output control device to a test state in an information processing device in which a plurality of input/output devices are connected to a main unit directly or via an input/output control device. In addition, if an input/output command is issued from the main unit while each input/output device or input/output control device is in a test state, the input/output device or input/output control device other than the input/output device targeted by the input/output command The test system is also equipped with a means for recording the history of its own operations in response to input/output commands.

[作 用] 本発明の手段によれば、入出力装置および入出力装置を
試験状態(以下、試験モードとも言う )にした状態に
おいて、試験プログラム中の入出力命令が実行されたと
き、該入出力命令が指定するアドレスの入出力装置以外
の入出力装置においても、自装置の動作状態の記録を開
始する。
[Function] According to the means of the present invention, when an input/output device and an input/output device are in a test state (hereinafter also referred to as test mode), when an input/output instruction in a test program is executed, the input/output device is Input/output devices other than the input/output device at the address specified by the output command also start recording their own operating states.

従って、入出力命令が実行されたときの各入出力装置の
動作の履歴が並行的に記録されるがら、これらを比較す
ることにより、例えば入出力命令が対象としている入出
力装置が正しく動作しているか否か、他の入出力装置の
動作に影響を与えているか否か、および、他の入出力装
置が本来入出力動作を行なうべき装置に対して、影響を
与えているか否かを容易に調査することができる。
Therefore, while the operation history of each input/output device when an input/output instruction is executed is recorded in parallel, by comparing these, it is possible to check whether, for example, the input/output device targeted by the input/output instruction is operating correctly. It is possible to easily determine whether or not the input/output device is being used, whether it is affecting the operation of other input/output devices, and whether or not other input/output devices are affecting the device that is supposed to perform input/output operations. can be investigated.

[実施例] 第1図は本発明の一実施例の構成の例を示す図であって
、1は試験装置、2はバス、3−1〜3−nは被試験装
置を表している。
[Embodiment] FIG. 1 is a diagram showing an example of the configuration of an embodiment of the present invention, in which 1 represents a test device, 2 represents a bus, and 3-1 to 3-n represent devices under test.

第2図は実施例の被試験装置の内部構成(ここでは第1
図における被試験装置3−1の内部について示している
。)を示す図であって、1.2.3−1は第1図と同様
であり、4はインタフェース制御部、5はマイクロプロ
グラム、6はマイクロプロセッサ、7は内部バスを表し
ている。
Figure 2 shows the internal configuration of the device under test in the example (here, the first
The inside of the device under test 3-1 in the figure is shown. 1.2.3-1 is the same as FIG. 1, 4 is an interface control section, 5 is a microprogram, 6 is a microprocessor, and 7 is an internal bus.

第1図における試験装置1は一装置内における共通制御
部の場合を表している。
A test device 1 in FIG. 1 represents a common control section within one device.

同図において試験装置1は被試験装置3−1〜3−nを
テストする為に被試験装置を試験モードに設定すると共
に被試験装置に定義されている入出力命令を発行し、被
試験装置を起動し、その動作状態を確認する。
In the figure, test equipment 1 sets the equipment under test to test mode in order to test the equipment under test 3-1 to 3-n, issues input/output commands defined to the equipment under test, and Start it and check its working status.

入出力命令は特定の被試験装置に対してのみ有効な場合
とすべての被試験装置に有効な場合が存在する。すべて
の被試験装置に有効な命令とは複数の被試験装置から特
定の被試験装置を選択する場合で、被試験装置からの割
込みの優先選択動作などがある。
There are cases in which input/output commands are valid only for a specific device under test, and cases in which they are valid for all devices under test. Commands that are valid for all devices under test are those for selecting a specific device under test from a plurality of devices under test, such as an operation for prioritizing interrupts from the device under test.

上記すべての被試験装置に対して有効となる入出力命令
のトレースをすべての被試験装置が採取する手段の例を
前記第2図に示しである。
FIG. 2 shows an example of means for all the devices under test to collect traces of input/output commands that are valid for all the devices under test.

この例においては被試験装置は入出力命令に従う動作を
マイクロプログラム制御により実現している。すなわち
、試験装置が入出力命令を発行すると、インタフェース
制御部4がこれを検出し、特定の被試験装置に対しての
み前記マイクロプログラムに対する割込みが発生し、割
込みの発生した被試験装置のみがマイクロプログラム制
御により、入出力命令の解読と実行を行なう。
In this example, the device under test realizes operations according to input/output commands through microprogram control. That is, when the test equipment issues an input/output command, the interface control unit 4 detects this, and an interrupt is generated to the microprogram only for a specific device under test, and only the device under test where the interrupt has occurred executes the microprogram. Deciphers and executes input/output instructions under program control.

本実施例では前記割込みの優先選択を行なう入出力命令
についてはすべての被試験装置のマイクロプログラムに
対して割込みを発生する手段を設け、マイクロプログラ
ムにより、すべての被試験装置が前記入出力命令をトレ
ースする。
In this embodiment, a means is provided to generate an interrupt to the microprograms of all the devices under test for the input/output commands that perform the priority selection of the interrupts, and the microprograms allow all the devices under test to execute the input/output commands. trace.

インタフェース制御部による割込みの変更方法は試験中
に限って行なう方法、試験中に限らずに行なう方法のい
ずれをも採ることが可能である。
The method for changing interrupts by the interface control unit can be either limited to the test or not limited to the test.

[発明の効果] 以上説明したように本発明によれば、複数の入出力装置
あるいは入出力制御装置が共通バスを介して本体系装置
に接続されて成る情報処理装置において、入出力命令を
実行したときの各入出力装置の動作の履歴を並列的に比
較することが可能になるので、複数の入出力装置が同時
に障害を発生したり、障害を発生した入出力装置が他の
正常な入出力装置の動作を阻害したりする場合の状況の
把握を確実に、かつ、容易に行なうことができる。
[Effects of the Invention] As explained above, according to the present invention, input/output commands can be executed in an information processing device in which a plurality of input/output devices or input/output control devices are connected to a main system device via a common bus. It is possible to compare the history of the operation of each input/output device in parallel when a failure occurs, so if multiple input/output devices fail at the same time, or if a failed input/output device is connected to another normal input/output device. It is possible to reliably and easily grasp the situation in which the operation of the output device is obstructed.

従って、障害の原因などを迅速に発見することができる
利点がある。
Therefore, there is an advantage that the cause of the failure can be quickly discovered.

【図面の簡単な説明】 第1図は本発明の一実施例の構成の例を示す図、第2図
は実施例の被試験装置の内部構成を示す図、第3図は情
報処理システムの構成の例を示す図である。 1・・・・・・試験装置、2・・・・・・バス、3−1
〜3−n・・・・・・被試験装置、4・・・・・・イン
タフェース制御部、5・・・・・・マイクロプログラム
、6・・・・・・マイクロプロセッサ、7・・・・・・
内部バス水先間の一炙施例の構成の抄lを示す同第 1
 @ 精報処理システムの構成め瀾を示−を図悴 3 図 炙渣例の被試験裟亙の内邦講鐵3示す間第 2 図
[BRIEF DESCRIPTION OF THE DRAWINGS] FIG. 1 is a diagram showing an example of the configuration of an embodiment of the present invention, FIG. 2 is a diagram showing the internal configuration of the device under test of the embodiment, and FIG. 3 is a diagram of the information processing system. It is a figure showing an example of composition. 1... Test equipment, 2... Bus, 3-1
~3-n...Device under test, 4...Interface control unit, 5...Microprogram, 6...Microprocessor, 7...・・・
Part 1 of the same shows an excerpt of the configuration of the internal bus pilot.
Figure 3 shows the configuration of the detailed information processing system.

Claims (1)

【特許請求の範囲】 本体装置に複数の入出力装置が直接あるいは入出力制御
装置を介して接続されて成る情報処理装置において、 各入出力装置および入出力制御装置に、本体装置から入
出力命令が発行された場合該入出力命令が対象とする入
出力装置以外の入出力装置あるいは入出力制御装置にお
いても該入出力命令を契機として自己の動作の履歴を記
録する手段を設けたことを特徴とする試験システム。
[Claims] In an information processing device in which a plurality of input/output devices are connected to a main unit directly or via an input/output control device, an input/output command is sent from the main unit to each input/output device and input/output control device. When the input/output command is issued, an input/output device or an input/output control device other than the input/output device targeted by the input/output command is also provided with a means for recording the history of its own operation using the input/output command as a trigger. test system.
JP62326108A 1987-12-22 1987-12-22 Test system Pending JPH01166151A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62326108A JPH01166151A (en) 1987-12-22 1987-12-22 Test system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62326108A JPH01166151A (en) 1987-12-22 1987-12-22 Test system

Publications (1)

Publication Number Publication Date
JPH01166151A true JPH01166151A (en) 1989-06-30

Family

ID=18184180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62326108A Pending JPH01166151A (en) 1987-12-22 1987-12-22 Test system

Country Status (1)

Country Link
JP (1) JPH01166151A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5578334A (en) * 1978-12-08 1980-06-12 Hitachi Ltd Printer
JPS57108978A (en) * 1980-12-26 1982-07-07 Shindengen Electric Mfg Voting form dispenser varying length of form

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5578334A (en) * 1978-12-08 1980-06-12 Hitachi Ltd Printer
JPS57108978A (en) * 1980-12-26 1982-07-07 Shindengen Electric Mfg Voting form dispenser varying length of form

Similar Documents

Publication Publication Date Title
JP2880165B2 (en) Apparatus for monitoring an automotive computer system comprising two processors
JPS5851292B2 (en) Diagnosis/debug calculation system
EP0056060A1 (en) Data processing system
CN112099383A (en) Avionic device self-checking control module
JPH02294739A (en) Fault detecting system
JPH01166151A (en) Test system
US20220222135A1 (en) Electronic control device
JPS6151578A (en) Fault diagnostic system of electronic circuit device
CN116489001A (en) Switch fault diagnosis and recovery method and device, switch and storage medium
KR20240112059A (en) Fault injection test mehtod and apparatus and, fault injection method
JPS6238947A (en) Diagnostic method for processor unit
CN116932270A (en) Diagnosis method and device for long-term off interruption
JPS6232512B2 (en)
JPS5858662A (en) Device testing system
JPH01184551A (en) System for debugging program
JPS60195649A (en) Error reporting system of microprogram-controlled type data processor
JP2759950B2 (en) Computer system
JPH02263244A (en) Process control system
JP2018163539A (en) Self-diagnosis method and self-diagnosis program
JPH02122335A (en) Test method for ras circuit
JPH0879281A (en) Diagnostic system for bus fault
JPH06149613A (en) Fault diagnostic device for channel equipment
JP2001256081A (en) Information processor
JPH01183701A (en) Plant supervisory unit
JPS6015749A (en) In-line tmp system