JPH01165223A - Level shifter circuit - Google Patents

Level shifter circuit

Info

Publication number
JPH01165223A
JPH01165223A JP62323465A JP32346587A JPH01165223A JP H01165223 A JPH01165223 A JP H01165223A JP 62323465 A JP62323465 A JP 62323465A JP 32346587 A JP32346587 A JP 32346587A JP H01165223 A JPH01165223 A JP H01165223A
Authority
JP
Japan
Prior art keywords
schottky junction
field effect
effect transistor
resistor
junction field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62323465A
Other languages
Japanese (ja)
Other versions
JPH07114357B2 (en
Inventor
Yoshitaka Tsuchiya
土屋 貴敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP62323465A priority Critical patent/JPH07114357B2/en
Publication of JPH01165223A publication Critical patent/JPH01165223A/en
Publication of JPH07114357B2 publication Critical patent/JPH07114357B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008Arrangements for reducing power consumption
    • H03K19/0013Arrangements for reducing power consumption in field effect transistor circuits

Abstract

PURPOSE:To reduce power consumption by constituting a circuit so as to obtain a voltage between the gate and the source of a Schottky junction type field effect transistor by the voltage drop of a resistor. CONSTITUTION:The voltage between the gate and the source of the Schottky junction type field effect transistor 113 can be obtained by the voltage drop of the resistor 132. Thereby, it is possible to set the drain current of the Schottky junction type field effect transistor 113 at a small current value, and to adjust the current value easily based on the resistance value of the resistor 132 and the size of the gate of the Schottky junction type field effect transistor 113. Also, at the time of floating an input terminal 11 (at the time of no signal), the input terminal 11 is set at an H level of -0.8V by the drain current of the Schottky junction type field effect transistor 113 and the resistor 131 so as to output an H level of 1.5V from an output terminal 13. In such a way, it is possible to obtain high input impedance, therefore, to use a driving capacity at a front stage effectively, then, to reduce the power consumption.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、 ECL (Emitter Couple
d Logic )と互換性を有するガリウムひ素IC
に関し、特に、このICに内蔵される信号入力部のレベ
ルシフタ回路に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention is directed to ECL (Emitter Couple
d Logic) compatible gallium arsenide IC
In particular, the present invention relates to a level shifter circuit of a signal input section built into this IC.

従来の技術 従来、この種のレベルシフタは、第り図に示される如く
、入力端子//にバイアスをかける抵抗/33゜/3ダ
と、N源端子lコ、/弘の間に直列に接続されたショッ
トキー接合型電界効果トランジスタ/// 。
BACKGROUND ART Conventionally, this type of level shifter is connected in series between a resistor /33°/3da that biases the input terminal and the N source terminals, as shown in Figure 3. Schottky junction field effect transistor ///

//2と、ショットキー接合型ダイオード/ユI、/ユ
ニとによって構成され、入力端子//がショットキー接
合型電界効果トランジスタ///のゲートに接続され、
出力端子/3がショットキー接合型ダイオードlコlの
カソード側に接続されている。通常、 ECLの出力レ
ベルは、−/、、7±0.t(V)であるのに対し、ガ
リウムひ素工Cの内部論理レベルは一二、oV±O,y
(v)なので、レベルシフタを用いてレベル変換する必
要がある。このレベルシフタの働きは入力信号に対し出
力信号として、入力信号と同相で直流的に約0.り(V
)下がった信号を得ることである。これにはショットキ
ー接合型電界効果トランジスタ///のゲート・ノース
間電圧降下(はとんど零ボルト)とショットキー接合凰
ダイオード/2/の順方向電圧(0,り(1/)程度)
により達成される。
//2 and Schottky junction diodes /UI, /UNI, the input terminal // is connected to the gate of the Schottky junction field effect transistor ///,
Output terminal /3 is connected to the cathode side of Schottky junction diode l. Normally, the ECL output level is -/, 7±0. t(V), whereas the internal logic level of gallium arsenide C is 12, oV±O,y
(v) Therefore, it is necessary to convert the level using a level shifter. The function of this level shifter is to output an output signal in response to an input signal, which is in phase with the input signal and has a direct current of about 0. ri(V
) is to get a dropped signal. This includes the voltage drop between the gate and north of the Schottky junction field effect transistor (nearly 0 volts) and the forward voltage (about 0, 1/) of the Schottky junction diode /2/. )
This is achieved by

また、入力端子が70−テイ/グ(無信号)時には、出
力端子/3にHルベル−八!(V)が得られる様に入力
端子/lけ抵抗IJ、3./、31Iにより(f(iレ
ベル)−0,r(V)に設定されている。
Also, when the input terminal is 70-T/G (no signal), the output terminal/3 is H level-8! (V), the input terminal/l resistor IJ, 3. /, set to (f(i level)-0,r(V)) by 31I.

発明が解決しようとする181m点 上述した従来のレベルシフタ回路は、抵抗133゜/3
14 K ! t)入力端子のバイアスをHルベルに設
定されて2す、このレベルシック回路の入力インピーダ
ンスは抵抗/、7.7をR155,抵抗/JttをR1
34とすると。
The 181m point to be solved by the invention The above-mentioned conventional level shifter circuit has a resistance of 133°/3.
14K! t) The input terminal bias is set to H level, the input impedance of this level thick circuit is resistor /, 7.7 is R155, resistor /Jtt is R1
If it is 34.

R15511・R154 R13A 十R154 となる。そこでこのレベルシック回路を駆動する前段の
駆動能力を有効に使う為には高い入力インピーダンスが
必要となる。
R15511・R154 R13A 10R154. Therefore, in order to effectively use the driving capability of the previous stage that drives this level sick circuit, a high input impedance is required.

しかしながら、ガリウムひ素ICの比抵抗は一般的に小
さいので R133、R134はチップ上のスペースの
兼合いもあり通常数−の抵抗が作られる。
However, since the specific resistance of a gallium arsenide IC is generally small, several resistors are usually made for R133 and R134 in consideration of the space on the chip.

この為に入力インピーダンスは低くなってしまい。For this reason, the input impedance becomes low.

前段の駆動能力に負担がかかつてしまう。This puts a strain on the driving capacity of the front stage.

また、従来のレベルシック回路は、前記のように抵抗/
JJ、 /J’lの値には限界があるので、抵抗/33
./、7弘に流れるブリーダ電流もある限界以下には低
くできないので、消費電流を低くするKも限度があると
いう欠点がある。
In addition, the conventional level thick circuit has a resistance/
Since there is a limit to the value of JJ, /J'l, the resistance /33
.. Since the bleeder current flowing through the / and 7 lines cannot be lowered below a certain limit, there is a drawback that there is a limit to the amount of K used to reduce the current consumption.

更にまた。出力端子i、tの電位が抵抗/、7J、 /
、7Gの値に対して影響を受けやすいという欠点がある
Yet again. The potential of output terminals i and t is resistance /, 7J, /
, 7G values.

本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記諸欠
点を解消することを可能とした新規なレベルシフタ回路
を提供することにある。
The present invention has been made in view of the above-mentioned conventional situation,
SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a novel level shifter circuit which makes it possible to eliminate the above-mentioned disadvantages inherent in the conventional technology.

問題点を解決するための手段 上記目的を達成する為に1本発明に係るレベルシフタ回
路は、第1図または第2図に示される如く、電源用端子
lユ、 /41の間に、第1のショットキー接合を電界
効果トランジスタ/// 、中点に出力端子/3を有す
る第1.第2のショットキー接合減ダイオード/コ/、
/ココ及び第1のショットキー接合型電界効果トランリ
スタl/コを直列に接続し。
Means for Solving the Problems In order to achieve the above objects, the level shifter circuit according to the present invention provides a level shifter circuit according to the present invention, as shown in FIG. 1 or FIG. The first Schottky junction is a field effect transistor /// with an output terminal /3 at the midpoint. second Schottky junction reducing diode /co/,
/coco and the first Schottky junction field effect transistor l/co are connected in series.

ショットキー接合型電界効果トランジスタ///のゲー
トを入力端子/lに接続すると共に、抵抗/、7/を介
して電源用端子/コとショットキー接合型電界効果トラ
ンジスタ//、?のドレインに接続し、更にショットキ
ー接合型電界効果トランジスタ//Jのドレインを入力
端子/lに接続すると共に、ゲートを電源端子lψに直
接に、ソースを抵抗13コまたはクヨットキー接合型ダ
イオードlコJを介して電源端子lりにそれぞれ接続し
て構成される。
The gate of the Schottky junction field effect transistor // is connected to the input terminal /l, and the Schottky junction field effect transistor //, ? is connected to the power supply terminal / through the resistor /, 7/. Furthermore, the drain of the Schottky junction field effect transistor //J is connected to the input terminal /l, the gate is connected directly to the power supply terminal lψ, and the source is connected to the resistor 13 or the Schottky junction diode l. The terminals are connected to the power supply terminals via J, respectively.

実施例 次に水金[−その好ましい各実施例について図面を参照
しながら具体的に説明する。
EXAMPLES Next, preferred embodiments of water-gold metal will be described in detail with reference to the drawings.

第1図は本発明の第1の実施例を示す回路構成図である
FIG. 1 is a circuit configuration diagram showing a first embodiment of the present invention.

第1図を参照するに、動作としては入力端子//に入力
信号が印加されると、出力端子/3の出力信号は、入力
信号と同相で直流的に約0.7(V)下がった信号にな
る。ここで、入力信号と出力信号の直流的な電圧シフト
約0.7(V)は、ショットキー接合型電界効果トラン
ジスタ/llのゲート・ソース開成圧降下のほぼ零ボル
トとショットキー接合型ダイオード12/のアノードや
カンード間の順方向電圧的o、yVにより得るものであ
る。
Referring to Figure 1, in operation, when an input signal is applied to input terminal //, the output signal of output terminal /3 is in phase with the input signal and drops by about 0.7 (V) in DC terms. It becomes a signal. Here, the DC voltage shift of about 0.7 (V) between the input signal and the output signal is approximately 0 volts of the gate-source open voltage drop of the Schottky junction field effect transistor/ll and the Schottky junction diode 12. It is obtained by the forward voltage o, yV between the anodes and candes of /.

ショットキー接合型電界効果トランジスタl13のゲー
ト・ソース間電圧は抵抗lJコの電圧降下により得てい
るので、ショットキー接合型電界効果トランジスタii
JのドレインWIR,は小電流値を設定でき、その電流
値は抵抗13コの抵抗値とショットキー接合型電界効果
トランジスタl/Jのゲートサイズにより簡単に調整を
行なえるようになっている。
Since the gate-source voltage of the Schottky junction field effect transistor l13 is obtained by the voltage drop across the resistor lJ, the Schottky junction field effect transistor ii
The drain WIR of J can be set to a small current value, and the current value can be easily adjusted by the resistance value of the 13 resistors and the gate size of the Schottky junction field effect transistor l/J.

また、入力端子//が70−ティングの時(無信号の時
)には出力端子13からHルベル−/、t(V)を出力
する様にショットキー接合型電界効果トランジスタ//
Jのドレイ/を流と抵抗/3/により入力端子//をH
ルベル−〇、&(V)に設定しているヶ82図は本発明
の第コの実施例を示す回路構成図である。
Also, when the input terminal // is 70-ting (when there is no signal), the Schottky junction field effect transistor //
The input terminal // becomes H due to the current and resistance /3/ of the drain of J.
Figure 82 is a circuit configuration diagram showing a fourth embodiment of the present invention.

第2図に2いて動作としては、上記第1の実施例と同様
に入力端子//に入力信号が印加されると6出力端子1
3の出力信号は、入力信号と同相で直流的に約O1り(
V)下がった信号になる。ここで、入力信号と出力信号
の直流的な電圧シフ) 0.7 (V)は、ショットキ
ー接合型電界効果トランジスタ///のゲート・ソース
間電圧降下がほぼOvであるたメニ、ショットキー接合
型ダイオード/コlのアノード・カソード間の順方向電
圧的o、tVにより得ている。
As shown in FIG. 2, when an input signal is applied to the input terminal 6 and 6 output terminals 1 and 1 are
The output signal of No. 3 is in phase with the input signal and has a DC current of about O1 (
V) The signal becomes lower. Here, the DC voltage shift between the input signal and the output signal (0.7 V) is the Schottky junction field effect transistor whose gate-source voltage drop is approximately Ov. It is obtained by the forward voltage o, tV between the anode and cathode of the junction diode/coll.

また、ショットキー接合型ダイオードlコ3の順方向電
圧はショットキー接合型電界効果トランジスタ//、7
のゲート・ソース間電圧を設定して2す。
Also, the forward voltage of the Schottky junction diode 3 is the Schottky junction field effect transistor //, 7
Set the gate-source voltage of 2.

ショットキー接合型電界効果トランジスタ113のドレ
イン電流は小さな値に設定されている。
The drain current of the Schottky junction field effect transistor 113 is set to a small value.

入力端子l/がフローティングの時には、前記ショット
キー接合型電界効果トランジスタ//、7のドレイン電
流と抵抗/J/によって入力端子//のバイアスを出力
端子がHルベル−i、rVを出力する様にHルベル−o
、gVに設定している。
When the input terminal l/ is floating, the input terminal // is biased by the drain current of the Schottky junction field effect transistor //, 7 and the resistor /J/ so that the output terminal outputs H levels -i, rV. niH Lebel-o
, gV.

第3図ri第1図または第2図に示された本発明の動作
特注の説明図であり1図示されている如く。
FIG. 3 is an explanatory diagram of a custom-made operation of the present invention shown in FIG. 1 or FIG. 2, as shown in FIG.

本発明によれば第3図に示された従来例とほぼ同じ動作
特注が得られることがわかる。
It can be seen that according to the present invention, almost the same customized operation as the conventional example shown in FIG. 3 can be obtained.

発明の効果 以上a明した様に1本発明によれば1回路の入力インピ
ーダンスは、抵抗/3/とショットキー接合型電界効果
トランジスタ//3のドレイン抵抗の並列接続として求
められるが、ショットキー接合盤電界効果トランジスタ
//、?のドレイン抵抗は十分大きいので、入力インピ
ーダンスの値は抵抗/3/の値でほぼ設定される。
Effects of the Invention As explained above, according to the present invention, the input impedance of one circuit is determined by the parallel connection of the resistor /3/ and the drain resistance of the Schottky junction field effect transistor //3. Joint board field effect transistor //,? Since the drain resistance of is sufficiently large, the value of the input impedance is approximately set to the value of resistance/3/.

更に前述したように、ショットキー接合型電界効果トラ
ンジスタl13のドレイン電流は、前記第1の実施例で
は小電流値にできるし、また前記第コの実施例に2いて
はショットキー接合型ダイオードlコ3の順方向電圧に
より小さな値を設定できるので、抵抗/J/け高抵抗に
設定することが可能となる。従って本発明の第1.第コ
の実施例による回路は高入力インピーダンスを得る事が
でき。
Further, as described above, the drain current of the Schottky junction field effect transistor l13 can be made small in the first embodiment, and in the second embodiment, the Schottky junction field effect transistor l13 can have a small current value. Since a smaller value can be set by the forward voltage of the resistor 3, it is possible to set the resistance to a value as high as resistance/J/. Therefore, the first aspect of the present invention. The circuit according to the third embodiment can obtain high input impedance.

従って前段の駆動能力を有効に使う事が可能となり、消
費電力の低減を計れる効果が得られる。
Therefore, it becomes possible to effectively use the driving capacity of the previous stage, and the effect of reducing power consumption can be obtained.

また、前記talの実施例においては、抵抗i3i。Further, in the embodiment of tal, the resistor i3i.

13コのばらつきに対してショットキー接合型電界効果
トランジスタ//JのVTは打消す方向にばらつくので
、抵抗のばらつきにも強くなるという効果が得られる。
Since the VT of the Schottky junction field effect transistor//J varies in a direction that cancels out the variation of the Schottky junction field effect transistor//J, an effect of being resistant to variation in resistance can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の!/の実施例を示す回路構成図、第2
図は本発明の第コの実施例を示す回路構成図、第3図は
本発明による回路動作特性図、第ダ図は従来に2けるレ
ベルシック回路の構成図。 第!図は従来に2ける回路の詩作特性図である。 //・・・入力端子、lコ、 /lI・・・′戒源端子
、 /J・・・出力端子、 /、7/、 /、lコ、 
/33. /、7ダ・・・抵抗、 /11. //:2
゜//、?・・・ショットキー接合型電界効果トランジ
スタ。 lコ/、  /ココ、lココ・・・ショットキー接合型
電界効果ダイオード 第1図 第2図
Figure 1 shows the features of the present invention! Circuit configuration diagram showing an embodiment of /, second
FIG. 3 is a circuit configuration diagram showing a first embodiment of the present invention, FIG. 3 is a circuit operation characteristic diagram according to the present invention, and FIG. 3 is a configuration diagram of a conventional level thick circuit. No.! The figure is a diagram showing the poetic characteristics of the conventional 2 circuit. //...Input terminal, l, /lI...'kaigen terminal, /J...output terminal, /, 7/, /, l,
/33. /, 7 da...resistance, /11. //:2
゜//、? ...Schottky junction field effect transistor. lco/, /coco, lcoco... Schottky junction field effect diode Figure 1 Figure 2

Claims (1)

【特許請求の範囲】[Claims] ゲート電極が入力端子に接続された第1のショットキー
接合型電界効果トランジスタと、接続点が出力端子とさ
れた第1、第2のショットキー接合型ダイオードと、ゲ
ート電極が第1の電源に接続された第2のショットキー
接合型電界効果トランジスタとを前記第1の電源と第2
の電源に直列に接続したレベルシフタ回路において、前
記入力端子は、前記第1の電源と第1の抵抗を介して接
続されると共に、ゲート電極が前記第2の電源に接続さ
れソース電極が第1の抵抗または第3のショットキー接
合型ダイオードを介して前記第2の電源に接続された第
3のショットキー接合型電界効果トランジスタを介して
前記第2の電源に接続されたことを特徴とするレベルシ
フタ回路。
A first Schottky junction field effect transistor whose gate electrode is connected to an input terminal, first and second Schottky junction diodes whose connection point is an output terminal, and whose gate electrode is connected to a first power source. a second Schottky junction field effect transistor connected to the first power source and a second Schottky junction field effect transistor connected to the second Schottky junction field effect transistor;
In the level shifter circuit connected in series to a power source, the input terminal is connected to the first power source via a first resistor, a gate electrode is connected to the second power source, and a source electrode is connected to the first power source. connected to the second power source through a third Schottky junction field effect transistor connected to the second power source through a resistor or a third Schottky junction diode. level shifter circuit.
JP62323465A 1987-12-21 1987-12-21 Level shifter circuit Expired - Fee Related JPH07114357B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62323465A JPH07114357B2 (en) 1987-12-21 1987-12-21 Level shifter circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62323465A JPH07114357B2 (en) 1987-12-21 1987-12-21 Level shifter circuit

Publications (2)

Publication Number Publication Date
JPH01165223A true JPH01165223A (en) 1989-06-29
JPH07114357B2 JPH07114357B2 (en) 1995-12-06

Family

ID=18154987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62323465A Expired - Fee Related JPH07114357B2 (en) 1987-12-21 1987-12-21 Level shifter circuit

Country Status (1)

Country Link
JP (1) JPH07114357B2 (en)

Also Published As

Publication number Publication date
JPH07114357B2 (en) 1995-12-06

Similar Documents

Publication Publication Date Title
US5399915A (en) Drive circuit including two level-shift circuits
US5339236A (en) Charge pump circuit for intermediate voltage between power supply voltage and its double voltage
US5059890A (en) Constant current source circuit
US5266887A (en) Bidirectional voltage to current converter
EP0204915A1 (en) Balanced differential amplifier
KR890004970B1 (en) Semiconductor integrated circuit with improved load driving character
CA1210085A (en) Level shifting circuit
US5479116A (en) Level conversion circuits for converting a digital input signal varying between first and second voltage levels to a digital output signal varying between first and third voltage levels
JPH0661757A (en) Differential receiver
US4968904A (en) MESFET circuit with threshold-compensated source-follower output
JP3105512B2 (en) MOS type semiconductor integrated circuit
JPH01165223A (en) Level shifter circuit
JPS6083421A (en) Level shifting circuit
EP0528659B1 (en) Impedance multiplier
US4868427A (en) ECL to TTL circuit
US5160858A (en) Field-effect transistor circuit
US4687955A (en) Schmitt circuit with MIS field effect transistors
EP0366294A2 (en) TTL-ECL level converting circuit
US5063310A (en) Transistor write current switching circuit for magnetic recording
EP0433685B1 (en) Semiconductor integrated circuit having ECL circuits
US5204553A (en) Field effect transistor circuit
US4626714A (en) Circuit for limiting the deviation of logic voltages
EP0477088A2 (en) Semiconductor integrated circuit having means for suppressing a variation in a threshold level due to temperature variation
EP0452675A2 (en) Buffer circuit for logic level conversion
JPH0687537B2 (en) Level shift circuit

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees