JPH01128888A - Semiconductor ic device - Google Patents
Semiconductor ic deviceInfo
- Publication number
- JPH01128888A JPH01128888A JP62288018A JP28801887A JPH01128888A JP H01128888 A JPH01128888 A JP H01128888A JP 62288018 A JP62288018 A JP 62288018A JP 28801887 A JP28801887 A JP 28801887A JP H01128888 A JPH01128888 A JP H01128888A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- terminals
- chip mounting
- exposed
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 239000011347 resin Substances 0.000 claims abstract description 22
- 229920005989 resin Polymers 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 238000007747 plating Methods 0.000 abstract description 30
- 238000000465 moulding Methods 0.000 abstract description 13
- 238000000034 method Methods 0.000 abstract description 9
- 238000007789 sealing Methods 0.000 abstract description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 5
- 239000010931 gold Substances 0.000 abstract description 4
- 229910052737 gold Inorganic materials 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000009713 electroplating Methods 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 3
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910018499 Ni—F Inorganic materials 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 235000019589 hardness Nutrition 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000088 plastic resin Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
［技術分野１
本発明は、ＩＣカードなどに組み込んで用いられる薄型
の半導体ＩＣ装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Technical Field 1] The present invention relates to a thin semiconductor IC device that is incorporated into an IC card or the like.
［背景技術］
薄型の半導体ＩＣ装置としては、従来から例えば第３図
に示すようにプリント配線板１１を基板とし、これにＩ
Ｃチップ１を実装すると共に封止樹脂１２で封止するこ
とによっ′ζｇｌ造されたものが提供されている。しか
しこのものでは、スルーホール１３の加工やＩＣチップ
１を搭載する凹所１４の座ぐり加工、ＩＣチップ１とス
ルーホール１３とを導通させる回路１５の形成など多く
の製造工数を必要とするという問題がある。また薄型の
パッケージとしてＳ ＯＰ （Ｓｍａｌｌ ０ｕｔｌｉ
ｎｅ Ｐａｃｋａｇｅ）やＰ Ｌ ＣＣ（Ｐｌａｓｔｉ
ｃ Ｌｅａｄｅｄ Ｃｈｉｐ Ｃａｒｒｉｅｒ）などが
提供されているが、これらのものは外部に突出するリー
ドを大きく曲げて端子面を形成する必要があり、パッケ
ージの成形の後に外部リー、ドを加工する手間を要する
という問題がある。[Background Art] Thin semiconductor IC devices have conventionally used a printed wiring board 11 as a substrate, as shown in FIG.
A device manufactured by mounting a C chip 1 and sealing it with a sealing resin 12 is provided. However, this method requires a lot of manufacturing man-hours, such as processing the through-hole 13, counterboring the recess 14 in which the IC chip 1 is mounted, and forming the circuit 15 that connects the IC chip 1 and the through-hole 13. There's a problem. In addition, as a thin package, SOP (Small 0utli
ne Package) and P L CC (Plasti
(C Leaded Chip Carrier), but these require the externally protruding leads to be bent significantly to form the terminal surface, which requires time and effort to process the external leads and leads after the package is molded. There is a problem.
［発明の目的］
本発明は、上記の点に鑑みて為されたものであり、加工
エ敗を低減することができ、また成形後にリードを加工
したりする必要がなく、加えて複雑な工程を必要とせず
メッキをおこなうことができると共に放熱性に優れた半
導体ＩＣ装置を提供することを目的とするものである。[Object of the Invention] The present invention has been made in view of the above points, and can reduce processing errors, eliminates the need to process the lead after molding, and in addition, does not require complicated processes. It is an object of the present invention to provide a semiconductor IC device that can perform plating without the need for plating and has excellent heat dissipation.
［発明の開示１
しかして本発明に係る半導体ＩＣ装置は、ＩＣチップ１
を金属リードフレーム２の複数本のリード３．３・・・
にそれぞれ形成したチップ搭載片８，８・・・に搭載す
ると共にＩＣチップ１をリード３とともに成形樹脂４内
に封入し、成形樹脂４の表面にチップ搭載片８のＩＣチ
ップ１を搭載した側と反対側の面を端子５として露出さ
せ、チップ搭載片８のＩＣチップ１との接続部分及び端
子５として露出する部分のそれぞれにメッキ６ｔ７を施
して成ることを特徴とするものであり、以下本発明を実
施例により詳述する。[Disclosure 1 of the Invention The semiconductor IC device according to the present invention includes an IC chip 1
Multiple leads of metal lead frame 2 3.3...
The IC chip 1 is mounted on the chip mounting pieces 8, 8, . The surface opposite to the terminal 5 is exposed as the terminal 5, and the connecting portion of the chip mounting piece 8 with the IC chip 1 and the portion exposed as the terminal 5 are plated 6t7, as described below. The present invention will be explained in detail by way of examples.
リードフレーム２は４２アロイ（Ｎｉ４２％のＮｉ−Ｆ
ｅ合金）やアルミニウム、銅などの金属帯板をプレス加
工などすることによって形成されるものであり、第２図
に示すように左右一対の７レーム１７．１７を連結片１
８で接続して長尺に形成しである。隣合う連結片１８．
１８間の部分が半導体ＩＣ装置を作成するための一つの
単位となるものであり、この各隣合う連結片１８．１８
間の部分においてそれぞれフレーム１７．１７から複数
本づつリード３，３・・・が延出しである。この各リー
ド３の先部は屈曲部１９及び幅広のチップ搭載片８とし
て形成してあ為。またチップ搭載片８の上面にはＩＣチ
ップ１がポンディング接続されるために、この部分に金
などのメッキ６が施しである（第２図においてメッキ６
をクロス斜線で示す）。Lead frame 2 is made of 42 alloy (42% Ni-F)
It is formed by pressing metal strips such as e-alloy), aluminum, or copper, and as shown in Figure 2, a pair of left and right 7 frames 17.17 are connected to a connecting piece 1.
8 to form a long length. Adjacent connecting pieces 18.
The part between 18 and 18 is one unit for making a semiconductor IC device, and each adjacent connecting piece 18.18
A plurality of leads 3, 3, . . . extend from the frame 17, 17 in the intermediate portions. The tip of each lead 3 is formed as a bent portion 19 and a wide chip mounting piece 8. In addition, since the IC chip 1 is connected to the top surface of the chip mounting piece 8 by bonding, this part is plated with gold or the like (the plating 6 is shown in FIG. 2).
(indicated by cross hatching).
このメッキ６を電気メッキで施すにあたっては、各チッ
プ搭載片８はフレーム１７を介して一体に連続しでいる
ために、リードフレーム２に通電することによって各チ
ップ搭載片８に電流を流して多数のチップ搭載片８，８
・・・に対して同時におこなうことかで訃る。第２図に
おいて２３はリードフレーム２を自動送りするために７
レーム１７に形成した送り孔である。When applying this plating 6 by electroplating, since each chip mounting piece 8 is integrally connected via the frame 17, a current is applied to each chip mounting piece 8 by energizing the lead frame 2. Chip mounting piece 8,8
You will die if you do both at the same time. In FIG. 2, 23 is 7 for automatically feeding the lead frame 2.
This is a feed hole formed in the frame 17.
このリードフレーム２を用いて半導体ＩＣＶＣ置を製造
するのであるが、まず−大成形をおこなう。A semiconductor ICVC device is manufactured using this lead frame 2, but first large-scale molding is performed.
−大成形によって各チップ搭載片８，８・・・の先端部
間に板状のチップ受け２１を一体に成形して設ける。そ
してこのチップ受け２１の上面にＩＣチップ１を搭載す
ると共にＩＣチップ１と各チップ搭載片８，８・・・ど
の間に金線などのワイヤー２２をボンディングすること
によって、ＩＣチップ１と各リード３，３・・・と、を
電気的に接続しつつリード３．３・・・の先端部にＩＣ
チップ１を搭載することができる。このようにＩＣチッ
プ１を搭載したのちに二次成形をおこない、ＩＣチップ
１を各リード３，３・・・とともに成形樹脂４内に埋入
しで封止する。これら−大成形や二次成形は長尺のリー
ドフレーム２を連続的にトランスファー成形装置や圧縮
成形装置などに送り込むことによっておこなうことがで
きる。−大成形や二次成形において用いる樹脂としては
特に限定されるものではないが、フェノール、エポキシ
、シリコン、ポリイミドなどの熱硬化性樹脂、ポリフェ
ニレンサルファイド、ポリサル７オン、ポリエーテルス
ルホンリールスルホンなどの熱可塑性樹脂等を使用する
ことができる。- A plate-shaped chip receiver 21 is integrally formed between the tip portions of each chip mounting piece 8, 8, . . . by large molding. Then, by mounting the IC chip 1 on the upper surface of this chip receiver 21 and bonding a wire 22 such as a gold wire between the IC chip 1 and each chip mounting piece 8, 8... While electrically connecting 3, 3... and 3, 3..., insert an IC at the tip of lead 3, 3...
Chip 1 can be mounted. After mounting the IC chip 1 in this manner, secondary molding is performed, and the IC chip 1 is embedded and sealed in the molding resin 4 together with the leads 3, 3, . . . . These large-scale moldings and secondary moldings can be performed by continuously feeding the long lead frame 2 into a transfer molding device, a compression molding device, or the like. -Resins used in large-scale molding and secondary molding are not particularly limited, but include thermosetting resins such as phenol, epoxy, silicone, and polyimide; Plastic resin etc. can be used.
上記のように二次成形して成形樹脂４でＩＣチップ１と
リード３．３・・・とを封止するにあたって、リード３
，３・・・のうちＩＣチップ１を実装した部分であるチ
ップ搭載片８の裏側の面を第１図に示すように成形樹脂
４の表面から露出させるようにしてあり、このチップ搭
載片８の露出面が外部への接続端子５となるものである
。このようにり一部３の一部を端子５として露出させた
状態で成形樹脂４による封止をおこなったのちに、端子
５の表面に金などの７ツキ７を施す。このメッキマを電
気メッキで施すにあたっては、各端子５はフレーム１７
を介して一体に連続しているために、リードフレーム２
に通電することによって各端子５に電流を流して多数の
端子５，５・・・に対して同時におこなうことができる
。しかもリード３はメッキ７を施すべき端子５の部分の
表面を露出させて大部分が成形樹脂４に埋入されており
、リードフレーム２への通電で端子５の表面にのみメッ
キ７を施すことができる。従って７ツキレジストを用い
て被覆する工程などを必要とせずメッキ７を施すことが
でさることになる。ここで、前記したチップ搭載片８の
上面のメッキ６はＩＣチップ１とのボンディングのため
のメッキであるために薄いメッキでよいが、端子５の表
面に施すメッキ７には端子５に接続される接点などが繰
り返して接触するために摩耗が生じ易く、メッキ７は厚
く形成する必要がある。そのためにメッキ６と７ツキ７
とは異なるメッキとして形成する必要があって工数が複
雑になるおそれがあるが、例えばメッキ液に各チップ搭
載片８を浸漬した状態でリードフレーム２に通電してチ
ップ搭載片８の上下両面にメッキを施し、そしてＩＣチ
ップ１を搭載して成形樹脂４で封止したのちに、成形樹
脂４の表面に露出される端子５をメッキ液に浸漬してリ
ードフレーム２に通電して端子５の表面にメッキを施す
ようにすれば、チップ搭載片８の上面１こは一層のみの
薄いメッキ６を形成することができると共に、またチッ
プ搭載片８の下面は端子５の表面でもあるために二重に
メッキを施すことができて二層の厚いメッキ７を形成す
ることがで外ることになり、工数を複雑にすることなく
各メッキ６．７を異なる厚みで施すことが可能である。When sealing the IC chip 1 and the leads 3, 3, etc. with the molded resin 4 through secondary molding as described above, the leads 3
, 3..., the back side of the chip mounting piece 8, which is the part on which the IC chip 1 is mounted, is exposed from the surface of the molded resin 4 as shown in FIG. The exposed surface becomes the connection terminal 5 to the outside. After sealing with molded resin 4 with a part of the molded portion 3 exposed as a terminal 5 in this manner, a coating 7 of gold or the like is applied to the surface of the terminal 5. When applying this plating material by electroplating, each terminal 5 is attached to the frame 17.
The lead frame 2 is integrally continuous through the lead frame 2
By applying current to each terminal 5, current can be applied to a large number of terminals 5, 5, . . . at the same time. Furthermore, most of the lead 3 is embedded in the molded resin 4 with the surface of the terminal 5 to be plated 7 exposed, so that the plating 7 can only be applied to the surface of the terminal 5 by energizing the lead frame 2. Can be done. Therefore, the plating 7 can be applied without requiring a step of coating using a 7-layer resist. Here, since the plating 6 on the top surface of the chip mounting piece 8 described above is for bonding with the IC chip 1, a thin plating may be sufficient, but the plating 7 applied to the surface of the terminal 5 does not need to be connected to the terminal 5. The plating 7 needs to be thick because the contacts are likely to be worn out due to repeated contact. For that purpose plating 6 and 7 plating 7
Although this may complicate the man-hours since it is necessary to form a plating different from the plating solution, for example, each chip mounting piece 8 may be immersed in a plating solution and the lead frame 2 may be energized to coat both the upper and lower surfaces of the chip mounting piece 8. After plating, mounting the IC chip 1 and sealing it with the molded resin 4, the terminals 5 exposed on the surface of the molded resin 4 are immersed in a plating solution, the lead frame 2 is energized, and the terminals 5 are immersed in the plating solution. If the surface is plated, only one layer of thin plating 6 can be formed on the top surface of the chip mounting piece 8, and since the bottom surface of the chip mounting piece 8 is also the surface of the terminal 5, two layers can be formed. It is possible to apply heavy plating and remove the layer by forming two thick plating layers 7, and it is possible to apply each plating 6.7 with a different thickness without complicating the number of steps.
また各メッキ６゜７は、このように厚みの相違だけでな
く、硬度などが異なる異種の金属で施すようにすること
もできる。Furthermore, each plating 6.7 can be made of different metals that not only have different thicknesses but also different hardnesses.
しかして各リード３．°３・・・を７レーム１７から切
り離すことによって、リードフレーム２から第１図のよ
うに形成される半導体ＩＣ装置Ａを取り出すことができ
る。この半導体ＩＣ装置Ａにあって、ＩＣチップ１はリ
ードフレーム２のリード３に接続されているために、プ
リント配線板１１を基板として用いる第３図の従来例の
ようにスルーホール加工や回路加工などをするような必
要はなく、製造にあたっての加工工数を少な（すること
ができる。また基板はモールド成形した成形樹脂４によ
って形成することがで外るために、基板を積層成形で得
られるプリント配線板１１で形成する場合よりも厚みの
寸法精度良く形成することができ、しかもＩＣチップ１
はモールド成形され材料密度が高い成形樹脂４中に封止
されているために、封止による耐湿性能を高めることが
できると共に虫た外力から有効にＩＣチップ１を保護す
ることができる。そして、この半導体ＩＣ装ｆｉＡにあ
って、外部への接続端子５はリード３のＩＣチップ１を
搭載する部分の裏側の面を露出させて形成しであるため
に、リード３を大きく曲げて端子面を形成したりする必
要がなく、半導体ＩＣ装置Ａの全体としての厚みを薄く
することがでさる。厚みは１ｍｍ以下、好ましくは０
、７ ｉＬｍ以下に設定されるものであり、厚みをこの
ように設定すれば半導体ＩＣ装置ＡをＩＣカードに組み
込んで用いることができる。However, each lead 3. 3 from the 7th frame 17, the semiconductor IC device A formed as shown in FIG. 1 can be taken out from the lead frame 2. In this semiconductor IC device A, since the IC chip 1 is connected to the leads 3 of the lead frame 2, through-hole processing and circuit processing are required as in the conventional example shown in FIG. 3, which uses a printed wiring board 11 as a substrate. There is no need to do such things, and the number of processing steps during manufacturing can be reduced.Also, since the board is formed using molded resin 4 and can be removed, the print obtained by laminating the board The IC chip 1 can be formed with better dimensional precision in thickness than when it is formed using the wiring board 11.
Since the IC chip 1 is molded and sealed in the molded resin 4 having a high material density, the moisture resistance due to the sealing can be improved and the IC chip 1 can be effectively protected from external forces. In this semiconductor IC device fiA, since the external connection terminal 5 is formed by exposing the back side of the part of the lead 3 on which the IC chip 1 is mounted, the lead 3 is bent greatly to connect the terminal. There is no need to form a surface, and the overall thickness of the semiconductor IC device A can be reduced. The thickness is 1 mm or less, preferably 0
, 7 iLm or less, and if the thickness is set in this way, the semiconductor IC device A can be incorporated into an IC card and used.
半導体ＩＣ装置ＡをこのようにＩＣカードに用いるにあ
たっては、リード３の露出面で形成される端子５をＩＣ
カードの表面から露出させた状態で半導体ＩＣ装置八へ
ＩＣカード内に一体に埋め込んで使用することができる
。ここで、端子５として露出させεリー・ド３の部分は
ＩＣチップ１を搭載しているチップ搭載片８でもあり、
ＩＣチップ１の発熱をこの部分から外部に効率良（放熱
することができる。特に第２図の実施例のようにチップ
搭載片８を幅広く形成しておくことによって、放熱性を
高めることができるものである。尚、第１図の実施例で
はリード３の外（ＩＩＩ端ｆｆＬ５３ ａも成形樹脂４
から突出させであるが、半導体ＩＣ装置ＡをＩＣカード
に組み込むときなどにこのリード３の突出するｌｉｌ
８１Ｓ３ ａを位置決めとして利用したり、また静電気
を逃がすための７−ス端子として利用したりすることが
できる。When using the semiconductor IC device A in an IC card in this way, the terminal 5 formed on the exposed surface of the lead 3 is connected to the IC card.
It can be used by being integrally embedded in the IC card into the semiconductor IC device 8 while being exposed from the surface of the card. Here, the portion of the ε lead 3 exposed as the terminal 5 is also the chip mounting piece 8 on which the IC chip 1 is mounted.
The heat generated by the IC chip 1 can be efficiently radiated to the outside from this part. In particular, by forming the chip mounting piece 8 widely as in the embodiment shown in FIG. 2, the heat dissipation performance can be improved. In the embodiment shown in FIG. 1, the outside of the lead 3 (III end ffL53a is also
However, when installing the semiconductor IC device A into an IC card, the lead 3 protrudes from the
81S3a can be used for positioning, or as a 7-base terminal for dissipating static electricity.
［発明の効果１
上述のように本発明にあっては、ＩＣチップを金属リー
ドフレームの複数本のリードにそれぞれ形成したチップ
搭載片に搭載すると共にＩＣチップをリードとともに成
形樹脂内に封入するよ−うにしであるので、ＩＣチップ
は成形樹脂を基板としリードフレームのリードに接続さ
れた状態で搭載されるものであり、プリント配線板を基
板として用いる従来例のようにスルーホール加工や回路
加工などをするような必要はなく、製造にあたっての加
工工数を少なくすることがでさるものである。[Effect of the invention 1 As described above, in the present invention, an IC chip is mounted on a chip mounting piece formed on each of a plurality of leads of a metal lead frame, and the IC chip is encapsulated together with the leads in a molded resin. - Since the IC chip is mounted on a molded resin substrate and is connected to the leads of a lead frame, it does not require through-hole processing or circuit processing as in the conventional case where a printed wiring board is used as a substrate. There is no need to do this, and the number of processing steps during manufacturing can be reduced.
しかも、成形樹脂の表面にチップ搭載片ＩＣチップを搭
載した側と反対側の面を端子として露出させるようにし
たので、外部への接続端子はリードの一部であるチップ
搭載片を露出させることで形成することができ、成形樹
脂の成形の後にリードを大きく曲げて端子面を形成した
りするような必要がないと共に、この端子として露出さ
せた部分からＩＣチップの発熱を放熱することができ、
ＩＣチップの熱がこもることを防ぐことができるもので
ある６またチップ搭載片のｔＣチップとの接続部分及び
端子として露出する部分のそれぞれに７ツキを施すにあ
たっては、リードフレームに通電することで各リードに
同時に電流を流して、多数のチップ搭載片に対してメッ
キを効率良くおこなうことができるものであり、特に端
子として露出する部分へは成形樹脂自体が７フキレノス
トの作用をして部分的なメッキをすることができ、メッ
キレノストを用いて被覆する工程などを必要とせず工数
を低減することができるものである。Moreover, since the surface of the molded resin is exposed as a terminal on the side opposite to the side on which the chip mounting piece IC chip is mounted, the external connection terminal can be made by exposing the chip mounting piece, which is a part of the lead. There is no need to greatly bend the leads to form a terminal surface after molding the molded resin, and the heat generated by the IC chip can be dissipated from the portion exposed as the terminal. ,
It is possible to prevent heat from building up in the IC chip. 6 Also, when applying 7 tsuki to each of the connection parts with the tC chip of the chip mounting piece and the parts exposed as terminals, it is necessary to apply electricity to the lead frame. It is possible to efficiently plate a large number of chip mounting pieces by passing current through each lead at the same time, and in particular, the molded resin itself acts as a 7-fukilenost to partially plate the parts exposed as terminals. It is possible to perform a plating process, and it is possible to reduce the number of man-hours without requiring a coating process using plating lenost.
第１図は本発明の一実施例の断面図、第２図は同上に用
いるリードフレームの一部の斜視図、第３図は従来例の
断面図である。
１はＩＣチップ、２はリードフレーム、３はリード、４
は成形樹脂、５は端子、６．７はメッキである。FIG. 1 is a sectional view of one embodiment of the present invention, FIG. 2 is a perspective view of a part of a lead frame used in the same, and FIG. 3 is a sectional view of a conventional example. 1 is an IC chip, 2 is a lead frame, 3 is a lead, 4
5 is a molded resin, 5 is a terminal, and 6.7 is a plating.
Claims (1)
ードにそれぞれ形成したチップ搭載片に搭載すると共に
ＩＣチップをリードとともに成形樹脂内に封入し、成形
樹脂の表面にチップ搭載片のＩＣチップを搭載した側と
反対側の面を端子として露出させ、チップ搭載片のＩＣ
チップとの接続部分及び端子として露出する部分のそれ
ぞれにメッキを施して成ることを特徴とする半導体ＩＣ
装置。(1) The IC chip is mounted on a chip mounting piece formed on each of the multiple leads of a metal lead frame, the IC chip is encapsulated together with the leads in a molded resin, and the IC chip of the chip mounting piece is mounted on the surface of the molded resin. The opposite side of the chip is exposed as a terminal, and the IC of the chip mounting piece is
A semiconductor IC characterized in that the connection part with the chip and the part exposed as a terminal are plated.
Device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62288018A JP2654032B2 (en) | 1987-11-14 | 1987-11-14 | Method for manufacturing semiconductor IC device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62288018A JP2654032B2 (en) | 1987-11-14 | 1987-11-14 | Method for manufacturing semiconductor IC device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01128888A true JPH01128888A (en) | 1989-05-22 |
| JP2654032B2 JP2654032B2 (en) | 1997-09-17 |
Family
ID=17724744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62288018A Expired - Lifetime JP2654032B2 (en) | 1987-11-14 | 1987-11-14 | Method for manufacturing semiconductor IC device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2654032B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04340263A (en) * | 1991-03-11 | 1992-11-26 | Mitsui High Tec Inc | Lead frame |
| JP2014056370A (en) * | 2012-09-12 | 2014-03-27 | Toshiba Corp | Semiconductor memory card |
-
1987
- 1987-11-14 JP JP62288018A patent/JP2654032B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04340263A (en) * | 1991-03-11 | 1992-11-26 | Mitsui High Tec Inc | Lead frame |
| JP2014056370A (en) * | 2012-09-12 | 2014-03-27 | Toshiba Corp | Semiconductor memory card |
| US9236329B2 (en) | 2012-09-12 | 2016-01-12 | Kabushiki Kaisha Toshiba | Semiconductor memory card |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2654032B2 (en) | 1997-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0197148B1 (en) | Printed-circuit board for mounting electronic element and method of manufacture thereof | |
| US5173844A (en) | Integrated circuit device having a metal substrate | |
| US5311407A (en) | Printed circuit based for mounted semiconductors and other electronic components | |
| TW493254B (en) | Semiconductor device, its manufacturing method and electrodeposition frame | |
| JPS6134963A (en) | Integrated circuit chip carrier | |
| EP0582052A1 (en) | Low profile overmolded semiconductor device and method for making the same | |
| JP3664045B2 (en) | Manufacturing method of semiconductor device | |
| KR920000076B1 (en) | Semiconductor device | |
| JPH01128888A (en) | Semiconductor ic device | |
| JP2622862B2 (en) | Substrate for mounting electronic components with leads | |
| JP2654033B2 (en) | Semiconductor IC device | |
| JP2612468B2 (en) | Substrate for mounting electronic components | |
| JPH08162570A (en) | Hybrid integrated circuit | |
| JP3699573B2 (en) | Semiconductor device, circuit member used therefor, and manufacturing method thereof | |
| JPH01128887A (en) | Semiconductor ic device | |
| JP3100833B2 (en) | Plastic package | |
| JP2614495B2 (en) | Substrate for mounting electronic components | |
| JPH056714Y2 (en) | ||
| JPH0360191B2 (en) | ||
| JP2516394Y2 (en) | Semiconductor device | |
| JP2517360B2 (en) | Electronic component mounting board | |
| JP2526506B2 (en) | Method for manufacturing resin mold type semiconductor device | |
| JPH01128890A (en) | Semiconductor ic device | |
| JPH0746708B2 (en) | Semiconductor mounting substrate and manufacturing method thereof | |
| JPH01128892A (en) | Semiconductor ic device |