JPH01112838A - Network clock synchronization system - Google Patents

Network clock synchronization system

Info

Publication number
JPH01112838A
JPH01112838A JP62268232A JP26823287A JPH01112838A JP H01112838 A JPH01112838 A JP H01112838A JP 62268232 A JP62268232 A JP 62268232A JP 26823287 A JP26823287 A JP 26823287A JP H01112838 A JPH01112838 A JP H01112838A
Authority
JP
Japan
Prior art keywords
clock
status
network
line
synchronization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62268232A
Other languages
Japanese (ja)
Inventor
Yuji Ishikawa
裕次 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62268232A priority Critical patent/JPH01112838A/en
Publication of JPH01112838A publication Critical patent/JPH01112838A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0679Clock or time synchronisation in a network by determining clock distribution path in a network

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

PURPOSE:To make the hierarchy of clock distribution in a network, and to automatically maintain the synchronism of a network clock even against the dynamic variation of the network due to the increase or the trouble, etc., of a device by letting each node have a clock synchronization hierarchical status. CONSTITUTION:The initial state of the status is assumed to be infinity . At such a time, the smallest status among the statuses of an adjoining device obtained from a communication circuit 5 is selected, and a value, that is, the value plus '1' is set in the status of its own device. A synchronizing clock is obtained from a line with the smallest value. Besides, the status of its own device is transferred to respective adjoining nodes. The clock generated in its own device (clock synchronized with a device with a high-order status) is supplied to the line with the value larger than the status of its own device. When the status from the adjoining node changes, as well, the synchronism can be established by executing an above-mentioned operation. Besides, at the time of trouble, a clock synchronizing line can be switched automatically by turning the status of the troubled line into infinity.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、同期式データ伝送装置により構成されるネッ
トワークC二関し、特に同期式データ伝送装置の同期ク
ロックの自動分配方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a network C2 constituted by synchronous data transmission devices, and more particularly to an automatic distribution system of synchronous clocks for synchronous data transmission devices.

〔従来の技術〕[Conventional technology]

従来、この種のクロック分配方式は、予じめ分配経路を
決めておき、それC従って同期式データ伝送装置C:設
定することにより、ネットワーク内のクロック同期の確
立を行っていた。
Conventionally, in this type of clock distribution system, clock synchronization within a network has been established by determining a distribution path in advance and setting the synchronous data transmission device C accordingly.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかしながら、上述した従来のネットワーククロック同
期方式では、外部からクロックの分配路を決定している
為、新たに同期式データ伝送装置を増設する場合や、ク
ロック系の障害。
However, in the conventional network clock synchronization method described above, the clock distribution route is determined externally, so there is a problem when adding a new synchronous data transmission device or a failure in the clock system.

ライン障害、リード障害等が発生した場合(二。If a line failure, lead failure, etc. occurs (2.

もう−度、クロックの分配路を指定しないと。I have to specify the clock distribution route again.

ネットワーク全体の同期が失われてしまう可能性がある
という欠点がある。
The disadvantage is that the entire network may become out of sync.

更に、障害等の動的に、クロック分配路が変化する場合
においては、自律的にネットワーク同期の確立を行わな
い為、いつまでたっても。
Furthermore, if the clock distribution path changes dynamically due to a failure or the like, network synchronization will not be established autonomously, so it will not work indefinitely.

ネットワーク全体の同期が確立しない可能性があるとい
う欠点がある。
The drawback is that synchronization across the network may not be established.

そこで9本発明の目的は、上記欠点C:鑑み。Therefore, the object of the present invention is to solve the above drawback C: in view of the above.

自動的にネットワーク同期を行うことができるネットワ
ーククロック同期方式を提供することである。
An object of the present invention is to provide a network clock synchronization method that can automatically perform network synchronization.

〔問題点を解決するための手段〕[Means for solving problems]

本発明C;よれば、同期式データ伝送装置を有するネッ
トワーククロック同期方式において。
According to the present invention C; in a network clock synchronization system having a synchronous data transmission device.

各ノードにクロック同期階層ステータスを持たせること
により、ネットワーククロックの分配路を設定し、且つ
、ネットワークの動的変化に前して、ネットワーククロ
ックの分配路を切り換えて、ネットワークの同期を確立
させることを特徴とするネットワーククロック同期方式
が得られる。
By giving each node a clock synchronization hierarchy status, the network clock distribution path is set, and the network clock distribution path is switched before dynamic changes in the network to establish network synchronization. A network clock synchronization method featuring the following is obtained.

即ち1本発明のネットワーククロック同期方式は、自装
置がクロックのマスターとなる為の発振器と、クロック
の同期階層を示す為のステータスと、隣接ノードのクロ
ックの同期階層のステータスを確認し、隣接ノードに自
装置のクロックの同期階層のステータスを転送する為の
ステータス通信回路と、同期用クロックの選択回路とを
有している。
In other words, the network clock synchronization method of the present invention checks the oscillator for the device to become the clock master, the status for indicating the clock synchronization hierarchy, and the status of the clock synchronization hierarchy of the adjacent node. The device has a status communication circuit for transferring the status of the clock synchronization layer of the device itself, and a synchronization clock selection circuit.

〔実施例〕〔Example〕

次に1本発明について図面を参照して説明する。第1図
に、装置(ノード)2の構成を示す。
Next, one embodiment of the present invention will be explained with reference to the drawings. FIG. 1 shows the configuration of the device (node) 2.

装置2は、ライン3からクロックを抽出するか。Does device 2 extract the clock from line 3?

ライン3にクロックを給供するクロック抽出回路4と、
ライン3から隣接ノードのクロック同期階層ステータス
を受信し、又、隣接ノードに自装置2のクロック同期階
層ステータスを送信する為の通信回路5と、各ライン3
のクロック同期階層ステータスを記憶し、又、自装置2
のステータスを作成するクロック同期階層ステータス回
路6と、自装置2のステータスに従い。
a clock extraction circuit 4 that supplies a clock to line 3;
A communication circuit 5 for receiving the clock synchronization hierarchy status of the adjacent node from the line 3 and transmitting the clock synchronization hierarchy status of the own device 2 to the adjacent node, and each line 3
It also stores the clock synchronization hierarchy status of own device 2.
According to the clock synchronization hierarchy status circuit 6 which creates the status of the device 2, and the status of the own device 2.

同期クロックを決定し、自装置2より下位の装置へ供給
する為にクロックを切り換えるクロック切換え回路7と
、クロック切換回路7から供給されるクロ、ツクに同期
させ、下位に供給するクロックを発生させるクロック発
生回路8とから構成されている。
A clock switching circuit 7 that determines a synchronized clock and switches the clock to supply it to devices lower than the own device 2; and a clock switching circuit 7 that synchronizes with the clocks and clocks supplied from the clock switching circuit 7 and generates a clock to be supplied to the lower devices. It is composed of a clock generation circuit 8.

第2図は1本方式を適用したネットワークのクロック同
期関係を示す。尚、太い線が同期関係:マスター・スレ
ーブを示し、()内の数字が、その装置のクロック同期
階層ステータスを示す。即ち、クロックをもらう隣接ノ
ードは。
FIG. 2 shows the clock synchronization relationship of a network to which the single-line method is applied. Note that the thick line indicates the synchronization relationship: master/slave, and the number in parentheses indicates the clock synchronization hierarchy status of that device. That is, the adjacent node that receives the clock.

必ず自分より1つ小さいクロック同期階層ステータスを
持ち、自装置より1つ大きい値を持つノードに同期用ク
ロックを供給する。
A synchronization clock is always supplied to a node that has a clock synchronization hierarchy status one lower than itself and one higher than its own device.

次に、第3図を用いて本方式の動作を簡単(−説明する
Next, the operation of this system will be briefly explained using FIG.

ステータスの初期状態はωとする。この時。The initial state of the status is ω. At this time.

通信回路5から得られた隣接装置のステータスの中で最
小のものを選択し、自装置のステータスC:その値に1
1”加えたものを設定する。同期用クロックは、最小の
値を持つラインから得る(図では(1)の値を持つライ
ン)。又、各隣接ノードへ自装置のステータスを転送す
る。自装置のステータスより大きい値を持つラインには
同期用クロックとして、自装置で発生させたクロック(
上位ステータスを持つ装置に同期されたクロック)を供
給する。隣接ノードからのステータスが変化した時も2
以上の操作を行うことで、上位レベルのネットワークク
ロックと同期を取ることができる。又、障害時には、そ
の障害ラインのステータスを無限大にすることにより、
自動的にクロック同期ラインを切り換えることができる
。尚、第4図に障害前(a)と障害後(b)のステータ
ス、クロック分配路を示す。
Select the smallest one among the statuses of the adjacent devices obtained from the communication circuit 5, and set the status C of the own device: 1 to that value.
The synchronization clock is obtained from the line with the minimum value (in the figure, the line with the value (1)). Also, the status of the own device is transferred to each adjacent node. A clock generated by the own device (
(synchronized clock) to devices with higher status. 2 also when the status from the adjacent node changes
By performing the above operations, you can synchronize with the upper level network clock. Also, in the event of a failure, by setting the status of the failure line to infinity,
The clock synchronization line can be switched automatically. Incidentally, FIG. 4 shows the status and clock distribution path before the failure (a) and after the failure (b).

〔発明の効果〕〔Effect of the invention〕

以上説明したよう(:1本発明は、隣接ノードのクロッ
ク同期階層ステータスを取り込み、それらの中で、最小
の値を持つラインのクロックに同期させることにより、
イ・ットワーク内(:クロツク分配の階層を作ることが
できるから、ネットワーク内の装置全てを1つのマスタ
ークロックに同期させることができ、又、装置の増設や
障害等によるネットワークの動的変化(二対しても、自
動的(ニネットワーククロックの同期を保つことができ
る効果がある。
As explained above (:1) The present invention captures the clock synchronization hierarchy status of adjacent nodes and synchronizes with the clock of the line with the minimum value among them.
It is possible to create a hierarchy of clock distribution within a network, so all devices within the network can be synchronized to one master clock. It also has the effect of automatically keeping the network clocks synchronized.

以下永日eternity hereafter

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の方式を実現する為の装置内部構成図、
第2図は本発明の方式を適応した時のネットワーククロ
ブク同期階層図例、第3図は本発明の方式の実行例(装
置内処理)、第4図(a)l (t))は障害前後にお
いて本発明の方式を適応した時のネットワーククロック
の同期階層図である。 1・・・マスタークロック、2・・・装置(ノード)。 3・・・ライン、4・・・クロック抽出回路、5・・・
通信回路、6・・・クロック同期階層ステータス回路。 7・・・クロック切換え回路、8・・・クロック発生回
路。 第1図 第2図 ○  装置(たド) ■〜■  ノード8号 (1)〜(3) タロツクの同D11脳菖ステータス第
3図
FIG. 1 is an internal configuration diagram of a device for realizing the method of the present invention.
Fig. 2 is an example of a network synchronization hierarchy diagram when the method of the present invention is applied, Fig. 3 is an example of execution of the method of the present invention (in-device processing), and Fig. 4 (a) l (t)) is FIG. 3 is a diagram of the synchronization hierarchy of network clocks when the method of the present invention is applied before and after a failure; 1... Master clock, 2... Device (node). 3... Line, 4... Clock extraction circuit, 5...
Communication circuit, 6... Clock synchronization hierarchy status circuit. 7... Clock switching circuit, 8... Clock generation circuit. Figure 1 Figure 2 ○ Device (tado) ■~■ Node No. 8 (1)~(3) Tarotsuku's D11 brain status Figure 3

Claims (1)

【特許請求の範囲】[Claims] 1、同期式データ伝送装置を有するネットワーククロッ
ク同期方式において、各ノードにクロック同期階層ステ
ータスを持たせることにより、ネットワーククロックの
分配路を設定し、且つ、ネットワークの動的変化に対し
て、ネットワーククロックの分配路を切り換えて、ネッ
トワークの同期を確立させることを特徴とするネットワ
ーククロック同期方式。
1. In a network clock synchronization system with a synchronous data transmission device, by giving each node a clock synchronization hierarchy status, the network clock distribution path can be set, and the network clock can be adjusted in response to dynamic changes in the network. A network clock synchronization method characterized by establishing network synchronization by switching the distribution path of the network.
JP62268232A 1987-10-26 1987-10-26 Network clock synchronization system Pending JPH01112838A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62268232A JPH01112838A (en) 1987-10-26 1987-10-26 Network clock synchronization system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62268232A JPH01112838A (en) 1987-10-26 1987-10-26 Network clock synchronization system

Publications (1)

Publication Number Publication Date
JPH01112838A true JPH01112838A (en) 1989-05-01

Family

ID=17455739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62268232A Pending JPH01112838A (en) 1987-10-26 1987-10-26 Network clock synchronization system

Country Status (1)

Country Link
JP (1) JPH01112838A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04225647A (en) * 1990-04-02 1992-08-14 American Teleph & Telegr Co <Att> Method of synchronizing mutually connected digital apparatuses
US5373537A (en) * 1991-09-02 1994-12-13 Siemens Aktiengesellschaft Method and apparatus for the synchronization of a clock means of a telecommunication switching system
US5619158A (en) * 1995-08-18 1997-04-08 International Business Machines Corp. Hierarchical clocking system using adaptive feedback

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04225647A (en) * 1990-04-02 1992-08-14 American Teleph & Telegr Co <Att> Method of synchronizing mutually connected digital apparatuses
US5373537A (en) * 1991-09-02 1994-12-13 Siemens Aktiengesellschaft Method and apparatus for the synchronization of a clock means of a telecommunication switching system
US5619158A (en) * 1995-08-18 1997-04-08 International Business Machines Corp. Hierarchical clocking system using adaptive feedback

Similar Documents

Publication Publication Date Title
EP2144400B1 (en) Distributed ethernet system and method for detecting fault based thereon
KR101301933B1 (en) Clock for a node of a packet-switched network and associated synchronisation method
AU1404197A (en) Method and arrangement for network resource administration
EP1811713A1 (en) Method for determining clock trace path and method of clock trace in the network
US5878095A (en) Hierarchical synchronization method
WO1994011966A1 (en) A hierarchical synchronization method and a telecommunications system employing message-based synchronization
JPH01112838A (en) Network clock synchronization system
US5796793A (en) Hierarchical synchronization method
JP6326907B2 (en) Transmission system, transmission apparatus, and clock synchronization method
JP5313827B2 (en) Network synchronization in IP networks
US5696799A (en) Network arrangement having separately selectable signature for each signal entering system from external synchronization source
US6560245B1 (en) Telecommunications system
CN102523066A (en) Clock synchronization system based on IEEE1588 redundancy slave clock and synchronization method thereof
JPH08508146A (en) Method for synchronizing interconnected SDH and PDH telecommunication networks
Luetchford et al. Synchronization of a digital network
JPH07107105A (en) Subordinate synchronization control method for duplex loop lan
CN113904993B (en) Multi-priority time-triggered Ethernet clock synchronous control method
JP2609834B2 (en) Clock switching method in ring network
JP3450222B2 (en) Clock switching method in ring network
JPH07264685A (en) Subordinate synchronization control system
JPS636934A (en) Network synchronizing system
JPH03272234A (en) Subordinate synchronization system
JPH02295252A (en) Communication system
JPS62234437A (en) Data communication synchronizing device
JPH03154450A (en) Synchronizing system for digital equipment