JPH01105256A - Photomask - Google Patents

Photomask

Info

Publication number
JPH01105256A
JPH01105256A JP62261598A JP26159887A JPH01105256A JP H01105256 A JPH01105256 A JP H01105256A JP 62261598 A JP62261598 A JP 62261598A JP 26159887 A JP26159887 A JP 26159887A JP H01105256 A JPH01105256 A JP H01105256A
Authority
JP
Japan
Prior art keywords
focus
transparent layer
depth
wafer
photomask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62261598A
Other languages
Japanese (ja)
Inventor
Masaru Kusakabe
日下部 勝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62261598A priority Critical patent/JPH01105256A/en
Publication of JPH01105256A publication Critical patent/JPH01105256A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To maintain large focal depth, to facilitate the focusing of an optical system and to improve the integration of conductor devices by providing a photomask structure with light shielding layers on both surface sides of a transparent layer. CONSTITUTION:The same circuit patterns 3a and 3b are formed correspondingly on both main sides of a fused quartz 2. Thus the reticule has two focal depths 6a and 6b on a wafer 4 and when two focal depths 6a and 6b are composed in succession on the wafer by means of adjusting a thickness (d) of the fused quartz 2, the focal depth can be nearly doubled practically. Thus the focusing of the optical system is greatly facilitated and the integration of semiconductor devices is further improved.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造に用いられる光露光用のホ
トマスクに利用して有効な技術に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a technique that is effective for use in photomasks for light exposure used in the manufacture of semiconductor devices.

〔従来の技術〕[Conventional technology]

光露光技術については、たとえば株式会社工業調査会、
昭゛和60年11月20日発行、「電子材料別冊、超L
SI製造・試験装置ガイドブック」P95〜P102に
記載されており、これには各種の光露光技術が列挙され
て説明されている。
Regarding light exposure technology, for example, Kogyo Kenkyukai Co., Ltd.
Published on November 20, 1985, “Electronic Materials Special Volume, Super L
"SI Manufacturing/Testing Equipment Guidebook" P95 to P102, which lists and explains various light exposure techniques.

本発明者は、前記露光工程に用いられるホトマスクにつ
いて検討した。なお、以下に用いられるホトマスクの語
には、特に注記しない限り、1;1の等倍露光を行うも
のから縮小露光に用いられるレチクルをも含む概念とし
て使用する。
The present inventor studied a photomask used in the exposure process. Note that, unless otherwise noted, the term photomask used below includes a reticle used for 1:1 equal-magnification exposure to a reticle used for reduction exposure.

半導体ウェハ(以下、単にウェハという)に所定の回路
を形成するための投影露光工程においては、透明の石英
基板の一面にクロム(Cr)等の遮光膜を所定の回路パ
ターン形状に形成したホトマスクを用いて、この回路パ
ターンをウェハの表面に塗布されたレジスト層上に転写
して、光の照射によるレジスト層の化学的変化を利用し
て所定のレジストパターンを形成する処理が行われてい
る。
In the projection exposure process for forming a predetermined circuit on a semiconductor wafer (hereinafter simply referred to as wafer), a photomask with a light-shielding film such as chromium (Cr) formed in a predetermined circuit pattern shape is used on one surface of a transparent quartz substrate. A process is performed in which this circuit pattern is transferred onto a resist layer coated on the surface of a wafer, and a predetermined resist pattern is formed by utilizing chemical changes in the resist layer due to irradiation with light.

ところで、半導体装置の高集積化が進み、ウエハ上に形
成される回路パターンが微細化してくると、レジスト層
上における回路パターンにおいても高い解像度が要求さ
れるようになってきている。
Incidentally, as semiconductor devices become more highly integrated and circuit patterns formed on wafers become finer, high resolution is also required for circuit patterns on resist layers.

ここで、縮小投影露光技術における回路パターンの解像
度は一般に次式で表される。
Here, the resolution of a circuit pattern in the reduction projection exposure technique is generally expressed by the following equation.

R=Cλ/ (NA) 上式において、Rは解像度を示しており、この値が小さ
い程、高い解像度が得られる。またCは定数であり、λ
は波長、NA (Numerical Apertur
e)は縮小レンズの開口度をそれぞれ示している。
R=Cλ/ (NA) In the above formula, R indicates resolution, and the smaller this value is, the higher the resolution can be obtained. Also, C is a constant and λ
is the wavelength, NA (Numerical Aperture)
e) shows the aperture of the reduction lens.

この式からも明らかなように、パターンの微細化に追従
して高い解像度を得るためには、波長λをより短波長と
するか、あるいは縮小レンズの開口度NAを大きくして
対応していた。
As is clear from this equation, in order to follow the pattern miniaturization and obtain high resolution, the wavelength λ must be made shorter, or the aperture NA of the reduction lens must be increased. .

〔発明が解決しようとする問題点〕 ところが、このように高解像度を実現することにより、
縮小レンズの焦点深度が犠牲となってしまうことが本発
明者によって見出された。
[Problems to be solved by the invention] However, by achieving such high resolution,
The inventor has discovered that the depth of focus of the reduction lens is sacrificed.

すなわち、縮小レンズを用いた光学系において、焦点深
度Δδは次式で示される。
That is, in an optical system using a reduction lens, the depth of focus Δδ is expressed by the following equation.

Δδ=Cλ/  (NA)” 上式からも明らかなように、波長λを小さくしたり、あ
るいは開口度NAを大きくしたりすると必然的に焦点深
度Δδも小さくなり、光学系の焦点位置合わせの調整が
難しくなるばかりか、レジスト層下の下地に段差等が存
在する場合には、規定の解像度を確保することができず
、レジストパターンの解像不良を生じるおそれもあった
Δδ=Cλ/ (NA)” As is clear from the above equation, when the wavelength λ is decreased or the aperture NA is increased, the depth of focus Δδ is also inevitably decreased, making it difficult to adjust the focus position of the optical system. Not only is adjustment difficult, but if there are steps or the like in the base under the resist layer, it is not possible to ensure a specified resolution, and there is a risk that poor resolution of the resist pattern may occur.

本発明は、上記問題点に着目してなされたものであり、
その目的は焦点深度を広く確保しつつ高解像度の維持で
きる光露光技術を提供することにある。
The present invention has been made focusing on the above problems,
The purpose is to provide a light exposure technology that can maintain high resolution while ensuring a wide depth of focus.

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔問題点を解決するための手段〕[Means for solving problems]

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
A brief overview of typical inventions disclosed in this application is as follows.

すなわち、少なくとも1つの透明層と、この透明層を介
して該透明層の両面側に配置される遮光層とを有するホ
トマスク構造とするものである。
That is, the photomask structure has at least one transparent layer and light shielding layers disposed on both sides of the transparent layer with the transparent layer interposed therebetween.

〔作用〕[Effect]

上記した手段によれば、透明層を介して遮光層を形成す
ることにより、透明層の一面のみに遮光層を形成した場
合に比して、焦点深度を相乗的に広く確保することがで
きるため、光学系の焦点位置合わせが極めて容易となり
、半導体装置の高集積化をさらに高めることができる。
According to the above-mentioned means, by forming the light-shielding layer through the transparent layer, it is possible to synergistically ensure a wider depth of focus than when the light-shielding layer is formed on only one side of the transparent layer. , focus positioning of the optical system becomes extremely easy, and it is possible to further increase the degree of integration of semiconductor devices.

〔実施例〕〔Example〕

第1図は本発明の一実施例であるレチクルを用いた縮小
投影露光装置における光学系の概念図、第2図は本実施
例のレチクルを示す拡大部分断面図である。
FIG. 1 is a conceptual diagram of an optical system in a reduction projection exposure apparatus using a reticle according to an embodiment of the present invention, and FIG. 2 is an enlarged partial sectional view showing the reticle of this embodiment.

本実施例のレチクル1 (ホトマスク)は、石英ガラス
2上に形成された回路パターン3a、3bをウェハ4上
に、たとえば5:1の縮小率で多数個転写するためのも
のである。
The reticle 1 (photomask) of this embodiment is used to transfer a large number of circuit patterns 3a, 3b formed on a quartz glass 2 onto a wafer 4 at a reduction ratio of, for example, 5:1.

本実施例においては、石英ガラス20両主面において対
応する部位に同一の一対の回路パターン3a、3bが形
成されている。この回路パターン3a、3bは、たとえ
ば石英ガラス2の全面にクロム(Car)の蒸着膜を均
一に形成した後、電子ビーム露光法等の手段で所定の回
路パターン状に加工して得られたものである。
In this embodiment, a pair of identical circuit patterns 3a and 3b are formed at corresponding locations on both main surfaces of the quartz glass 20. These circuit patterns 3a and 3b are obtained by, for example, uniformly forming a vapor deposited film of chromium (Car) on the entire surface of the quartz glass 2, and then processing it into a predetermined circuit pattern by means such as electron beam exposure. It is.

このように、石英ガラス2の両面に形成された回路パタ
ーン3a、3bは、縮小露光工程において以下のように
作用する。
In this way, the circuit patterns 3a and 3b formed on both sides of the quartz glass 2 function as follows in the reduction exposure process.

すなわち、第1図において、5は縮小レンズであり、6
aおよび6bはそれぞれの回路パターン3a、3bに対
応した焦点深度を示している。
That is, in FIG. 1, 5 is a reduction lens, and 6 is a reduction lens.
a and 6b indicate the depth of focus corresponding to the respective circuit patterns 3a and 3b.

本来、石英ガラス2の一面にだけ回路パターン3bを形
成した場合には、ウェハ4上における焦点深度は6bで
表される範囲のみとなり、狭い焦点深度しか確保できな
い。このような狭い範囲の焦点深度がもたらす弊害は既
述の通りである。
Originally, when the circuit pattern 3b is formed only on one surface of the quartz glass 2, the depth of focus on the wafer 4 is limited to the range represented by 6b, and only a narrow depth of focus can be ensured. The disadvantages caused by such a narrow range of depth of focus are as described above.

これに対して、本実施例1によれば、石英ガラス20両
主面に同一の回路パターン3a、3bが対応して形成さ
れているため、ウェハ4上においては当該レチクルは6
aおよび6bの2つの焦点深度を有することになる。
On the other hand, according to the first embodiment, since the same circuit patterns 3a and 3b are formed correspondingly on both main surfaces of the quartz glass 20, the reticle is 6 on the wafer 4.
It will have two depths of focus, a and 6b.

そのため、石英ガラス2の厚さdを調整して、ウェハ上
において2つの焦点深度5a、5bが連続するように構
成すれば、実質的に焦点深度を2倍程にまで拡大するこ
とが可能となる。
Therefore, if the thickness d of the quartz glass 2 is adjusted so that the two depths of focus 5a and 5b are continuous on the wafer, the depth of focus can be substantially doubled. Become.

ここで調整の必要な石英ガラス2の厚さについて具体的
数値を用いて説明すると、以下の通りである。すなわち
、一般に光軸上におけるレチクル1の変位量をΔXとす
ると、これに対して、ウェハ4側での焦点の変位量Δy
は、次の関係式で示される。
Here, the thickness of the quartz glass 2 that needs to be adjusted will be explained using specific numerical values as follows. That is, if the amount of displacement of the reticle 1 on the optical axis is generally ΔX, then the amount of displacement of the focal point on the wafer 4 side Δy
is expressed by the following relational expression.

Δy=−M2 ΔX 上式において、Mは縮小レンズの倍率を示している。Δy=-M2 ΔX In the above formula, M indicates the magnification of the reduction lens.

したがって、縮小露光装置が115の縮小率を有してい
るとすると、前記ΔXとΔyとは以下のようになる。
Therefore, assuming that the reduction exposure apparatus has a reduction ratio of 115, ΔX and Δy are as follows.

IΔxl=251Δy1 すなわち、上式より、焦点深度が4μmの縮小レンズに
おいては、石英ガラス2の厚さdを100μmとする。
IΔxl=251Δy1 That is, from the above equation, in a reduction lens with a depth of focus of 4 μm, the thickness d of the quartz glass 2 is 100 μm.

そしてこの両面に同一の回路パターン3a、3bを形成
することにより、焦点深度を前記の2倍、すなわち8μ
mにまで拡大することが可能となる。
By forming the same circuit patterns 3a and 3b on both sides, the depth of focus can be doubled, that is, 8μ.
It becomes possible to expand up to m.

このように、本実施例によれば以下の効果を得ることが
できる。
As described above, according to this embodiment, the following effects can be obtained.

〔1)9石英ガラス2の両面に同一の回路パターン3a
、3bを形成することにより、−面側のみに形成された
回路パターンに比べてウェハ4上における焦点深度を最
大2倍にまで拡大することが可能となる。
[1) Same circuit pattern 3a on both sides of 9 quartz glass 2
, 3b, the depth of focus on the wafer 4 can be expanded up to twice that of a circuit pattern formed only on the negative side.

(2)、前記(1)により、焦点深度が拡大されるため
、縮小投影露光装置における光学系の焦点位冒調整が容
易となり、露光作業を効率的に行うことが可能となる。
(2) Since the depth of focus is expanded by the above (1), it becomes easy to adjust the focal position of the optical system in the reduction projection exposure apparatus, and it becomes possible to perform exposure work efficiently.

(3)、前記(1)により、超微細パターンの解像マー
ジンが向上し、レジストパターンの解像不良を防止する
ことが可能となる。
(3) According to the above (1), the resolution margin of the ultra-fine pattern is improved, and it becomes possible to prevent poor resolution of the resist pattern.

(4)、前記(1)〜(3)により、ウェハ4の歩留り
を向上させて、信頼性の高い半導体装置を提供できる。
(4) According to (1) to (3) above, the yield of wafers 4 can be improved and a highly reliable semiconductor device can be provided.

〔実施例2〕 第3図は、本発明の他の実施例であるレチクルを示す断
面図である。
[Embodiment 2] FIG. 3 is a sectional view showing a reticle according to another embodiment of the present invention.

本実施例2にふいては、石英ガラス2上にクロム(Cr
)からなる第1の回路パターン13aが形成され、その
上層にはたとえば5i02等からなる透明層7が所定の
膜厚dで形成され、さらに該透明層7の上層には前記第
1の回路パターン13aと同一形状の第2の回路パター
ン13bが形成されている。
In this Example 2, chromium (Cr
) is formed, a transparent layer 7 made of, for example, 5i02 or the like is formed with a predetermined thickness d on top of the first circuit pattern 13a; A second circuit pattern 13b having the same shape as 13a is formed.

このように、本実施例2によっても、前記実施例1と同
様に焦点深度を拡大することが可能となる。さらに本実
施例2によれば、透明層7がSiO2膜等で形成されて
いるため、製造段階にふいてこの膜厚を制御することに
より、焦点深度を任意に調整することが可能である。
In this way, the second embodiment also makes it possible to expand the depth of focus as in the first embodiment. Furthermore, according to the second embodiment, since the transparent layer 7 is formed of a SiO2 film or the like, the depth of focus can be arbitrarily adjusted by controlling the thickness of this film during the manufacturing stage.

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。たとえば、透明基板とし
ては石英ガラス2を用いた場合について説明したが、こ
れに限られない。また、透明層7として5iOz膜以外
のものを採用してもよい。
Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the Examples and can be modified in various ways without departing from the gist thereof. Nor. For example, although a case has been described in which quartz glass 2 is used as the transparent substrate, the present invention is not limited to this. Further, as the transparent layer 7, a material other than the 5iOz film may be employed.

以上の説明では主として本発明者によってなされた発明
をその利用分野である、いわゆるレチクルに適用した場
合について説明したが、これに限定されるものではなく
、たとえば1:1の等倍露光に用いられるホトマスクに
適用してもよい。
In the above explanation, the invention made by the present inventor is mainly applied to a so-called reticle, which is the field of use thereof, but the invention is not limited to this, and for example, it is used for 1:1 equal magnification exposure. It may also be applied to photomasks.

また、回路パターンについては2層構造のものについて
のみ説明したが、3層以上の回路パターンであってもよ
い。
Moreover, although the circuit pattern has been described only with a two-layer structure, it may be a circuit pattern with three or more layers.

〔発明の効果〕〔Effect of the invention〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.

すなわち、少なくとも1つの透明層と、この透明層を介
して該透明層の両面側に配置される遮光層とを有する中
トマスク構造とすることによって、透明層を介して複数
の遮光層が形成されるため、透明層の一面に単一の遮光
層を形成した場合に比して、焦点深度を相乗的に広く確
保することができ、光学系の焦点位置合わせが極めて容
易となり、半導体装置の高集積化をさらに高めることが
できる。
That is, by forming a middle mask structure having at least one transparent layer and light-shielding layers disposed on both sides of the transparent layer with the transparent layer in between, a plurality of light-shielding layers are formed through the transparent layer. As a result, compared to the case where a single light-shielding layer is formed on one side of the transparent layer, the depth of focus can be synergistically widened, making it extremely easy to align the focus position of the optical system, and increasing the height of semiconductor devices. Integration can be further increased.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例1であるレチクルを用いた縮小
投影露光装置における光学系の概念図、第2図は実施例
1のレチクルを示す拡大部分断面図、 第3図は本発明の実施例2であるレチクルを示す拡大部
分断面図である。 1・・・レチクル(ホトマスク)、2・・・石英ガラス
、3a、3b・・・回路パターン、4・・・ウェハ、5
・・・縮小レンズ、5a、5b・・・焦点深度、7・・
・透明層、13a・・・第1の回路パターン、13b・
・・第2の回路パターン。 第1図 第2図 n
FIG. 1 is a conceptual diagram of an optical system in a reduction projection exposure apparatus using a reticle according to the first embodiment of the present invention, FIG. 2 is an enlarged partial cross-sectional view showing the reticle according to the first embodiment, and FIG. FIG. 3 is an enlarged partial cross-sectional view showing a reticle according to a second embodiment. 1... Reticle (photomask), 2... Quartz glass, 3a, 3b... Circuit pattern, 4... Wafer, 5
...reducing lens, 5a, 5b...depth of focus, 7...
・Transparent layer, 13a...first circuit pattern, 13b・
...Second circuit pattern. Figure 1 Figure 2 n

Claims (1)

【特許請求の範囲】 1、少なくとも1つの透明層と、この透明層を介して該
透明層の両面側に配置される遮光層とを有するホトマス
ク。 2、前記透明層が透明基板で形成されており、前記遮光
層が該透明基板の両主面上に所定パターン形状で形成さ
れた金属膜であることを特徴とする特許請求の範囲第1
項記載のホトマスク。 3、前記透明層と遮光層とが透明基板上に交互に堆積形
成されていることを特徴とする特許請求の範囲第1項記
載のホトマスク。
Claims: 1. A photomask comprising at least one transparent layer and light shielding layers disposed on both sides of the transparent layer with the transparent layer interposed therebetween. 2. Claim 1, wherein the transparent layer is formed of a transparent substrate, and the light shielding layer is a metal film formed in a predetermined pattern shape on both main surfaces of the transparent substrate.
Photomask as described in section. 3. The photomask according to claim 1, wherein the transparent layer and the light shielding layer are alternately deposited on a transparent substrate.
JP62261598A 1987-10-19 1987-10-19 Photomask Pending JPH01105256A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62261598A JPH01105256A (en) 1987-10-19 1987-10-19 Photomask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62261598A JPH01105256A (en) 1987-10-19 1987-10-19 Photomask

Publications (1)

Publication Number Publication Date
JPH01105256A true JPH01105256A (en) 1989-04-21

Family

ID=17364134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62261598A Pending JPH01105256A (en) 1987-10-19 1987-10-19 Photomask

Country Status (1)

Country Link
JP (1) JPH01105256A (en)

Similar Documents

Publication Publication Date Title
US5350649A (en) Mask for manufacturing semiconductor device and method of manufacture thereof
US5308741A (en) Lithographic method using double exposure techniques, mask position shifting and light phase shifting
US5429897A (en) Attenuating type phase shifting mask and method of manufacturing thereof
JP3275863B2 (en) Photo mask
US5496666A (en) Contact hole mask for semiconductor fabrication
JP3368947B2 (en) Reticles and reticle blanks
JPH0764273A (en) Phase shift mask
US6333213B2 (en) Method of forming photomask and method of manufacturing semiconductor device
US5589303A (en) Self-aligned opaque regions for attenuating phase-shifting masks
KR20010004612A (en) Photo mask and method for forming fine pattern of semiconductor device using the same
US6048648A (en) Mask including optical shield layer having variable light transmittance
US8233210B2 (en) Illumination aperture for optical lithography
JPH06301192A (en) Photo-mask
US8617797B2 (en) Pattern forming method, semiconductor device manufacturing method and phase shift photomask having dummy gate patterns
US7026106B2 (en) Exposure method for the contact hole
US7183128B2 (en) Photo mask and semiconductor device manufacturing method
US5798192A (en) Structure of a mask for use in a lithography process of a semiconductor fabrication
JP2003302739A (en) Photomask
JPH1115128A (en) Photomask and pattern formation using the same
JPH01105256A (en) Photomask
KR970008330B1 (en) Reticle having sub-patterns and a method for exposure using the same
JP3344098B2 (en) Halftone phase shift mask and resist exposure method
US5928814A (en) Photomask controlling transmissivity by using an impurity-containing film formed on a transparent substrate
JPH08254813A (en) Phase shift mask and production of semiconductor device using that
JPH01258419A (en) Pattern formation