JPH01103730A - Matrix switch device - Google Patents

Matrix switch device

Info

Publication number
JPH01103730A
JPH01103730A JP62207116A JP20711687A JPH01103730A JP H01103730 A JPH01103730 A JP H01103730A JP 62207116 A JP62207116 A JP 62207116A JP 20711687 A JP20711687 A JP 20711687A JP H01103730 A JPH01103730 A JP H01103730A
Authority
JP
Japan
Prior art keywords
electrodes
touch panel
logic circuit
panel switch
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62207116A
Other languages
Japanese (ja)
Inventor
Yasuo Miyashiyou
宮庄 保雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP62207116A priority Critical patent/JPH01103730A/en
Publication of JPH01103730A publication Critical patent/JPH01103730A/en
Pending legal-status Critical Current

Links

Landscapes

  • Position Input By Displaying (AREA)
  • Push-Button Switches (AREA)

Abstract

PURPOSE:To increase the number of degrees of freedom of use and to improve the transparency of the title device by earthing respective electrodes by first and second logic circuits at the time of respective electrode levels by first and second logic circuits. CONSTITUTION:When a display part on a touch panel switch 1 is depressed, a buffer memory 5 reads in output signals of logic circuits 2 and 3 as data in case of clock signal '0' and the buffer memory 6 reads in them as data in case f clock signal '1' because the clock signal to the buffer 6 passes an inverter 4. Data read in buffer memories 5 and 6 is processed by a processing circuit 8 to discriminate which display part is depressed on the touch panel switch 1, and discrimination signals of electrodes a1-a4 and electrodes b1-b4 are sent from an output port 9.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、例えば画像または情報データの表示内容に応
じてコマンドを入力する透明タッチパネルスイッチ等に
使用できるマトリクススイッチ装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a matrix switch device that can be used, for example, as a transparent touch panel switch for inputting commands according to the display content of images or information data.

(従来の技術) 最近、例えば透明タッチパネルスイッチ等をデイスプレ
ィ前面に配設して、画像ま′たは情報データの表示内容
に応じてコマンドを入力するマトリクススイッチ装置の
使用が多くなっている。
(Prior Art) Recently, matrix switch devices have been increasingly used in which, for example, a transparent touch panel switch or the like is disposed in front of a display and commands are input in accordance with the displayed content of images or information data.

第4図は従来のマトリクススイッチ装置の回路図を示す
。同図において、11はタッチパネルスイッチ、12は
判別回路、13は出力ポート、al。
FIG. 4 shows a circuit diagram of a conventional matrix switch device. In the figure, 11 is a touch panel switch, 12 is a discrimination circuit, and 13 is an output port, al.

a2.a3.aaは縦方向の電極、b、、b2゜b3.
b4は横方向の電極である。
a2. a3. aa is the vertical electrode, b, , b2° b3.
b4 is a horizontal electrode.

電極a1〜a4と電極b1〜b4とは、それぞれ2枚の
透明シート上に透明な導電材料で形成されており、通常
はそれぞれ交叉する部分が電気的に非導通状態となるよ
うに、上記2枚の透明シートの間には突起状の物または
ボール状の物が配設されている。
The electrodes a1 to a4 and the electrodes b1 to b4 are each formed of a transparent conductive material on two transparent sheets, and are normally arranged so that the intersecting portions thereof are electrically non-conductive. A protrusion-like object or a ball-like object is arranged between the transparent sheets.

電極a1〜a4と電極b1〜b4との交叉する部分が押
圧された時、突起状の物またはボール状の物が変形し、
更に透明シートが伸張することにより交叉する部分が電
気的に導通状態となる。
When the intersecting parts of electrodes a1 to a4 and electrodes b1 to b4 are pressed, the protrusion or ball shape deforms,
Further, by stretching the transparent sheet, the crossing portions become electrically conductive.

このように、電気的に導通状態となった交叉部分は判別
回路12で判別され、判別信号が出力ポート13より送
出される。
In this way, the electrically conductive crossing portion is determined by the determining circuit 12, and a determining signal is sent from the output port 13.

判別回路12は、電極a1〜a4と電極b1〜b4との
交叉する部分が同時に2か所以上押圧された時、誤動作
として処理するようになっている。
The discrimination circuit 12 is configured to treat it as a malfunction when two or more intersections of the electrodes a1 to a4 and the electrodes b1 to b4 are pressed at the same time.

従って、ここでは電極a1〜a4と電極b1〜b4との
交叉する数は16個であるので、このマトリクススイッ
チ装置は16個以上のスイッチングの指示は出来ない。
Therefore, since the number of intersecting electrodes a1 to a4 and electrodes b1 to b4 is 16, this matrix switch device cannot instruct switching of 16 or more.

(発明が解決しようとする問題点) 上記のように、従来のマトリクススイッチ装置は縦方向
の電極と横方向の電極との交叉する数以上のスイッチン
グの指示が出来ないため、マトリクススイッチ装置の利
用範囲が限定されてしまう問題点があった。
(Problems to be Solved by the Invention) As mentioned above, the conventional matrix switch device cannot instruct switching for more than the number of crossing electrodes in the vertical direction and the electrodes in the horizontal direction. There was a problem that the range was limited.

更に、スイッチングの指示の数を増加させるには、電極
の数を増加させなければならなず、マトリクススイッチ
が透明タッチパネルスイッチであれば、電極の数を増加
させるには、タッチパネルスイッチを構成する2枚の透
明シートの間に配置されている突起状の物またはボール
状の物の数を増加させなければならない。
Furthermore, to increase the number of switching instructions, the number of electrodes must be increased, and if the matrix switch is a transparent touch panel switch, increasing the number of electrodes requires increasing the number of electrodes that make up the touch panel switch. The number of protrusions or balls placed between the transparent sheets must be increased.

これら突起状の物またはボール状の物は、透明タッチパ
ネルスイッチの透明度を阻害するため、デイスプレィ装
置の前面に配置して使用するには問題点があった。
These protruding or ball-shaped objects impede the transparency of the transparent touch panel switch, so there is a problem when they are placed in front of a display device.

(問題点を解決するための手段) 本発明は、上記問題点を解決するために、第1および第
2の各複数の電極が対向してマトリクス状に配列されて
、この第1および第2の電極の交点がスイッチング作用
をするマトリクススイッチど、前記第1の複数の電極の
それぞれに接続された第1のロジック回路と、前記第2
の複数の電極のそれぞれに接続された第2のロジック回
路とを備え、前記第1のロジック回路が前記第1の複数
の電極のそれぞれのレベルを検出している時は、前記第
2のロジック回路は前記第2の複数の電極のそれぞれを
接地し、逆に前記第2のロジック回路が前記第2の複数
の電極のそれぞれのレベルを検出している時は、前記第
1のロジック回路は前記第1の複数の電極のそれぞれを
接地するようにしたことを特徴としたマトリクススイッ
チ装置を提供する。
(Means for Solving the Problems) In order to solve the above-mentioned problems, the present invention provides a method in which a plurality of first and second electrodes are arranged facing each other in a matrix. a first logic circuit connected to each of the first plurality of electrodes;
and a second logic circuit connected to each of the plurality of electrodes, and when the first logic circuit is detecting the level of each of the first plurality of electrodes, the second logic circuit is connected to each of the plurality of electrodes. The circuit grounds each of the second plurality of electrodes, and conversely, when the second logic circuit is detecting the level of each of the second plurality of electrodes, the first logic circuit A matrix switch device is provided, wherein each of the first plurality of electrodes is grounded.

(実施例) −第1図は本発明のマトリクススイッチ装置の一実施例
を示す回路図であり、同図において、1は透明なタッチ
パネルスイッチ、2,3はロジック回路、4はインバー
タ、5.6はバッファメモリ、7は1/2の分周回路、
8は判別回路、9は出力ポート、10はクロック信号の
入力端子、al。
(Embodiment) - Fig. 1 is a circuit diagram showing an embodiment of the matrix switch device of the present invention, in which 1 is a transparent touch panel switch, 2 and 3 are logic circuits, 4 is an inverter, and 5. 6 is a buffer memory, 7 is a 1/2 frequency dividing circuit,
8 is a discrimination circuit, 9 is an output port, 10 is a clock signal input terminal, al.

a2.a3.a4は縦方向の透明な電極、bl。a2. a3. a4 is a vertical transparent electrode, bl.

b2.b3.b4は横方向の透明な電極である。b2. b3. b4 is a horizontal transparent electrode.

ロジック回路2はゲート回路2G+〜2G4゜2G11
〜2G14およびインバータ211,2I2゜より構成
され、ロジック回路3はゲート回路3G+〜3G4.3
G+t〜3G14およびインバータ311.312より
構成される。
Logic circuit 2 is gate circuit 2G+~2G4゜2G11
~2G14 and inverters 211, 2I2°, the logic circuit 3 is composed of gate circuits 3G+~3G4.3
It is composed of G+t to 3G14 and inverters 311 and 312.

電極a1〜a4と電極b1〜b4とは、それぞれ2枚の
透明シート上に透明な導電材料で形成されており、通常
はそれぞれ交叉する部分が電気的に非導通状態となるよ
うに、上記2枚の透明シートの間には突起状の物または
ボール状の物が配置されている。
The electrodes a1 to a4 and the electrodes b1 to b4 are each formed of a transparent conductive material on two transparent sheets, and are normally arranged so that the intersecting portions thereof are electrically non-conductive. A protrusion-like object or a ball-like object is arranged between the transparent sheets.

電極a1〜a4と電極b1〜b4とを備えた上記2枚の
透明シートがタッチパネルスイッチ1であり、このタッ
チパネルスイッチ1はデイスプレィ装置の前面に配置さ
れ、使用者はタッチパネルスイッチ1を透過してデイス
プレィ装置を見ながらマトリクススイッチ装置を使用す
ることが出来る。
The above-mentioned two transparent sheets provided with electrodes a1 to a4 and electrodes b1 to b4 are touch panel switch 1, and this touch panel switch 1 is placed on the front side of the display device, and the user can see the display through the touch panel switch 1. You can use the matrix switch device while looking at the device.

電極a1〜a4と電極b1〜b4との交叉する近傍が押
圧された時、突起状の物またはボール状の物が変形し、
更に透明シートが伸張することにより所望の交叉する部
分が電気的に導通状態となる。
When the vicinity of the intersection of electrodes a1 to a4 and electrodes b1 to b4 is pressed, the protrusion-like object or ball-like object is deformed,
Furthermore, by stretching the transparent sheet, the desired intersecting portions become electrically conductive.

電極a1〜a4はロジック回路2内のゲート回路2G+
〜2Gaのそれぞれの一端に接続され、これらゲート回
路2G+〜2Gaの他端はそれぞれバッファメモリ5に
接続されている。
Electrodes a1 to a4 are gate circuit 2G+ in logic circuit 2
~2Ga, and the other ends of these gate circuits 2G+~2Ga are connected to the buffer memory 5, respectively.

更に、ゲート回路2G+〜2G4の一端は、−端が接地
されたゲート回路2G11〜2G14の他端にそれぞれ
接続されている。
Furthermore, one end of the gate circuits 2G+ to 2G4 is connected to the other ends of the gate circuits 2G11 to 2G14, respectively, whose negative ends are grounded.

入力端子10はインバータ4および2t+をシリーズに
介し、ゲート回路2G+〜2G4のゲートにそれぞれ接
続され、更に入力端子10はインバータ212を介し、
ゲート回路2 G 11〜2 G +aのゲートにそれ
ぞれ接続されている。
The input terminal 10 is connected to the gates of the gate circuits 2G+ to 2G4 through the inverters 4 and 2t+ in series, and the input terminal 10 is connected to the gates of the gate circuits 2G+ to 2G4 through the inverter 212.
Each of the gate circuits 2 G 11 to 2 G +a is connected to the gate.

一方、電極b1〜b4はロジック回路3内のゲート回路
3G+〜3Gaのそれぞれの一端に接続され、これらゲ
ート回路3G+〜3Gaの他端はバッファメモリ6にそ
れぞれ接続されている。
On the other hand, the electrodes b1 to b4 are connected to one end of each of gate circuits 3G+ to 3Ga in the logic circuit 3, and the other ends of these gate circuits 3G+ to 3Ga are connected to the buffer memory 6, respectively.

更に、ゲート回路3G+〜3G4の一端は、−端が接地
されたゲート回路3G11〜3G14の他端にそれぞれ
接続されている。
Furthermore, one end of the gate circuits 3G+ to 3G4 is connected to the other ends of the gate circuits 3G11 to 3G14, respectively, whose negative ends are grounded.

入力端子10はインバータ4および312をシリーズに
介し、ゲート回路3G11〜3G14のゲートにそれぞ
れ接続され、更に入力端子10はインバータ3I+を介
し、ゲート回路3G+〜3Gaのゲートにそれぞれ接続
されている。
The input terminal 10 is connected to the gates of the gate circuits 3G11 to 3G14 through the inverters 4 and 312 in series, and further connected to the gates of the gate circuits 3G+ to 3Ga through the inverter 3I+.

バッファメモリ5.6のクリアおよびクロック端子は共
に入力端子10に接続され、更、にバッファメモリ5.
6のそれぞれの出力端子は処理回路8に接続され、この
処理回路8は、入力端子10より1/2の分周回路7を
介し接続されている。
The clear and clock terminals of the buffer memory 5.6 are both connected to the input terminal 10, and the buffer memory 5.6 is further connected to the input terminal 10.
The respective output terminals of 6 are connected to a processing circuit 8, and this processing circuit 8 is connected to the input terminal 10 via a 1/2 frequency dividing circuit 7.

第2図はタッチパネルスイッチ1の表示部、第3図はタ
イムチャートをそれぞれ示し、第1図乃至第3図を参照
し、本発明のマトリクススイッチ装置の動作を説明する
FIG. 2 shows a display section of the touch panel switch 1, and FIG. 3 shows a time chart.The operation of the matrix switch device of the present invention will be explained with reference to FIGS. 1 to 3.

例えば、第2図に示すタッチパネルスイッチ1の表示I
を押圧したとすると、電極a1と電極b1.電極a1と
電極b2.電極a2と電極b1゜電極a2と電極b2の
4か所の交点が、それぞれ電気的に導通状態となる。
For example, the display I of the touch panel switch 1 shown in FIG.
When pressed, electrode a1 and electrode b1 . Electrode a1 and electrode b2. The four intersections of electrode a2 and electrode b1° and electrode a2 and electrode b2 are electrically connected to each other.

この時、入力端子10には第3図(A)に示すクロック
信号が供給されており、このクロック信号がOの時、ロ
ジック回路2内のゲート回路2G+〜2Gaはoff、
ゲート回路2G11〜2G14はonとなる。同じく、
ロジック回路3内のゲート回路3G1〜3G4はon、
ゲート回路3G11〜3G14はoffとなる。
At this time, the clock signal shown in FIG. 3(A) is supplied to the input terminal 10, and when this clock signal is O, the gate circuits 2G+ to 2Ga in the logic circuit 2 are turned off.
Gate circuits 2G11 to 2G14 are turned on. Similarly,
Gate circuits 3G1 to 3G4 in the logic circuit 3 are on,
Gate circuits 3G11 to 3G14 are turned off.

従って、タッチパネルスイッチ1の表示■が押圧され、
かつクロック信号がOの時、電極a1とa2とはそれぞ
れゲート回路2G++、2G+2を介して接地されるの
で、電極b1とb2とは共に0となる。
Therefore, the display ■ of touch panel switch 1 is pressed,
Moreover, when the clock signal is O, electrodes a1 and a2 are grounded via gate circuits 2G++ and 2G+2, respectively, so that both electrodes b1 and b2 become zero.

上記のことから、ロジック回路3よりバッファメモリ6
への送出信号は、電極b1よりb4まで順番にビットで
表わすと、0011となる。
From the above, it is clear that the buffer memory 6 is smaller than the logic circuit 3.
The sending signal to the electrodes becomes 0011 when expressed in bits in order from electrodes b1 to b4.

次に、上記の状態で、クロック信号が1に反転すると、
ゲート回路2G+〜2G4.20++〜2G14.3G
I〜3Gaおよび3G11〜3G14はそのon、of
f関係が反転する。
Next, in the above state, when the clock signal is inverted to 1,
Gate circuit 2G+~2G4.20++~2G14.3G
I~3Ga and 3G11~3G14 are on, of
f relationship is reversed.

従って、電極b1とb2とはそれぞれゲート回路3G+
+、3G+2を介して接地されるので、電極alとa2
とは共にOとなる。
Therefore, the electrodes b1 and b2 are respectively connected to the gate circuit 3G+
+, 3G+2, so electrodes al and a2
and are both O.

上記のことから、ロジック回路2よりバッファメモリ5
への送出信号は、電極a1よりa4まで順番にビットで
表わすと、0011となる。
From the above, from the logic circuit 2, the buffer memory 5
The signal sent to the electrodes is 0011 when expressed in bits in order from electrodes a1 to a4.

このような、ロジック回路2および3の出力信号は、バ
ッファメモリ5,6に供給されるクロック信号がOの時
、バッファメモリ5.6により読み込まれるが、バッフ
7メモリ6へのクロック信号はインバータ4を介してい
るため、第3図(A)に示されるように、クロック信号
がOの時バッファメモリ5が、クロック信号が1の時バ
ッファメモリ6が交互にデータを読み込む。
The output signals of the logic circuits 2 and 3 are read by the buffer memory 5.6 when the clock signal supplied to the buffer memories 5, 6 is O, but the clock signal to the buffer memory 6 is read by the inverter. 4, when the clock signal is 0, the buffer memory 5 reads data, and when the clock signal is 1, the buffer memory 6 reads data alternately.

この、バッファメモリ5,6が読み込んだデータは処理
回路8によりタッチパネルスイッチ1のどの表示部が押
圧されたかを判別し、その判別結果は第3図(B)に示
される分周回路7が送出する信号に同期して、第3図(
C)に示されるように、電極a1〜a4と電極b1〜b
4との判別信号が同時に出力ボート9より送出される。
The processing circuit 8 uses the data read by the buffer memories 5 and 6 to determine which display part of the touch panel switch 1 has been pressed, and the determination result is sent to the frequency dividing circuit 7 shown in FIG. 3(B). Figure 3 (
As shown in C), electrodes a1 to a4 and electrodes b1 to b
At the same time, the output port 9 sends out a discrimination signal for 4 and 4.

なお、本実施例は、縦および横方向の電極数をそれぞれ
4つとしたが、電極数はこれに限定されず、更に透明な
タッチパネルスイッチを用いたが、複数のスイッチが同
時に開閉するマトリクススイッチ装置に本発明が適用出
来るのは勿論である。
In this example, the number of electrodes in the vertical and horizontal directions was four each, but the number of electrodes is not limited to this, and a transparent touch panel switch was used, but a matrix switch device in which multiple switches open and close at the same time. Of course, the present invention can be applied to.

(発明の効果) 本発明によれば、タッチパネルスイッチの縦および横方
向の電極の交叉数より多くのスイッチングができること
から、同一タッチパネルスイッチの使用の自由度が拡大
出来る特長がある。
(Effects of the Invention) According to the present invention, since more switching can be performed than the number of intersections of vertical and horizontal electrodes of a touch panel switch, there is an advantage that the degree of freedom in using the same touch panel switch can be expanded.

更に、タッチパネルスイッチを構成する2枚の透明シー
トの間に配置されている突起状の物またはボール状の物
の数を減少させることが出来、タッチパネルスイッチの
透明度を改善出来ると共に、製造上も簡便となる特長が
ある。
Furthermore, it is possible to reduce the number of protruding objects or ball-like objects arranged between the two transparent sheets constituting the touch panel switch, improving the transparency of the touch panel switch and simplifying manufacturing. It has its features.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のマトリクススイッチ装置の一実施例を
示す回路図、第2図はタッチパネルスイッチ1の表示部
、第3図はタイムチャート、第4図は従来のマトリクス
スイッチ装置の回路図をそれぞれ示す。 1・・・透明なタッチパネルスイッチ、2・・・ロジッ
ク回路(第1のロジック回路)、3・・・ロジック回路
(第2のロジック回路)、4.21+、212.31+
、312・・・インバータ、5.6・・・バッフ7メモ
リ、7・・・1/2の分周回路、8・・・判別回路、9
・・・出カポ−1〜、1o・・・クロック信号の入力端
子、a1〜a4・・・縦方向の透明な電極、b1〜b4
・・・横方向の電極、2G+〜2G4.2G11〜2G
14.3G+−3G4.3GII〜3G14・・・ゲー
ト回路。
Fig. 1 is a circuit diagram showing an embodiment of the matrix switch device of the present invention, Fig. 2 is a display section of a touch panel switch 1, Fig. 3 is a time chart, and Fig. 4 is a circuit diagram of a conventional matrix switch device. Each is shown below. 1... Transparent touch panel switch, 2... Logic circuit (first logic circuit), 3... Logic circuit (second logic circuit), 4.21+, 212.31+
, 312... Inverter, 5.6... Buffer 7 memory, 7... 1/2 frequency divider circuit, 8... Discrimination circuit, 9
...Output capo-1 to 1o...Clock signal input terminal, a1 to a4...Vertical transparent electrode, b1 to b4
... Lateral electrode, 2G+~2G4.2G11~2G
14.3G+-3G4.3GII to 3G14...Gate circuit.

Claims (1)

【特許請求の範囲】[Claims]  第1および第2の各複数の電極が対向してマトリクス
状に配列されて、この第1および第2の電極の交点がス
イッチング作用をするマトリクススイッチと、前記第1
の複数の電極のそれぞれに接続された第1のロジック回
路と、前記第2の複数の電極のそれぞれに接続された第
2のロジック回路とを備え、前記第1のロジック回路が
前記第1の複数の電極のそれぞれのレベルを検出してい
る時は、前記第2のロジック回路は前記第2の複数の電
極のそれぞれを接地し、逆に前記第2のロジック回路が
前記第2の複数の電極のそれぞれのレベルを検出してい
る時は、前記第1のロジック回路は前記第1の複数の電
極のそれぞれを接地するようにしたことを特徴としたマ
トリクススイッチ装置。
a matrix switch in which a plurality of first and second electrodes are arranged facing each other in a matrix, and an intersection of the first and second electrodes performs a switching action;
a first logic circuit connected to each of the plurality of electrodes, and a second logic circuit connected to each of the second plurality of electrodes, the first logic circuit being connected to the first logic circuit. When detecting the level of each of the plurality of electrodes, the second logic circuit grounds each of the second plurality of electrodes, and conversely, the second logic circuit grounds each of the second plurality of electrodes. A matrix switch device, wherein the first logic circuit grounds each of the first plurality of electrodes when detecting the level of each of the electrodes.
JP62207116A 1987-08-20 1987-08-20 Matrix switch device Pending JPH01103730A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62207116A JPH01103730A (en) 1987-08-20 1987-08-20 Matrix switch device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62207116A JPH01103730A (en) 1987-08-20 1987-08-20 Matrix switch device

Publications (1)

Publication Number Publication Date
JPH01103730A true JPH01103730A (en) 1989-04-20

Family

ID=16534460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62207116A Pending JPH01103730A (en) 1987-08-20 1987-08-20 Matrix switch device

Country Status (1)

Country Link
JP (1) JPH01103730A (en)

Similar Documents

Publication Publication Date Title
US4233522A (en) Capacitive touch switch array
JPS5922578Y2 (en) keyboard device
JPS60181815A (en) Capacitive keyboard
JPS5963622A (en) Touch response unit
JPH08190453A (en) Analog touch panel device
JPH01103730A (en) Matrix switch device
US4543562A (en) Mechanically-actuated touchbars and touchplates using multiple-closure switches
JPH01103729A (en) Matrix switch
JPS6184729A (en) Through-vision finger touch input device
JPS62134717A (en) Method and device for detecting position
JPS61173333A (en) Inputting device
US4494110A (en) Keyboard modules for use in data terminals
JP3365284B2 (en) Touch panel pressed position detection method and device
JPS5897735A (en) See-through type pressure input device
JP7052782B2 (en) Touch panel input device and touch panel input operation detection method
JPH0443420A (en) Information processor
JPH0366687B2 (en)
JPS58109923A (en) Coordinate input device
JPS63820B2 (en)
JP3225511B2 (en) Position detection device
JPH0737145Y2 (en) Touch panel key address detection circuit
JPS603738A (en) Input device
JPS61237125A (en) Input processing system of touch system input device
JPH04159593A (en) Display device
JPH0441356Y2 (en)