JPH01101742A - Error correcting circuit - Google Patents
Error correcting circuitInfo
- Publication number
- JPH01101742A JPH01101742A JP25924787A JP25924787A JPH01101742A JP H01101742 A JPH01101742 A JP H01101742A JP 25924787 A JP25924787 A JP 25924787A JP 25924787 A JP25924787 A JP 25924787A JP H01101742 A JPH01101742 A JP H01101742A
- Authority
- JP
- Japan
- Prior art keywords
- error
- error correction
- comparison
- polynomial
- expression
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 8
- 238000004364 calculation method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 239000004575 stone Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 210000000554 iris Anatomy 0.000 description 1
Landscapes
- Error Detection And Correction (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、データ通信システム等において使用される符
号の誤り訂正回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a code error correction circuit used in data communication systems and the like.
［従来の技術］
従来、符号の訂正方式に関して、Ｊ、Ｊ、５ｔｏｎｅの
示した、中国人の剰余定理に基いた誤り訂正符号（以下
、ストーン符号という）かある。[Prior Art] Conventionally, as a code correction method, there is an error correction code (hereinafter referred to as a "Stone code") based on the Chinese remainder theorem shown by J, J, 5tone.
ストーン符号は、かなり広範囲の符号を含み、整数環の
上でも、また多項式環の上でも構成できる。いずれの場
合も、原理は同じであり、以下では、有限体ＧＦ（２ｍ
） （ｍは１以上の整数）上の多項式を用いて定義され
る符号の構成法を示す。Stone codes include a fairly wide range of codes and can be constructed on rings of integers as well as on polynomial rings. In either case, the principle is the same, and below, the finite field GF (2m
) (m is an integer greater than or equal to 1) This shows how to construct a code defined using the polynomial.
有限体ＧＦ（２ｍ）の元からなる長さｋＸｄ （ｋ、ｄ
：整数）の情報記号列を。Length kXd (k, d
: integer) information symbol string.
（ＩＬ ｏ、 ＪＬ ｒ、 ｊＬ、ｔ、…ｐＬｈｄ−＋
）とし、有限体ＧＦ（２’″）上の互いに素なｎ個のｄ
次多項式を、
（ｍ、（ｘ）、 ｍ、（ｘ）、 ・・・、ｍｎ（ｘ））
としたとき、
Ｆ（ｘ）＝ ＪＬ Ｑ＋ＪＬ ＋Ｘ＋ ＪＬ ２Ｘ２＋
−＋ｇ ＠６−、Ｘ”−’に対して、 鳳１（Ｘ）によ
るＦ（ｘ）の剰余ａｔ（Ｘ） ＥＦ（ｘ） （ｍｏｏｄ
ａｔ（ｘ）） （＋−１，２，−−−、ｎ）を求め
、
Ｖ−（ａｔ（ｘ）、 ａｔ（ｘ）、 −、ａｎ（ｘ）
） −（１）を符号とする。(IL o, JL r, jL, t,...pLhd-+
), and n disjoint ds on the finite field GF(2''')
The degree polynomial is (m, (x), m, (x), ..., mn(x))
When, F(x)= JL Q+JL +X+ JL 2X2+
-+g @6-,
at(x)) (+-1, 2, ---, n), V-(at(x), at(x), -, an(x)
) −(1) is the sign.
復号は１次式によりＦ（ｘ ）を計算することにより行
われる。Decoding is performed by calculating F(x) using a linear equation.
Ｆ（ｘ）ミΣ （閘（ｘ）／１１＋（ｘ））ｔ＋（ｘ）
ａｔ（ｘ）（ｍｏｄ Ｍ（ｘ））ここに、
Ｍ（ｘ）＝ ｒＩ ｍｌ（Ｘ）
であり、ｔ＋（ｘ）は、
（Ｍ（ｘ）／＋ｗ＋（ｘ））ｔ＋（ｘ） Ｅ １（
ＩＩｏｄ ｍｌ（ｘ））−（ｚ）を満足する最小次数
の有限体ＧＦ（２’″）上の多項式である。F(x)miΣ (lock(x)/11+(x))t+(x)
at(x) (mod M(x)) where M(x)=rI ml(X) and t+(x) is (M(x)/+w+(x))t+(x) E 1 (
It is a polynomial on the finite field GF(2''') of the minimum degree that satisfies IIod ml(x))-(z).
ここで、符号Ｖに誤りか生じた場合についても、次の手
段により正しく復号することかできる。 幾つかのｍ、
（ｘ）の積をＭ’ （ｘ）としたとき、ｄｅｇ［Ｆ（ｘ
）］（ｄｅｇ［Ｍ’（ｘ）］（ｄｅｇ［Ｆ（ｘ）］はＦ
（ｘ）の次数を表わす）となるすべてのＭ’ （ｘ）
について、上記の式と同様にＦ（ｘ）を求め、多数決を
とる。Here, even if an error occurs in the code V, it can be correctly decoded by the following means. some m,
When the product of (x) is M' (x), deg[F(x
)](deg[M'(x)](deg[F(x)] is F
(representing the order of (x))
, F(x) is found in the same way as the above equation, and a majority vote is taken.
これにより、誤り訂正を行うことができる。This allows error correction to be performed.
［発明か解決しようとする問題点］
上記のような多数決をとることによる復号法の場合、誤
り訂正能力を高くすると計算量か莫大なものとなり、実
用性に欠けるという問題かあった。[Problems to be Solved by the Invention] In the case of the above-mentioned decoding method based on majority voting, there is a problem that increasing the error correction ability results in an enormous amount of calculation, making it impractical.
したがって１本発明は、上記問題点の解決を図り、比較
的少ない計算量で誤り訂正を行う誤り訂正回路を提供す
ることを目的とする。Therefore, one object of the present invention is to solve the above problems and provide an error correction circuit that performs error correction with a relatively small amount of calculation.
［問題点を解決するための手段］
上記目的を達成するために、本発明は、中国人の剰余定
理に基いた剰余多項式符号を用いた誤り訂正回路におい
て、
有限体ＧＦ（２ｍ） （ｍは１以上の整数）上での加算
、乗算および除算を行う演算手段と、多項式の次数を求
めて、予め定めた定数との大小関係を判断する比較手段
と、
最大公約数を求めるユークリッドの互除法の繰返し演算
を行う誤り訂正手段とを備え、エラー位置およびエラー
値を求めることなく復号をおこなうようにしたものであ
る。[Means for Solving the Problems] In order to achieve the above object, the present invention provides an error correction circuit using a remainder polynomial code based on the Chinese remainder theorem. arithmetic means for performing addition, multiplication, and division on (integers greater than or equal to 1), a comparison means for determining the degree of a polynomial and determining its magnitude relationship with a predetermined constant, and Euclid's mutual division method for determining the greatest common divisor. The decoding device is equipped with an error correction means that performs repeated calculations, and decoding is performed without determining the error position and error value.
Ｃ作用］
このような構成において、上記（１）式て与えられる符
号Ｖに対し、誤りが生じた符号を、Ｖ”（ａ＋’（Ｘ）
、 ａ２°（ｘ）、−、ａｎ’（ｘ） ）として、上記
演算手段により、次式の計算を行う。C action] In such a configuration, for the code V given by equation (1) above, the code in which an error has occurred is expressed as V"(a+'(X)
, a2°(x), -, an'(x) ), the following equation is calculated by the above calculation means.
Ｆ’ （ｘ）
ミΣ（Ｍ（ｘ）／ｍ；（ｘ））ｔ、（ｘ）ａｔ’（ｘ）
（ＩＩｏｄ Ｍ（ｘ））・・・（３）
つぎに、上記比較手段による比較の結果。F' (x) MiΣ(M(x)/m; (x))t, (x)at'(x)
(IIod M(x))...(3) Next, the results of comparison by the above comparison means.
ｄｅｇ［Ｆ’（ｘ）］ ＜ ｋｄ
＝（４）ならば、Ｖｏ
には誤りは生じておらず、Ｆ（ｘ）＝Ｆ’ （ｘ）
である。逆に、
ｄｅｇ［Ｆ’ （ｘ）］ ≧ ｋｄ
−（４）ならば、上記誤り訂正手段により、ユーク
リッドの互除法を用いた繰返し演算を行うことによりＶ
。deg[F'(x)] < kd
= (4), then Vo
There is no error in F(x)=F'(x). On the contrary, deg[F' (x)] ≧ kd
- (4), then the above error correction means performs an iterative operation using Euclidean's algorithm, so that V
.
が（ｎ−ｋ）／２個までの誤りを含む場合の誤りを訂正
することができる。その手順を以下に示す。It is possible to correct errors in the case where the value contains up to (n-k)/2 errors. The procedure is shown below.
■ ｒ−＋（ｘ）＊Ｍ（ｘ） 、 ｒ、（ｘ）＝Ｆ’（
ｘ）。■ r−+(x)*M(x), r,(x)=F'(
x).
ｓ−＋（ｘ）Ｊ 、 ５ｏ（ｘ）＝１．１Ｉ１１とする
。Let s-+(x)J, 5o(x)=1.1I11.
を満足するｑｔ（ｘ）および「、（ｘ）を求める。Find qt(x) and ``,(x) that satisfy .
■ ５ｔ（ｘ）＝ｓ＋−ｇ（ｘ）−ｑｔ（ｘ）ｓ＋−＋
（ｘ） −（ａ）で与えられるｓ、（ｘ）を求める。■ 5t(x)=s+-g(x)-qt(x)s+-+
Find s and (x) given by (x) - (a).
■１） ｄｅｇ［ｒ＋（ｘ）］≧ （ｎ−ｔ）ｄのと
き、ｉ麿ｉ＋１
として■に戻る。■1) When deg[r+(x)]≧(nt)d, return to ■ as i+1.
２） ｄｅｇ［ｒ＋（ｘ）］ （（ｎ−ｔ）ｄのと
き、Ｆ（ｘ）＝ ｒ＋（ｘ） ／ ５ｔ（ｘ）
−（７）により、Ｆ（ｘ）を求める。2) deg[r+(x)] (When (nt)d, F(x)=r+(x)/5t(x)
- Find F(x) using (7).
ここに、ｔはｎとｋにより定まる訂正可能な誤りの個数
であり、
ｎ−に≧２ｔ
である。Here, t is the number of correctable errors determined by n and k, and n-≧2t.
本発明の誤り訂正回路によれば、エラー位置およびエラ
ー値を求めることなく誤りを訂正することができる。According to the error correction circuit of the present invention, errors can be corrected without determining the error position and error value.
［実施例］
以下、図面を参照しながら本発明の実施例について詳細
に説明するっ
〈実施例の構成〉
第１図に、本発明に係る復号装置の基本構成の一例を示
す。[Embodiments] Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. <Configuration of the embodiment> FIG. 1 shows an example of the basic configuration of a decoding device according to the present invention.
この装置は、符号Ｖ′を受けて上記（３）式て示したＦ
’（ｘ） （およびｄｅｇ［Ｆ’ （ｘ）］）を求め
る演算手段１と、上記（４）式で示したように、ｄｅｇ
［Ｆ’ （ｘ）］とｋｄとの大小比較を行う比較手段２
と、この比較手段２により「誤りあり」と判断されたと
き、Ｆ’ （ｘ）を受けて誤りを訂正する誤り訂正手段
３を備える。In this device, F
'(x) (and deg[F' (x)]) and deg
Comparison means 2 for comparing the magnitude of [F' (x)] and kd
Error correction means 3 is provided which receives F' (x) and corrects the error when the comparison means 2 determines that there is an error.
第２図に、第１図の誤り訂正手段３の具体的回路構成を
示す。FIG. 2 shows a specific circuit configuration of the error correction means 3 shown in FIG. 1.
この回路は、上記（５）式で示されるｑＩ（ｘ）および
ｒ、（ｘ）を求める演算を行う演算回路４ 、ｒｌ−□
（×）およびｒ＋−ｇ（Ｘ）を保持するメモリ（または
レジスタ）５、上記（６）式で示されるｓ、（ｘ）を求
める演算を行う演算回路６、ｓ、−＋（Ｘ）およびｓｔ
−ｇ（ｘ）を保持するメモリ（またはレジスタ）７、上
記手順■に示す大小比較を行う比較回路８、および上記
（７）式て示されるＦ（ｘ）を求める演算を行う演算回
路９からなる。This circuit is an arithmetic circuit 4, rl-□ which performs calculations to obtain qI(x) and r,(x) shown in equation (5) above.
(x) and r+-g(X), a memory (or register) 5, an arithmetic circuit 6 for calculating s, (x) shown in equation (6) above, s, -+(X), and st
- from the memory (or register) 7 that holds g(x), the comparison circuit 8 that performs the magnitude comparison shown in the above procedure Become.
〈実施例の作用〉 まず、第１図の復号装置の動作を説明する。<Effect of the embodiment> First, the operation of the decoding device shown in FIG. 1 will be explained.
復号装置は、符号Ｖ′を受けると、演算手段ｌにより、
Ｆ’ （ｘ）および次数ｄｅｇ［Ｆ’（ｘ）］を求める
。この求められた次数ｄｅｇ［Ｆ’（Ｘ月を、比較手段
２により予め定められた数ｋｄと比較する。比較の結果
、上記（４）式のように次数ｄｅｇ［Ｆ’（ｘ）］がｋ
ｄより小であれば、「誤りなし」と判定し、Ｆ’（ｘ）
をそのままＦ（ｘ）とする。上記比較の結果、次数ｄｅ
ｇ［Ｆ’ （ｘ）］がｋｄ以上である場合、「誤りあり
」と判定され、Ｆ’（ｘ）を受ける誤り訂正手段３の出
力を、求めるＦ （ｘ）とする。When the decoding device receives the code V', the arithmetic means l calculates
Find F'(x) and degree deg[F'(x)]. The obtained order deg[F'(X month) is compared with a predetermined number kd by the comparing means 2.As a result of the comparison, the order deg[F'(x)] is k
If it is smaller than d, it is determined that there is no error, and F'(x)
Let be F(x) as it is. As a result of the above comparison, the order de
If g[F'(x)] is greater than or equal to kd, it is determined that there is an error, and the output of the error correction means 3 that receives F'(x) is set as the sought F(x).
つぎに、誤り訂正手段３の動作を、第２図のブロック図
を参照して説明する。Next, the operation of the error correction means 3 will be explained with reference to the block diagram of FIG.
初期状態として、ｉＪとして、メモリ５には、ｒｏ（ｘ
）−Ｆ’ （ｘ）およびｒ−、（ｘ）−Ｍ（ｘ）を保持
し、メモリ７には、ｓ、（ｘ）＝１およびｓ−、（ｘ）
−０を保持しておく。In the initial state, iJ stores ro(x
)-F' (x) and r-, (x)-M(x), and the memory 7 stores s, (x)=1 and s-, (x)
Keep it at -0.
そこで、演算回路４は、上記（５）式を満足するｑＩ（
Ｘ） 、 ｒ＋（ｘ）およびｄｅｇ［ｒ＋ （ｘ）］を
求める。演算回路６は、求められたｑＩ（ｘ）に応じて
上記（６）式に従い、ｓ、（ｘ）を求める。比較回路８
は、 ｄｅｇ［ｒ＋（ｘ）ｌ と （ｎ−ｔ）ｄとを比
較し、ｄｅｇ［ｒ＋（ｘ月≧ （ｎ−ｔ）ｄ
のとき、ｉ＊ｉ＋１とし、上記処理を繰返す。Therefore, the arithmetic circuit 4 calculates qI(
X), r+(x) and deg[r+(x)]. The arithmetic circuit 6 calculates s and (x) according to the above equation (6) according to the calculated qI(x). Comparison circuit 8
compares deg[r+(x)l and (nt)d, and when deg[r+(x month≧(nt)d), i*i+1 is set, and the above process is repeated.
ｄ＋４［ｒ＋（ｘ）］ （（ｎ−ｔ）ｄのときは、演
算回路９が、上記（７）式に従いその時点の ｒ、（ｘ
）およびｓ、（ｘ）に応じて、Ｆ（ｘ）＝ ｒ＋（ｘ）
／ ５１（Ｘ）を求める。d+4[r+(x)] ((n-t) When d, the arithmetic circuit 9 calculates r, (x
) and s, (x), F(x) = r+(x)
/ Find 51(X).
次に具体的な例を挙げて説明する。Next, a specific example will be given and explained.
原始元α（α３◆α＋１−０）なる有限体ＧＦ（２’）
の元からなるｎ＝８．ｋｍ４．ｔ−２，ｄｗｌの符号を
考える。Finite field GF (2') of primitive element α (α3◆α+1-0)
consisting of elements n=8. km4. Consider the sign of t-2, dwl.
情報記号列Ｆ（ｘ）を
Ｆ（ｘ）−ａ ’ ｘ’＋ ａ ’ｘ” ＋ ａ ”ｘ
＋ ａとすると、
Ｖ＊（ａ、ｃｘ’、１．ｅｘ”、ａ’、ａ’、ａ’、１
１である。いま、２個の誤りの生じた符号Ｖ′を、Ｖ′
・（α、α５．α６．α３．α４．α４．α３．１）と
すると、
Ｆ’（ｘ）−ｘ’＋ ａ ６ｘ６＋ａｘ’＋ ａ’
ｘ’＋ａ”ｘ”＋α６ｘ２＋α２ｘ＋α
である。ｄｅｇ［Ｆ’（ｘ）］＝ ７ ＞ ｋｄ −４
であるから、ユークリッドの互除法を用いた繰返し演算
を行なうと、
■ ｒ−、（ｘ）−Ｍ（ｘ）ｍｘ’＋ｘ 、 ｒｏ（ｘ
）−Ｆ’（ｘ）。The information symbol string F(x) is F(x)-a 'x'+ a 'x' + a 'x
+ a, V*(a, cx', 1.ex", a', a', a', 1
It is 1. Now, let the two erroneous codes V′ be V′
・If (α, α5.α6.α3.α4.α4.α3.1), then F'(x)-x'+ a 6x6+ax'+ a'
x'+a"x"+α6x2+α2x+α. deg[F'(x)] = 7 > kd -4
Therefore, if we perform an iterative operation using Euclid's algorithm, ■ r-, (x)-M(x)mx'+x, ro(x
)−F′(x).
ｓ−＋（ｘ）−０、５ｏ（ｘ）−＋ｌ 。s-+(x)-0, 5o(x)-+l.
ｉＪｌ
■ ｒ−＋（ｘ）＝ｑ＋（に）ｒＯ（ｘ）＋「Ｉ（ｘ）
より、ｑＩ（に）冨Ｘ◆α６
ｒ、（ｘ）菖ａ ’Ｘ’＋α’Ｘ’＋α’Ｘ’＋（！
’Ｘ″＋α’ｘ” ＋ｘ ＋１
■ ｓｔ（ｘ）−Ｓ−１ｃｘ） −ｑＩ（ｘ）ｓｏ（ｘ
）＝ ｑＩ（に）
謬Ｘ＋α６
■ １） ｄｅｇ［ｒ＋（ｘ）］ ” ６≧ （ｎ−
ｔ）ｄ −［ｉ 。iJl ■ r−+(x)=q+(ni)rO(x)+“I(x)
From, qI (to) TomiX◆α6 r, (x) irises a 'X'+α'X'+α'X'+(!
'X''+α'x'' +x +1 ■ st(x)-S-1cx) -qI(x)so(x
)= qI(ni) False X+α6 ■ 1) deg[r+(x)] ” 6≧ (n-
t) d − [i.
■ ｒｏ（Ｘ）＝４２（Ｘ）Ｉ’＋ （Ｘ）＋ｒ２（ｘ
）より、ｑ２（Ｘ）ツαＸ
ｒｇ（ｘ）＝α５ｘ８＋α２ ｘ ４◆α ｘ３＋α５
ｘ ２＋α４ ｘ＋α■ ５２（Ｘ）−５ｏ（ｘ）
−４２（Ｘ）ｓｌ（Ｘ）＝αｘ２◆ ｘ＋ １
■ ２） ｄｅｇ［ｒｇ（ｘ）］ −５＜
（ｎ−ｔ）ｄ −６。■ ro(X)=42(X)I'+(X)+r2(x
), q2(X) αX rg(x)=α5x8+α2 x 4◆α x3+α5
x 2+α4 x+α■ 52(X)-5o(x)
−42(X)sl(X)=αx2◆ x+ 1 ■ 2) deg[rg(x)] −5<
(nt)d-6.
Ｆ（ｘ）−ｒｚ（ｘ）／５ｚ（ｘ）
ｘ ｃｃ ’ Ｘ’＋ α’ｘ”＋α２ｘ＋
αとなり、情報記号列Ｆ（ｘ）が求まる。F(x)-rz(x)/5z(x) x cc 'X'+ α'x"+α2x+
α, and the information symbol string F(x) is found.
［発明の効果］
以上説明したように、本発明によれば、有限体ＧＦ（２
ｍ）上の多項式を用いて定義されるストーン符号におい
て、
ｎ−に≧２ｔ
を満たすｔ個までの誤りが生じた場合に、比較的少ない
演算量により、誤りを訂正することかできる。[Effect of the invention] As explained above, according to the present invention, the finite field GF (2
m) In the Stone code defined using the above polynomial, when up to t errors satisfying n-≧2t occur, the errors can be corrected with a relatively small amount of calculation.
また、この符号法において、ｄ＝１とした場合は、リー
ド・ソロモン符号と呼ばれる符号となり、上記（２）式
で示されるＬ＋（Ｘ）は、ｔ＋（ｘ）＝１ （ｉ−１
，２，・・・、ｎ）となって、さらに容易に復号な行う
ことがてきる。In addition, in this coding method, if d=1, the code becomes a Reed-Solomon code, and L+(X) shown in equation (2) above is t+(x)=1 (i-1
, 2, . . . , n), which makes decoding even easier.
第１図は本発明に係る誤り訂正回路の構成を示すブロッ
ク図、第２図は第１図の誤り訂正手段の一例のブロック
図である。FIG. 1 is a block diagram showing the configuration of an error correction circuit according to the present invention, and FIG. 2 is a block diagram of an example of the error correction means of FIG. 1.
Claims (1)
訂正回路において、 有限体ＧＦ（２＾ｍ）（ｍは１以上の整数）上での加算
、乗算および除算を行う演算手段と、 多項式の次数を求めて、予め定めた定数との大小関係を
判断する比較手段と、 最大公約数を求めるユークリッドの互除法の繰返し演算
を行う誤り訂正手段とを備え、 エラー位置およびエラー値を求めることなく復号をおこ
なうことを特徴とする誤り訂正回路。[Claims] In an error correction circuit using a remainder polynomial code based on the Chinese remainder theorem, addition, multiplication, and division on a finite field GF(2^m) (m is an integer of 1 or more) are performed. a computation means for determining the degree of the polynomial and a comparison means for determining the magnitude relationship with a predetermined constant; and an error correction means for performing repeated computation of Euclidean's mutual division method for determining the greatest common divisor. and an error correction circuit characterized in that decoding is performed without determining an error value.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25924787A JPH01101742A (en) | 1987-10-14 | 1987-10-14 | Error correcting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25924787A JPH01101742A (en) | 1987-10-14 | 1987-10-14 | Error correcting circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01101742A true JPH01101742A (en) | 1989-04-19 |
Family
ID=17331451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25924787A Pending JPH01101742A (en) | 1987-10-14 | 1987-10-14 | Error correcting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01101742A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5436916A (en) * | 1993-02-12 | 1995-07-25 | Nec Corporation | Error correction by detection of a degree difference between dividend and divisor polynomials used in Euclidean algorithm |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60248044A (en) * | 1984-05-23 | 1985-12-07 | Mitsubishi Electric Corp | Data transmitting method |
-
1987
- 1987-10-14 JP JP25924787A patent/JPH01101742A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60248044A (en) * | 1984-05-23 | 1985-12-07 | Mitsubishi Electric Corp | Data transmitting method |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5436916A (en) * | 1993-02-12 | 1995-07-25 | Nec Corporation | Error correction by detection of a degree difference between dividend and divisor polynomials used in Euclidean algorithm |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6347389B1 (en) | Pipelined high speed reed-solomon error/erasure decoder | |
| US6631172B1 (en) | Efficient list decoding of Reed-Solomon codes for message recovery in the presence of high noise levels | |
| Saints et al. | Algebraic-geometric codes and multidimensional cyclic codes: a unified theory and algorithms for decoding using Grobner bases | |
| Truong et al. | Fast algorithm for computing the roots of error locator polynomials up to degree 11 in Reed-Solomon decoders | |
| US6219817B1 (en) | Error correction and detection for faults on time multiplexed data lines | |
| EP0836285B1 (en) | Reed-Solomon decoder with general-purpose processing unit and dedicated circuits | |
| US7100103B2 (en) | Efficient method for fast decoding of BCH binary codes | |
| JPH01101742A (en) | Error correcting circuit | |
| JP3245290B2 (en) | Decoding method and device | |
| KR102401902B1 (en) | Lossy arithmetic | |
| JP3248098B2 (en) | Syndrome calculation device | |
| Fedorenko | Efficient algorithm for finding roots of error-locator polynomials | |
| Fedorenko | The discrete Fourier transform over a finite field with reduced multiplicative complexity | |
| US6233710B1 (en) | Reed-Solomon decoding device | |
| US6859905B2 (en) | Parallel processing Reed-Solomon encoding circuit and method | |
| Han et al. | On fast Fourier transform-based decoding of Reed-Solomon codes | |
| US8499224B2 (en) | Redundant code generation method and device, data restoration method and device, and raid storage device | |
| Leducq | On the Covering Radius of First-Order Generalized Reed–Muller Codes | |
| US20030009723A1 (en) | Simplified reed-solomon decoding circuit and method of decoding reed-solomon codes | |
| Loidreau | Codes derived from binary Goppa codes | |
| US7287207B2 (en) | Method and apparatus for computing parity characters for a codeword of a cyclic code | |
| JP2600683B2 (en) | Decoding method of Reed-Solomon code | |
| Bhandari et al. | Algorithmizing the Multiplicity Schwartz-Zippel Lemma | |
| JP2600681B2 (en) | Decoding method of Reed-Solomon code | |
| Stevens et al. | Decoding binary two-error correcting cyclic codes with Zech logarithms |