JP7842695B2 - 光変調用の閉ループレーン同期 - Google Patents
光変調用の閉ループレーン同期Info
- Publication number
- JP7842695B2 JP7842695B2 JP2022557791A JP2022557791A JP7842695B2 JP 7842695 B2 JP7842695 B2 JP 7842695B2 JP 2022557791 A JP2022557791 A JP 2022557791A JP 2022557791 A JP2022557791 A JP 2022557791A JP 7842695 B2 JP7842695 B2 JP 7842695B2
- Authority
- JP
- Japan
- Prior art keywords
- skew
- lanes
- lane
- signal
- modulation driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/50—Transmitters
- H04B10/516—Details of coding or modulation
- H04B10/532—Polarisation modulation
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
[0001]本出願は、全体が参照により本明細書に組み込まれている、2020年5月11日に出願された、Doppalapudi及びIroagaによる「Closed Loop Lane Synchronization for Optical Modulation」という名称の、本出願人の米国特許仮出願第63/023,182号の優先権を主張する。本出願は、2020年3月13日に出願された、Doppalapudi及びEchereによる「Optical Modulation Skew Adjustment Systems and Methods」という名称の、同時係属の本出願人の米国特許出願第16/818,832号の一部継続出願(代理人整理番号MACM-0020-03P01US)であり、これは、同時係属の、2018年9月27に出願された、「Error Detection and Compensation for a Multiplexing Transmitter」という名称の米国特許出願第16/143,493号、及び2019年9月19日に出願された、「Error Detection and Compensation for a Multiplexing Transmitter」という名称の国際出願PCT/US19/51839の一部継続出願であり、これらはすべて全体が参照により本明細書に組み込まれている。
[0004]一般的な通信リンクは、光送信機及び/又は光受信機と共に、PAM-4(4つのレベルを用いるパルス振幅変調)又はQAM(直交振幅変調)送信機及び受信機を含むことができる。QAMは他の無線通信、例えば、RF(無線周波数)通信に適用可能であることを理解されたい。光送信機は、MZI(マッハツェンダ干渉計)光変調器を駆動することが多い。
Claims (19)
- データを伝送媒体上に結合するための複数のレーンであって、第1の変調ドライバ信号及び第2の変調ドライバ信号を含む第1のレーン、及び、第1の変調ドライバ信号及び第2の変調ドライバ信号を含む第2のレーンを含む、複数のレーンと、
前記複数のレーンのうちの前記第1のレーンの第1の変調ドライバ信号に対応する変調ドライバの第1の出力と電気的に結合され、前記複数のレーンのうちの前記第2のレーンの第2の変調ドライバ信号に対応する変調ドライバの第2の出力と電気的に結合され、前記第1のレーンと前記第2のレーンと間のスキューを検出するように構成されており、前記第1の変調ドライバ信号及び前記第2の変調ドライバ信号は差動信号を構成する、スキュー検出器と、
前記スキュー検出器によって制御され、前記第1のレーンにおいてクロック信号をゲートするリセット信号の遅延を調整することにより、前記複数のレーンのうちの前記第1のレーンの回路へクロック信号が供給される時間を調整するように構成されている可変遅延回路と
を備える、シリアルリンクを介して信号を伝送するためのシステム。 - 前記可変遅延回路が、前記複数のレーンのうちの前記第1のレーンの前記回路への前記クロック信号が供給される時間を調整して、前記レーン間の前記スキューを調整するように構成されている、請求項1に記載のシステム。
- 前記複数のレーンのうちの2つの間の前記スキューを検出するために使用されるテストパターンを前記複数のレーンに供給するように構成されているテストパターン発生器をさらに備える、請求項2に記載のシステム。
- 前記テストパターンが、異なる数のシンボルに基づく少なくとも2つのテストパターンを含む、請求項3に記載のシステム。
- 前記少なくとも2つのテストパターンが異なる素数のシンボルを含む、請求項4に記載のシステム。
- 前記少なくとも2つのテストパターンが、シンボルのスキューの予想サイズよりも大きいシンボル数の最小公倍数を含む、請求項4に記載のシステム。
- 前記スキュー検出器が、任意の対のレーン間に意図しないスキューが検出される場合に、前記複数のレーンをリセットするための各レーンに供給される共通リセット信号を制御し、前記共通リセット信号をアサートするように構成されており、前記複数のレーンの各々における前記リセット信号は前記共通リセット信号に基づく、請求項4に記載のシステム。
- データを伝送媒体上に結合するための複数のレーンであって、第1の変調ドライバ信号及び第2の変調ドライバ信号を含む第1のレーン、及び、第1の変調ドライバ信号及び第2の変調ドライバ信号を含む第2のレーンを含む、複数のレーンと、
前記第1のレーンの前記第1の変調ドライバ信号及び前記第2のレーンの前記第2の変調ドライバ信号に対応する変調ドライバの出力の間のスキューを検出することに基づいて、前記複数のレーンのうちの前記第1のレーンと前記第2のレーンとの間のスキューを閉ループで調整するように構成されており、前記第1の変調ドライバ信号及び前記第2の変調ドライバ信号は差動信号を構成する、スキュー調整回路と、を備え、
前記スキュー調整回路が、前記第1のレーン及び前記第2のレーンのいずれか一方における、クロック信号をゲートするリセット信号の遅延を調整することにより、レーンの回路へのクロック信号が供給される時間を調整させる可変遅延回路を含む、
シリアルリンクを介して信号を伝送するためのシステム。 - スキュー検出器が、前記スキュー調整回路及び前記複数のレーンの共通リセット信号を制御するために使用され、前記複数のレーンの各々における前記リセット信号は前記共通リセット信号に基づく、請求項8に記載のシステム。
- 前記スキュー調整回路が、2つのレーン間に意図的なスキューを導入するように構成されている、請求項8に記載のシステム。
- 複数の前記スキュー調整回路をさらに含み、
前記複数のレーンのうちの2つ以上のレーン間のスキューが、すべてのレーン間のスキューを1度に1対ずつ連続して調整することによって、互いに対して調整される、請求項8に記載のシステム。 - 前記スキュー調整回路が、複数のレーン間に意図的なスキューを導入するように構成されている、請求項8に記載のシステム。
- スキュー検出器が、前記スキュー調整回路を制御して、1つのレーンへクロックが供給される時間を調整し、前記複数のレーンの共通リセット信号をアサートするために使用され、前記複数のレーンの各々における前記リセット信号は前記共通リセット信号に基づく、請求項8に記載のシステム。
- 独立したデータを光伝送導波路上に結合するための複数のレーンと、
スキュー検出器の出力に応答して、それぞれのレーンのスキューを調整するように構成されている、前記複数のレーンの各々のためのスキュー調整コンポーネントであって、前記スキュー検出器により制御され、クロック信号をゲートするリセット信号の遅延を調整することにより、前記複数のレーンのうちの1つの回路へクロック信号が供給される時間を調整させるように構成されている可変遅延回路を含む、スキュー調整コンポーネントと、を備え、
前記スキュー検出器は、2つの隣り合うレーンの間のスキューを検出するように構成されており、
前記スキュー検出器は、前記2つの隣り合うレーンに対応する変調ドライバの出力を感知するように構成されている、
光シリアルリンクを介して信号を伝送するためのシステム。 - 前記可変遅延回路が、前記複数のレーンのうちの1つの回路への前記クロック信号が供給される時間を調整して、前記レーン間の前記スキューを調整するように構成されている、請求項14に記載のシステム。
- 前記2つの隣り合うレーンの間の前記スキューを検出するために使用されるテストパターンを前記複数のレーンに供給するように構成されているテストパターン発生器をさらに備える、請求項14に記載のシステム。
- 前記テストパターンが、異なる数のシンボルに基づく少なくとも2つのテストパターンを含む、請求項16に記載のシステム。
- 前記スキュー検出器が、任意の対のレーン間に意図しないスキューが検出される場合に、前記複数のレーンをリセットするための共通リセット信号を制御し、前記共通リセット信号をアサートするように構成されており、前記複数のレーンの各々における前記リセット信号は前記共通リセット信号に基づく、請求項14に記載のシステム。
- 前記スキュー検出器が、前記スキュー調整コンポーネント及び前記複数のレーンの共通リセット信号を制御するために使用され、前記複数のレーンの各々における前記リセット信号は前記共通リセット信号に基づく、請求項14に記載のシステム。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202063023182P | 2020-05-11 | 2020-05-11 | |
| US63/023,182 | 2020-05-11 | ||
| PCT/US2021/031757 WO2021231409A1 (en) | 2020-05-11 | 2021-05-11 | Closed loop lane synchronization for optical modulation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023525443A JP2023525443A (ja) | 2023-06-16 |
| JP7842695B2 true JP7842695B2 (ja) | 2026-04-08 |
Family
ID=76197652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022557791A Active JP7842695B2 (ja) | 2020-05-11 | 2021-05-11 | 光変調用の閉ループレーン同期 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP4150796B1 (ja) |
| JP (1) | JP7842695B2 (ja) |
| CN (1) | CN115462010A (ja) |
| WO (1) | WO2021231409A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12184751B2 (en) * | 2020-12-18 | 2024-12-31 | Intel Corporation | Wide-range inductor-based delay-cell and area efficient termination switch control |
| CN116015464B (zh) * | 2022-12-28 | 2024-05-31 | 深圳市光为光通信科技有限公司 | 基于5g通信的高速光电转换模块及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010539818A (ja) | 2007-09-14 | 2010-12-16 | セムテック コーポレイション | 高速シリアライザ、関連部品、システム、及び方法 |
| JP2015019381A (ja) | 2010-06-01 | 2015-01-29 | 日本電信電話株式会社 | 無瞬断切替システム |
| US20170207908A1 (en) | 2016-01-18 | 2017-07-20 | Inphi Corporation | Skew management for pam communication systems |
| US10313099B1 (en) | 2018-06-04 | 2019-06-04 | MACOM Technology Solutions Holding, Inc. | Multi-lane coherent transceiver with synchronized lane reset signals |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2348700C (en) * | 2000-05-26 | 2008-03-11 | Andrew W. Hunt | High-performance error-correcting codes with skew mapping |
| KR100560428B1 (ko) * | 2003-12-15 | 2006-03-13 | 한국전자통신연구원 | 광채널들 간의 스큐를 제거하는 광전송시스템 |
| CN103502965A (zh) * | 2011-04-25 | 2014-01-08 | 松下电器产业株式会社 | 信道间时滞调整电路 |
| US8766681B2 (en) | 2012-09-07 | 2014-07-01 | Applied Micro Circuits Corporation | Device and method for a multiplexor/demultiplexor reset scheme |
| CN103248341B (zh) * | 2013-05-06 | 2016-01-20 | 复旦大学 | 一种适用于vlsi片上时钟系统的偏斜检测和去偏斜调节电路 |
| JP6885408B2 (ja) * | 2016-11-02 | 2021-06-16 | 日本電気株式会社 | デジタルコヒーレント受信器およびそのスキュー調整方法 |
-
2021
- 2021-05-11 WO PCT/US2021/031757 patent/WO2021231409A1/en not_active Ceased
- 2021-05-11 CN CN202180026289.2A patent/CN115462010A/zh active Pending
- 2021-05-11 JP JP2022557791A patent/JP7842695B2/ja active Active
- 2021-05-11 EP EP21729176.4A patent/EP4150796B1/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010539818A (ja) | 2007-09-14 | 2010-12-16 | セムテック コーポレイション | 高速シリアライザ、関連部品、システム、及び方法 |
| JP2015019381A (ja) | 2010-06-01 | 2015-01-29 | 日本電信電話株式会社 | 無瞬断切替システム |
| US20170207908A1 (en) | 2016-01-18 | 2017-07-20 | Inphi Corporation | Skew management for pam communication systems |
| US10313099B1 (en) | 2018-06-04 | 2019-06-04 | MACOM Technology Solutions Holding, Inc. | Multi-lane coherent transceiver with synchronized lane reset signals |
Also Published As
| Publication number | Publication date |
|---|---|
| EP4150796A1 (en) | 2023-03-22 |
| EP4150796B1 (en) | 2026-04-22 |
| JP2023525443A (ja) | 2023-06-16 |
| WO2021231409A1 (en) | 2021-11-18 |
| CN115462010A (zh) | 2022-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12153290B2 (en) | Optical modulation skew adjustment systems and methods | |
| US9755870B1 (en) | Eye modulation for pulse-amplitude modulation communication systems | |
| US11777702B2 (en) | Closed loop lane synchronization for optical modulation | |
| US10699669B2 (en) | Method and apparatus for duty-cycle correction in a serial data transmitter | |
| US9355054B2 (en) | Digital calibration-based skew cancellation for long-reach MIPI D-PHY serial links | |
| CN112789834B (zh) | 用于多路复用发射机的误差检测和补偿 | |
| US9548858B1 (en) | Skew management for PAM communication systems | |
| EP2104232B1 (en) | Phase interpolator for high-speed serial data transceiver systems | |
| JP7842695B2 (ja) | 光変調用の閉ループレーン同期 | |
| US20190215146A1 (en) | Methods and apparatus for performing clock and data duty cycle correction in a high-speed link | |
| KR20060120603A (ko) | 고속 통신을 위한 주기적 인터페이스 교정 | |
| US7230981B2 (en) | Integrated data jitter generator for the testing of high-speed serial interfaces | |
| KR102838682B1 (ko) | 집적 회로 디바이스 내의 회로를 교정하기 위한 회로 및 방법 | |
| US20120314721A1 (en) | Timing recovery method and apparatus for an input/output bus with link redundancy | |
| EP0687399B1 (en) | BiCMOS differential delay element with constant pulse width | |
| US9800400B1 (en) | Clock phase alignment in data transmission | |
| US8243868B2 (en) | Method and apparatus for duty cycle pre-distortion and two-dimensional modulation | |
| US20130343401A1 (en) | Parallel receiver interface with receiver redundancy | |
| WO2021184007A1 (en) | Optical modulation skew adjustment systems and methods | |
| Chang et al. | A 50 Gb/s 32/spl times/32 CMOS crossbar chip using asymmetric serial links | |
| US8861513B2 (en) | Fault tolerant parallel receiver interface with receiver redundancy | |
| US8731098B2 (en) | Multiple gigahertz clock-data alignment scheme | |
| US12200090B1 (en) | Multiphase clock generation with automatic skew and amplitude control | |
| US20250141653A1 (en) | Electronic digital system comprising a serializer deserializer module, serializer deserializer module and method of control | |
| Naviasky | Defining a new high-speed, multi-protocol serdes architecture for advanced nodes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240327 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20250128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20250218 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20250519 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20250612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20250924 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20251219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20260106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20260303 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20260327 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7842695 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |