JP7833570B2 - 面発光レーザ、面発光レーザの製造方法 - Google Patents

Description

本開示は、拡張キャビティＩＩＩ窒化物垂直共振面発光レーザ（ＶＣＳＥＬ）、および拡張キャビティＩＩＩ窒化物ＶＣＳＥＬを製造する方法に関する。

面発光レーザは、垂直共振面発光レーザ（ＶＣＳＥＬ）として知られている。ＶＣＳＥＬは、ｎ側半導体領域とｐ側半導体領域との間に配置された半導体活性領域と、高反射ミラーとして機能する２つの分布ブラッグ反射器とを備え、分布ブラッグ反射器は、ＤＢＲとして参照される。半導体活性領域は、利得媒体としても知られ、また２つのＤＢＲと半導体活性領域が光キャビティ（光共振器）を形成するように、２つのＤＢＲの間に配置される。ｎ側領域およびｐ側領域は、それぞれのキャリア、つまり電子および正孔を活性領域に注入して、これらのキャリアは、活性領域で再結合して光を発生する。このよう生成された光または電磁放射は、ＤＢＲによって何度も反射されて光キャビティ内を進み、レーザ発振に至る。ＶＣＳＥＬは、ＤＢＲの一方に、レーザビームの放射に使用される低い反射率のミラーを備える。

本出願は、本明細書全体を通して括弧内の参照番号、すなわち「 」で示されるように、いくかの特許文献または非特許文献を参照する。これらの参照番号に従って順序付けされた文献のリストは、以下の「非特許文献」または「特許文献」と題されたセクションに記載されています。

Appl. Phys. Express 12, 044004 (2019) Sci. Rep. 8, 10350 (2018) Applied Phys. Lett. 83, 2121 (2003) Appl. Phys. Express 2008, 1, 121102. Appl. Phys. Express 2012, 5, 092104 Optics Express, 27, 24717 (2019) Appl. Phys. Express, 13, 041003 (2020) Appl. Phys. Express, 14,031002 (2021) Appl. Phys. Express, 14,031002 (2021) Crystals, 11 (12) 1563, (2021) M. B. Stern and T. R. Jay, "Dry etching for coherent refractive micro-lens arrays," Opt. Eng. 33, 3547-3551 (1994)

ＶＣＳＥＬ内の２つの平面ＤＢＲミラーによって画定される光キャビティは、キャビティ長が長くなると過剰な回折損失を受ける。ＶＣＳＥＬにおいて曲面ミラーまたはレンズを使用することは、ＶＣＳＥＬが長い光キャビティを有することを可能にする。「非特許文献１」および「非特許文献２」に示されるように、曲面ミラーまたはレンズは、レーザ光の電場を利得媒質に集束させて、より長いキャビティ長に起因する回折損失を低減する。キャビティモードを調整してＶＣＳＥＬのゲインスペクトルに合わせことは、高効率の動作を達成できる。非常に短いキャビティ長、例えば、ＶＣＳＥＬで１つまたは２つのレーザ発振波長を使用すると、キャビティモードの間隔を大きくする。間隔が広い故に、キャビティモードの少なくとも１つがＶＣＳＥＬの利得スペクトル内に収まりそうで無くなり、それによってＶＣＳＥＬの歩留まりとレーザ発振効率とを低下させる。対照的に、キャビティ長を長くすると、モード間隔が狭くなる。狭い間隔のため、キャビティモードの１つがＶＣＳＥＬのゲインスペクトル内に収まりそうであって、それによってレーザ発振の歩留まりを増加させる。

しかしながら、長いキャビティを有するＶＣＳＥＬでは、活性領域を除くすべてのデバイス層が、ＶＣＳＥＬ内を伝播する電磁放射に対して透明な材料で作られるということは、魅力的な課題である。ＤＢＲミラーの１つは、ＩＩＩ族窒化物の半導体ホスト基板の湾曲した背面上に配置されることができ、これは、レンズ構造として形成される。これに従って、この構造のＶＣＳＥＬは、基板除去を使用せず、それは、ＩＩＩ族窒化物ホスト基板がキャビティ内にほどほどの損失を導入する可能性があるという結果になる。この曲面ミラーのアプローチは、「非特許文献１」および「非特許文献２」に提案されるものであって、依然として元のホスト基板のかなりの部分をキャビティに提供しており、そこでは、レンズ構造がエッチングによって形成されて、その上に湾曲したｎ側ＤＢＲミラーを形成する。このアプローチは、ＧａＮのホモエピタキシーのために設計されている。加えて、長いキャビティに含まれるホスト基板のドーパント濃度は、ｐｉｎ吸収の損失レベルと同じくらい低くあるべきである。これに従って、ホスト基板は、まずは薄くされて、キャビティ内の光吸収損失を低減する。基板を薄くすることは、厚さを制御するのに難しいプロセスであり、基板に損傷を与える可能性があり、なぜなら、ＶＣＳＥＬに所望の特性を提供するために、基板は、３００から４００マイクロメートルの初期厚から１０～３０マイクロメートルの目標厚さに薄くされなければならない。

そのようでないと、キャビティ内にホスト基板を含むことは、電磁放射が往復するごとに意図しない吸収損失を引き起こす可能性があり、それは、発振閾値が下がることを妨げる。しかしながら、「非特許文献３」の著者は、拡張キャビティ方式におけるＧａＮ系のＶＣＳＥＬの動作を実証しており、拡張キャビティ方式は、吸収の少ないサファイア基板上にＧａＮ系のデバイス層を直接に成長することによって製造される。このような方式では、サファイア基板とデバイス層との間の格子不整合が依然としてデバイス層の結晶品質を制限しており、これに従って、このようなデバイスの寿命および歩留まりが問題となることになる。

以下のことが望まれる：安定したレーザ動作を維持しながら吸収源をできるだけ薄く保つこと、および上部ミラーと下部ミラーとが互いに近接して配置された状態でキャビティを形成するように下部ミラーが配置されなければならないことであって、これは、元々の基板の除去という結果になること。ヘテロエピタキシー手法では、ＩＩＩ族窒化物デバイス層がサファイアおよびシリコンといったヘテロ基板上に成長され、ＩＩＩ族窒化物のＶＣＥＳＬデバイスのヘテロ基板は、「非特許文献４」にあるように、化学エッチングまたはレーザリフトオフ（「ＬＬＯ」として参照される）によって容易に除去されることができ、一方では、サファイア基板上のＧａＮのヘテロエピタキシーは、その結晶品質を向上させることができない。しかしながら、従来のＬＬＯプロセスは、ＧａＮホモエピタキシーには受け入れられることができない。他のアプローチでは、ＧａＮホモエピタキシー構造からのＩＩＩ族窒化物デバイス層の除去が、「非特許文献５」に報告されており、また「非特許文献６」から「非特許文献１０」にあるように依然として非常に興味深い。

キャビティが長くなるほど、発振および熱ドリフトの点で安定性が向上する。あるいは、拡張キャビティＶＣＳＥＬの設計は、ＶＣＳＥＬデバイス層を元の成長基板またはヘテロ基板から慎重に除去することによって、その後に、ＺｎＯおよびＩＩＩ族酸化物といった無損失の透明酸化物（「ＴＯ」と呼ばれる）材料を再取り付けすることによって、実現されることができ、ここで、ＩＩＩ族酸化物はＡｌ_２Ｏ_３およびＧａ_２Ｏ_３を包含することができる。この設計は、貼り付けＴＯ基板と除去されるデバイス層との両方においてサブナノメートルの下で達成されなければない表面処理を必要とし、また再貼り付けによってこのように形成されるＧａＮ／酸化物界面における屈折率差のため潜在的な望ましくない反射を発生させる。この反射がデバイスの性能低下につながる場合、不要な反射は、界面における反射防止コーティングによって抑制されることができる。これらの手順の全ては、時間を要するものであり、追加コストに関する問題を起こさせることになる。

これらすべての欠点を考慮して、本開示の目的は、拡張されたキャビティの特徴をＩＩＩＶＣＳＥＬの構造に提供すること、および拡張されたキャビティの特徴を持つＶＣＳＥＬを製造する方法を提供することである。本開示の別の目的は、複雑な接合および基板除去手順を伴うことなく、拡張キャビティの形成を可能にする単一ステップの統合の解決策を提供することである。

本開示の一構成に係る垂直共振面発光レーザは、第１面と、前記第１面に反対側の第２面とを有する酸化物基板であって、前記第２面は曲面を含む、酸化物基板と、前記酸化物基板の前記第１面の上に配置される半導体セクションと、前記半導体セクションと前記酸化物基板の前記第１面との間に配置されると共に、反射スペクトルを有する誘電体フィルタ層であって、前記反射スペクトルは、光学窓を提供するように構成される、誘電体フィルタ層と、第１分布ブラッグ反射器（ＤＢＲ）ミラーであって、前記半導体セクションは、前記誘電体フィルタ層と前記第１ＤＢＲミラーとの間に配置される、第１分布ブラッグ反射器（ＤＢＲ）ミラーと、前記酸化物基板の前記曲面に配置された第２ＤＢＲミラーであって、前記第１ＤＢＲミラー、前記半導体セクション、前記誘電体フィルタ層、前記酸化物基板、および前記第２ＤＢＲミラーは、第１軸方向に配列されて拡張キャビティを形成し、前記半導体セクションは、ｐ型ＩＩＩ族窒化物領域、ＩＩＩ族窒化物領域、および前記ｐ型ＩＩＩ族窒化物領域と前記ＩＩＩ族窒化物領域との間のＩＩＩ族窒化物活性領域を含み、前記ｐ型ＩＩＩ族窒化物領域、前記ＩＩＩ族窒化物活性領域、および前記ＩＩＩ族窒化物領域は、前記第１軸方向に配置され、前記ＩＩＩ族窒化物領域は、ｎ型ＩＩＩ族窒化物領域を含む、第２ＤＢＲミラーと、を備える。

本開示の別の構成に係る垂直キャビティ面発光レーザを製造する方法は、出発ベースを準備することであって、前記出発ベースは、酸化物ベース、ＩＩＩ族窒化物テンプレートプラグ、および誘電体フィルタ層を含み、前記酸化物ベースは、第１面および前記酸化物ベースの前記第１面に反対側の第２面を有し、前記誘電体フィルタ層および前記ＩＩＩ族窒化物テンプレートプラグは、前記酸化物ベースの前記第１面の上に配置され、前記誘電体フィルタ層は反射スペクトルを有し、前記反射スペクトルは、光学窓を提供するように構成される、出発ベースを準備することと、前記誘電体フィルタ層の上において、前記ＩＩＩ族窒化物テンプレートプラグからＩＩＩ族窒化物領域を成長することと、前記ＩＩＩ族窒化物領域を成長させた後に、ｎ型ＩＩＩ族窒化物領域、ＩＩＩ族窒化物活性領域、およびｐ型ＩＩＩ族窒化物領域を含む半導体積層体を成長することと、曲面を有する酸化物基板を形成するように、前記酸化物ベースの前記第２面の上において前記酸化物ベースを加工することであって、前記曲面は、前記酸化物基板の第１面の反対側に配置される、前記酸化物ベースの前記第２面の上において前記酸化物ベースを加工することと、前記半導体積層体を成長した後に、前記酸化物基板の前記第１面の上に第１分布ブラッグ反射器（ＤＢＲ）積層体を形成することと、前記酸化物基板の前記曲面の上に第２ＤＢＲ積層体を形成することと、備える。

上記の構成は、拡張キャビティの特徴をＩＩＩＶＣＳＥＬの構造提供すること、および拡張キャビティ特徴を持つＶＣＳＥＬを製造する方法に提供することができる。

図１は、本開示の一実施形態に係る拡張キャビティＶＣＳＥＬであって、２つのミラーおよび１つのファブリペローフィルタを含むＶＣＳＥＬを示す概略的な断面図である。 図２は、本開示の実施形態に係るＶＣＳＥＬを示す概略的に示す上面図である。 図３Ａは、本開示の一実施形態に係る拡張キャビティＶＣＳＥＬの製造方法におけるプロセスステップを示す概略図である。 図３Ｂは、本実施形態に係るＶＣＳＥＬの製造方法におけるプロセスステップを示す模式図である。 図３Ｃは、本実施形態に係るＶＣＳＥＬの製造方法におけるプロセスステップを示す模式図である。 図３Ｄは、本実施形態に係るＶＣＳＥＬの製造方法におけるプロセスステップを示す模式図である。 図３Ｅは、本実施形態に係るＶＣＳＥＬの製造方法におけるプロセスステップを示す模式図である。 図３Ｆは、本実施形態に係るＶＣＳＥＬの製造方法におけるプロセスステップを示す模式図である。 図３Ｇは、本実施形態に係るＶＣＳＥＬの製造方法におけるプロセスステップを示す模式図である。 図３Ｈは、本実施形態に係るＶＣＳＥＬの製造方法におけるプロセスステップを示す模式図である。 図３Ｉは、本実施形態に係るＶＣＳＥＬの製造方法におけるプロセスステップを示す模式図である。 図３Ｊは、本実施形態に係るＶＣＳＥＬの製造方法におけるプロセスステップを示す模式図である。 図３Ｋは、本実施形態に係るＶＣＳＥＬの製造方法におけるプロセスステップを示す模式図である。 図３Ｌは、本実施形態に係るＶＣＳＥＬの製造方法におけるプロセスステップを示す模式図である。 図３Ｍは、本実施形態に係るＶＣＳＥＬの製造方法におけるプロセスステップを示す模式図である。 図３Ｎは、本実施形態に係るＶＣＳＥＬの製造方法におけるプロセスステップを示す模式図である。 図３Ｏは、本実施形態に係るＶＣＳＥＬの製造方法におけるプロセスステップを示す模式図である。 図３Ｐは、本実施形態に係るＶＣＳＥＬの製造方法におけるプロセスステップを示す模式図である。 図３Ｑは、本実施形態に係るＶＣＳＥＬの製造方法におけるプロセスステップを示す模式図である。 図３Ｒは、本実施形態に係るＶＣＳＥＬの製造方法におけるプロセスステップを示す模式図である。 図４Ａは、本実施形態による製造方法に従って製造されるＶＣＳＥＬ生産物の主要な要素を概略的に示す斜視図である。 図４Ｂは、本実施形態による製造方法に従って製造されるＶＣＳＥＬ生産物の主要な要素を概略的に示す上面図である。 図５は、本実施形態に係るＶＣＳＥＬの製造方法におけるＶＣＳＥＬ生産物におけるデバイスセクションの配置の一配置を概略的に示す上面図である。 図６は、本実施形態に係るＶＣＳＥＬの製造方法におけるＶＣＳＥＬ生産物におけるデバイスセクションの別の配置を概略的に示す上面図である。 図７は、本実施形態に係るＶＣＳＥＬの製造方法におけるＶＣＳＥＬ生産物におけるデバイスセクションのさらなる別の配置を概略的に示す上面図である。 図８は、本実施形態のＶＣＳＥＬの例示的なデバイス構造を概略的に示す断面図である。 図９は、本実施形態に係るＶＣＳＥＬの例示的なデバイス構造を概略的に示す略断面図である。 図１０は、本実施形態に係るＶＣＳＥＬの例示的なデバイス構造を概略的に示す断面図である。

本開示の教示は、例として示された添付図面を参照しながら以下の詳細な説明を考慮することによって容易に理解することができる。以下、添付図面を参照して、本開示による垂直共振型面発光レーザ（ＶＣＳＥＬ）およびその製造方法を示す概略図を説明する。理解を容易にするために、可能な場合、各図に共通する同一の要素を示すために同一の参照番号を使用する。

図１は、本実施形態に係るＶＣＳＥＬの層構造を概略的に示す図面である。図２は、本実施形態に係るＶＣＳＥＬを概略的に示す上面図である。具体的には、図１は、図２のＩ－Ｉ線に沿って取られた断面を示す。図１および図２は、ＶＣＳＥＬ１１を示しており、ＶＣＳＥＬ１１は、はんだバンプ１０ｂを使用して、ＶＣＳＥＬ１１の湾曲したＤＢＲ側においてサブマウント１０ａに接合される。図１の（１）部、（２）部、および（３）部の各々において、縦軸は反射率（Ｒ）を示し、横軸は波長（Ｗ）を示す。

ＶＣＳＥＬ１１は、第１分布ブラッグ反射器（ＤＢＲ）ミラー１３、半導体セクション１５、誘電体フィルタ層１７、第２ＤＢＲミラー１９、および酸化物基板２１を備える。誘電体フィルタ層１７は、第１ＤＢＲミラー１３と第２ＤＢＲミラー１９との間に配置される。酸化物基板２１は、第１面２１ａと、第１面２１ａの反対側の第２面２１ｂとを有し、第２面２１ｂは湾曲面２１ｃを含む。半導体セクション１５は、酸化物基板２１の第１面２１ａ上に配置されており、第１ＤＢＲミラー１３と誘電体フィルタ層１７との間に配置される。第１ＤＢＲミラー１３、半導体セクション１５、誘電体フィルタ層１７、酸化物基板２１、および第２のＤＢＲミラー１９は、第１軸方向Ａｘ１に沿って配置されて、拡張光キャビティＣＡＶを形成する。第１ＤＢＲミラー１３は、半導体セクション１５上に配置され、第２ＤＢＲミラー１９は、酸化物基板２１の湾曲面２１ｃに配置される。誘電体フィルタ層１７は、拡張光キャビティＣＡＶ内に配置されており、拡張光キャビティＣＡＶは、第１ＤＢＲミラー１３および第２ＤＢＲミラー１９によって形成され、また誘電体フィルタ層１７は、反射波長領域、およびこれらの反射波長領域により規定される光学窓ＷＩＮを有し、誘電体フィルタ層１７は、波長λ０付近でバンドパスフィルタとして機能する。光学窓ＷＩＮは、光ビームがレーザ発振波長において光キャビティＣＡＶ内を進むことを可能にし、反射波長領域は、光学窓ＷＩＮの外側の波長の光を遮断することができる。

半導体セクション１５は、ｐ型ＩＩＩ族窒化物領域２３、ＩＩＩ族窒化物活性領域２７、およびＩＩＩ族窒化物領域２９を含み、ＩＩＩ族窒化物領域２９は、ｎ型ＩＩＩ族窒化物領域２５を含む。ＩＩＩ族窒化物活性領域２７は、ｐ型ＩＩＩ族窒化物領域２３とＩＩＩ族窒化物領域２９（ｎ型ＩＩＩ族窒化物領域２５）との間に配置される。ｐ型ＩＩＩ族窒化物領域２３、ＩＩＩ族窒化物活性領域２７およびＩＩＩ族窒化物領域２９（ｎ型ＩＩＩ族窒化物領域２５）は、第１軸方向Ａｘ１に配置される。ＶＣＳＥＬ１１では、ＩＩＩ窒化物は、アルミニウム、ガリウム、インジウムといったＩＩＩ族元素と窒素との任意の化合物を包含し、具体的には、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、インジウム窒素（ＩｎＮ）といった二元合金；窒化ガリウムアルミニウム（ＧａＡｌＮ）、窒化インジウムアルミニウム（ＩｎＡｌＮ）、窒化ガリウムインジウム（ＧａＩｎＮ）といった三元合金；および窒化インジウムガリウムアルミニウム（ＩｎＧａＡｌＮ）といった四元合金を包含し、これらは、任意の微量不純物を含んでいてもよい。ＩＩＩ族窒化物は、マグネシウム、炭素、ベリリウムといったｐ型ドーパントでドープされてｐ型領域を形成することができ、シリコンおよびテルルといったｎ型ドーパントでドープされてｎ型領域を形成することができる。ＩＩＩ窒化物は、ｐ型ドーパントおよびｎ型ドーパントの両方でドープされてもよい。

酸化物基板２１は、１または複数の酸化物材料、具体的には、以下のものを含む：酸化アルミニウム、例えばＡｌ_２Ｏ_３、そのバンドギャップが約８．８電子ボルト（ｅＶ）であり；酸化亜鉛、例えばＺｎＯ、そのバンドギャップが約３．３７ｅＶであり；または酸化ガリウム、例えばＧａ_２Ｏ_３、そのバンドギャップが約４．６～４．７ｅＶであるもの。酸化アルミニウム、酸化亜鉛、酸化ガリウムといったこれらの酸化物材料は、可視、赤外、または紫外波長の光に対して透明であって、この光は酸化物基板２１を通過できる。

ＶＣＳＥＬ１１は、さらに、ＩＩＩ族窒化物テンプレートプラグ１８を備え、ＩＩＩ族窒化物テンプレートプラグ１８は、誘電体フィルタ層１７に含まれる貫通孔１７ａ内において酸化物基板２１の第１面２１ａから半導体セクション１５まで延びる。貫通孔１７ａは、軸方向Ａｘ１に延在する。ＩＩＩ族窒化物テンプレートプラグ１８は、図３Ｄにも示される埋め込み部分１８ａと、図３Ｄにも示される突起１８ｂとを有する。埋め込み部は、貫通孔１７ａ内に位置すると共に酸化物基板２１の第１面２１ａに接して配置され、また、突起は、半導体セクション１５内に突出する。

図１に示されるように、酸化物基板２１の曲面２１ｃは、中心線ＣＮＴを有しており、ＩＩＩ族窒化物テンプレートプラグ１８と曲面２１ｃの中心線ＣＮＴとは位置ずれしている。

誘電体フィルタ層１７は、反射スペクトルＲ３を有し、反射スペクトルＲ３は、図１の（２）部に示されるように、光学窓ＷＩＮを提供するように構成される。図１を参照すると、誘電体フィルタ層１７は、具体的には、複数の誘電体層３０を含み、誘電体層３０は、酸化物基板２１上に配置されており、複数の誘電体層３０は、光学窓ＷＩＮを反射スペクトルＲ３に提供できるファブリペローフィルタを構成するように配置される。

第１ＤＢＲミラー１３は、図１の（１）部に示されるように、反射スペクトルＲ１を有する。第２ＤＢＲミラー１９は、図１の（３）部に示されるように、反射スペクトルＲ２を有する。反射スペクトルＲ１およびＲ２は、各々、波長λ０を含む反射波長帯域幅を有する。

反射スペクトルＲ１、Ｒ２、Ｒ３の大小関係は以下の通りである。反射スペクトルＲ１およびＲ２の各々における反射率値は、反射スペクトルＲ３の反射率値よりもはるかに大きい。また、反射スペクトルＲ２の反射率値は、反射スペクトルＲ１の反射率値より大きくてもよい。

ＩＩＩ族窒化物活性領域２７は量子井戸構造を有し、量子井戸構造は光を生成し、この光の波長は、第１反射スペクトルＲ１、第２反射スペクトルＲ２、および誘電体フィルタ層１７の光学窓ＷＩＮ内に配置される。レーザ光は、例えば、第２ＤＢＲミラー１９の反射率より低い反射率の第１ＤＢＲミラー１３を通して出射される。

具体的には、第１ＤＢＲミラー１３は、第１誘電体層１３ａおよび第２誘電体層１３ｂを備え、第１誘電体層１３ａおよび第２誘電体層１３ｂは、第１軸方向Ａｘ１に交互に配置され、第１ＤＢＲミラー１３は、例えばトップミラーとして機能する。第２ＤＢＲミラー１９は、また、第３誘電体層１９ａおよび第４誘電体層１９ｂを有し、第３誘電体層１９ａおよび第４誘電体層１９ｂは、第１軸方向Ａｘ１に交互に配置されて、第２ＤＢＲミラー１９は、例えばボトムミラーとして機能する。誘電体フィルタ層１７は、半導体セクション１５と酸化物基板２１の第１面２１ａとの間に延在する。

ＶＣＳＥＬ１１では、拡張光キャビティＣＡＶの長さは、５０マイクロメートルを超える（＞５０マイクロメートル）ことができる。湾曲面２１ｃは、５０μｍを超える（＞５０μｍ）曲率半径を有する。

ＶＣＳＥＬ１１において、第１ＤＢＲミラーは平面的であり、第２ＤＢＲミラーは曲面的であり、第１ＤＢＲミラー１３と第２ＤＢＲミラー１９との間の距離は５０μｍより大きくてもよい。半導体セクション１５は、０．５μｍを超える厚みを有する。

ＶＣＳＥＬ１１は、半導体セクション１５上に配置された導電層３５をさらに備える。導電層３５は、ｎ型ＧａＮといったＩＩＩ族窒化物半導体、またはインジウムスズ酸化物（ＩＴＯ）といった導電性無機材料を含むことができ、または両方を含むことができる。導電層３５の一部は、第１ＤＢＲミラー１３と半導体セクション１５との間に配置される。

ＶＣＳＥＬ１１において、半導体セクション１５は、電気キャリアおよびレーザ光を閉じ込めるアパーチャ構造３９を有する。必要に応じて、半導体セクション１５は、アパーチャ構造３９に加えて、またはアパーチャ構造３９に代えて、半導体セクション１５の最上層にトンネル構造をさらに含んでもよい。トンネル構造は、導電の型、すなわち電子または正孔の一方を他方に変化させる。トンネル構造は、トンネル接合または埋め込みトンネル接合のいずれかであり得る。トンネル接合は、アパーチャ構造３９を用いてキャリアの経路を制限することができ、一方で、埋め込みトンネル接合はアパーチャ構造３９を用いずに、キャリアの経路を制限することができる。

図１および図２を参照すると、半導体セクション１５は、メサ構造３７を有する。メサ構造３７は、ベース領域３７ａと、ベース領域３７ａ上に配置されたメサ領域３７ｂとを含む。メサ領域３７ｂには、ｐ型ＩＩＩ族窒化物領域２３、ＩＩＩ族窒化物活性領域２７、およびＩＩＩ族窒化物領域２５のｎ型ＩＩＩ族窒化物領域の一部も設けられる。ベース領域３７ａは、ＩＩＩ族窒化物領域２５の残りの部分を含む。ベース領域３７ａの上部においては、メサ領域３７ｂは、ｎ型ＩＩＩ窒化物前面２５ａによって、ＩＩＩ族窒化物領域２５のｎ型ＩＩＩ族窒化物領域２５の底部において囲まれていてもよい。

ＶＣＳＥＬ１１は、さらに、メサ領域３７ｂ上の第１電極３１、例えばアノード電極、およびメサ領域３７ｂの外側の第２電極３３、例えばカソード電極を備える。例示的なＶＣＳＥＬ１１では、アノード電極は、ＩＴＯまたは電流拡散層（スプレッド半導体層）に接触して配置され、カソード電極は、ベース領域３７ａのｎ型ＩＩＩ族窒化物領域２５の上面２５ａに接触して配置される。第１電極３１は、第１ＤＢＲミラー１３の外側において導電層３５または半導体セクション１５上に配置されており、導電層３５または半導体セクション１５に接していてもよい。カソード電極３３は、メサ領域３７ｂの外側においてベース領域３７ａのＩＩＩ型窒化物前面３７ｃ（２５ａ）上に配置されてもよい。

導電層３１を含むＶＣＳＥＬ１１において、半導体セクション１５は、第１面１５ａと、第１面１５ａの反対側の第２面１５ｂとを有する。誘電体フィルタ層１７は、半導体セクション１５の第１面１５ａに接して配置され、導電層３１は、第２面１５ｂに接して配置されている。

図１を参照すると、図１は、ＶＣＳＥＬ１１の概要を示すものであって、ＶＣＳＥＬ１１には、２つの高反射ＤＢＲミラー１３および１９が設けられ、そのうちの１つが酸化物基板２１の曲面上に配置され、酸化物基板２１は、２つのＤＢＲミラー１３および１９を互いに分離して、拡張された光キャビティを単一ステップの集積で可能にする。ＶＣＳＥＬ１１の製造の観点において、半導体セクション１５は、ＩＩＩ族窒化物テンプレートプラグ１８から生じエピタキシャルラテラルオーバーグロース（ＥＬＯ）によって誘電体フィルタ層１７に沿って成長され、また、誘電体フィルタ層１７は、ファブリペロー多層膜を有することができ、このファブリペロー多層膜は、波長における狭い光学バンドパスと、および狭いバンドパスの外側の大きな光阻止領域との両方を可能にする。誘電体フィルタ層１７の反射率は、ＤＢＲミラー１３および１９の各々の反射率と比較して、レーザ発振波長において非常に小さくなるように設計されている。

拡張キャビティを形成するＤＢＲミラー１３および１９を酸化物基板２１によって大きく隔置することは、拡張キャビティの縦モードの間隔が非常に小さくすることを可能にし、また、この非常に小さい間隔は、縦モードの少なくとも１つが誘電体フィルタ層１７の狭い帯域通過窓ＷＩＮ内にあることを容易にする。対照的に、寄生キャビティを形成するＤＢＲミラー１３および誘電体フィルタ層１７を半導体セクション１５によって短く隔置することは、寄生キャビティの縦モードの間隔を大きくし、この大きな間隔により、寄生キャビティの縦モードの大部分または全てが狭い帯域通過窓ＷＩＮの外側に位置することを容易にする。寄生キャビティの縦モードの全てが、狭い帯域通過窓ＷＩＮの外側に位置する可能性が非常に高くなる。誘電体フィルタ層１７のより狭い帯域通過窓は、高反射性のＤＢＲミラー１３および１９のより広い反射波長範囲と組み合わされて、拡張された光キャビティを実現する。活性領域、すなわち利得媒体は、除かれるべき広く離された縦モードの場の最大値が利得媒体の位置とずれるように、ＤＢＲミラー１３および１９に位置合わせされることができる。ＶＣＳＥＬ１１はいくつかのキャビティを含み、しかし、狭い帯域通過窓ＷＩＮ内の拡張されたキャビティからの少なくとも１つの単一縦モードが選択され、また、狭い帯域通過窓ＷＩＮ内の選択されたモードの光は、平坦ミラーと曲面ミラーとの間の拡張されたキャビティ内を進んで、レーザ発振する。これに従って、小さいモード間隔は、選択されたモードを利得スペクトルに位置合わせすることをあまり複雑にせず、また、長いキャビティは、選択されたモードを利得媒体に位置合わせすることにもあまり複雑にしない。

ＶＣＳＥＬ１１は、酸化物基板２１上の曲面ミラーの配置と、ＶＣＳＥＬ１１の平面ミラーおよび曲面ミラーの間に埋め込まれるファブリペローフィルタといった誘電体フィルタ層１７とに関与している。曲面ミラーは、入射する電磁放射をリフォーカスによってほぼ９０％の反射率で利得媒体に戻して、ＶＣＳＥＬ１１の拡張された光キャビティにより低い回折損失を提供する。加えて、酸化物基板２１は、透明酸化物（ＴＯ）材料で作られており、透明酸化物はＺｎＯ、Ｇａ_２Ｏ_３、またはＡｌ_２Ｏ_３を含ものであって、透明な酸化物材料および曲面ミラーは、その中の光吸収を無視できるほど小さくでき、ＶＣＳＥＬ１１の光キャビティの実質的な部分で無損失の光伝搬を可能にする。本デバイス構造は、ＶＣＳＥＬ１１において長いキャビティと、より良好な熱性能を可能にする。

図１を参照すると、ＶＣＳＥＬ１１には、曲面ＤＢＲミラーがボトムミラーとして設けられ、曲面ＤＢＲミラーは、基板２１の裏面に配置される。ＶＣＳＥＬ１１の製造の観点では、湾曲ＤＢＲミラーは、簡単な製造ステップ、例えば、パターン形成された誘電体積層体、すなわちＤＢＲミラー１９を基板２１の湾曲した裏面に沿って形成することにおいて一体化されるように設計される。ＶＣＳＥＬ１１には、平面ＤＢＲミラーが提供され、平面ＤＢＲミラーは、上部ミラーとして基板２１の前面側に配置される。ＶＣＳＥＬ１１の製造の観点において、平面ＤＢＲミラーは、簡単な製造ステップにおいて、例えば、パターン形成された誘電体積層体、すなわちＤＢＲミラー１３、を半導体セクション１５の平面に沿って上部ミラーとして形成することにおいて一体化されるように設計される。平面ＤＢＲミラー１３および曲面ＤＢＲミラー１９は、その間に埋め込まれた誘電体フィルタ層１７を持つ拡張キャビティを形成する。誘電体フィルタ層１７は、好ましくは反射防止コーティングまたはファブリペロー構造を含み、反射防止コーティングまたはファブリペロー構造は、誘電体材料を含むものであって、所望の波長付近において狭い帯域通過特性を示すと共に帯域通過波長の外の光波長の光を反射する。ＶＣＳＥＬ１１の製造の観点において、半導体セクション１５は、エピタキシャルラテラルオーバーグロース（ＥＬＯ）によって形成されるものであって、テンプレートプラグ１８に由来しており、テンプレートプラグ１８は、堆積およびエッチングによって酸化物基板２１上に製造され得る。半導体セクション１５は発光構造を含み、この発光構造には、ｐ型ＩＩＩ族窒化物領域２３、ＩＩＩ族窒化物領域２９のｎ型ＩＩＩ族窒化物領域２５、およびｐ型ＩＩＩ族窒化物領域２３とｎ型ＩＩＩ族窒化物領域２５との間のＩＩＩ窒化物活性領域２７が設けられる。

フィルタ層１７は、好ましくは全て誘電体からなるファブリペロー構造であることができる。ＶＣＳＥＬ１１の製造の観点では、誘電体フィルタ層１７は、ＥＬＯマスクとして機能することができ、ＥＬＯマスクは、ＩＩＩ族窒化物テンプレートプラグ１８からのＩＩＩ窒化物のエピタキシャルラテラルオーバーグロースを可能にし、その上にＩＩＩ窒化物が堆積するのを防ぐ。また、誘電体フィルタ層１７は、酸化物基板上にＥＬＯによってそのように成長されたＩＩＩ窒化物のための支持構造として機能する。半導体セクション１５のためのＩＩＩ族窒化物のＥＬＯ堆積は、誘電体フィルタ層１７の一部を埋め込む。これに従って、フィルタ層１７を積層することは、基板の除去および接合無しに、ＴＯ基板２１上に薄い半導体セクション１５の簡単なステップの集積を提供するように設計され、フィルタ層１７はＥＬＯマスク構造を有する。このフィルタ層１７は、主要な光キャビティのモードにおいてレーザ発振を可能にする狭帯域通過と、寄生的な光キャビティの１または複数のモードがレーザ発振することを防止できる阻止帯域との両方を提供する光学特性を有する。

ＶＣＳＥＬ１１には、半導体セクション１５上の第１ＤＢＲミラー１３が設けられており、第１ＤＢＲミラー１３は、フィルタ層１７にわたって広がる。第１ＤＢＲミラー１３は、第１軸方向Ａｘ１に交互に配置された第１誘電体層１３ａおよび第２誘電体層１３ｂを備え、また第１層１３ａの材料は第２層１３ｂと異なる。

ＶＣＳＥＬ１１には、第２ＤＢＲミラー１９が設けられ、第２ＤＢＲミラー１９は、半導体セクション１５および酸化物基板２１によって第１ＤＢＲミラー１３から隔てられる。第２ＤＢＲミラー１９は、第１軸方向Ａｘ１に交互に配置された第３誘電体層１９ａおよび第４の誘電体層１９ｂを含んでおり、また第３層１９ａの材料は、第４層１９ｂの材料と異なる。

ＶＣＳＥＬ１１は、さらに、無指向性の反射層４０を含む。無指向性の反射層４０は、半導体セクション１５および誘電体フィルタ層１７を覆って、レーザ発振波長の迷光を外側に反射し、それによって迷光がキャビティ内のレーザ発振に干渉することを防止する。無指向性の反射層４０は、カソード電極３３とアノード電極３１との間においてパッシベーション層としても機能する。

キャビティＣＡＶは、第１ＤＢＲミラー１９に接して配置される実質的に平坦な面と、曲面２１ｃとの間の距離として定義されることができる全長キャビティ長を有する。ＶＣＳＥＬ１１の例示的な構造では、ＴＯ基板２１の平坦な上面２１ａと曲面２１ｃとの間の距離は、５０から１０００μｍであることができ、これは拡張キャビティとして使用され、また半導体セクション１５の厚さは、０．５から４μｍ程度であって、これも拡張キャビティとしても使用される。

半導体セクション１５には、アパーチャ構造３９が設けられる。アパーチャ構造３９は、導電性開口部３９ａ（導電性アパーチャ部）と、導電性開口部３９ａを取り囲むより低い導電性の部分３９ｂとを有する。導電性開口部３９ａは、アノード電極３１とカソード電極３３との間に形成される電気経路をＶＣＳＥＬ１１に提供する。電子および正孔といったキャリアが電気経路を流れ、またＩＩＩ族窒化物活性領域において再結合されて光を生成し、この光は、ＤＢＲミラーの一方、例えば第１ＤＢＲミラー１３から出射する。導電性開口部３９ａは、テンプレートプラグ１８から横方向に離れて配置されて、テンプレートプラグ１８によって引き起こされる可能性のある光学的干渉を低減する。好ましくは、導電性開口部３９ａは、テンプレートプラグ１８の側壁から少なくとも約３マイクロメートルの距離で離間されることができ、この距離は誘電体フィルタ層１７に沿って測定される。拡張キャビティは、その主要部は酸化物基板２１によって構成されており、またテンプレートプラグ１８が湾曲ＤＢＲミラー１９に関連付けられる円錐の実質的な部分の外側に延びるように寸法的に設計されるべきである。

図２を参照すると、ＩＩＩ族窒化物テンプレートプラグ１８、曲面２１ｃ、およびアパーチャ構造３９が破線で示される。第１軸方向Ａｘ１に加えて、第２軸方向Ａｘ２および第３軸方向Ａｘ３が示されており、３つの軸方向は互いに直交している。例えば、導電性開口部３９ａは、直線状のテンプレートプラグ１８に対して非対称に配置され、非対称設計は、前面側のアノード電極およびカソード電極の配置と、裏面側の曲面ＤＢＲミラー１９の配置の両方を容易にする。半導体セクション１５は、ＩＩＩ族窒化物テンプレートプラグ１８の上面および露出された側壁面から誘電体フィルタ層上において外側に向かって横方向に成長されることによって形成される。この形成は、ＩＩＩ族窒化物テンプレートプラグ１８が半導体セクション１５をＴＯ基板２１に接続することを可能にし、テンプレートプラグ１８は、活性領域２７から酸化物基板２１への熱放散を可能にするＩＩＩ族窒化物の熱経路を形成する。この構造は、ＶＣＳＥＬ１１に熱経路を提供しており、熱エネルギーがテンプレートプラグ１８を介してより良好な熱伝導性のＴＯ基板２１によって吸収されることを確実にする。

本実施形態に係るＶＣＳＥＬの例示的な製造方法について、図３Ａから図３Ｒを参照しながら説明する。図３Ａから図３Ｒは、各々、製造方法におけるある工程を示す断面図であって、断面図は、図２のＩ－Ｉ線に対応する線に沿ってとられている。以下において複写的な記述を避けるために、可能な場合には、図１および図２において使用された参照番号が使用される。以下の記述において、ＩＩＩ族窒化物は、例えば有機金属化学気相成長法（ＭＯＣＶＤ）または分子線エピタキシー（ＭＢＥ）によって堆積させることができる。

図３Ａを参照すると、酸化物ウエハ４１が準備され、これはＶＣＳＥＬ１１の酸化物基板２１に対応するものであって、酸化物ウエハ４１はＺｎＯ、Ｇａ_２Ｏ_３、Ａｌ_２Ｏ_３といった透明材料を含む。その後に、窒化ガリウム（ＧａＮ）といったＩＩＩ族窒化物膜４３が酸化物ウエハ４１の上面に堆積される。

図３Ｂを参照すると、レジストマスク４５が、ＩＩＩ族窒化物膜４３上に形成され、またＩＩＩ族窒化物膜４３がマスク４５を用いてエッチングされて、１または複数のＩＩＩ族窒化物テンプレートプラグ１８を形成する。テンプレートプラグ１８の各々は、幅「Ｗ」および高さ「Ｈ」を有する。ＩＩＩ族窒化物テンプレートプラグ１８は、各々、非常に低い欠陥密度を有する単結晶ＩＩＩ族窒化物を含む。例えば、ＩＩＩ族窒化物テンプレートプラグ１８は、酸化物ウエハ４１の上面に沿って直線的に延びてもよく、「Ｐ」のピッチで平行に配置されてもよい。

図３Ｃを参照すると、誘電体多層膜４７が、酸化物ウエハ４１上におよびＩＩＩ族窒化物テンプレートプラグ１８にわたって堆積される。誘電体多層膜４７は、ＩＩＩ族窒化物膜４３の厚さおよびＩＩＩ族窒化物テンプレートプラグ１８の高さより小さい厚さを有し、また、ＩＩＩ族窒化物膜４３のファブリペローフィルタを形成できる構造を有していてもよい。

例示的な誘電体ファブリペロー構造のための誘電体多層膜４７は、以下の例示的な層構造を有する：「（ＨＬ）ｍ２ｎＨ（ＬＨ）ｍ」。ここで、「Ｈ」および「Ｌ」は、それぞれ、高屈折率の層および低屈折率の層を表し、これらのそれぞれの層は、４分の１波長の光学的厚さを有し、「ｍ」および「ｎ」は整数である。具体的には、標記「（ＨＬ）ｍ」は、高屈折率層および低屈折率層がｍ回交互に積層されていることを示す。標記「２ｎＨ」は、高屈折率層の２ｎ倍の厚さを示す。標記「（ＬＨ）ｍ」は、低屈折率層および高屈折率層がｍ回交互に積層されていることを示す。誘電体材料の屈折率および層厚に関してファブリペロースペクトル（Ｒ３）を設計することが、中心波長λ０における高透過率の光学窓と、高透過率の光学窓の両側における高反射スペクトル領域との両方を可能にする。

図３Ｄを参照すると、誘電体フィルタ層１７が、エッチングにより誘電体多層膜４７を加工することによって、誘電体多層膜４７から作製され、またエッチング工程ではマスク（図示せず）が使用され、マスクは、誘電体多層膜４７上に形成されると共に、ＩＩＩ族窒化物テンプレートプラグ１８の位置にそれぞれの開口部を有する。ＩＩＩ族窒化物テンプレートプラグ１８の各々は、このように形成された誘電体フィルタ層１７の対応する開口部に位置すると共に下部および上部を有する。ＩＩＩ族窒化物テンプレートプラグ１８の下部１８ａは、誘電体フィルタ層１７の開口部に埋め込まれており、ＩＩＩ族窒化物テンプレートプラグ１８の上部１８ｂは、誘電体フィルタ層１７の上面から突出している。

図３Ｄに示される中間生成物が得られる工程では、出発ベース５１が準備され、出発ベース５１には、ＩＩＩ族窒化物テンプレートプラグ１８の配置、誘電体フィルタ、および酸化物ウエハ４１としての酸化物ベースが設けられる。酸化物ウエハ４１は、第１面４１ａと、第１面４１ａとは反対側の第２面４１ｂとを有する。誘電体フィルタ層１７およびＩＩＩ族窒化物テンプレートプラグ１８は、第１面４１ａに配置されている。誘電体フィルタ層１７の反射スペクトル（Ｒ３）は、第１面４１ａに沿って延びており、光学窓（ＷＩＮ）を提供するように構成される。光は、平面ＤＢＲミラー１３と曲面ＤＢＲミラー１９との間の拡張光キャビティ内を進んで、光学的な往復ごとに、２回、誘電体ファブリペローフィルタを通過する。誘電体フィルタ層１７には、ファブリペローフィルタ構造が設けられ、ファブリペローフィルタ構造は、狭帯域の通過帯域とその両側に阻止を提供する除去帯域とを提供する。必要な場合には、誘電体多層膜４７が堆積されると共にそしてパターン形成されて、短冊状の開口部を形成することができ、短冊状の開口部は、酸化物ウエハ４１の第１面４１ａに周期的に配列され、ＩＩＩ族窒化物が、短冊状の開口部に選択的に成長されて、窒化物テンプレートプラグ１８を形成することができる。

図３Ｅを参照すると、誘電体フィルタ層１７およびＩＩＩ族窒化物テンプレートプラグ１８の配置を含む出発ベース５１を形成した後に、ＩＩＩ族窒化物領域５２が、誘電体フィルタ層１７に沿ってＩＩＩ族窒化物テンプレートプラグ１８から出発ベース５１上にエピタキシャル成長される。ＩＩＩ族窒化物領域５２は、ＩＩＩ窒化物テンプレートプラグ１８の側面および上面からＥＬＯによって成長されて、翼状のＩＩＩ窒化物アイランドを形成し、また隣接するＩＩＩ族窒化物領域５２は、互いに分離される。このＩＩＩ窒化物アイランドは、テンプレートプラグ１８からＥＬＯによるＩＩＩ窒化物材料の堆積によって形成され、隣接するＩＩＩ窒化物アイランドの間に走るダイシングストリート「Ｄ」を画定する。ダイシングストリート「Ｄ」は、個々のＶＣＳＥＬセクションも画定し、ＶＣＳＥＬセクションは、個々のＶＣＳＥＬセクションチップに対応する。ＩＩＩ族窒化物領域５２は、ｎ型ドーパントで部分的または全体的にドープされてもよく、テンプレートプラグ１８から外側に延在してもよい。

図３Ｆを参照すると、必要な場合には、引き続く半導体積層体を成長させる前に、ＩＩＩ族窒化物領域５２は、研磨またはエッチングの少なくとも１つによって平坦化されて、平坦な上面５３ａを持つＩＩＩ族窒化物領域５３を形成する。

図３Ｇを参照すると、ＩＩＩ族窒化物領域５３を成長させた後に、半導体積層体５５がエピタキシャルに形成されて、半導体積層体５５はＩＩＩ族窒化物デバイス層を含む。ＩＩＩ族窒化物デバイス層には、ｎ型ＩＩＩ族窒化物領域２５、ＩＩＩ族窒化物活性領域２７、およびｐ型ＩＩＩ族窒化物領域２３が設けられる。具体的には、ｎ型ＩＩＩ族窒化物領域２５、ＩＩＩ族窒化物活性領域２７、およびｐ型ＩＩＩ族窒化物領域２３は、順に、ＩＩＩ族窒化物領域５３の平坦面上に成長させる。

具体的には、窒化物領域２５は、ｎ型ドーパントでドープされたＧａＮ系またはＡｌＮ系の材料を含むことができ、これは、ＩＩＩ窒化物活性領域２７への電子の供給を可能にする。また、窒化物領域２５は、ｐ型ドーパントでドープされたＧａＮ系またはＡｌＮ系の材料を含むことができ、これは、ＩＩＩ窒化物活性領域２７への正孔の供給を可能にする。ＩＩＩ窒化物活性領域２７は、ＧａＮ、ＩｎＧａＮ、ＡｌＮ、ＡｌＧａＮ、またはＡｌＩｎＧａＮといったＧａＮ系またはＡｌＮ系の材料を含むことができる。ＩＩＩ族窒化物活性領域２７には、単一量子井戸（ＳＱＷ）または多重量子井戸（ＭＱＷ）といった単一井戸層または量子井戸構造が設けられてもよい。必要な場合には、埋め込みトンネル接合または複数のトンネル接合層が、ｐ型ＩＩＩ族窒化物領域２３を堆積した後に成長されることができる。

図３Ｈを参照すると、半導体積層体５５を成長した後に、酸化物ウエハ４１は、第２面４１ｂにおいて加工されて、曲面４１ｃおよび新たに生成される裏面４１ｄを形成し、これらの面は第２面４１ｂから生成されており、必要な場合には、第２面４１ｂは研磨面であってもよい。具体的には、酸化物ウエハ４１の曲面４１ｃがマイクロレンズ４５ａとして機能する。酸化物ウエハ４１の曲面４１ｃは、中心軸ＣＮＴを有しており、図３Ｈに示すように、ＩＩＩ族窒化物テンプレートプラグ１８および曲面４１ｃの中心軸ＣＮＴは互いに整列されていない。サファイアウエハといった酸化物ウエハ４１は、その研磨面において加工されて、マイクロレンズ４５ａといった曲面４１ｃ、および裏面４１ｄを作製する。曲面４１ｃは、キャリアを閉じ込めるアパーチャ構造の位置をマイクロレンズ４５ａの焦点が特定することに役立つように位置合わせされる所定の位置に位置決めされることができる。アパーチャ構造は、後述される。

図３Ｈから図３Ｊに示されるように、曲面４１ｃは、マイクロレンズとして機能するものであって、非特許文献１１において参照される熱リフロー技術を用いて製造されることができる。具体的には、図３Ｉに示されるように、レジスト膜が、酸化物ウエハ４１の裏側に形成されると共に標準的なフォトリソグラフィーによって処理されて、フォトレジストマイクロディスク４５ａといったパターン形成されたレジスト５７を形成することができる。次いで、図３Ｊに示されるように、パターン形成されたレジスト５７は、例えばホットプレートを用いて、高温における熱処理にさらされて、高温の熱処理が、パターン形成されたレジスト５７をレンズ状の形状に変形させ、パターン形成されたレジスト５７が、犠牲フォトレジストマスク５８として使用されることができる。さらに、図３Ｈに示されるように、レンズ形状のレジスト５８および酸化物ウエハ４１の裏面４１ｂは、反応性イオンエッチング（ＲＩＥ）によって加工されることができ、その結果、レンズ形状のレジスト５８の形状が酸化物ウエハ４１に転写される。具体的には、酸化物ウエハ４１が薄くされて、マイクロレンズ４５ａといった曲面４１ｃが、薄くされた酸化物ウエハの裏面４１ｄに残される。薄くされた酸化物ウエハは、酸化物基板４２として参照される。酸化物ウエハ４１を薄くすることは、拡張された光キャビティの長さを調整することができる。これに従って、この工程は、曲面４１ｃの形成のみならず、キャビティ長の調整も可能となる。

図３Ｋを参照すると、フォトレジスト膜５９が、酸化物基板４２のおもて面に形成されて、半導体積層体５５および誘電体フィルタ層１７を覆う。それから、酸化物基板４２の裏面４１ｄの曲面４１ｃが、露光光６０が透過するフォトマスク５６を用いて照射され、また露光光６０は曲面４１ｃを透過して、ある点に、例えば半導体積層体５５の上面を覆うフォトレジスト膜５９の部分に焦点を結んで、これによってフォトレジスト膜５９の露光部５９ａが形成される。

図３Ｌを参照すると、露光されたフォトレジスト膜５９を現像することは、パターン形成された開口部６１ａを持つレジストマスク６１を形成する。次いで、膜６３がレジストマスク６１上およびパターン形成された開口部６１ａ内の両方に堆積され、またレジストマスク６１の除去は、膜６３から製造されるマスク６４を残す。膜６３は、Ｔｉ／Ａｕまたは誘電体層からなることができる。

図３Ｍを参照すると、埋め込みトンネル接合を含まないＶＣＳＥＬ１１の製造には、アパーチャ構造６５を形成する必要がある。具体的には、マスク６４が使用されてイオン注入を実行してアパーチャ構造６５を形成する。このように形成されたアパーチャ構造６５は、開口領域６５ａと、開口領域６５ａを取り囲む分離領域６５ｂとを含む。マスク６４を用いて、水素原子、ｎ型ドーパント原子、および／またはｐ型ドーパント原子といったイオンを半導体積層体５１に注入することは、半導体積層体５５にアパーチャ構造６５を生成する。アパーチャ構造６５には、キャリアが流れる電気経路を形成可能な半導体の開口領域６５ａと、半導体の開口領域６５ａに光およびキャリアを閉じ込め可能な分離領域６５ｂとを備える。イオン注入後、マスク６４は除去される。

或いは、半導体積層体５５が埋め込みトンネル接合を含むＶＣＳＥＬ１１の製造は、ｐ^＋＋ＧａＮおよびｎ^＋＋ＧａＮといったトンネル層にパターン形成することを必要とし、半導体積層体５５は、トンネル層を含んでもよい。具体的には、トンネル層は、マスク６４を用いてエッチングされて、埋め込みトンネル接合を形成することができる。エッチング後に、マスク６４が除去されて、次いで、ＩＩＩ族窒化物の再成長が実行されて、埋め込みトンネル接合を覆うドープ半導体層を堆積し、ドープ半導体層は、電流スプレッダとして機能する。

図３Ｎを参照すると、埋め込みトンネル接合を含まないＶＣＳＥＬ１１の製造においてマスク６４を除去した後に、導電層６７が、半導体の開口領域６５ａおよび分離領域６５ｂの両方を覆うように半導体積層体５５上に堆積される。導電層６７は、ＧａＮまたはＡｌＧａＮといった高濃度にドープされたＩＩＩ族窒化物半導体層、および／または酸化インジウムスズ（ＩＴＯ）といった無機層を含むことができ、ＩＩＩ族窒化物活性領域２７からの光に対して透明である。例えば、導電層６７は、マスクを用いずに酸化物基板４２上に堆積されることができる。

図３Ｏを参照すると、メサ構造６９が半導体積層体５５から作製される。具体的には、フォトレジストが、半導体積層体５５を覆うように酸化物基板４２ａ上に形成され、そしてパターン形成されてレジストマスク７１を形成する。レジストマスク７１は、エッチングによって半導体積層体５５の下に横たわるｎ型ＧａＮ領域を露出させるように使用されて、それによってメサ構造６９を形成し、メサ構造６９は、ＩＩＩ族窒化物活性領域２７およびｐ型ＩＩＩ族窒化物領域２３を含む。メサ構造６９の外側には、ｎ型ＩＩＩ族窒化物領域のエッチング面６９ａが半導体積層体５５から生成される。

図３Ｐおよび図３Ｑを参照すると、酸化物基板４２上にレジストマスク７１を残した状態でメサ構造６９を形成した後に、無指向性反射器（ＯＤＲ）層７３は、酸化物基板４２およびレジストマスク７１にわたって無指向性反射膜７３を堆積すること、次いでレジストマスク７１を、つまりリフトオフにより除去することによって形成される。図３Ｐに示されるように、このように形成されたＯＤＲ層７３は、メサ構造６９の側面および誘電体フィルタ層１７の上部を覆うと共に、メサ構造６９の上部に開口を有する。ＯＤＲ層７１は、ＶＣＳＥＬ１１の発振波長の迷光の反射板として機能し、また、後のプロセスステップで形成されるアノード電極とカソード電極との間のパッシベーション層としても機能する。

再び図３Ｑを参照すると、ＯＤＲ層７３を形成した後に、第１分布ブラッグ反射器（ＤＢＲ）積層体７５および第１電極７７が、導電層６７上にリフトオフによって形成され、また第２電極７９が、メサ構造６９の外側においてｎ型ＩＩＩ族窒化物領域２５のエッチング面６９ａ上にリフトオフによって形成される。

具体的には、第１ＤＢＲ積層体７５は、リフトオフによって形成することができ、またアパーチャ構造６５または埋め込みトンネル接合に整列される。アノード電極といった第１電極７７は、第１ＤＢＲ積層体７５の外側に配置され、また導電層６７または再成長の半導体層に接して配置される。カソード電極といった第２電極７９は、ＯＤＲ層７３にパターン形成してＯＤＲ層７３の開口を形成した後に、メサ構造６９の外側に配置されることができる。ＯＤＲ層７３のこの開口は、第２電極７９がＩＩＩ族窒化物領域２５のエッチングされたｎ型ＩＩＩ窒化物面６９ａに接触して配置されることを可能にする。

図３Ｒを参照すると、第２ＤＢＲミラー積層体８１は、酸化物基板４２の曲面４１ｃ上に形成される。必要な場合には、第２ＤＢＲミラー積層体８１は、パターング形成されて、酸化物基板４２の裏面４１ｄの一部を露出させ、また、それからはんだボールといった接合材料が、酸化物基板４２の露出した裏面４１ｄ上に形成されることができる。

以上の工程は、ＶＣＳＥＬ、例えばＶＣＳＥＬ１１を完成させる。この構造は、このように作製されたＶＣＳＥＬ１１が、半田バンプを用いて、曲面ＤＢＲ側上においてサブマウントに接合されることができる。

図４Ａは、テンプレートプラグ１８、レンズ構造としての曲面４１ｃ、およびメサ構造６９におけるアパーチャ構造６５を含む１つのチップセクションを示す斜視図である。図４Ｂは、上記の製造プロセスが適用された酸化物基板４２上の２つのチップセクションを示す平面図である。

上記の製造方法では、このようにして製造された酸化物基板は、ダイシングおよび／またはエッチングといった分離プロセスによってＶＣＳＥＬチップに分離される。本酸化物基板には、メサ構造と、隣接するメサ構造の間に延びるダイシングストリートとの配置が設けられることに留意されたい。このようにして製造された本生産物のダイシングストリートは、何の半導体構造を含まない。無指向性のフィルタ層は、メサ構造の上部を除いて酸化物基板の上面を覆っており、必要な場合には、フォトリソグラフィーおよびエッチングによってダイシングストリートの位置で除去されることができる。第２ＤＢＲ積層体が、パターン形成されて曲面４１ｃ上およびその辺りに配置されるので、何らの材料も、酸化物基板の裏面の位置においてダイシングストリートを覆わない。

このように製造されたＶＣＳＥＬ１１では、拡張された光学キャビティＣＡＶの長さは、５０マイクロメートルを超える（＞５０マイクロメートル）ことができる。曲面４１ｃは、５０マイクロメートルを超える（＞５０マイクロメートル）曲率半径を有する。

ＶＣＳＥＬ１１では、第１ＤＢＲミラー１３は平面であると共に第２ＤＢＲミラー１９は曲面であり、第１ＤＢＲミラー１３と第２ＤＢＲミラー１９との間の距離は、５０μｍより大きい。半導体セクション１５の厚みは、０．５μｍより大きい。

図４Ａおよび図４Ｂでは、半球円４４は、曲面４１ｃに沿って延びる仮想の球体を示す。例えば、曲面ミラー２１ｃの曲率半径Ｒ０が約１００μｍであるとき、半球円４４は、上面２１ａにおける２００μｍの直径「ＤＩＡ」を有する。

隣接するテンプレートプラグ１８の間隔は、単一のウエハ上のデバイスセクションの総面積の、ウエハの上部面積に対する比を示す充填率に関連付けられる。ダイシングストリートは、チップ領域の配置を規定し、チップ領域の各々は、単一のＶＣＳＥＬデバイスのために用意される。テンプレートプラグ１８は、一方向に周期的に配置されてもよく、ウエハ全体にわたって長いマイクロストライプであってもよく、単一のチップ寸法内における長さ方向に終端されたマイクロストライプであってもよく、或いは市松模様に配置された終端されたストライプであってもよく、また、テンプレートプラグ１８は、必要な場合には、それらの端部において部分的に交互配置されて、成長の一利点、つまりエッジ効果の低減を得る。

テンプレートプラグ１８の配置は、ダイシングストリートの位置に関連付けられる。テンプレートプラグから成長された半導体セクションは、ＥＬＯのため、大きくされることができず、半導体セクションのＥＬＯは、隣接する半導体セクションに到達する前に終了される。

好ましくは、半導体セクションのサイズには、あるサイズが提供されるべきであって、このサイズは、アパーチャ構造の設計上の開口部の幅よりも広いと共にテンプレートプラグ１８の配列の周期より小さい。

好ましくは、ダイシングストリートは、スライスされるべきＩＩＩ族窒化物材料を除外すべきである。酸化物基板のスライスは、ダイシングブレード、レーザスクライビングおよび／またはプラズマエッチングによってダイシングストリートにおいて実行されることができる。ダイシングストリート内にＩＩＩ族窒化物材料の無いことの利点の１つは、廃棄されることから半導体層を節約することである。

アパーチャ構造の導電性アパーチャ部分は、翼状半導体アイランドの端部の近くに配置されることができ、翼状半導体アイランドは、あるテンプレートプラグからＥＬＯによって外側に成長される。このデバイスの利点は、チップ表面上の電気パッドを収容すること、およびテンプレートプラグの隣の直近領域に含まれる可能性のある結晶欠陥および不規則性を低減することである。別の利点は、テンプレートプラグの中心において酸化物基板の上面に垂直に延びる基準面からアパーチャ構造を離して、それによって光損失を排除することである。

より狭いダイシングストリートは、より多くのデバイスセクションが単一のウエハ上に配置されることを可能にする。

図５から図７は、各々、ＴＯ基板上のデバイスセクションの例示的な配置を示す模式図である。図５から図７を参照すると、ＴＯ基板上のデバイスセクションの典型的な配置が示される。デバイスセクションが、二次元配列を形成するように配置されており、ダイシングストリートＤが配列を規定するように走る。図５および図６では、半球円４４は、互いに分離される。図７では、半球円４４は、部分的に重ねられる一方で、曲面２１は、互いに離されている。デバイスセクション４６の境界が、破線で示されている。

当業者であれば、上記の配置からの様々な変更、例えば、ＶＣＳＥＬデバイスセクションの配置の密集バージョンまたは少ない密集バージョンを理解できるであろう。

図８は、本開示の一実施形態に従うＶＣＳＥＬを示す概略的な図面である。ＶＣＳＥＬ１１には、キャリアおよびレーザ光を閉じ込めるアパーチャ構造３９と導電層３５とが設けられる。導電層３５が、第１電極３１からアパーチャ構造３９の導電性開口部３９ａへの電気経路を形成しており、第１電極３１は、第１ＤＢＲミラー１３の隣に配置されると共に導電性開口部３９ａは、キャビティに整合して第１ＤＢＲミラー１３の直下に配置される。

ＶＣＳＥＬ１１の製造方法における例示的なプロセスフローを説明し、ＶＣＳＥＬ１１は、電流拡散層として機能する導電層を含む。

この方法は以下のステップを含む。
１．出発ベースを準備すること。ここで、出発ベースを準備することは、ＧａＮのテンプレートプラグを形成することを含み、テンプレートプラグは、第１軸方向Ａｘ１に垂直な第２軸方向Ａｘ２にＴＯウエハ上において真っ直ぐに延びる；テンプレートプラグの側壁が部分的に露出されると共にテンプレートプラグの上面が完全に露出された状態で、ＴＯウエハ全体にわたって誘電体ファブリペローフィルタ構造を形成すること。
２．ＥＬＯによって、テンプレートプラグの露出されたＧａＮから、ファブリペローフィルタ構造の上面に沿って、意図せずドープされたＧａＮ層（ｎ－ＧａＮ）を成長して、第１軸方向Ａｘ１および第２軸方向Ａｘ２に直交する第３軸方向Ａｘ３において約３０から５０μｍの合計幅の半導体ベース領域を形成する。
３．半導体ベース領域の平坦化を実行して、平坦化されたｎ－ＧａＮ層を形成すること。
４．平坦化されたｎ－ＧａＮ層上に半導体積層体を成長することであって、半導体積層体は、デバイス層、例えば、クラッドおよびｎコンタクトのためのｎ－ＧａＮ、ＩｎＧａＮ多重量子井戸、ＡｌＧａＮ電子ブロック層、およびｐ－ＧａＮ層を含んであり、必要な場合にはｐ^＋＋ＧａＮ層を含む。
５．ＴＯウエハの裏面を研磨すること。
６．反応性イオンエッチングによって、リフローによって形成されたレジストパターンをＴＯウエハ裏面に転写して、モノリシックマイクロレンズを形成すること。
７．デバイス層を覆うレジスト膜から裏面の露光を介してレジストマスクを作製することであって、裏面の露光では、モノリシックマイクロレンズが、レジスト膜の辺りに位置決めされた焦点に露光光を集光するために使用される。
８．レジストマスクを用いてデバイス層上にマスクを形成すること。
９．マスクを用いてイオン注入を実行して、アパーチャ構造を画定すること。
１０．透明導電性酸化物（ＴＣＯ）を堆積すること。
１１．半導体積層体にメサ構造を作製すること。
１２．メサ構造の上面部に開口部を有する無指向性反射器（ＯＤＲ）材料のパッシベーション膜を堆積すること。
１３．メサ構造のデバイス層の平坦な上面の上に誘電体分布ブラッグ反射板積層体を堆積すること。
１４．メサ構造を含む半導体積層体上に電極金属パッドを堆積すること。
１５．ＴＯ基板の曲面上に誘電体分布ブラッグ反射板積層体を堆積すること。
１６．ＴＯ基板の裏面の上に接着材を置くこと。
１７．このように作製されたＴＯウエハを分離して、ＶＣＳＥＬチップを形成すること。
１８．ＶＣＳＥＬチップをサブマウントに接着すること。

ＶＣＳＥＬチップは、光源、センサー、またはその両方といったユーザ定義の用途において使用できる。

図９は、本開示の他の実施形態によるＶＣＳＥＬを概略的に示す図面である。ＶＣＳＥＬ１１ａには、トンネル接合構造３６およびアパーチャ構造３９が設けられる。トンネル接合構造３６は、第１電極３１から導電性開口部３９ａまでの電気経路を形造っており、第１電極３１は、第１ＤＢＲミラー１３の隣りに配置されており、導電性開口部３９ａは、第１ＤＢＲミラー１３の直下に配置されると共にキャリアおよびレーザ光を閉じ込める。トンネル接合構造３６は、アパーチャ構造３９内のｐ^＋＋ＩＩＩ族窒化物層３６ａ、およびメサ構造３６上のｎ^＋＋ＩＩＩ窒化物層３６ｂを含み、ｐ^＋＋ＩＩＩ窒化物層３６ａおよびｎ^＋＋ＩＩＩ族窒化物層３６ｂは、互いに接触してトンネル接合を形成する。このトンネル接合は、追加のＩＩＩ族窒化物層３６ｃによって埋め込まれる。

ＶＣＳＥＬ１１ａの製造方法における例示的なプロセスフローを説明し、ＶＣＳＥＬ１１ａは、高濃度にドープされたｎ^＋＋層およびｎ型半導体層を含み、この層は、電流拡散層（電流スプレダー）として機能する。ｎ^＋＋半導体層は、最上部のｐ^＋＋半導体層に接触して、トンネル接合３６を形成する。

この方法は以下のステップを含む。
１．出発ベースを準備することであって、出発ベースを準備することは、ＧａＮのテンプレートプラグを形成することを含み、テンプレートプラグは、第１軸方向Ａｘ１に垂直な第２軸方向Ａｘ２に真っ直ぐにＴＯウエハ上において走る。テンプレートプラグの側壁が部分的に露出されると共にテンプレートプラグの上面が完全に露出された状態で、ＴＯウエハ全体にわたって誘電体ファブリペローフィルタ構造を形成すること。
２．ＥＬＯによって、ファブリペローフィルタ構造の上面に沿って、意図せずドープされたＧａＮ層（ｎ－ＧａＮ）をテンプレートプラグの露出したＧａＮから成長して、第１軸方向Ａｘ１および第２軸方向Ａｘ２と直交する第３軸方向Ａｘ３に約３０から５０μｍの合計幅を有する半導体ベース領域を形成すること。
３．半導体ベース領域の平坦化を実行して、平坦化されたｎ－ＧａＮ層を形成すること。
４．平坦化されたｎ－ＧａＮ層上に半導体積層体を成長することであって、半導体積層体は、デバイス層、例えば、クラッドおよびｎコンタクトのためのｎ－ＧａＮ、ＩｎＧａＮ多重量子井戸、ＡｌＧａＮ電子ブロック層、ｐ－ＧａＮ層、およびｐ^＋＋ＧａＮ層を含む。
５．ＴＯウエハの裏面を研磨すること。
６．リフローによって形成されたレジストパターンをＴＯウエハ裏面に反応性イオンエッチングによって転写して、モノリシックマイクロレンズを形成すること。
７．裏面の露光を介してレジストマスクを作製することであって、裏面の露光では、レジスト膜の辺りに位置決めされた焦点に露光光を集光するためにモノリシックマイクロレンズが使用される。
８．レジストマスクを用いてデバイス層上にマスクを形成すること。
９．マスクを用いてイオン注入を実行して、アパーチャ構造を画定すること。
１０．アパーチャ構造を形成した後に、ｎ^＋＋ＧａＮ層を再成長してトンネル接合を完成すること、および、更にｎ^＋＋ＧａＮ層上に、コンタクトおよび電流拡散のためのｎ－ＧａＮ層を堆積すること。
１１．デバイス層およびトンネル接合を含む半導体積層体からメサ構造を作製すること。
１２．メサ構造の上面部の上に、コンタクトエリアのための開口を有する無指向性反射器（ＯＤＲ）材料のパッシベーション膜を堆積すること。
１３．デバイス層の平坦な上面の上に誘電体分布ブラッグ反射板積層体を堆積すること。
１４．メサ構造を含む半導体積層体上に電極金属パッドを堆積すること。
１５．ＴＯ基板の曲面上に誘電体分布ブラッグ反射板積層体を堆積すること。
１６．ＴＯ基板の裏面の上に接着材を置くこと。
１７．このように作製されたＴＯウエハを分離して、ＶＣＳＥＬチップを形成すること。
１８．ＶＣＳＥＬチップをサブマウントに接合すること。

ＶＣＳＥＬチップは、光源、センサー、またはその両方といったユーザ定義の用途において使用できる。

図１０は、本開示のさらに他の実施形態によるＶＣＳＥＬを概略的に示す図面である。ＶＣＳＥＬ１１ｂには、アパーチャ構造３９のない埋め込みトンネル接合構造３８が設けられる。埋め込みトンネル接合３８は、第１ＤＢＲミラー１３の直下にキャビティに整列されて配置され、また電流拡散層（電流スプレダー）で覆われて、第１電極３１から埋め込みトンネル接合３８までの電気経路を画定しており、第１電極３１は、第１ＤＢＲミラー１３の隣に置かれると共に、埋め込みトンネル接合３８は、キャリアおよびレーザ光を閉じ込めるために使用される。

ＶＣＳＥＬ１１ｂを製造する方法における例示的なプロセスフローを説明しており、ＶＣＳＥＬ１１ｂは、埋め込みトンネル接合構造３８を含んでおり、埋め込みトンネル接合構造３８は、高濃度にドープされたｎ^＋＋型およびｐ^＋＋型の半導体層、並びにｎ型半導体層を含み、ｎ型半導体層は、埋め込みトンネル接合構造３８を覆うと共に電流拡散層（電流スプレダー）として機能する。埋め込みトンネル接合３８は、パターン形成されたｐ^＋＋ＩＩＩ窒化物層３８ａおよびｎ^＋＋ＩＩＩ窒化物層３８ｂを含み、ｐ^＋＋ＩＩＩ窒化物層３８ａおよびｎ^＋＋ＩＩＩ窒化物層３８は、メサ構造３６上に配置される。ｐ^＋＋ＩＩＩ窒化物層３８ａおよびｎ^＋＋ＩＩＩ窒化物層３８は、互いに接触してトンネル界面を形成すると共に、追加のＩＩＩ窒化物層３８ｃによって埋め込まれる。追加のＩＩＩ族窒化物層３８ｃは、実質的に平坦化された上面を形成するようにメサ構造３７上に成長される。第１電極３１は、ＩＩＩ族窒化物層３８ｃに接して配置されており、第１ＤＢＲミラー１３はＩＩＩ族窒化物層３８ｃの上面の上に配置される。

この方法は以下のステップを含む。
１．出発ベースを準備することであって、出発ベースを準備することは、ＧａＮのテンプレートプラグを形成することを含み、テンプレートプラグは、第１軸方向Ａｘ１に垂直な第２軸方向Ａｘ２に真っ直ぐにＴＯウエハ上において走る。
テンプレートプラグの側壁が部分的に露出されると共にテンプレートプラグの上面が完全に露出された状態で、ＴＯウエハ全体にわたって誘電体ファブリペローフィルタ構造を形成すること。
２．ＥＬＯによって、ファブリペローフィルタ構造の上面に沿って、意図せずドープされたＧａＮ層（ｎ－ＧａＮ）をテンプレートプラグの露出したＧａＮから成長して、第１軸方向Ａｘ１および第２軸方向Ａｘ２と直交する第３軸方向Ａｘ３に約３０から５０μｍの合計幅を有する半導体ベース領域を形成すること。
３．半導体ベース領域の平坦化を実行して、平坦化されたｎ－ＧａＮ層を形成すること。
４．平坦化されたｎ－ＧａＮ層上に、半導体積層体を成長することであって、半導体積層体は、デバイス層、例えばクラッドおよびｎコンタクトのためのｎ－ＧａＮ、ＩｎＧａＮ多重量子井戸、ＡｌＧａＮ電子ブロック層、ｐ－ＧａＮ層、およびｐ^＋＋ＧａＮ層を含む。
５．ＴＯウエハの裏面を研磨すること。
６．リフローによって形成されたレジストパターンをＴＯウエハの裏面に反応性イオンエッチングによって転写して、モノリシックマイクロレンズを形成すること。
７．ｐ^＋＋ＧａＮ層の上にｎ^＋＋ＧａＮ層を再成長してトンネル接合を完成すること。
８．裏面の露光を介してデバイス層の上にレジスト膜からレジストマスクを作製することであって、裏面の露光では、レジスト膜の辺りに配置された焦点に露光光を集光するためにモノリシックマイクロレンズが使用される。
９．レジストマスクを用いてトンネル接合にパターン形成して、デバイス層の上に埋込トンネル接合を完成すること。
１０．埋込トンネル接合を形成した後に、埋込トンネル接合を覆うｎ－ＧａＮ層を堆積して、平坦化されたｎ－ＧａＮ上面を形成すること。
１１．半導体積層体からメサ構造を作製すること。
１２．メサ構造の上面に、コンタクトエリアのための開口を有する無指向性反射器（ＯＤＲ）材料のパッシベーション膜を堆積すること。
１３．デバイス層の平坦な上面の上に誘電体分布ブラッグ反射板積層体を堆積すること。
１４．メサ構造を含む半導体積層体上に電極金属パッドを堆積すること。
１５．ＴＯ基板の曲面上に誘電体分布ブラッグ反射板積層体を堆積すること。
１６．ＴＯ基板の裏面の上に接着材を置くこと。
１７．このように作製されたＴＯウエハを分離して、ＶＣＳＥＬチップを形成すること。
１８．ＶＣＳＥＬチップをサブマウントに接着すること。

ＶＣＳＥＬチップは、光源、センサー、またはその両方といったユーザ定義の用途において使用できる。

さらには、背景技術における半導体チップの製造は、確実に、ウエハ上にエピタキシャルデバイス層を成長させること、並びにデバイス層およびウエハの両方をダイシングすることを含む。ダイシングおよびチップの単一化のための領域は、ウエハの処理領域の少なくとも１０％を必要とすることがある。

半導体チップ、例えば拡張キャビティＶＣＳＥＬを製造することには３つのアプローチがある。

アプローチ１
デバイス層全体が、まず、平坦なＧａＮ基板上にエピタキシャル成長される。成長の後に、ＧａＮ基板は、その裏面を研磨することによって薄くされて、それから、マイクロレンズといった光キャビティのための曲面が、研磨した裏面に形成される。

アプローチ２
デバイス層全体が、まず、平坦なＧａＮ基板上にエピタキシャル成長される。成長の後に、ＧａＮ基板が除去されて、デバイス層を含むデバイス積層体を形成し、それから、デバイス積層体は、異種基板と貼り合わされ、異種基板は、その裏面に、マイクロレンズといった光キャビティのための曲面を持つ。

アプローチ３
アプローチ３は、本開示に従う製造フローを含む。アプローチ１およびアプローチ２と比較されると、アプローチ３における拡張キャビティの集積は、基板を除去することおよび薄くすることを必要とせず単純なステップ手順である。ダイシングストリートは、半導体セクションの間に配置されることができる。本開示による製造フローは、デバイスセクションの様々な配置、例えばウエハ上のデバイスセクションの高い配置密度を可能にする。

複数の例示

透明酸化物（ＴＯ）基板材料
マイクロレンズは、ＴＯ基板上のデバイス層と統合される。デバイス層は、またＴＯ基板上に成長される。ＴＯ基板の材質は、ＺｎＯ、Ｇａ_２Ｏ_３、Ａｌ_２Ｏ_３、および他の材料を包含しており、これらの材料は、材料に応じて、赤外、可視、近紫外、および／または深紫外の波長に対して透明である。本開示のＶＣＳＥＬデバイスには、少ない吸収のＴＯ基板によって主に占められるキャビティが設けられる。これにより、ＶＣＳＥＬデバイスの製造に６インチを超えるサイズのサファイアウエハといった大型のＴＯウエハを使用することを可能にし、これは、１回の製造の実施から多くのデバイスを製造できるという結果になる。

テンプレートプラグ
ＩＩＩ族窒化物テンプレートプラグが搭載されるＴＯウエハから始めることであって、ＩＩＩ族窒化物テンプレートプラグの高さは、１μｍから１０μｍになり得る。テンプレートプラグのためのＩＩＩ窒化物層の結晶品質は、厚さとともに増加する。ＩＩＩ窒化物層の厚さを増加させることは、貫通転位を層内で終結させることができ、貫通転位は、基板界面における格子不整合から由来する。さらに、より大きな厚さは、誘電体フィルタ層に、厚いファブリペローフィルタ構造を提供し、厚いファブリペローフィルタ構造は、非常に狭い帯域通過の領域、および帯域通過外側のより良好な阻止領域を特徴付けおよび形成することに役立ち得る。より厚いファブリペローフィルタは、テンプレートプラグの下部側壁部分を埋め込んでおり、下部側壁部分は、大部分の欠陥を含む可能性がある。

例えば、テンプレートプラグは、ＧａＮといった六方晶系ＩＩＩ窒化物の＜１１－２０＞軸に平行なストライプ形状であってもよい。テンプレートプラグを形成する際に、（０００１）極性の配向を有するＩＩＩ族窒化物膜をエッチングすることは、このように形成されるテンプレートプラグストライプに、（１１－２２）面の側壁が提供される。このような側壁の配向は、側壁からの引き続く横方向の成長を促進することができる。必要な場合には、ＩＩＩ族窒化物テンプレートプラグ側壁には、横方向の成長を促進する別の向きが設けられることができる。或いは、テンプレートプラグには、誘電体フィルタ層に沿ったＩＩＩ族窒化物層の成長促進を可能にする所望の配向が設けられてもよい。

ファブリペローフィルタ／反射防止
ファブリペローフィルタ構造の使用は、狭帯域フィルタを作成するための望ましい設計の１つである。ファブリペローフィルタは、狭い通過帯域と帯域通過の両側の阻止帯域との両方を提供する。ファブリペローフィルタは、単一のレーザキャビティ内に配置されることができ、また中央スペーサ、および中央スペーサを挟む２つの同等な反射ミラーを含んでおり、中央スペーサは、ある厚さ、一般的にはレーザ波長の半分の厚さを有すると共に、２つの同等な反射ミラーは、ＤＢＲミラー構造に同等である。

典型的な全誘電体構造は次のものである：
「基板１／（ＨＬ）ｍ／２ｎＨ／（ＬＨ）ｍ／基板２」。基板１および基板２は、それぞれ、ＧａＮ層、およびＴＯ基板、すなわちサファイアであることができる。「Ｈ」および「Ｌ」は、高屈折率および低屈折率とその１／４波長の光学的厚さとを持つそれぞれの層を表し、また「ｍ」と「ｎ」は整数である。例示的な動作波長の４５０ｎｍにおける構造全体の一般的な厚さは、１から２μｍの範囲、または幾分厚くすることができる。最適化された設計におけるファブリペロー構造は、中心動作波長「λ０」付近における非常に狭い帯域通過、例えば光学窓「ＷＩＮ」を可能にし、また、最適化された設計におけるファブリペロー構造には、２μｍを超える厚さが設けられることができる。「ＷＩＮ」は、誘電体層の数を増やすこと、および各層の厚さを微調整することによって、さらに狭くされることができる。ファブリペロー構造には、１ｎｍ未満の表面粗さが設けられることができ、好ましくは、その粗さは二乗平均平方根（ＲＭＳ）で０．１から１ｎｍであり得る。ファブリペロー構造の誘電体層は、スパッタリング、原子層堆積、イオンビーム堆積などによって堆積されることができる。ファブリペローフィルタは、２つの反射器と、高屈折率材料の中心層とを備える。２つの反射器の各々は、ＳｉＯ_２およびＨｆＯ_２といった交互に堆積される高屈折率材料および低屈折率材料を含み、これらの層の各々は、４分の１波長の厚さを有する。高屈折率材料の中心層は、中心動作波長の半分の厚さを有し、またこれらの反射体の間に配置される。

エピタキシャル横方向過成長
ＴＯ基板上に配置されたＩＩＩ族窒化物テンプレートプラグは、ストライプ形に形造られることでき、テンプレートプラグの下部側壁は、ＳｉＯ_２、Ｔａ_２Ｏ_５、ＨｆＯ_５といったすべて誘電体材料で成るファブリペローフィルタ構造に埋め込まれており、テンプレートプラグの上面は、少ない欠陥である。プラグの厚さは、非常に狭い帯域通過の幅「ＷＩＮ」を生成する厚いファブリペローフィルタを可能にするように設計されることが好ましい。プラグの側壁は、１から２μｍ程度で露出されており、プラグの上面の幅は１から１０μｍ程度である。ストライプは、５０から２００μｍの周期で配置される。ストライプには、デバイスセクションの長さに一致する長さが設けられ、またはそれよりもはるかに長くてもよい。極性テンプレートプラグには、ｃ面（０００１）の上面の配向が設けられており、これに従って、テンプレートプラグのストライプは、＜１１－２０＞軸に沿って向き付けられることができる。或いは、無極性テンプレートプラグには、ａ面（１１－２０）またはｍ面（１１００）の上面の配向が設けられ、これに従って、テンプレートプラグのストライプは、＜０００１＞軸に沿って配向される。さらに、半極性テンプレートプラグには、（２０－２１）面または（２０－２－１）面の上面の方位が設けられ、これに従って、それぞれ、テンプレートプラグのストライプは、［－１０１４］または［１０－１４］に平行な方向に沿って配向される。他の配向も、同様に、対応する方向に配向されたストライプに使用され得る。

側壁が部分的に露出した状態でテンプレートプラグを搭載するＴＯウエハは、ＭＯＣＶＤリアクタに装填されて、ＩＩＩ族窒化物アイランドを成長する。一実施形態では、成長圧力は、５０から７６０Ｔｏｒｒの範囲であり、成長圧力は、好ましくは１００～３００Ｔｏｒｒの範囲であって広い幅を島状（アイランド状）ＩＩＩ族窒化物半導体層に提供する。成長温度は、摂氏９００度から１２００度の範囲である。Ｖ／ＩＩＩ比は、１０から３００００の範囲である。ＴＭＧ流量の範囲は、２から２０標準立方センチメートル／分（ｓｃｃｍ）である。ＮＨ_３流量範囲は、０．１から１０標準リットル／分（ｓｌｍ）である。水素ガスのみ、または水素ガスおよび窒素ガスの両方が、キャリアガスとして使用される。滑らかな表面を得るために、ＩＩＩ窒化物アイランドの成長条件は、最適化されることができる。最後に、ＩＩＩ窒化物層、例えばＧａＮ層２５は、ＥＬＯによって成長させて、このようにして成長されたＩＩＩ窒化物アイランドは、互いに約１５マイクロメートルの間隔をあけて配置された状態で、ＧａＮ層２５が約１から１０μｍの厚さおよび約５０マイクロメートルの幅を有するように、各アイランドを完成させる。

テンプレートプラグの側壁が部分的に露出した状態のＴＯウエハは、ＩＩＩ族窒化物界面（露出されたテンプレートプラグ）およびその上部の誘電体界面（ファブリペローフィルタ層）を有し、これら２つの界面の比は、「充填率」として参照される。反応炉（リアクタ）の内では、ＩＩＩ窒化物は、ＩＩＩ窒化物界面に堆積されることができ、また誘電体界面上には堆積されることができず、これは「充填率」の語句で表される。本ＴＯウエハでは、充填率は１よりも低い。充填率が１から外れる堆積では、ＩＩＩ族窒化物原子の豊富な存在のため、反応炉内のＩＩＩ族窒化物原子が成長面の縁にさらに蓄積することを引き起こすことがあり、これは、成長界面と非成長界面との境界付近において発生し、これに従って、ＩＩＩ族窒化物島の中央領域に比べて縁部においてより厚いＧａＮ層が生成される可能性がある。

研磨
ＩＩＩ窒化物原子の豊富な存在のため、それぞれのテンプレートプラグから成長されたＩＩＩ窒化物アイランドは、その上部が凹状の形状を有することがある。平坦なデバイス層を得るために、ＩＩＩ族窒化物アイランドは、初期的に５から１０μｍの厚さに成長され、次いで、研磨またはエッチングによって平坦化されて、平坦な上面を持つＩＩＩ族窒化物ベースを形成する。この平坦な上面上に、ｐ－ＧａＮ、ｎ－ＧａＮ、ＩｎＧａＮ、およびＡｌＧａＮ層を含むデバイス層が再成長される。具体的には、ｎ－ＧａＮ、ＭＱＷ、ｐ－ＧａＮ、および／またはトンネル接合層を全て一緒に含むデバイス層が厚さ７００ｎｍを超えないので、この再成長では、豊富なＩＩＩ窒化物原子によって引き起こされるエッジ成長は、無視できるほど小さいかもしれない。

デバイス層の成長
ＩＩＩ族窒化物系半導体層、およびトンネル接合層または埋め込みトンネル接合層は、ＩＩＩ族窒化物ベース上に再成長される。半導体積層体および半導体セクション１５は、各々、ＩＩＩ窒化物化合物の半導体デバイス層を含み、ＩＩＩ窒化物化合物は、Ｉｎ、Ａｌおよび／またはＢだけでなく、Ｍｇ、Ｓｉ、Ｚｎ、Ｏ、Ｃ、およびＨといったドーパントまたは不純物を含むことができる。ＩＩＩ族窒化物系半導体のデバイス層は、一般に、ｎ型層、アンドープ層、およびｐ型層を含む３つより多くの層を備える。デバイス層は、具体的には、ＧａＮ層、ＡｌＧａＮ層、ＩｎＧａＮ層、およびＡｌＧａＩｎＮ層といった窒化ガリウム系の材料を含む。例えば、これらのデバイス層のエピタキシャル成長は、ＭＯＣＶＤまたはＭＢＥの半往炉内において実行される。デバイス領域は、厚いｎ－ＧａＮ層、多重量子井戸（例えば、厚さ３ｎｍの井戸および厚さ７ｎｍの障壁のＭＱＷ）、厚さ１０ｎｍのｐ－ＡｌＧａＮ電子ブロック層（ＥＢＬ）、厚さ１００ｎｍのｐ－ＧａＮ層、および厚さ１０ｎｍのｐ^＋＋ＧａＮ層を備える。

ＩＴＯが電流拡散層として使用される場合、最上層のデバイス層は、ｐ^＋＋ＧａＮであり得る。それ以外は、１０ｎｍ厚のｎ^＋＋ＧａＮ層が、さらに、トンネル構造のためのｐ^＋＋ＧａＮの上面に堆積される。埋め込みトンネル接合およびトンネル接合の設計に関しては、厚さ５０ｎｍのｎ－ＧａＮ層の電流拡散層が追加のｎ^＋＋ＧａＮ層にわたって堆積される。

具体的には、トンネル接合設計では、半導体積層体の成長は、ｐ^＋＋層を成長した後に停止され、それから、イオン注入が行われてアパーチャ構造を形成し、その後に、ｎ^＋＋ＧａＮ層およびｎ型ＧａＮ層がアパーチャ構造上に堆積される。

具体的には、埋め込みトンネル接合設計では、半導体積層体の成長は、ｐ^＋＋ＧａＮ層にわたってｎ^＋＋ＧａＮ層を成長した後に停止されて、それから、ｐ^＋＋ＧａＮ層およびｎ^＋＋ＧａＮ層は、パターン形成されて、パターン形成されたトンネル接合を形成し、その後に、ｎ型ＧａＮ層が、パターン形成されたトンネル接合上に堆積される。再成長は、ＭＯＣＶＤまたはＭＢＥ（分子線エピタキシー）の反応炉の何れかを用いて実行されることができる。ＭＯＣＶＤの代わりＭＢＥを使用することは、トンネル接合の再成長中のｐ－ＧａＮの水素再不動態化を排除できる。

或いは、実施形態で説明される本設計は、島状（アイランド状）ＩＩＩ族窒化物デバイス層を処理することを含んでもよい。水素の再パッシベーションを回復するために、ｐ－ＧａＮといったｐ型窒化ガリウム系材料の活性化が、横方向拡散を介して達成されることができ、またｐ－ＧａＮ層が、トンネル接合または電流拡散層（ｎ－ＧａＮ）によって埋め込まれており、活性化されることができる。これに従って、特定のデバイス層の設計は、コストおよび歩留まりといった製造パラメータに応じて、ＭＢＥまたはＭＯＣＶＤを選択することができる。

マイクロレンズ形成
モノリシックマイクロレンズは、開口作製の手順において使用され、また、特に、背面のモノリシックレンズは、曲面レンズの効果によりアパーチャ構造の位置に露光光を集光することができ、曲面レンズは、ＶＣＳＥＬ生産物における曲面の第２ＤＢＲミラーを形成する。

ＴＯ基板は、両面研磨された基板であることができ、これに従って、裏面のマイクロレンズパターンは、レンズの得られる位置および形状が半導体セクションの上面において開口部の位置に正確に合わせされることに役立つことができるように、位置決めされる。モノリシックマイクロレンズは、フォトレジスト（ＰＲ）のリフローおよびドライエッチングのプロセスを介して製造される。例えば、両面研磨のサファイア基板は、（０００１）配向の２インチウエハであってもよく、可能であれば、より大きな直径のウエハが使用されてもよい。具体的には、円形のＰＲディスクのアレイが、標準的なフォトリソグラフィー技術によって、研磨されたサファイア基板の裏側にパターン形成される。ＰＲパターンは、次いで、高温においてホットプレートを用いてベークされる。ＰＲの転移温度に達した後に、ＰＲパターンは、リフローを開始して、各パターンの中心が最も厚い状態の凸形状を形成する。次に、凸形状は、例えば誘導結合プラズマ（ＩＣＰ）システムを用いて、サファイア基板に転写される。最適化されたエッチング条件は、１ナノメートル未満の表面粗さを達成することができ、好ましくは、サファイアのエッチング表面は、０．１ｎｍから０．５ｎｍの表面粗さを有して、光学散乱および対応する光損失を避けることができる。

イオン注入
イオン注入は、ＧａＮ系層に電気的、光学的なアパーチャ（開口）を、これらのＧａＮ系層をアパーチャの外側において損傷させることにより、形成するために使用され、損傷したＧａＮ系材料は、もはや導電性ではない。この方法は、上面を平坦に保つことができ、アパーチャ領域と損傷領域との間に非常にわずかな屈折率ガイドを生成できる。損傷領域は、アパーチャ領域の注入されていない非注入材料の吸収値より高い吸収値を有することができ、また損傷領域には、しかしながら、キャビティ内において増加された光損失が提供されることができる。アルミニウム（Ａｌ）、ホウ素（Ｂ）などの重イオンが、イオン注入の手順に使用されることができる。イオン注入の基本的な発想は、導電性のアパーチャを生成することである。

透明導電層
イオン注入の後に、透明導電層が、デバイス層上にわたって積層される、または、トンネル接合用のＩＩＩ族窒化物の再成長が、イオン注入プロセスの有または無においてデバイス層上において実行される。ＩＴＯは、一般的に使用される透明な電流拡散層（電流スプレダー）として使用されることができる。ＩＴＯをＶＣＳＥに含めると、追加の吸収を引き起こし、しかし、この吸収は、ＩＴＯ層の辺りにおいて電磁波の強度を低くすることによって低減されることができる。トンネル接合といった代替アプローチが、電流を広げおよび光吸収を低くするために使用されることができる。

トンネルジャンクション
トンネル接合アプローチは、正孔キャリアがｎ型半導体を介してデバイスの活性層に注入されることを可能しており、何故なら、高濃度に添加されたｎ型領域と高濃度に添加されたｐ型領域との間の接合が、電子が逆バイアス下においてｐ型領域の価電子帯からｎ型領域の伝導帯にトンネルすることを可能にし、それによって伝導キャリアの型の変化を引き起こす。トンネリング確率はトンネリング距離に指数関数的に依存するので、高濃度に添加された領域が好ましく（～１０^１９／ｃｍ^３以上）効率的な動作のために薄い空乏幅を生成する。イオン注入によりアパーチャ構造を形成した後に、ｎ^＋＋／ｎ－ＧａＮ層（厚さ１０／５０ｎｍ）が、デバイス層の最上層のｐ^＋＋ＧａＮ層にエピタキシャルに再成長されて、トンネル接合および電流拡散層を形成する。

埋設トンネルジャンクション
埋め込みトンネル接合は、キャリア型変換器としてだけでなく、電流アパーチャとしても機能することができ、高濃度にドープされたｐ^＋＋／ｎ^＋＋層（厚さ１０／１０ｎｍ）の平面トンネル接合を成長することによって形成される；所望のアパーチャ位置に、ＴＯ基板のマイクロレンズを用いて、高濃度に添加された接合層上にマスクを形成する；マスクを用いて高濃度に添加された接合層をエッチングする。埋め込みトンネル接合は、必ずしも、電流アパーチャ（開口部）と組み合わされることではなく、電流アパーチャは、イオン注入によって形成されており、必要な場合に、電流アパーチャと結合されてもよい。

ＤＢＲミラー
本開示のＤＢＲミラーは、各々、反射ミラーを形成するために一緒に接合された交互の誘電体層を含み、光キャビティを形成するためにＶＣＳＥＬの上部および底部に配置される。誘電体ＤＢＲミラーは、例えば誘電体の４分の１波長の厚のＳｉＯ_２／Ｔａ_２Ｏ_５層を含むことができる。対の数は反射率に関係付けられ、また発光を促進するために、ＶＣＳＥＬのｐ側のＤＢＲミラーの反射率は、曲面の反射率より小さくことがある。

無指向性反射器（ＯＤＲ）
ＯＤＲは、光キャビティの外側に配置され、伝播路から漏れ出る光を反射することができる。ＯＤＲは、アノード電極とカソード電極との間にも配置され、潜在の汚染物質および直接接触からデバイス層を保護および／または不動態化するように機能する。

メタルパッド
金（Ａｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、インジウム（Ｉｎ）などの金属は、ＶＣＳＥＬの製造における金属パッドの材料として使用されることができる。金属層は、スパッタリング、蒸着、メッキによって形成されることができる。

用途

データセンタ
増加するクラウドコンピューティングおよびストリーミングサービスとのデータ通信の要求は、エッジ発光レーザおよびＶＣＳＥＬといった情報転送ハードウェアの需要を増加させ、情報転送ハードウェアは、データセンタ内のサーバにサーバデータ転送を提供する。データ通信の大部分では、ＶＣＳＥＬは、赤外線（ＩＲ）波長で動作する。前述の実施形態に従うＩＩＩ族窒化物ＶＣＳＥＬは、データセンタに関連付けられたデータ通信に使用されることができる。

照明
ＬＥＤといったＧａＮ系の光源は、住宅および自動車の照明に劇的な変化をもたらした。通信サービスに組み合わせる照明は、将来のスマートシティおよびスマートインフラストラクチャにおいて非常に望ましい。ＶＣＳＥＬは、ＬＥＤおよび端面発光レーザダイオードのより良い代替品となる可能性がある。前述の実施形態において開発された手順は、照明用途に適用可能なＶＣＳＥＬユニットを製造するために使用されることができる。

可視光通信
レーザ光は、光忠実度（ＬｉＦｉ）を介してデータ転送および通信アプリケーションに使用されることができる。ＩｏＴデバイスの急速な増加に伴って、データ伝送に関する需要は拡大し続けています。ＲＦスペクトルは飽和しつつあり、新しい周波数が、増え続ける需要に対応するために必要である。ＧａＮ系ＶＣＳＥＬを既存のＬＥＤアーキテクチャに採用することは、ＬＥＤアーキテクチャを端面発光レーザに置き換えるより簡単である。上述の実施形態によるＩＩＩ族窒化物ＶＣＳＥＬは、可視光通信に採用されることができる。

ニアアイディスプレイ
ニアアイディスプレイは、家庭用電化製品における次の大きな波となり、仮想現実（ＶＲ）および拡張現実（ＡＲ）のテクノロジーの基礎である。現在、マイクロＬＥＤはディスプレイの主な選択肢であり、しかしながら、現在のＶＣＳＥＬ研究の進歩は限られるにもかかわらず、ＶＣＳＥＬは、小型ディスプレイおよびニアアイディスプレイとして導入される可能性がある。ＶＣＳＥＬは、比較的低い光パワーを提供でき、この光パワーは、目の安全性、並びに、低い発散性および円対称性を維持することに便利であり、これは、追加の光学素子の数を減らすことができ、これ故に、デバイスのコンパクト化に至る。ＶＣＳＥＬの二次元（２Ｄ）アレイの集積は、端面発光レーザより簡単である。上述の実施形態によるＩＩＩ族窒化物ＶＣＳＥＬは、これらの用途に適用されることができる。

上記実施形態によれば、次のような効果が得られる。
２つの反射ミラーがＶＣＳＥＬキャビティを画定すると共にファブリペローフィルタがシングルモード動作に絞り込むために追加される状態で、過剰な回折損失無しで、十分に長いキャビティを使用すること、
十分な長さのキャビティおよび／またはＩＩＩ窒化物層上の電気コンタクトの配置のため、より良い熱管理を提供すること、
ＴＯ基板に接触を成すＧａＮテンプレートプラグによるデバイスのより良い熱伝導を提供すること、
サファイア上のＧａＮといった、高価ではなく大型テンプレート基板を使用すること。
アイランド状ＩＩＩ窒化物の使用により半導体層の無駄を最小限に抑えること。
製造における基板の除去および接合の手順を排除して、これによって生産パラメータを改善すること、および
ＥＬＯ技術の使用によりＶＣＳＥＬの製造に異種基板の使用を解放すること。
前述の実施形態に、性能の大幅な改善、製造コストの削減、および複雑な手順の排除を提供することを期待される。
前述の実施形態は、ＶＣＳＥＬにおけるファブリペローフィルタの集積を提案しており、これは、エピタキシャルラテラルオーバーグロースがデバイス層の結晶品質を改善することを可能にする。
ＧａＮ／サファイアに類似する構造を含むテンプレートＴＯ材料基板を使用することは、デバイス層が、エピタキシャルラテラルオーバーグロースの翼部（ウィング）上に成長されることを可能にし、これは、無欠陥または僅かな欠陥を、一般に、提供し、これ故に、高い結晶品質に至る。

側面１
垂直共振面発光レーザは、第１面と、前記第１面に反対側の第２面とを有する酸化物基板であって、前記第２面は曲面を含む、酸化物基板と、前記酸化物基板の前記第１面の上に配置される半導体セクションと、 前記半導体セクションと前記酸化物基板の前記第１面との間に配置されると共に、反射スペクトルを有する誘電体フィルタ層であって、前記反射スペクトルは、光学窓を提供するように構成される、誘電体フィルタ層と、第１分布ブラッグ反射器（ＤＢＲ）ミラーであって、前記半導体セクションは、前記誘電体フィルタ層と前記第１ＤＢＲミラーとの間に配置される、第１分布ブラッグ反射器（ＤＢＲ）ミラーと、前記酸化物基板の前記曲面に配置された第２ＤＢＲミラーであって、前記第１ＤＢＲミラー、前記半導体セクション、前記誘電体フィルタ層、前記酸化物基板、および前記第２ＤＢＲミラーは、第１軸方向に配列されて拡張キャビティを形成し、前記半導体セクションは、ｐ型ＩＩＩ族窒化物領域、ＩＩＩ族窒化物領域、および前記ｐ型ＩＩＩ族窒化物領域と前記ＩＩＩ族窒化物領域との間のＩＩＩ族窒化物活性領域を含み、前記ｐ型ＩＩＩ族窒化物領域、前記ＩＩＩ族窒化物活性領域、および前記ＩＩＩ族窒化物領域は、前記第１軸方向に配置され、前記ＩＩＩ族窒化物領域は、ｎ型ＩＩＩ族窒化物領域を含む、第２ＤＢＲミラーと、を備える。

側面２
側面１に係る垂直共振面発光レーザでは、前記誘電体フィルタ層は、前記第１軸方向に延びる貫通孔を有し、前記垂直共振面発光レーザは、更に、ＩＩＩ族窒化物テンプレートプラグを含み、前記ＩＩＩ族窒化物テンプレートプラグは、前記貫通孔に配置されると共に前記酸化物基板の前記第１面から前記半導体セクションへ前記貫通孔の内において延在する。

側面３
側面２に係る垂直共振面発光レーザでは、前記ＩＩＩ族窒化物テンプレートプラグは、前記貫通孔の内の埋設部と、前記半導体セクション内に突出する突出部とを有し、前記ＩＩＩ族窒化物テンプレートプラグの前記埋設部は、前記酸化物基板の前記第１面に接して配置される。

側面４
側面１から側面３のいずれか一側面に係る垂直共振面発光レーザでは、前記酸化物基板の前記曲面は中心線を有し、前記ＩＩＩ族窒化物テンプレートプラグと前記曲面の前記中心線とは、互いに位置ずれしている。

側面５
側面１から側面４のいずれか一側面に係る垂直共振面発光レーザでは、前記拡張キャビティの長さは、５０マイクロメートルを超える。

側面６
側面１から側面５のいずれか一側面に係る垂直共振面発光レーザにおいて、前記曲面は、５０マイクロメートルを超える曲率半径を有する。

側面７
側面１から側面６のいずれか一側面に係る垂直共振面発光レーザでは、前記第２ＤＢＲミラーは湾曲しており、前記第１ＤＢＲミラーは平面的であり、前記第１ＤＢＲミラーと前記第２ＤＢＲミラーとの間の距離は、５０マイクロメートルより大きい。

側面８
側面１から側面７のいずれか一側面に係る垂直共振面発光レーザでは、前記半導体セクションはメサ構造を含み、前記メサ構造は、ベース領域、および前記ベース領域の上に配置されたメサ領域を含み、前記垂直共振面発光レーザは、さらに、前記半導体セクションの上に配置される導電層であって、前記導電層の一部は、前記第１ＤＢＲミラーと前記半導体セクションとの間に配置される、導電層と、前記ＤＢＲミラーの外側の前記導電層の上に配置されると共に、前記導電層に接して配置される第１電極と、前記メサ構造の前記ベース領域の面に配置される第２電極と、を含む。

側面９
側面８に係る垂直共振面発光レーザでは、前記半導体セクションは、第１面と、前記半導体セクションの前記第１面に反対側の第２面とを有し、前記誘電体フィルタ層は、前記半導体セクションの前記第１面に配置され、前記導電層は、前記第２面に配置される。

側面１０
側面１から側面９のいずれか一側面に係る垂直共振面発光レーザにおいて、前記半導体セクションはアパーチャ構造を含み、前記アパーチャ構造は、前記第１軸方向に延在するアパーチャ領域と、前記アパーチャ領域を取り囲む分離領域とを含み、前記第１ＤＢＲミラー、前記アパーチャ領域、および前記第２ＤＢＲミラーは、前記ＩＩＩ族窒化物テンプレートプラグを通過しない軸に沿って配置される。

側面１１
側面１から側面１０のいずれか一側面に係る垂直共振面発光レーザでは、前記半導体セクションの合計の厚さは、０．５マイクロメートルを超える。

側面１２
側面１から側面１１のいずれか一側面態様の垂直共振面発光レーザでは、前記誘電体フィルタ層は、前記光学窓のための前記反射スペクトルを提供するように構成されたファブリペローフィルタを含む。

側面１３
側面１から側面１２のいずれか一側面に係る垂直共振面発光レーザでは、前記酸化物基板は、酸化アルミニウム、酸化亜鉛、または酸化ガリウムのうちの１つを含む。

側面１４
側面１から側面１３のいずれか一側面に係る垂直共振面発光レーザでは、前記第１ＤＢＲミラーは、前記第２ＤＢＲミラーの反射率よりも低い反射率を有する。

側面１５
側面１から側面１４のいずれか一側面による垂直共振面発光レーザでは、前記ＩＩＩ族窒化物活性領域は、光を生成するように構成される量子井戸構造を備え、前記光は、前記第１ＤＢＲミラーの第１反射スペクトル、前記第２ＤＢＲミラーの第２反射スペクトル、および前記誘電体フィルタ層の前記光学窓の内の波長を有する。

側面１６
垂直キャビティ面発光レーザを製造する方法は、出発ベースを準備することであって、前記出発ベースは、酸化物ベース、ＩＩＩ族窒化物テンプレートプラグ、および誘電体フィルタ層を含み、前記酸化物ベースは、第１面および前記酸化物ベースの前記第１面に反対側の第２面を有し、前記誘電体フィルタ層および前記ＩＩＩ族窒化物テンプレートプラグは、前記酸化物ベースの前記第１面の上に配置され、前記誘電体フィルタ層は反射スペクトルを有し、前記反射スペクトルは、光学窓を提供するように構成される、出発ベースを準備することと、前記誘電体フィルタ層の上において、前記ＩＩＩ族窒化物テンプレートプラグからＩＩＩ族窒化物領域を成長することと、前記ＩＩＩ族窒化物領域を成長させた後に、ｎ型ＩＩＩ族窒化物領域、ＩＩＩ族窒化物活性領域、およびｐ型ＩＩＩ族窒化物領域を含む半導体積層体を成長することと、曲面を有する酸化物基板を形成するように、前記酸化物ベースの前記第２面の上において前記酸化物ベースを加工することであって、前記曲面は、前記酸化物基板の第１面の反対側に配置される、前記酸化物ベースの前記第２面の上において前記酸化物ベースを加工することと、前記半導体積層体を成長した後に、前記酸化物基板の前記第１面の上に第１分布ブラッグ反射器（ＤＢＲ）積層体を形成することと、前記酸化物基板の前記曲面の上に第２ＤＢＲ積層体を形成することと、備える。

側面１７
側面１６に係る方法は、前記半導体積層体を成長させる前に、研磨またはエッチングのうちの少なくとも１つによって前記ＩＩＩ族窒化物領域を平坦化すること、さらに含む。

側面１８
側面１６または側面１７による方法は、前記半導体積層体を成長した後に、前記第１ＤＢＲ積層体を形成する前に、前記酸化物基板の前記第１面の上に導電層を堆積することと、前記導電層の上に第１電極を形成することと、をさらに含む。

側面１９
側面１６から側面１８のいずれか一側面に係る方法は、エッチングによって前記半導体積層体からメサ構造を生成して、前記ｎ型ＩＩＩ族窒化物領域のエッチング面を形成することであって、前記メサ構造は、前記ＩＩＩ族窒化物活性領域を含む、前記ｎ型ＩＩＩ族窒化物領域のエッチング面を形成すること、をさらに備える。

側面２０
側面１９に係る方法は、前記メサ構造の外側において前記ｎ型ＩＩＩ族窒化物領域の前記エッチング面の上に第２電極を形成すること、をさらに含む。

側面２１
側面１６から側面２０のいずれか一側面に係る方法では、前記半導体積層体は、トンネル接合または埋め込みトンネル接合のうちの１つをさらに含む。

側面２２
側面１６から側面２１のいずれか一側面に係る方法では、前記酸化物基板は、酸化アルミニウム、酸化亜鉛、または酸化ガリウムのうちの１つを含む。

側面２３
側面１６から側面２２のいずれか一側面に係る方法では、開始ベースを準備することは、前記酸化物ベースの前記第１面の上にＩＩＩ族窒化物層を堆積することと；前記ＩＩＩ窒化物層にパターン形成して前記ＩＩＩ族窒化物テンプレートプラグを形成することと；複数の誘電体層を堆積して、前記酸化物ベースの前記第１面および前記ＩＩＩ族窒化物テンプレートプラグを覆うことと；複数の前記誘電体層を処理して、前記ＩＩＩ族窒化物テンプレートプラグが前記誘電体フィルタ層のスルーホール内に配置されるように、前記誘電体フィルタ層を形成することであって、前記ＩＩＩ族窒化物テンプレートプラグは、前記誘電体フィルタ層の厚さよりも大きい高さを有する、前記誘電体フィルタ層を形成することと；を備える。

側面２４
側面２３に係る方法では、複数の前記誘電体層は、前記光学窓のために前記反射スペクトルを提供するように構成されたファブリペローフィルタを形成するように成長される。

側面２５
側面１６から側面２４のいずれか一側面に係る方法では、前記ＩＩＩ族窒化物領域は、エピタキシャルラテラルオーバースロースによって前記ＩＩＩ族窒化物テンプレートプラグから成長されて、ＩＩＩ族窒化物アイランドを形成する。

側面２６
側面２５に係る方法では、前記ＩＩＩ族窒化物アイランドは、前記ＩＩＩ族窒化物テンプレートプラグから前記誘電体フィルタ層の上面に沿って外側に延在し、前記誘電体フィルタ層の前記上面は１ナノメートル未満の粗さを有する。

側面２７
側面１６から側面２６のいずれか一側面に係る方法では、前記ＩＩＩ族窒化物活性領域は、量子井戸構造を形成するように成長され、前記量子井戸構造は、前記第１ＤＢＲ積層体の第１反射スペクトル、前記第２ＤＢＲ積層体の第２反射スペクトル、および前記誘電体フィルタ層の前記光学窓の内の波長を有する光を生成するように構成される。

側面２８
側面１６から側面２７のいずれか一側面に係る方法では、前記酸化物ベースの前記第２面の上において前記酸化物ベースを加工することは、パターン形成されたレジスト層を前記酸化物ベースの前記第２面において形成することと、パターン形成された前記レジスト層を熱処理して凸形状レジスト領域を形成することと、前記凸形状レジスト領域および前記酸化物ベースをエッチングすることによって前記凸形状レジスト領域の形状を前記酸化物ベースに転写することと、備え、前記凸形状レジスト領域および前記酸化物ベースをエッチングすることは、前記第１ＤＢＲ積層体および前記第２ＤＢＲ積層体を形成した後に、前記第２ＤＢＲ積層体と前記第１ＤＢＲ積層体との間の距離が５０μｍを超えるという条件を満たすように前記凸形状レジスト領域および前記酸化物基板のエッチングを停止する。

側面２９
側面１６から側面２８のいずれか一側面に係る方法では、前記曲面は、５０マイクロメートルを超える曲率半径を有する。

側面３０
側面１６から側面２９のいずれか一側面に係る方法は、前記半導体積層体を成長させた後に、また前記導電層を形成する前に、前記酸化物基板の前記第１面の上にレジスト膜を形成することと；前記酸化物基板の前記曲面を通して前記レジスト膜を照明して、前記レジスト膜からパターン形成されたマスクを生成することと；パターン形成された前記マスクを用いてイオン注入を実行して、アパーチャ領域と前記アパーチャ領域を囲む分離領域とを含むアパーチャ構造を形成することと、を含む。

本開示の原理をその好ましい実施形態において説明し図示してきたが、当業者であれば、本開示はそのような原理から逸脱することなく配置および詳細を変更できることが理解される。したがって、我々は、以下の特許請求の範囲の精神および範囲内にあるすべての修正および変形を主張する。

１１、１１ａ、１１ｂ、１１ｃ ＶＣＳＥＬ
１３、１９ 分布ブラッグ反射器（ＤＢＲ）
１５ 半導体セクション
１７ 誘電体フィルタ層
２３ ｐ型ＩＩＩ族窒化物領域
２５ ｎ型ＩＩＩ族窒化物領域
２７ ＩＩＩ窒化物活性領域
ＣＡＶ 光キャビティ
３１ アノード電極
３３ カソード電極
３５ 導電層
３７ メサ構造
Ａｘ１、Ａｘ２、Ａｘ３ 軸方向

Claims (29)

1. 垂直共振面発光レーザ（ＶＣＳＥＬ）であって、
   第１面と、前記第１面に反対側の第２面とを有する酸化物基板であって、前記第２面は曲面を含む、酸化物基板と、
   前記酸化物基板の前記第１面の上に配置される半導体セクションと、
   前記半導体セクションと前記酸化物基板の前記第１面との間に配置されると共に、反射スペクトルを有する誘電体フィルタ層であって、前記反射スペクトルは、光学窓を提供するように構成される、誘電体フィルタ層と、
   第１分布ブラッグ反射器（ＤＢＲ）ミラーであって、前記半導体セクションは、前記誘電体フィルタ層と前記第１ＤＢＲミラーとの間に配置される、第１ＤＢＲミラーと、
   前記酸化物基板の前記曲面に配置された第２ＤＢＲミラーであって、前記第１ＤＢＲミラー、前記半導体セクション、前記誘電体フィルタ層、前記酸化物基板、および前記第２ＤＢＲミラーは、第１軸方向に配列されて拡張キャビティを形成し、前記半導体セクションは、ｐ型ＩＩＩ族窒化物領域、ＩＩＩ族窒化物領域、および前記ｐ型ＩＩＩ族窒化物領域と前記ＩＩＩ族窒化物領域との間のＩＩＩ族窒化物活性領域を含み、前記ｐ型ＩＩＩ族窒化物領域、前記ＩＩＩ族窒化物活性領域、および前記ＩＩＩ族窒化物領域は、前記第１軸方向に配置され、前記ＩＩＩ族窒化物領域は、ｎ型ＩＩＩ族窒化物領域を含む、第２ＤＢＲミラーと、
   を備え、
   前記ＩＩＩ族窒化物活性領域からの光の波長は、前記第１ＤＢＲミラーの反射スペクトル、前記第２ＤＢＲミラーの反射スペクトル、及び前記誘電体フィルタ層の前記光学窓の内に配置される、
   垂直共振面発光レーザ。
2. 前記誘電体フィルタ層は、前記第１軸方向に延びる貫通孔を有し、
   前記垂直共振面発光レーザは、更に、ＩＩＩ族窒化物テンプレートプラグを含み、前記ＩＩＩ族窒化物テンプレートプラグは、前記貫通孔に配置されると共に、前記酸化物基板の前記第１面から前記半導体セクションへ前記貫通孔の内において延在する、
   請求項１に記載の垂直共振面発光レーザ。
3. 前記ＩＩＩ族窒化物テンプレートプラグは、前記貫通孔の内の埋設部と、前記半導体セクション内に突出する突出部とを有し、前記ＩＩＩ族窒化物テンプレートプラグの前記埋設部は、前記酸化物基板の前記第１面に接して配置される、
   請求項２に記載の垂直共振面発光レーザ。
4. 前記酸化物基板の前記曲面はマイクロレンズとして機能するように構成され、
   前記酸化物基板の前記曲面の前記マイクロレンズは中心線を有し、前記ＩＩＩ族窒化物テンプレートプラグと前記曲面の前記中心線とは、互いに位置ずれしている、
   請求項２又は請求項３に記載の垂直共振面発光レーザ。
5. 前記拡張キャビティの長さは、５０マイクロメートルを超える、
   請求項１から請求項３のいずれか一項に記載の垂直共振面発光レーザ。
6. 前記曲面は、５０マイクロメートルを超える曲率半径を有する、
   請求項１から請求項３のいずれか一項に記載の垂直共振面発光レーザ。
7. 前記第２ＤＢＲミラーは湾曲しており、前記第１ＤＢＲミラーは平面的であり、前記第１ＤＢＲミラーと前記第２ＤＢＲミラーとの間の距離は、５０マイクロメートルより大きい、
   請求項１から請求項３のいずれか一項に記載の垂直共振面発光レーザ。
8. 前記半導体セクションはメサ構造を含み、前記メサ構造は、ベース領域、および前記ベース領域の上に配置されたメサ領域を含み、
   前記垂直共振面発光レーザは、さらに、
   前記半導体セクションの上に配置される導電層であって、前記導電層の一部は、前記第１ＤＢＲミラーと前記半導体セクションとの間に配置される、導電層と、
   前記第１ＤＢＲミラーの外側の前記導電層の上に配置されると共に、前記導電層に接して配置される第１電極と、
   前記メサ構造の前記ベース領域の面に配置される第２電極と、
   を含む、
   請求項１から請求項３のいずれか一項に記載の垂直共振面発光レーザ。
9. 前記半導体セクションは、第１面と、前記半導体セクションの前記第１面に反対側の第２面とを有し、前記誘電体フィルタ層は、前記半導体セクションの前記第１面に配置され、前記導電層は、前記第２面に配置される、
   請求項８に記載の垂直共振面発光レーザ。
10. 前記半導体セクションはアパーチャ構造を含み、前記アパーチャ構造は、前記第１軸方向に延在するアパーチャ領域と、前記アパーチャ領域を取り囲む分離領域とを含み、前記第１ＤＢＲミラー、前記アパーチャ領域、および前記第２ＤＢＲミラーは、前記ＩＩＩ族窒化物テンプレートプラグを通過しない軸に沿って配置される、
    請求項２又は請求項３に記載の垂直共振面発光レーザ。
11. 前記半導体セクションの合計の厚さは、０．５マイクロメートルを超える、
    請求項１から請求項３のいずれか一項に記載の垂直共振面発光レーザ。
12. 前記誘電体フィルタ層は、前記光学窓のための前記反射スペクトルを提供するように構成されたファブリペローフィルタを含む、
    請求項１から請求項３のいずれか一項に記載の垂直共振面発光レーザ。
13. 前記酸化物基板は、酸化アルミニウム、酸化亜鉛、または酸化ガリウムのうちの１つを含む、
    請求項１から請求項３のいずれか一項に記載の垂直共振面発光レーザ。
14. 前記第１ＤＢＲミラーは、前記第２ＤＢＲミラーの反射率よりも低い反射率を有する、
    請求項１から請求項３のいずれか一項に記載の垂直共振面発光レーザ。
15. 前記ＩＩＩ族窒化物活性領域は、光を生成するように構成される量子井戸構造を備え、前記光は、前記第１ＤＢＲミラーの第１反射スペクトル、前記第２ＤＢＲミラーの第２反射スペクトル、および前記誘電体フィルタ層の前記光学窓の内の波長を有する、
    請求項１から請求項３のいずれか一項に記載の垂直共振面発光レーザ。
16. 垂直キャビティ型面発光レーザ（ＶＣＳＥＬ）を製造する方法であって、
    出発ベースを準備することであって、前記出発ベースは、酸化物ベース、ＩＩＩ族窒化物テンプレートプラグ、および誘電体フィルタ層を含み、前記酸化物ベースは、第１面および前記酸化物ベースの前記第１面に反対側の第２面を有し、前記誘電体フィルタ層および前記ＩＩＩ族窒化物テンプレートプラグは、前記酸化物ベースの前記第１面の上に配置され、前記ＩＩＩ族窒化物テンプレートプラグの下部は、前記誘電体フィルタ層の開口部に埋め込まれており、前記誘電体フィルタ層は反射スペクトルを有し、前記反射スペクトルは、光学窓を提供するように構成される、出発ベースを準備することと、
    前記誘電体フィルタ層の上において、前記ＩＩＩ族窒化物テンプレートプラグからＩＩＩ族窒化物領域を成長することと、
    前記ＩＩＩ族窒化物領域を成長させた後に、ｎ型ＩＩＩ族窒化物領域、ＩＩＩ族窒化物活性領域、およびｐ型ＩＩＩ族窒化物領域を含む半導体積層体を成長することと、
    曲面を有する酸化物基板を形成するように、前記酸化物ベースの前記第２面の上において前記酸化物ベースを加工することであって、前記曲面は、前記酸化物基板の第１面の反対側に配置される、前記酸化物ベースの前記第２面の上において前記酸化物ベースを加工することと、
    前記半導体積層体を成長した後に、前記酸化物基板の前記第１面の上に第１分布ブラッグ反射器（ＤＢＲ）積層体を形成することと、
    前記酸化物基板の前記曲面の上に第２ＤＢＲ積層体を形成することと、
    備え、
    前記ＩＩＩ族窒化物活性領域は、量子井戸構造を形成するように成長され、前記量子井戸構造は、前記第１ＤＢＲ積層体の第１反射スペクトル、前記第２ＤＢＲ積層体の第２反射スペクトル、および前記誘電体フィルタ層の前記光学窓の内の波長を有する光を生成するように構成される、
    方法。
17. 前記半導体積層体を成長させる前に、研磨またはエッチングのうちの少なくとも１つによって前記ＩＩＩ族窒化物領域を平坦化すること、さらに含む、
    請求項１６に記載の方法。
18. 前記半導体積層体を成長した後に、前記第１ＤＢＲ積層体を形成する前に、前記酸化物基板の前記第１面の上に導電層を堆積することと、
    前記導電層の上に第１電極を形成することと、
    をさらに含む、
    請求項１６または請求項１７に記載の方法。
19. エッチングによって前記半導体積層体からメサ構造を生成して、前記ｎ型ＩＩＩ族窒化物領域のエッチング面を形成することであって、前記メサ構造は、前記ＩＩＩ族窒化物活性領域を含む、前記ｎ型ＩＩＩ族窒化物領域のエッチング面を形成すること、をさらに備える、
    請求項１６または請求項１７に記載の方法。
20. 前記メサ構造の外側において前記ｎ型ＩＩＩ族窒化物領域の前記エッチング面の上に第２電極を形成すること、をさらに含む、
    請求項１９に記載の方法。
21. 前記半導体積層体は、トンネル接合または埋め込みトンネル接合のうちの１つをさらに含む、
    請求項１６または請求項１７に記載の方法。
22. 前記酸化物基板は、酸化アルミニウム、酸化亜鉛、または酸化ガリウムのうちの１つを含む、
    請求項１６または請求項１７に記載の方法。
23. 開始ベースを準備することは、
    前記酸化物ベースの前記第１面の上にＩＩＩ族窒化物層を堆積することと、
    前記ＩＩＩ族窒化物層にパターン形成して前記ＩＩＩ族窒化物テンプレートプラグを形成することと、
    複数の誘電体層を堆積して、前記酸化物ベースの前記第１面および前記ＩＩＩ族窒化物テンプレートプラグを覆うことと、
    複数の前記誘電体層を処理して、前記ＩＩＩ族窒化物テンプレートプラグが前記誘電体フィルタ層のスルーホール内に配置されるように、前記誘電体フィルタ層を形成することであって、前記ＩＩＩ族窒化物テンプレートプラグは、前記誘電体フィルタ層の厚さよりも大きい高さを有する、前記誘電体フィルタ層を形成することと、
    を備える、
    請求項１６または請求項１７に記載の方法。
24. 複数の前記誘電体層は、前記光学窓のために前記反射スペクトルを提供するように構成されたファブリペローフィルタを形成するように成長される、
    請求項２３に記載の方法。
25. 前記ＩＩＩ族窒化物領域は、エピタキシャルラテラルオーバースロースによって前記ＩＩＩ族窒化物テンプレートプラグから成長されて、ＩＩＩ族窒化物アイランドを形成する、
    請求項１６または請求項１７に記載の方法。
26. 前記ＩＩＩ族窒化物アイランドは、前記ＩＩＩ族窒化物テンプレートプラグから前記誘電体フィルタ層の上面に沿って外側に延在し、前記誘電体フィルタ層の前記上面は１ナノメートル未満の粗さを有する、
    請求項２５に記載の方法。
27. 前記酸化物ベースの前記第２面の上において前記酸化物ベースを加工することは、
    パターン形成されたレジスト層を前記酸化物ベースの前記第２面において形成することと、
    パターン形成された前記レジスト層を熱処理して凸形状レジスト領域を形成することと、
    前記凸形状レジスト領域および前記酸化物ベースをエッチングすることによって前記凸形状レジスト領域の形状を前記酸化物ベースに転写することと、
    備え、
    前記凸形状レジスト領域および前記酸化物ベースをエッチングすることは、前記第１ＤＢＲ積層体および前記第２ＤＢＲ積層体を形成した後に、前記第２ＤＢＲ積層体と前記第１ＤＢＲ積層体との間の距離が５０μｍを超えるという条件を満たすように前記凸形状レジスト領域および前記酸化物基板のエッチングを停止する、
    請求項１６または請求項１７に記載の方法。
28. 前記曲面は、５０マイクロメートルを超える曲率半径を有する、
    請求項１６または請求項１７に記載の方法。
29. 前記半導体積層体を成長させた後に、また前記導電層を形成する前に、前記酸化物基板の前記第１面の上にレジスト膜を形成することと、
    前記酸化物基板の前記曲面を通して前記レジスト膜を照明して、前記レジスト膜からパターン形成されたマスクを生成することと、
    パターン形成された前記マスクを用いてイオン注入を実行して、アパーチャ領域と前記アパーチャ領域を囲む分離領域とを含むアパーチャ構造を形成することと、
    をさらに備える、
    請求項１８に記載の方法。