JP7797589B2 - 方法、装置、及び、コンピュータプログラム - Google Patents

Description

［関連出願の相互参照］
本特許出願は、２０１９年３月１日に出願された米国仮特許出願第ＵＳ６２／８１２，２８２号、ならびに２０１９年３月１２日に出願された米国仮特許出願第ＵＳ６２／８１７，４９８号、ならびに２０１９年３月２７日に出願された米国仮特許出願第ＵＳ６２／８２５，００５号、ならびに２０１９年５月３１日に出願された国際特許出願ＰＣＴ／ＥＰ２０１９／０６４２２４号の優先権を主張するものである。

本出願（開示）の実施形態は、一般的には画像処理の分野に関し、より具体的には変換フラグシグナリングに関するものである。変換ツリーや変換ユニットの構文要素で提示され、互いの構文要素および他の利用可能な構文要素に応じてシグナリングすることができるＣＢＦフラグが開示された。

ビデオコーディング（ビデオエンコーディングおよびデコーディング）は、例えば、放送デジタルＴＶ、インターネットおよびモバイルネットワークを介したビデオ送信、またはビデオチャット、ビデオ会議、ＤＶＤおよびブルーレイディスク、ビデオコンテンツの取得および編集システム、セキュリティアプリケーションのカムコーダー等のリアルタイムの会話型アプリケーションといった、広範なデジタルビデオアプリケーションで使用される。

比較的短いビデオを描画するのであっても、必要とされるビデオデータの量は、かなりのものであり得、その結果、限定的な帯域幅容量を有する通信ネットワークを介してデータがストリームされるかまたは別の形で通信されることになる場合に困難が生じる場合がある。従って、ビデオデータは一般に、現代の遠隔通信ネットワークを介して通信される前に圧縮される。ビデオのサイズは、メモリリソースが限定的である場合があるので、ビデオがストレージデバイス上に保存される場合にも問題となり得る。ビデオ圧縮デバイスは、しばしば、ソースにおけるソフトウェアおよび／またはハードウェアを用いて、送信または保存の前にビデオデータをコードし、それによりデジタルビデオイメージを表現するのに必要なデータの量を低減させる。その後、圧縮データは、デスティネーションにおいて、ビデオデータをデコードするビデオ解凍デバイスによって受信される。限定的なネットワークリソースおよび増大し続ける高ビデオ品質の需要に鑑みて、画像品質をほとんどから全く犠牲にせずに圧縮比を改善する、改善された圧縮および解凍技術が望まれている。

本開示の実施形態は、独立請求項によるエンコーディングおよびデコーディングのための装置および方法を提供する。

前述の目的および他の目的が、独立請求項の主題によって達成される。従属請求項、明細書および図から、さらなる実装形式が明らかになる。

本発明の第１の態様による方法は、本発明の第３の態様による装置によって実行することができる。本発明の第３の態様による方法のさらなる特徴および実施形態は、本発明の第１の態様による装置の特徴および実施形態に対応する。

本発明の第４の態様による方法は、本発明の第２の態様による装置によって実行することができる。本発明の第４の態様による方法のさらなる特徴および実施形態は、本発明の第２の態様による装置の特徴および実施形態に対応する。

第５の態様によると、本発明は、プロセッサとメモリを含む、ビデオストリームをデコードするための装置に関する。メモリは、第１の態様による方法をプロセッサに実行させる命令を格納している。

第６の態様によると、本発明は、プロセッサとメモリを含む、ビデオストリームをエンコードするための装置に関する。メモリは、第２の態様による方法をプロセッサに実行させる命令を格納している。

第７の態様によると、実行されるとビデオデータをコード化するように構成された１つまたは複数のプロセッサを引き起こす命令をその上に記憶したコンピュータ読み取り可能な記憶媒体が提案される。命令は、１つまたは複数のプロセッサに、第１の態様または第２の態様、または第１の態様または第２の態様の任意の可能な実施形態による方法を実行させる。

第８の態様によると、本発明は、コンピュータ上で実行されたときに、第１の態様または第２の態様、または第１の態様または第２の態様の任意の可能な実施形態による方法を実行するためのプログラムコードを含むコンピュータプログラムに関する。

より詳細的に、本開示は、デコーディング装置またはエンコーディング装置により実施されるビデオコーディング方法を提供し、当該方法は、
ビットストリームを取得する段階を備え、
前記ビットストリームは、変換ユニット構文を備える、
前記変換ユニット構文に従って、現在の変換ユニットまたは前記現在の変換ユニット内の現在のサブ変換ユニットに対応するクロマブロックに対する少なくとも２つのクロマＣＢＦフラグ（クロマコード化ブロックフラグ）の値を取得する段階を備え、少なくとも前記２つのクロマＣＢＦフラグのうちの１つのクロマＣＢＦフラグは、対応するブロックが対応する色平面に残差を有するかどうかを指定する、
少なくとも、コーディングユニットＣＢＦフラグの値、ｃｕ＿ｃｂｆフラグの値、および少なくとも前記２つのクロマＣＢＦフラグの値に基づいて、ルマＣＢＦフラグの値を導出する段階
を備える、方法。

従って、本開示の実施形態では、コーディング効率を向上させ、ＣＢＦフラグシグナリングの統一的なメカニズムを提案する。従って、ＣＢＦフラグのシグナリングの統一的なメカニズムが提案されている。

さらに、ＣＢＦフラグとサブ変換ユニット区分化ツールの関係から、ビットストリームの冗長性を除去することができる。

上述した方法において、ルマＣＢＦフラグの値は、現在の変換ユニット内の現在のサブ変換ユニットの位置に基づいてさらに導出されてよい。

上述した方法において、変換ユニット構文は、少なくとも２つのクロマＣＢＦフラグを備えてよく、変換ユニット構文に従って、少なくとも２つのクロマＣＢＦフラグの値を取得する段階は、変換ユニット構文から少なくとも２つのクロマＣＢＦフラグの値を取得する段階を備えてよい。

上記で定義した方法において、ルマＣＢＦフラグはｔｕ＿ｃｂｆ＿ｌｕｍａフラグであってよい。

上記で定義した方法において、変換ユニット構文において、変換ユニットの構文要素は、
ブロック全体にシグナリングされてよく、または
インターブロックのサブブロック変換（ＳＢＴ）で取得された複数のサブ変換ユニットにシグナリングされてよく、または
最大変換ユニットサイズの制限を満たすようにシグナリングされてよい。

上記で定義した方法において、現在の変換ユニットまたは現在のサブ変換ユニットは、２つのクロマＣＢＦフラグを含み、各クロマ平面に対してそれぞれ１つのフラグを持ってよい。

上記で定義した方法において、ルマＣＢＦフラグの値は、ｃｕ＿ｃｂｆフラグの値と、現在の変換ユニットに対応する２つのクロマＣＢＦフラグの値とに基づいて導出されてよい。

上記で定義した方法において、現在の変換ユニットがサブ変換ユニットに分割されていない場合、ビットストリームでｃｕ＿ｃｂｆフラグがシグナリングされてよく、ｃｕ＿ｃｂｆフラグの値が１に等しくてよく、ｔｕ＿ｃｂｆ＿ｃｂフラグの値が０であってよく、ｔｕ＿ｃｂｆ＿ｃｒフラグの値が０であってよく、次に現在の変換ユニットの前記ｔｕ＿ｃｂｆ＿ｌｕｍａフラグの値が１に導出されてよい。

上記で定義した方法において、変換ユニット構文に対応する変換ユニット構文表が以下の表に従ってシグナリングされてよい。

上述した方法において、変換ユニット構文に対応する変換ユニット構文表が以下の表に従ってシグナリングされてよい。

上述した方法において、現在の変換ユニットがサブブロック変換（ＳＢＴ）によって分割されている場合、非ゼロのＣＢＦフラグを許容する前記サブ変換ユニットの前記ｔｕ＿ｃｂｆ＿ｌｕｍａフラグの値は、以下の条件に従って導出されてよい：
前記ｃｕ＿ｃｂｆフラグの値が１であり、前記ｔｕ＿ｃｂｆ＿ｃｂフラグの値が０であり、前記ｔｕ＿ｃｂｆ＿ｃｒフラグの値が０であり、次に前記現在のサブ変換ユニットの前記ｔｕ＿ｃｂｆ＿ｌｕｍａフラグの値は１であると導出される。

上述した方法において、変換ユニット構文に対応する変換ユニット構文表が以下の表に従ってシグナリングされてよい。

上述した方法において、変換ユニット構文に対応する変換ユニット構文表が以下の表に従ってシグナリングされてよい。

上述した方法において、変換ユニット構文に対応する変換ツリー構文表が以下の表に従ってシグナリングされてよい：
ここで、変換ツリー構文表に対応するコーディングユニット構文表は、以下の表に従ってシグナリングされてよい：

上述した方法において、ｔｒｅｅＴｙｐｅは、ＳＩＮＧＬＥ＿ＴＲＥＥに等しくてよい。

上述した方法において、ルマＣＢＦフラグがｔｕ＿ｃｂｆ＿ｌｕｍａフラグであってよく、ｔｕ＿ｃｂｆ＿ｌｕｍａ［ｘ０］［ｙ０］の値が存在しない場合、前記ｔｕ＿ｃｂｆ＿ｌｕｍａ［ｘ０］［ｙ０］の値は、以下の条件に従って導出されてよい。

上述した方法において、ルマＣＢＦフラグがｔｕ＿ｃｂｆ＿ｌｕｍａフラグであってよく、ｔｕ＿ｃｂｆ＿ｌｕｍａ［ｘ０］［ｙ０］の値が存在しない場合、前記ｔｕ＿ｃｂｆ＿ｌｕｍａ［ｘ０］［ｙ０］の値は、以下の条件に従って導出されてよい。

上述した方法において、１に等しいｔｕ＿ｃｂｆ＿ｌｕｍａ［ｘ０］［ｙ０］は、ルマ変換ブロックが０に等しくない１つまたは複数の変換係数レベルを含むことを指定してよく、配列インデックスｘ０、ｙ０は、画像の左上のルマサンプルに対する、考慮された変換ブロックの左上のルマサンプルの位置（ｘ０，ｙ０）を指定してよい、変換係数レベルは、変換係数値の計算のためにスケーリングする前の前記デコーディング処理において、特定の２次元周波数インデックスに関連する値を表す整数量であってよい。

本開示は、上述した方法を実行するための処理回路を含むエンコーダをさらに提供する。

本開示は、上述した方法を実行するための処理回路を含むデコーダをさらに提供する。

本開示は、上述した方法を実行するためのプログラムコードを含むコンピュータプログラム製品をさらに提供する。

本開示はさらに、デコーダまたはエンコーダを提供する。当該デコーダまたはエンコーダは、１つまたは複数のプロセッサと、プロセッサに結合され、プロセッサによる実行のためのプログラミングを格納する非一時的コンピュータ可読記憶媒体であって、プログラミングは、プロセッサによって実行されると、上述した方法を実行するようにデコーダを構成する、非一時的コンピュータ可読記憶媒体とを備える。

本開示はさらにエンコーダを提供する。当該エンコーダは、ビットストリームを取得する取得ユニットを備え、ビットストリームは、変換ユニット構文を含んでいる、取得ユニットは、前記変換ユニット構文に従って、現在の変換ユニットまたは現在の変換ユニット内の現在のサブ変換ユニットに対応するクロマブロックに対する少なくとも２つのクロマＣＢＦフラグ（クロマコード化ブロックフラグ）の値を取得するように構成され、少なくとも２つのクロマＣＢＦフラグのうちの１つのクロマＣＢＦフラグは、対応するブロックが対応する色平面に残差を有するかどうかを指定する、少なくともコーディングユニットＣＢＦフラグの値、ｃｕ＿ｃｂｆフラグの値、および少なくとも２つのクロマＣＢＦフラグの値に基づいて、ルマＣＢＦフラグの値を導出する導出ユニットを備える。

本開示はさらにデコーダを提供する。当該デコーダは、ビットストリームを取得する取得ユニットを備え、ビットストリームは、変換ユニット構文を含んでいる、取得ユニットは、前記変換ユニット構文に従って、現在の変換ユニットまたは現在の変換ユニット内の現在のサブ変換ユニットに対応するクロマブロックに対する少なくとも２つのクロマＣＢＦフラグ（クロマコード化ブロックフラグ）の値を取得するように構成され、少なくとも２つのクロマＣＢＦフラグのうちの１つのクロマＣＢＦフラグは、対応するブロックが対応する色平面に残差を有するかどうかを指定する、少なくともコーディングユニットＣＢＦフラグの値、ｃｕ＿ｃｂｆフラグの値、および少なくとも２つのクロマＣＢＦフラグの値に基づいて、ルマＣＢＦフラグの値を導出する導出ユニットを備える。

上述したデコーダにおいて、ルマＣＢＦフラグの値は、現在の変換ユニット内の現在のサブ変換ユニットの位置に基づいてさらに導出されてよい。

上述したデコーダにおいて、変換ユニット構文は、少なくとも２つのクロマＣＢＦフラグを備えてよく、変換ユニット構文に従って、少なくとも２つのクロマＣＢＦフラグの値を取得する段階は、変換ユニット構文から少なくとも２つのクロマＣＢＦフラグの値を取得する段階を備える。

上述したデコーダにおいて、ルマＣＢＦフラグはｔｕ＿ｃｂｆ＿ｌｕｍａフラグであってよい。

上述したデコーダにおいて、変換ユニット構文において、変換ユニットの構文要素は、
ブロック全体にシグナリングされてよく、または
インターブロックのサブブロック変換（ＳＢＴ）で取得された複数のサブ変換ユニットにシグナリングされてよく、または
最大変換ユニットサイズの制限を満たすようにシグナリングされてよい。

上述したデコーダにおいて、現在の変換ユニットまたは現在のサブ変換ユニットは、２つのクロマＣＢＦフラグを含み、各クロマ平面に対してそれぞれ１つのフラグを持ってよい。

上述したデコーダにおいて、ルマＣＢＦフラグの値は、ｃｕ＿ｃｂｆフラグの値と、現在の変換ユニットに対応する２つのクロマＣＢＦフラグの値とに基づいて導出されてよい。

上述したデコーダにおいて、現在の変換ユニットがサブ変換ユニットに分割されていない場合、ビットストリームでｃｕ＿ｃｂｆフラグがシグナリングされ、ｃｕ＿ｃｂｆフラグの値が１に等しく、ｔｕ＿ｃｂｆ＿ｃｂフラグの値が０であって、ｔｕ＿ｃｂｆ＿ｃｒフラグの値が０であって、次に現在の変換ユニットの前記ｔｕ＿ｃｂｆ＿ｌｕｍａフラグの値が１に導出されてよい。

上述したデコーダにおいて、変換ユニット構文に対応する変換ユニット構文表が以下の表に従ってシグナリングされてよい。

上述したデコーダにおいて、変換ユニット構文に対応する変換ユニット構文表が以下の表に従ってシグナリングされてよい。

上述したデコーダにおいて、現在の変換ユニットがサブブロック変換（ＳＢＴ）によって分割されている場合、非ゼロのＣＢＦフラグを許容する前記サブ変換ユニットの前記ｔｕ＿ｃｂｆ＿ｌｕｍａフラグの値は、以下の条件に従って導出されてよい：
前記ｃｕ＿ｃｂｆフラグの値が１であり、前記ｔｕ＿ｃｂｆ＿ｃｂフラグの値が０であり、前記ｔｕ＿ｃｂｆ＿ｃｒフラグの値が０であり、次に前記現在のサブ変換ユニットの前記ｔｕ＿ｃｂｆ＿ｌｕｍａフラグの値は１であると導出される。

上述したデコーダにおいて、変換ユニット構文に対応する変換ユニット構文表が以下の表に従ってシグナリングされてよい。

上述したデコーダにおいて、変換ユニット構文に対応する変換ユニット構文表が以下の表に従ってシグナリングされてよい。

上述したデコーダにおいて、変換ユニット構文に対応する変換ツリー構文表が以下の表に従ってシグナリングされてよい：
ここで、変換ツリー構文表に対応するコーディングユニット構文表は、以下の表に従ってシグナリングされてよい：

上述したデコーダにおいて、ｔｒｅｅＴｙｐｅは、ＳＩＮＧＬＥ＿ＴＲＥＥに等しくてよい。

上述したデコーダにおいて、ルマＣＢＦフラグがｔｕ＿ｃｂｆ＿ｌｕｍａフラグであってよく、ｔｕ＿ｃｂｆ＿ｌｕｍａ［ｘ０］［ｙ０］の値が存在しない場合、前記ｔｕ＿ｃｂｆ＿ｌｕｍａ［ｘ０］［ｙ０］の値は、以下の条件に従って導出されてよい。

上述したデコーダにおいて、ルマＣＢＦフラグがｔｕ＿ｃｂｆ＿ｌｕｍａフラグであってよく、ｔｕ＿ｃｂｆ＿ｌｕｍａ［ｘ０］［ｙ０］の値が存在しない場合、前記ｔｕ＿ｃｂｆ＿ｌｕｍａ［ｘ０］［ｙ０］の値は、以下の条件に従って導出されてよい。

上述したデコーダにおいて、１に等しいｔｕ＿ｃｂｆ＿ｌｕｍａ［ｘ０］［ｙ０］は、ルマ変換ブロックが０に等しくない１つまたは複数の変換係数レベルを含むことを指定してよく、配列インデックスｘ０、ｙ０は、画像の左上のルマサンプルに対する、考慮された変換ブロックの左上のルマサンプルの位置（ｘ０，ｙ０）を指定してよい、変換係数レベルは、変換係数値の計算のためにスケーリングする前の前記デコーディング処理において、特定の２次元周波数インデックスに関連する値を表す整数量であってよい。

１つまたは複数の実施形態の詳細は、添付図面および以下の説明に記載されている。他の特徴、目的、および利点が、本明細書、図面、および特許請求の範囲から明らかになるであろう。

以下において、本発明の実施形態は、添付の図および図面を参照してより詳細に説明される。

本発明の実施形態を実装するように構成されるビデオコーディングシステムの一例を示すブロック図である。

本発明の実施形態を実装するように構成されるビデオコーディングシステムの別の例を示すブロック図である。

本発明の実施形態を実装するように構成されるビデオエンコーダの一例を示すブロック図である。

本発明の実施形態を実装するように構成されるビデオデコーダの例示的な構造を示すブロック図である。

エンコーディング装置またはデコーディング装置の一例を示すブロック図である。

エンコーディング装置またはデコーディング装置の別の例を示すブロック図である。

ＣＢＦフラグのシグナリング方法の一実施形態を示すブロック図である。

本開示によるデコーディング装置またはエンコーディング装置が実施するコーディング方法のフローチャートを示す図である。

本開示によるエンコーダの一例を模式的に示す図である。

本開示によるデコーダの一例を模式的に示す図である。

図６と同様のブロック図である。

以下、別途明示的に指定されていない限り、同一の参照符号は、同一または少なくとも機能的に等価な特徴を指す。

以下の説明では、本開示の一部を形成し、例として、本発明の実施形態の具体的態様または本発明の実施形態が使用され得る具体的態様を示す添付の図面を参照する。本発明の実施形態は他の態様で使用されてもよく、図に示されない構造的または論理的変化を含んでもよいことが理解される。従って、以下の詳細な説明は、制限的な意味で解釈されるべきではなく、本発明の範囲は、添付の特許請求の範囲によって定義される。

例えば、説明された方法に関連する開示は、方法を実行するように構成されている対応するデバイスまたはシステムにも当てはまり得、逆もまた同様であることが理解される。例えば、特定の方法のステップのうちの１つまたは複数が説明される場合、対応するデバイスは、説明された１つまたは複数の方法のステップ（例えば、上記１つまたは複数のステップを実行する１つのユニット、または、それぞれ複数のステップのうちの１つまたは複数を実行する複数のユニット）を実行するために、１つまたは複数のユニットが明示的に説明もまたは図面に示しもされていない場合であっても、そのような１つまたは複数のユニット、例えば、機能ユニットを含んでよい。他方で、例えば、特定の装置が１つまたは複数のユニット、例えば、機能ユニットに基づいて説明される場合、対応する方法は、上記１つまたは複数のユニットの機能を実行するために、１つまたは複数のステップが明示的に説明もまたは図面に示しもされていない場合であっても、そのような１つのステップ（例えば、１つまたは複数のユニットの機能を実行する１つのステップ、またはそれぞれ複数のユニットのうちの１つまたは複数の機能を実行する複数のステップ）を含んでよい。さらに、別途特に注記されない限り、本明細書で説明する様々な例示的な実施形態および／または態様の特徴が互いに組み合わされ得ることが理解される。

ビデオコーディングは典型的には、ビデオまたはビデオシーケンスを形成する一連の画像の処理を指す。「画像」という用語の代わりに、「フレーム」または「イメージ」という用語がビデオコーディングの分野での同義語として用いられる場合がある。ビデオコーディング（または一般的にコーディング）は、ビデオエンコーディングおよびビデオデコーディングの２つの部分を含む。ビデオエンコーディングは、ソース側で実行され、典型的には、（より効率的な保存および／または送信のために）ビデオ画像を表現するために要求されるデータ量を低減させるように、元のビデオ画像を処理（例えば、圧縮による）することを含む。ビデオデコーディングは、デスティネーション側で実行され、典型的には、ビデオ画像を再構成するように、エンコーダと比較して逆の処理を含む。ビデオ画像（または一般に画像）の「コーディング」に言及する実施形態は、ビデオ画像またはそれぞれのビデオシーケンスの「エンコーディング」または「デコーディング」に関すると理解されるものとする。エンコーディング部分とデコーディング部分との組み合わせは、コーデック（コーディングおよびデコーディング）とも称される。

無損失ビデオコーディングの場合、元のビデオ画像を再構成でき、すなわち、再構成されたビデオ画像は元のビデオ画像と同じ品質である（保存中または送信中に伝送損失またはその他のデータ損失がないと仮定）。不可逆ビデオコーディングの場合、ビデオ画像を表現するデータ量を低減するために、例えば量子化によるさらなる圧縮が実行されるが、これはデコーダにおいて完全には再構成できない、すなわち、再構成されたビデオ画像の品質は、元のビデオ画像の品質に比較して低下または劣化する。

いくつかのビデオコーディング規格は、「不可逆ハイブリッドビデオコーデック」のグループに属する（すなわち、サンプル領域における空間的および時間的予測と、変換領域における量子化を適用するための２Ｄ変換コーディングとを組み合わせる）。ビデオシーケンスの各画像は、典型的には、非重複ブロックのセットへと区分化され、コーディングは、典型的には、ブロックレベルで実行される。換言すれば、エンコーダにおいて、ビデオは、例えば、空間的（画像内）予測および／または時間的（画像間）予測を使用して予測ブロックを生成し、現在のブロック（現在処理されている／処理されることになるブロック）から予測ブロックを減算して残差ブロックを取得し、残差ブロックを変換するとともに変換領域における残差ブロックを量子化して、送信されることになるデータ量を低減（圧縮）することによって、典型的にはブロック（ビデオブロック）レベルで処理される、すなわちエンコードされ、一方で、デコーダにおいて、現在のブロックを表現のために再構成するために、エンコーダと比較して逆の処理がエンコードまたは圧縮されたブロックに適用される。さらに、エンコーダがデコーダの処理ループを繰り返すことにより、後続のブロックの処理のために、すなわちコーディングのために、両方が同一の予測（例えば、イントラおよびインター予測）および／または再構成物を生成することになる。

以下、ビデオコーディングシステム１０、ビデオエンコーダ２０、およびビデオデコーダ３０の実施形態が、図１～図３に基づいて説明される。

図１Ａは、本願の技術を使用し得る例示的なコーディングシステム１０、例えばビデオコーディングシステム１０（または略してコーディングシステム１０）を示す概略ブロック図である。ビデオコーディングシステム１０のビデオエンコーダ２０（または略してエンコーダ２０）およびビデオデコーダ３０（または略してデコーダ３０）は、本願において説明される様々な例に従って技術を実行するように構成され得るデバイスの例を表す。

図１Ａに示すように、コーディングシステム１０は、エンコード済みの画像データ２１を、例えば、このエンコード済みの画像データをデコードするためにデスティネーションデバイス１４に提供する（１３）ように構成されているソースデバイス１２を備える。

ソースデバイス１２は、エンコーダ２０を備え、加えて、すなわち任意選択で、画像ソース１６と、プリプロセッサ（または前処理ユニット）１８、例えば画像プリプロセッサ１８と、通信インタフェースまたは通信ユニット２２とを備えてよい。

画像ソース１６は、任意の種類の画像捕捉デバイス、例えば、現実世界の画像を捕捉するカメラ、および／または、任意の種類の画像生成デバイス、例えば、コンピュータアニメーション化画像を生成するコンピュータグラフィックプロセッサ、または、現実世界の画像、コンピュータ生成画像（例えば、スクリーンコンテンツ、仮想現実（ＶＲ）画像）、および／またはそれらの任意の組み合わせ（例えば、拡張現実（ＡＲ）画像）を取得および／または提供する任意の種類の他のデバイスを含むかまたはそれらのデバイスであってよい。画像ソースは、上述の画像の任意のものを保存する任意の種類のメモリまたはストレージであってよい。

プリプロセッサ１８および前処理ユニット１８によって実行される処理と区別するように、画像または画像データ１７は、生画像または生画像データ１７とも称され得る。

プリプロセッサ１８は、（生）の画像データ１７を受信するとともに、画像データ１７に対して前処理を実行して、前処理済みの画像１９または前処理済みの画像データ１９を取得するように構成されている。プリプロセッサ１８によって実行される前処理は、例えば、トリミング、色フォーマット変換（例えば、ＲＧＢからＹＣｂＣｒ）、色補正、またはノイズ除去を含んでよい。前処理ユニット１８は任意選択のコンポーネントでもよいことが理解できる。

ビデオエンコーダ２０は、前処理済みの画像データ１９を受信するとともに、エンコード済みの画像データ２１を提供するように構成されている（さらなる詳細は、例えば図２に基づいて下記で説明される）。

ソースデバイス１２の通信インタフェース２２は、通信チャネル１３を介して、エンコード済みの画像データ２１を受信するとともに、エンコード済みの画像データ２１（またはその任意のさらなる処理バージョン）を、保存または直接の再構成のために、別のデバイス、例えばデスティネーションデバイス１４または任意の他のデバイスに送信するよう構成されてよい。

デスティネーションデバイス１４は、デコーダ３０（例えばビデオデコーダ３０）を備え、加えて、すなわち任意選択で、通信インタフェースまたは通信ユニット２８と、ポストプロセッサ３２（または後処理ユニット３２）と、ディスプレイデバイス３４とを備えてよい。

デスティネーションデバイス１４の通信インタフェース２８は、エンコード済みの画像データ２１（またはその任意のさらなる処理バージョン）を、例えばソースデバイス１２から直接または任意の他のソース、例えばストレージデバイス、例えばエンコード済みの画像データストレージデバイスから受信するとともに、エンコード済みの画像データ２１をデコーダ３０に提供するように構成されている。

通信インタフェース２２および通信インタフェース２８は、ソースデバイス１２とデスティネーションデバイス１４との間で、直接的な通信リンク、例えば、直接的な有線若しくは無線接続を介して、または、任意の種類のネットワーク、例えば、有線若しくは無線ネットワーク若しくはそれらの任意の組み合わせ、若しくは、任意の種類のプライベートおよびパブリックネットワーク若しくはそれらの任意の種類の組み合わせを介して、エンコード済みの画像データ２１またはエンコード済みのデータを送信または受信する（１３）ように構成されてよい。

通信インタフェース２２は、例えば、エンコード済みの画像データ２１を適切なフォーマットに、例えばパケットにパッケージ化する、および／または、通信リンクまたは通信ネットワークを介した送信のための任意の種類の送信エンコーディングまたは処理を用いて、エンコード済みの画像データを処理するように構成されてよい。

通信インタフェース２２のカウンターパートをなす通信インタフェース２８は、例えば、送信されたデータを受信するとともに、任意の種類の対応する送信デコーディングまたは処理および／またはデパッケージングを用いて送信データを処理して、エンコード済みの画像データ２１を取得するように構成されてよい。

通信インタフェース２２および通信インタフェース２８は両方とも、図１Ａにおいてソースデバイス１２からデスティネーションデバイス１４に向く通信チャネル１３の矢印で示すように単方向通信インタフェースとして、または、双方向通信インタフェースとして構成されてよく、例えば、メッセージを送信および受信する、例えば、接続を設定し、通信リンクおよび／またはデータ送信、例えばエンコード済みの画像データ送信に関連する任意の他の情報を確認およびやりとりするように構成されてよい。

デコーダ３０は、エンコード済みの画像データ２１を受信するとともに、デコード済みの画像データ３１またはデコード済みの画像３１を提供するように構成されている（さらなる詳細は、例えば図３または図５に基づいて下記で説明される）。

デスティネーションデバイス１４のポストプロセッサ３２は、デコード済みの画像データ３１（再構成画像データとも称される）、例えばデコード済みの画像３１を後処理して、後処理済みの画像データ３３、例えば後処理済みの画像３３を取得するように構成されている。後処理ユニット３２により行われる後処理は、例えば、デコード済みの画像データ３１を、例えば、ディスプレイデバイス３４による表示のために準備する目的で、例えば、色フォーマット変換（例えば、ＹＣｂＣｒからＲＧＢへ）、色補正、トリミング、若しくは再サンプリング、または任意の他の処理を含んでよい。

デスティネーションデバイス１４のディスプレイデバイス３４は、画像を例えばユーザまたは視聴者に表示するために、後処理済みの画像データ３３を受信するように構成されている。ディスプレイデバイス３４は、再構成画像を表現するための任意の種類のディスプレイ、例えば、一体型または外付けのディスプレイまたはモニタであってもよく、またはこれを含んでもよい。ディスプレイは、例えば、液晶ディスプレイ（ＬＣＤ）、有機発光ダイオード（ＯＬＥＤ）ディスプレイ、プラズマディスプレイ、プロジェクタ、マイクロＬＥＤディスプレイ、液晶オンシリコン（ＬＣｏＳ）、デジタル光プロセッサ（ＤＬＰ）、または任意の種類の他のディスプレイを含んでよい。

図１Ａはソースデバイス１２とデスティネーションデバイス１４とを別個のデバイスとして示しているが、デバイスの実施形態は、それらの両方または両方の機能、すなわち、ソースデバイス１２または対応する機能と、デスティネーションデバイス１４または対応する機能とを備えてもよい。そのような実施形態では、ソースデバイス１２または対応する機能およびデスティネーションデバイス１４または対応する機能は、同じハードウェアおよび／またはソフトウェアを使用して、または別個のハードウェアおよび／またはソフトウェアまたはそれらの任意の組み合わせによって実装され得る。

本説明に基づいて当業者には明らかであるように、図１Ａに示すような、異なるユニットの機能またはソースデバイス１２および／またはデスティネーションデバイス１４内の機能の存在および（正確な）分割は、実際のデバイスおよびアプリケーションに応じて変わり得る。

エンコーダ２０（例えば、ビデオエンコーダ２０）またはデコーダ３０（例えば、ビデオデコーダ３０）またはエンコーダ２０およびデコーダ３０の両方は、１つまたは複数のマイクロプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、ディスクリートロジック、ハードウェア、ビデオコーディング専用またはそれらの任意の組み合わせ等の、図１Ｂに示すような処理回路を介して実装されてよい。エンコーダ２０は、図２のエンコーダ２０および／または本明細書に記載の任意の他のエンコーダシステムまたはサブシステムに関連して説明される様々なモジュールを具現するために処理回路４６を介して実装されてよい。デコーダ３０は、図３のデコーダ３０および／または本明細書に記載の任意の他のデコーダシステムまたはサブシステムに関連して説明される様々なモジュールを具現するために処理回路４６を介して実施されてよい。処理回路は、後で説明されるように様々な操作を実行するように構成されてよい。図５に示すように、本技術がソフトウェアにおいて部分的に実施される場合、デバイスは、好適な非一時的コンピュータ可読記憶媒体にソフトウェアのための命令を保存してよく、ハードウェア内で１つまたは複数のプロセッサを用いて命令を実行して、本開示の技術を実施してよい。ビデオエンコーダ２０およびビデオデコーダ３０のいずれかは、図１Ｂに示すように、例えば、単一のデバイス内の組み合わされたエンコーダ／デコーダ（コーデック）の一部として統合されてよい。

ソースデバイス１２およびデスティネーションデバイス１４は、任意の種類のハンドヘルドまたはステーショナリデバイス、例えば、ノートブックまたはラップトップコンピュータ、携帯電話、スマートフォン、タブレットまたはタブレットコンピュータ、カメラ、デスクトップコンピュータ、セットトップボックス、テレビ、ディスプレイデバイス、デジタルメディアプレイヤ、ビデオゲーミングコンソール、ビデオストリーミングデバイス（コンテンツサービスサーバまたはコンテンツ配信サーバ等）、ブロードキャスト受信機デバイス、ブロードキャスト送信機デバイス等を含む、広範なデバイスのいずれかを備えてよく、オペレーティングシステムを用いないまたは任意の種類のオペレーティングシステムを用いてよい。いくつかの場合、ソースデバイス１２およびデスティネーションデバイス１４は、無線通信に対応してよい。従って、ソースデバイス１２およびデスティネーションデバイス１４は、無線通信デバイスとしてよい。

いくつかの場合、図１Ａに示すビデオコーディングシステム１０は、単に例であり、本願の技術は、エンコーディング装置とデコーディング装置との間の任意のデータ通信を必ずしも含まないビデオコーディング設定（例えば、ビデオエンコーディングまたはビデオデコーディング）に適用されてよい。他の例において、データは、ローカルメモリから取得され、ネットワークを介してストリーム等される。ビデオエンコーディング装置は、データをメモリにエンコードして格納してよく、および／または、ビデオデコーディング装置は、データをメモリからデコードして取得してよい。いくつかの例において、エンコーディングおよびデコーディングは、互いに通信しないが単にデータをメモリにエンコードするおよび／またはデータをメモリから取得するとともにデコードするデバイスによって実行される。

説明の便宜上、例えば、ＩＴＵ－Ｔビデオコーディング専門家グループ（ＶＣＥＧ）およびＩＳＯ／ＩＥＣ動画像専門家グループ（ＭＰＥＧ）のビデオコーディングに関する共同作業チーム（ＪＣＴ－ＶＣ）によって開発された次世代ビデオコーディング規格である、高効率ビデオコーディング（ＨＥＶＣ）または多目的ビデオコーディング（ＶＶＣ）のリファレンスソフトウェアを参照して、本発明の実施形態が本明細書で説明される。当業者であれば、本発明の実施形態がＨＥＶＣまたはＶＶＣに限定されないことを理解するであろう。

［エンコーダおよびエンコーディング方法］

図２は、本願の技術を実施するように構成されている例示のビデオエンコーダ２０の概略ブロック図を示している。図２の例において、ビデオエンコーダ２０は、入力２０１（または入力インタフェース２０１）と、残差計算ユニット２０４と、変換処理ユニット２０６と、量子化ユニット２０８と、逆量子化ユニット２１０と、逆変換処理ユニット２１２と、再構成ユニット２１４と、ループフィルタユニット２２０と、デコード済みの画像バッファ（ＤＰＢ）２３０と、モード選択ユニット２６０と、エントロピーエンコーディングユニット２７０と、出力２７２（または出力インタフェース２７２）とを備える。モード選択ユニット２６０は、インター予測ユニット２４４、イントラ予測ユニット２５４、および区分化ユニット２６２を含み得る。インター予測ユニット２４４は、動き推定ユニットおよび動き補償ユニットを含んでよい（不図示）。図２に示すビデオエンコーダ２０は、ハイブリッドビデオエンコーダまたはハイブリッドビデオコーデックによるビデオエンコーダとも称されることがある。

残差計算ユニット２０４と、変換処理ユニット２０６と、量子化ユニット２０８と、モード選択ユニット２６０とは、エンコーダ２０の順方向信号経路を形成するものとして言及されてよく、一方、逆量子化ユニット２１０と、逆変換処理ユニット２１２と、再構成ユニット２１４と、バッファ２１６と、ループフィルタ２２０と、デコード済みの画像バッファ（ＤＰＢ）２３０と、インター予測ユニット２４４と、イントラ予測ユニット２５４とは、ビデオエンコーダ２０の逆方向信号経路を形成するものとして言及されてよい。ビデオエンコーダ２０の逆方向信号経路は、デコーダの信号経路に対応する（図３のビデオデコーダ３０を参照）。逆量子化ユニット２１０、逆変換処理ユニット２１２、再構成ユニット２１４、ループフィルタ２２０、デコード済みの画像バッファ（ＤＰＢ）２３０、インター予測ユニット２４４、およびイントラ予測ユニット２５４はまた、ビデオエンコーダ２０の「内蔵デコーダ」を形成していると表現される。

［画像および画像区分化（画像およびブロック）］

エンコーダ２０は、例えば、入力２０１を介して、画像１７（または画像データ１７）、例えば、ビデオまたはビデオシーケンスを形成する一連の画像のうちの画像を受信するように構成されてよい。受信された画像または画像データは、前処理済みの画像１９（または前処理済みの画像データ１９）であってもよい。簡潔にするために、以下の説明では画像１７が参照される。画像１７は、現在の画像またはコードされる画像とも称され得る（特に、ビデオコーディングにおいて、現在の画像を他の画像、例えば、同じビデオシーケンス、すなわち現在の画像も含むビデオシーケンスの、以前にエンコード済みおよび／またはデコード済みの画像から区別するために）。

（デジタル）画像は、強度値を持つサンプルの２次元アレイまたはマトリックスであるか、それとみなされ得る。アレイ内のサンプルは、画素（画像要素の略称）またはペルとも称され得る。アレイまたは画像の水平および垂直方向（または軸）のサンプル数は、画像のサイズおよび／または解像度を定義する。色を表現するために、典型的には３つの色成分が使用され、すなわち、画像は、３つのサンプルアレイで表されてもまたはこれを含んでもよい。ＲＢＧ形式または色空間では、画像は対応する赤、緑、および青のサンプルアレイを含む。しかしながら、ビデオコーディングでは、各画素は、典型的には輝度およびクロミナンス形式または色空間、例えばＹＣｂＣｒで表され、これには、Ｙ（代わりにＬが用いられる場合もある）で示される輝度成分と、ＣｂおよびＣｒで示される２つのクロミナンス成分とが含まれる。輝度（または略してルマ（ｌｕｍａ））成分Ｙは、明るさまたは（例えば、グレースケール画像でのような）グレーレベルの強度を表し、２つのクロミナンス（または略してクロマ（ｃｈｒｏｍａ））成分であるＣｂおよびＣｒは、色度または色情報成分を表す。従って、ＹＣｂＣｒ形式の画像は、輝度サンプル値（Ｙ）の輝度サンプルアレイと、クロミナンス値（ＣｂおよびＣｒ）の２つのクロミナンスサンプルアレイとを含む。ＲＧＢ形式の画像は、ＹＣｂＣｒ形式に転換または変換され得、その逆もまた同様であり、この処理は、色変換または転換としても知られている。画像がモノクロの場合、画像は輝度サンプルアレイのみを含んでよい。従って、画像は例えば、単色フォーマットのルマサンプルのアレイ、または、４：２：０、４：２：２、および、４：４：４の色フォーマットであるルマサンプルのアレイ、および、クロマサンプルの２つの対応するアレイであり得る。

ビデオエンコーダ２０の実施形態は、画像１７を複数の（典型的には非重複）画像ブロック２０３に区分化するように構成されている画像区分化ユニット（図２には示されない）を備えてよい。これらのブロックは、根ブロック、マクロブロック（Ｈ．２６４／ＡＶＣ）またはコーディングツリーブロック（ＣＴＢ）またはコーディングツリーユニット（ＣＴＵ）（Ｈ．２６５／ＨＥＶＣおよびＶＶＣ）とも称され得る。画像区分化ユニットは、ビデオシーケンスの全ての画像およびブロックサイズを画定する対応するグリッドに同じブロックサイズを使用するか、または、画像または画像のサブセット若しくはグループ間でブロックサイズを変化させて、各画像を対応するブロックに区分化するように構成されてよい。

さらなる実施形態において、ビデオエンコーダは、画像１７のブロック２０３、例えば、画像１７を形成する１つ、いくつか、または全てのブロックを直接受信するように構成されてよい。画像ブロック２０３は、現在の画像ブロックまたはコードされる画像ブロックとも称され得る。

画像１７と同様にここでも、画像ブロック２０３は、画像１７よりも寸法が小さいが、強度値（サンプル値）を持つサンプルの２次元アレイまたはマトリックスであるか、または、それとみなすことができる。換言すれば、ブロック２０３は、例えば、１つのサンプルアレイ（例えば、単色画像１７の場合はルマアレイ、または、カラー画像の場合はルマ若しくはクロマアレイ）、または３つのサンプルアレイ（例えば、カラー画像１７の場合はルマおよび２つのクロマアレイ）、または、適用される色フォーマットに応じた任意の他の数および／または種類のアレイを備えてよい。ブロック２０３の水平および垂直方向（または軸）のサンプル数は、ブロック２０３のサイズを定義する。従って、ブロックは、例えば、サンプルのＭ×Ｎ（Ｍ列×Ｎ行）アレイ、または変換係数のＭ×Ｎアレイであってよい。

図２に示すビデオエンコーダ２０の実施形態は、画像１７をブロック毎にエンコードするように構成されてよく、例えば、エンコーディングおよび予測がブロック２０３毎に実行される。

図２に示すようなビデオエンコーダ２０の実施形態は、スライス（ビデオスライスとも称される）を使用して画像を区分および／またはエンコードするようにさらに構成されていてよく、画像は１つまたは複数のスライス（典型的には非重複）に区分されるか、またはそれを使用してエンコードされてもよく、各スライスは１つまたは複数のブロック（例えばＣＴＵ）を備えてよい。

図２に示すようなビデオエンコーダ２０の実施形態は、タイルグループ（ビデオタイルグループとも称される）および／またはタイル（ビデオタイルとも称される）を使用して画像を区分化および／またはエンコードするようにさらに構成されてもよく、画像は、１つまたは複数のタイルグループ（典型的には非重複）に区分化されるか、またはそれを使用してエンコードされてもよく、各タイルグループは、例えば、１つまたは複数のブロック（例えばＣＴＵ）または、１つまたは複数のタイルを備えてよい。各タイルは、例えば、長方形形状であってもよく、１つまたは複数のブロック（例えばＣＴＵ）、例えば、完全なまたは分数ブロックを備えてよい。

［残差計算］

残差計算ユニット２０４は、例えば、サンプル毎（画素毎）に画像ブロック２０３のサンプル値から予測ブロック２６５のサンプル値を減算し、サンプル領域における残差ブロック２０５を取得することによって、画像ブロック２０３および予測ブロック２６５に基づいて（予測ブロック２６５に関するさらなる詳細は後で提供される）、残差ブロック２０５（残差２０５とも称される）を計算するように構成されてよい。

［変換］

変換処理ユニット２０６は、残差ブロック２０５のサンプル値に対して変換、例えば、離散余弦変換（ＤＣＴ）または離散正弦変換（ＤＳＴ）を適用し、変換領域における変換係数２０７を取得するように構成されてよい。変換係数２０７は、変換残差係数とも称され得、変換領域における残差ブロック２０５を表し得る。

変換処理ユニット２０６は、Ｈ．２６５／ＨＥＶＣに指定された変換等のＤＣＴ/ＤＳＴの整数近似を適用するように構成されてよい。直交ＤＣＴ変換に比較して、そのような整数近似は、典型的には特定の係数によってスケーリングされる。順変換および逆変換によって処理される残差ブロックのノルムを保存するべく、変換プロセスの一部として追加のスケーリング係数が適用される。スケーリング係数は、典型的には、シフト操作に関して２のべき乗であるスケーリング係数、変換係数のビット深度、確度と実装コストとの間のトレードオフ等のような特定の制約に基づいて選択される。例えば、特定のスケーリング係数が、例えば、逆変換処理ユニット２１２による逆変換（および、例えばビデオデコーダ３０における逆変換処理ユニット３１２による対応する逆変換）に指定され、例えば、エンコーダ２０における変換処理ユニット２０６による順方向変換のための対応するスケーリング係数が、相応に指定されてよい。

ビデオエンコーダ２０の実施形態は（それぞれ変換処理ユニット２０６）は、変換パラメータ、例えば単数または複数の変換のタイプを、例えば、直接またはエントロピーエンコーディングユニット２７０を介してエンコード若しくは圧縮してから出力するように構成されてよく、それにより、例えば、ビデオデコーダ３０は、デコーディングのための変換パラメータを受信して使用してよい。

［量子化］

量子化ユニット２０８は、例えば、スカラ量子化またはベクトル量子化を適用することによって、変換係数２０７を量子化して、量子化係数２０９を取得するように構成されてよい。量子化係数２０９は、量子化変換係数２０９または量子化残差係数２０９とも称され得る。

量子化プロセスは、変換係数２０７のいくつかまたは全てに関連付けられたビット深度を減少させ得る。例えば、ｎビット変換係数は、量子化中にｍビット変換係数に丸められてよく、ここでｎはｍよりも大きい。量子化の程度は、量子化パラメータ（ＱＰ）を調整することによって変更されてよい。例えば、スカラ量子化の場合、より細かいまたはより粗い量子化を達成するために、異なるスケーリングが適用されてよい。量子化ステップサイズが小さいほど細かい量子化に対応し、一方で、量子化ステップサイズが大きいほど粗い量子化に対応する。適用可能な量子化ステップサイズは、量子化パラメータ（ＱＰ）によって示され得る。量子化パラメータは、例えば、適用可能な量子化ステップサイズの予め定義されたセットへのインデックスであり得る。例えば、小さな量子化パラメータは細かい量子化（小さな量子化ステップサイズ）に対応し得、大きな量子化パラメータは粗い量子化（大きな量子化ステップサイズ）に対応し得るか、または逆もまた同様である。量子化は、量子化ステップサイズによる除算を含んでよく、例えば逆量子化ユニット２１０による対応するおよび／または逆の量子化解除は、量子化ステップサイズによる乗算を含んでよい。いくつかの規格、例えばＨＥＶＣに従った実施形態は、量子化ステップサイズを決定するのに量子化パラメータを使用するように構成されてよい。概して、量子化ステップサイズは、除算を含む方程式の固定小数点近似を使用する量子化パラメータに基づいて算出され得る。残差ブロックのノルムを復元するために、量子化および量子化解除に追加のスケーリング係数を導入し得、これは、量子化ステップサイズおよび量子化パラメータの方程式の固定小数点近似で使用されるスケーリングに起因して変更され得る。一例の実装では、逆変換および量子化解除のスケーリングは組み合わされ得る。代替的には、カスタマイズされた量子化表が使用され、例えばビットストリームにおいてエンコーダからデコーダにシグナリングされてよい。量子化は不可逆演算であり、損失は量子化ステップサイズの増加に伴って増加する。

ビデオエンコーダ２０の実施形態（それぞれ量子化ユニット２０８）は、量子化パラメータ（ＱＰ）を、例えば直接かまたはエントロピーエンコーディングユニット２７０を介してエンコードしてから出力するように構成されてよく、それにより、例えば、ビデオデコーダ３０は、デコーディングのための量子化パラメータを受信して適用してよい。

［逆量子化］

逆量子化ユニット２１０は、例えば、量子化ユニット２０８と同じ量子化ステップサイズに基づいてまたはそれを使用して量子化ユニット２０８によって適用された量子化スキームの逆を適用することによって、量子化係数に対して量子化ユニット２０８の逆量子化を適用し、量子化解除係数２１１を取得するように構成されている。量子化解除係数２１１は、量子化解除残差係数２１１とも称され得、典型的には量子化による損失に起因して変換係数とは同一でないが、変換係数２０７に対応する。

［逆変換］

逆変換処理ユニット２１２は、変換処理ユニット２０６によって適用された変換の逆変換、例えば、逆離散余弦変換（ＤＣＴ）または逆離散正弦変換（ＤＳＴ）または他の逆変換を適用し、サンプル領域における再構成残差ブロック２１３（または対応する量子化解除係数２１３）を取得するように構成されている。再構成残差ブロック２１３は、変換ブロック２１３とも称され得る。

［再構成］

再構成ユニット２１４（例えば、加算器または合算器２１４）は、例えば、サンプル毎に、再構成残差ブロック２１３のサンプル値と予測ブロック２６５のサンプル値とを加算することによって、変換ブロック２１３（すなわち、再構成残差ブロック２１３）を予測ブロック２６５に加算し、サンプル領域における再構成ブロック２１５を取得するように構成されている。

［フィルタリング］

ループフィルタユニット２２０（または、略して「ループフィルタ」２２０）は、再構成ブロック２１５をフィルタして、フィルタリング済みのブロック２２１を取得する、または、一般に、再構成サンプルをフィルタして、フィルタリング済みのサンプルを取得するように構成されている。ループフィルタユニットは、例えば、画素遷移を円滑にする、または、別様にビデオ品質を改善するように構成されている。ループフィルタユニット２２０は、デブロッキングフィルタ、サンプル適応オフセット（ＳＡＯ）フィルタ、または、１つまたは複数の他のフィルタ、例えば、バイラテラルフィルタ、適応ループフィルタ（ＡＬＦ）、鮮明化、平滑化フィルタ若しくは協調フィルタ、または、それらの任意の組み合わせ等の、１つまたは複数のループフィルタを備えてよい。ループフィルタユニット２２０が、ループフィルタ内にあるものとして図２に示されているが、他の構成では、ループフィルタユニット２２０はポストループフィルタとして実装されてもよい。フィルタリング済みのブロック２２１は、フィルタリング済みの再構成ブロック２２１とも称され得る。

ビデオエンコーダ２０の実施形態（それぞれループフィルタユニット２２０）は、ループフィルタパラメータ（サンプル適応オフセット情報等）を、例えば、直接またはエントロピーエンコーディングユニット２７０を介してエンコードしてから出力するように構成されてよく、それにより、例えば、デコーダ３０は、デコーディングのために同じループフィルタパラメータまたはそれぞれのループフィルタを受信して適用してよい。

［デコード済みの画像バッファ］

デコード済みの画像バッファ（ＤＰＢ）２３０は、ビデオエンコーダ２０によってビデオデータをエンコードするための参照画像、または一般に参照画像データを保存するメモリであってよい。ＤＰＢ２３０は、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）、磁気抵抗ＲＡＭ（ＭＲＡＭ）、抵抗ＲＡＭ（ＲＲＡＭ（登録商標））、または他のタイプのメモリデバイスを含む、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）等の様々なメモリデバイスのうちの任意のものによって形成されてよい。デコード済みの画像バッファ（ＤＰＢ）２３０は、１つまたは複数のフィルタリング済みのブロック２２１を保存するように構成されてよい。デコード済みの画像バッファ２３０は、同じ現在の画像または異なる画像、例えば、以前に再構成された画像の他の以前にフィルタリング済みのブロック、例えば、以前に再構成され且つフィルタリング済みのブロック２２１を保存するようにさらに構成されてよく、例えば、インター予測のために、以前に再構成された、すなわちデコード済みの、完全な画像（並びに、対応する参照ブロックおよびサンプル）、および／または、部分的に再構成された現在の画像（並びに、対応する参照ブロックおよびサンプル）を提供してよい。デコード済みの画像バッファ（ＤＰＢ）２３０は、例えば、再構成ブロック２１５がループフィルタユニット２２０によってフィルタリングされていない場合、１つまたは複数のフィルタリングされていない再構成ブロック２１５、または一般に、フィルタリングされていない再構成サンプル、または、再構成ブロック若しくはサンプルの任意の他のさらに処理されたバージョンを保存するように構成されてもよい。

［モード選択（区分化および予測）］

モード選択ユニット２６０は、区分化ユニット２６２と、インター予測ユニット２４４と、イントラ予測ユニット２５４とを備え、元の画像データ、例えば元のブロック２０３（現在の画像１７の現在のブロック２０３）、および再構成画像データ、例えば、同じ（現在の）画像のおよび／または１つまたは複数の以前にデコード済みの画像からの、例えばデコード済みの画像バッファ２３０若しくは他のバッファ（例えば、図示しないラインバッファ）からのフィルタリング済みおよび／またはフィルタリングされていない再構成サンプル若しくはブロックを受信または取得するように構成されている。再構成画像データは、予測ブロック２６５または予測因子２６５を得るために、予測、例えばインター予測またはイントラ予測のための参照画像データとして使用される。

モード選択ユニット２６０は、現在のブロック予測モード（区分化を含まない）のための区分化および予測モード（例えば、イントラまたはインター予測モード）を決定または選択し、対応する予測ブロック２６５を生成するように構成されてよく、予測ブロック２６５は、残差ブロック２０５の計算のためおよび再構成ブロック２１５の再構成のために使用される。

モード選択ユニット２６０の実施形態は、区分化および予測モード（例えば、モード選択ユニット２６０によってサポートされているものまたはモード選択ユニット２６０に利用可能なものから）選択するように構成されてよく、これにより、最良のマッチ、または換言すれば、最小残差（最小残差は、送信または保存のための圧縮率がより良好であることを意味する）、または、最小シグナリングオーバヘッド（最小シグナリングオーバヘッドは、送信または保存のための圧縮率がより良好であることを意味する）、またはこれらの両方を考慮した若しくはバランスを取ったものが提供される。モード選択ユニット２６０は、レート歪み最適化（ＲＤＯ）に基づいて区分化および予測モードを決定する、すなわち、最小レート歪みを提供する予測モードを選択するように構成されてよい。この文脈において「最良」、「最小」、「最適」等のような用語は、全般的な「最良」、「最小」、「最適」等を必ずしも指さず、値が閾値または他の制約を超過または下回り、潜在的に「最適未満選択」につながるが複雑性および処理時間を低減するような、終了または選択基準の達成を指してもよい。

換言すれば、区分化ユニット２６２は、例えば、クアッドツリー区分化（ＱＴ）、バイナリツリー区分化（ＢＴ）、若しくはトリプルツリー区分化（ＴＴ）、またはそれらの任意の組み合わせを繰り返し用いて、ブロック２０３をより小さいブロック区分またはサブブロック（ここでもブロックを形成する）に区分化するように、また、例えば、ブロック区分またはサブブロックのそれぞれのための予測を実行するように構成されてよく、モード選択は、区分化されたブロック２０３のツリー構造の選択を含み、予測モードは、ブロック区分またはサブブロックのそれぞれに適用される。

以下では、例示のビデオエンコーダ２０によって実行される、区分化（例えば、区分化ユニット２６０による）および予測処理（インター予測ユニット２４４およびイントラ予測ユニット２５４による）をより詳細に説明する。

［区分化］

区分化ユニット２６２は、現在のブロック２０３をより小さい区分、例えば、正方形または長方形サイズのより小さいブロックに区分化（または分割）してよい。これらのより小さいブロック（サブブロックとも称され得る）は、さらにより小さい区分にさらに区分化されてよい。これは、ツリー区分化若しくは階層的ツリー区分化とも称され、ここで、例えば根ツリーレベル０（階層レベル０、深度０）にある根ブロックは、再帰的に区分化、例えば、次に低いツリーレベル、例えばツリーレベル１（階層レベル１、深度１）にある節点の２または２より多いブロックに区分化されてよく、これらのブロックは、例えば終了基準が達成されたことで、例えば最大ツリー深度または最小ブロックサイズに達したことで、区分化が終了するまで、次に低いレベル、例えばツリーレベル２（階層レベル２、深度２）の２または２より多いブロックに再度区分化される等してよい。さらに区分化されないブロックは、ツリーの葉ブロックまたは葉節点とも称される。２つの区分への区分化を用いるツリーは、バイナリツリー（ＢＴ）と称され、３つの区分への区分化を用いるツリーは、ターナリツリー（ＴＴ）と称され、４つの区分への区分化を用いるツリーは、クアッドツリー（ＱＴ）と称される。

前で言及したように、本明細書で使用される「ブロック」という用語は、画像の部分、特に正方形または長方形部分であってよい。例えばＨＥＶＣおよびＶＶＣを参照すると、ブロックは、コーディングツリーユニット（ＣＴＵ）、コーディングユニット（ＣＵ）、予測ユニット（ＰＵ）、および変換ユニット（ＴＵ）、および／または、対応するブロック、例えば、コーディングツリーブロック（ＣＴＢ）、コーディングブロック（ＣＢ）、変換ブロック（ＴＢ）、若しくは予測ブロック（ＰＢ）であるか、またはそれらに対応してよい。

例えば、コーディングツリーユニット（ＣＴＵ）は、３つのサンプルアレイを有する画像のルマサンプルのＣＴＢ、クロマサンプルの２つの対応するＣＴＢ、または、単色画像の若しくはサンプルをコードするために使用された３つの別個の色平面および構文構造を用いてコードされた画像のサンプルのＣＴＢであるか、またはそれらを含んでよい。対応して、コーディングツリーブロック（ＣＴＢ）は、ＣＴＢへの構成要素の分割が区分化であるように、或るＮの値に関してサンプルのＮ×Ｎのブロックであってよい。コーディングユニット（ＣＵ）は、ルマサンプルのコーディングブロック、３つのサンプルアレイを有する画像のクロマサンプルの２つの対応するコーディングブロック、または、単色画像、もしくは、サンプルをコーディングするために使用された３つの別個の色平面および構文構造を使用してコーディングされた画像のサンプルのコーディングブロックであり得る、または、それを含み得る。対応して、コーディングブロック（ＣＢ）は、コーディングブロックへのＣＴＢの分割が区分化であるように、或るＭおよびＮの値に関してサンプルのＭ×Ｎのブロックであってよい。

例えばＨＥＶＣに従う実施形態において、コーディングツリーユニット（ＣＴＵ）は、コーディングツリーとして表されるクアッドツリー構造を用いることによってＣＵに分割されてよい。画像エリアを、インター画像（時間）予測を用いてコードするのかまたはイントラ画像（空間）予測を用いてコードするのかの決定は、ＣＵレベルで行われる。各ＣＵはさらに、ＰＵの分割タイプに従って、１つ、２つ、または４つのＰＵに分割することができる。１つのＰＵの内部では、同じ予測処理が適用され、関連情報はＰＵベースでデコーダに送信される。ＰＵの分割タイプに基づいて予測処理を適用することによって残差ブロックを取得した後、ＣＵは、ＣＵのコーディングツリーと同様の別のクアッドツリー構造に従って変換ユニット（ＴＵ）に区分化できる。

例えば、多目的ビデオコーディング（ＶＶＣ）と称される、現在開発中の最新のビデオコーディング規格に従う実施形態において、組み合わされたクアッドツリーおよびバイナリツリー（ＱＴＢＴ）区分化が、例えば、コーディングブロックを区分化するのに使用される。ＱＴＢＴブロック構造では、ＣＵは、正方形または長方形のいずれかを有することができる。例えば、コーディングツリーユニット（ＣＴＵ）はまず、クアッドツリー構造によって区分化される。クアッドツリー葉節点はさらに、バイナリツリーまたはターナリ（またはトリプル）ツリー構造によって区分化される。区分化ツリーの葉節点は、コーディングユニット（ＣＵ）と称され、そのセグメンテーションは、いかなるさらなる区分化も行わずに予測および変換処理に使用される。つまり、ＣＵ、ＰＵ、およびＴＵはＱＴＢＴコーディングブロック構造において同じブロックサイズを有する。並行して、複数の区分化、例えば、トリプルツリー区分もＱＴＢＴブロック構造と一緒に用いてよい。

一例において、ビデオエンコーダ２０のモード選択ユニット２６０は、本明細書に記載の区分化技術の任意の組み合わせを実行するように構成されてよい。

上述したように、ビデオエンコーダ２０は、（例えば、事前決定された）予測モードのセットから最良または最適な予測モードを決定または選択するように構成されている。予測モードのセットは、例えば、イントラ予測モードおよび／またはインター予測モードを含んでよい。

［イントラ予測］

イントラ予測モードのセットは、３５の異なるイントラ予測モード、例えば、ＤＣ（またはミーン）モードおよび平面モードのような無方向性モード、若しくは、例えばＨＥＶＣにおいて定義されているような、方向性モードを含んでよく、または、６７の異なるイントラ予測モード、例えば、ＤＣ（またはミーン）モードおよび平面モードのような無方向性モード、若しくは、例えばＶＶＣに定義されている、方向性モードを含んでよい。

イントラ予測ユニット２５４は、同じ現在の画像の隣接ブロックの再構成サンプルを使用して、イントラ予測モードのセットのうちのイントラ予測モードに従って、イントラ予測ブロック２６５を生成するように構成されている。

イントラ予測ユニット２５４（または一般にモード選択ユニット２６０）は、イントラ予測パラメータ（または一般に、ブロックのために選択されたイントラ予測モードを示す情報）を、エンコード済みの画像データ２１に含まれるように構文要素２６６の形態でエントロピーエンコーディングユニット２７０に出力するようにさらに構成され、それにより、例えば、ビデオデコーダ３０は、デコーディングのための予測パラメータを受信して使用してよい。

［インター予測］

インター予測モードのセット（または可能なインター予測モード）は、利用可能な参照画像（すなわち、例えばＤＢＰ２３０に保存された、以前の少なくとも部分的にデコード済みの画像）および他のインター予測パラメータ、例えば、最良にマッチする参照ブロックの検索に使用されたのは、参照画像の全体なのか若しくは参照画像の一部のみ、例えば、現在のブロックのエリアの周りの検索窓エリアなのか、および／または、例えば、画素補間、例えばハーフ／セミペルおよび／またはクオータペル補間が適用されたか否かに依拠する。

上記の予測モードに加えて、スキップモードおよび／または直接モードが適用されてもよい。

インター予測ユニット２４４は、動き予測（ＭＥ）ユニットおよび動き補償（ＭＣ）ユニット（両方とも図２には図示せず）を備えてよい。動き推定ユニットは、動き予測のために、画像ブロック２０３（現在の画像１７の現在の画像ブロック２０３）およびデコード済みの画像２３１、または、少なくとも１つまたは複数の以前に再構成済のブロック、例えば１つまたは複数の他の／異なる以前にデコード済みの画像２３１の再構成ブロックを受信または取得するように構成されてよい。例えば、ビデオシーケンスは、現在の画像および以前にデコード済みの画像２３１を含んでよく、または換言すれば、現在の画像および以前にデコード済みの画像２３１は、ビデオシーケンスを形成する一連の画像の一部であるかまたはそれを形成してよい。

エンコーダ２０は、例えば、複数の他の画像のうちの同じまたは異なる画像の複数の参照ブロックから参照ブロックを選択し、インター予測パラメータとして参照画像（または参照画像インデックス）および／または参照ブロックの位置（ｘ、ｙ座標）と現在のブロックの位置との間のオフセット（空間的オフセット）を動き推定ユニットに提供するように構成してよい。このオフセットは、動きベクトル（ＭＶ）とも称される。

動き補償ユニットは、インター予測パラメータを取得、例えば受信するとともに、そのインター予測パラメータに基づいてまたはそれを使用してインター予測を実行して、インター予測ブロック２６５を取得するように構成されている。動き補償ユニットによって実行される動き補償は、動き予測によって決定された動き/ブロックベクトルに基づいて予測ブロックをフェッチまたは生成し、場合によって副画素精度までの補間を実行することを伴ってよい。補間フィルタリングは、既知の画素サンプルからさらなる画素サンプルを生成してよく、従って、画像ブロックをコードするのに用いられ得る候補予測ブロックの数を潜在的に増加させる。現在の画像ブロックのＰＵのための動きベクトルを受信すると、動き補償ユニットは、参照画像リストのうちの１つにおいて動きベクトルが指し示す予測ブロックを位置特定してよい。

動き補償ユニットは、ビデオスライスの画像ブロックをデコードする際にビデオデコーダ３０によって用いられる、ブロックおよびビデオスライスに関連付けられる構文要素を生成してもよい。スライスとそれぞれの構文要素に加えて、またはそれに代わるものとして、タイルグループおよび／またはタイルとそれぞれの構文要素を生成または使用してよい。

［エントロピーコーディング］

エントロピーエンコーディングユニット２７０は、例えば、エントロピーエンコーディングアルゴリズムまたはスキーム（例えば、可変長コーディング（ＶＬＣ）スキーム、コンテキスト適応ＶＬＣスキーム（ＣＡＶＬＣ）、算術コーディングスキーム、バイナリゼーション、コンテキスト適応バイナリ算術コーディング（ＣＡＢＡＣ）、構文ベースのコンテキスト適応バイナリ算術コーディング（ＳＢＡＣ）、確率インターバル区分化エントロピー（ＰＩＰＥ）コーディング、または、別のエントロピーエンコーディング方法若しくは技術）、またはバイパス（無圧縮）を、量子化係数２０９、インター予測パラメータ、イントラ予測パラメータ、ループフィルタパラメータ、および／または他の構文要素に適用し、例えばエンコード済みのビットストリーム２１の形態で出力２７２を介して出力できるエンコード済みの画像データ２１を取得するように構成され、それにより、例えば、ビデオデコーダ３０は、デコーディングのためのパラメータを受信して使用してよい。エンコード済みのビットストリーム２１は、ビデオデコーダ３０に送信、または、後でビデオデコーダ３０によって送信または取得するためにメモリに保存されてよい。

ビデオエンコーダ２０の他の構造上の変形を、ビデオストリームをエンコードするのに用いることができる。例えば、非変換ベースのエンコーダ２０は、特定のブロックまたはフレームのための変換処理ユニット２０６を用いずに直接的に残差信号を量子化できる。別の実装において、エンコーダ２０は、単一のユニットに組み合わされた量子化ユニット２０８および逆量子化ユニット２１０を有することができる。

［デコーダおよびデコーディング方法］

図３は、本願の技術を実施するように構成されているビデオデコーダ３０の例を示している。ビデオデコーダ３０は、例えばエンコーダ２０によってエンコードされた、エンコード済みの画像データ２１（例えば、エンコード済みのビットストリーム２１）を受信して、デコード済みの画像３３１を取得するように構成されている。エンコード済みの画像データまたはビットストリームは、エンコード済みの画像データをデコードするための情報、例えば、エンコード済みのビデオスライス（および／またはタイルグループまたはタイル）の画像ブロックおよび関連する構文要素を表すデータを含む。

図３の例において、デコーダ３０は、エントロピーデコーディングユニット３０４、逆量子化ユニット３１０、逆変換処理ユニット３１２、再構成ユニット３１４（例えば、合算器３１４）、ループフィルタ３２０、デコード済みの画像バッファ（ＤＢＰ）３３０、モードアプリケーションユニット３６０、インター予測ユニット３４４、およびイントラ予測ユニット３５４を備える。インター予測ユニット３４４は、動き補償ユニットであるかまたはこれを備えてよい。ビデオデコーダ３０は、いくつかの例では、図２のビデオエンコーダ１００に関して説明されたエンコーディングパスに対して概ね逆のデコーディングパスを実行してよい。

エンコーダ２０に関して説明したように、逆量子化ユニット２１０、逆変換処理ユニット２１２、再構成ユニット２１４、ループフィルタ２２０、デコード済みの画像バッファ（ＤＰＢ）２３０、インター予測ユニット３４４、およびイントラ予測ユニット３５４も、ビデオエンコーダ２０の「内蔵デコーダ」を形成するものとして言及される。従って、逆量子化ユニット３１０は、逆量子化ユニット１１０と機能的に同一であってよく、逆変換処理ユニット３１２は、逆変換処理ユニット２１２と機能的に同一であってよく、再構成ユニット３１４は、再構成ユニット２１４と機能的に同一であってよく、ループフィルタ３２０は、ループフィルタ２２０と機能的に同一であってよく、デコード済みの画像バッファ３３０は、デコード済みの画像バッファ２３０と機能的に同一であってよい。従って、ビデオ２０エンコーダのそれぞれのユニットおよび機能について提供される説明は、ビデオデコーダ３０のそれぞれのユニットおよび機能に対応して適用される。

［エントロピーデコーディング］

エントロピーデコーディングユニット３０４は、ビットストリーム２１（または一般にエンコード済みの画像データ２１）をパースし、例えば、エンコード済みの画像データ２１にエントロピーデコーディングを実行して、例えば量子化係数３０９および／またはデコードされたコーディングパラメータ（図３には図示せず）、例えば、インター予測パラメータ（例えば、参照画像インデックスおよび動きベクトル）、イントラ予測パラメータ（例えば、イントラ予測モードまたはインデックス）、変換パラメータ、量子化パラメータ、ループフィルタパラメータ、および／または他の構文要素のいずれかまたは全てを取得するように構成されている。エントロピーデコーディングユニット３０４は、エンコーダ２０のエントロピーエンコーディングユニット２７０に関して記載されたエンコーディングスキームに対応するデコーディングアルゴリズムまたはスキームを適用するように構成されてよい。エントロピーデコーディングユニット３０４は、インター予測パラメータ、イントラ予測パラメータ、および／または他の構文要素をモードアプリケーションユニット３６０に、また他のパラメータをデコーダ３０の他のユニットに提供するようにさらに構成されてよい。ビデオデコーダ３０は、ビデオスライスレベルでおよび／またはビデオブロックレベルで、構文要素を受信してよい。スライスとそれぞれの構文要素に加えて、またはそれに代わるものとして、タイルグループおよび／またはタイルとそれぞれの構文要素を受信および／または使用してよい。

［逆量子化］

逆量子化ユニット３１０は、エンコード済みの画像データ２１から量子化パラメータ（ＱＰ）（または一般に逆量子化に関連する情報）および量子化係数を受信する（例えばエントロピーデコーディングユニット３０４によって、例えばパースおよび／またはデコードすることによって）とともに、量子化パラメータに基づいて、デコード済みの量子化係数３０９に逆量子化を適用し、変換係数３１１とも称され得る量子化解除係数３１１を取得するように構成されてよい。逆量子化プロセスは、量子化の程度、また同様に適用されるべき逆量子化の程度を決定するために、ビデオスライス（または、タイルまたはタイルグループ）内のビデオブロック毎にビデオエンコーダ２０によって決定される量子化パラメータの使用を含んでよい。

［逆変換］

逆変換処理ユニット３１２は、変換係数３１１とも称される量子化解除係数３１１を受信するとともに、サンプル領域における再構成残差ブロック２１３を取得するべく、量子化解除係数３１１に変換を適用するように構成されてよい。再構成残差ブロック２１３は、変換ブロック３１３とも称され得る。変換は、逆変換、例えば、逆ＤＣＴ、逆ＤＳＴ、逆整数変換、または概念的に同様の逆変換プロセスであってよい。逆変換処理ユニット３１２は、エンコード済みの画像データ２１から変換パラメータまたは対応する情報を受信し（例えばエントロピーデコーディングユニット３０４によって、例えばパースおよび／またはデコードすることによって）、量子化解除係数３１１に適用されるべき変換を決定するようにさらに構成されてよい。

［再構成］

再構成ユニット３１４（例えば、加算器または合算器３１４）は、再構成残差ブロック３１３を予測ブロック３６５に加算し、例えば、再構成残差ブロック３１３のサンプル値と予測ブロック３６５のサンプル値とを加算することによって、サンプル領域における再構成ブロック３１５を取得するように構成されてよい。

［フィルタリング］

ループフィルタユニット３２０（コーディングループ内またはコーディングループの後のいずれかにある）は、例えば、画素遷移を滑らかにするようにまたはビデオ品質を別様に改善するように、再構成ブロック３１５をフィルタして、フィルタリング済みのブロック３２１を取得するように構成されている。ループフィルタユニット３２０は、デブロッキングフィルタ、サンプル適応オフセット（ＳＡＯ）フィルタ、または、１つまたは複数の他のフィルタ、例えば、バイラテラルフィルタ、適応ループフィルタ（ＡＬＦ）、鮮明化、平滑化フィルタ若しくは協調フィルタ、または、それらの任意の組み合わせ等の、１つまたは複数のループフィルタを備えてよい。ループフィルタユニット３２０が、ループフィルタ内にあるものとして図３に示されているが、他の構成では、ループフィルタユニット３２０はポストループフィルタとして実装されてもよい。

［デコード済みの画像バッファ］

画像のデコード済みのビデオブロック３２１は、その後、デコード済みの画像バッファ３３０に保存され、デコード済みの画像バッファ３３０は、デコード済みの画像３３１を他の画像の後続の動き補償のためのおよび／またはそれぞれ表示を出力するための参照画像として保存する。

デコーダ３０は、例えば出力３１２を介して、ユーザに提示または閲覧させるために、デコード済みの画像３１１を出力するように構成されている。

［予測］

インター予測ユニット３４４は、インター予測ユニット２４４（特に、動き補償ユニット）と同一であってよく、イントラ予測ユニット３５４は、インター予測ユニット２５４と機能的に同一であってよく、エンコード済みの画像データ２１から受信（例えば、エントロピーデコーディングユニット３０４によって、例えば、パースおよび／またはデコードすることによって）された区分化および／または予測パラメータまたはそれぞれの情報に基づいて分割または区分化の決定および予測を実行する。モードアプリケーションユニット３６０は、再構成画像、ブロック、またはそれぞれのサンプル（フィルタリング済みまたはフィルタリングされていない）に基づいてブロック毎に予測（イントラまたはインター予測）を実行し、予測ブロック３６５を取得するように構成されてよい。

ビデオスライスがイントラコード済み（Ｉ）スライスとしてコードされている場合、モードアプリケーションユニット３６０のイントラ予測ユニット３５４は、シグナリングされたイントラ予測モードおよび現在の画像の以前にデコード済みのブロックからのデータに基づいて、現在のビデオスライスの画像ブロックのための予測ブロック３６５を生成するように構成されている。ビデオ画像がインターコード済みの（すなわち、ＢまたはＰ）スライスとしてコードされている場合、モードアプリケーションユニット３６０のインター予測ユニット３４４（例えば、動き補償ユニット）は、動きベクトルおよびエントロピーデコーディングユニット３０４から受信された他の構文要素に基づいて、現在のビデオスライスのビデオブロックのための予測ブロック３６５を生成するように構成されている。インター予測では、予測ブロックは、複数の参照画像リストのうちの１つに含まれる複数の参照画像のうちの１つから生成されてよい。ビデオデコーダ３０は、リスト０およびリスト１という参照フレームリストを、デフォルトの構成技法を用いて、ＤＰＢ３３０に保存された参照画像に基づいて構成してよい。スライス（例えばビデオスライス）に加えて、または代わりに、タイルグループ（例えばビデオタイルグループ）および／またはタイル（例えばビデオタイル）を使用する実施形態について、または実施形態によって、同じまたは同様のことが適用されてもよく、例えば、ビデオは、Ｉ、ＰまたはＢのタイルグループおよび／またはタイルを用いてコードされてもよい。

モードアプリケーションユニット３６０は、動きベクトルまたは関連情報および他の構文要素をパースすることによって、現在のビデオスライスのビデオブロックのための予測情報を決定するように構成され、デコードされている現在のビデオブロックのための予測ブロックを生成するために上記予測情報を用いる。例えば、モードアプリケーションユニット３６０は、受信された構文要素のいくつかを用いて、ビデオスライスのビデオブロックをコードするのに用いられた予測モード（例えば、イントラまたはインター予測）、インター予測スライスタイプ（例えば、Ｂスライス、Ｐスライス、またはＧＰＢスライス）、スライスのための参照画像リストのうちの１つ若しくは複数に関する構成情報、スライスの各インターエンコード済みのビデオブロック毎の動きベクトル、スライスのインターコード済みのビデオブロック毎のインター予測ステータス、および現在のビデオスライス内のビデオブロックをデコードするための他の情報を決定する。スライス（例えばビデオスライス）に加えて、または代わりに、タイルグループ（例えばビデオタイルグループ）および／またはタイル（例えばビデオタイル）を使用する実施形態について、または実施形態によって、同じまたは同様のことが適用されてもよく、例えば、ビデオは、Ｉ、ＰまたはＢのタイルグループおよび／またはタイルを用いてコードされてもよい。

図３に示すようなビデオデコーダ３０の実施形態は、スライス（ビデオスライスとも称される）を使用して画像を区分および／またはデコードするようにさらに構成されていてもよく、画像は１つまたは複数のスライス（典型的には非重複）に区分されるか、またはそれを使用してデコードされてもよく、各スライスは１つまたは複数のブロック（例えばＣＴＵ）を備えてよい。

図３に示すようなビデオデコーダ３０の実施形態は、タイルグループ（ビデオタイルグループとも称される）および／またはタイル（ビデオタイルとも称される）を使用して画像を区分化および／またはデコードするように構成されてもよく、画像は、１つまたは複数のタイルグループ（典型的には非重複）に区分化されるか、またはそれを使用してデコードされてもよく、各タイルグループは、例えば、１つまたは複数のブロック（例えばＣＴＵ）または、１つまたは複数のタイルを備えてよい。各タイルは、例えば、長方形の形状であってもよく、１つまたは複数のブロック（例えばＣＴＵ）、例えば、完全なまたは分数ブロックを備えてよい。

ビデオデコーダ３０の他の変形を、エンコード済みの画像データ２１をデコードするのに用いることができる。例えば、デコーダ３０は、ループフィルタリングユニット３２０を用いずに、出力ビデオストリームを生成することができる。例えば、非変換ベースのデコーダ３０は、特定のブロックまたはフレームのための逆変換処理ユニット３１２を用いずに、残差信号を直接的に逆量子化することができる。別の実装において、ビデオデコーダ３０は、単一のユニットに組み合わされた逆量子化ユニット３１０および逆変換処理ユニット３１２を有することができる。

エンコーダ２０およびデコーダ３０において、現在のステップの処理結果は、さらに処理されて、その後、次のステップに出力されてよいことが理解されるべきである。例えば、補間フィルタリング、動きベクトル導出またはループフィルタリングの後に、クリップまたはシフト等のさらなる操作を、補間フィルタリング、動きベクトル導出またはループフィルタリングの処理結果に対して実行してよい。

図４は、本開示の一実施形態に係るビデオコーディング装置４００の概略図である。ビデオコーディング装置４００は、本明細書に記載の開示される実施形態を実施するのに好適なものである。実施形態において、ビデオコーディング装置４００は、図１Ａのビデオデコーダ３０などのデコーダ、または、図１Ａのビデオエンコーダ２０などのエンコーダであり得る。

ビデオコーディング装置４００は、データを受信するための入口ポート４１０（または、入力ポート４１０）および受信器ユニット（Ｒｘ）４２０と、データを処理するためのプロセッサ、ロジックユニット、または中央演算処理装置（ＣＰＵ）４３０と、データを送信するための送信器ユニット（Ｔｘ）４４０および出口ポート４５０（または出力ポート４５０）と、データを保存するためのメモリ４６０とを備える。ビデオコーディング装置４００は、光または電気信号の出力または入力のために、入口ポート４１０、受信器ユニット４２０、送信器ユニット４４０、および出口ポート４５０に連結されている光／電気（ＯＥ）コンポーネントおよび電気／光（ＥＯ）コンポーネントを備えてもよい。

プロセッサ４３０は、ハードウェアおよびソフトウェアによって実施される。プロセッサ４３０は、１つまたは複数のＣＰＵチップ、コア（例えば、マルチコアプロセッサ）、ＦＰＧＡ、ＡＳＩＣ、およびＤＳＰとして実装され得る。プロセッサ４３０は、入口ポート４１０、受信器ユニット４２０、送信器ユニット４４０、出口ポート４５０、およびメモリ４６０と通信する。プロセッサ４３０は、コーディングモジュール４７０を含む。コーディングモジュール４７０は、上記の開示された実施形態を実装する。例えば、コーディングモジュール４７０は、様々なコーディング操作を実装、処理、準備または提供する。従って、コーディングモジュール４７０を含めることにより、ビデオコーディング装置４００の機能の大幅な改善が提供され、ビデオコーディング装置４００の異なる状態への変換をもたらす。代替的には、コーディングモジュール４７０は、メモリ４６０に保存され、プロセッサ４３０によって実行される命令として実装される。

メモリ４６０は、１つまたは複数のディスク、テープドライブ、およびソリッドステートドライブを備えてよく、プログラムが実行のために選択された場合に係るプログラムを保存するとともに、プログラムの実行中に読み取られる命令およびデータを保存するために、オーバフローデータストレージデバイスとして使用されてよい。メモリ４６０は、例えば、揮発性および／または不揮発性であってよく、リードオンリメモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、三値連想メモリ（ＴＣＡＭ）、および／または、スタティックランダムアクセスメモリ（ＳＲＡＭ）であってよい。

図５は、例示的な実施形態に係る図１によるソースデバイス１２およびデスティネーションデバイス１４のいずれかまたは両方として使用されてよい装置５００の概略ブロック図である。

装置５００におけるプロセッサ５０２は、中央演算処理装置とすることができる。代替的には、プロセッサ５０２は、現在既存のまたは今後開発される情報の操作または処理が可能な任意の他のタイプのデバイス、または複数のデバイスとすることができる。開示される実装は、示されるような単一のプロセッサ、例えばプロセッサ５０２を用いて実施できるが、１つまたは複数のプロセッサを使用して、速度および効率における利点を達成できる。

装置５００におけるメモリ５０４は、一実装において、リードオンリメモリ（ＲＯＭ）デバイスまたはランダムアクセスメモリ（ＲＡＭ）デバイスとすることができる。任意の他の好適なタイプのストレージデバイスを、メモリ５０４として使用できる。メモリ５０４は、バス５１２を用いてプロセッサ５０２によってアクセスされるコードおよびデータ５０６を備えることができる。メモリ５０４は、オペレーティングシステム５０８およびアプリケーションプログラム５１０をさらに備えることができ、アプリケーションプログラム５１０は、プロセッサ５０２が本明細書に記載の方法を実行することを可能にする少なくとも１つのプログラムを含む。例えば、アプリケーションプログラム５１０は、アプリケーション１～Ｎを含むことができ、アプリケーション１～Ｎは、本明細書に記載の方法を実行するビデオコーディングアプリケーションをさらに含む。

装置５００は、ディスプレイ５１８等の、１つまたは複数の出力デバイスも備えることができる。ディスプレイ５１８は、一例において、ディスプレイと、タッチ入力を検知するように動作可能なタッチセンサ素子とを組み合わせたタッチセンサ式ディスプレイであってよい。ディスプレイ５１８は、バス５１２を介してプロセッサ５０２に連結することができる。

単一のバスとして本明細書に示従、装置５００のバス５１２は、複数のバスから構成することができる。さらに、セカンダリストレージ５１４は、装置５００の他の構成要素に直接連結でき、または、ネットワークを介してアクセスでき、メモリカード等の単一の一体型ユニットまたは複数のメモリカード等の複数のユニットを含むことができる。従って、装置５００は、多種多様な構成で実施することができる。

現代のビデオコーデックは、通常、最大変換サイズの制限を満たすインターブロックのサブブロック変換、ブロック内のイントラ区分化コーディングモード、変換ユニット区分化など、様々な変換ユニット区分化方法を含む。また、変換ユニットはさらなる分割をせずに直接にコード化できます。それ以降のステップでは、各変換ユニットまたはサブ変換ユニットにはＣＢＦフラグのセットが含まれており、各色成分に現在のブロックの残差があるかどうかを対応して指定する。注目すべきのは、ＣＢＦフラグにはある程度の冗長性があり、各特定の変換ユニットの区分化の特定の特徴により利用できること。

本発明の実施形態では、ＣＢＦフラグシグナリングにおける冗長性除去の一般的な統一方式を提案する。

本開示では、第１の実施形態において、変換ユニット分割が使用されない場合、ｔｕ＿ｃｂｆ＿ｌｕｍａは、ｃｕ＿ｃｂｆフラグが１に設定され、現在のＴＵの２つのクロマフラグが０に設定されている場合、ｃｕ＿ｃｂｆフラグから導出することができる。この場合、ｔｕ＿ｃｂｆ＿ｌｕｍａは１に等しく設定され、シグナリングはされない。それ以外の場合、ｔｕ＿ｃｂｆ＿ｌｕｍａのシグナリングは通常の方式で実行される。本開示では、ｃｕ＿ｃｂｆフラグが１に等しい場合、現在のコーディングユニットにｔｒａｎｓｆｏｒｍ＿ｔｒｅｅ構文構造が存在することを指定し、ｃｕ＿ｃｂｆフラグが０に等しい場合、現在のコーディングユニットにｔｒａｎｓｆｏｒｍ＿ｔｒｅｅ構文構造が存在しないことを指定する。

第２の実施形態では、ＳＢＴによって変換ユニットが２つのサブ変換ユニットに分割され、そのうちの１つにｔｕ＿ｃｂｆ＿ｌｕｍａ、ｔｕ＿ｃｂｆ＿ｃｂ、ｔｕ＿ｃｂｆ＿ｃｒフラグで制御される残差が含まれる場合、ｔｕ＿ｃｂｆ＿ｌｕｍａは以下の規則に従ってｃｕ＿ｃｂｆフラグから導出することができる。ｃｕ＿ｃｂｆフラグが１に設定され、現在のＴＵの２つのクロマフラグが０に設定されている場合、ｔｕ＿ｃｂｆ＿ｌｕｍａは１に等しく設定され、シグナリングはされない。それ以外の場合、ｔｕ＿ｃｂｆ＿ｌｕｍａのシグナリングは通常の方式で実行される。

第３の実施形態では、最大変換ユニットサイズの制限を満たすために、変換ユニットがサブ変換ユニットによって分割される場合、変換ユニットの最後のサブ変換ユニットのｌｕｍａ ｃｂｆフラグは、以下の条件に従って導出される。ｃｕ＿ｃｂｆフラグが１であり、現在の変換ユニットにおける以前にエンコードされた全てのサブ変換ユニットのｔｕ＿ｃｂｆ＿ｌｕｍａ、ｔｕ＿ｃｂｆ＿ｃｂ、ｔｕ＿ｃｂｆ＿ｃｒの全てが０であり、現在のサブ変換ユニットのｔｕ＿ｃｂｆ＿ｃｂ、ｔｕ＿ｃｂｆ＿ｃｒが０である場合、ｔｕ＿ｃｂｆ＿ｌｕｍａは１に等しく設定され、シグナリングはされない。それ以外の場合、ｔｕ＿ｃｂｆ＿ｌｕｍａのシグナリングは通常の方式で実行される。

本開示の実施形態では、コーディング効率を向上させ、ＣＢＦフラグシグナリングの統一的なメカニズムを提案する。従って、ＣＢＦフラグのシグナリングの統一的なメカニズムが提案されている。

ＣＢＦフラグとサブ変換ユニット区分化ツールの関係から、ビットストリームの冗長性を除去することができる。

言い換えれば、本開示の実施形態は、ＶＶＣ４本明細書とＶＴＭ４．０．１ＳＷの間のＣＢＦフラグシグナリングの一部の不整合を取り除くことを目的とした変更を提案する。第１の態様では、ＶＴＭ ＳＷから、本明細書に提示されていない変換ユニット深度に基づく階層的なクロマＣＢＦシグナリングを削除し、本明細書にＳＷに提示されているクロマＣＢＦフラグに基づく通常のＴＵとＳＢＴ ＴＵのための欠落したルマＣＢＦフラグ導出方法を含めることを提案する。第２の態様は、第１の態様の上に提案され、既存の全てのルマＣＢＦフラグ導出方法の統一設計を前提としている。

ＶＶＣ４で表現されるＴＵの可能性は４つある。
１．通常のＴＵはＣＵサイズに等しい（分割なし）、
２．ＳＢＴ ＴＵの区分化、
３．ＩＳＰ ＴＵの区分化、
４．最大変換サイズの制限によるＴＵの区分化。

以下の表はその可能性を示している。

表１と表２によると、ルマとクロマのＣＢＦシグナリング両方は互いに独立して実行され、クロマＣＢＦフラグには階層的な依存関係がないことに留意されよう。

ＳＷの観点から、ＶＴＭ４．０．１は上記の態様両方を含んでいる。

階層的クロマＣＢＦシグナリング方法は、ＶＴＭ４．０．１でテストされ、コーディング効率への無視できない影響が実証される。一方で、この特徴をサポートするためには、ＳＷと本明細書の両方で自明ではないロジックを追加する必要がある。

一実施形態において、ＳＷの階層的なクロマＣＢＦシグナリング方法を削除し、スペックのルマＣＢＦの導出に含めることを提案する。

以下の表は、変更された構文表を示している。

別の実施形態では、最大のＴＵ制限を満たすために分割されたＴＵに対して、同様の方法を適用してルマＣＢＦを導出することを提案する。この統合は、ＩＳＰのための最後のルマＣＢＦ導出の既存のメカニズムを共有することができる。以下の表は、提案された変更を示している。

本発明の実施形態では、コーディング効率の向上、本明細書の簡素化、ＣＢＦフラグシグナリングの統一的なメカニズムを提案することができる。従って、ＣＢＦフラグのシグナリングの統一的なメカニズムが提案されている。

ＣＢＦフラグとサブ変換ユニット区分化ツールの関係から、ビットストリームの冗長性を取り除くことができる。

さらに換言すれば、ＶＶＣ４でＴＵが表現される可能性は４つあるということである。
１．通常のＴＵはＣＵサイズに等しい（分割なし）、
２．ＳＢＴ ＴＵの区分化、
３．ＩＳＰ ＴＵの区分化、
４．最大変換サイズの制限によるＴＵの区分化。

以下の表はその可能性を示している。

表１と表２によると、ルマとクロマのＣＢＦシグナリング両方は互いに独立して実行され、クロマＣＢＦフラグには階層的な依存関係がないことに留意されよう。

ＳＷの観点から、ＶＴＭ４．０．１は上記の態様両方を含んでいる。

階層的クロマＣＢＦシグナリング方法は、ＶＴＭ４．０．１でテストされ、コーディング効率への無視できない影響が実証される。一方で、この特徴をサポートするためには、ＳＷと本明細書の両方で自明ではないロジックを追加する必要がある。

一実施形態において、ＳＷの階層的なクロマＣＢＦシグナリング方法を削除し、スペックのルマＣＢＦの導出に含めることを提案する。

以下の表は、変更された構文表を示している。

本実施形態では、ｔｕ＿ｃｂｆ＿ｌｕｍａ［ｘ０］［ｙ０］フラグ導出方法は、１）ＴＵがＣＵに等しい場合の通常の場合と、２）ＣＢＦフラグを含むサブＴＵのＳＢＴの場合に実行する。導出処理は、ブロックタイプ（ＣｕＰｒｅｄＭｏｄｅ［ｘ０］［ｙ０］）と、ｔｕ＿ｃｂｆ＿ｌｕｍａ［ｘ０］［ｙ０］以前のビットストリームで既に送信されているＣｂとＣｒのＣＢＦフラグ（ｔｕ＿ｃｂｆ＿ｃｂ［ｘ０］［ｙ０］およびｔｕ＿ｃｂｆ＿ｃｒ［ｘ０］［ｙ０］）の値に基づいて実行される。なお、最大変換ユニットサイズの制限を満たすためにサブＴＵに分割されているＴＵには、本導出技術は適用されない。

本発明の実施形態では、コーディング効率の向上、本明細書の簡素化、ＣＢＦフラグシグナリングの統一的なメカニズムを提案することができる。

ＣＢＦフラグとサブ変換ユニット区分化ツールの関係から、ビットストリームの冗長性を取り除くことができる。

さらに別の実施形態では、前述の実施形態に関連して、ＳＷの階層的なクロマＣＢＦシグナリング方法を削除し、スペックにルマＣＢＦの導出を含めることが提案されている。

次の表は、変換ユニット構文の変更された構文表を示しており、すなわち、変換ユニット構文は以下の表に従ってシグナリングされる。

本実施形態では、ｔｕ＿ｃｂｆ＿ｌｕｍａ［ｘ０］［ｙ０］フラグ導出方法は、１）ＴＵがＣＵに等しい場合の通常の場合と、２）ＣＢＦフラグを含むサブＴＵのＳＢＴの場合に実行する。導出処理は、ブロックタイプ（ＣｕＰｒｅｄＭｏｄｅ［ｘ０］［ｙ０］）と、ｔｕ＿ｃｂｆ＿ｌｕｍａ［ｘ０］［ｙ０］以前のビットストリームで既に送信されているＣｂとＣｒのＣＢＦフラグ（ｔｕ＿ｃｂｆ＿ｃｂ［ｘ０］［ｙ０］およびｔｕ＿ｃｂｆ＿ｃｒ［ｘ０］［ｙ０］）の値に基づいて実行される。なお、最大変換ユニットサイズの制限を満たすためにサブＴＵに分割されているＴＵには、本導出技術は適用されない。

本実施形態では、本発明の他の実施形態と同様に、コーディング効率の向上、本明細書の簡素化、ＣＢＦフラグシグナリングの統一的なメカニズムを提案することができる。

また、本実施形態では、ＣＢＦフラグとサブ変換ユニット区分化ツールの関係から、ビットストリームの冗長性を取り除くことができる。

図６は、ＣＢＦフラグのシグナリング方法の一実施形態を示すブロック図である。図６は、通常のＴＵがＣＵサイズと等しく、そのＴＵがＳＢＴ区分化によって縦方向に２つのサブＴＵ：サブＴＵ０およびサブＴＵ１、に分割される場合を示している。ここで、ＳＢＴの設計によれば、１つのサブＴＵのみが非ゼロのｔｕ＿ｃｂｆ＿ｃｂ、ｔｕ＿ｃｂｆ＿ｃｒ、ｔｕ＿ｃｂｆ＿ｌｕｍａフラグを有してよい。図６の例では、サブＴＵ０は、非ゼロのｔｕ＿ｃｂｆ＿ｃｂ、ｔｕ＿ｃｂｆ＿ｃｒ、ｔｕ＿ｃｂｆ＿ｌｕｍａフラグを有してもよい。コーディングユニット全体のｃｕ＿ｃｂｆフラグが１に等しく、サブＴＵ０のｔｕ＿ｃｂｆ＿ｃｂ、ｔｕ＿ｃｂｆ＿ｃｒの両方がシグナリングされて０になっていると仮定すると、ｔｕ＿ｃｂｆ＿ｌｕｍａの値は、明示的なシグナリングなしに１に導くことができる。

これは、図１０にもさらに示されており、ＴＵがＣＵに等しく、分割がない場合と、パイプラインの分割がある場合とが示されている。

図７は、本開示によるデコーディング装置またはエンコーディング装置が実施するビデオコーディング方法の各ステップを示すフローチャートである。図７では、本方法は、ビットストリームを取得することを定義するステップ１６０１を含み、ビットストリームは、変換ユニット構文を含む。ステップ１６０１について、変換ユニット構文は、現在の変換ユニットまたは現在の変換ユニット内の現在のサブ変換ユニットに対応するクロマブロックに対して、少なくとも２つのクロマＣＢＦフラグ（クロマコード化ブロックフラグ）を有し、少なくとも２つのクロマＣＢＦフラグのうちの１つのクロマＣＢＦフラグは、あるブロックが対応する色平面に残差を有するかどうかを指定するものである。図７は、さらに、ルマＣＢＦフラグの値を導出するステップ１６０２を示す。ステップ１６０２におけるルマＣＢＦフラグの導出は、コーディングユニットＣＢＦフラグ、ｃｕ＿ｃｂｆフラグの値、および少なくとも２つのクロマＣＢＦフラグの値の１つまたは任意の組み合わせ、および／または現在の変換ユニット内の現在のサブ変換ユニットの位置、および／または現在のサブ変換ユニットよりも前の現在の変換ユニット内のサブ変換ユニットに対応するルマＣＢＦフラグおよびクロマＣＢＦフラグの値に基づいて行われる。本開示において、ブロックが残差を有するとは、ブロックが０にならない値の変換係数を少なくとも１つ含むことを意味する。

図８は、本開示によるエンコーダ２０を示す図である。図８において、エンコーダ２０は、ビットストリームを取得するように構成された取得ユニット２００１を備え、ビットストリームは、変換ユニット構文を含んでいる。取得ユニット２００１は、変換ユニット構文に従って、現在の変換ユニットまたは現在の変換ユニット内の現在のサブ変換ユニットに対応するクロマブロックに対する少なくとも２つのクロマＣＢＦフラグ（クロマコード化ブロックフラグ）の値を取得するように構成され、少なくとも２つのクロマＣＢＦフラグのうちの１つのクロマＣＢＦフラグは、対応するブロックが対応する色平面に残差を有するかどうかを指定する。エンコーダ２０はさらに、少なくとも以下に基づいて、ルマＣＢＦフラグの値を導出するように構成された導出ユニット２００３、を備える：コーディングユニットＣＢＦフラグの値、ｃｕ＿ｃｂｆフラグの値、および少なくとも２つのクロマＣＢＦフラグの値。１つまたは複数の取得ユニットを使用してもよいことは理解されるべきである。

図９は、本開示によるデコーダ３０を示す図である。図９において、デコーダ３０は、ビットストリームを取得するように構成された取得ユニット３００１を備え、ビットストリームは、変換ユニット構文を含んでいる。取得ユニット３００１は、変換ユニット構文に従って、現在の変換ユニットまたは現在の変換ユニット内の現在のサブ変換ユニットに対応するクロマブロックに対する少なくとも２つのクロマＣＢＦフラグ（クロマコード化ブロックフラグ）の値を取得するように構成され、少なくとも２つのクロマＣＢＦフラグのうちの１つのクロマＣＢＦフラグは、対応するブロックが対応する色平面に残差を有するかどうかを指定する。デコーダ３０はさらに、少なくとも以下に基づいて、ルマＣＢＦフラグの値を導出するように構成された導出ユニット３００３、を備える：コーディングユニットＣＢＦフラグの値、ｃｕ＿ｃｂｆフラグの値、および少なくとも２つのクロマＣＢＦフラグの値。１つまたは複数の取得ユニットを使用してもよいことは理解されるべきである。

［数学演算子］

このアプリケーションで使用されている数学演算子は、Ｃプログラミング言語で使用されているものと同様である。しかし、整数除算や算術シフト演算の結果がより正確に定義され、また、指数演算や実数除算などの追加演算も定義されている。例えば、「ｔｈｅ ｆｉｒｓｔ」は０番目、「ｔｈｅ ｓｅｃｏｎｄ」は１番目というように、一般的に０から始まる。

［算術演算子］

以下のように算術演算子が定義されている：

［論理演算子］

以下のように論理演算子が定義されている：

関係演算子

以下のように関係演算子が定義されている：

関係演算子が、値「ｎａ」（非該当）をアサインされている構文要素または変数に適用された場合、値「ｎａ」は、その構文要素または変数の区別的な値として扱われる。値「ｎａ」は、任意の他の値に等しくないとみなされる。

［ビット単位演算子］

以下のビット単位演算子が次のように定義される：

［代入演算子］

以下のように算術演算子が定義されている：

［範囲表記］

値の範囲を指定するには、次のような記法を用いる：

［数学関数］

以下の数学関数が定義されている：

［演算順序の優先順位］

式の中での優先順位を括弧で明示しない場合、以下のルールが適用される：
－優先順位の高い演算は、優先順位の低い演算よりも先に評価される。
－同じ優先順位の演算は、左から右に向かって順に評価される。

下の表は、演算の優先順位を最も高いものから最も低いものへと示しており、表の順位が高いほど優先順位が高いことを示している。

Ｃプログラミング言語でも使用されている演算子については、本明細書で使用されている優先順位は、Ｃプログラミング言語で使用されているものと同じである。
演算の優先順位が最も高いもの（表の上部）から最も低いもの（表の下部）までである。

［論理演算のテキスト記述］

本テキストにおいて、次の形式のような論理演算の記述が数学的に記述されることになる：

本テキストにおいて、それぞれの「If....Otherwise, if...Otherwise,...」の記述は、「...as follows」または「...the following applies」で始まり、すぐに「If...」が続く。「If .... Otherwise, if ... Otherwise,...」の最後の条件は常に「Otherwise, ...」である。交互に配置された「If ....Otherwise, if ... Otherwise,...」の記述は、「... as follows」または「... the following applies」と末尾の「Otherwise,...」を一致させることで識別できる。

本テキストでは、次の形式のような論理演算の記述が数学的に記述されることになる：

本テキストでは、次の形式のような論理演算の記述が数学的に記述されることになる：

本発明の実施形態は、主にビデオコーディングに基づいて記載されているが、本明細書に記載のコーディングシステム１０、エンコーダ２０、およびデコーダ３０（および対応してシステム１０）の実施形態、並びに他の実施形態は、静止画像処理またはコーディング、すなわち、ビデオコーディングにおけるような任意の前のまたは連続する画像とは独立した個々の画像の処理またはコーディングのために構成されてもよいことに留意すべきである。一般に、画像処理コーディングが単一の画像１７に限定される場合、インター予測ユニット２４４（エンコーダ）および３４４（デコーダ）だけは利用可能でなくてよい。ビデオエンコーダ２０およびビデオデコーダ３０の全ての他の機能（ツールまたは技術とも称される）は、静止画像処理、例えば、残差計算２０４／３０４、変換２０６、量子化２０８、逆量子化２１０／３１０、（逆）変換２１２／３１２、区分化２６２／３６２、イントラ予測２５４／３５４、および／またはループフィルタリング２２０、３２０、並びにエントロピーコーディング２７０およびエントロピーデコーディング３０４に等しく用いられ得る。

例えばエンコーダ２０およびデコーダ３０の実施形態、並びに、例えばエンコーダ２０およびデコーダ３０を参照して本明細書に記載された機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組み合わせで実施されてよい。ソフトウェアにおいて実施される場合、機能は、コンピュータ可読媒体上に保存されるか、または、通信媒体を介して１つまたは複数の命令若しくはコードとして送信され、ハードウェアベースの処理ユニットによって実行されてよい。コンピュータ可読媒体は、データ記憶媒体等の有形の媒体に対応するコンピュータ可読記憶媒体、または、例えば通信プロトコルに従った１つの場所から別の場所へのコンピュータプログラムの移動を容易にする任意の媒体を含む通信媒体を含んでよい。このように、コンピュータ可読媒体は、一般に、（１）非一時的な有形コンピュータ可読記憶媒体、または、（２）信号若しくは搬送波等の通信媒体に対応してよい。データ記憶媒体は、本開示に説明されている技術の実装のための命令、コード、および／またはデータ構造を取得するために１つまたは複数のコンピュータまたは１つまたは複数のプロセッサによってアクセスできる任意の利用可能な媒体であってよい。コンピュータプログラム製品は、コンピュータ可読媒体を含んでよい。

限定ではなく例として、そのようなコンピュータ可読記憶媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ－ＲＯＭ若しくは他の光ディスクストレージ、磁気ディスクストレージ若しくは他の磁気ストレージデバイス、フラッシュメモリ、または、命令若しくはデータ構造の形の所望のプログラムコードを保存するのに使用でき、コンピュータによってアクセスできる、任意の他の媒体を含むことができる。さらに、あらゆる接続がコンピュータ可読媒体と呼ぶのに適切である。例えば、同軸ケーブル、光ファイバケーブル、ツイストペアデジタル加入者線（ＤＳＬ）、または赤外線、ラジオ、およびマイクロ波等の無線技術を使用して、ウェブサイト、サーバ、または他のリモートソースから命令が伝送される場合、同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、または赤外線、ラジオおよびマイクロ波等の無線技術は、媒体の定義に含まれる。一方、コンピュータ可読記憶媒体およびデータ記憶媒体は、接続、搬送波、信号、または他の一時的媒体を含まず、代わりに非一時的有形記憶媒体を指すことを理解されたい。本明細書で使用されるディスク（ｄｉｓｋ ａｎｄ ｄｉｓｃ）は、コンパクトディスク（ＣＤ）、レーザディスク、光学ディスク、デジタル多用途ディスク（ＤＶＤ）、フロッピディスク、およびブルーレイディスクを含み、通例、ディスク（ｄｉｓｋ）は、データを磁気的に再現するものであり、ディスク（ｄｉｓｃ）は、レーザを用いてデータを光学的に再現するものである。上記の組み合わせも、コンピュータ可読媒体の範囲に含まれるべきである。

命令は、１つまたは複数のデジタル信号プロセッサ（ＤＳＰ）、汎用マイクロプロセッサ、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルロジックアレイ（ＦＰＧＡ）、または他の等価な集積若しくはディスクリート論理回路等の、１つまたは複数のプロセッサによって実行されてよい。従って、本明細書で使用される「プロセッサ」という用語は、前述の構造のいずれか、または、本明細書に記載の技術の実装に好適な任意の他の構造を指してよい。加えて、いくつかの態様では、本明細書に記載の機能は、エンコーディングおよびデコーディングのために構成されている専用ハードウェアおよび／またはソフトウェアモジュール内に提供されるか、または、組み合わされたコーデックに組み込まれてよい。加えて、本技術は、１つ若しくは複数の回路またはロジック要素において完全に実施することができる。

本開示の技術は、無線ハンドセット、集積回路（ＩＣ）またはＩＣのセット（例えば、チップセット）を含む、多種多様なデバイスまたは装置において実施してよい。様々な構成要素、モジュール、またはユニットが、開示された技術を実行するように構成されているデバイスの機能的態様を強調するように本開示において記載されているが、異なるハードウェアユニットによる実現は必ずしも要求されない。むしろ、上述したように、好適なソフトウェアおよび／またはファームウェアと連動して、様々なユニットがコーデックハードウェアユニットにして組み合わされるか、または、上述したように、１つまたは複数のプロセッサを含む相互運用ハードウェアユニットの集合によって提供されてよい。

本開示では、以下の１３の態様が開示されている。

第１の態様は、デコーディング装置またはエンコーディング装置によって実施されるコーディング方法を提供する。前記方法は、
ビットストリームを取得する段階を備え、前記ビットストリームは、変換ユニット構文を含む（一例として、変換ユニット構文要素は、ブロック全体に対してコーディングされるか、ＳＢＴ（インターブロックのサブブロック変換）によって得られる複数のサブ変換ユニットに対してコーディングされるか、または、最大変換ユニットサイズ制限を満たすためにコーディングされる）、
前記構文は、クロマブロックのための少なくとも２つのＣＢＦフラグを含み（一例として、変換ユニットの構文は、２つのクロマＣＢＦフラグ：ｔｕ＿ｃｂｆ＿ｃｂおよびｔｕ＿ｃｂｆ＿ｃｂ（各クロマ平面に１つのフラグ）を含む変換ユニットまたはサブ変換ユニットのいずれかに対応する）、クロマＣＢＦフラグは、特定のブロックが対応する色平面に残差を持つかどうかを指定する、
ｃｕ＿ｃｂｆフラグの値、現在の変換ユニットまたはサブ変換ユニットに対応する２つのクロマＣＢＦフラグの値、変換ユニット内のサブ変換ユニットの位置、現在の変換ユニット内の前のサブ変換ユニットに対応するルマＣＢＦフラグおよびクロマＣＢＦフラグの値のいずれかまたは任意の組み合わせに基づいて、ルマＣＢＦフラグｔｕ＿ｃｂｆ＿ｌｕｍａの値を導出する段階を、さらに備える。

第２の態様は、第１の態様の方法を提供し、ルマＣＢＦフラグの値（例えば、ｔｕ＿ｃｂｆ＿ｌｕｍａフラグ）は、ｃｕ＿ｃｂｆフラグの値と、現在の変換ユニットに対応する２つのクロマＣＢＦフラグの値とに基づいて導出される。

第３の態様は、第２の態様の方法を提供し、現在の変換ユニットがサブ変換ユニットに分割されておらず、ｃｕ＿ｃｂｆフラグの値が１であり、ｔｕ＿ｃｂｆ＿ｃｂフラグの値が０であり、ｔｕ＿ｃｂｆ＿ｃｒフラグの値が０であり、次に現在の変換ユニットのｔｕ＿ｃｂｆ＿ｌｕｍａフラグの値が１に導出される。

第４の態様は、第３の態様の方法を提供し、変換ユニット構文表が以下の表に従ってシグナリングされる。

第５の態様は、第１または第２の態様による方法を提供し、現在の変換ユニットがＳＢＴによって分割されるとき、非ゼロのＣＢＦフラグを許容するサブ変換ユニットのｔｕ＿ｃｂｆ＿ｌｕｍａフラグの値は、以下の条件に従って導出される：
－ｃｕ＿ｃｂｆフラグの値が１であり、ｔｕ＿ｃｂｆ＿ｃｂフラグの値が０であり、ｔｕ＿ｃｂｆ＿ｃｒフラグの値が０である場合、現在のサブ変換ユニットのｔｕ＿ｃｂｆ＿ｌｕｍａフラグの値が１に導出される。

第６の態様は、第１から第５の態様のいずれか１つによる方法を提供し、変換ユニット構文表が、以下の表に従ってシグナリングされる。

第７の態様は、第１または第２の態様の方法を提供し、最大変換ユニットサイズ制限を満たすために現在の変換ユニットがサブ変換ユニットによって分割されるとき、変換ユニットの最後のサブ変換ユニットに対するｔｕ＿ｃｂｆ＿ｌｕｍａフラグの値は、以下の条件に従って導出される：
－ｃｕ＿ｃｂｆフラグの値が１であり、現在の変換ユニットにおいて以前にコード化されたすべてのサブ変換ユニットのｔｕ＿ｃｂｆ＿ｌｕｍａフラグ、ｔｕ＿ｃｂｆ＿ｃｂフラグ、ｔｕ＿ｃｂｆ＿ｃｒフラグの値が０であり、現在のサブ変換ユニットのｔｕ＿ｃｂｆ＿ｃｂフラグの値が０であり、現在のサブ変換ユニットのｔｕ＿ｃｂｆ＿ｃｒフラグの値が０である場合には、ｔｕ＿ｃｂｆ＿ｌｕｍａフラグの値が１に導出される。

第８の態様は、第１から第７の態様のいずれか１つの態様の方法を提供し、変換ユニット構文表が以下の表に従ってシグナリングされる。

第９の態様は、第１から第８の態様のいずれか１つの態様の方法を提供し、コーディングユニット構文表および変換ツリー構文表が以下の表に従ってシグナリングされる。

第１０の態様は、第１から第９の態様のいずれか１つに記載の方法を実行するための処理回路を備えるエンコーダ（２０）を提供する。

第１１の態様では、第１から第９の態様のいずれか１つに記載の方法を実施するための処理回路を備えるデコーダ（３０）を提供する。

第１２の態様は、第１から第９の態様のいずれか１つに記載の方法を実行するためのプログラムコードを含むコンピュータプログラム製品を提供する。

第１３の態様は、デコーダまたはエンコーダを提供し、
１つまたは複数のプロセッサと、
前記プロセッサに結合され、前記プロセッサによる実行のためのプログラミングを格納する非一時的コンピュータ可読記憶媒体であって、前記プログラミングは、前記プロセッサによって実行されると、第１から第９の態様のいずれか１つによる方法を実行するように前記デコーダを構成する、非一時的コンピュータ可読記憶媒体と、
を備える。

また、本開示は、以下の１３の態様を含む。

第１の態様は、デコーディング装置またはエンコーディング装置によって実施されるコーディング方法を提供する。前記方法は、
ビットストリームを取得する段階を備え、前記ビットストリームは、変換ユニット構文を含む（一例として、変換ユニット構文要素は、ブロック全体に対してコーディングされるか、ＳＢＴ（インターブロックのサブブロック変換）によって得られる複数のサブ変換ユニットに対してコーディングされるか、または、最大変換ユニットサイズ制限を満たすためにコーディングされる）、
前記構文は、クロマブロックのための少なくとも２つのＣＢＦフラグを含み（一例として、変換ユニットの構文は、２つのクロマＣＢＦフラグ：ｔｕ＿ｃｂｆ＿ｃｂおよびｔｕ＿ｃｂｆ＿ｃｂ（各クロマ平面に１つのフラグ）を含む変換ユニットまたはサブ変換ユニットのいずれかに対応する）、クロマＣＢＦフラグは、特定のブロックが対応する色平面に残差を持つかどうかを指定する、
ｃｕ＿ｃｂｆフラグの値、現在の変換ユニットまたはサブ変換ユニットに対応する２つのクロマＣＢＦフラグの値、変換ユニット内のサブ変換ユニットの位置、現在の変換ユニット内の前のサブ変換ユニットに対応するルマＣＢＦフラグおよびクロマＣＢＦフラグの値のいずれかまたは任意の組み合わせに基づいて、ルマＣＢＦフラグｔｕ＿ｃｂｆ＿ｌｕｍａの値を導出する段階を、さらに備える。

第２の態様は、第１の態様の方法を提供し、ルマＣＢＦフラグの値（例えば、ｔｕ＿ｃｂｆ＿ｌｕｍａフラグ）は、ｃｕ＿ｃｂｆフラグの値と、現在の変換ユニットに対応する２つのクロマＣＢＦフラグの値とに基づいて導出される。

第３の態様は、第２の態様の方法を提供し、現在の変換ユニットがサブ変換ユニットに分割されておらず、ｃｕ＿ｃｂｆフラグの値が１であり、ｔｕ＿ｃｂｆ＿ｃｂフラグの値が０であり、ｔｕ＿ｃｂｆ＿ｃｒフラグの値が０であり、次に現在の変換ユニットのｔｕ＿ｃｂｆ＿ｌｕｍａフラグの値が１に導出される。

第４の態様は、第３の態様の方法を提供し、変換ユニット構文表が以下の表に従ってシグナリングされる。

第５の態様は、第１または第２の態様による方法を提供し、現在の変換ユニットがＳＢＴによって分割されるとき、非ゼロのＣＢＦフラグを許容するサブ変換ユニットのｔｕ＿ｃｂｆ＿ｌｕｍａフラグの値は、以下の条件に従って導出される：
－ｃｕ＿ｃｂｆフラグの値が１であり、ｔｕ＿ｃｂｆ＿ｃｂフラグの値が０であり、ｔｕ＿ｃｂｆ＿ｃｒフラグの値が０である場合、現在のサブ変換ユニットのｔｕ＿ｃｂｆ＿ｌｕｍａフラグの値が１に導出される。

第６の態様は、第１から第５の態様のいずれか１つによる方法を提供し、変換ユニット構文表が、以下の表に従ってシグナリングされる。

第７の態様は、第１または第２の態様の方法を提供し、最大変換ユニットサイズ制限を満たすために現在の変換ユニットがサブ変換ユニットによって分割されるとき、変換ユニットの最後のサブ変換ユニットに対するｔｕ＿ｃｂｆ＿ｌｕｍａフラグの値は、以下の条件に従って導出される：
－ｃｕ＿ｃｂｆフラグの値が１であり、現在の変換ユニットにおいて以前にコード化されたすべてのサブ変換ユニットのｔｕ＿ｃｂｆ＿ｌｕｍａフラグ、ｔｕ＿ｃｂｆ＿ｃｂフラグ、ｔｕ＿ｃｂｆ＿ｃｒフラグの値が０であり、現在のサブ変換ユニットのｔｕ＿ｃｂｆ＿ｃｂフラグの値が０であり、現在のサブ変換ユニットのｔｕ＿ｃｂｆ＿ｃｒフラグの値が０である場合には、ｔｕ＿ｃｂｆ＿ｌｕｍａフラグの値が1に導出される。

第８の態様は、第１から第７の態様のいずれか１つの態様の方法を提供し、変換ユニット構文表が以下の表に従ってシグナリングされる。

第９の態様は、第１から第８の態様のいずれか１つの態様の方法を提供し、コーディングユニット構文表および変換ツリー構文表が以下の表に従ってシグナリングされる。

第１０の態様は、第１から第９の態様のいずれか１つに記載の方法を実行するための処理回路を備えるエンコーダ（２０）を提供する。

第１１の態様では、第１から第９の態様のいずれか１つに記載の方法を実施するための処理回路を備えるデコーダ（３０）を提供する。

第１２の態様は、第１から第９の態様のいずれか１つに記載の方法を実行するためのプログラムコードを含むコンピュータプログラム製品を提供する。

第１３の態様は、デコーダまたはエンコーダを提供し、
１つまたは複数のプロセッサと、
前記プロセッサに結合され、前記プロセッサによる実行のためのプログラミングを格納する非一時的コンピュータ可読記憶媒体であって、前記プログラミングは、前記プロセッサによって実行されると、第１から第９の態様のいずれか１つによる方法を実行するように前記デコーダを構成する、非一時的コンピュータ可読記憶媒体と、
を備える。

また、本開示は、以下の１３の態様を含む。

第１の態様は、デコーディング装置またはエンコーディング装置によって実施されるコーディング方法を提供する。前記方法は、
ビットストリームを取得する段階を備え、前記ビットストリームは、変換ユニット構文を含む（一例として、変換ユニット構文要素は、ブロック全体に対してコーディングされるか、ＳＢＴ（インターブロックのサブブロック変換）によって得られる複数のサブ変換ユニットに対して符号化されるか、または、最大変換ユニットサイズ制限を満たすために符号化される）、
前記構文は、クロマブロックのための少なくとも２つのＣＢＦフラグを含み（一例として、変換ユニットの構文は、２つのクロマＣＢＦフラグ：ｔｕ＿ｃｂｆ＿ｃｂおよびｔｕ＿ｃｂｆ＿ｃｂ（各クロマ平面に１つのフラグ）を含む変換ユニットまたはサブ変換ユニットのいずれかに対応する）、クロマＣＢＦフラグは、特定のブロックが対応する色平面に残差を持つかどうかを指定する、
ｃｕ＿ｃｂｆフラグの値、現在の変換ユニットまたはサブ変換ユニットに対応する２つのクロマＣＢＦフラグの値、変換ユニット内のサブ変換ユニットの位置、現在の変換ユニット内の前のサブ変換ユニットに対応するルマＣＢＦフラグおよびクロマＣＢＦフラグの値のいずれかまたは任意の組み合わせに基づいて、ルマＣＢＦフラグｔｕ＿ｃｂｆ＿ｌｕｍａの値を導出する段階を、さらに備える。

第２の態様は、第１の態様の方法を提供し、ルマＣＢＦフラグの値（例えば、ｔｕ＿ｃｂｆ＿ｌｕｍａフラグ）は、ｃｕ＿ｃｂｆフラグの値と、現在の変換ユニットに対応する２つのクロマＣＢＦフラグの値とに基づいて導出される。

第３の態様は、第２の態様の方法を提供し、現在の変換ユニットがサブ変換ユニットに分割されていない場合、ビットストリームにおいてｃｕ＿ｃｂｆフラグがシグナリングされ、ｃｕ＿ｃｂｆフラグの値が１に等しく、ｔｕ＿ｃｂｆ＿ｃｂフラグの値が０であり、ｔｕ＿ｃｂｆ＿ｃｒフラグの値が０であり、次に現在の変換ユニットのｔｕ＿ｃｂｆ＿ｌｕｍａフラグの値が１に導出される。

第４の態様は、第３の態様の方法を提供し、変換ユニット構文表が以下の表に従ってシグナリングされる。

第５の態様は、第３の態様による方法を提供し、変換ユニット構文表が以下の表に従ってシグナリングされる。

第６の態様は、第１または第２の態様の方法を提供し、現在の変換ユニットがＳＢＴによって分割されるとき、非ゼロのＣＢＦフラグを許容するサブ変換ユニットのｔｕ＿ｃｂｆ＿ｌｕｍａフラグの値は、以下の条件に従って導出される：
－ｃｕ＿ｃｂｆフラグの値が１であり、ｔｕ＿ｃｂｆ＿ｃｂフラグの値が０であり、ｔｕ＿ｃｂｆ＿ｃｒフラグの値が０であり、次に現在のサブ変換ユニットのｔｕ＿ｃｂｆ＿ｌｕｍａフラグの値は１に導出される。

第７の態様は、第１から第６の態様のいずれか１つの態様の方法を提供し、変換ユニット構文表が以下の表に従ってシグナリングされる。

第８の態様は、第１から第６の態様のいずれか１つの態様の方法を提供し、変換ユニット構文表が以下の表に従ってシグナリングされる。

第９の態様は、第１から第８の態様のいずれか１つの態様の方法を提供し、コーディングユニット構文表および変換ツリー構文表が以下の表に従ってシグナリングされる。

第１０の態様は、第１から第９の態様のいずれか１つに記載の方法を実行するための処理回路を備えるエンコーダ（２０）を提供する。

第１１の態様では、第１から第９の態様のいずれか１つに記載の方法を実施するための処理回路を備えるデコーダ（３０）を提供する。

第１２の態様は、第１から第９の態様のいずれか１つに記載の方法を実行するためのプログラムコードを含むコンピュータプログラム製品を提供する。

第１３の態様は、デコーダまたはエンコーダを提供し、
１つまたは複数のプロセッサと、
前記プロセッサに結合され、前記プロセッサによる実行のためのプログラミングを格納する非一時的コンピュータ可読記憶媒体であって、前記プログラミングは、前記プロセッサによって実行されると、第１から第９の態様のいずれか１つによる方法を実行するように前記デコーダを構成する、非一時的コンピュータ可読記憶媒体と、
を備える。

本開示は、さらに以下の１４の態様を含む。

第１の態様は、デコーディング装置またはエンコーディング装置によって実施されるコーディング方法を提供する。前記方法は、
ビットストリームを取得する段階を備え、前記ビットストリームは、変換ユニット構文を含む（一例として、変換ユニット構文要素は、ブロック全体に対してコーディングされるか、ＳＢＴ（インターブロックのサブブロック変換）によって得られる複数のサブ変換ユニットに対してコーディングされるか、または、最大変換ユニットサイズ制限を満たすためにコーディングされる）、
前記構文は、クロマブロックのための少なくとも２つのＣＢＦフラグを含み（一例として、変換ユニットの構文は、２つのクロマＣＢＦフラグ：ｔｕ＿ｃｂｆ＿ｃｂおよびｔｕ＿ｃｂｆ＿ｃｂ（各クロマ平面に１つのフラグ）を含む変換ユニットまたはサブ変換ユニットのいずれかに対応する）、クロマＣＢＦフラグは、特定のブロックが対応する色平面に残差を持つかどうかを指定する、
ｃｕ＿ｃｂｆフラグの値、現在の変換ユニットまたはサブ変換ユニットに対応する２つのクロマＣＢＦフラグの値、変換ユニット内のサブ変換ユニットの位置、現在の変換ユニット内の前のサブ変換ユニットに対応するルマＣＢＦフラグおよびクロマＣＢＦフラグの値のいずれかまたは任意の組み合わせに基づいて、ルマＣＢＦフラグｔｕ＿ｃｂｆ＿ｌｕｍａの値を導出する段階を、さらに備える。

第２の態様は、第１の態様の方法を提供し、ルマＣＢＦフラグの値（例えば、ｔｕ＿ｃｂｆ＿ｌｕｍａフラグ）は、ｃｕ＿ｃｂｆフラグの値と、現在の変換ユニットに対応する２つのクロマＣＢＦフラグの値とに基づいて導出される。

第３の態様は、第２の態様の方法を提供し、現在の変換ユニットがサブ変換ユニットに分割されていない場合、ビットストリームにおいてｃｕ＿ｃｂｆフラグがシグナリングされ、ｃｕ＿ｃｂｆフラグの値が１に等しく、ｔｕ＿ｃｂｆ＿ｃｂフラグの値が０であり、ｔｕ＿ｃｂｆ＿ｃｒフラグの値が０であり、次に現在の変換ユニットのｔｕ＿ｃｂｆ＿ｌｕｍａフラグの値が１に導出される。

第４の態様は、第３の態様の方法を提供し、変換ユニット構文表が以下の表に従ってシグナリングされる。

第５の態様は、第３の態様による方法を提供し、変換ユニット構文表が以下の表に従ってシグナリングされる。

第６の態様は、第１の態様または第２の態様による方法を提供し、現在の変換ユニットがＳＢＴによって分割されるとき、非ゼロのＣＢＦフラグを許容するサブ変換ユニットのｔｕ＿ｃｂｆ＿ｌｕｍａフラグの値は、以下の条件に従って導出される：
－ｃｕ＿ｃｂｆフラグの値が１であり、ｔｕ＿ｃｂｆ＿ｃｂフラグの値が０であり、ｔｕ＿ｃｂｆ＿ｃｒフラグの値が０である場合、現在のサブ変換ユニットのｔｕ＿ｃｂｆ＿ｌｕｍａフラグの値が１に導出される。

第７の態様は、第１から第６の態様のいずれか１つの態様の方法を提供し、変換ユニット構文表が以下の表に従ってシグナリングされる。

第８の態様は、第１から第６の態様の方法を提供し、変換ユニット構文表が以下の表に従ってシグナリングされる。

第９の態様は、第１から第８の態様のいずれか１つの態様の方法を提供し、コーディングユニット構文表および変換ツリー構文表が以下の表に従ってシグナリングされる。

第１０の態様は、第１から第９の態様のいずれか１つの態様の方法であって、ｔｕ＿ｃｂｆ＿ｌｕｍａ［ｘ０］［ｙ０］の値が存在しない場合、およびｔｕ＿ｃｂｆ＿ｌｕｍａ［ｘ０］［ｙ０］の値が以下の条件に従って導出される：

第１１の態様では、第１から第１０の態様のいずれか１つに記載の方法を実施するための処理回路を備えるエンコーダ（２０）を提供する。

第１２の態様は、第１から第１０の態様のいずれか１つに記載の方法を実行するための処理回路を備えるデコーダ（３０）を提供する。

第１３の態様は、第１から第１０の態様のいずれか１つに記載の方法を実行するためのプログラムコードを含むコンピュータプログラム製品を提供する。

第１４の態様は、デコーダまたはエンコーダを提供し、
１つまたは複数のプロセッサと、
前記プロセッサに結合され、前記プロセッサによる実行のためのプログラミングを格納する非一時的コンピュータ可読記憶媒体であって、前記プログラミングは、前記プロセッサによって実行されると、第１から第１０の態様のいずれか１つによる方法を実行するように前記デコーダを構成する、非一時的コンピュータ可読記憶媒体と、
を備える。

［他の考えられる項目］
［項目１］
デコーディング装置またはエンコーディング装置により実施されるビデオコーディング方法であって、
ビットストリームを取得する段階であって、前記ビットストリームは、変換ユニット構文を備える、取得する段階と、
前記変換ユニット構文に従って、現在の変換ユニットまたは前記現在の変換ユニット内の現在のサブ変換ユニットに対応するクロマブロックに対する少なくとも２つのクロマＣＢＦフラグ（クロマコード化ブロックフラグ）の値を取得する段階であって、少なくとも前記２つのクロマＣＢＦフラグのうちの１つのクロマＣＢＦフラグは、対応するブロックが対応する色平面に残差を有するかどうかを指定する、取得する段階と、
コーディングユニットＣＢＦフラグの値、ｃｕ＿ｃｂｆフラグの値、および少なくとも前記２つのクロマＣＢＦフラグの値に少なくとも基づいて、ルマＣＢＦフラグの値を導出する段階と、
を備える、方法。
［項目２］
前記ルマＣＢＦフラグの値は、前記現在の変換ユニット内の前記現在のサブ変換ユニットの位置に基づいてさらに導出される、項目１に記載の方法。
［項目３］
前記変換ユニット構文は、少なくとも２つのクロマＣＢＦフラグを備え、変換ユニット構文に従って、少なくとも２つのクロマＣＢＦフラグの値を取得する段階は、
前記変換ユニット構文から少なくとも２つのクロマＣＢＦフラグの値を取得する段階を備える、項目１または２に記載の方法。
［項目４］
前記ルマＣＢＦフラグは、ｔｕ＿ｃｂｆ＿ｌｕｍａフラグである、項目１から３のいずれか一項に記載の方法。
［項目５］
前記変換ユニット構文において、変換ユニットの構文要素は、
ブロック全体にシグナリングされる、または
インターブロックのサブブロック変換（ＳＢＴ）で取得された複数のサブ変換ユニットにシグナリングされる、または
最大変換ユニットサイズの制限を満たすようにシグナリングされる
項目１から４のいずれか一項に記載の方法。
［項目６］
前記現在の変換ユニットまたは前記現在のサブ変換ユニットは、２つのクロマＣＢＦフラグを含み、各クロマ平面に対してそれぞれ１つのフラグを持つ
項目１から５のいずれか一項に記載の方法。
［項目７］
前記現在の変換ユニットがサブ変換ユニットに分割されていない場合、前記ビットストリームで前記ｃｕ＿ｃｂｆフラグがシグナリングされ、前記ｃｕ＿ｃｂｆフラグの値が１に等しく、ｔｕ＿ｃｂｆ＿ｃｂフラグの値が０で、ｔｕ＿ｃｂｆ＿ｃｒフラグの値が０であり、次に現在の変換ユニットのｔｕ＿ｃｂｆ＿ｌｕｍａフラグの値が１に導出される、項目１から６のいずれか一項に記載の方法。
［項目８］
前記変換ユニット構文に対応する変換ユニット構文表が、
に従ってシグナリングされる、項目１から７のいずれか一項に記載の方法。
［項目９］
前記変換ユニット構文に対応する変換ユニット構文表が、
に従ってシグナリングされる、項目１から７のいずれか一項に記載の方法。
［項目１０］
前記現在の変換ユニットが前記サブブロック変換（ＳＢＴ）によって分割されている場合、非ゼロのＣＢＦフラグを許容する前記サブ変換ユニットの前記ｔｕ＿ｃｂｆ＿ｌｕｍａフラグの値は、以下の条件に従って導出される：
前記ｃｕ＿ｃｂｆフラグの値が１であり、前記ｔｕ＿ｃｂｆ＿ｃｂフラグの値が０であり、前記ｔｕ＿ｃｂｆ＿ｃｒフラグの値が０である場合、前記現在のサブ変換ユニットの前記ｔｕ＿ｃｂｆ＿ｌｕｍａフラグの値は１であると導出される
項目１から６のいずれか一項に記載の方法。
［項目１１］
前記変換ユニット構文に対応する変換ユニット構文表が
に従ってシグナリングされる、項目１から７、および１０のいずれか一項に記載の方法。
［項目１２］
前記変換ユニット構文に対応する変換ユニット構文表が
に従ってシグナリングされる、項目１から７、および１０のいずれか一項に記載の方法。
［項目１３］
前記変換ユニット構文に対応する変換ツリー構文表が以下の表に従ってシグナリングされ、
前記変換ツリー構文表に対応するコーディングユニット構文表が以下の表にシグナリングされる、
項目１から７、および１０のいずれか一項に記載の方法。
［項目１４］
ｔｒｅｅＴｙｐｅは、ＳＩＮＧＬＥ＿ＴＲＥＥに等しい、項目８、９および１１から１３のいずれか一項に記載の方法。
［項目１５］
前記ルマＣＢＦフラグがｔｕ＿ｃｂｆ＿ｌｕｍａフラグであり、ｔｕ＿ｃｂｆ＿ｌｕｍａ［ｘ０］［ｙ０］の値が存在しない場合、前記ｔｕ＿ｃｂｆ＿ｌｕｍａ［ｘ０］［ｙ０］の値は、
に従って導出される、項目１から１４のいずれか一項に記載の方法。
［項目１６］
前記ルマＣＢＦフラグがｔｕ＿ｃｂｆ＿ｌｕｍａフラグであり、ｔｕ＿ｃｂｆ＿ｌｕｍａ［ｘ０］［ｙ０］の値が存在しない場合、前記ｔｕ＿ｃｂｆ＿ｌｕｍａ［ｘ０］［ｙ０］の値は、
に従って導出される、項目１から１４のいずれか一項に記載の方法。
［項目１７］
１に等しいｔｕ＿ｃｂｆ＿ｌｕｍａ［ｘ０］［ｙ０］は、ルマ変換ブロックが０に等しくない１つまたは複数の変換係数レベルを含むことを指定し、配列インデックスｘ０、ｙ０は、画像の左上のルマサンプルに対する、考慮された変換ブロックの左上のルマサンプルの位置（ｘ０，ｙ０）を指定する、変換係数レベルは、変換係数値の計算のためにスケーリングする前の前記デコーディング処理において、特定の２次元周波数インデックスに関連する値を表す整数量である、項目１から１６のいずれか一項に記載の方法。
［項目１８］
項目１から１７のいずれか一項に記載の方法を実行するための処理回路を備える、エンコーダ。
［項目１９］
項目１から１７のいずれか一項に記載の方法を実行するための処理回路を備える、デコーダ。
［項目２０］
コンピュータに、項目１から１７のいずれか一項に記載の方法を実行させるためのプログラム。
［項目２１］
１つまたは複数のプロセッサと、
前記プロセッサに結合され、前記プロセッサによる実行のためのプログラミングを格納する非一時的コンピュータ可読記憶媒体であって、前記プログラミングは、前記プロセッサによって実行されると、項目１から１７のいずれか一項に記載の方法を実行するようにデコーダを構成する、非一時的コンピュータ可読記憶媒体と、
を備える、デコーダ、または、エンコーダ。
［項目２２］
ビットストリームを取得するように構成される取得ユニットであって、前記ビットストリームは、変換ユニット構文を含み、前記取得ユニットは、前記変換ユニット構文に従って、現在の変換ユニットまたは現在の変換ユニット内の現在のサブ変換ユニットに対応するクロマブロックに対する少なくとも２つのクロマＣＢＦフラグ（クロマコード化ブロックフラグ）の値を取得するように構成され、少なくとも前記２つのクロマＣＢＦフラグのうちの１つのクロマＣＢＦフラグは、対応するブロックが対応する色平面に残差を有するかどうかを指定する、取得ユニットと、
コーディングユニットＣＢＦフラグの値、ｃｕ＿ｃｂｆフラグの値、および前記少なくとも２つのクロマＣＢＦフラグの値に少なくとも基づいて、ルマＣＢＦフラグの値を導出するように構成される導出ユニットと
を備える、エンコーダ。
［項目２３］
ビットストリームを取得するように構成される取得ユニットであって、前記ビットストリームは、変換ユニット構文を含み、前記取得ユニットは、前記変換ユニット構文に従って、現在の変換ユニットまたは現在の変換ユニット内の現在のサブ変換ユニットに対応するクロマブロックに対する少なくとも２つのクロマＣＢＦフラグ（クロマコード化ブロックフラグ）の値を取得するように構成され、少なくとも前記２つのクロマＣＢＦフラグのうちの１つのクロマＣＢＦフラグは、対応するブロックが対応する色平面に残差を有するかどうかを指定する、取得ユニットと、
コーディングユニットＣＢＦフラグの値、ｃｕ＿ｃｂｆフラグの値、および前記少なくとも２つのクロマＣＢＦフラグの値に少なくとも基づいて、ルマＣＢＦフラグの値を導出するように構成される導出ユニットと
を備える、デコーダ。
［項目２４］
前記ルマＣＢＦフラグの値は、前記現在の変換ユニット内の前記現在のサブ変換ユニットの位置に基づいてさらに導出される、項目２３に記載のデコーダ。
［項目２５］
前記変換ユニット構文は、少なくとも２つのクロマＣＢＦフラグを備え、変換ユニット構文に従って、少なくとも２つのクロマＣＢＦフラグの値を取得する段階は、
前記変換ユニット構文から少なくとも２つのクロマＣＢＦフラグの値を取得する段階を備える、項目２３または２４に記載のデコーダ。
［項目２６］
前記ルマＣＢＦフラグは、ｔｕ＿ｃｂｆ＿ｌｕｍａフラグである、項目２３から２５のいずれか一項に記載のデコーダ。
［項目２７］
前記変換ユニット構文において、変換ユニットの構文要素は、
ブロック全体にシグナリングされる、または
インターブロックのサブブロック変換（ＳＢＴ）で取得された複数のサブ変換ユニットにシグナリングされる、または
最大変換ユニットサイズの制限を満たすようにシグナリングされる
項目２３から２６のいずれか一項に記載のデコーダ。
［項目２８］
前記変換ユニットまたは前記サブ変換ユニットは、２つのクロマＣＢＦフラグを含み、各クロマ平面に対してそれぞれ１つのフラグを持つ
項目２３から２７のいずれか一項に記載のデコーダ。
［項目２９］
前記ルマＣＢＦフラグの値は、前記ｃｕ＿ｃｂｆフラグの値と、前記現在の変換ユニットに対応する前記２つのクロマＣＢＦフラグの値とに基づいて導出される、項目２３から２８のいずれか一項に記載のデコーダ。
［項目３０］
前記現在の変換ユニットがサブ変換ユニットに分割されていない場合、前記ビットストリームで前記ｃｕ＿ｃｂｆフラグがシグナリングされ、前記ｃｕ＿ｃｂｆフラグの値が１に等しく、ｔｕ＿ｃｂｆ＿ｃｂフラグの値が０で、ｔｕ＿ｃｂｆ＿ｃｒフラグの値が０であり、次に現在の変換ユニットのｔｕ＿ｃｂｆ＿ｌｕｍａフラグの値が１に導出される、項目２３から２９のいずれか一項に記載のデコーダ。
［項目３１］
前記変換ユニット構文に対応する変換ユニット構文表が
に従ってシグナリングされる、項目２３から３０のいずれか一項に記載のデコーダ。
［項目３２］
前記変換ユニット構文に対応する変換ユニット構文表が
に従ってシグナリングされる、項目２３から３０のいずれか一項に記載のデコーダ。
［項目３３］
前記現在の変換ユニットが前記サブブロック変換（ＳＢＴ）によって分割されている場合、非ゼロのＣＢＦフラグを許容する前記サブ変換ユニットの前記ｔｕ＿ｃｂｆ＿ｌｕｍａフラグの値は、以下の条件に従って導出される：
前記ｃｕ＿ｃｂｆフラグの値が１であり、前記ｔｕ＿ｃｂｆ＿ｃｂフラグの値が０であり、前記ｔｕ＿ｃｂｆ＿ｃｒフラグの値が０である場合、前記現在のサブ変換ユニットの前記ｔｕ＿ｃｂｆ＿ｌｕｍａフラグの値は１であると導出される
項目２３から２９のいずれか一項に記載のデコーダ。
［項目３４］
前記変換ユニット構文に対応する変換ユニット構文表が
に従ってシグナリングされる、項目２３から３０、および３３のいずれか一項に記載のデコーダ。
［項目３５］
前記変換ユニット構文に対応する変換ユニット構文表が
に従ってシグナリングされる、項目２３から３０、および３３のいずれか一項に記載のデコーダ。
［項目３６］
前記変換ユニット構文に対応する変換ツリー構文表が以下の表に従ってシグナリングされ、
前記変換ツリー構文表に対応するコーディングユニット構文表が以下の表にシグナリングされる、
項目２３から３０、および３３のいずれか一項に記載のデコーダ。
［項目３７］
ｔｒｅｅＴｙｐｅは、ＳＩＮＧＬＥ＿ＴＲＥＥに等しい、項目３１、３２および３４から３６のいずれか一項に記載のデコーダ。
［項目３８］
前記ルマＣＢＦフラグがｔｕ＿ｃｂｆ＿ｌｕｍａフラグであり、ｔｕ＿ｃｂｆ＿ｌｕｍａ［ｘ０］［ｙ０］の値が存在しない場合、前記ｔｕ＿ｃｂｆ＿ｌｕｍａ［ｘ０］［ｙ０］の値は、
に従って導出される、項目２３から３７のいずれか一項に記載のデコーダ。
［項目３９］
前記ルマＣＢＦフラグがｔｕ＿ｃｂｆ＿ｌｕｍａフラグであり、ｔｕ＿ｃｂｆ＿ｌｕｍａ［ｘ０］［ｙ０］の値が存在しない場合、前記ｔｕ＿ｃｂｆ＿ｌｕｍａ［ｘ０］［ｙ０］の値は、以下の条件
に従って導出される、項目２３から３８のいずれか一項に記載のデコーダ。
［項目４０］
１に等しいｔｕ＿ｃｂｆ＿ｌｕｍａ［ｘ０］［ｙ０］は、ルマ変換ブロックが０に等しくない１つまたは複数の変換係数レベルを含むことを指定し、配列インデックスｘ０、ｙ０は、画像の左上のルマサンプルに対する、考慮された変換ブロックの左上のルマサンプルの位置（ｘ０，ｙ０）を指定する、変換係数レベルは、変換係数値の計算のためにスケーリングする前の前記デコーディング処理において、特定の２次元周波数インデックスに関連する値を表す整数量である、項目２３から３９のいずれか一項に記載のデコーダ。

Claims (10)

1. 現在の変換ユニットまたは前記現在の変換ユニット内の現在のサブ変換ユニットを取得する段階であって、第１クロマ変換ブロックおよび第２クロマ変換ブロックが、前記現在の変換ユニットまたは前記現在のサブ変換ユニットに関連する、段階と、
   前記第１クロマ変換ブロックが０に等しくない少なくとも１つの変換係数レベルを含むかどうかを決定するための第１判断を実行する段階と、
   前記第１判断の第１結果に基づいて第１フラグの第１値を取得する段階であって、前記第１フラグが、前記第１クロマ変換ブロックが０に等しくない少なくとも１つの変換係数レベルを含むかどうかを指定する、段階と、
   前記第２クロマ変換ブロックが０に等しくない少なくとも１つの変換係数レベルを含むかどうかを決定するための第２判断を実行する段階と、
   前記第２判断の第２結果に基づいて第２フラグの第２値を取得する段階であって、前記第２フラグが、前記第２クロマ変換ブロックが０に等しくない少なくとも１つの変換係数レベルを含むかどうかを指定する、段階と、
   前記第１フラグの前記第１値および前記第２フラグの前記第２値を変換ユニット構文においてシグナリングする段階と、
   変換ツリー構造が存在するか否かを指定する第３フラグの第３値を取得する段階と、
   前記第３フラグの前記第３値をコーディングユニット構文においてシグナリングする段階であって、
   前記第１フラグの前記第１値、前記第２フラグの前記第２値、および前記第３フラグの前記第３値が、ルマ変換ブロックが０に等しくない少なくとも１つの変換係数レベルを含むかどうかを指定する第４フラグの第４値を導出するために使用される、段階と、
   を備える、
   方法。
2. 前記第４フラグの前記第４値が、さらに前記現在の変換ユニット内の前記現在のサブ変換ユニットの位置に基づいて導出される、請求項１に記載の方法。
3. 前記変換ユニット構文において、前記変換ユニット構文の要素は、
   ブロック全体にシグナリングされる、または
   インターブロックのサブブロック変換（ＳＢＴ）で取得された複数のサブ変換ユニットにシグナリングされる、または
   最大変換ユニットサイズの制限を満たすようにシグナリングされる
   請求項１に記載の方法。
4. 前記第１フラグの前記第１値が１に等しい場合、前記第１クロマ変換ブロックが、０に等しくない少なくとも１つの変換係数レベルを含むことを指定する、請求項１に記載の方法。
5. 前記第２フラグの前記第２値が１に等しい場合、前記第２クロマ変換ブロックが、０に等しくない少なくとも１つの変換係数レベルを含むことを指定する、請求項１に記載の方法。
6. 前記第４フラグの前記第４値が１に等しい場合、前記ルマ変換ブロックが、０に等しくない少なくとも１つの変換係数レベルを含むことを指定する、請求項１に記載の方法。
7. 前記第３フラグの前記第３値が１に等しい場合、前記変換ツリー構造が存在することを指定する、請求項１に記載の方法。
8. 装置であって、
   少なくとも１つのプロセッサと、
   前記少なくとも１つのプロセッサに結合され、請求項１から７の何れか一項に記載の前記方法を前記装置に実行させる前記少なくとも１つのプロセッサによる実行のためのプログラミングを格納する１または複数のメモリと、
   を備える、
   装置。
9. ビットストリームを生成する方法であって、
   現在の変換ユニットまたは前記現在の変換ユニット内の現在のサブ変換ユニットを取得する段階であって、第１クロマ変換ブロックおよび第２クロマ変換ブロックが、前記現在の変換ユニットまたは前記現在のサブ変換ユニットに関連する、段階と、
   前記第１クロマ変換ブロックが０に等しくない少なくとも１つの変換係数レベルを含むかどうかを決定するための第１判断を実行する段階と、
   前記第１判断の第１結果に基づいて第１フラグの第１値を取得する段階であって、前記第１フラグが、前記第１クロマ変換ブロックが０に等しくない少なくとも１つの変換係数レベルを含むかどうかを指定する、段階と、
   前記第２クロマ変換ブロックが０に等しくない少なくとも１つの変換係数レベルを含むかどうかを決定するための第２判断を実行する段階と、
   前記第２判断の第２結果に基づいて第２フラグの第２値を取得する段階であって、前記第２フラグが、前記第２クロマ変換ブロックが０に等しくない少なくとも１つの変換係数レベルを含むかどうかを指定する、段階と、
   前記第１フラグの前記第１値および前記第２フラグの前記第２値を変換ユニット構文においてシグナリングする段階と、
   変換ツリー構造が存在するか否かを指定する第３フラグの第３値を取得する段階と、
   前記第３フラグの前記第３値をコーディングユニット構文においてシグナリングする段階であって、
   前記第１フラグの前記第１値、前記第２フラグの前記第２値、および前記第３フラグの前記第３値が、ルマ変換ブロックが０に等しくない少なくとも１つの変換係数レベルを含むかどうかを指定する第４フラグの第４値を導出するために使用される、段階と、
   前記変換ユニット構文と前記コーディングユニット構文を有するビットストリームを取得する段階と、
   を備える、方法。
10. 請求項１から７の何れか一項に記載の方法をコンピュータに実行させるように構成された、コンピュータプログラム。