JP7735339B2 - ニューラルネットワーク装置およびシナプス重み更新方法 - Google Patents

Description

本発明の実施形態は、ニューラルネットワーク装置およびシナプス重み更新方法に関する。

近年、ＧＰＵ（Graphical Processing Unit）に代表される計算機ハードウェアの進歩に伴い、人工知能技術が急速に発展している。例えば、ＣＮＮ（Convolutional Neural Network）に代表される画像認識および分類技術は、既に、実社会の様々なシーンで利用されている。現在において広く利用されている人工知能技術は、生体の神経回路網の動作を単純化した数理モデルをベースとしている。このため、このような人工知能技術は、ＧＰＵ等の計算機を用いて実行がされる。しかし、人工知能技術をＧＰＵで実行した場合、大きな電力が必要になる。特に、大量のデータから特徴を抽出して記憶させる学習動作は、膨大な演算量となる。このため、このような学習動作は、非常に多くの電力を必要とし、例えばエッジ装置において実行することは困難であると考えられている。

一方、人間の脳は、消費エネルギーが２０Ｗ程度と低いにも関わらず、膨大な量のデータを常時オンラインで学習している。そこで、脳の動きを電気回路で比較的忠実に再現して情報処理を行う技術が世界各国で研究されている。

脳の神経回路網の中では、情報は、電圧スパイクによる信号としてニューロン（神経細胞）からニューロンへ伝達される。ニューロンとニューロンとは、シナプスと呼ばれる結合部によって結合される。あるニューロンが発火して電圧スパイクが発生した場合、電圧スパイクは、シナプスを介して後段のニューロンに入力される。このとき、後段のニューロンに入力される電圧スパイクの強度は、シナプスが有する結合強度（シナプス重みとも呼ぶ。）によって調整される。シナプス重みが大きい場合、電圧スパイクは、強度が高いまま後段のニューロンに伝達される。しかし、シナプス重みが小さい場合は、電圧スパイクは、強度が低くなって後段のニューロンに伝達される。従って、脳の神経回路網では、２つのニューロンを結合するシナプス重みが大きいほど、この２つのニューロンの情報的な関係性が大きい、ということになる。

シナプス重みは、電圧スパイクの入力タイミングおよびニューロンの内部状態に依存して変化することが知られている。シナプス更新則として最もよく知られているのは、ＳＴＤＰ（Spike Timing Dependent Plasticity）である。

ＳＴＤＰによるシナプス更新則は、次のような動作である。すなわち、あるニューロン（前段ニューロン）からシナプスを介して次のニューロン（後段ニューロン）に電圧スパイクが入力されたとする。前段ニューロンから電圧スパイクが入力されたことに応じて後段ニューロンの内部電位が閾値に達し、この結果、後段ニューロンが発火した場合、前段ニューロンが保持する情報と後段ニューロンが保持する情報との間には因果関係がある、ということとなる。このような場合、前段ニューロンと後段ニューロンとを結合するシナプスのシナプス重みは、大きくなる。逆に、後段ニューロンが発火した後に、前段ニューロンから電圧スパイクが後段ニューロンに入力された場合、前段ニューロンが保持する情報と後段ニューロンが保持する情報との間には因果関係がない、ということとなる。このような場合、前段ニューロンと後段ニューロンとを結合するシナプスのシナプス重みは、小さくなる。

このような脳の神経回路網の情報伝達原理を模倣した情報処理を、スパイキングニューラルネットワークと呼ぶ。スパイキングニューラルネットワークは、脳の神経回路網の情報の流れを、スパイク列として表現する。スパイキングニューラルネットワークでは、数値的な演算を行わず、電圧スパイクを蓄積、発生および伝達することによって、情報処理を行う。従来の人工知能では、学習動作に膨大な計算量が必要であった。しかし、スパイキングニューラルネットワークは、シナプス重みをＳＴＤＰ等の更新則を利用して学習するので、効率良く学習動作ができる。

シナプス重みは、一般的には、連続値で表現される。また、シナプス重みは、シナプス更新則によって決定された量だけ変化する。従って、ハードウェアで構成されたスパイキングニューラルネットワークは、連続値で表されたシナプス重みを記憶するためのメモリを備えなければならない。現在、広く使われているメモリは、情報をデジタル方式で記憶する。デジタル方式のメモリは、記憶する値を連続としてみなして扱うためには、十分に多くのビット数を有さなくてはならない。従って、ハードウェアで構成されたスパイキングニューラルネットワークは、連続値で表されたシナプス重みをデジタル方式のメモリに記憶させる場合、メモリ容量が大きくなってしまうという問題があった。

抵抗変化メモリおよび相変化メモリ等のアナログ値を記憶するアナログメモリも知られている。しかし、アナログメモリは、目的の値を正確に記憶するためには、精密な信号制御が必要である。従って、ハードウェアで構成されたスパイキングニューラルネットワークは、アナログメモリを備える場合、アナログメモリを制御するための回路およびシステムが複雑化および巨大化しまうという問題があった。

このような問題を回避するために、ハードウェアで構成されたスパイキングニューラルネットワークは、離散値で表されたシナプス重みを利用することが考えられる。例えば、ハードウェアで構成されたスパイキングニューラルネットワークは、バイナリにより表されたシナプス重み、すなわち、０または１により表されるシナプス重みを利用することが考えられる。しかし、バイナリにより表されたシナプス重みを利用したスパイキングニューラルネットワークは、シナプス重みの変化量が１となるので、電圧スパイクの入力タイミングおよびニューロンの内部状態に依存するシナプス重みの変化を適切に表現することが難しい。従って、ハードウェアで構成されたスパイキングニューラルネットワークは、例えばバイナリ等の離散値で表されたシナプス重みを利用する場合、小さい回路規模で適切に学習をさせることが困難であった。

米国特許第９１２９２２０号明細書

ルーベンカトリックMorphICチップ IEEE Trans. Bio CAS, vol. 13, 999(2019) 大学（ベルギー） Elisabetta Chicca， et al.， "Neuromorphic Electronic Circuits for Building Autonomous Cognitive Systems"， Proceedings of the IEEE (Volume: 102 , Issue: 9 , Sept. 2014)， P1367-1388，２０１４年５月１日 Joseph M. Brader et al.， "Learning real-world stimuli in a neural network with spike-driven synaptic dynamics "， Neural computation, Volume 19, Massachusetts Institute of Technology, P2881-2912, November 2007

本発明が解決しようとする課題は、小さい回路規模で精度良く学習をさせることができるニューラルネットワーク装置およびシナプス重み更新方法を提供することにある。

実施形態に係るニューラルネットワーク装置は、複数のニューロン回路と、複数のシナプス回路と、複数の乱数回路と、を備える。前記複数のニューロン回路のそれぞれは、前記複数のニューロン回路のうちの１以上のシナプス回路のそれぞれから出力される出力信号を受け取り、受け取った前記出力信号に応じて発火信号を出力する。前記複数の乱数回路のそれぞれは、定期的に変化する乱数を表すランダム信号を出力する。前記複数のシナプス回路のそれぞれは、記憶回路と、伝達回路と、確率制御回路と、更新回路と、を含む。前記記憶回路は、シナプス重みを記憶する。前記伝達回路は、前記複数のニューロン回路のうちの何れか１つである前段ニューロン回路から出力された前記発火信号である入力信号を受け取り、受け取った前記入力信号に対して前記シナプス重みの影響を加えた前記出力信号を、前記複数のニューロン回路のうちの何れか１つである後段ニューロン回路へと出力する。前記確率制御回路は、前記複数の乱数回路のうちの何れか１つの乱数回路から前記ランダム信号を受け取り、受け取った前記ランダム信号に基づき生成される確率で、前記シナプス重みの更新を許可し、前記シナプス重みの更新を許可している場合以外は、前記シナプス重みの更新を禁止する。前記更新回路は、前記前段ニューロン回路から前記入力信号を受け取った場合、前記シナプス重みの更新が許可されていることを条件として、前記後段ニューロン回路の動作または状態を表すフィードバック信号に応じて前記シナプス重みを更新する。前記複数のシナプス回路は、複数のシナプスグループに分割される。前記複数のシナプスグループのうちの第１シナプスグループに属する２以上のシナプス回路のそれぞれは、前記複数の乱数回路のうちの第１乱数回路から出力された前記ランダム信号を受け取る。前記複数のニューロン回路のうちの第１ニューロン回路に前記出力信号を出力する２以上のシナプス回路のそれぞれは、前記第１ニューロン回路に前記出力信号を出力する他のシナプス回路と異なるシナプスグループに属する。

第１実施形態に係るニューラルネットワーク装置の構成図。 リザバーコンピューティング装置の構成図。 第１実施形態における、ＳＴＤＰに基づく接続関係を示す図。 ＳＴＤＰに基づく更新確率の一例を示す図。 ＳＴＤＰに基づく更新確率の他の一例を示す図。 第１実施形態における、Ｆｕｓｉ則に基づく接続関係を示す図。 Ｆｕｓｉ則に基づく更新確率の一例を示す図。 第１実施形態に係るシナプス回路の構成図。 第１実施形態に係る、ＳＴＤＰに基づくシナプス回路の構成図。 第１実施形態に係る、Ｆｕｓｉ則に基づくシナプス回路の構成図。 スパイキングニューラルネットワークを示す図。 独立したランダム信号を受け取る場合の認識率を示す図。 共通のランダム信号を受け取る場合の認識率を示す図。 第１実施形態における第１接続例を示す図。 第１実施形態における第２接続例を示す図。 第１実施形態における第３接続例を示す図。 第１実施形態における第４接続例を示す図。 第１実施形態における認識率を示す図。 ニューロン数に対するトランジスタ数を示す図。 第２実施形態に係るニューラルネットワーク装置の構成図。 第２実施形態における、ＳＴＤＰに基づく接続関係を示す図。 第２実施形態に係るシナプス回路の構成図。 第２実施形態に係る、確率制御回路の構成図。 第２実施形態における第１接続例を示す図。 第２実施形態における第２接続例を示す図。 第２実施形態における第３接続例を示す図。 第２実施形態における認識率を示す図。 第１確率と第２確率とを変化させた場合の認識率を示す図。

以下、図面を参照しながら実施形態に係るニューラルネットワーク装置１０について説明する。

実施形態に係るニューラルネットワーク装置１０は、ハードウェアにより構成されたスパイキングニューラルネットワークであり、シナプス重みを確率的な更新則により更新する。実施形態に係るニューラルネットワーク装置１０は、小さい回路規模で、精度良く学習をさせることができる。この結果、実施形態に係るニューラルネットワーク装置１０は、小さい回路規模で、精度の良い推論を実行することができる。

（第１実施形態）
図１は、第１実施形態に係るニューラルネットワーク装置１０の構成の一例を示す図である。第１実施形態に係るニューラルネットワーク装置１０は、一例として、Ｎ段（Ｎは２以上の整数）のレイヤ１２と、（Ｎ－１）個のシナプス部１４と、乱数発生部１６とを備える。

Ｎ段のレイヤ１２のそれぞれは、複数のニューロン回路２２を含む。複数のニューロン回路２２のそれぞれは、前段のレイヤ１２から出力された複数の信号を前段のシナプス部１４を介して取得し、取得した複数の信号に対して積和演算に相当する処理を実行する。なお、Ｎ段のレイヤ１２のうち１段目のレイヤ１２は、外部の装置または入力レイヤから複数の信号を取得する。そして、複数のニューロン回路２２のそれぞれは、演算結果を表す信号に対して活性化関数に相当する処理を行った信号を出力する。なお、複数のニューロン回路２２のそれぞれは、積和演算に相当する処理をアナログ回路により実行してもよい。また、複数のニューロン回路２２のそれぞれは、活性化関数に相当する処理をアナログ回路により実行してもよい。複数のニューロン回路２２のそれぞれは、アナログ回路を用いることにより、積和演算に相当する処理および活性化関数に相当する処理を少ない消費電力により実行することができる。

（Ｎ－１）個のシナプス部１４のそれぞれは、複数のシナプス回路２０を含む。複数のシナプス回路２０のそれぞれは、シナプス重みが設定される。

（Ｎ－１）個のシナプス部１４のうちのｎ番目（ｎは、１以上、（Ｎ－１）以下の整数）のシナプス部１４は、ｎ段目のレイヤ１２と、（ｎ＋１）段目のレイヤ１２との間に配置される。

ｎ番目のシナプス部１４に含まれる複数のシナプス回路２０のそれぞれは、ｎ段目のレイヤ１２に含まれる複数のニューロン回路２２のうちの１つのニューロン回路２２から出力された信号を２値の入力信号として受け取る。ｎ番目のシナプス部１４に含まれる複数のシナプス回路２０のそれぞれは、受け取った入力信号に対して、設定されたシナプス重みの影響を加えた出力信号を生成する。本実施形態において、出力信号は、２値の電圧信号である。これに代えて、出力信号は、２値の電流信号であってもよい。そして、ｎ番目のシナプス部１４に含まれる複数のシナプス回路２０のそれぞれは、（ｎ＋１）段目のレイヤ１２に含まれる複数のニューロン回路２２のうちの１つのニューロン回路２２に出力信号を与える。

乱数発生部１６は、複数の乱数回路２４を含む。複数の乱数回路２４のそれぞれは、定期的に変化する乱数を表すランダム信号を出力する。複数の乱数回路２４のそれぞれは、他の乱数回路２４とは回路的に独立しており、他の乱数回路２４とは異なる乱数を表すランダム信号を発生する。複数の乱数回路２４のそれぞれは、例えば、疑似乱数発生回路である。疑似乱数発生回路は、例えば、ＣＭＯＳ半導体回路により生成された線形帰還シフトレジスタ（ＬＦＳＲ）回路である。

ランダム信号により表される乱数は、予め定められた範囲の値である。例えば、ランダム信号により表される乱数は、１０ビット幅（０～１０２３）の範囲の値である。

このようなニューラルネットワーク装置１０は、１段目のレイヤ１２が外部装置または入力レイヤから１または複数の信号を受け取る。そして、ニューラルネットワーク装置１０は、受け取った１または複数の信号に対してニューラルネットワークによる演算を実行した結果を表す１または複数の信号を、Ｎ段目のレイヤ１２から出力する。

ここで、複数のシナプス回路２０のそれぞれは、離散値で表されるシナプス重みが設定される。本実施形態においては、複数のシナプス回路２０のそれぞれは、バイナリにより表されるシナプス重みが設定される。

さらに、複数のシナプス回路２０のそれぞれは、複数の乱数回路２４のうちの何れか１つの乱数回路２４から出力されたランダム信号を受け取る。そして、複数のシナプス回路２０のそれぞれは、受け取ったランダム信号に基づき生成される確率信号により、予め定められたシナプス更新則に従って、設定されているシナプス重みを確率的に更新する。確率信号は、予め定められた確率で第１値（例えば１）となり、他の場合に第２値（例えば９）となる信号である。

例えば、複数のシナプス回路２０のそれぞれは、設定されているシナプス重みを、スパイクタイミング依存シナプス可塑性（ＳＴＤＰ）に基づく確率的な更新則により更新する。例えば、複数のシナプス回路２０のそれぞれは、確率信号が第１値（例えば１）の場合、シナプス重みをＳＴＤＰに基づく更新則に従って更新し、確率信号が第２値（例えば０）の場合に、シナプス重みの更新を実行しない。

また、複数のシナプス回路２０のそれぞれは、設定されているシナプス重みを、例えば、非特許文献３に示されるＦｕｓｉ則に基づく確率的な更新則により更新してもよい。例えば、複数のシナプス回路２０のそれぞれは、確率信号が第１値（例えば１）の場合、シナプス重みをＦｕｓｉ則に基づく更新則に従って更新し、確率信号が第２値（例えば０）の場合に、シナプス重みの更新を実行しない。

このような複数のシナプス回路２０のそれぞれは、シナプス重みが０または１のバイナリで表される場合、確率的なＳＴＤＰ更新則または確率的なＦｕｓｉ更新則により、シナプス重みを０から１に変化、または、１から０に変化させることができる。これにより、ニューラルネットワーク装置１０は、シナプス重みがバイナリ等の離散値で表されていても、シナプス重みを適切に学習させることができる。

図２は、実施形態に係るリザバーコンピューティング装置２６の構成を示す図である。

ニューラルネットワーク装置１０は、図１に示すような順方向に信号を転送する構造に限らず、信号を内部でフィードバックさせるリカレントニューラルネットワークであってもよい。ニューラルネットワーク装置１０は、リカレントニューラルネットワークである場合、例えば、図２に示すようなリザバーコンピューティング装置２６に適用することができる。

リザバーコンピューティング装置２６は、入力層２８と、リカレントニューラルネットワークであるニューラルネットワーク装置１０と、出力層３０とを備える。

入力層２８は、外部の装置から１または複数の信号を取得する。入力層２８は、取得した１または複数の信号をニューラルネットワーク装置１０に与える。出力層３０は、ニューラルネットワーク装置１０から１または複数の信号を取得する。そして、出力層３０は、１または複数の信号を外部の装置へと出力する。

ニューラルネットワーク装置１０に含まれる複数のニューロン回路２２のうちの一部のニューロン回路２２は、入力層２８から信号を取得する。また、入力層２８から信号を取得していないシナプス回路２０は、複数のニューロン回路２２のうちの何れか１つのニューロン回路２２から出力された信号を、入力信号として受け取る。また、複数のシナプス回路２０のうちの一部のニューロン回路２２は、他のニューロン回路２２へ出力信号を与える。複数のニューロン回路２２のうちの他の一部のニューロン回路２２は、出力層３０へ出力信号を与える。

そして、複数のシナプス回路２０のうちの少なくとも１つは、出力信号をフィードバックして、自身または他のニューロン回路２２の入力信号として与える。すなわち、複数のシナプス回路２０のうちの少なくとも１つは、自身、自身へ入力信号を与えたニューロン回路２２、または、自身へ入力信号を与えたニューロン回路２２より前段のニューロン回路２２へと出力信号を与える。

なお、図２に示すニューラルネットワーク装置１０も、図１と同様に、乱数発生部１６を備える。そして、複数のシナプス回路２０のそれぞれは、ランダム信号を受け取り、確率的な更新則によりシナプス重みを更新する。

このような構成のリザバーコンピューティング装置２６は、リザバーコンピューティングを実行するハードウェア装置として機能することができる。

図３は、ＳＴＤＰに基づく確率的な更新則によりシナプス重みを更新する場合における、第１実施形態に係るシナプス回路２０と他の回路との接続関係を示す図である。

複数のシナプス回路２０のそれぞれは、複数のニューロン回路２２のうちの何れか１つである前段ニューロン回路３２から出力された発火信号を、入力信号として取得する。複数のシナプス回路２０のそれぞれは、受け取った入力信号に対して、記憶しているシナプス重みの影響を加えた出力信号を出力する。そして、シナプス回路２０は、出力信号を、複数のニューロン回路２２のうちの何れか１つである後段ニューロン回路３４に供給する。

複数のシナプス回路２０のそれぞれは、後段ニューロン回路３４からフィードバック信号を受け取る。フィードバック信号は、後段ニューロン回路３４の動作または状態を表す。

ＳＴＤＰに基づく確率的な更新則によりシナプス重みを更新する場合、フィードバック信号は、後段ニューロン回路３４から出力される発火信号である。発火信号は、例えば、第１値（例えば１）または第２値（例えば０）を表す２値信号であり、後段ニューロン回路３４の発火タイミングにおいて、第２値（例えば０）から第１値（例えば１）に変化し、一定期間後に第２値（例えば０）に戻る。すなわち、ＳＴＤＰに基づく確率的な更新則によりシナプス重みを更新する場合、フィードバック信号は、後段ニューロン回路３４が発火してから一定期間、第１値（例えば１）となり、他の期間において第２値（例えば０）となる信号である。

また、複数のシナプス回路２０のそれぞれは、複数の乱数回路２４のうちの何れか１個の乱数回路２４からランダム信号を受け取る。

図４は、ＳＴＤＰに基づく確率的な更新則における更新確率の一例を示す図である。

ＳＴＤＰに基づく確率的な更新則によりシナプス重みを更新する場合、複数のシナプス回路２０のそれぞれは、入力信号からフィードバック信号までの時間差（Δｔ）に応じて、更新確率を変化させる。すなわち、複数のシナプス回路２０のそれぞれは、入力信号が第２値（例えば０）から第１値（例えば１）に変化したタイミングから、フィードバック信号が第２値（例えば０）から第１値（例えば１）に変化するタイミングまでの時間差（Δｔ）に応じて、更新確率を変化させる。

例えば、時間差（Δｔ）が正である場合、すなわち、入力信号が発生した後にフィードバック信号が発生した場合、複数のシナプス回路２０のそれぞれは、シナプス重みを増加方向に変化させる。この場合、複数のシナプス回路２０のそれぞれは、時間差（Δｔ）の絶対値が小さい程、更新確率を大きくし、時間差（Δｔ）の絶対値が大きくなるに従い、更新確率を小さくする。

例えば、時間差（Δｔ）が負である場合、すなわち、入力信号が発生する前にフィードバック信号が発生した場合、複数のシナプス回路２０のそれぞれは、シナプス重みを減少方向に変化させる。この場合、複数のシナプス回路２０のそれぞれは、時間差（Δｔ）の絶対値が小さい程、更新確率を大きくし、時間差（Δｔ）の絶対値が大きくなるに従い、更新確率を小さくする。

このように更新をすることにより、複数のシナプス回路２０のそれぞれは、前段ニューロン回路３２と後段ニューロン回路３４との情報的な関係性が大きさに応じて、シナプス重みを更新することができる。これとともに、複数のシナプス回路２０のそれぞれは、シナプス重みが例えばバイナリ等の離散値であっても、精度良くシナプス重みを学習させることができる。

図５は、ＳＴＤＰに基づく確率的な更新則における更新確率の他の一例を示す図である。複数のシナプス回路２０のそれぞれは、図４に示すように更新することに代えて、図５に示すようにシナプス重みを更新してもよい。

すなわち、時間差（Δｔ）が負である場合、複数のシナプス回路２０のそれぞれは、シナプス重みを更新しない。また、時間差（Δｔ）が正であり、且つ、時間差（Δｔ）が所定値（Ｔ）より小さい場合、複数のシナプス回路２０のそれぞれは、予め定められた増加確率（ｐ）により、シナプス重みを確率的に増加させる。また、時間差（Δｔ）が正であり、且つ、時間差（Δｔ）が所定値（Ｔ）以上である場合、複数のシナプス回路２０のそれぞれは、予め定められた減少確率（ｑ）により、シナプス重みを確率的に減少させる。

このようにシナプス重みを更新する場合、複数のシナプス回路２０のそれぞれは、入力信号を受け取ってから、フィードバック信号を受け取るまでの時間をタイマにより測定することにより、シナプス重みを更新することができる。従って、複数のシナプス回路２０のそれぞれは、簡易な回路でシナプス重みを更新することができる。

図６は、Ｆｕｓｉ則に基づく確率的な更新則によりシナプス重みを更新する場合における、第１実施形態に係るシナプス回路２０と他の回路との接続関係を示す図である。

複数のニューロン回路２２のそれぞれは、内部電位を保持する。複数のニューロン回路２２のそれぞれは、前段に接続されたシナプス回路２０から受け取った出力信号のレベルまたは時間幅に応じて、内部電位を変化させる。そして、複数のニューロン回路２２のそれぞれは、内部電位が予め設定された発火閾値より大きくなった場合、発火信号を出力する。

Ｆｕｓｉ則に基づく確率的な更新則によりシナプス重みを更新する場合、フィードバック信号は、後段ニューロン回路３４の内部電位を表す内部電位信号である。内部電位信号は、例えば、内部電位が所定値以上の場合に第１値（例えば１）となり、内部電位が所定値より小さい場合に第２値（例えば０）となる。

図７は、Ｆｕｓｉ則に基づく確率的な更新則における更新確率の一例を示す図である。

Ｆｕｓｉ則に基づく確率的な更新則によりシナプス重みを更新する場合、複数のシナプス回路２０のそれぞれは、入力信号の値とフィードバック信号の値との組み合わせに応じて、更新確率を変化させる。

例えば、複数のシナプス回路２０のそれぞれは、入力信号が第１値（例えば１）であり、且つ、内部電位信号が第１値（例えば１）である場合、予め定められた増加確率（ｐ）によりシナプス重みを増加方向に変化させる。また、例えば、複数のシナプス回路２０のそれぞれは、入力信号が第２値（例えば０）であり、且つ、内部電位信号が第１値（例えば１）である場合、予め定められた減少確率（ｑ）によりシナプス重みを減少方向に変化させる。

また、複数のシナプス回路２０のそれぞれは、入力信号が第１値（例えば１）であり、且つ、内部電位信号が第２値（例えば０）である場合、シナプス重みを変化させない。また、複数のシナプス回路２０のそれぞれは、入力信号が第２値（例えば０）であり、且つ、内部電位信号が第１値（例えば１）である場合、シナプス重みを変化させない。

このように更新をすることによっても、複数のシナプス回路２０のそれぞれは、前段ニューロン回路３２と後段ニューロン回路３４との情報的な関係性が大きさに応じて、シナプス重みを更新することができる。これとともに、複数のシナプス回路２０のそれぞれは、シナプス重みが例えばバイナリ等の離散値であっても、精度良くシナプス重みを学習させることができる。

図８は、第１実施形態に係るシナプス回路２０の構成を示す図である。複数のシナプス回路２０のそれぞれは、記憶回路４２と、伝達回路４４と、確率制御回路４６と、更新回路４８とを有する。

記憶回路４２は、シナプス重みを記憶する。本実施形態においては、記憶回路４２は、第１値（例えば１）または第２値（例えば０）を表すバイナリのシナプス重みを記憶する。なお、記憶回路４２は、３値以上の離散値のシナプス重みを記憶してもよいし、多数のビットにより表される連続値のシナプス重みを記憶してもよいし、アナログ値により表されるシナプス重みを記憶してもよい。

伝達回路４４は、前段ニューロン回路３２から出力された発火信号を、入力信号として受け取り、受け取った入力信号に対して記憶回路４２により記憶されたシナプス重みの影響を加えた出力信号を後段ニューロン回路３４に供給する。

例えば、伝達回路４４は、前段ニューロン回路３２から入力信号を受け取り、且つ、記憶回路４２により記憶されているシナプス重みが第１値（例えば１）である場合、第１電流量の出力信号を後段ニューロン回路３４に供給する。例えば、伝達回路４４は、前段ニューロン回路３２から入力信号を受け取り、且つ、記憶回路４２により記憶されているシナプス重みが第２値（例えば０）である場合、第１電流量より低い第２電流量の出力信号を後段ニューロン回路３４に与える。

これに代えて、例えば、伝達回路４４は、前段ニューロン回路３２から入力信号を受け取り、且つ、記憶回路４２により記憶されているシナプス重みが第２値（例えば０）である場合、出力信号を後段ニューロン回路３４に与えなくてもよい。また、例えば、伝達回路４４は、前段ニューロン回路３２から入力信号を受け取り、且つ、記憶回路４２により記憶されているシナプス重みが第２値（例えば０）である場合、シナプス重みが第１値（例えば１）である場合よりも電圧レベルが低い出力信号を与えてもよいし、シナプス重みが第１値（例えば１）である場合よりも遅延した出力信号を与えてもよい。例えば、伝達回路４４は、非特許文献２に示すＤＰＩ（Differential Pair-Integrator）回路を備えてもよい。この場合、伝達回路４４は、ＤＰＩ回路から出力された信号に応じた出力信号を出力する。このような伝達回路４４は、受け取った入力信号に対して記憶回路４２により記憶されたシナプス重みの影響を加えた出力信号を後段ニューロン回路３４に供給することができる。

確率制御回路４６は、複数の乱数回路２４のうちの何れか１つの乱数回路２４からランダム信号を受け取る。確率制御回路４６は、受け取ったランダム信号に基づき生成される確率で、シナプス重みの更新を許可し、シナプス重みの更新を許可している場合以外は、シナプス重みの更新を禁止する。

例えば、ランダム信号は、予め定められた下限値から、予め定められた上限値までの数値範囲内における乱数を表す。この場合、確率制御回路４６は、ランダム信号が予め定められた第１確率に対応する範囲の値である場合、シナプス重みの更新を許可し、ランダム信号が第１確率に対応する範囲の値でない場合、シナプス重みの更新を禁止する。

例えば、ランダム信号が０から（Ｎ－１）までの数値範囲内における乱数を表し、第１確率がｐである、とする。なお、ｐは、０より大きく、１より小さい実数である。この場合、例えば、確率制御回路４６は、ランダム信号が、０から（Ｎ－１）までの数値範囲内における、（ｐ×Ｎ）より小さい値である場合、または、（Ｎ－ｐ×Ｎ）より大きい値である場合、ランダム信号が第１確率に対応する範囲の値として、シナプス重みの更新を許可してもよい。また、確率制御回路４６は、ランダム信号が、０から（Ｎ－１）までの数値範囲内における、予め選択されたＰ個の値の何れかである場合、ランダム信号が第１確率に対応する範囲の値として、シナプス重みの更新を許可してもよい。なお、Ｐは、（ｐ×Ｎ）の小数点以下を切り捨てまたは切り上げた整数である。これにより、確率制御回路４６は、ランダム信号に基づき生成される確率で、シナプス重みの更新を許可することができる。

例えば、確率制御回路４６は、記憶回路４２に対するシナプス重みの更新操作を指示する更新指示信号を、更新回路４８から受け取る。確率制御回路４６は、シナプス重みの更新を許可する場合、更新回路４８から受け取ったシナプス重みの更新指示信号を、そのまま記憶回路４２に与える。また、確率制御回路４６は、シナプス重みの更新を禁止する場合、更新回路４８から受け取ったシナプス重みの更新指示信号をマスクして、記憶回路４２へと与えない。これにより、確率制御回路４６は、更新回路４８によるシナプス重みの更新の許可および禁止の制御をすることができる。

更新回路４８は、前段ニューロン回路３２から入力信号を受け取る。また、更新回路４８は、後段ニューロン回路３４から、後段ニューロン回路３４の動作または状態を表すフィードバック信号を受け取る。

そして、更新回路４８は、前段ニューロン回路３２から入力信号を受け取った場合、確率制御回路４６によりシナプス重みの更新が許可されていることを条件として、フィードバック信号に応じて、記憶回路４２に記憶されているシナプス重みを更新する。

例えば、ＳＴＤＰに基づく更新則によりシナプス重みを更新する場合、更新回路４８は、次のように動作する。すなわち、更新回路４８は、フィードバック信号として後段ニューロン回路３４から発火信号を受け取る。そして、更新回路４８は、入力信号からフィードバック信号までの時間差（Δｔ）が０より大きく所定値（Ｔ）より小さい場合、シナプス重みを増加させる更新指示信号を出力する。また、更新回路４８は、入力信号からフィードバック信号までの時間差（Δｔ）が０以下または所定値（Ｔ）以上である場合、シナプス重みを減少させる更新指示信号を出力する。

例えば、Ｆｕｓｉ則に基づく更新則によりシナプス重みを更新する場合、更新回路４８は、次のように動作する。すなわち、更新回路４８は、フィードバック信号として後段ニューロン回路３４から内部電位信号を受け取る。そして、更新回路４８は、入力信号が発火を示す第１値（例えば１）であり、且つ、フィードバック信号が、内部電位が所定値以上であることを示す第１値（例えば１）である場合、シナプス重みを増加方向に変更する更新指示信号を出力する。また、更新回路４８は、入力信号が第２値（例えば０）であり、且つ、フィードバック信号が第１値（例えば１）である場合、シナプス重みを減少方向に変更する更新指示信号を出力する。

更新回路４８は、更新指示信号を確率制御回路４６を介して記憶回路４２に与える。従って、更新回路４８は、確率制御回路４６によりシナプス重みの更新が許可されていることを条件として、記憶回路４２に記憶されているシナプス重みを更新することができる。

記憶回路４２は、確率制御回路４６を介して、更新回路４８から更新指示信号を受け取った場合、記憶しているシナプス重みを変更する。例えば、記憶回路４２は、シナプス重みを増加方向に変更する更新指示信号を受け取った場合、記憶しているシナプス重みを増加させる。記憶回路４２は、シナプス重みを減少方向に変更する更新指示信号を受け取った場合、記憶しているシナプス重みを減少させる。

ただし、シナプス重みは、離散値により表され、予め定められた数値範囲内で表される。従って、記憶回路４２は、シナプス重みを増加方向に変更する更新指示信号を受け取った場合であっても、シナプス重みを数値範囲の上限値以上に変更しない。また、記憶回路４２は、シナプス重みを減少方向に変更する更新指示信号を受け取った場合であっても、シナプス重みを数値範囲の下限値以下に変更しない。

例えば、シナプス重みが第１値（例えば１）または第２値（例えば０）のバイナリにより表される。この場合、記憶回路４２は、記憶しているシナプス重みが第１値（例えば１）である状態において、シナプス重みを増加方向に変更する更新指示信号を受け取った場合、シナプス重みを変更しない。また、記憶回路４２は、記憶しているシナプス重みが第２値（例えば０）である状態において、シナプス重みを減少方向に変更する更新指示信号を受け取った場合、シナプス重みを変更しない。

図９は、ＳＴＤＰに基づく確率的な更新則によりシナプス重みを更新する場合における、記憶回路４２、更新回路４８および確率制御回路４６の構成の一例を示す図である。

記憶回路４２は、ＳＲラッチ回路５２を含む。ＳＲラッチ回路５２は、セット端子に増加指示信号を受け取り、リセット端子に減少指示信号を受け取る。増加指示信号は、シナプス重みを増加方向に変更することを指示する更新指示信号であって、シナプス重みを増加方向に変更することを指示する場合に第１値（例えば１）となる。減少指示信号は、シナプス重みを減少方向に変更する更新指示信号であって、シナプス重みを減少方向に変更することを指示する場合に第１値（例えば１）となる。

ＳＲラッチ回路５２は、第１値（例えば１）または第２値（例えば０）を表すシナプス重みを記憶する。ＳＲラッチ回路５２は、Ｑ端子から記憶しているシナプス重みを伝達回路４４に出力する。

ＳＴＤＰに基づく確率的な更新則によりシナプス重みを更新する場合、更新回路４８は、タイマ回路５４と、第１反転回路５６と、第１ＡＮＤ回路５８と、第２ＡＮＤ回路６０とを含む。

タイマ回路５４は、前段ニューロン回路３２から入力信号を受け取る。タイマ回路５４は、１または０を表すタイマ信号を出力する。タイマ回路５４は、入力信号が０から１に変化したタイミングから、所定時間Ｔを経過するまでの期間、タイマ信号の値を１とし、他の期間、タイマ信号の値を０とする。

第１反転回路５６は、タイマ信号を受け取る。第１反転回路５６は、タイマ信号の値を反転した反転タイマ信号を出力する。

第１ＡＮＤ回路５８は、後段ニューロン回路３４から出力された発火信号であるフィードバック信号と、反転タイマ信号とを受け取る。第１ＡＮＤ回路５８は、フィードバック信号と、反転タイマ信号との論理積を演算する。第１ＡＮＤ回路５８は、フィードバック信号と反転タイマ信号との論理積の演算結果を、増加指示信号として出力する。

第２ＡＮＤ回路６０は、後段ニューロン回路３４から出力された発火信号であるフィードバック信号と、タイマ信号とを受け取る。第２ＡＮＤ回路６０は、フィードバック信号と、タイマ信号との論理積を演算する。第２ＡＮＤ回路６０は、フィードバック信号とタイマ信号との論理積の演算結果を、減少指示信号として出力する。

このような構成の更新回路４８は、フィードバック信号が０から１に変化したタイミングにおいて、入力信号が０から１に変化したタイミングから、フィードバック信号が０から１に変化するまでの時間差（Δｔ）が所定時間Ｔより小さい場合、増加指示信号を出力することができる。また、更新回路４８は、フィードバック信号が０から１に変化したタイミングにおいて、時間差（Δｔ）が所定時間Ｔ以上である場合、減少指示信号を出力することができる。

確率制御回路４６は、第１増加確率回路６２と、第１減少確率回路６４と、第３ＡＮＤ回路６６と、第４ＡＮＤ回路６８とを含む。

第１増加確率回路６２および第１減少確率回路６４は、複数の乱数回路２４のうちの何れか１つの乱数回路２４からランダム信号を受け取る。例えば、ランダム信号は、０から（Ｎ－１）までの数値範囲内における乱数を表し、定期的に値が変化する。

第１増加確率回路６２は、受け取ったランダム信号に基づき、予め設定された第１増加確率であるｐ_１の確率で１となり、（１－ｐ_１）の確率で０となる第１増加確率信号を生成する。ｐ_１は、０より大きく、１より小さい値である。

第１増加確率回路６２は、ランダム信号により表される値が、（ｐ_１×Ｎ）より小さい値である場合、または、（Ｎ－ｐ_１×Ｎ）より大きい値である場合、１となり、他の場合に０となる第１増加確率信号を生成する。また、第１増加確率回路６２は、ランダム信号により表される値が、予め選択されたＰ_１個の値の何れかである場合、１となり、他の場合に０となる第１増加確率信号を生成してもよい。なお、Ｐ_１は、（ｐ_１×Ｎ）の小数点以下を切り捨てまたは切り上げた整数である。

第１減少確率回路６４は、受け取ったランダム信号に基づき、予め設定された第１減少確率であるｑ_１の確率で１となり、（１－ｑ_１）の確率で０となる第１減少確率信号を生成する。ｑ_１は、０より大きく、１より小さい値である。

この場合、第１減少確率回路６４は、ランダム信号により表される値が、（ｑ_１×Ｎ）より小さい値である場合、または、（Ｎ－ｑ_１×Ｎ）より大きい値である場合、１となり、他の場合に０となる第１減少確率信号を生成する。また、第１減少確率回路６４は、ランダム信号により表される値が、予め選択されたＱ_１個の値の何れかである場合、１となり、他の場合に０となる第１減少確率信号を生成してもよい。なお、Ｑ_１は、（ｑ_１×Ｎ）の小数点以下を切り捨てまたは切り上げた整数である。

第３ＡＮＤ回路６６は、更新回路４８から出力された増加指示信号と、第１増加確率信号とを受け取る。第３ＡＮＤ回路６６は、増加指示信号と第１増加確率信号との論理積を演算する。第３ＡＮＤ回路６６は、増加指示信号と第１増加確率信号との論理積の演算結果を、増加指示信号として記憶回路４２のセット端子に出力する。

第４ＡＮＤ回路６８は、更新回路４８から出力された減少指示信号と、第１減少確率信号とを受け取る。第４ＡＮＤ回路６８は、減少指示信号と第１減少確率信号との論理積を演算する。第４ＡＮＤ回路６８は、減少指示信号と第１減少確率信号との論理積の演算結果を、減少指示信号として記憶回路４２のリセット端子に出力する。

このような確率制御回路４６は、更新回路４８から出力された増加指示信号を、ｐ_１の確率で記憶回路４２に与えて、１－ｐ_１の確率で増加指示信号をマスクすることができる。これにより、確率制御回路４６は、ランダム信号に基づき生成される第１増加確率ｐ_１で、更新回路４８によるシナプス重みの増加方向への変更を許可することができる。そして、確率制御回路４６は、シナプス重みの増加方向への変更を許可する場合以外は、シナプス重みの増加方向への変更を禁止することができる。

また、確率制御回路４６は、更新回路４８から出力された減少指示信号を、ｑ_１の確率で記憶回路４２に与えて、１－ｑ_１の確率で減少加指示信号をマスクすることができる。これにより、確率制御回路４６は、ランダム信号に基づき生成される第２減少確率ｑ_２で、更新回路４８によるシナプス重みの減少方向への変更を許可することができる。そして、確率制御回路４６は、シナプス重みの減少方向への変更を許可する場合以外は、シナプス重みの減少方向への変更を禁止することができる。

図１０は、Ｆｕｓｉ則に基づく確率的な更新則によりシナプス重みを更新する場合における、記憶回路４２、更新回路４８および確率制御回路４６の構成の一例を示す図である。

Ｆｕｓｉ則に基づく確率的な更新則によりシナプス重みを更新する場合、記憶回路４２および確率制御回路４６は、図９に示す構成と同一である。

Ｆｕｓｉ則に基づく確率的な更新則によりシナプス重みを更新する場合、更新回路４８は、第２反転回路７０と、第５ＡＮＤ回路７２と、第６ＡＮＤ回路７４とを含む。

第２反転回路７０は、後段ニューロン回路３４から出力された内部電位信号であるフィードバック信号を受け取る。第２反転回路７０は、フィードバック信号の値を反転した反転フィードバック信号を出力する。

第５ＡＮＤ回路７２は、前段ニューロン回路３２から出力された入力信号と、フィードバック信号とを受け取る。第５ＡＮＤ回路７２は、入力信号と、フィードバック信号との論理積を演算する。第５ＡＮＤ回路７２は、入力信号とフィードバック信号との論理積の演算結果を、増加指示信号として出力する。

第６ＡＮＤ回路７４は、前段ニューロン回路３２から出力された入力信号と、反転フィードバック信号とを受け取る。第６ＡＮＤ回路７４は、入力信号と、反転フィードバック信号との論理積を演算する。第６ＡＮＤ回路７４は、入力信号と反転フィードバック信号との論理積の演算結果を、減少指示信号として出力する。

このような構成の更新回路４８は、入力信号が１であり、且つ、フィードバック信号が１である場合、シナプス重みを増加方向に変更する更新指示信号を出力することができる。また、更新回路４８は、入力信号が０であり、且つ、フィードバック信号が１である場合、シナプス重みを減少方向に変更する更新指示信号を出力することができる。

図１１は、ＭＮＩＳＴ手書き文字と、スパイキングニューラルネットワークとを示す図である。

ここで、７８４（＝２８×２８）ピクセルのＭＮＩＳＴ手書き文字を、スパイキングニューラルネットワークに学習させることについて検討する。検討対象のスパイキングニューラルネットワークは、入力層と、入力層の後段の処理層とを含む。入力層は、７８４個のニューロンを含む。処理層は、４００個のニューロンを含む。入力層に含まれる７８４個のニューロンと、処理層に含まれる４００個のニューロンとは、複数のシナプスを介して接続される。

入力層に含まれる７８４個のニューロンは、ＭＮＩＳＴ手書き文字に含まれる７８４ピクセルのコントラストを取得する。入力層に含まれる７８４個のニューロンは、７８４ピクセルのコントラストに応じたスパイク密度のスパイク列を発生し、処理層に含まれる４００個のニューロンのそれぞれにシナプスを介して電圧スパイクを送る。

検討対象のスパイキングニューラルネットワークにおけるシナプス重みの更新則は、図５に示すＳＴＤＰに従った確率的な更新則である。シナプス重みを０から１に増加させる確率ｐは、例えば０．０１程度である。シナプス重みを１から０に減少させる確率ｑは、例えば０．００１程度である。また、検討対象のスパイキングニューラルネットワークは、複数のニューロンが同時に発火しないような仕組みになっている。

また、検討対象のスパイキングニューラルネットワークにおける複数のシナプスのそれぞれは、確率発生器により生成されたランダム信号に基づき確率制御をする。

図１２は、図１１に示したスパイキングニューラルネットワークを、複数のシナプスの全てが互いに独立した確率発生器からランダム信号を受け取る構成とした場合における、認識率のシミュレーション結果を示す図である。

図１１に示したスパイキングニューラルネットワークを、複数のシナプスの全てが互いに独立した確率発生器からランダム信号を受け取る構成とした。このようなスパイキングニューラルネットワークをＭＮＩＳＴ手書き文字により学習させてパターン認識をした場合、学習回数に対する認識率は、図１２に示すように、８０％を超える。

図１３は、図１１に示したスパイキングニューラルネットワークを、複数のシナプスの全てが共通の１個の確率発生器からランダム信号を受け取る構成とした場合における、認識率のシミュレーション結果を示す図である。

図１１に示したスパイキングニューラルネットワークを、複数のシナプスの全てが共通の１個の確率発生器からランダム信号を受け取る構成とした。このようなスパイキングニューラルネットワークをＭＮＩＳＴ手書き文字により学習させてパターン認識をした場合、学習回数に対する認識率は、図１３に示すように、７０％を超えることがない。さらに、この場合、学習回数に対する認識率は、学習回数に対して不安定である。従って、この場合、スパイキングニューラルネットワークは、正しく学習することができない。

なお、ランダム信号は、時間的に変化している。また、複数のシナプスのそれぞれは、異なるタイミングにおいて重みを更新する。従って、図１３に示す場合であっても、更新タイミングにおける、シナプス重みの更新を許可するか禁止するかを示す確率信号は、複数のシナプスのそれぞれ毎に異なる。

以上から、シナプス重みを確率的に更新する更新則を採用するスパイキングニューラルネットワークは、図１２および図１３を比較した場合、複数のシナプスの全ては、互いに独立した確率発生器により生成されたランダム信号に基づき確率制御をすることが好ましい。

ところで、確率発生器は、時間的にランダムに変化するランダム信号を発生する。このような確率発生器として、疑似乱数発生回路が知られている。疑似乱数発生回路として代表的な線形帰還シフトレジスタ（ＬＦＳＲ）回路は、一般的なシリコンＣＭＯＳデジタル回路技術により作成可能である。ＬＦＳＲ回路は、多数のシフトレジスタを用いる。従って、ＬＦＳＲ回路は、含まれるトランジスタの個数が多く、フットプリントが大きい。

従って、複数のシナプスの全てに互いに独立したＬＦＳＲ回路を備える、ハードウェアにより構成されるスパイキングニューラルネットワークは、回路規模が巨大化してしまう。例えば、シナプス重み更新の確率を０．００１程度とした場合、ＬＦＳＲ回路は、１０２３以上の周期を有さなければならない。１０２３以上の周期のＬＦＳＲ回路は、ハードウェアにより実装する場合、約１６０個のトランジスタが必要である。このＬＦＳＲ回路のトランジスタの個数は、シナプスの信号伝達のための回路のトランジスタの個数に比較して、非常に大きくなる。従って、シナプス重みを確率的に更新する更新則を採用するスパイキングニューラルネットワークをハードウェアにより実現する場合、確率発生器の個数を低減して回路規模を小さくすることが望ましい。

図１４は、第１実施形態に係るニューラルネットワーク装置１０における第１接続例を示す図である。

複数のシナプス回路２０は、複数のシナプスグループ８０に分割される。また、複数のシナプスグループ８０のそれぞれは、２以上のシナプス回路２０を含む。複数のシナプスグループ８０のそれぞれは、複数の乱数回路２４のうちの何れか１個の乱数回路２４に対応する。

そして、複数のシナプスグループ８０のうちの何れか１個のシナプスグループ８０に属する２以上のシナプス回路２０のそれぞれは、複数の乱数回路２４のうちの１個の乱数回路２４から出力されたランダム信号を受け取る。すなわち、同一のシナプスグループ８０に属する２以上のシナプス回路２０のそれぞれは、同一の乱数回路２４から出力されたランダム信号を受け取る。例えば、複数のシナプスグループ８０のうちの第１シナプスグループ８０－１に属する２以上のシナプス回路２０のそれぞれは、複数の乱数回路２４のうちの第１乱数回路２４－１から出力されたランダム信号を受け取る。

さらに、複数のニューロン回路２２のそれぞれは、互いに異なるシナプスグループ８０に属する２以上のシナプス回路２０から、２以上のシナプス信号を受け取る。すなわち、複数のニューロン回路２２のうちの何れか１個のニューロン回路２２に出力信号を出力する２以上のシナプス回路２０のそれぞれは、互いに異なるシナプスグループ８０に属する。例えば、複数のニューロン回路２２のうちの第１ニューロン回路２２－１に出力信号を出力する２以上のシナプス回路２０のそれぞれは、第１ニューロン回路２２－１に出力信号を出力する他のシナプス回路２０と異なるシナプスグループ８０に属する。

このような第１実施形態に係るニューラルネットワーク装置１０において、任意の一つのニューロン回路２２に着目する。着目したニューロン回路２２は、接続する複数の前段ニューロン回路３２との情報的な関係性を、シナプス重みが調整されることにより学習する。この場合、複数の前段ニューロン回路３２それぞれは、互いに独立な情報を有する。従って、着目したニューロン回路２２は、複数の前段ニューロン回路３２それぞれとの情報的な関連性を、互いに同期して学習してはならず、互いに独立に学習しなければならない。

第１実施形態に係るニューラルネットワーク装置１０において、第１ニューロン回路２２－１に出力信号を出力する２以上のシナプス回路２０のそれぞれは、第１ニューロン回路２２－１に出力信号を出力する他のシナプス回路２０と異なるシナプスグループ８０に属する。従って、第１ニューロン回路２２－１に出力信号を出力する２以上のシナプス回路２０のそれぞれは、第１ニューロン回路２２－１に出力信号を出力する他のシナプス回路２０と異なる乱数回路２４から出力されるランダム信号に基づき確率的にシナプス重みを更新する。従って、第１実施形態に係るニューラルネットワーク装置１０は、第１ニューロン回路２２－１と、複数の前段ニューロン回路３２のそれぞれとの情報的な関連性を、互いに独立に学習することができる。これにより、第１実施形態に係るニューラルネットワーク装置１０によれば、複数のシナプス回路２０のそれぞれに設定されるシナプス重みを適切に学習させることができる。

また、第１実施形態に係るニューラルネットワーク装置１０は、複数のシナプスグループ８０のそれぞれ毎に、乱数回路２４を備える。従って、第１実施形態に係るニューラルネットワーク装置１０は、複数のシナプス回路２０の個数を少なくすることができるので、小さい回路規模により実現することができる。

図１５は、第１実施形態に係るニューラルネットワーク装置１０における第２接続例を示す図である。

第１実施形態に係るニューラルネットワーク装置１０は、例えば、複数のシナプス回路２０を複数の層に立体的に配置してもよい。また、ニューラルネットワーク装置１０は、複数の層のそれぞれに、２以上のニューロン回路２２を配置する。

この場合、複数のシナプス回路２０のそれぞれは、同一の層に配置されたニューロン回路２２に出力信号を供給する。また、複数のシナプス回路２０のそれぞれは、同一の層に配置された２以上のシナプス回路２０が同一のニューロン回路２２から出力された発火信号を入力信号として取得してもよい。

そして、この場合、複数のシナプスグループ８０のそれぞれは、互いに異なる層に配置された２以上のシナプス回路２０を含む。

このような第１実施形態の第２接続例に係るニューラルネットワーク装置１０は、シナプス回路２０が配置された層とは異なる層に、複数の乱数回路２４を配置することができる。そして、複数の乱数回路２４のそれぞれは、ランダム信号を複数の層を貫通させて２以上のシナプス回路２０に供給することができる。

このような第１実施形態の第２接続例に係るニューラルネットワーク装置１０は、複数のシナプス回路２０、複数のニューロン回路２２および複数の乱数回路２４を効率良く配置することができる。

図１６は、第１実施形態に係るニューラルネットワーク装置１０における第３接続例を示す図である。

第１実施形態の第３接続例は、図１４に示した第１接続例と略同一の構成を有する。従って、第１実施形態の第３接続例については、図１４に示した第１接続例との相違点について説明する。

第３接続例においては、複数のシナプスグループ８０のうちの何れか１個のシナプスグループ８０に属する２以上のシナプス回路２０のそれぞれは、複数のニューロン回路２２のうちの１個のニューロン回路２２から出力された発火信号を、入力信号として受け取る。すなわち、同一のシナプスグループ８０に属する２以上のシナプス回路２０のそれぞれは、同一のニューロン回路２２から出力された発火信号を、入力信号として受け取る。

例えば、Ｎ個のシナプスグループ８０のうちの第１シナプスグループ８０－１に属する２以上のシナプス回路２０のそれぞれは、複数のニューロン回路２２のうちの第２ニューロン回路２２－２から出力された発火信号を、入力信号として受け取る。

このような第１実施形態の第３接続例に係るニューラルネットワーク装置１０は、入力信号を伝送する配線を効率良く接続することができる。

図１７は、第１実施形態に係るニューラルネットワーク装置１０における第４接続例を示す図である。

第１実施形態の第４接続例は、図１５に示した第２接続例と略同一の構成を有する。従って、第１実施形態の第４接続例については、図１５に示した第２接続例との相違点について説明する。

第４接続例においては、複数のシナプスグループ８０のうちの何れか１個のシナプスグループ８０に属する２以上のシナプス回路２０のそれぞれは、複数のニューロン回路２２のうちの１個のニューロン回路２２から出力された発火信号を、入力信号として受け取る。すなわち、同一のシナプスグループ８０に属する２以上のシナプス回路２０のそれぞれは、同一のニューロン回路２２から出力された発火信号を、入力信号として受け取る。

このような第１実施形態に係る第４接続例に係るニューラルネットワーク装置１０は、複数のシナプス回路２０、複数のニューロン回路２２および複数の乱数回路２４を効率良く配置することができるとともに、入力信号を伝送する配線を効率良く接続することができる。

さらに、第４接続例において、複数のシナプスグループ８０のそれぞれは、同一の層に含まれる、互いに異なるニューロン回路２２に出力信号を出力する２以上のシナプス回路２０を含む。これにより、第１実施形態に係る第４接続例に係るニューラルネットワーク装置１０は、複数の乱数回路２４の個数をさらに削減することができる。

図１８は、第１実施形態におけるニューラルネットワーク装置１０の認識率のシミュレーション結果を示す図である。なお、図１８のＡの線は、図１１に示したスパイキングニューラルネットワークを、第１実施形態の第３接続例に従って構成した場合における認識率である。図１８のＢの線は、図１１に示したスパイキングニューラルネットワークを、複数のシナプスの全てが互いに独立した確率発生器からランダム信号を受け取る構成とした場合における認識率である。

第１実施形態の第３接続例に従って構成したスパイキングニューラルネットワークをＭＮＩＳＴ手書き文字により学習させてパターン認識をした場合、学習回数に対する認識率は、図１８のＡに示すように、８０％に近くなる。図１８のＡの認識率は、図１８のＢに示す複数のシナプスの全てが互いに独立した確率発生器からランダム信号を受け取る場合の認識率よりは低いが、非常に近い値となる。図１８のＡの認識率は、学習回数に対しても安定している。従って、第１実施形態の第３接続例に従って構成した図１１のスパイキングニューラルネットワークは、精度良く学習することができる。

図１９は、ニューロン数に対するトランジスタ数を示す図である。なお、図１９のＡは、第１実施形態の第３接続例に従って構成したスパイキングニューラルネットワークにおけるトランジスタ数を示す。図１９のＢは、複数のシナプスの全てが互いに独立した確率発生器からランダム信号を受け取る構成としたスパイキングニューラルネットワークにおけるトランジスタ数を示す。図１９のＣは、（Ｂ－Ａ）／Ａであり、トランジスタ数の削減割合を示す。

例えば、図９または図１０に示すシナプス回路２０は、約４０個のトランジスタにより構成することができる。また、図１０に示すシナプス回路２０を採用する場合、複数のニューロン回路２２のそれぞれは、内部電位の大きさを閾値電位と比較するためのコンパレータ回路を含む。コンパレータ回路は、約１６個のトランジスタにより構成することができる。

また、第１実施形態に係る複数の乱数回路２４のそれぞれは、１０２３周期のＬＦＳＲ回路である、とする。また、複数のシナプスの全てが互いに独立した確率発生器からランダム信号を受け取る構成とした図１１に示したスパイキングニューラルネットワークにおける、確率発生器も１０２３周期のＬＦＳＲ回路である、とする。１０２３周期のＬＦＳＲ回路は、約１６０個のトランジスタにより構成することができる。

そして、図１１に示したスパイキングニューラルネットワークの入力層のニューロン数をｎ（ｎは２以上の整数）とする。

このような場合、図１１に示したスパイキングニューラルネットワークを構成する場合のトランジスタ数は、複数のシナプスの全てが互いに独立した確率発生器からランダム信号を受け取る構成（図１９のＢ）より、第１実施形態の第３接続例に従った構成（図１９のＡ）の方が少ない。削減割合は、図１９のＣに示すように、約２０％である。

以上のように、第１実施形態に係るニューラルネットワーク装置１０は、ハードウェアにより構成されたスパイキングニューラルネットワークであり、シナプス重みを確率的な更新則により更新することができる。そして、第１実施形態に係るニューラルネットワーク装置１０は、複数の乱数回路２４の個数を削減しつつ適切に配置するので、小さい回路規模で、精度良く学習することができる。この結果、第１実施形態に係るニューラルネットワーク装置１０は、小さい回路規模で、精度の良い推論を実行することができる。

（第２実施形態）
つぎに、第２実施形態に係るニューラルネットワーク装置１０について説明をする。なお、第２実施形態に係るニューラルネットワーク装置１０は、第１実施形態と略同一の機能および構成を有するので、略同一の機能および構成を有する要素については同一の符号を付けて、相違点を除き詳細な説明を省略する。

図２０は、第２実施形態に係るニューラルネットワーク装置１０の構成の一例を示す図である。第２実施形態に係るニューラルネットワーク装置１０は、一例として、Ｎ段（Ｎは２以上の整数）のレイヤ１２と、（Ｎ－１）個のシナプス部１４と、乱数発生部１６と、追加乱数発生部８６とを備える。すなわち、第２実施形態に係るニューラルネットワーク装置１０は、図１に示した第１実施形態の構成と比較して、追加乱数発生部８６を、さらに備える。

追加乱数発生部８６は、複数の追加乱数回路８８を含む。複数の追加乱数回路８８のそれぞれは、定期的に変化する乱数を表す追加ランダム信号を出力する。複数の追加乱数回路８８のそれぞれは、他の追加乱数回路８８および複数の乱数回路２４とは回路的に独立しており、複数の乱数回路２４および他の追加乱数回路８８とは異なる乱数を表す追加ランダム信号を発生する。複数の追加乱数回路８８のそれぞれは、例えば、疑似乱数発生回路である。

追加ランダム信号により表される乱数は、予め定められた範囲の値である。例えば、追加ランダム信号により表される乱数は、１０ビット幅（０～１０２３）の範囲の値である。

複数の追加乱数回路８８は、複数のニューロン回路２２のうちの何れか１個のニューロン回路２２に対応する。例えば、複数の追加乱数回路８８と複数のニューロン回路２２とは、一対一で対応する。なお、複数の追加乱数回路８８のそれぞれは、２個以上のニューロン回路２２に対応していてもよい。ただし、複数のニューロン回路２２のそれぞれは、複数の追加乱数回路８８のうちの何れか１個の追加乱数回路８８に対応する。

なお、図２０には、レイヤ構造のニューラルネットワーク装置１０を示しているが、第２実施形態に係るニューラルネットワーク装置１０は、図２に示すようなリカレントニューラルネットワークであってもよい。

図２１は、第２実施形態に係るシナプス回路２０と他の回路との接続関係を示す図である。

複数のシナプス回路２０のそれぞれは、複数の追加乱数回路８８のうちの何れか１つの追加乱数回路８８から出力された追加ランダム信号をさらに受け取る。例えば、複数のシナプス回路２０のそれぞれは、複数の追加乱数回路８８のうちの、自身が出力信号を出力するニューロン回路２２に対応する追加乱数回路８８から、追加ランダム信号を受け取る。すなわち、複数の追加乱数回路８８のそれぞれは、複数のシナプス回路２０のうちの、対応するニューロン回路２２が出力信号を受け取る２以上のシナプス回路２０に対して追加ランダム信号を出力する。

そして、複数のシナプス回路２０のそれぞれは、受け取ったランダム信号に基づき生成される予め定められた第１確率と、追加ランダム信号に基づき生成される予め定められた第２確率とを乗算した確率により、予め定められたシナプス更新則に従って、設定されているシナプス重みを確率的に更新する。第１確率は、第２確率より大きい。

なお、図２１は、ＳＴＤＰに基づく確率的な更新則によりシナプス重みを更新する場合における、シナプス回路２０と他の回路との接続関係を示しているが、追加乱数回路８８とシナプス回路２０との接続関係は、Ｆｕｓｉ則の場合においても同様である。

図２２は、第２実施形態に係るシナプス回路２０の構成を示す図である。第２実施形態において、確率制御回路４６は、複数の追加乱数回路８８のうちの何れか１つの追加乱数回路８８から追加ランダム信号を受け取る。

確率制御回路４６は、受け取ったランダム信号に基づき生成される第１確率と、受け取った追加ランダム信号に基づき生成される第２確率とを乗算した確率で、シナプス重みの更新を許可し、シナプス重みの更新を許可している場合以外は、シナプス重みの更新を禁止する。

例えば、ランダム信号は、予め定められた第１下限値から、予め定められた第１上限値までの数値範囲内における乱数を表す。また、例えば、追加ランダム信号は、予め定められた第２下限値から、予め定められた第２上限値までの数値範囲内における乱数を表す。

この場合、確率制御回路４６は、ランダム信号が予め定められた第１確率に対応する範囲の値であり、且つ、追加ランダム信号が予め定められた第２確率に対応する範囲の値である場合、シナプス重みの更新を許可する。また、確率制御回路４６は、ランダム信号が予め定められた第１確率に対応する範囲の値でない場合、または、追加ランダム信号が予め定められた第２確率に対応する範囲の値ではない場合、シナプス重みの更新を禁止する。

図２３は、第２実施形態に係る確率制御回路４６の構成の一例を示す図である。

第２実施形態に係る確率制御回路４６は、第１増加確率回路６２と、第１減少確率回路６４と、第３ＡＮＤ回路６６と、第４ＡＮＤ回路６８と、第２増加確率回路９０と、第２減少確率回路９２と、第７ＡＮＤ回路９４と、第８ＡＮＤ回路９６とを含む。すなわち、第２実施形態に係る確率制御回路４６は、図９に示した第１実施形態の構成と比較して、第２増加確率回路９０と、第２減少確率回路９２と、第７ＡＮＤ回路９４と、第８ＡＮＤ回路９６とをさらに含む。

第２増加確率回路９０および第２減少確率回路９２は、複数の追加乱数回路８８のうちの何れか１つの追加乱数回路８８から追加ランダム信号を受け取る。例えば、追加ランダム信号は、０から（Ｎ－１）までの数値範囲内における乱数を表し、定期的に値が変化する。

第２増加確率回路９０は、受け取った追加ランダム信号に基づき、予め設定された第２増加確率であるｐ_２で１となり、（１－ｐ_２）の確率で０となる第２増加確率信号を生成する。ｐ_２は、０より大きく、１より小さい値である。

第２増加確率回路９０は、追加ランダム信号により表される値が、（ｐ_２×Ｎ）より小さい値である場合、または、（Ｎ－ｐ_２×Ｎ）より大きい値である場合、１となり、他の場合に０となる第２増加確率信号を生成する。また、第２増加確率回路９０は、追加ランダム信号により表される値が、予め選択されたＰ_２個の値の何れかである場合、１となり、他の場合に０となる第２増加確率信号を生成してもよい。なお、Ｐ_２は、（ｐ_２×Ｎ）の小数点以下を切り捨てまたは切り上げた整数である。

第２減少確率回路９２は、受け取った追加ランダム信号に基づき、予め設定された第２減少確率であるｑ_２で１となり、（１－ｑ_２）の確率で０となる第２減少確率信号を生成する。ｑ_２は、０より大きく、１より小さい値である。

この場合、第２減少確率回路９２は、追加ランダム信号により表される値が、（ｑ_２×Ｎ）より小さい値である場合、または、（Ｎ－ｑ_２×Ｎ）より大きい値である場合、１となり、他の場合に０となる第２減少確率信号を生成する。また、第２減少確率回路９２は、追加ランダム信号により表される値が、予め選択されたＱ_２個の値の何れかである場合、１となり、他の場合に０となる第２減少確率信号を生成してもよい。なお、Ｑ_２は、（ｑ_２×Ｎ）の小数点以下を切り捨てまたは切り上げた整数である。

第７ＡＮＤ回路９４は、第３ＡＮＤ回路６６から出力された信号と、第２増加確率信号とを受け取る。第７ＡＮＤ回路９４は、第３ＡＮＤ回路６６から出力された信号と第２増加確率信号との論理積を演算する。第７ＡＮＤ回路９４は、第３ＡＮＤ回路６６から出力された信号と第２増加確率信号との論理積の演算結果を、増加指示信号として記憶回路４２のセット端子に出力する。

第８ＡＮＤ回路９６は、第４ＡＮＤ回路６８から出力された信号と、第２減少確率信号とを受け取る。第８ＡＮＤ回路９６は、第４ＡＮＤ回路６８から出力された信号と第２減少確率信号との論理積を演算する。第８ＡＮＤ回路９６は、第４ＡＮＤ回路６８から出力された信号と第２減少確率信号との論理積の演算結果を、減少指示信号として記憶回路４２のリセット端子に出力する。

このような第２実施形態に係る確率制御回路４６は、更新回路４８から出力された増加指示信号を、（ｐ_１×ｐ_２）の確率で記憶回路４２に与えて、１－（ｐ_１×ｐ_２）の確率で増加指示信号をマスクすることができる。これにより、確率制御回路４６は、ランダム信号に基づき生成される第１増加確率ｐ_１と追加ランダム信号に基づき生成される第２増加確率ｐ_２とを乗算した確率で、更新回路４８によるシナプス重みの増加方向への変更を許可することができる。そして、確率制御回路４６は、シナプス重みの増加方向への変更を許可する場合以外は、シナプス重みの増加方向への変更を禁止することができる。

また、確率制御回路４６は、更新回路４８から出力された減少指示信号を、（ｑ_１×ｑ_２）の確率で記憶回路４２に与えて、１－（ｑ_１×ｑ_２）の確率で減少加指示信号をマスクすることができる。これにより、確率制御回路４６は、ランダム信号に基づき生成される第１減少確率ｑ_１と、追加ランダム信号に基づき生成される第２減少確率ｑ_２とを乗算した確率で、更新回路４８によるシナプス重みの減少方向への変更を許可することができる。そして、確率制御回路４６は、シナプス重みの減少方向への変更を許可する場合以外は、シナプス重みの減少方向への変更を禁止することができる。

図２４は、第２実施形態に係るニューラルネットワーク装置１０における第１接続例を示す図である。

複数のニューロン回路２２のそれぞれは、複数の追加乱数回路８８のうちの何れか１個の追加乱数回路８８に対応する。例えば、複数のニューロン回路２２は、複数の追加乱数回路８８に対して一対一で対応する。

複数の追加乱数回路８８のそれぞれは、複数のニューロン回路２２のうちの対応するニューロン回路２２に出力信号を供給する２以上のシナプス回路２０に追加ランダム信号を供給する。すなわち、複数のシナプスグループ８０のうちの何れか１個のシナプスグループ８０に属する２以上のシナプス回路２０のそれぞれは、互いに異なる追加乱数回路８８から追加ランダム信号を受け取る。

これにより、複数のシナプス回路２０のそれぞれは、同一のシナプスグループ８０に属する他のシナプス回路２０と確率的に独立してシナプス重みを更新することができる。

図２５は、第２実施形態に係るニューラルネットワーク装置１０における第２接続例を示す図である。

第２実施形態に係るニューラルネットワーク装置１０は、例えば、複数のシナプス回路２０を複数の層に立体的に配置してもよい。

第２実施形態の第２接続例に係るニューラルネットワーク装置１０における、複数のシナプス回路２０、複数のニューロン回路２２および複数の乱数回路２４は、図１５の第１実施形態の第２接続例と同一の配置である。

第２実施形態の第２接続例において、複数の追加乱数回路８８は、複数のニューロン回路２２に対応させて、複数の層のそれぞれに配置される。

この場合、複数のシナプス回路２０のそれぞれは、同一の層に配置されたニューロン回路２２に出力信号を供給する。また、同一の層に配置された２以上のシナプス回路２０のそれぞれは、同一のニューロン回路２２から出力された発火信号を入力信号として取得してもよい。

そして、この場合、複数のシナプスグループ８０のそれぞれは、互いに異なる層に配置された２以上のシナプス回路２０を含む。

このような第２実施形態の第２接続例に係るニューラルネットワーク装置１０は、シナプス回路２０が配置された層とは異なる層に、複数の乱数回路２４を配置することができる。そして、複数の乱数回路２４のそれぞれは、複数の層を貫通させてランダム信号を対応する２以上のシナプス回路２０に供給する。

このような第２実施形態の第２接続例に係るニューラルネットワーク装置１０は、複数のシナプス回路２０、複数のニューロン回路２２、複数の乱数回路２４および複数の追加乱数回路８８を効率良く配置することができる。

図２６は、第２実施形態に係るニューラルネットワーク装置１０における第３接続例を示す図である。

第２実施形態の第３接続例は、図１７に示した第１実施形態の第４接続例と略同一の構成を有する。従って、第２実施形態の第３接続例については、図１７に示した第１実施形態の第４接続例との相違点について説明する。

第２実施形態の第３接続例において、複数の追加乱数回路８８は、複数のニューロン回路２２に対応させて、複数の層のそれぞれに配置される。

この場合、複数のシナプス回路２０のそれぞれは、同一の層に配置されたニューロン回路２２に出力信号を供給する。また、同一の層に配置された２以上のシナプス回路２０のそれぞれは、同一のニューロン回路２２から出力された発火信号を入力信号として取得する。

このような第２実施形態の第３接続例に係るニューラルネットワーク装置１０は、シナプス回路２０が配置された層とは異なる層に、複数の乱数回路２４を配置することができる。そして、複数の乱数回路２４のそれぞれは、複数の層を貫通させてランダム信号を対応する２以上のシナプス回路２０に供給する。

このような第２実施形態の第３接続例に係るニューラルネットワーク装置１０は、複数のシナプス回路２０、複数のニューロン回路２２、複数の乱数回路２４および複数の追加乱数回路８８を効率良く配置することができる。さらに、第２実施形態の第３接続例に係るニューラルネットワーク装置１０は、入力信号を伝送する配線を効率良く接続することができる。

また、第２実施形態の第３接続例において、複数のシナプスグループ８０のそれぞれは、互いに異なる層に配置された２以上のシナプス回路２０を含む。さらに、複数のシナプスグループ８０のそれぞれは、同一の層に含まれる、互いに異なるニューロン回路２２に出力信号を出力する２以上のシナプス回路２０を含む。これにより、第２実施形態の第３接続例に係るニューラルネットワーク装置１０は、複数の乱数回路２４の個数をさらに削減することができる。

図２７は、第２実施形態におけるニューラルネットワーク装置１０の認識率のシミュレーション結果を示す図である。なお、図２７のＡの線は、図１１に示したスパイキングニューラルネットワークを、第２実施形態の第３接続例に従って構成した場合における認識率である。図２７のＢの線は、図１１に示したスパイキングニューラルネットワークを、複数のシナプスの全てが互いに独立した確率発生器からランダム信号を受け取る構成とした場合における認識率である。

第２実施形態の第３接続例に従って構成したスパイキングニューラルネットワークをＭＮＩＳＴ手書き文字により学習させてパターン認識をした場合、学習回数に対する認識率は、図２７のＡに示すように、ほぼ８０％となる。図２７のＡの認識率は、図２７のＢに示す複数のシナプスの全てが互いに独立した確率発生器からランダム信号を受け取る場合の認識率とほぼ同等である。従って、第２実施形態の第３接続例に従って構成した図１１のスパイキングニューラルネットワークは、精度良く学習することができる。

第１実施形態に係るシナプス回路２０は、乱数回路２４から取得したランダム信号に基づきシナプス重みを確率的に更新している。これに対して、第２実施形態に係るシナプス回路２０は、乱数回路２４から取得したランダム信号および追加乱数回路８８から取得した追加ランダム信号の２つの信号に基づき、シナプス重みを確率的に更新している。これにより、第２実施形態に係る複数のシナプス回路２０のそれぞれは、シナプス重みの確率的な更新の独立性が高くなり、学習精度が向上する。

もっとも、第２実施形態に係るニューラルネットワーク装置１０は、第１実施形態と比較して、複数の追加乱数回路８８が追加されていることにより、回路規模が大きくなる。しかし、図１１に示したスパイキングニューラルネットワークにおいて、複数のシナプス回路２０の全てのシナプスに対して独立の確率発生器を備える場合における、確率発生器の個数は、ｎ×ｍ個となる。なお、ｎは、入力層に含まれるニューロンの個数である。ｍは、処理層に含まれるニューロンの個数である。これに対して、第２実施形態に係るニューラルネットワーク装置１０を適用した場合、図１１に示したスパイキングニューラルネットワークは、複数の乱数回路２４および複数の追加乱数回路８８の個数が、ｎ＋ｍ個となる。すなわち、従来は、ネットワーク規模に対して二乗の確率発生器が必要であったところが、第２実施形態に係るニューラルネットワーク装置１０においては、必要数な乱数発生器の個数がネットワーク規模に対して一乗になる。従って、第２実施形態に係るニューラルネットワーク装置１０は、規模の大きなネットワークにおいては、回路規模の削減量が大きくなる。

図２８は、第１確率と第２確率とを変化させた場合における、第２実施形態におけるニューラルネットワーク装置１０の認識率のシミュレーション結果を示す図である。

図２８のＡの線は、図１１に示したスパイキングニューラルネットワークを、第２実施形態の第３接続例に従って構成した場合であって、第１確率を第２確率より大きくした場合の認識率である。図２８のＢの線は、図１１に示したスパイキングニューラルネットワークを、第２実施形態の第３接続例に従って構成した場合であって、第２確率を第１確率より大きくした場合の認識率である。

複数のシナプス回路２０のそれぞれは、受け取ったランダム信号に基づき生成される予め定められた第１確率と、追加ランダム信号に基づき生成される予め定められた第２確率とを乗算した確率により、予め定められたシナプス更新則に従って、設定されているシナプス重みを確率的に更新する。

ここで、本実施形態において、第１確率は、第２確率より大きく設定される。すなわち、複数のシナプス回路２０のそれぞれは、乱数回路２４から出力されるランダム信号を、追加乱数回路８８から出力される追加ランダム信号よりも、支配的に用いて確率制御する。追加乱数回路８８は、ニューロン回路２２に対応して設けられている。このため、複数のシナプス回路２０のそれぞれは、追加ランダム信号を支配的に用いて確率制御をした場合、独立性が弱まり、学習精度が悪化する可能性がある。図２８に示されるように、認識率は、第１確率が第２確率より大きい場合（図２８のＡ）の方が、第２確率が第１確率より大きい場合（図２８のＢ）よりも、高くなり、且つ、学習回数に対して安定している。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

（付記）
なお、上記の実施形態を、以下の技術案にまとめることができる。

［技術案１］
複数のニューロン回路と、
複数のシナプス回路と、
複数の乱数回路と、
を備え、
前記複数のニューロン回路のそれぞれは、前記複数のニューロン回路のうちの１以上のシナプス回路のそれぞれから出力される出力信号を受け取り、受け取った前記出力信号に応じて発火信号を出力し、
前記複数の乱数回路のそれぞれは、定期的に変化する乱数を表すランダム信号を出力し、
前記複数のシナプス回路のそれぞれは、
シナプス重みを記憶する記憶回路と、
前記複数のニューロン回路のうちの何れか１つである前段ニューロン回路から出力された前記発火信号である入力信号を受け取り、受け取った前記入力信号に対して前記シナプス重みの影響を加えた前記出力信号を、前記複数のニューロン回路のうちの何れか１つである後段ニューロン回路へと出力する伝達回路と、
前記複数の乱数回路のうちの何れか１つの乱数回路から前記ランダム信号を受け取り、受け取った前記ランダム信号に基づき生成される確率で、前記シナプス重みの更新を許可し、前記シナプス重みの更新を許可している場合以外は、前記シナプス重みの更新を禁止する確率制御回路と、
前記前段ニューロン回路から前記入力信号を受け取った場合、前記シナプス重みの更新が許可されていることを条件として、前記後段ニューロン回路の動作または状態を表すフィードバック信号に応じて前記シナプス重みを更新する更新回路と、
を含み、
前記複数のシナプス回路は、複数のシナプスグループに分割され、
前記複数のシナプスグループのうちの第１シナプスグループに属する２以上のシナプス回路のそれぞれは、前記複数の乱数回路のうちの第１乱数回路から出力された前記ランダム信号を受け取り、
前記複数のニューロン回路のうちの第１ニューロン回路に前記出力信号を出力する２以上のシナプス回路のそれぞれは、前記第１ニューロン回路に前記出力信号を出力する他のシナプス回路と異なるシナプスグループに属する
ニューラルネットワーク装置。

［技術案２］
前記ランダム信号は、予め定められた下限値から予め定められた上限値までの数値範囲内における乱数を表し、
前記確率制御回路は、前記ランダム信号が予め定められた第１確率に対応する範囲の値である場合、前記シナプス重みの更新を許可し、前記ランダム信号が前記第１確率に対応する範囲の値でない場合、前記シナプス重みの更新を禁止する
技術案１に記載のニューラルネットワーク装置。

［技術案３］
前記第１シナプスグループに属する２以上のシナプス回路のそれぞれは、前記複数のニューロン回路のうち第２ニューロン回路から出力された前記入力信号を受け取る
技術案１または２に記載のニューラルネットワーク装置。

［技術案４］
複数の追加乱数回路
をさらに備え、
前記複数の追加乱数回路のそれぞれは、定期的に変化する乱数を表す追加ランダム信号を出力し、
前記確率制御回路は、
前記複数の追加乱数回路のうちの何れか１つの追加乱数回路から前記追加ランダム信号をさらに受け取り、
前記ランダム信号に基づき生成される第１確率と、前記追加ランダム信号に基づき生成される予め定められた第２確率とを乗算した確率で、前記シナプス重みの更新を許可する
技術案１から３の何れか１項に記載のニューラルネットワーク装置。

［技術案５］
前記追加ランダム信号は、予め定められた下限値から予め定められた上限値の数値範囲内における乱数を表し、
前記確率制御回路は、
前記ランダム信号が前記第１確率に対応する範囲の値であり、且つ、前記追加ランダム信号が前記第２確率に対応する範囲の値である場合に、前記シナプス重みの更新を許可し、
前記ランダム信号が前記第１確率に対応する範囲の値ではない場合、または、前記追加ランダム信号が前記第２確率に対応する範囲の値ではない場合、前記シナプス重みの更新を禁止する
技術案４に記載のニューラルネットワーク装置。

［技術案６］
前記複数の追加乱数回路は、前記複数のニューロン回路に対して一対一で対応して設けられ、
前記複数のシナプス回路のそれぞれは、前記複数の追加乱数回路のうちの、前記出力信号を出力するニューロン回路に対応する追加乱数回路から、前記追加ランダム信号を受け取る
技術案４または５に記載のニューラルネットワーク装置。

［技術案７］
前記第１確率は、前記第２確率より大きい
技術案４から６の何れか１項に記載のニューラルネットワーク装置。

［技術案８］
前記フィードバック信号は、第１値または第２値により表され、
前記更新回路は、
前記フィードバック信号が前記第１値である状態で前記入力信号を受け取った場合、前記シナプス重みの更新が許可されていることを条件として、前記シナプス重みを増加方向に変更し、
前記フィードバック信号が前記第２値である状態で前記入力信号を受け取った場合、前記シナプス重みの更新が許可されていることを条件として、前記シナプス重みを減少方向に変更し、
前記確率制御回路は、
前記シナプス重みを増加方向に変更する場合、前記ランダム信号に基づき生成される予め定められた第１増加確率で、前記シナプス重みの更新を許可し、
前記シナプス重みを減少方向に変更する場合、前記ランダム信号に基づき生成される予め定められた第１減少確率で、前記シナプス重みの更新を許可する
技術案１から３の何れか１項に記載のニューラルネットワーク装置。

［技術案９］
前記フィードバック信号は、第１値または第２値により表され、
前記フィードバック信号が前記第１値である状態で前記入力信号を受け取った場合、前記シナプス重みの更新が許可されていることを条件として、前記更新回路は、前記シナプス重みを増加方向に変更し、
前記フィードバック信号が前記第２値である状態で前記入力信号を受け取った場合、前記シナプス重みが許可されていることを条件として、前記更新回路は、前記シナプス重みを減少方向に変更し、
前記更新回路は、
前記シナプス重みを増加方向に変更する場合、前記ランダム信号に基づき生成される予め定められた第１増加確率と、前記追加ランダム信号に基づき生成される予め定められた第２増加確率とを乗算した確率で、前記シナプス重みの更新を許可し、
前記シナプス重みを減少方向に変更する場合、前記ランダム信号に基づき生成される予め定められた第２減少確率と、前記追加ランダム信号に基づき生成される予め定められた第２減少確率とを乗算した確率で、前記シナプス重みの更新を許可する
技術案４から７の何れか１項に記載のニューラルネットワーク装置。

［技術案１０］
前記シナプス重みは、予め定められた数値範囲内で変更され、
前記記憶回路は、
前記シナプス重みを前記数値範囲の上限値以上に変更せず、
前記シナプス重みを前記数値範囲の下限値以下に変更しない
技術案８また９に記載のニューラルネットワーク装置。

［技術案１１］
前記フィードバック信号は、前記後段ニューロン回路が発火してから一定期間、前記第１値となり、他の期間において第２値となる
技術案８から１０の何れか１項に記載のニューラルネットワーク装置。

［技術案１２］
前記複数のニューロン回路のそれぞれは、受け取った前記出力信号のレベルまたは時間幅に応じて変化する内部電位を保持し、前記内部電位が予め設定された発火閾値より大きい場合、前記発火信号を出力し、
前記フィードバック信号は、前記後段ニューロン回路に保持される前記内部電位が所定値以上の場合に前記第１値となり、前記内部電位が所定値より小さい場合に前記第２値となる
技術案８から１０の何れか１項に記載のニューラルネットワーク装置。

［技術案１３］
前記シナプス重みは、離散値により表される
技術案１から１２の何れか１項に記載のニューラルネットワーク装置。

［技術案１４］
前記シナプス重みは、バイナリにより表される
技術案１３に記載のニューラルネットワーク装置。

［技術案１５］
前記複数のシナプス回路のうちの少なくとも１つは、前記複数のニューロン回路のうちの、前記前段ニューロン回路、または、前記前段ニューロン回路へと前記出力信号を供給するシナプス回路よりも前段に配置されたニューロン回路へと前記出力信号を供給する
技術案１から１４の何れか１項に記載のニューラルネットワーク装置。

［技術案１６］
ニューラルネットワーク装置において実行されるシナプス重み更新方法であって、
前記ニューラルネットワーク装置は、
複数のニューロン回路と、
複数のシナプス回路と、
複数の乱数回路と、
を備え、
前記複数のニューロン回路のそれぞれは、前記複数のニューロン回路のうちの１以上のシナプス回路のそれぞれから出力される出力信号を受け取り、受け取った前記出力信号に応じて発火信号を出力し、
前記複数の乱数回路のそれぞれは、定期的に変化する乱数を表すランダム信号を出力し、
前記複数のシナプス回路のそれぞれは、
シナプス重みを記憶する記憶回路と、
前記複数のニューロン回路のうちの何れか１つである前段ニューロン回路から出力された前記発火信号である入力信号を受け取り、受け取った前記入力信号に対して前記シナプス重みの影響を加えた前記出力信号を、前記複数のニューロン回路のうちの何れか１つである後段ニューロン回路へと出力する伝達回路と、
を含み、
前記複数のシナプス回路は、複数のシナプスグループに分割され、
前記複数のシナプスグループのうちの第１シナプスグループに属する２以上のシナプス回路のそれぞれは、前記複数の乱数回路のうちの第１乱数回路から出力された前記ランダム信号を受け取り、
前記複数のニューロン回路のうちの第１ニューロン回路に前記出力信号を出力する２以上のシナプス回路のそれぞれは、前記第１ニューロン回路に前記出力信号を出力する他のシナプス回路と異なるシナプスグループに属し、
前記複数のシナプス回路のそれぞれが、
前記複数の乱数回路のうちの何れか１つの乱数回路から前記ランダム信号を受け取り、受け取った前記ランダム信号に基づき生成される確率で、前記シナプス重みの更新を許可し、前記シナプス重みの更新を許可している場合以外は、前記シナプス重みの更新を禁止し、
前記前段ニューロン回路から前記入力信号を受け取った場合、前記シナプス重みの更新が許可されていることを条件として、前記後段ニューロン回路の動作または状態を表すフィードバック信号に応じて前記シナプス重みを更新する
シナプス重み更新方法。

１０ ニューラルネットワーク装置
１２ レイヤ
１４ シナプス部
１６ 乱数発生部
２０ シナプス回路
２２ ニューロン回路
２４ 乱数回路
２６ リザバーコンピューティング装置
３２ 前段ニューロン回路
３４ 後段ニューロン回路
４２ 記憶回路
４４ 伝達回路
４６ 確率制御回路
４８ 更新回路
５２ ＳＲラッチ
５４ タイマ回路
５６ 第１反転回路
５８ 第１ＡＮＤ回路
６０ 第２ＡＮＤ回路
６２ 第１増加確率回路
６４ 第１減少確率回路
６６ 第３ＡＮＤ回路
６８ 第４ＡＮＤ回路
７０ 第２反転回路
７２ 第５ＡＮＤ回路
７４ 第６ＡＮＤ回路
８０ シナプスグループ
８６ 追加乱数発生部
８８ 追加乱数回路

Claims (16)

1. 複数のニューロン回路と、
   複数のシナプス回路と、
   複数の乱数回路と、
   を備え、
   前記複数のニューロン回路のそれぞれは、前記複数のニューロン回路のうちの１以上のシナプス回路のそれぞれから出力される出力信号を受け取り、受け取った前記出力信号に応じて発火信号を出力し、
   前記複数の乱数回路のそれぞれは、定期的に変化する乱数を表すランダム信号を出力し、
   前記複数のシナプス回路のそれぞれは、
   シナプス重みを記憶する記憶回路と、
   前記複数のニューロン回路のうちの何れか１つである前段ニューロン回路から出力された前記発火信号である入力信号を受け取り、受け取った前記入力信号に対して前記シナプス重みの影響を加えた前記出力信号を、前記複数のニューロン回路のうちの何れか１つである後段ニューロン回路へと出力する伝達回路と、
   前記複数の乱数回路のうちの何れか１つの乱数回路から前記ランダム信号を受け取り、受け取った前記ランダム信号に基づき生成される確率で、前記シナプス重みの更新を許可し、前記シナプス重みの更新を許可している場合以外は、前記シナプス重みの更新を禁止する確率制御回路と、
   前記前段ニューロン回路から前記入力信号を受け取った場合、前記シナプス重みの更新が許可されていることを条件として、前記後段ニューロン回路の動作または状態を表すフィードバック信号に応じて前記シナプス重みを更新する更新回路と、
   を含み、
   前記複数のシナプス回路は、複数のシナプスグループに分割され、
   前記複数のシナプスグループのうちの第１シナプスグループに属する２以上のシナプス回路のそれぞれは、前記複数の乱数回路のうちの第１乱数回路から出力された前記ランダム信号を受け取り、
   前記複数のニューロン回路のうちの第１ニューロン回路に前記出力信号を出力する２以上のシナプス回路のそれぞれは、前記第１ニューロン回路に前記出力信号を出力する他のシナプス回路と異なるシナプスグループに属する
   ニューラルネットワーク装置。
2. 前記ランダム信号は、予め定められた下限値から予め定められた上限値までの数値範囲内における乱数を表し、
   前記確率制御回路は、前記ランダム信号が予め定められた第１確率に対応する範囲の値である場合、前記シナプス重みの更新を許可し、前記ランダム信号が前記第１確率に対応する範囲の値でない場合、前記シナプス重みの更新を禁止する
   請求項１に記載のニューラルネットワーク装置。
3. 前記第１シナプスグループに属する２以上のシナプス回路のそれぞれは、前記複数のニューロン回路のうち第２ニューロン回路から出力された前記入力信号を受け取る
   請求項１に記載のニューラルネットワーク装置。
4. 複数の追加乱数回路
   をさらに備え、
   前記複数の追加乱数回路のそれぞれは、定期的に変化する乱数を表す追加ランダム信号を出力し、
   前記確率制御回路は、
   前記複数の追加乱数回路のうちの何れか１つの追加乱数回路から前記追加ランダム信号をさらに受け取り、
   前記ランダム信号に基づき生成される第１確率と、前記追加ランダム信号に基づき生成される予め定められた第２確率とを乗算した確率で、前記シナプス重みの更新を許可する
   請求項１に記載のニューラルネットワーク装置。
5. 前記追加ランダム信号は、予め定められた下限値から予め定められた上限値の数値範囲内における乱数を表し、
   前記確率制御回路は、
   前記ランダム信号が前記第１確率に対応する範囲の値であり、且つ、前記追加ランダム信号が前記第２確率に対応する範囲の値である場合に、前記シナプス重みの更新を許可し、
   前記ランダム信号が前記第１確率に対応する範囲の値ではない場合、または、前記追加ランダム信号が前記第２確率に対応する範囲の値ではない場合、前記シナプス重みの更新を禁止する
   請求項４に記載のニューラルネットワーク装置。
6. 前記複数の追加乱数回路は、前記複数のニューロン回路に対して一対一で対応して設けられ、
   前記複数のシナプス回路のそれぞれは、前記複数の追加乱数回路のうちの、前記出力信号を出力するニューロン回路に対応する追加乱数回路から、前記追加ランダム信号を受け取る
   請求項４に記載のニューラルネットワーク装置。
7. 前記第１確率は、前記第２確率より大きい
   請求項４に記載のニューラルネットワーク装置。
8. 前記フィードバック信号は、第１値または第２値により表され、
   前記更新回路は、
   前記フィードバック信号が前記第１値である状態で前記入力信号を受け取った場合、前記シナプス重みの更新が許可されていることを条件として、前記シナプス重みを増加方向に変更し、
   前記フィードバック信号が前記第２値である状態で前記入力信号を受け取った場合、前記シナプス重みの更新が許可されていることを条件として、前記シナプス重みを減少方向に変更し、
   前記確率制御回路は、
   前記シナプス重みを増加方向に変更する場合、前記ランダム信号に基づき生成される予め定められた第１増加確率で、前記シナプス重みの更新を許可し、
   前記シナプス重みを減少方向に変更する場合、前記ランダム信号に基づき生成される予め定められた第１減少確率で、前記シナプス重みの更新を許可する
   請求項１に記載のニューラルネットワーク装置。
9. 前記フィードバック信号は、第１値または第２値により表され、
   前記フィードバック信号が前記第１値である状態で前記入力信号を受け取った場合、前記シナプス重みの更新が許可されていることを条件として、前記更新回路は、前記シナプス重みを増加方向に変更し、
   前記フィードバック信号が前記第２値である状態で前記入力信号を受け取った場合、前記シナプス重みが許可されていることを条件として、前記更新回路は、前記シナプス重みを減少方向に変更し、
   前記更新回路は、
   前記シナプス重みを増加方向に変更する場合、前記ランダム信号に基づき生成される予め定められた第１増加確率と、前記追加ランダム信号に基づき生成される予め定められた第２増加確率とを乗算した確率で、前記シナプス重みの更新を許可し、
   前記シナプス重みを減少方向に変更する場合、前記ランダム信号に基づき生成される予め定められた第２減少確率と、前記追加ランダム信号に基づき生成される予め定められた第２減少確率とを乗算した確率で、前記シナプス重みの更新を許可する
   請求項４に記載のニューラルネットワーク装置。
10. 前記シナプス重みは、予め定められた数値範囲内で変更され、
    前記記憶回路は、
    前記シナプス重みを前記数値範囲の上限値以上に変更せず、
    前記シナプス重みを前記数値範囲の下限値以下に変更しない
    請求項８に記載のニューラルネットワーク装置。
11. 前記フィードバック信号は、前記後段ニューロン回路が発火してから一定期間、前記第１値となり、他の期間において第２値となる
    請求項８に記載のニューラルネットワーク装置。
12. 前記複数のニューロン回路のそれぞれは、受け取った前記出力信号のレベルまたは時間幅に応じて変化する内部電位を保持し、前記内部電位が予め設定された発火閾値より大きい場合、前記発火信号を出力し、
    前記フィードバック信号は、前記後段ニューロン回路に保持される前記内部電位が所定値以上の場合に前記第１値となり、前記内部電位が所定値より小さい場合に前記第２値となる
    請求項８に記載のニューラルネットワーク装置。
13. 前記シナプス重みは、離散値により表される
    請求項１に記載のニューラルネットワーク装置。
14. 前記シナプス重みは、バイナリにより表される
    請求項１３に記載のニューラルネットワーク装置。
15. 前記複数のシナプス回路のうちの少なくとも１つは、前記複数のニューロン回路のうちの、前記前段ニューロン回路、または、前記前段ニューロン回路へと前記出力信号を供給するシナプス回路よりも前段に配置されたニューロン回路へと前記出力信号を供給する
    請求項１に記載のニューラルネットワーク装置。
16. ニューラルネットワーク装置において実行されるシナプス重み更新方法であって、
    前記ニューラルネットワーク装置は、
    複数のニューロン回路と、
    複数のシナプス回路と、
    複数の乱数回路と、
    を備え、
    前記複数のニューロン回路のそれぞれは、前記複数のニューロン回路のうちの１以上のシナプス回路のそれぞれから出力される出力信号を受け取り、受け取った前記出力信号に応じて発火信号を出力し、
    前記複数の乱数回路のそれぞれは、定期的に変化する乱数を表すランダム信号を出力し、
    前記複数のシナプス回路のそれぞれは、
    シナプス重みを記憶する記憶回路と、
    前記複数のニューロン回路のうちの何れか１つである前段ニューロン回路から出力された前記発火信号である入力信号を受け取り、受け取った前記入力信号に対して前記シナプス重みの影響を加えた前記出力信号を、前記複数のニューロン回路のうちの何れか１つである後段ニューロン回路へと出力する伝達回路と、
    を含み、
    前記複数のシナプス回路は、複数のシナプスグループに分割され、
    前記複数のシナプスグループのうちの第１シナプスグループに属する２以上のシナプス回路のそれぞれは、前記複数の乱数回路のうちの第１乱数回路から出力された前記ランダム信号を受け取り、
    前記複数のニューロン回路のうちの第１ニューロン回路に前記出力信号を出力する２以上のシナプス回路のそれぞれは、前記第１ニューロン回路に前記出力信号を出力する他のシナプス回路と異なるシナプスグループに属し、
    前記複数のシナプス回路のそれぞれが、
    前記複数の乱数回路のうちの何れか１つの乱数回路から前記ランダム信号を受け取り、受け取った前記ランダム信号に基づき生成される確率で、前記シナプス重みの更新を許可し、前記シナプス重みの更新を許可している場合以外は、前記シナプス重みの更新を禁止し、
    前記前段ニューロン回路から前記入力信号を受け取った場合、前記シナプス重みの更新が許可されていることを条件として、前記後段ニューロン回路の動作または状態を表すフィードバック信号に応じて前記シナプス重みを更新する
    シナプス重み更新方法。