JP7690992B2 - Ｆｐｇａシステム - Google Patents
Ｆｐｇａシステム Download PDFInfo
- Publication number
- JP7690992B2 JP7690992B2 JP2023544828A JP2023544828A JP7690992B2 JP 7690992 B2 JP7690992 B2 JP 7690992B2 JP 2023544828 A JP2023544828 A JP 2023544828A JP 2023544828 A JP2023544828 A JP 2023544828A JP 7690992 B2 JP7690992 B2 JP 7690992B2
- Authority
- JP
- Japan
- Prior art keywords
- function
- fpga
- client
- circuit
- token
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17724—Structural details of logic blocks
- H03K19/17728—Reconfigurable logic blocks, e.g. lookup tables
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17748—Structural details of configuration resources
- H03K19/1776—Structural details of configuration resources for memories
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/65—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using error resilience
- H04N19/68—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using error resilience involving the insertion of resynchronisation markers into the bitstream
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
Description
本発明は、ＦＰＧＡを利用してデータ処理を行うＦＰＧＡシステムに関するものである。
従来のデータセンタは、ＣＰＵ（Central Processing Unit）中心のアーキテクチャが採用されてきた。しかしながら、近年ではＣＰＵの性能向上が鈍化したために、アプリケーションの性能要求に応えるべくＣＰＵ以外のアクセラレータを内包するデータセンタが登場した。中でも、ＦＰＧＡ（Field Programmable Gate Array）と呼ばれるアクセラレータは、（I）内部の構成を柔軟に変更できる特性を有する、（II）内部にネットワークの送受信機を内包する、という点から注目されている。
ＦＰＧＡアクセラレータをデータセンタ内で効率的に制御するためのソフトウェアベースの部品（コンポーネント）としてＦＰＧＡマネージャがある（非特許文献１参照）。ＦＰＧＡマネージャの動作は主に、クライアントがホスト装置上で定義したＦＰＧＡの回路の管理と、クライアントがホスト装置上で実行したアプリケーションからＦＰＧＡ内の回路へのアクセス制御と、が主な目的となる。
ＦＰＧＡマネージャの動作を以下の図６で説明する。クライアントは、作成したアプリケーションプログラムをホスト装置１に実装する。ホスト装置１に実装されたＦＰＧＡマネージャ１０は、アプリケーション実行部（Ａｐｐ）が実行する処理のうちＦＰＧＡ２に処理させる機能を実現するファンクション回路を定義するためのビットストリームデータを作成する。ＦＰＧＡマネージャ１０は、ＦＰＧＡ２にビットストリームデータを送信することにより、ＦＰＧＡ２にファンクション回路２０を組み込む。
ホスト装置１とＦＰＧＡ２とは、ＰＣＩｅ（PCI Express）インタフェース部１１，２１によって接続されている。
Ａｐｐは、ＦＰＧＡ２に処理を実行させるときに、ファンクション回路２０を使用するためのプログラムであるランタイム１２を呼び出す。ランタイム１２は、ＰＣＩｅインタフェース部１１，２１を介してＦＰＧＡ２内のファンクション回路２０に処理を要求する。ファンクション回路２０は、要求に応じた処理の結果をランタイム１２に返送する。ランタイム１２は、処理結果をＡｐｐに渡す。ホスト装置１とＦＰＧＡ２との間のデータ転送は、ＤＭＡ（Direct Memory Access）ブリッジコントローラ２２によるＤＭＡ転送によって行われる。
Ａｐｐは、ＦＰＧＡ２に処理を実行させるときに、ファンクション回路２０を使用するためのプログラムであるランタイム１２を呼び出す。ランタイム１２は、ＰＣＩｅインタフェース部１１，２１を介してＦＰＧＡ２内のファンクション回路２０に処理を要求する。ファンクション回路２０は、要求に応じた処理の結果をランタイム１２に返送する。ランタイム１２は、処理結果をＡｐｐに渡す。ホスト装置１とＦＰＧＡ２との間のデータ転送は、ＤＭＡ（Direct Memory Access）ブリッジコントローラ２２によるＤＭＡ転送によって行われる。
従来のＦＰＧＡマネージャでは、ネットワークを介してホスト装置と接続されたクライアントからファンクション使用要求があったときに、要求をいったんホスト装置に取り込む必要があり、実行遅延が増大するという課題があった。
クライアントから要求があったときのＦＰＧＡマネージャの動作を図７を用いて説明する。ネットワークを介してホスト装置１と接続されたクライアント端末３は、ホスト装置１のネットワークインタフェース部１３を介して、ＦＰＧＡマネージャ１０外のアクセス受付部１４にアクセスする必要がある。アクセス受付部１４は、Ａｐｐとは非同期で動作する。このため、クライアント端末３からのアクセス時にアクセス受付部１４からＡｐｐに対して割り込みをかけるか、あるいはＡｐｐがアクセス受付部１４に問い合わせをするポーリングを行う必要がある。
割り込みあるいはポーリングにより、Ａｐｐは、クライアント端末３からのファンクション使用要求の到来を検知すると、ランタイム１２を呼び出してＦＰＧＡ２内のファンクション回路２０を起動させる。Ａｐｐは、ファンクション回路２０による処理結果を、要求に対する応答としてクライアント端末３に返送する。
ネットワークからファンクション回路２０を直接起動して処理を実行させようとする場合、その実行経路はＦＰＧＡマネージャ１０によって制御することができない。このため、柔軟な回路の書き換えや実行権限の管理などが不可能となる。よって、図７に示したようにアクセス受付部１４をホスト装置１に設ける必要があるが、アクセス受付部１４が介在することによって処理の実行遅延が増大する。
Ting-An Yeh，Hung-Hsin Chen，and Jerry Chou，"KubeShare：a framework to manage GPUs as first-class and shared resources in container cloud"，Proceedings of the 29th International Symposium on High-Performance Parallel and Distributed Computing，2020
本発明は、上記課題を解決するためになされたもので、クライアントからのファンクション使用要求に応じて余計な遅延なしに処理を実行することができるＦＰＧＡシステムを提供することを目的とする。
本発明のＦＰＧＡシステムは、ＦＰＧＡと、ホスト装置とを備え、前記ＦＰＧＡは、再構成可能な回路領域と、クライアントからのファンクション使用要求に含まれる処理対象のデータを前記回路領域に構築されたファンクション回路に転送し、このファンクション回路による処理結果を前記クライアントに返送するように構成されたアクセス受付部と、前記回路領域の部分毎の識別情報であるファンクションＩＤと、前記ファンクション回路の機能を表すファンクション名と、前記ファンクション回路の識別情報であるトークンとが対応付けて格納されたテーブルとを備え、前記アクセス受付部は、前記テーブルに格納された内容と、前記ファンクション使用要求に含まれるファンクション名とトークンとに基づいて、前記処理対象のデータを転送すべきファンクション回路を特定し、前記ホスト装置は、前記ファンクション使用要求の前に、前記クライアントから機能の利用申請のためのリソース要求を受信したときに、前記利用申請があった機能に割り当てる前記トークンを生成し、生成したトークンと前記利用申請があった機能を表す前記ファンクション名とを前記ＦＰＧＡと前記クライアントに送信するように構成されたアプリケーション実行部を備えることを特徴とするものである。
また、本発明のＦＰＧＡシステムの１構成例において、前記アプリケーション実行部は、クライアント毎に異なる前記トークンを生成することを特徴とするものである。
また、本発明のＦＰＧＡシステムの１構成例において、前記ＦＰＧＡは、前記アプリケーション実行部から受信したファンクション名とトークンとを前記テーブルに書き込み、書き込みを行ったテーブルの行に割り当てたファンクションＩＤを前記アプリケーション実行部に返送するように構成されたコントローラをさらに備えることを特徴とするものである。
また、本発明のＦＰＧＡシステムの１構成例において、前記ホスト装置は、前記テーブルに格納された内容に対応して前記ファンクション回路を再構成するためのビットストリームデータを前記ＦＰＧＡに送信するように構成されたファンクション回路管理部をさらに備えることを特徴とするものである。
また、本発明のＦＰＧＡシステムの１構成例において、前記ＦＰＧＡは、前記アプリケーション実行部から受信したファンクション名とトークンとを前記テーブルに書き込み、書き込みを行ったテーブルの行に割り当てたファンクションＩＤを前記アプリケーション実行部に返送するように構成されたコントローラをさらに備えることを特徴とするものである。
また、本発明のＦＰＧＡシステムの１構成例において、前記ホスト装置は、前記テーブルに格納された内容に対応して前記ファンクション回路を再構成するためのビットストリームデータを前記ＦＰＧＡに送信するように構成されたファンクション回路管理部をさらに備えることを特徴とするものである。
また、本発明のＦＰＧＡシステムの１構成例において、前記ファンクション回路管理部は、前記クライアントから前記リソース要求を受信したときに、前記テーブルに格納された内容に対応して前記ファンクション回路を再構成するためのビットストリームデータを前記ＦＰＧＡに送信し、前記クライアントからリソース解放通知を受信したときに、前記ファンクション回路を未定義の状態に戻すビットストリームデータを前記ＦＰＧＡに送信することを特徴とするものである。
また、本発明のＦＰＧＡシステムの１構成例において、前記ＦＰＧＡは、前記クライアントとネットワークを介して通信を行うためのネットワークインタフェース部をさらに備え、前記アクセス受付部は、前記クライアントからのファンクション使用要求を前記ネットワークインタフェース部を介して受信し、前記ファンクション回路による処理結果を前記ネットワークインタフェース部を介して前記クライアントに返送することを特徴とするものである。
また、本発明のＦＰＧＡシステムの１構成例において、前記アプリケーション実行部は、前記クライアントからのファンクション使用要求を前記ＦＰＧＡに送信し、前記ＦＰＧＡから受信した処理結果を前記クライアントに返送し、前記アクセス受付部は、前記ファンクション使用要求を前記アプリケーション実行部から受信し、前記ファンクション回路による処理結果を前記アプリケーション実行部に返送することを特徴とするものである。
また、本発明のＦＰＧＡシステムの１構成例において、前記ＦＰＧＡは、前記クライアントとネットワークを介して通信を行うためのネットワークインタフェース部をさらに備え、前記アクセス受付部は、前記クライアントからのファンクション使用要求を前記ネットワークインタフェース部を介して受信し、前記ファンクション回路による処理結果を前記ネットワークインタフェース部を介して前記クライアントに返送することを特徴とするものである。
また、本発明のＦＰＧＡシステムの１構成例において、前記アプリケーション実行部は、前記クライアントからのファンクション使用要求を前記ＦＰＧＡに送信し、前記ＦＰＧＡから受信した処理結果を前記クライアントに返送し、前記アクセス受付部は、前記ファンクション使用要求を前記アプリケーション実行部から受信し、前記ファンクション回路による処理結果を前記アプリケーション実行部に返送することを特徴とするものである。
本発明によれば、ＦＰＧＡにアクセス受付部を設けることにより、クライアントはＦＰＧＡにファンクション使用要求を送信するだけで、ホスト装置にアクセスすることなくＦＰＧＡのファンクション回路にデータを処理させることができる。その結果、クライアントは、余計な遅延なしに処理結果を得ることができる。
［第１の実施例］
以下、本発明の実施例について図面を参照して説明する。図１は本発明の第１の実施例に係るＦＰＧＡシステムの構成を示すブロック図である。
本実施例のＦＰＧＡ２ａは、アクセス受付部２３を有する。図７に示した従来の構成では、クライアントからのファンクション使用要求に応えるアクセス受付部１４がホスト装置１に設けられていた。一方、本実施例では、アクセス受付部２３をＦＰＧＡ２ａのボード上に実装する。
以下、本発明の実施例について図面を参照して説明する。図１は本発明の第１の実施例に係るＦＰＧＡシステムの構成を示すブロック図である。
本実施例のＦＰＧＡ２ａは、アクセス受付部２３を有する。図７に示した従来の構成では、クライアントからのファンクション使用要求に応えるアクセス受付部１４がホスト装置１に設けられていた。一方、本実施例では、アクセス受付部２３をＦＰＧＡ２ａのボード上に実装する。
アクセス受付部２３は、クライアント端末３からＦＰＧＡ２ａのネットワークインタフェース部２５を介して受信したファンクション使用要求を解釈し、解釈の結果に基づいて適切なファンクション回路２０－０，２０－１にファンクション使用要求を伝える。アクセス受付部２３は、ファンクション回路２０－０，２０－１による処理結果を、ファンクション使用要求に対する応答として要求元のクライアント端末３に返送する。
また、アクセス受付部２３は、ホスト装置１ａに実装されたアプリケーション実行部（Ａｐｐ）からファンクション使用要求を受けた場合にも同様に、ファンクション使用要求を解釈し、解釈の結果に基づいて適切なファンクション回路２０－０，２０－１にファンクション使用要求を伝える。アクセス受付部２３は、ファンクション回路２０－０，２０－１による処理結果を、ファンクション使用要求に対する応答として要求元のＡｐｐに返送する。
ホスト装置１ａのＦＰＧＡマネージャ１０ａは、ファンクション回路管理部１５を有する。図７に示した従来のＦＰＧＡシステムの構成では、Ａｐｐが実行する処理の一部をＦＰＧＡ２のファンクション回路２０に実行させるようにしていた。一方、本実施例では、クライアント端末３がＦＰＧＡ２ａのファンクション回路２０－０，２０－１に対してファンクション使用要求を発行することも想定し、Ａｐｐとファンクション管理とを分ける。
Ａｐｐは、実行前に、ＦＰＧＡ２ａのファンクショントークンテーブル（Function Token Table）２４に実行したいファンクションを登録する。
ファンクション回路管理部１５は、事前に用意されたビットストリームデータの中から、ファンクショントークンテーブル２４に登録された内容に対応するビットストリームデータを読み出す。ファンクション回路管理部１５は、ＦＰＧＡ２ａにビットストリームデータを送信する。ビットストリームデータは、ＦＰＧＡ２ａのコンフィグレーションメモリ２６に書き込まれる。これにより、ＦＰＧＡ２ａの回路領域３１が再構成され、回路領域３１にファンクション回路２０－０，２０－１が構築される。デバイスファイル１６については、第２の実施例で説明する。
ファンクション回路管理部１５は、事前に用意されたビットストリームデータの中から、ファンクショントークンテーブル２４に登録された内容に対応するビットストリームデータを読み出す。ファンクション回路管理部１５は、ＦＰＧＡ２ａにビットストリームデータを送信する。ビットストリームデータは、ＦＰＧＡ２ａのコンフィグレーションメモリ２６に書き込まれる。これにより、ＦＰＧＡ２ａの回路領域３１が再構成され、回路領域３１にファンクション回路２０－０，２０－１が構築される。デバイスファイル１６については、第２の実施例で説明する。
ＦＰＧＡ２ａは、ファンクションＩＤとファンクション名とトークンとが格納されるファンクショントークンテーブル２４を有する。ファンクションＩＤは、ＦＰＧＡ２ａの再構成可能な回路領域３１の部分毎の識別番号である。例えば、同じ機能を実現するファンクション回路であっても回路領域３１の異なる部分に書き込まれた場合には、異なるファンクションＩＤが割り当てられる。
ファンクション名は、ファンクション回路の機能を表す名称である。ファンクション名は、ホスト装置１ａのファンクション回路管理部１５によって管理される。例えば図１の例では、ファンクション名が“ｇｒａｙｓｃａｌｅ”となっている。この例は、ファンクション回路が、データに対してグレイスケール化の処理を行うことを示している。
クライアントは、使いたいファンクション回路を指定してファンクション使用要求を発行する。ファンクション使用要求には、ファンクション回路を指定する識別子であるトークンが付加される。図１の例では、ファンクションＩＤ“０”のファンクション回路のトークンが“ｈｏｇｅ”であり、ファンクションＩＤ“１”のファンクション回路のトークンが“ｆｕｇａ”である。
次に、本実施例のＦＰＧＡシステムの動作について説明する。ＦＰＧＡシステムの開発者は、クライアントに提供したいＦＰＧＡ２ａの機能を開発し、その機能を実現するファンクション回路を定義するためのビットストリームデータをホスト装置１ａのファンクション回路管理部１５に格納しておく。
ＦＰＧＡ２ａの機能を使用したいクライアントは、クライアント端末３を使ってＦＰＧＡシステムの開発者に、使用したい機能の利用申請をする。
利用申請を受け取った開発者は、ホスト装置１ａのＡｐｐを起動する。
利用申請を受け取った開発者は、ホスト装置１ａのＡｐｐを起動する。
起動したＡｐｐは、クライアントから申請があった機能に割り当てるトークンを生成し、クライアントから申請があった機能を表すファンクション名と、生成したトークンとをＦＰＧＡ２ａに送信する。なお、Ａｐｐは、利用申請があった機能が同じであってもクライアントが異なる場合には、異なるトークンを生成する。
ＦＰＧＡ２ａのＤＭＡブリッジコントローラ２２は、Ａｐｐから受信したファンクション名とトークンとをファンクショントークンテーブル２４に書き込む。そして、ＤＭＡブリッジコントローラ２２は、ファンクション名とトークンとを書き込んだファンクショントークンテーブル２４の行に割り当てられたファンクションＩＤをＡｐｐに対する応答として返送する。
Ａｐｐは、ＦＰＧＡ２ａから受信したファンクションＩＤと、クライアントから申請があった機能を表すファンクション名とをファンクション回路管理部１５に通知する。
ファンクション回路管理部１５は、事前に登録されたビットストリームデータの中からファンクション名に対応するビットストリームデータを読み出す。ファンクション回路管理部１５は、読み出したビットストリームデータを、Ａｐｐから受け取ったファンクションＩＤに対応するコンフィグレーションメモリ２６の領域に書き込むためにＦＰＧＡ２ａに送信する。
ファンクション回路管理部１５は、事前に登録されたビットストリームデータの中からファンクション名に対応するビットストリームデータを読み出す。ファンクション回路管理部１５は、読み出したビットストリームデータを、Ａｐｐから受け取ったファンクションＩＤに対応するコンフィグレーションメモリ２６の領域に書き込むためにＦＰＧＡ２ａに送信する。
ＦＰＧＡ２ａのＤＭＡブリッジコントローラ２２を介してビットストリームデータがファンクションＩＤに対応するコンフィグレーションメモリ２６の領域に書き込まれたことにより、ファンクションＩＤに対応するＦＰＧＡ２ａの回路領域３１が再構成され、ファンクションＩＤとファンクション名とに対応するファンクション回路が構築される。
ＤＭＡブリッジコントローラ２２は、回路書き込み完了通知をファンクション回路管理部１５に対する応答として返送する。ファンクション回路管理部１５は、回路書き込み完了通知をＡｐｐに渡す。
回路書き込み完了通知を受け取ったＡｐｐは、ホスト装置１ａのネットワークインタフェース部１３を介して利用申請元のクライアント端末３にリソース割当完了を通知する。このリソース割当完了通知には、クライアントから申請があった機能を表すファンクション名とクライアントから申請があった機能に割り当てたトークンとが付加されている。
リソース割当完了通知を受け取ったクライアントは、クライアント端末３を用いてファンクション使用要求をＦＰＧＡ２ａに送信する。ファンクション使用要求には、Ａｐｐから通知されたファンクション名とトークンと、処理対象のデータとが付加されている。
ＦＰＧＡ２ａのアクセス受付部２３は、クライアント端末３からＦＰＧＡ２ａのネットワークインタフェース部２５を介して受信したファンクション使用要求を解釈する。アクセス受付部２３は、ファンクショントークンテーブル２４に格納された内容と、ファンクション使用要求に含まれるファンクション名とトークンとに基づいて、ファンクション使用要求に含まれる処理対象のデータを転送すべきファンクション回路を特定する。アクセス受付部２３は、特定したファンクション回路に処理対象のデータを転送する。
例えばファンクション名がｇｒａｙｓｃａｌｅ”で、トークンが“ｈｏｇｅ”の場合には、ファンクションＩＤ“０”が割り当てられたファンクション回路２０－０に処理対象のデータが転送される。
アクセス受付部２３は、ファンクション回路２０－０による処理結果を、ファンクション使用要求に対する応答として要求元のクライアント端末３に返送する。
アクセス受付部２３は、ファンクション回路２０－０による処理結果を、ファンクション使用要求に対する応答として要求元のクライアント端末３に返送する。
データの処理結果を受け取ったクライアント端末３は、Ａｐｐ宛に利用完了通知を送信する。
ホスト装置１ａのネットワークインタフェース部１３を介してクライアント端末３からの利用完了通知を受け取ったＡｐｐは、利用が終わった機能に対応するファンクション名とトークンとをファンクショントークンテーブル２４から削除するようＦＰＧＡ２ａに要求する。
ホスト装置１ａのネットワークインタフェース部１３を介してクライアント端末３からの利用完了通知を受け取ったＡｐｐは、利用が終わった機能に対応するファンクション名とトークンとをファンクショントークンテーブル２４から削除するようＦＰＧＡ２ａに要求する。
ＦＰＧＡ２ａのＤＭＡブリッジコントローラ２２は、Ａｐｐから指定されたファンクション名とトークンとを含む行をファンクショントークンテーブル２４から削除する。そして、ＤＭＡブリッジコントローラ２２は、削除した行に割り当てられたファンクションＩＤを、Ａｐｐに対する応答として返送する。
Ａｐｐは、ＦＰＧＡ２ａから受信したファンクションＩＤをファンクション回路管理部１５に通知する。
ファンクション回路管理部１５は、ファンクション回路を削除するビットストリームデータを、Ａｐｐから受け取ったファンクションＩＤに対応するコンフィグレーションメモリ２６の領域に書き込むためにＦＰＧＡ２ａに送信する。
ファンクション回路管理部１５は、ファンクション回路を削除するビットストリームデータを、Ａｐｐから受け取ったファンクションＩＤに対応するコンフィグレーションメモリ２６の領域に書き込むためにＦＰＧＡ２ａに送信する。
ＦＰＧＡ２ａのＤＭＡブリッジコントローラ２２を介してビットストリームデータがファンクションＩＤに対応するコンフィグレーションメモリ２６の領域に書き込まれたことにより、ファンクションＩＤに対応するＦＰＧＡ２ａの回路領域３１が未定義の状態に戻る。以上で、ＦＰＧＡシステムの動作が終了する。
本実施例では、クライアントは、設定さえ済ませておけば、ホスト装置１ａにアクセスすることなくＦＰＧＡ２ａのファンクション回路にデータを処理させることができるようになる。つまり、クライアントは、余計な遅延なしに処理を実行することができる。
従来のＦＰＧＡマネージャでは、ＡｐｐがＦＰＧＡを管理することから、Ａｐｐを複数のクライアントで時分割で共有する必要があった。一方、本実施例では、クライアント毎に異なるトークンを割り当て、異なる回路領域を使用することにより、複数のクライアントがＦＰＧＡ２ａを同時利用できるようになり、複数のクライアントでＦＰＧＡ２ａを共有した際の利用効率を向上させることができる。
ＦＰＧＡ２ａの利用効率の向上は、ＦＰＧＡシステムが提供するサービスの利用効率の向上に繋がるため、ＦＰＧＡシステムを運用する開発者にとっては収益性の向上に繋がる。
ＦＰＧＡ２ａの利用効率の向上は、ＦＰＧＡシステムが提供するサービスの利用効率の向上に繋がるため、ＦＰＧＡシステムを運用する開発者にとっては収益性の向上に繋がる。
また、従来はアクセス受付部をホスト装置に設けていた。このため、クライアントからのファンクション使用要求に応じてＦＰＧＡのファンクション回路が処理を実行する際にホスト装置のメモリ、ホスト装置のＣＰＵおよびＦＰＧＡが使用されることになり、消費電力が増大する。本実施例では、アクセス受付部２３をＦＰＧＡ２ａに設けることにより、クライアントからのファンクション使用要求に応じてＦＰＧＡのファンクション回路が処理を実行する際にホスト装置１ａを使用することがないので、システムの消費電力を低減することができる。
また、本実施例では、クライアントからの利用申請に応じてＦＰＧＡ２ａのファンクション回路が処理を実行するとき以外はファンクション回路を未定義の状態にしておくので、ファンクション回路の待機電力が発生せず、ＦＰＧＡ２ａの消費電力を低減することができる。
また、本実施例では、ベンダーに依存したランタイムを使用しないため、ＦＰＧＡシステムが特定のベンダーの技術に依存することがない。
また、本実施例では、ベンダーに依存したランタイムを使用しないため、ＦＰＧＡシステムが特定のベンダーの技術に依存することがない。
［第２の実施例］
次に、本実施例の第２の実施例について説明する。図２は本発明の第２の実施例に係るＦＰＧＡシステムの構成を示すブロック図である。本実施例では、ＦＰＧＡシステムを構築するプラットフォームとしてｋｕｂｅｒｎｅｔｅｓを用いる。ｋｕｂｅｒｎｅｔｅｓについては、例えば文献「“Ｋｕｂｅｒｎｅｔｅｓドキュメント”，Ｌｉｎｕｘ Ｆｏｕｎｄａｔｉｏｎ（登録商標），２０２１年，＜https://kubernetes.io/ja/docs/home/＞」に開示されている。以下、ｋｕｂｅｒｎｅｔｅｓのことをＫ８ｓと略する。
次に、本実施例の第２の実施例について説明する。図２は本発明の第２の実施例に係るＦＰＧＡシステムの構成を示すブロック図である。本実施例では、ＦＰＧＡシステムを構築するプラットフォームとしてｋｕｂｅｒｎｅｔｅｓを用いる。ｋｕｂｅｒｎｅｔｅｓについては、例えば文献「“Ｋｕｂｅｒｎｅｔｅｓドキュメント”，Ｌｉｎｕｘ Ｆｏｕｎｄａｔｉｏｎ（登録商標），２０２１年，＜https://kubernetes.io/ja/docs/home/＞」に開示されている。以下、ｋｕｂｅｒｎｅｔｅｓのことをＫ８ｓと略する。
ホスト装置１ｂのＫ８ｓマスターノード（master node）４とＫ８ｓワーカーノード（worker node）５とは、第１の実施例のＡｐｐを構成する。
Ｋ８ｓマスターノード４は、ＡＰＩ（Application Programming Interface）サーバー４０を介してＫ８ｓワーカーノード５のクブレット（Kubelet）５１に働きかける。
具体的には、Ｋ８ｓマスターノード４は、クライアントとの通信、アクセストークンの管理、ファンクションマネージャポッド（Function Manager Pod）５０の起動・削除要求を行う。
具体的には、Ｋ８ｓマスターノード４は、クライアントとの通信、アクセストークンの管理、ファンクションマネージャポッド（Function Manager Pod）５０の起動・削除要求を行う。
Ｋ８ｓワーカーノード５は、ファンクションマネージャポッド５０と、ファンクションマネージャポッド５０の管理を行うクブレット５１と、ファンクションマネージャポッド５０が記されたデバイスプラグイン（Device Plugin）５２と、デバイスファイル５３と、メモリ領域５４とを有する。
図２中では、ＦＰＧＡ２ｂは１つであるが、１つのＫ８ｓワーカーノード５には、複数のファンクションマネージャポッド５０、複数のデバイスプラグイン５２、複数のＦＰＧＡ２ｂが関連付けられる。
ファンクションマネージャポッド５０の一部は、第１の実施例のファンクション回路管理部１５に相当する。ファンクションマネージャポッド５０は、複数のコンテナを包含する。本実施例では、コンテナ５００～５０２の３つのコンテナを含む。ファンクションマネージャポッド５０は、クライアントからの利用申請毎に起動する。
コンテナ５００は、クライアントから申請があった機能を表すファンクション名と、クライアントから申請があった機能に割り当てるトークンとを、ＤＭＡブリッジコントローラ２２を介してＦＰＧＡ２ｂのファンクショントークンテーブル２４に書き込む。また、コンテナ５００は、利用が終わった機能に対応するファンクション名とトークンとをファンクショントークンテーブル２４から削除する。
コンテナ５０１は、ＦＰＧＡ２ｂの回路領域３１を再構成するためのビットストリームデータ５０３の管理と、回路領域３１の書き換え動作の管理と、ファンクショントークンテーブル２４の監視とを行う。このコンテナ５０１が第１の実施例のファンクション回路管理部１５を構成している。
コンテナ５０２は、ホスト装置側のクライアントがログインして、設定が完了したＦＰＧＡ２ｂの制御を行うためのコンテナである。
デバイスファイル５３（第１の実施例のデバイスファイル１６）は、Ｋ８ｓワーカーノード５に接続されたＦＰＧＡ２ｂとのインタフェースとなるファイルである。デバイスファイル５３には、ビットストリームデータをやり取りするためのデバイスファイル５３０と、ＦＰＧＡ２ｂを制御するためのデバイスファイル５３１とがある。デバイスファイル５３は、ＦＰＧＡ２ｂ毎に存在する。ファンクションマネージャポッド５０内には複数のデバイスファイル５３が存在してもよい。
ｋ８ｓの場合、ポッド５０内の構成の情報はデバイスプラグイン５２に記述される。ポッド５０内の構成は、起動時にクブレット５１経由で動作する。この時、ＦＰＧＡ独自のリソースをメモリ領域５４に生成する。図２の例では、リソースとして、空のディレクトリを備えている。このディレクトリの名前は、ファンクション名＿ファンクションＩＤとなる。また、図２中では空のディレクトリとしたが、ファンクション名とファンクションＩＤを記したリストでも良い。
ＦＰＧＡ２ｂのＤＭＡブリッジコントローラ２２は、ＦＰＧＡ２ｂとホスト装置１ｂとを接続する。ＤＭＡブリッジコントローラ２２は、サイドチャネルとしてセッションＩＤを発行する。
ＦＰＧＡ２ｂのＴＯＥ（TCP/IP offload engine）２７は、ネットワークから送られたきたパケットのトランスポートプロトコルを管理する。本実施例では、インターネット層とトランスポート層の通信プロトコルとしてＴＣＰ／ＩＰ（Transmission Control Protocol/Internet Protocol）を例に挙げて説明するが、通信プロトコルはＴＣＰ／ＩＰに限るものではない。ＴＯＥ２７は、サイドチャネルとしてセッションＩＤを発行する。ＴＯＥ２７とＤＭＡブリッジコントローラ２２でセッションＩＤは重複しない。
スイッチ２８は、入力されたデータが要求なのか、要求に対する応答なのかによってデータの出力方向を選択する。
ＨＴＴＰ（Hypertext Transfer Protocol）パーサー２９は、要求の内容を解釈して、解釈の結果に基づく処理をファンクション回路またはファンクショントークンテーブル２４に対して行う。
ＨＴＴＰ（Hypertext Transfer Protocol）パーサー２９は、要求の内容を解釈して、解釈の結果に基づく処理をファンクション回路またはファンクショントークンテーブル２４に対して行う。
ＨＴＴＰデパーサー３０は、要求に対する応答メッセージを生成する。ＴＯＥ２７とスイッチ２８とＨＴＴＰパーサー２９とＨＴＴＰデパーサー３０とは、第１の実施例のアクセス受付部２３を構成している。
本実施例では、アプリケーション層の通信プロトコルとしてＨＴＴＰを例に挙げて説明するが、通信プロトコルはＨＴＴＰに限るものではない。
本実施例では、アプリケーション層の通信プロトコルとしてＨＴＴＰを例に挙げて説明するが、通信プロトコルはＨＴＴＰに限るものではない。
回路領域３１は、ＦＰＧＡ２ｂの書き換え可能な領域である。ファンクショントークンテーブル２４は、ＦＰＧＡ２ｂのＤＲＡＭ（Dynamic Random Access Memory）、ＢＲＡＭ（Block Random Access Memory）あるいはＵＲＡＭ（Unified Random Access Memory）上に実装される。第１の実施例で説明したとおり、ファンクショントークンテーブル２４には、ファンクションＩＤとファンクション名とトークンとが格納される。ファンクションＩＤに対してファンクション回路が実現する機能は一意に定まる。一方、ファンクションＩＤに対してトークンは複数あってもよい。
次に、本実施例のＦＰＧＡシステムの動作について説明する。ＦＰＧＡシステムには、以下の３者が関係する。ＦＰＧＡシステムの管理者は、全てのプラットフォームを提供する。ＦＰＧＡシステムの開発者は、プラットフォーム上でＦＰＧＡシステムを用いたサービスを開発し、クライアントに提供する。クライアントは、開発者から提供されるサービスを利用する。また、クライアントには、ネットワークを介してＦＰＧＡ２ｂにファンクション使用要求を送信するクライアントと、ホスト装置１ｂを用いるクライアントの２者が存在する。
まず、ネットワーク上のクライアント端末３からファンクション使用要求を送信して処理結果を受け取る場合のＦＰＧＡシステムの動作を図３を用いて説明する。
ＦＰＧＡシステムの開発者は、クライアントに提供したいＦＰＧＡ２ｂの機能を開発し、その機能を実現するファンクション回路を定義するためのビットストリームデータ５０３をホスト装置１ｂに格納しておく。
ＦＰＧＡシステムの開発者は、クライアントに提供したいＦＰＧＡ２ｂの機能を開発し、その機能を実現するファンクション回路を定義するためのビットストリームデータ５０３をホスト装置１ｂに格納しておく。
ＦＰＧＡ２ｂの機能を使用したいクライアントは、クライアント端末３を使ってＦＰＧＡシステムの開発者に、使用したい機能の利用申請のためのリソース要求を送信する（図３ステップＳ１００）。図３のＦｕｎｃ０×１，Ｆｕｎｃ１×１は、クライアントが、データに対するグレイスケール化の機能を２つ使用したいと要求したことを示している。
利用申請を受け取った開発者は、ホスト装置１ｂのＡｐｐ（Ｋ８ｓマスターノード４、Ｋ８ｓワーカーノード５）を起動する。
Ｋ８ｓマスターノード４は、クライアントから申請があった機能に割り当てるトークンを生成する（図３ステップＳ１０１）。図３の例では、作成したトークンを“ＸＸＸ”とする。Ｋ８ｓマスターノード４は、クブレット５１を介し、デバイスプラグイン５２に従い、ポッド５０を起動させる（図３ステップＳ１０２～Ｓ１０５）。
Ｋ８ｓマスターノード４は、クライアントから申請があった機能に割り当てるトークンを生成する（図３ステップＳ１０１）。図３の例では、作成したトークンを“ＸＸＸ”とする。Ｋ８ｓマスターノード４は、クブレット５１を介し、デバイスプラグイン５２に従い、ポッド５０を起動させる（図３ステップＳ１０２～Ｓ１０５）。
Ｋ８ｓマスターノード４がクライアントからのリソース要求をクブレット５１経由でデバイスプラグイン５２に渡すことで、デバイスプラグイン５２は、クライアントが使用したい機能の数だけディレクトリをメモリ領域５４に作成する。ディレクトリ名は、ファンクション名＿ファンクションＩＤとなる。図２の例では、ｇｒａｙｓｃａｌｅ＿０，ｇｒａｙｓｃａｌｅ＿１という名前の２つのディレクトリが作成される。なお、ディレクトリ名に使用されるファンクションＩＤは、後述のファンクショントークンテーブル２４に書き込まれるファンクションＩＤと異なっていてもよい。
起動したポッド５０のコンテナ５００は、メモリ領域５４からディレクトリ名を読み取り、ディレクトリ名の末尾のファンクションＩＤを確認する。コンテナ５００は、ディレクトリ名とファンクションＩＤの数だけ、ファンクション名とトークンとをＦＰＧＡ２ｂに送信する（図３ステップＳ１０６）。
ＦＰＧＡ２ｂのＤＭＡブリッジコントローラ２２は、コンテナ５００から受信したファンクション名とトークンとをファンクショントークンテーブル２４に書き込む。そして、ＤＭＡブリッジコントローラ２２は、ファンクション名とトークンとを書き込んだファンクショントークンテーブル２４の行に割り当てられたファンクションＩＤをコンテナ５００に返送する。
コンテナ５００は、ＦＰＧＡ２ｂから受信したファンクションＩＤと、ディレクトリ名から読み取ったファンクション名とをコンテナ５０１に通知する。
コンテナ５０１は、ホスト装置１ｂに事前に登録されたビットストリームデータ５０３の中からファンクション名に対応するビットストリームデータを読み出す。コンテナ５０１は、読み出したビットストリームデータを、コンテナ５００から受け取ったファンクションＩＤに対応するコンフィグレーションメモリ２６の領域に書き込むためにＦＰＧＡ２ｂに送信する。
コンテナ５０１は、ホスト装置１ｂに事前に登録されたビットストリームデータ５０３の中からファンクション名に対応するビットストリームデータを読み出す。コンテナ５０１は、読み出したビットストリームデータを、コンテナ５００から受け取ったファンクションＩＤに対応するコンフィグレーションメモリ２６の領域に書き込むためにＦＰＧＡ２ｂに送信する。
ＦＰＧＡ２ｂのＤＭＡブリッジコントローラ２２を介してビットストリームデータがファンクションＩＤに対応するコンフィグレーションメモリ２６の領域に書き込まれたことにより、ファンクションＩＤに対応するＦＰＧＡ２ｂの回路領域が再構成され、ファンクションＩＤとファンクション名とに対応するファンクション回路が構築される。
ＤＭＡブリッジコントローラ２２は、回路書き込み完了通知をポッド５０に対する応答として返送する。
ＤＭＡブリッジコントローラ２２は、回路書き込み完了通知をポッド５０に対する応答として返送する。
回路書き込み完了通知を受け取ったポッド５０は、クブレット５１を介してクライアント端末３にリソース割当完了を通知する（図３ステップＳ１０７～Ｓ１０９）。このリソース割当完了通知には、クライアントから申請があった機能を表すファンクション名とクライアントから申請があった機能に割り当てたトークンとが付加されている。
リソース割当完了通知を受け取ったクライアントは、クライアント端末３を用いてファンクション使用要求（ＨＴＴＰ要求）をＦＰＧＡ２ｂに送信する（図３ステップＳ１１０）。ファンクション使用要求には、ＦＰＧＡ２ｂのネットワークインタフェース部２５のＩＰ（Internet Protocol）番号およびポート番号と、ポッド５０から通知されたファンクション名とトークンと、処理対象のデータとが付加されている。
ＦＰＧＡ２ｂのＴＯＥ２７は、ネットワークインタフェース部２５を介して受信したファンクション使用要求に対してトランスポートプロトコルの処理を行う。
ＦＰＧＡ２ｂのスイッチ２８は、ＴＯＥ２７が発行するセッションＩＤに基づいて、ＴＯＥ２７から受け取ったデータがクライアントからのデータであることを検知する。そして、スイッチ２８は、ＴＯＥ２７から受け取ったデータがファンクション使用要求であることから、ＨＴＴＰパーサー２９にファンクション使用要求を転送する。
ＦＰＧＡ２ｂのスイッチ２８は、ＴＯＥ２７が発行するセッションＩＤに基づいて、ＴＯＥ２７から受け取ったデータがクライアントからのデータであることを検知する。そして、スイッチ２８は、ＴＯＥ２７から受け取ったデータがファンクション使用要求であることから、ＨＴＴＰパーサー２９にファンクション使用要求を転送する。
ＨＴＴＰパーサー２９は、ファンクション使用要求の内容を解釈する。ＨＴＴＰパーサー２９は、ファンクショントークンテーブル２４に格納された内容と、ファンクション使用要求に含まれるファンクション名とトークンとに基づいて、ファンクション使用要求に含まれる処理対象のデータを転送すべきファンクション回路を特定する。ＨＴＴＰパーサー２９は、特定したファンクション回路に処理対象のデータを転送する。
例えばファンクション名がｇｒａｙｓｃａｌｅ”で、トークンが“ｈｏｇｅ”の場合には、ファンクションＩＤ“０”が割り当てられたファンクション回路２０－０に処理対象のデータが転送される。
ＦＰＧＡ２ｂのＨＴＴＰデパーサー３０は、ファンクション回路２０－０による処理結果を、ファンクション使用要求に対する応答データとして作成する。
ＦＰＧＡ２ｂのＨＴＴＰデパーサー３０は、ファンクション回路２０－０による処理結果を、ファンクション使用要求に対する応答データとして作成する。
スイッチ２８は、ＨＴＴＰデパーサー３０から受け取ったデータがファンクション使用要求に対する応答データであることから、ＴＯＥ２７に応答データを転送する。
ＴＯＥ２７は、スイッチ２８から受け取った応答データから応答パケットを組み立てて、応答パケットをネットワークインタフェース部２５を介して要求元のクライアント端末３に返送する。
ＴＯＥ２７は、スイッチ２８から受け取った応答データから応答パケットを組み立てて、応答パケットをネットワークインタフェース部２５を介して要求元のクライアント端末３に返送する。
クライアントが希望する処理が終了するまで、ファンクション使用要求の送信と処理結果の受信とが繰り返し行われる。
そして、クライアントは、所望の処理の終了後に、クライアント端末３を用いてホスト装置１ｂのＫ８ｓマスターノード４にリソース解放通知を送る（図３ステップＳ１１１）。
そして、クライアントは、所望の処理の終了後に、クライアント端末３を用いてホスト装置１ｂのＫ８ｓマスターノード４にリソース解放通知を送る（図３ステップＳ１１１）。
リソース解放通知を受け取ったＫ８ｓマスターノード４は、クブレット５１を介してポッド５０にポッド削除要求を送る（図３ステップＳ１１２，Ｓ１１３）。
ポッド削除要求を受け取ったポッド５０のコンテナ５００は、利用が終わった機能に対応するファンクション名とトークンとをファンクショントークンテーブル２４から削除するようＦＰＧＡ２ｂに要求する（図３ステップＳ１１４）。
ポッド削除要求を受け取ったポッド５０のコンテナ５００は、利用が終わった機能に対応するファンクション名とトークンとをファンクショントークンテーブル２４から削除するようＦＰＧＡ２ｂに要求する（図３ステップＳ１１４）。
ＦＰＧＡ２ｂのＤＭＡブリッジコントローラ２２は、コンテナ５００から指定されたファンクション名とトークンとを含む行をファンクショントークンテーブル２４から削除する。そして、ＤＭＡブリッジコントローラ２２は、削除した行に割り当てられたファンクションＩＤをコンテナ５００に返送する。
コンテナ５００は、ＦＰＧＡ２ｂから受信したファンクションＩＤをコンテナ５０１に通知する。
コンテナ５０１は、ファンクション回路を削除するビットストリームデータを、コンテナ５００から受け取ったファンクションＩＤに対応するコンフィグレーションメモリ２６の領域に書き込むためにＦＰＧＡ２ｂに送信する。
コンテナ５０１は、ファンクション回路を削除するビットストリームデータを、コンテナ５００から受け取ったファンクションＩＤに対応するコンフィグレーションメモリ２６の領域に書き込むためにＦＰＧＡ２ｂに送信する。
ＦＰＧＡ２ｂのＤＭＡブリッジコントローラ２２を介してビットストリームデータがファンクションＩＤに対応するコンフィグレーションメモリ２６の領域に書き込まれたことにより、ファンクションＩＤに対応するＦＰＧＡ２ｂの回路領域が未定義の状態に戻る。
コンテナ５０１は、ポッド５０を終了させ、クブレット５１を介してポッド削除完了通知をＫ８ｓマスターノード４に送る（図３ステップＳ１１５，Ｓ１１６）。
以上で、ＦＰＧＡシステムの動作が終了する。
以上で、ＦＰＧＡシステムの動作が終了する。
次に、ホスト装置１ｂにアクセスしたクライアント端末３からファンクション使用要求を送信して処理結果を受け取る場合のＦＰＧＡシステムの動作を図４を用いて説明する。
ＦＰＧＡシステムの開発者は、クライアントに提供したいＦＰＧＡ２ｂの機能を開発し、その機能を実現するファンクション回路を定義するためのビットストリームデータ５０３をホスト装置１ｂに格納しておく。
ＦＰＧＡシステムの開発者は、クライアントに提供したいＦＰＧＡ２ｂの機能を開発し、その機能を実現するファンクション回路を定義するためのビットストリームデータ５０３をホスト装置１ｂに格納しておく。
ＦＰＧＡ２ｂの機能を使用したいクライアントは、クライアント端末３を使ってＦＰＧＡシステムの開発者に、使用したい機能の利用申請のためのリソース要求を送信する（図４ステップＳ２００）。図４のＦｕｎｃ０×１，Ｆｕｎｃ１×１は、クライアントが、データに対するグレイスケール化の機能を２つ使用したいと要求したことを示している。
利用申請を受け取った開発者は、ホスト装置１ｂのＡｐｐ（Ｋ８ｓマスターノード４、Ｋ８ｓワーカーノード５）を起動する。
Ｋ８ｓマスターノード４は、クライアントから申請があった機能に割り当てるトークンを生成する（図４ステップＳ２０１）。図４の例では、作成したトークンを“ＸＸＸ”とする。Ｋ８ｓマスターノード４は、クブレット５１を介し、デバイスプラグイン５２に従い、ポッド５０を起動させる（図４ステップＳ２０２～Ｓ２０５）。
Ｋ８ｓマスターノード４は、クライアントから申請があった機能に割り当てるトークンを生成する（図４ステップＳ２０１）。図４の例では、作成したトークンを“ＸＸＸ”とする。Ｋ８ｓマスターノード４は、クブレット５１を介し、デバイスプラグイン５２に従い、ポッド５０を起動させる（図４ステップＳ２０２～Ｓ２０５）。
Ｋ８ｓマスターノード４がクライアントからのリソース要求をクブレット５１経由でデバイスプラグイン５２に渡すことで、デバイスプラグイン５２は、クライアントが使用したい機能の数だけディレクトリをメモリ領域５４に作成する。ディレクトリ名は、ファンクション名＿ファンクションＩＤとなる。
起動したポッド５０のコンテナ５００は、メモリ領域５４からディレクトリ名を読み取り、ディレクトリ名の末尾のファンクションＩＤを確認する。コンテナ５００は、ディレクトリ名とファンクションＩＤの数だけ、ファンクション名とトークンとをＦＰＧＡ２ｂに送信する（図４ステップＳ２０６）。
ＦＰＧＡ２ｂのＤＭＡブリッジコントローラ２２は、コンテナ５００から受信したファンクション名とトークンとをファンクショントークンテーブル２４に書き込む。そして、ＤＭＡブリッジコントローラ２２は、ファンクション名とトークンとを書き込んだファンクショントークンテーブル２４の行に割り当てられたファンクションＩＤをコンテナ５００に返送する。
コンテナ５００は、ＦＰＧＡ２ｂから受信したファンクションＩＤと、ディレクトリ名から読み取ったファンクション名とをコンテナ５０１に通知する。
コンテナ５０１は、ホスト装置１ｂに事前に登録されたビットストリームデータ５０３の中からファンクション名に対応するビットストリームデータを読み出す。コンテナ５０１は、読み出したビットストリームデータを、コンテナ５００から受け取ったファンクションＩＤに対応するコンフィグレーションメモリ２６の領域に書き込むためにＦＰＧＡ２ｂに送信する。
コンテナ５０１は、ホスト装置１ｂに事前に登録されたビットストリームデータ５０３の中からファンクション名に対応するビットストリームデータを読み出す。コンテナ５０１は、読み出したビットストリームデータを、コンテナ５００から受け取ったファンクションＩＤに対応するコンフィグレーションメモリ２６の領域に書き込むためにＦＰＧＡ２ｂに送信する。
ＦＰＧＡ２ｂのＤＭＡブリッジコントローラ２２を介してビットストリームデータがファンクションＩＤに対応するコンフィグレーションメモリ２６の領域に書き込まれたことにより、ファンクションＩＤに対応するＦＰＧＡ２ｂの回路領域が再構成され、ファンクションＩＤとファンクション名とに対応するファンクション回路が構築される。
ＤＭＡブリッジコントローラ２２は、回路書き込み完了通知をポッド５０に対する応答として返送する。
ＤＭＡブリッジコントローラ２２は、回路書き込み完了通知をポッド５０に対する応答として返送する。
回路書き込み完了通知を受け取ったポッド５０は、クブレット５１に回路書き込み完了を通知する（図４ステップＳ２０７）。
クブレット５１は、クライアントがファンクション回路を利用するためのコンテナ５０２を作成する（図４ステップＳ２０８～Ｓ２１０）。クブレット５１は、コンテナ５０２の作成完了後、クライアント端末３にリソース割当完了を通知する（図４ステップＳ２１１，Ｓ２１２）。このリソース割当完了通知には、クライアントから申請があった機能を表すファンクション名とクライアントから申請があった機能に割り当てたトークンとが付加されている。
クブレット５１は、クライアントがファンクション回路を利用するためのコンテナ５０２を作成する（図４ステップＳ２０８～Ｓ２１０）。クブレット５１は、コンテナ５０２の作成完了後、クライアント端末３にリソース割当完了を通知する（図４ステップＳ２１１，Ｓ２１２）。このリソース割当完了通知には、クライアントから申請があった機能を表すファンクション名とクライアントから申請があった機能に割り当てたトークンとが付加されている。
リソース割当完了通知を受け取ったクライアントは、クライアント端末３を用いてホスト装置１ｂにログインし、ファンクション使用要求（ＨＴＴＰ要求）をホスト装置１ｂに送信する（図４ステップＳ２１３）。ファンクション使用要求には、クブレット５１から通知されたファンクション名とトークンと、処理対象のデータとが付加されている。
ホスト装置１ｂのコンテナ５０２は、クライアントからのファンクション使用要求をＦＰＧＡ２ｂに送信する（図４ステップＳ２１４）。
ホスト装置１ｂのコンテナ５０２は、クライアントからのファンクション使用要求をＦＰＧＡ２ｂに送信する（図４ステップＳ２１４）。
ＦＰＧＡ２ｂのＤＭＡブリッジコントローラ２２は、ホスト装置１ｂから受信したファンクション使用要求をスイッチ２８に渡す。
ＦＰＧＡ２ｂのスイッチ２８は、ＤＭＡブリッジコントローラ２２が発行するセッションＩＤに基づいて、ＤＭＡブリッジコントローラ２２から受け取ったデータがクライアントからのデータであることを検知する。そして、スイッチ２８は、ＤＭＡブリッジコントローラ２２から受け取ったデータがファンクション使用要求であることから、ＨＴＴＰパーサー２９にファンクション使用要求を転送する。
ＦＰＧＡ２ｂのスイッチ２８は、ＤＭＡブリッジコントローラ２２が発行するセッションＩＤに基づいて、ＤＭＡブリッジコントローラ２２から受け取ったデータがクライアントからのデータであることを検知する。そして、スイッチ２８は、ＤＭＡブリッジコントローラ２２から受け取ったデータがファンクション使用要求であることから、ＨＴＴＰパーサー２９にファンクション使用要求を転送する。
ＨＴＴＰパーサー２９は、ファンクション使用要求の内容を解釈する。ＨＴＴＰパーサー２９は、ファンクショントークンテーブル２４に格納された内容と、ファンクション使用要求に含まれるファンクション名とトークンとに基づいて、ファンクション使用要求に含まれる処理対象のデータを転送すべきファンクション回路を特定する。ＨＴＴＰパーサー２９は、特定したファンクション回路に処理対象のデータを転送する。
ＦＰＧＡ２ｂのＨＴＴＰデパーサー３０は、ファンクション回路による処理結果を、ファンクション使用要求に対する応答データとして作成する。
ＦＰＧＡ２ｂのＨＴＴＰデパーサー３０は、ファンクション回路による処理結果を、ファンクション使用要求に対する応答データとして作成する。
スイッチ２８は、ＨＴＴＰデパーサー３０から受け取ったデータがファンクション使用要求に対する応答データであることから、ＤＭＡブリッジコントローラ２２に応答データを転送する。
ＤＭＡブリッジコントローラ２２は、スイッチ２８から受け取った応答データをホスト装置１ｂに返送する。
ＤＭＡブリッジコントローラ２２は、スイッチ２８から受け取った応答データをホスト装置１ｂに返送する。
ホスト装置１ｂのコンテナ５０２は、ＦＰＧＡ２ｂから受信した応答データを要求元のクライアント端末３に返送する。
クライアントが希望する処理が終了するまで、ファンクション使用要求の送信と処理結果の受信とが繰り返し行われる。
クライアントが希望する処理が終了するまで、ファンクション使用要求の送信と処理結果の受信とが繰り返し行われる。
クライアントは、所望の処理の終了後に、クライアント端末３を用いてホスト装置１ｂのＫ８ｓマスターノード４にリソース解放通知を送る（図４ステップＳ２１６）。
リソース解放通知を受け取ったＫ８ｓマスターノード４は、クブレット５１にポッド削除要求を送る（図４ステップＳ２１７）。
リソース解放通知を受け取ったＫ８ｓマスターノード４は、クブレット５１にポッド削除要求を送る（図４ステップＳ２１７）。
クブレット５１は、ポッド５０のコンテナ５０２にコンテナ削除要求を送って、利用が終わったコンテナ５０２を削除する（図４ステップＳ２１８，Ｓ２１９）。さらに、クブレット５１は、ポッド５０のコンテナ５００にコンテナ削除要求を送る（図４ステップＳ２２０）。
コンテナ削除要求を受け取ったコンテナ５００は、利用が終わった機能に対応するファンクション名とトークンとをファンクショントークンテーブル２４から削除するようＦＰＧＡ２ｂに要求する（図４ステップＳ２２１）。
ＦＰＧＡ２ｂのＤＭＡブリッジコントローラ２２は、コンテナ５００から指定されたファンクション名とトークンとを含む行をファンクショントークンテーブル２４から削除する。そして、ＤＭＡブリッジコントローラ２２は、削除した行に割り当てられたファンクションＩＤをコンテナ５００に返送する。
コンテナ５００は、ＦＰＧＡ２ｂから受信したファンクションＩＤをコンテナ５０１に通知する。
コンテナ５０１は、ファンクション回路を削除するビットストリームデータを、コンテナ５００から受け取ったファンクションＩＤに対応するコンフィグレーションメモリ２６の領域に書き込むためにＦＰＧＡ２ｂに送信する。
コンテナ５０１は、ファンクション回路を削除するビットストリームデータを、コンテナ５００から受け取ったファンクションＩＤに対応するコンフィグレーションメモリ２６の領域に書き込むためにＦＰＧＡ２ｂに送信する。
ＦＰＧＡ２ｂのＤＭＡブリッジコントローラ２２を介してビットストリームデータがファンクションＩＤに対応するコンフィグレーションメモリ２６の領域に書き込まれたことにより、ファンクションＩＤに対応するＦＰＧＡ２ｂの回路領域が未定義の状態に戻る。
コンテナ５０１は、ポッド５０を終了させ、クブレット５１を介してポッド削除完了通知をＫ８ｓマスターノード４に送る（図４ステップＳ２２２，Ｓ２２３）。
以上で、ＦＰＧＡシステムの動作が終了する。
以上で、ＦＰＧＡシステムの動作が終了する。
本実施例では、図３で説明したように、クライアントは、設定さえ済ませておけば、ホスト装置１ｂにアクセスすることなくＦＰＧＡ２ｂのファンクション回路にデータを処理させることができるようになる。従来はホスト装置にアクセスする遅延が大きかったが、本実施例では、クライアントは、余計な遅延なしに処理を実行することができる。
従来のＦＰＧＡマネージャでは、ＡｐｐがＦＰＧＡを管理することから、Ａｐｐを複数のクライアントで時分割で共有する必要があった。一方、本実施例では、クライアント毎に異なるトークンを割り当て、異なる回路領域を使用することにより、複数のクライアントがＦＰＧＡ２ｂを同時利用できるようになり、複数のクライアントでＦＰＧＡ２ｂを共有した際の利用効率を向上させることができる。
ＦＰＧＡ２ｂの利用効率の向上は、ＦＰＧＡシステムが提供するサービスの利用効率の向上に繋がるため、ＦＰＧＡシステムを運用する開発者にとっては収益性の向上に繋がる。
ＦＰＧＡ２ｂの利用効率の向上は、ＦＰＧＡシステムが提供するサービスの利用効率の向上に繋がるため、ＦＰＧＡシステムを運用する開発者にとっては収益性の向上に繋がる。
また、従来はアクセス受付部をホスト装置に設けていた。このため、クライアントからのファンクション使用要求に応じてＦＰＧＡのファンクション回路が処理を実行する際にホスト装置のメモリ、ホスト装置のＣＰＵおよびＦＰＧＡが使用されることになり、消費電力が増大する。
本実施例では、アクセス受付部（ＴＯＥ２７、スイッチ２８、ＨＴＴＰパーサー２９、ＨＴＴＰデパーサー３０）をＦＰＧＡ２ｂに設けることにより、クライアントからのファンクション使用要求に応じてＦＰＧＡ２ｂのファンクション回路が処理を実行する際にホスト装置１ｂを使用することがないので、システムの消費電力を低減することができる。ホスト装置１ｂは、ファンクショントークンテーブル２４の管理だけを行い、ファンクション使用要求に応じたデータ転送を行う必要がなくなる。
また、本実施例では、クライアントからの利用申請に応じてＦＰＧＡ２ｂのファンクション回路が処理を実行するとき以外はファンクション回路を未定義の状態にしておくので、ファンクション回路の待機電力が発生せず、ＦＰＧＡ２ｂの消費電力を低減することができる。
また、従来はネットワークが広帯域でもＰＣＩｅインタフェース部が広帯域でなければサービスのスループットが制限される。よって、ネットワークとＰＣＩｅの両方への投資が必要であった。一方、本実施例では、図３で説明した動作の場合、ネットワークの帯域でサービスのスループットが決定されるため、投資効率を改善することができる。
また、本実施例では、ベンダーに依存したランタイムを使用しないため、ＦＰＧＡシステムが特定のベンダーの技術に依存することがない。
また、本実施例では、ベンダーに依存したランタイムを使用しないため、ＦＰＧＡシステムが特定のベンダーの技術に依存することがない。
なお、本実施例では、ＦＰＧＡシステムを構築するプラットフォームとしてｋｕｂｅｒｎｅｔｅｓを用いたが、他のツールを使用してもよいことは言うまでもない。
第１、第２の実施例で説明したホスト装置１ａ，１ｂは、ＣＰＵ、記憶装置及びインタフェースを備えたコンピュータと、これらのハードウェア資源を制御するプログラムによって実現することができる。このコンピュータの構成例を図５に示す。コンピュータは、ＣＰＵ２００と、記憶装置２０１と、インタフェース装置（Ｉ／Ｆ）２０２とを備えている。
Ｉ／Ｆ２０２には、例えばネットワークインタフェース部１３のハードウェア等が接続される。このようなコンピュータにおいて、本発明のＦＰＧＡシステムを実現させるためのプログラムは、記憶装置２０１に格納される。ＣＰＵ２００は、記憶装置２０１に格納されたプログラムに従って第１、第２の実施例で説明した処理を実行する。
本実施例は、ＦＰＧＡを利用するシステムに適用することができる。
１ａ，１ｂ…ホスト装置、２ａ，２ｂ…ＦＰＧＡ、３…クライアント端末、４…Ｋ８ｓマスターノード、５…Ｋ８ｓワーカーノード、１０ａ…ＦＰＧＡマネージャ、１３，２５…ネットワークインタフェース部、１５…ファンクション回路管理部、２０－０，２０－１…ファンクション回路、２２…ＤＭＡブリッジコントローラ、２３…アクセス受付部、２４…ファンクショントークンテーブル、２６…コンフィグレーションメモリ、２７…ＴＯＥ、２８…スイッチ、２９…ＨＴＴＰパーサー、３０…ＨＴＴＰデパーサー、３１…回路領域、４０…ＡＰＩサーバー、５０…ファンクションマネージャポッド、５１…クブレット、５２…デバイスプラグイン、５３，５３０，５３１…デバイスファイル、５４…メモリ領域、５００～５０２…コンテナ、Ａｐｐ…アプリケーション実行部。
Claims (7)
- ＦＰＧＡと、
ホスト装置とを備え、
前記ＦＰＧＡは、
再構成可能な回路領域と、
クライアントからのファンクション使用要求に含まれる処理対象のデータを前記回路領域に構築されたファンクション回路に転送し、このファンクション回路による処理結果を前記クライアントに返送するように構成されたアクセス受付部と、
前記回路領域の部分毎の識別情報であるファンクションＩＤと、前記ファンクション回路の機能を表すファンクション名と、前記ファンクション回路の識別情報であるトークンとが対応付けて格納されたテーブルとを備え、
前記アクセス受付部は、前記テーブルに格納された内容と、前記ファンクション使用要求に含まれるファンクション名とトークンとに基づいて、前記処理対象のデータを転送すべきファンクション回路を特定し、
前記ホスト装置は、前記ファンクション使用要求の前に、前記クライアントから機能の利用申請のためのリソース要求を受信したときに、前記利用申請があった機能に割り当てる前記トークンを生成し、生成したトークンと前記利用申請があった機能を表す前記ファンクション名とを前記ＦＰＧＡと前記クライアントに送信するように構成されたアプリケーション実行部を備えることを特徴とするＦＰＧＡシステム。 - 請求項１記載のＦＰＧＡシステムにおいて、
前記アプリケーション実行部は、クライアント毎に異なる前記トークンを生成することを特徴とするＦＰＧＡシステム。 - 請求項１または２記載のＦＰＧＡシステムにおいて、
前記ＦＰＧＡは、前記アプリケーション実行部から受信したファンクション名とトークンとを前記テーブルに書き込み、書き込みを行ったテーブルの行に割り当てたファンクションＩＤを前記アプリケーション実行部に返送するように構成されたコントローラをさらに備えることを特徴とするＦＰＧＡシステム。 - 請求項３記載のＦＰＧＡシステムにおいて、
前記ホスト装置は、前記テーブルに格納された内容に対応して前記ファンクション回路を再構成するためのビットストリームデータを前記ＦＰＧＡに送信するように構成されたファンクション回路管理部をさらに備えることを特徴とするＦＰＧＡシステム。 - 請求項４記載のＦＰＧＡシステムにおいて、
前記ファンクション回路管理部は、前記クライアントから前記リソース要求を受信したときに、前記テーブルに格納された内容に対応して前記ファンクション回路を再構成するためのビットストリームデータを前記ＦＰＧＡに送信し、前記クライアントからリソース解放通知を受信したときに、前記ファンクション回路を未定義の状態に戻すビットストリームデータを前記ＦＰＧＡに送信することを特徴とするＦＰＧＡシステム。 - 請求項１乃至５のいずれか１項に記載のＦＰＧＡシステムにおいて、
前記ＦＰＧＡは、前記クライアントとネットワークを介して通信を行うためのネットワークインタフェース部をさらに備え、
前記アクセス受付部は、前記クライアントからのファンクション使用要求を前記ネットワークインタフェース部を介して受信し、前記ファンクション回路による処理結果を前記ネットワークインタフェース部を介して前記クライアントに返送することを特徴とするＦＰＧＡシステム。 - 請求項１乃至５のいずれか１項に記載のＦＰＧＡシステムにおいて、
前記アプリケーション実行部は、前記クライアントからのファンクション使用要求を前記ＦＰＧＡに送信し、前記ＦＰＧＡから受信した処理結果を前記クライアントに返送し、
前記アクセス受付部は、前記ファンクション使用要求を前記アプリケーション実行部から受信し、前記ファンクション回路による処理結果を前記アプリケーション実行部に返送することを特徴とするＦＰＧＡシステム。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2021/031861 WO2023032023A1 (ja) | 2021-08-31 | 2021-08-31 | Ｆｐｇａおよびｆｐｇａシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2023032023A1 JPWO2023032023A1 (ja) | 2023-03-09 |
| JP7690992B2 true JP7690992B2 (ja) | 2025-06-11 |
Family
ID=85410791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023544828A Active JP7690992B2 (ja) | 2021-08-31 | 2021-08-31 | Ｆｐｇａシステム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20240429920A1 (ja) |
| JP (1) | JP7690992B2 (ja) |
| WO (1) | WO2023032023A1 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015207832A (ja) | 2014-04-17 | 2015-11-19 | キヤノン株式会社 | 再構成可能回路を含む電子装置及び画像処理装置及び画像処理方法 |
| JP2016063490A (ja) | 2014-09-19 | 2016-04-25 | 株式会社東芝 | 再構成可能な半導体集積回路および電子機器 |
| JP2021086341A (ja) | 2019-11-27 | 2021-06-03 | 株式会社リコー | ユーザ認証システム、ユーザ認証方法、およびユーザ認証プログラム |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11436160B2 (en) * | 2019-10-03 | 2022-09-06 | Microsoft Technology Licensing, Llc | Protection of data in memory of an integrated circuit using a secret token |
-
2021
- 2021-08-31 US US18/684,807 patent/US20240429920A1/en active Pending
- 2021-08-31 JP JP2023544828A patent/JP7690992B2/ja active Active
- 2021-08-31 WO PCT/JP2021/031861 patent/WO2023032023A1/ja not_active Ceased
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015207832A (ja) | 2014-04-17 | 2015-11-19 | キヤノン株式会社 | 再構成可能回路を含む電子装置及び画像処理装置及び画像処理方法 |
| JP2016063490A (ja) | 2014-09-19 | 2016-04-25 | 株式会社東芝 | 再構成可能な半導体集積回路および電子機器 |
| JP2021086341A (ja) | 2019-11-27 | 2021-06-03 | 株式会社リコー | ユーザ認証システム、ユーザ認証方法、およびユーザ認証プログラム |
Non-Patent Citations (1)
| Title |
|---|
| 宇野 正樹 他，ＤＲＬチップを用いたリコンフィギュラブルテストベッド上におけるＷＡＳＭＩＩシステム，電子情報通信学会技術研究報告，社団法人電子情報通信学会，2002年01月16日，Ｖｏｌ．１０１ Ｎｏ．５７８，第9頁－第16頁，ISSN:0913-5685 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023032023A1 (ja) | 2023-03-09 |
| US20240429920A1 (en) | 2024-12-26 |
| JPWO2023032023A1 (ja) | 2023-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11157304B2 (en) | System for peering container clusters running on different container orchestration systems | |
| US10698717B2 (en) | Accelerator virtualization method and apparatus, and centralized resource manager | |
| US8201190B2 (en) | Sharing a network I/O adapter between logical partitions | |
| CN112416737B (zh) | 一种容器的测试方法、装置、设备和存储介质 | |
| CN111324558A (zh) | 数据处理方法、装置、分布式数据流编程框架及相关组件 | |
| US20110239216A1 (en) | Service providing system, a virtual machine server, a service providing method, and a program thereof | |
| CN113268308A (zh) | 信息处理方法、装置以及存储介质 | |
| WO2022143714A1 (zh) | 服务器系统、虚拟机创建方法及装置 | |
| CN110532106B (zh) | 进程间的通讯方法、装置、设备和存储介质 | |
| CN116383127B (zh) | 节点间通信方法、装置、电子设备及存储介质 | |
| US12452331B1 (en) | File-sharing method, apparatus and system, electronic device, and storage medium | |
| US20250190237A1 (en) | Device access method and system for secure docker | |
| CN115509435A (zh) | 一种数据读写方法、装置、设备、介质 | |
| CN117061270A (zh) | 一种基于分布式软总线实现远程设备本地化虚拟与访问的方法 | |
| US8442939B2 (en) | File sharing method, computer system, and job scheduler | |
| JP7690992B2 (ja) | Ｆｐｇａシステム | |
| US11221807B2 (en) | Non-transitory computer-readable medium and device management system | |
| WO2021258861A1 (zh) | 一种作业处理方法以及相关设备 | |
| CN117041147B (zh) | 智能网卡设备、主机设备和方法及系统 | |
| JP2024541872A (ja) | コンテナ・エンジン及びコンテナ・エンジンの実現方法 | |
| CN115225693A (zh) | 一种容器间的通信方法及相关产品 | |
| JP7709666B2 (ja) | ネットワーク管理装置、ネットワーク管理方法及びプログラム | |
| CN114237738B (zh) | 设备管理方法、装置、电子设备及计算机可读存储介质 | |
| US11849005B2 (en) | Method and apparatus for accelerating network transmission in memory-disaggregated environment | |
| CN117648210A (zh) | 一种远程访问图形处理器的方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20241217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20250124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250430 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250513 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7690992 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |