JP7537358B2 - Gate voltage adjustment device and method - Google Patents
Gate voltage adjustment device and method Download PDFInfo
- Publication number
- JP7537358B2 JP7537358B2 JP2021082221A JP2021082221A JP7537358B2 JP 7537358 B2 JP7537358 B2 JP 7537358B2 JP 2021082221 A JP2021082221 A JP 2021082221A JP 2021082221 A JP2021082221 A JP 2021082221A JP 7537358 B2 JP7537358 B2 JP 7537358B2
- Authority
- JP
- Japan
- Prior art keywords
- gate voltage
- elements
- adjusted
- current detection
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 20
- 230000003321 amplification Effects 0.000 claims description 108
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 108
- 238000001514 detection method Methods 0.000 claims description 98
- 230000007613 environmental effect Effects 0.000 claims description 47
- 238000007493 shaping process Methods 0.000 claims description 24
- 238000011144 upstream manufacturing Methods 0.000 claims description 6
- 229920006227 ethylene-grafted-maleic anhydride Polymers 0.000 description 48
- 101710170230 Antimicrobial peptide 1 Proteins 0.000 description 42
- 238000010586 diagram Methods 0.000 description 14
- 238000005259 measurement Methods 0.000 description 14
- 230000005540 biological transmission Effects 0.000 description 9
- 230000001105 regulatory effect Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 6
- 101100015484 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GPA1 gene Proteins 0.000 description 5
- 125000003345 AMP group Chemical group 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 101100532456 Rattus norvegicus Slc28a2 gene Proteins 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Description
本開示は、送受信モジュールに適用される複数の増幅素子のゲート電圧を調整するゲート電圧調整装置、及びゲート電圧調整方法に関するものである。 The present disclosure relates to a gate voltage adjustment device and a gate voltage adjustment method for adjusting the gate voltages of multiple amplifier elements applied to a transceiver module.
レーダ等の用途に用いられるマイクロ波またはミリ波送受信モジュールは、通常、2個以上の増幅素子を直列または並列に合成した構成が適用される。このとき、増幅素子の利得及び飽和出力は、増幅素子のドレイン電流の大きさに依存する。増幅素子のドレイン電流の大きさは、増幅素子のゲート電圧を制御することで調整することが可能である。このとき、増幅素子のドレイン電流をある一定の値に調整するための増幅素子のゲート電圧値は、増幅素子ごとにばらつきがあることが知られている。従って、従来、それぞれの増幅素子のドレイン電流を測定しながらゲート電圧を調整するものがある。例えば、多数の増幅素子が装荷されたモジュールを効率よく生産するために、それぞれの増幅素子の個々のドレイン電流をそれぞれ測定し、ゲート電圧の調整を自動化する装置がある(例えば、特許文献1参照)。 Microwave or millimeter wave transmission and reception modules used for applications such as radar are usually configured with two or more amplifier elements connected in series or parallel. In this case, the gain and saturation output of the amplifier element depend on the magnitude of the drain current of the amplifier element. The magnitude of the drain current of the amplifier element can be adjusted by controlling the gate voltage of the amplifier element. In this case, it is known that the gate voltage value of the amplifier element for adjusting the drain current of the amplifier element to a certain value varies from amplifier element to amplifier element. Therefore, in the past, there have been devices that adjust the gate voltage while measuring the drain current of each amplifier element. For example, in order to efficiently produce modules loaded with a large number of amplifier elements, there is a device that measures the individual drain current of each amplifier element and automates the adjustment of the gate voltage (see, for example, Patent Document 1).
特許文献1では、複数の増幅素子のゲート電圧をそれぞれ調整する際に、調整したい増幅素子のみにドレイン電圧を印加し、それ以外の増幅素子をドレイン電流が流れない状態として、増幅素子のドレイン電圧を調整する構成である。このとき、それぞれの増幅素子のドレイン電圧を供給する回路をひとつに共通化している。そして、共通化されたドレイン電圧を供給する回路と、ゲート電圧を制御する制御部との間に、電流検波素子、オペアンプ、及びアナログデジタル変換器で構成される電流検波回路を配置している。 In Patent Document 1, when adjusting the gate voltages of multiple amplifier elements, a drain voltage is applied only to the amplifier element to be adjusted, and the other amplifier elements are placed in a state in which no drain current flows, thereby adjusting the drain voltage of the amplifier element. In this case, a single circuit is shared to supply the drain voltage to each amplifier element. Then, a current detection circuit consisting of a current detection element, an operational amplifier, and an analog-to-digital converter is placed between the circuit that supplies the shared drain voltage and a control unit that controls the gate voltage.
レーダ等の用途に使用される送受信モジュールでは、異なるドレイン電圧で動作する複数の増幅素子で構成される場合が多い。しかしながら、特許文献1では、それぞれの増幅素子のドレイン電圧を供給する回路を共通化する構成である。そのため、それぞれの増幅素子に印加するドレイン電圧が同一である場合に適用されるものである。従って、特許文献1において、異なるドレイン電圧で動作する複数の増幅素子のゲート電圧を調整する場合には、増幅素子ごとに電流検波回路をそれぞれ設ける必要がある。よって、装荷される増幅素子の数が多くなるほど、部品数及び実装スペースが増加するため、小型化、または低コスト化を実現することが難しいという課題があった。 Transmitting and receiving modules used for applications such as radar are often composed of multiple amplifying elements that operate at different drain voltages. However, in Patent Document 1, the circuit that supplies the drain voltage to each amplifying element is shared. Therefore, this is applicable when the same drain voltage is applied to each amplifying element. Therefore, in Patent Document 1, when adjusting the gate voltage of multiple amplifying elements that operate at different drain voltages, it is necessary to provide a current detection circuit for each amplifying element. Therefore, the more amplifying elements are loaded, the greater the number of components and the mounting space, making it difficult to achieve miniaturization or cost reduction.
本開示は、上記のような課題を解決するためになされたものであり、複数の増幅素子のゲート電圧を調整する場合であっても、小型化、または低コスト化を実現することができるゲート電圧調整装置及びゲート電圧調整方法を提供することを目的とする。 The present disclosure has been made to solve the above problems, and aims to provide a gate voltage adjustment device and a gate voltage adjustment method that can achieve miniaturization and low cost even when adjusting the gate voltages of multiple amplifying elements.
本開示に係るゲート電圧調整装置は、信号を増幅する複数の増幅素子と、複数の増幅素子のそれぞれに印加するゲート電圧を制御する制御部と、複数の増幅素子のそれぞれにドレイン電圧を印加する電源と複数の増幅素子のドレイン電極との間にそれぞれ対応して設けられ、対応する前記増幅素子のドレイン電流に基づいて電圧信号を出力する複数の電流検波素子と、複数の電流検波素子のうち、接続された電流検波素子から出力された電圧信号を増幅し、制御部に入力するオペアンプと、複数の電流検波素子とオペアンプとの間に設けられ、複数の電流検波素子のうち、オペアンプと接続される電流検波素子を切り替える切替部とを備え、複数の増幅素子に印加するゲート電圧を決定し、切替部は、単極側のポートが前記オペアンプに接続され、多投側の複数のポートが複数の電流検波素子の上流側にそれぞれ接続された第1のスイッチと、単極側のポートがオペアンプに接続され、多投側の複数のポートが複数の電流検波素子の下流側にそれぞれ接続された第2のスイッチとを有し、第1のスイッチと第2のスイッチとは、多投側のポートに接地されたポートをさらに有し、全ての増幅素子のゲート電圧の調整が完了した場合、第1のスイッチと第2のスイッチとは、単極側のポートと、多投側の接地されたポートとが接続されることを特徴とする。
A gate voltage adjustment device according to the present disclosure includes a plurality of amplifying elements that amplify a signal, a control unit that controls a gate voltage applied to each of the plurality of amplifying elements, a plurality of current detection elements that are provided between a power supply that applies a drain voltage to each of the plurality of amplifying elements and the drain electrodes of the plurality of amplifying elements, respectively corresponding to each other, and outputting a voltage signal based on the drain current of the corresponding amplifying element, an operational amplifier that amplifies a voltage signal output from a current detection element connected among the plurality of current detection elements and inputs it to the control unit, and a switch that is provided between the plurality of current detection elements and the operational amplifier and switches between the current detection elements connected to the operational amplifier among the plurality of current detection elements. and a switching unit that determines gate voltages to be applied to the multiple amplifying elements , the switching unit having a first switch having a single-pole port connected to the operational amplifier and a multiple number of ports on the multi-throw side connected to the upstream sides of the multiple current detection elements, and a second switch having a single-pole port connected to the operational amplifier and a multiple number of ports on the multi-throw side connected to the downstream sides of the multiple current detection elements, the first switch and the second switch further having a port grounded to the multi-throw side port, and when adjustment of the gate voltages of all the amplifying elements has been completed, the first switch and the second switch are connected between the single-pole port and the grounded port of the multi-throw side .
本開示に係るゲート電圧調整方法は、制御部が、信号を増幅する複数の増幅素子のうち、調整対象の前記増幅素子にドレイン電流が流れないように制御されたゲート電圧を印加する第1のステップと、電源から前記複数の増幅素子のそれぞれにドレイン電圧が印加される第2のステップと、切替部が、電源と複数の増幅素子のドレイン電極との間のそれぞれに対応して設けられた複数の電流検波素子のうち、調整対象の増幅素子に対応する電流検波素子をオペアンプに接続する第3のステップと、第1のステップ、第2のステップ、及び第3のステップの後、制御部が調整対象の増幅素子に印加するゲート電圧を変化させることで、調整対象の増幅素子に流れるドレイン電流に基づいて、調整対象の増幅素子に対応する電流検波素子から電圧信号が出力される第4のステップと、オペアンプが、第4のステップで出力された電圧信号が、オペアンプで増幅されて出力される第5のステップと、第5のステップで出力された電圧信号に基づいて、制御部が、調整対象の増幅素子に印加するゲート電圧を決定する第6のステップと、第3のステップは、切替部が、単極側のポートがオペアンプに接続され、多投側の複数のポートが複数の電流検波素子の上流側のそれぞれに接続された第1のスイッチと、単極側のポートがオペアンプに接続され、多投側の複数のポートが複数の電流検波素子の下流側のそれぞれに接続された第2のスイッチとを切り替えることで、調整対象の増幅素子に対応する電流検波素子をオペアンプと接続し、第6のステップにおいて、全ての増幅素子のゲート電圧の調整が完了した場合、切替部が、第1のスイッチと第2のスイッチの単極側のポートと、多投側の接地されたポートとを接続する第7のステップと、を備えたことを特徴とする。
The gate voltage adjustment method according to the present disclosure includes a first step in which a control unit applies a gate voltage controlled so that a drain current does not flow to an amplifying element to be adjusted among a plurality of amplifying elements that amplify a signal; a second step in which a drain voltage is applied from a power source to each of the plurality of amplifying elements; a third step in which a switching unit connects a current detection element corresponding to the amplifying element to be adjusted among a plurality of current detection elements provided corresponding to each of the amplifying elements between a power source and the drain electrodes of the plurality of amplifying elements to an operational amplifier; a fourth step in which , after the first step, the second step, and the third step, the control unit changes the gate voltage applied to the amplifying element to be adjusted, so that a voltage signal is output from the current detection element corresponding to the amplifying element to be adjusted based on the drain current flowing through the amplifying element to be adjusted; and a fourth step in which the operational amplifier outputs the voltage signal output in the fourth step. a fifth step in which the voltage signal is amplified by the operational amplifier and output; a sixth step in which the control unit determines a gate voltage to be applied to the amplifying element to be adjusted based on the voltage signal output in the fifth step; and the third step is characterized by comprising: a switching unit that switches between a first switch having a single-pole side port connected to the operational amplifier and a plurality of multi-throw side ports connected to each of the upstream sides of a plurality of current detection elements, and a second switch having a single-pole side port connected to the operational amplifier and a plurality of multi-throw side ports connected to each of the downstream sides of a plurality of current detection elements, thereby connecting the current detection element corresponding to the amplifying element to be adjusted to the operational amplifier; and a seventh step in which, when adjustment of the gate voltages of all amplifying elements is completed in the sixth step, the switching unit connects the single-pole side ports of the first switch and the second switch to the grounded port of the multi-throw side .
本開示によれば、複数の増幅素子にそれぞれ対応する複数の電流検波素子と、オペアンプとの間に切り換え部を備える。切り換え部により、オペアンプに接続される電流検波素子を切り替えることによって、1つのオペアンプを備える構成で複数の増幅素子のゲート電圧を調整することができ、ゲート電圧調整装置の小型化、または低コスト化を実現することができる。 According to the present disclosure, a switching unit is provided between a plurality of current detection elements corresponding to the plurality of amplifying elements, respectively, and an operational amplifier. By using the switching unit to switch the current detection elements connected to the operational amplifier, it is possible to adjust the gate voltages of the plurality of amplifying elements in a configuration that includes a single operational amplifier, thereby realizing a smaller gate voltage adjustment device and lower costs.
実施の形態1.
以下、実施の形態1に係るゲート電圧調整装置100について、図面を用いて説明する。図中、同一符号は、同一又は相当部分を示し、それらについての詳細な説明は省略する。図1は、実施の形態1に係るゲート電圧調整装置100の構成図である。ゲート電圧調整装置100は、送受信モジュールに適用される。例えば、レーダ等のシステムに用いられる送受信モジュールに適用される。
Embodiment 1.
A gate
図1に示すように、ゲート電圧調整装置100は、主に、複数の増幅素子AMPi~AMPnと、制御部10と、複数の電流検波素AMP1~AMPnと、オペアンプ22と、切替部40とを備える。
As shown in FIG. 1, the gate
複数の増幅素子AMP1~AMPnの個数はnである。nは、2以上の任意の整数である。複数の増幅素子AMP1~AMPnは、1番目の増幅素子を増幅素子AMP1、i番目の増幅素子を増幅素子AMPiとする。iは1以上n以下の任意の整数である。複数の増幅素子AMP1~AMPnを互いに区別しない場合は、単に増幅素子AMPと記載する。 The number of the multiple amplification elements AMP1 to AMPn is n. n is any integer equal to or greater than 2. Of the multiple amplification elements AMP1 to AMPn, the first amplification element is the amplification element AMP1, and the i-th amplification element is the amplification element AMPi. i is any integer equal to or greater than 1 and equal to or less than n. When the multiple amplification elements AMP1 to AMPn are not to be distinguished from one another, they are simply referred to as amplification elements AMP.
複数の増幅素子AMP1~AMPnは、信号を増幅するものであり、ここでは、異なるドレイン電圧で動作するものを含む。このとき、複数の増幅素子AMP1~AMPnのうち、互いに動作するドレイン電圧が異なる増幅素子AMPが含まれており、その他の増幅素子AMPは動作するドレイン電圧が同じものが含まれていてもよい。また、複数の増幅素子AMP1~AMPnは、すべて動作するドレイン電圧が同じものであってもよい。また、ここでは増幅する信号はアンテナから送受信する送受信信号である。増幅素子AMP1~AMPnのそれぞれは、例えば、内部整合型増幅器またはディスクリート型増幅器で構成される。内部整合型増幅器は、パッケージの中に、GaAsやGaNの化合物半導体を使用した高周波集積回路(MMIC:Monolithic Microwave Integrated Circuit)と、整合回路とが配置されたものである。ディスクリート型増幅器は、前述の高周波集積回路を有するパッケージの外部に整合回路が配置されたものである。また、増幅素子AMP1~AMPnのそれぞれは、例えば、送受信モジュールにおいて、送信する高周波信号を増幅する高出力増幅器、または受信した高周波信号を増幅する低雑音増幅器に適用されるものである。 The multiple amplifier elements AMP1 to AMPn amplify signals, and here include amplifier elements that operate at different drain voltages. In this case, among the multiple amplifier elements AMP1 to AMPn, amplifier elements AMPs that operate at different drain voltages may be included, and the other amplifier elements AMPs that operate at the same drain voltage may be included. In addition, the multiple amplifier elements AMP1 to AMPn may all operate at the same drain voltage. In addition, the signal to be amplified here is a transmission/reception signal transmitted/received from an antenna. Each of the amplifier elements AMP1 to AMPn is, for example, composed of an internally matched amplifier or a discrete amplifier. The internally matched amplifier is a package in which a high-frequency integrated circuit (MMIC: Monolithic Microwave Integrated Circuit) using compound semiconductors such as GaAs or GaN and a matching circuit are arranged. The discrete amplifier is a package in which a matching circuit is arranged outside the package having the above-mentioned high-frequency integrated circuit. Furthermore, each of the amplifier elements AMP1 to AMPn is used, for example, in a transceiver module as a high-output amplifier that amplifies a high-frequency signal to be transmitted, or as a low-noise amplifier that amplifies a received high-frequency signal.
制御部10は、複数の増幅素子AMPi~AMPnのそれぞれに印加するゲート電圧を制御するものである。詳しくは、制御部10は、入力された電圧信号に基づいて複数の増幅素子AMPi~AMPnに印加するゲート電圧を決定する。また、制御部10は、切替部40の動作を制御するものである。詳しくは、制御部10は、ゲートバイアス電圧制御部11、スイッチ制御部13、測定値判定部12、及び複数のデジタルアナログ変換器DAC1~DACnを有する。
The
スイッチ制御部13は、後述する切替部40のポートの接続先の切り替えを制御するものである。測定値判定部12は、後述するアナログデジタル変換器23から入力された電圧信号が予め定められた値に達したか否かの判定を行う。
The
ゲートバイアス電圧制御部11は、複数の増幅素子AMP1~AMPnのそれぞれのゲート電極にピンチオフ電圧を印加することが可能である。ピンチオフ電圧とは、増幅素子AMPのドレイン電極にドレイン電流が流れないようなゲート電圧である。測定値判定部12には、オペアンプ22から出力された電圧信号が、アナログデジタル変換器23を介して入力される。ゲートバイアス電圧制御部11は、測定値判定部12がアナログデジタル変換器23から入力された電圧信号が予め定められた値に達したと判断した場合、そのときの調整対象の増幅素子AMPiに印加しているゲート電圧を、調整対象の増幅素子AMPiに印加するゲート電圧として決定する。また、ゲートバイアス電圧制御部11は、測定値判定部12がアナログデジタル変換器23から入力された電圧信号が予め定められた値に達したと判断した場合、そのときのゲート電圧に対応するゲートバイアス信号を後述のメモリに記録する。
The gate bias
ゲートバイアス電圧制御部11、スイッチ制御部13、及び測定値判定部12は、処理回路とメモリとを有するマイコンで構成される。ゲートバイアス電圧制御部11、スイッチ制御部13、及び測定値判定部12の各機能は、この処理回路により実現される。処理回路は、専用のハードウェアであってもメモリに格納されるプログラムを実行するCPU(Central Processing Unit)であってもよい。
The gate bias
複数のデジタルアナログ変換器DAC1~DACnは、複数の増幅素子AMPi~AMPnに対応してそれぞれ設けられる。このとき、複数のデジタルアナログ変換器DAC1~DACnは、ゲートバイアス電圧制御部11と複数の増幅素子AMPi~AMPnのゲート電極との間にそれぞれ設けられる。デジタルアナログ変換器DAC1~DACnは、ゲートバイアス電圧制御部11から入力されたゲート電圧信号をデジタル信号からアナログ信号に変換する。アナログ信号に変換されたゲート電圧信号が、複数の増幅素子AMP1~AMPnのゲート電極に印加される。
The multiple digital-analog converters DAC1 to DACn are provided corresponding to the multiple amplifier elements AMPi to AMPn, respectively. At this time, the multiple digital-analog converters DAC1 to DACn are provided between the gate bias
電源30は、複数の増幅素子AMP1~AMPnに電源配線31-1~31-nを介して接続される。電源30は、複数の増幅素子AMPi~AMPnのそれぞれにドレイン電圧を印加する。詳しくは、電源30は、複数の増幅素子AMPi~AMPnのそれぞれが動作するドレイン電圧に対応した電圧値を、複数の増幅素子AMPi~AMPnのそれぞれのドレイン電極に印加する。
The
電流検波回路20は、複数の電流検波素子21-1~21-n、オペアンプ22、アナログデジタル変換器23、及び切替部40を有する。
The
複数の電流検波素子21-1~21-nは、複数の増幅素子AMPi~AMPnの数に応じて設けられる。複数の電流検波素子21-1~21-nを互いに区別しない場合は、単に電流検波素子21と記載する。複数の電流検波素子21-1~21-nは、電源30と、複数の増幅素子AMPi~AMPnのドレイン電極との間にそれぞれ対応して設けられる。詳しくは、複数の電流検波素子21-1~21-nは、複数の増幅素子AMPi~AMPnとそれぞれ電源配線31-1~31-nを介して接続される。言い換えると、それぞれの電源配線31-1~31-n上に対応して、複数の電流検波素子21-1~21-nがそれぞれ装荷される。
The multiple current detection elements 21-1 to 21-n are provided according to the number of the multiple amplifier elements AMPi to AMPn. When the multiple current detection elements 21-1 to 21-n are not distinguished from one another, they are simply referred to as
複数の電流検波素子21-1~21-nは、対応する増幅素子AMPi~AMPnのドレイン電流に基づいて電圧信号を出力する。複数の電流検波素子21-1~21-nは、ここでは、数ミリΩの抵抗値を有し、抵抗を検出する抵抗素子である。電流検波素子21-1~21-nとして使用される抵抗素子は、対応する増幅素子AMPi~AMPnに流れる最大のドレイン電流に応じた抵抗値と耐電力によって選定される。複数の電流検波素子21-1~21-nは、磁場を検出するホール素子、またはMI(Magneto Impedance)素子であってもよい。 The multiple current detection elements 21-1 to 21-n output a voltage signal based on the drain current of the corresponding amplifier elements AMPi to AMPn. Here, the multiple current detection elements 21-1 to 21-n are resistive elements that have a resistance value of several milliohms and detect resistance. The resistive elements used as the current detection elements 21-1 to 21-n are selected based on the resistance value and power resistance according to the maximum drain current flowing through the corresponding amplifier elements AMPi to AMPn. The multiple current detection elements 21-1 to 21-n may be Hall elements that detect magnetic fields, or MI (Magneto Impedance) elements.
オペアンプ22は、複数の電流検波素子21-1~21-nのうち、切替部40を介して接続された電流検波素子21から入力された微小な電圧信号を、所望の電圧値に増幅して出力する。オペアンプ22により増幅された電圧信号は、アナログデジタル変換器23を介して、制御部10に入力される。アナログデジタル変換器23は、オペアンプ22から入力された電圧信号をアナログ信号からデジタル信号へ変換して制御部10へ出力する。
The
切替部40は、複数の電流検波素子21-1~21-nとオペアンプ22との間に設けられる。切替部40は、複数の電流検波素子21-1~21-nのうち、オペアンプ22と接続される電流検波素子21を切り替える。切替部40は、第1のスイッチ41と第2のスイッチ42とを有する。第1のスイッチ41と第2のスイッチ42とは、電子スイッチであり、ここでは単極側のポートと多投側のポートを備える単極n投(SPnT:Single-Pole,n-Throw)スイッチである。第1のスイッチ41は、単極側のポートがオペアンプ22に接続され、多投側の複数のポートが複数の電流検波素子21-1~21-nの上流側のそれぞれに接続されている。第2のスイッチ42は、単極側のポートがオペアンプ22に接続され、多投側の複数のポートが複数の電流検波素子21-1~21-nの下流側のそれぞれに接続されている。詳しくは、第1のスイッチ41は、単極側のポートがオペアンプ22のプラスの入力端子に接続され、第2のスイッチ42は、単極側のポートがオペアンプ22のマイナスの入力端子に接続されている。第1のスイッチ41と第2のスイッチ42とはそれぞれ、多投側のポートに接地されたポートをさらに有する。第1のスイッチ41と第2のスイッチ42とは、制御部10のスイッチ制御部13により出力される制御信号により、単極側のポートの接続先を多投側のポートの何れか1つ以上に切り替える機能を有する。
The switching
次に、動作の詳細について説明する。図2は、ゲート電圧調整装置100及びゲート電圧調整方法のゲート電圧調整の動作を示すフローチャートである。先ず、調整対象の増幅素子AMPiにドレイン電流が流れないゲート電圧であるピンチオフ電圧が印加される(ステップS101)。詳しくは、制御部10のゲートバイアス電圧制御部11は、調整対象の増幅素子AMPiにドレイン電流が流れないゲート電圧であるピンチオフ電圧を印加する。このとき、制御部10のゲートバイアス電圧制御部11は、複数の増幅素子AMP1~AMPnの全てにドレイン電流が流れないゲート電圧であるピンチオフ電圧を印加してもよい。これにより、複数の増幅素子AMP1~AMPnのそれぞれにドレイン電流が流れない状態となる。
Next, the details of the operation will be described. FIG. 2 is a flowchart showing the gate voltage adjustment operation of the gate
ステップS101の後、電源30から、複数の増幅素子AMP1~AMPnのそれぞれにドレイン電圧が印加される(ステップS102)。このとき、複数の増幅素子AMP1~AMPnのそれぞれの動作ドレイン電圧に対応したドレイン電圧が供給される。
After step S101, a drain voltage is applied from the
ステップS102の後、複数の電流検波素子21-1~21-nのうち、調整対象の増幅素子AMPiに対応する電流検波素子21-iがオペアンプ22に接続される(ステップS103)。詳しくは、スイッチ制御部13により出力される制御信号により、切替部40が制御される。切替部40において、第1のスイッチ41は、単極側のポートと、調整対象の増幅素子AMPiに対応する電流検波素子21-iの上流側に接続された多投側のポートとを接続する。切替部40において、第2のスイッチ42は、単極側のポートと調整対象の増幅素子AMPiに対応する電流検波素子21-iの下流側に接続された多投側のポートとを接続する。
After step S102, among the multiple current detection elements 21-1 to 21-n, the current detection element 21-i corresponding to the amplification element AMPi to be adjusted is connected to the operational amplifier 22 (step S103). In detail, the switching
ステップS103の後、調整対象の増幅素子AMPiに印加するゲート電圧を変化させることで、調整対象の増幅素子AMPiに流れるドレイン電流に基づいて、調整対象の増幅素子AMPiに対応する電流検波素子21-iから電圧信号が出力される(ステップS104)。詳しくは、制御部10のゲートバイアス電圧制御部11により、調整対象の増幅素子AMPiに印加するゲート電圧をピンチオフ電圧から徐々に変化させる。これにより。調整対象の増幅素子AMPiのドレイン電極にドレイン電圧が流れ始める。このドレイン電流により、調整対象の増幅素子AMPiに対応する電流検波素子21-iで微小な電圧降下が発生することで、電流検波素子21-iは電圧信号を出力する。
After step S103, the gate voltage applied to the amplification element AMPi to be adjusted is changed, and a voltage signal is output from the current detection element 21-i corresponding to the amplification element AMPi to be adjusted based on the drain current flowing through the amplification element AMPi to be adjusted (step S104). In detail, the gate voltage applied to the amplification element AMPi to be adjusted is gradually changed from the pinch-off voltage by the gate bias
ステップS103においてオペアンプ22と接続された電流検波素子21-i(ステップS104にて電圧信号を出力する電流検波素子21-i)から出力された電圧信号が、オペアンプ22に入力されて増幅される(ステップS105)。ステップS105で増幅された電圧信号が、アナログデジタル変換器23に入力され、アナログデジタル変換器23でアナログ信号からデジタル信号へ変換される(ステップS106)。
The voltage signal output from the current detection element 21-i (the current detection element 21-i that outputs a voltage signal in step S104) connected to the
ステップS106でデジタル信号へ変換された電圧信号が制御部10に入力され、入力された電圧信号に基づいて、制御部10は調整対象の増幅素子AMPiに印加するゲート電圧を調整して、決定する(ステップS107)。詳しくは、制御部10の測定値判定部12は、アナログデジタル変換器23から入力された電圧信号の大きさが、予め定められた値に達したか否かを判断する。制御部10のゲートバイアス電圧制御部11は、測定値判定部12がアナログデジタル変換器23から入力された電圧信号の大きさが予め定められた値に達したと判断した場合、そのときの調整対象の増幅素子AMPiのゲート電圧を、調整対象の増幅素子AMPiに印加するゲート電圧として決定する。また、ゲートバイアス電圧制御部11は、測定値判定部12がアナログデジタル変換器23から入力された電圧信号が予め定められた値に達したと判断した場合、そのときのゲート電圧に対応するゲートバイアス信号をメモリに記録する。
The voltage signal converted to a digital signal in step S106 is input to the
ステップS107で調整対象の増幅素子AMPiのゲート電圧を調整して決定した後、制御部10は、全ての複数の増幅素子AMP1~AMPnのゲート電圧の調整が完了したかを判断する(ステップS108)。ステップS107で調整対象の増幅素子AMPiのゲート電圧を調整して決定した後、全ての複数の増幅素子AMP1~AMPnのゲート電圧の調整が完了していないと制御部10が判断した場合、次の増幅素子AMPi+1を調整対象として、ステップS101~ステップS107までを実施する。以降、これらのステップS101~ステップS107までを、複数の増幅素子AMPi~AMPnの全てに対して実施する。つまり、制御部10のゲートバイアス電圧制御部11は、すべての増幅素子AMPi~AMPnのゲート電圧の調整が完了し、すべての増幅素子AMPi~AMPnに印加するゲート電圧が決定したと制御部10が判断するまで、調整対象の増幅素子AMPiを変更して、ステップS101~ステップS108を繰り返す。
After adjusting and determining the gate voltage of the amplification element AMPi to be adjusted in step S107, the
ステップS108で、全ての増幅素子AMPi~AMPnのゲート電圧の調整が完了した場合、第1のスイッチ41と第2のスイッチ42とは、単極側のポートと、多投側の接地されたポートとが接続される(ステップS109)。
When the adjustment of the gate voltages of all the amplifier elements AMPi to AMPn is completed in step S108, the
また、複数の増幅素子AMP1~AMPnのうち、特定の2つ以上の増幅素子AMPi~AMPmを調整対象としてもよい。例えば、設定するゲート電圧とドレイン電圧とが同じである2つ以上の増幅素子AMPi~AMPmを調整対象としてもよい。設定するゲート電圧とドレイン電圧とが同じである2つ以上の増幅素子は、例えば同じ型名の増幅素子である。2つ以上の増幅素子AMPi~AMPmを調整対象とする場合、ステップS102で、2つ以上の増幅素子AMPi~AMPmのそれぞれに同じドレイン電圧が印加される。ステップS103で、スイッチ制御部13により出力される制御信号により、第1のスイッチ41は、単極側のポートと、2つ以上の調整対象の増幅素子AMPi~AMPmにそれぞれ対応する電流検波素子21-i~21-mに接続された多投側のポートとが接続される。同じく第2のスイッチ42は、単極側のポートと、2つ以上の調整対象の増幅素子AMPi~AMPmにそれぞれ対応する電流検波素子21-i~21-mに接続された多投側のポートとが接続される。これにより、オペアンプ22には、2つ以上の調整対象の増幅素子AMPi~AMPmにそれぞれ対応する電流検波素子21-i~21-mが出力する電圧信号が入力される。設定するゲート電圧とドレイン電圧とが同じである2つ以上の増幅素子AMPi~AMPmを調整対象とする場合、オペアンプ22には、2つ以上の調整対象の増幅素子AMPi~AMPmにそれぞれ対応する電流検波素子21-i~21-mが出力する電圧信号が平均された電圧信号が入力される。そして制御部10は、2つ以上の調整対象の増幅素子AMPi~AMPmのそれぞれに対応する電流検波素子21-i~21-mが出力した電圧信号に基づいて、2つ以上の調整対象の増幅素子AMPi~AMPmに印加するゲート電圧を決定する。このように、ゲート電圧を調整することで、1つ1つの増幅素子AMPのゲート電圧をそれぞれ調整する場合と比較して、精度が低くなる可能性があるが、短時間で調整を行うことができる。特に、装荷される増幅素子AMPの数が多い場合では効果的である。
In addition, among the multiple amplifier elements AMP1 to AMPn, two or more specific amplifier elements AMPi to AMPm may be adjusted. For example, two or more amplifier elements AMPi to AMPm having the same set gate voltage and drain voltage may be adjusted. The two or more amplifier elements having the same set gate voltage and drain voltage are, for example, amplifier elements having the same model name. When two or more amplifier elements AMPi to AMPm are adjusted, in step S102, the same drain voltage is applied to each of the two or more amplifier elements AMPi to AMPm. In step S103, the
ゲート電圧調整装置100の動作を言い換えると、以下の第1のステップから第8のステップを備えると言える。第1のステップは、アンテナから送受信する送受信信号を増幅する複数の増幅素子AMP1~AMPnのうち、調整対象の増幅素子AMPiにドレイン電流が流れないゲート電圧が印加される。第2のステップは、電源30から複数の増幅素子AMP1~AMPnのそれぞれにドレイン電圧が印加される。第3のステップは、電源30と複数の増幅素子AMP1~AMPnのドレイン電極との間のそれぞれに対応して設けられた複数の電流検波素子21-1~21-nのうち、調整対象の増幅素子AMPiに対応する電流検波素子がオペアンプに接続される。第4のステップは、第1のステップ、第2のステップ、及び第3のステップの後、調整対象の増幅素子AMPiに印加するゲート電圧を変化させることで、調整対象の増幅素子AMPiに流れるドレイン電流に基づいて、調整対象の増幅素子AMPiに対応する電流検波素子21-iから電圧信号が出力される。第5のステップは、第4のステップで出力された電圧信号が、オペアンプ22で増幅されて出力される。第6のステップは、第5のステップで出力された電圧信号に基づいて、調整対象の増幅素子AMPiに印加するゲート電圧を決定する。第7のステップは、第6のステップにおいて、全ての増幅素子AMP1~AMPnのゲート電圧の調整が完了した場合、第1のスイッチ41と第2のスイッチ42とは、単極側のポートと、接地された多投側のポートとが接続される。第8のステップは、オペアンプ22で増幅された電圧信号を、アナログデジタル変換器23でアナログ信号からデジタル信号へ変換して出力する。
In other words, the operation of the gate
実施の形態1に係るゲート電圧調整装置100及びゲート電圧調整方法によれば、ゲート電圧調整装置100の電流検波回路20は、複数の増幅素子AMPi~AMPnにそれぞれ対応する複数の電流検波素子21-1~21-nと、オペアンプ22と、アナログデジタル変換器23と、切替部40とを備える。このとき、複数の増幅素子AMPi~AMPnとオペアンプ22との間に切り換え部を備える構成である。この切り換え部により、オペアンプ22を介して制御部10に接続される電流検波素子21を切り替えることができる。これにより、1つのオペアンプ22を備える構成で複数の増幅素子AMPi~AMPnのゲート電圧を調整することができ、ゲート電圧調整装置の小型化、低コスト化を実現することができる。このとき、異なるドレイン電圧で動作する複数の増幅素子AMPi~AMPnであっても、1つのオペアンプ22を備える構成でゲート電圧を調整することができる。また、オペアンプ22の後段にアナログデジタル変換器23を備える場合は、1つのアナログデジタル変換器23を備える構成で、複数の増幅素子AMPi~AMPnのゲート電圧を調整することができる。このとき、異なるドレイン電圧で動作する複数の増幅素子AMPi~AMPnであっても、1つのアナログデジタル変換器23を備える構成でゲート電圧を調整することができる。従って、ゲート電圧を調整する増幅素子AMPの数が増加するほど、部品点数及び実装スペースを削減することができる。特に、装荷される増幅素子AMPの数が多いレーダ等の用途に使用される送受信モジュールに適用する場合では効果的である。
According to the gate
また、電圧調整装置100は、複数の増幅素子AMP1~AMPnのうち、特定の2つ以上の増幅素子AMPi~AMPmを調整対象としてもよい。このように、ゲート電圧を調整することで、1つ1つの増幅素子AMPのゲート電圧をそれぞれ調整する場合と比較して、簡易にゲート電圧を調整することができる。特に、装荷される増幅素子AMPの数が多い場合では効果的である。
The
さらに、電圧調整装置100は、すべての複数の増幅素子AMPi~AMPnのゲート電圧の調整が完了した場合、第1のスイッチ41と第2のスイッチ42とは、単極側のポートと、接地された多投側のポートとを接続することが可能な構成である。これにより、電源30と、オペアンプ22及びアナログデジタル変換器23とを電気的に切り離すことができる。高周波信号を入力した状態で、増幅素子AMPのゲート電圧を調整する場合は、高周波信号が無入力状態で増幅素子AMPのゲート電圧を調整する場合と比較して、増幅素子AMPのドレイン電流は大幅に増加する。そのため、オペアンプ22を介してアナログデジタル変換器23へと大きい電圧信号が入力されることがある。これを防ぐために、一般的にはダイオードを用いて電圧信号をクランプする構成などの保護回路が必要となる。しかし、ゲート電圧調整装置100は、第1のスイッチ41と第2のスイッチ42とにより、電源30とオペアンプ22及びアナログデジタル変換器23とを電気的に切り離すことができる。そのため、電流検波回路20自体を保護回路としても機能させることができる。
Furthermore, in the
さらに、ゲート電圧調整装置100は、増幅素子AMPが装荷されたモジュールを運用中であっても、切り換え部により任意の増幅素子AMPiを、オペアンプ22を介して制御部10に接続することが可能である。この構成により、増幅素子AMPが装荷されたモジュールを運用中に、一度ゲート電圧を調整済みの増幅素子AMPiのゲート電圧を、さらに、細かい単位で調整することが可能となる。よって、調整対象の増幅素子AMPiのゲート電圧をより好適な値に調整することが可能である。
Furthermore, the gate
実施の形態2.
以下、実施の形態2に係るゲート電圧調整装置200について、図面を用いて説明する。図3は、実施の形態2に係るゲート電圧調整装置200の構成図である。実施の形態2に係るゲート電圧調整装置200は、ゲート電圧調整装置100にさらに保護回路24を備えるものである。その他の構成は、実施の形態1と実質的に同様である。以下、上述の実施の形態で説明した構成と同一又は対応する構成については同一符号を付し、それらの構成の説明を繰り返し行わない。
Embodiment 2.
A gate
保護回路24は、電流検波回路20を構成するものであり、オペアンプ22とアナログデジタル変換器23との間に設けられる。保護回路24は、オペアンプ22からアナログデジタル変換器23へ入力する電圧信号の大きさを制限するものである。
The
次に、動作の詳細について説明する。図4は、ゲート電圧調整装置200及びゲート電圧調整方法のゲート電圧調整の動作を示すフローチャートである。ゲート電圧調整装置200では、ゲート電圧調整装置100の、ステップS105の後、保護回路24が、オペアンプ22からアナログ23へ入力する電圧信号の大きさを制限する(ステップS110)。ステップS110の後、ステップS106において、ステップS105で増幅された電圧信号が、アナログデジタル変換器23に入力され、アナログデジタル変換器23でアナログ信号からデジタル信号へ変換される。その他の動作は、ゲート電圧調整装置100と実質的に同様である。
Next, the details of the operation will be described. FIG. 4 is a flowchart showing the gate voltage adjustment operation of the gate
ゲート電圧調整装置200の動作を言い換えると、ゲート電圧調整装置100の第1のステップ~第8のステップに加えて、第9のステップを備える。第9のステップは、オペアンプ22からアナログデジタル変換器23へ入力する電圧信号の大きさが制限される。このとき、第6のステップは、第8のステップでアナログデジタル変換器23から出力された電圧信号に基づいて、調整対象の増幅素子AMPiに印加するゲート電圧を決定する。
In other words, the operation of the gate
実施の形態2に係るゲート電圧調整装置200及びゲート電圧調整方法においても、ゲート電圧調整装置200の電流検波回路20は、複数の増幅素子AMPi~AMPnにそれぞれ対応する複数の電流検波素子21-1~21-nと、オペアンプ22と、アナログデジタル変換器23と、切替部40とを備える。このとき、複数の増幅素子AMPi~AMPnとオペアンプ22との間に切り換え部を備える構成である。この切り換え部により、オペアンプ22を介して制御部10に接続される電流検波素子21を切り替えることができる。これにより、1つのオペアンプ22を備える構成で複数の増幅素子AMPi~AMPnのゲート電圧を調整することができ、ゲート電圧調整装置の小型化、低コスト化を実現することができる。このとき、異なるドレイン電圧で動作する複数の増幅素子AMPi~AMPnであっても、1つのオペアンプ22を備える構成でゲート電圧を調整することができる。従って、ゲート電圧を調整する増幅素子AMPの数が増加するほど、部品点数及び実装スペースを削減することができる。特に、装荷される増幅素子AMPの数が多いレーダ等の用途に使用される送受信モジュールに適用する場合では効果的である。
In the gate
また、電圧調整装置200は、複数の増幅素子AMP1~AMPnのうち、特定の2つ以上の増幅素子AMPi~AMPmを調整対象としてもよい。このように、ゲート電圧を調整することで、1つ1つの増幅素子AMPのゲート電圧をそれぞれ調整する場合と比較して、簡易にゲート電圧を調整することができる。特に、装荷される増幅素子AMPの数が多い場合では効果的である。
The
さらに、ゲート電圧調整装置200は、すべての複数の増幅素子AMPi~AMPnのゲート電圧の調整が完了した場合、第1のスイッチ41と第2のスイッチ42とが、単極側のポートと、接地された多投側のポートとを接続することが可能な構成である。これにより、電源30と、オペアンプ22及びアナログデジタル変換器23とを電気的に切り離すことができる。高周波信号を入力した状態で、増幅素子AMPのゲート電圧を調整する場合は、高周波信号が無入力状態で増幅素子AMPのゲート電圧を調整する場合と比較して、増幅素子AMPのドレイン電流は大幅に増加する。そのため、オペアンプ22を介してアナログデジタル変換器23へと大きい電圧信号が入力されることがある。これを防ぐために、一般的にはダイオードを用いて電圧信号をクランプする構成などの保護回路が必要となる。しかし、ゲート電圧調整装置100は、第1のスイッチ41と第2のスイッチ42とにより、電源30とオペアンプ22及びアナログデジタル変換器23とを電気的に切り離すことができるため、電流検波回路20自体を保護回路としても機能させることができる。
Furthermore, the gate
さらに、ゲート電圧調整装置200は、増幅素子AMPが装荷されたモジュールを運用中であっても、切り換え部により任意の増幅素子AMPiを、オペアンプ22を介して制御部10に接続することが可能である。この構成により、増幅素子AMPが装荷されたモジュールを運用中に、一度ゲート電圧を調整済みの増幅素子AMPiのゲート電圧を、さらに、細かい単位で調整することが可能となる。よって、調整対象の増幅素子AMPiのゲート電圧をより好適な値に調整することが可能である。
Furthermore, the gate
さらに、ゲート電圧調整装置200は、保護回路24を備える構成である。調整対象の増幅素子AMPiのゲート電圧を調整している際に、増幅素子AMPiに発振が発生した場合、増幅素子AMPiのドレイン電流が大幅に増加する。しかし、保護回路24によってアナログデジタル変換器23に入力される電圧信号の大きさを制限することで、アナログデジタル変換器23の入力耐電圧を超える電圧が入力されることを防止することができる。また、ゲート電圧調整装置200は、切替部40を備える構成である。そのため、複数の増幅素子AMP1~AMPnごとに保護回路24を配置する必要がなく、1つの保護回路24を有する構成とすることが可能である。
The gate
実施の形態3.
以下、実施の形態3に係るゲート電圧調整装置300について、図面を用いて説明する。図5は、実施の形態3に係るゲート電圧調整装置300の構成図である。実施の形態3に係るゲート電圧調整装置300は、ゲート電圧調整装置100またはゲート電圧調整装置200に環境センサ50をさらに備えるものである。その他の構成は、実施の形態1及び実施の形態2と実質的に同様である。以下、上述の実施の形態で説明した構成と同一又は対応する構成については同一符号を付し、それらの構成の説明を繰り返し行わない。
Embodiment 3.
A gate
環境センサ50は、複数の増幅素子AMP1~AMPnの温度または湿度の情報を含む環境データを取得するものである。複数の増幅素子AMP1~AMPnの温度または湿度は、複数の増幅素子AMP1~AMPnの直下の温度または湿度である。或いは、複数の増幅素子AMP1~AMPnの温度または湿度は、複数の増幅素子AMP1~AMPnの周囲の温度または湿度である。環境センサ50は、ここでは温度計である。制御部10は、入力された電圧信号と、環境データとに基づいて複数の増幅素子AMP1~AMPnに印加するゲート電圧を決定する。
The
詳しくは、制御部10は、メモリに格納されている複数の増幅素子AMP1~AMPnのそれぞれの環境特性(ここでは、温度特性)と、環境センサ50が測定した環境データとから測定値判定部12が判定に使用する予め定められた値を決める。そして、測定値判定部12は、アナログデジタル変換器23から入力された電圧信号の大きさが、上述の予め定められた値に達したか否かを判断する。このように、測定値判定部12が判定に使用する予め定められた値を環境データに基づいて決めることで、調整対象の増幅素子AMPiのゲート電圧を調整している際に、リアルタイムで増幅素子AMPiの利得または消費電力等を微調整することができる。
In more detail, the
また、ここでは、複数の増幅素子AMP1~AMPnのそれぞれの環境特性を予め測定してメモリに格納する構成である。しかし、複数の増幅素子AMP1~AMPnのうち、基本となる1つの増幅素子AMPの環境特性のみを測定してメモリに格納する構成としてもよい。この場合、制御部10で基本となる増幅素子AMP以外の環境特性は、基本となる増幅素子AMPの環境特性を基に計算して求める。詳しくは、基本となる増幅素子AMPの総ドレイン幅及び環境特性と、基本となる増幅素子AMP以外の増幅素子の総ドレイン幅とに基づいて、基本となる増幅素子AMP以外の環境特性を計算する。これにより、全ての複数の増幅素子AMP1~AMPnの環境特性を測定しなくてもよい構成となる。
In addition, in this configuration, the environmental characteristics of each of the multiple amplifier elements AMP1 to AMPn are measured in advance and stored in memory. However, it is also possible to measure the environmental characteristics of only one basic amplifier element AMP among the multiple amplifier elements AMP1 to AMPn and store them in memory. In this case, the
次に、動作の詳細について説明する。図6は、ゲート電圧調整装置100に、環境センサ50をさらに備える場合の、ゲート電圧調整装置300及びゲート電圧調整方法のゲート電圧調整の動作を示すフローチャートである。図6に示す通り、ゲート電圧調整装置300では、ゲート電圧調整装置100に、環境センサ50をさらに備える場合、ステップS107は、環境センサ50が、複数の増幅素子AMP1~AMPnの温度または湿度を含む環境データを取得する。そして、ステップS106で変換された電圧信号と環境データとが制御部10に入力される。入力された電圧信号と環境データとに基づいて、制御部10が調整対象の増幅素子AMPiに印加するゲート電圧を調整して、決定する。その他の動作は、ゲート電圧調整装置100と実質的に同様である。
Next, the details of the operation will be described. FIG. 6 is a flowchart showing the gate voltage adjustment operation of the gate
図7は、ゲート電圧調整装置200に、環境センサ50をさらに備える場合の、ゲート電圧調整装置300及びゲート電圧調整方法のゲート電圧調整の動作を示すフローチャートである。図7に示す通り、ゲート電圧調整装置300では、ゲート電圧調整装置200に、環境センサ50をさらに備える場合、ステップS107は、環境センサ50が、複数の増幅素子AMP1~AMPnの温度または湿度を含む環境データを取得する。そして、ステップS106で変換された電圧信号と環境データとが制御部10に入力される。入力された電圧信号と環境データとに基づいて、制御部10が調整対象の増幅素子AMPiに印加するゲート電圧を調整して、決定する。その他の動作は、ゲート電圧調整装置200と実質的に同様である。
Figure 7 is a flowchart showing the gate voltage adjustment operation of the gate
ゲート電圧調整装置300の動作を言い換えると、ゲート電圧調整装置100またはゲート電圧調整装置200の第6のステップにおいて、複数の増幅素子AMPi~AMPnの温度または湿度の情報を含む環境データを取得する。また、ゲート電圧調整装置100の第6のステップにおいて、第5のステップで出力された電圧信号と、環境データとに基づいて調整対象の増幅素子AMPiに印加するゲート電圧を決定する。または、ゲート電圧調整装置200の第6のステップにおいて、第8のステップで出力された電圧信号と、環境データとに基づいて調整対象の増幅素子AMPiに印加するゲート電圧を決定する。
In other words, the operation of the gate
実施の形態3に係るゲート電圧調整装置300及びゲート電圧調整方法においても、ゲート電圧調整装置300の電流検波回路20は、複数の増幅素子AMPi~AMPnにそれぞれ対応する複数の電流検波素子21-1~21-nと、オペアンプ22と、アナログデジタル変換器23と、切替部40とを備える。このとき、複数の増幅素子AMPi~AMPnとオペアンプ22との間に切り換え部を備える構成である。この切り換え部により、オペアンプ22を介して制御部10に接続される電流検波素子21を切り替えることができる。これにより、1つのオペアンプ22を備える構成で複数の増幅素子AMPi~AMPnのゲート電圧を調整することができ、ゲート電圧調整装置の小型化、低コスト化を実現することができる。このとき、異なるドレイン電圧で動作する複数の増幅素子AMPi~AMPnであっても、1つのオペアンプ22を備える構成でゲート電圧を調整することができる。従って、ゲート電圧を調整する増幅素子AMPの数が増加するほど、部品点数及び実装スペースを削減することができる。特に、装荷される増幅素子AMPの数が多いレーダ等の用途に使用される送受信モジュールに適用する場合では効果的である。
In the gate
また、電圧調整装置300は、複数の増幅素子AMP1~AMPnのうち、特定の2つ以上の増幅素子AMPi~AMPmを調整対象としてもよい。このように、ゲート電圧を調整することで、1つ1つの増幅素子AMPのゲート電圧をそれぞれ調整する場合と比較して、簡易にゲート電圧を調整することができる。特に、装荷される増幅素子AMPの数が多い場合では効果的である。
The
さらに、ゲート電圧調整装置300は、すべての複数の増幅素子AMPi~AMPnのゲート電圧の調整が完了した場合、第1のスイッチ41と第2のスイッチ42とが、単極側のポートと、接地された多投側のポートとを接続することが可能な構成である。これにより、電源30と、オペアンプ22及びアナログデジタル変換器23とを電気的に切り離すことができる。高周波信号を入力した状態で、増幅素子AMPのゲート電圧を調整する場合は、高周波信号が無入力状態で増幅素子のゲート電圧を調整する場合と比較して、増幅素子AMPのドレイン電流は大幅に増加する。そのため、オペアンプ22を介してアナログデジタル変換器23へと大きい電圧信号が入力されることがある。これを防ぐために、一般的にはダイオードを用いて電圧信号をクランプする構成などの保護回路が必要となる。しかし、ゲート電圧調整装置100は、第1のスイッチ41と第2のスイッチ42とにより、電源30とオペアンプ22及びアナログデジタル変換器23とを電気的に切り離すことができるため、電流検波回路20自体を保護回路としても機能させることができる。
Furthermore, the gate
さらに、ゲート電圧調整装置300は、増幅素子AMPが装荷されたモジュールを運用中であっても、切り換え部により任意の増幅素子AMPiを、オペアンプ22を介して制御部10に接続することが可能である。この構成により、増幅素子AMPが装荷されたモジュールを運用中に、一度ゲート電圧を調整済みの増幅素子AMPiのゲート電圧を、さらに、細かい単位で調整することが可能となる。よって、調整対象の増幅素子AMPiのゲート電圧をより好適な値に調整することが可能である。
Furthermore, the gate
さらに、ゲート電圧調整装置300は、環境センサ50を備える構成である。これにより、調整対象の増幅素子AMPiのゲート電圧を調整している際に、リアルタイムで増幅素子AMPiの利得または消費電力等を微調整することができる。従って、ゲート電圧調整装置300が適用されたモジュールの性能を安定させることができる。また、増幅素子AMPの故障及び劣化を抑制することができる。
Furthermore, the gate
実施の形態4.
以下、実施の形態4に係るゲート電圧調整装置400について、図面を用いて説明する。図8は、実施の形態4に係るゲート電圧調整装置400の構成図である。実施の形態4に係るゲート電圧調整装置400は、ゲート電圧調整装置100またはゲート電圧調整装置200またはゲート電圧調整装置300の何れかにおいて、ゲートバイアス電圧制御部11が波形整形部111をさらに備えるものである。その他の構成は、実施の形態1及び実施の形態2及び実施の形態3と実質的に同様である。以下、上述の実施の形態で説明した構成と同一又は対応する構成については同一符号を付し、それらの構成の説明を繰り返し行わない。
Embodiment 4.
A gate
図8は、ゲート電圧調整装置100のゲートバイアス電圧制御部に、波形整形部111をさらに備えた場合であるゲート電圧調整装置400を示す図である。図8に示す通り、ゲートバイアス電圧制御部11は、波形整形部111を有する。波形整形部111は、ゲートバイアス電圧制御部11が、調整対象の増幅素子AMPiにゲート電圧を印加する際に、調整対象の増幅素子AMPiに印加される電圧の波形を整形するものである。詳しくは、波形整形部111は、ゲートバイアス電圧制御部11が、調整対象の増幅素子AMPiを目標の電圧まで昇圧または降圧させる際に、印加するゲート電圧の大きさと時間とを制御するものである。これにより、調整対象の増幅素子AMPiに印加される電圧の波形を所望の電圧波形に整形することができる。例えば、調整対象の増幅素子AMPiに印加される電圧の立ち上がりの波形と、立ち下がりの波形とを所望の電圧波形に整形することができる。図9は、調整対象の増幅素子AMPiに印加されるゲート電圧の波形を示すグラフである。横軸が時間で、縦軸が調整対象の増幅素子AMPiに印加されるゲート電圧の電圧値である。図9の(a)は、波形整形部111により波形を整形していない場合の、調整対象の増幅素子AMPiに印加されるゲート電圧の波形である。図9の(b)は、波形整形部111により波形を整形した場合の、調整対象の増幅素子AMPiに印加されるゲート電圧の波形である。調整対象の増幅素子AMPiを目標の電圧まで昇圧または降圧させる際に、図9の(b)では、(a)よりも、単位時間a当たりの調整対象の増幅素子AMPiに印加される電圧bを小さくしている。これにより、波形整形部111により、印加されるパルス波の立上りと立下りの時間を遅くしている。一般に、矩形波のように急激な電圧の立上り及び立下りを持つ波形は、高次の周波数成分を多く持つため、不要なスプリアスが発生することが多い。図9の(b)に示すように、波形整形部111により印加されるパルス波の立上りと立下りとの時間を遅くすることで、高次高調波を抑制することが可能である。
Figure 8 is a diagram showing a gate
また、ゲート電圧調整装置400は、切り換え部により、オペアンプ22を介して制御部10に接続される電流検波素子21を切り替えることができる。これにより、1つの波形整形部111を備える構成で複数の増幅素子AMPi~AMPnに印加される電圧波形を整形することができ、ゲート電圧調整装置の小型化、低コスト化を実現することができる。さらに、切り替え部により、印加されるゲート電圧の波形を整形したい増幅素子AMPi~AMPnを切り替えることができる。そのため、波形整形部111により印加されるゲート電圧の波形を整形する好適な箇所を容易に見極めることが可能となる。また、ゲート電圧調整装置300において、波形整形部111をさらに備える場合のゲート電圧調整装置400においては、波形整形部111は、環境センサ50が取得した温度または湿度などの環境データに基づいて波形を整形することが可能となる。これによりゲート電圧調整装置400の周辺環境に応じて、波形を整形することが可能となる。
In addition, the
次に、動作の詳細について説明する。図10は、ゲート電圧調整装置100に波形整形部111をさらに備える場合の、ゲート電圧調整装置400及びゲート電圧調整方法のゲート電圧調整の動作を示すフローチャートである。図10に示す通り、ゲート電圧調整装置400では、ステップS103の後、調整対象の増幅素子AMPiに印加するゲート電圧を変化させることで、調整対象の増幅素子AMPiに流れるドレイン電流に基づいて、調整対象の増幅素子AMPiに対応する電流検波素子21-iから電圧信号が出力される(ステップS104)。詳しくは、制御部10のゲートバイアス電圧制御部11により、調整対象の増幅素子AMPiに印加するゲート電圧をピンチオフ電圧から徐々に変化させる。波形整形部111は、ゲートバイアス電圧制御部11が、調整対象の増幅素子AMPiに印加するゲート電圧を変化させる際に、調整対象の増幅素子AMPiに印加される電圧の波形を整形する。その他の動作は、ゲート電圧調整装置100と実質的に同様である。
Next, the details of the operation will be described. FIG. 10 is a flowchart showing the gate voltage adjustment operation of the gate
また、ゲート電圧調整装置300に波形整形部111をさらに備える場合のゲート電圧調整装置400においては、ステップS104にて、波形整形部111は、調整対象の増幅素子AMPiに印加される電圧の波形を整形する際に、環境センサ50が取得した複数の増幅素子AMP1~AMPnの温度または湿度などの環境データに基づいて波形を整形してもよい。
In addition, in the gate
ゲート電圧調整装置400の動作を言い換えると、第4のステップにおいて、調整対象の増幅素子AMPiに印加するゲート電圧を変化させる際に、調整対象の増幅素子AMPiに印加するゲート電圧の波形を整形する。言い換えると、第4のステップにおいて、調整対象の増幅素子AMPiに波形が整形されたゲート電圧を印加して、調整対象の増幅素子AMPiのゲート電圧を変化させ、電流検波素子21-iから電圧信号が出力される。 In other words, in the fourth step, when changing the gate voltage applied to the amplifier element AMPi to be adjusted, the gate voltage waveform to be applied to the amplifier element AMPi to be adjusted is shaped. In other words, in the fourth step, a gate voltage with a shaped waveform is applied to the amplifier element AMPi to be adjusted, changing the gate voltage of the amplifier element AMPi to be adjusted, and a voltage signal is output from the current detection element 21-i.
実施の形態4に係るゲート電圧調整装置400及びゲート電圧調整方法においても、ゲート電圧調整装置400の電流検波回路20は、複数の増幅素子AMPi~AMPnにそれぞれ対応する複数の電流検波素子21-1~21-nと、オペアンプ22と、アナログデジタル変換器23と、切替部40とを備える。このとき、複数の増幅素子AMPi~AMPnとオペアンプ22との間に切り換え部を備える構成である。この切り換え部により、オペアンプ22を介して制御部10に接続される電流検波素子21を切り替えることができる。これにより、1つのオペアンプ22を備える構成で複数の増幅素子AMPi~AMPnのゲート電圧を調整することができ、ゲート電圧調整装置の小型化、低コスト化を実現することができる。このとき、異なるドレイン電圧で動作する複数の増幅素子AMPi~AMPnであっても、1つのオペアンプ22を備える構成でゲート電圧を調整することができる。従って、ゲート電圧を調整する増幅素子AMPの数が増加するほど、部品点数及び実装スペースを削減することができる。特に、装荷される増幅素子AMPの数が多いレーダ等の用途に使用される送受信モジュールに適用する場合では効果的である。
In the gate
また、ゲート電圧調整装置400は、複数の増幅素子AMP1~AMPnのうち、特定の2つ以上の増幅素子AMPi~AMPmを調整対象としてもよい。このように、ゲート電圧を調整することで、1つ1つの増幅素子AMPのゲート電圧をそれぞれ調整する場合と比較して、簡易にゲート電圧を調整することができる。特に、装荷される増幅素子AMPの数が多い場合では効果的である。
The gate
さらに、ゲート電圧調整装置400は、すべての複数の増幅素子AMPi~AMPnのゲート電圧の調整が完了した場合、第1のスイッチ41と第2のスイッチ42とが、単極側のポートと、接地された多投側のポートとを接続することが可能な構成である。これにより、電源30と、オペアンプ22及びアナログデジタル変換器23とを電気的に切り離すことができる。高周波信号を入力した状態で、増幅素子AMPのゲート電圧を調整する場合は、高周波信号が無入力状態で増幅素子のゲート電圧を調整する場合と比較して、増幅素子AMPのドレイン電流は大幅に増加する。そのため、オペアンプ22を介してアナログデジタル変換器23へと大きい電圧信号が入力されることがある。これを防ぐために、一般的にはダイオードを用いて電圧信号をクランプする構成などの保護回路が必要となる。しかし、ゲート電圧調整装置400は、第1のスイッチ41と第2のスイッチ42とにより、電源30とオペアンプ22及びアナログデジタル変換器23とを電気的に切り離すことができるため、電流検波回路20自体を保護回路としても機能させることができる。
Furthermore, the gate
さらに、ゲート電圧調整装置400は、増幅素子AMPが装荷されたモジュールを運用中であっても、切り換え部により任意の増幅素子AMPiを、オペアンプ22を介して制御部10に接続することが可能である。この構成により、増幅素子AMPが装荷されたモジュールを運用中に、一度ゲート電圧を調整済みの増幅素子AMPiのゲート電圧を、さらに、細かい単位で調整することが可能となる。よって、調整対象の増幅素子AMPiのゲート電圧をより好適な値に調整することが可能である。
Furthermore, the gate
さらに、ゲート電圧調整装置400は、波形整形部111を備える構成である。これにより、調整対象の増幅素子AMPiに印加される電圧の波形を所望の電圧波形に整形することができる。例えば、調整対象の増幅素子AMPiに印加されるパルス波の立上りと立下りとの時間を遅くすることで、高次高調波を抑制することが可能である。また、環境センサ50を備える構成においては、波形整形部111は、増幅素子AMPが装荷されたモジュールを運用中に環境センサ50が取得した温度または湿度などの環境データに基づいて波形を整形することが可能となる。これによりゲート電圧調整装置400の周辺環境に応じて、波形を整形することが可能となる。
Furthermore, the gate
10 制御部、11 ゲートバイアス電圧制御部、111 波形整形部、12 測定値判定部、13 スイッチ制御部、20 電流検波回路、21-1~21-n 電流検波素子、22 オペアンプ23 アナログデジタル変換器、24 保護回路、30 電源、31-1~31-n 電源配線、40 切替部、41 第1のスイッチ、42 第2のスイッチ、50 環境センサ、 AMPi~AMPn 増幅素子、DAC1~DACn デジタルアナログ変換器、100、200、300 ゲート電圧調整装置。
10 Control section, 11 Gate bias voltage control section, 111 Waveform shaping section, 12 Measurement value determination section, 13 Switch control section, 20 Current detection circuit, 21-1 to 21-n Current detection elements, 22
Claims (14)
前記複数の増幅素子のそれぞれに印加するゲート電圧を制御する制御部と、
前記複数の増幅素子のそれぞれにドレイン電圧を印加する電源と前記複数の増幅素子のドレイン電極との間にそれぞれ対応して設けられ、対応する前記増幅素子のドレイン電流に基づいて電圧信号を出力する複数の電流検波素子と、
前記複数の電流検波素子のうち、接続された前記電流検波素子から出力された前記電圧信号を増幅し、前記制御部に入力するオペアンプと、
前記複数の電流検波素子と前記オペアンプとの間に設けられ、前記複数の電流検波素子のうち、前記オペアンプと接続される前記電流検波素子を切り替える切替部とを備え、
前記制御部は、入力された前記電圧信号に基づいて前記複数の増幅素子に印加するゲート電圧を決定し、
前記切替部は、
単極側のポートが前記オペアンプに接続され、多投側の複数のポートが前記複数の電流検波素子の上流側にそれぞれ接続された第1のスイッチと、
単極側のポートが前記オペアンプに接続され、多投側の複数のポートが前記複数の電流検波素子の下流側にそれぞれ接続された第2のスイッチとを有し、
前記第1のスイッチと前記第2のスイッチとは、多投側のポートに接地されたポートをさらに有し、
全ての前記増幅素子のゲート電圧の調整が完了した場合、
前記第1のスイッチと前記第2のスイッチとは、単極側のポートと、多投側の前記接地されたポートとが接続されるゲート電圧調整装置。 A plurality of amplification elements for amplifying signals;
A control unit that controls a gate voltage applied to each of the plurality of amplifying elements;
a plurality of current detection elements provided between a power source that applies a drain voltage to each of the plurality of amplifying elements and the drain electrodes of the plurality of amplifying elements, the current detection elements outputting a voltage signal based on the drain current of the corresponding amplifying element;
an operational amplifier that amplifies the voltage signal output from the connected current detection element among the plurality of current detection elements and inputs the amplified voltage signal to the control unit;
a switching unit that is provided between the plurality of current detection elements and the operational amplifier and that switches the current detection element that is connected to the operational amplifier among the plurality of current detection elements;
the control unit determines gate voltages to be applied to the plurality of amplifying elements based on the input voltage signal ;
The switching unit is
a first switch having a single-pole port connected to the operational amplifier and a plurality of multi-throw ports connected to upstream sides of the plurality of current detection elements;
a second switch having a single-pole port connected to the operational amplifier and a plurality of multi-throw ports connected to downstream sides of the plurality of current detection elements,
The first switch and the second switch further have a port grounded to a port on a multiple-throw side,
When the adjustment of the gate voltages of all the amplifying elements is completed,
The first switch and the second switch are a gate voltage regulator in which a port on a single-pole side and the grounded port on a multi-throw side are connected .
前記制御部は、前記調整対象の前記増幅素子にドレイン電流が流れないゲート電圧を印加した後に、前記調整対象の前記増幅素子に印加するゲート電圧を変化させ、入力された前記電圧信号に基づいて、前記調整対象の前記増幅素子に印加するゲート電圧を決定する請求項1に記載のゲート電圧調整装置。 The first switch and the second switch connect a single-pole port and a multi-throw port connected to the current detection element corresponding to the amplification element to be adjusted,
2. The gate voltage adjusting device according to claim 1, wherein the control unit applies a gate voltage that does not cause a drain current to flow to the amplification element to be adjusted, and then changes the gate voltage to be applied to the amplification element to be adjusted, and determines the gate voltage to be applied to the amplification element to be adjusted based on the input voltage signal .
前記第1のスイッチと前記第2のスイッチとは、単極側のポートと、2つ以上の調整対象の前記増幅素子にそれぞれ対応する前記電流検波素子に接続された多投側のポートとが接続され、
前記制御部は、2つ以上の前記調整対象の前記増幅素子のそれぞれに対応する前記電流検波素子が出力した電圧信号に基づいて、2つ以上の前記調整対象の前記増幅素子に印加するゲート電圧を決定する請求項2に記載のゲート電圧調整装置。 When two or more amplifying elements are to be adjusted,
The first switch and the second switch are connected to a single-pole port and a multi-throw port connected to the current detection elements corresponding to two or more of the amplification elements to be adjusted ,
The gate voltage adjusting device according to claim 2 , wherein the control unit determines gate voltages to be applied to the two or more amplifying elements to be adjusted based on voltage signals output by the current detection elements corresponding to the two or more amplifying elements to be adjusted.
前記オペアンプから前記アナログデジタル変換器へ入力する前記電圧信号の大きさを制限する保護回路とをさらに備えた請求項1から請求項3の何れか1項に記載のゲート電圧調整装置。 an analog-to-digital converter that converts the voltage signal amplified by the operational amplifier from an analog signal to a digital signal and inputs the digital signal to the control unit;
4. The gate voltage adjusting device according to claim 1, further comprising a protection circuit that limits the magnitude of the voltage signal input from the operational amplifier to the analog-to-digital converter .
前記制御部は、入力された前記電圧信号と前記環境データとに基づいて前記複数の増幅素子に印加するゲート電圧を決定する請求項1から請求項4の何れか1項に記載のゲート電圧調整装置。 an environmental sensor for acquiring environmental data including temperature or humidity information of the plurality of amplifying elements;
5. The gate voltage adjusting device according to claim 1 , wherein the control unit determines gate voltages to be applied to the plurality of amplifying elements based on the input voltage signal and the environmental data .
前記波形整形部は、前記制御部が前記複数の増幅素子に印加するゲート電圧の波形を整形する請求項1から請求項5の何れか1項に記載のゲート電圧調整装置。 The control unit includes a waveform shaping unit,
6. The gate voltage adjusting device according to claim 1 , wherein the waveform shaping section shapes waveforms of the gate voltages applied by the control section to the plurality of amplifying elements .
電源から前記複数の増幅素子のそれぞれにドレイン電圧が印加される第2のステップと、
切替部が、前記電源と前記複数の増幅素子のドレイン電極との間のそれぞれに対応して設けられた複数の電流検波素子のうち、前記調整対象の前記増幅素子に対応する前記電流検波素子をオペアンプに接続するされる第3のステップと、
前記第1のステップ、前記第2のステップ、及び前記第3のステップの後、前記制御部が前記調整対象の前記増幅素子に印加するゲート電圧を変化させることで、前記調整対象の前記増幅素子に流れるドレイン電流に基づいて、前記調整対象の前記増幅素子に対応する前記電流検波素子から電圧信号が出力される第4のステップと、
前記オペアンプが、前記第4のステップで出力された前記電圧信号を増幅して出力する第5のステップと、
前記第5のステップで出力された前記電圧信号に基づいて、前記制御部が、前記調整対象の前記増幅素子に印加するゲート電圧を決定する第6のステップと、
前記第3のステップは、前記切替部が、単極側のポートが前記オペアンプに接続され、多投側の複数のポートが前記複数の電流検波素子の上流側のそれぞれに接続された第1のスイッチと、単極側のポートが前記オペアンプに接続され、多投側の複数のポートが前記複数の電流検波素子の下流側のそれぞれに接続された第2のスイッチとを切り替えることで、前記調整対象の前記増幅素子に対応する前記電流検波素子を前記オペアンプと接続し、
前記第6のステップにおいて、全ての前記増幅素子のゲート電圧の調整が完了した場合、
前記切替部が、前記第1のスイッチと前記第2のスイッチの単極側のポートと、多投側の接地されたポートとを接続する第7のステップと、を備えたゲート電圧調整方法。 A first step in which a control unit applies a gate voltage controlled so that no drain current flows through an amplification element to be adjusted among a plurality of amplification elements that amplify a signal;
a second step of applying a drain voltage to each of the plurality of amplifying elements from a power supply;
a third step in which a switching unit connects, to an operational amplifier, a current detection element corresponding to the amplification element to be adjusted, among a plurality of current detection elements provided corresponding to each of the amplification elements between the power supply and the drain electrodes of the plurality of amplification elements;
a fourth step in which, after the first step, the second step, and the third step, the control unit changes a gate voltage applied to the amplification element to be adjusted, so that a voltage signal is output from the current detection element corresponding to the amplification element to be adjusted based on a drain current flowing through the amplification element to be adjusted;
a fifth step in which the operational amplifier amplifies and outputs the voltage signal output in the fourth step;
a sixth step of determining a gate voltage to be applied to the amplification element to be adjusted by the control unit based on the voltage signal output in the fifth step;
The third step is a step in which the switching unit switches between a first switch having a single-pole port connected to the operational amplifier and a plurality of multi-throw ports connected to the upstream sides of the plurality of current detection elements, and a second switch having a single-pole port connected to the operational amplifier and a plurality of multi-throw ports connected to the downstream sides of the plurality of current detection elements, thereby connecting the current detection element corresponding to the amplification element to be adjusted to the operational amplifier,
In the sixth step, when the adjustment of the gate voltages of all the amplifying elements is completed,
A gate voltage adjustment method comprising: a seventh step in which the switching unit connects the single-pole side ports of the first switch and the second switch to the grounded ports of the multi-throw side.
前記第1のスイッチと前記第2のスイッチとは、単極側のポートと、2つ以上の前記調整対象の前記増幅素子にそれぞれ対応する前記電流検波素子に接続された多投側のポートとが接続され、
前記第6のステップは、前記制御部が、2つ以上の前記調整対象の前記増幅素子のそれぞれに対応する前記電流検波素子が出力した電圧信号に基づいて、2つ以上の前記調整対象の前記増幅素子に印加するゲート電圧を決定する請求項8に記載のゲート電圧調整方法。 When two or more amplifying elements are to be adjusted,
The first switch and the second switch are connected to a single-pole port and a multi-throw port connected to the current detection elements corresponding to two or more of the amplification elements to be adjusted,
9. The gate voltage adjustment method according to claim 8, wherein the sixth step comprises the control unit determining gate voltages to be applied to the two or more amplifying elements to be adjusted based on voltage signals output by the current detection elements corresponding to each of the two or more amplifying elements to be adjusted .
保護回路が、前記オペアンプから前記アナログデジタル変換器へ入力する前記電圧信号の大きさを制限する第9のステップとを備え、
前記第6のステップは、前記制御部が、前記第8のステップで出力された前記電圧信号に基づいて、前記調整対象の前記増幅素子に印加するゲート電圧を決定する請求項8または請求項9に記載のゲート電圧調整方法。 an eighth step in which an analog-to-digital converter converts the voltage signal amplified by the operational amplifier from an analog signal to a digital signal and outputs the digital signal;
a ninth step in which a protection circuit limits the magnitude of the voltage signal input from the operational amplifier to the analog-to-digital converter;
10. The gate voltage adjustment method according to claim 8, wherein in the sixth step, the control unit determines a gate voltage to be applied to the amplification element to be adjusted based on the voltage signal output in the eighth step .
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020140559 | 2020-08-24 | ||
JP2020140559 | 2020-08-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022036895A JP2022036895A (en) | 2022-03-08 |
JP7537358B2 true JP7537358B2 (en) | 2024-08-21 |
Family
ID=80493863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021082221A Active JP7537358B2 (en) | 2020-08-24 | 2021-05-14 | Gate voltage adjustment device and method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7537358B2 (en) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002181624A (en) | 2000-12-18 | 2002-06-26 | Sunx Ltd | Multi-optical-axis photoelectric sensor |
JP2013131994A (en) | 2011-12-22 | 2013-07-04 | Renesas Electronics Corp | Radio communication apparatus |
JP2014127984A (en) | 2012-12-27 | 2014-07-07 | Renesas Electronics Corp | Semiconductor circuit |
WO2016203525A1 (en) | 2015-06-15 | 2016-12-22 | オリンパス株式会社 | Semiconductor device |
JP2018056885A (en) | 2016-09-30 | 2018-04-05 | 日本電波工業株式会社 | Amplifier circuit |
JP2018157486A (en) | 2017-03-21 | 2018-10-04 | 三菱電機株式会社 | Gate bias voltage control arrangement and gate bias voltage control method for transmitter receiver |
JP2020022021A (en) | 2018-07-31 | 2020-02-06 | 三菱電機株式会社 | Current adjustment method, current adjustment device, and adaptive array antenna |
-
2021
- 2021-05-14 JP JP2021082221A patent/JP7537358B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002181624A (en) | 2000-12-18 | 2002-06-26 | Sunx Ltd | Multi-optical-axis photoelectric sensor |
JP2013131994A (en) | 2011-12-22 | 2013-07-04 | Renesas Electronics Corp | Radio communication apparatus |
JP2014127984A (en) | 2012-12-27 | 2014-07-07 | Renesas Electronics Corp | Semiconductor circuit |
WO2016203525A1 (en) | 2015-06-15 | 2016-12-22 | オリンパス株式会社 | Semiconductor device |
JP2018056885A (en) | 2016-09-30 | 2018-04-05 | 日本電波工業株式会社 | Amplifier circuit |
JP2018157486A (en) | 2017-03-21 | 2018-10-04 | 三菱電機株式会社 | Gate bias voltage control arrangement and gate bias voltage control method for transmitter receiver |
JP2020022021A (en) | 2018-07-31 | 2020-02-06 | 三菱電機株式会社 | Current adjustment method, current adjustment device, and adaptive array antenna |
Also Published As
Publication number | Publication date |
---|---|
JP2022036895A (en) | 2022-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4828542B2 (en) | Impedance detector | |
US9947985B2 (en) | System and method for a directional coupler | |
US6294954B1 (en) | Adaptive dead time control for switching circuits | |
US7990221B2 (en) | Detector circuit and system for a wireless communication | |
Zhang et al. | A novel power-amplifier module for quad-band wireless handset applications | |
EP3641130B1 (en) | Amplifier systems for driving a wide range of loads | |
US12126304B2 (en) | Amplifier circuit and amplifier device | |
JP2015089130A (en) | Adaptive adjustment of power splitter | |
US20080180166A1 (en) | Sigma-delta modulator with feedback for power amplifiers | |
US9041473B2 (en) | Power amplifier | |
US20100081410A1 (en) | Radio frequency circuit, radio frequency power amplifier, and semiconductor device | |
JP7537358B2 (en) | Gate voltage adjustment device and method | |
US20230034713A1 (en) | Auxiliary control circuit for power amplification module, power amplification module, and communication device | |
US8947164B2 (en) | Integrated technique for enhanced power amplifier forward power detection | |
US9391566B2 (en) | Methods and devices for testing segmented electronic assemblies | |
US20210175883A1 (en) | Device and method for controlling switching | |
US11652451B2 (en) | Power amplifier device | |
CN111064442B (en) | Amplifier system for measuring a wide range of currents | |
Mahon et al. | Real-time. In-Circuit temperature sensing of an X-band GaN power amplifier | |
WO2022054771A1 (en) | Current control circuit, bias supply circuit, and amplifying device | |
US11879791B2 (en) | Temperature detection circuit and module | |
Du et al. | A DC to 10.1 GHz, 31 dB gain range control, digital programmable gain amplifier | |
CN118192749B (en) | Temperature compensation circuit and signal source | |
US20240223173A1 (en) | Multi-gain stage circuit and associated calibration method | |
EP4459860A1 (en) | High-frequency power supply |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20220427 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230829 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240702 |
|
TRDD | Decision of grant or rejection written | ||
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20240705 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240709 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240722 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7537358 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |