JP7513189B2 - スケジューリング装置、スケジューリング方法、および、スケジューリングプログラム - Google Patents
スケジューリング装置、スケジューリング方法、および、スケジューリングプログラム Download PDFInfo
- Publication number
- JP7513189B2 JP7513189B2 JP2023503319A JP2023503319A JP7513189B2 JP 7513189 B2 JP7513189 B2 JP 7513189B2 JP 2023503319 A JP2023503319 A JP 2023503319A JP 2023503319 A JP2023503319 A JP 2023503319A JP 7513189 B2 JP7513189 B2 JP 7513189B2
- Authority
- JP
- Japan
- Prior art keywords
- model
- task
- accelerator
- time
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 86
- 238000007726 management method Methods 0.000 description 16
- 238000004364 calculation method Methods 0.000 description 12
- 230000004308 accommodation Effects 0.000 description 11
- 238000013527 convolutional neural network Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000013468 resource allocation Methods 0.000 description 2
- 241001522296 Erithacus rubecula Species 0.000 description 1
- 241000282326 Felis catus Species 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 229940112112 capex Drugs 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- FEBLZLNTKCEFIT-VSXGLTOVSA-N fluocinolone acetonide Chemical compound C1([C@@H](F)C2)=CC(=O)C=C[C@]1(C)[C@]1(F)[C@@H]2[C@@H]2C[C@H]3OC(C)(C)O[C@@]3(C(=O)CO)[C@@]2(C)C[C@@H]1O FEBLZLNTKCEFIT-VSXGLTOVSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000013439 planning Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
- G06F9/4887—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues involving deadlines, e.g. rate based, periodic
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
特許文献2には、性能に対してリソースの割当量の依存度が有るか否かを求め、依存有りに該当する割当量のリソースのみをオートスケール実行により増減可能とするオートスケール型の性能保証システムが記載されている。
FPGAリソースを潤沢に使用できる場合には、モデルごとに専用のFPGAデバイスをそれぞれ用意すればよい。そして、同じモデルを利用するユーザ間で、特許文献1,2のようなオートスケールを適用すればよい。
本発明は、各タスクの使用するモデルを取得するコントローラ部と、
前記コントローラ部が取得したモデルが処理可能となるように、アクセラレータの設定を切り替える制御を行う制御部と、
各タスクの使用するモデルごとにタスクを保管するキューを参照し、前記制御部が切り替えたことで処理可能となったモデルを使用するタスクを読み込んで前記アクセラレータに実行させるスケジューラ部とを有しており、
各タスクには、タスクの到着時刻からタスクの終了時刻までに要する制限時間であるTAT(Turn Around Time)要件が指定されており、
前記制御部は、前記アクセラレータで動作中の現モデルから別モデルへの前記アクセラレータの切り替え時間と、前記別モデルのタスクの実行時間をもとに、前記現モデルを前記別モデルに切り替えることを仮定したときの前記別モデルの終了時刻が、前記別モデルのTAT要件から算出される締め切り時刻を超過する場合に、前記現モデルから前記別モデルへの切り替えを前記アクセラレータに設定することを特徴とする。
スケジューリング装置100は、プロセス10の実行環境であるCPU(図示省略)と、モデルの実行環境であるFPGA70とを有する。なお、プロセス10の実行環境と、モデルの実行環境とはそれぞれスケジューリング装置100とは別の装置として構成してもよい。
プロセス10は、ユーザ自身がプログラムをデプロイした結果の処理単位である。図1の例では、2人のユーザそれぞれのプロセス10(第1ユーザのプロセス10X、第2ユーザのプロセス10Y)がデプロイされている。
なお、1つのプロセス10は複数のタスクを並行して実行してもよい。同じプロセス10でも、顔認識のユースケース等でそれぞれ異なるCNNアルゴリズムのモデルを使用する複数のタスクを組み合わせて、パイプライン的に処理することもある。
ここで、画像分類、顔認証、人物(ポーズ)検出、物体検出、標識・レーン検出などユースケースごとに適切なモデルが存在する。例えば、画像分類のタスクは、入力された画像が猫の画像なのか犬の画像なのかを、Resnet50というモデルを使用して推論する。さらに同じCNNアルゴリズムでも学習の仕方が異なれば、別々のCNNモデルとして利用される場合もある。
(前提1)FPGA70はCPUからの通知を契機にモデルを使用するタスクを開始し、そのタスクの終了時にCPUに処理を返却するルックアサイド型の処理を行う。
(前提2)各タスクをFPGA70で実行する前に、そのタスクが使用するモデルがIPコア71に設定されていない場合、一定時間の再設定時間を要する(CNNモデルの切替えに相当)。
(前提3)IPコア71がモデルAに切替が行われた後は、別のモデルBを使用する別タスクを実行するまでは、IPコア71の切替の必要なくモデルAを使用する複数のタスクを継続的に処理できる。
(前提4)IPコア71の切替時間やモデルを利用した実処理の実行時間が一定であり、プラットフォーム側(後記するFPGA制御部50)で取得可能であるとする。ただし、各プロセス10からの各モデル実行要求は非周期的(aperiodic)で予測不能(unpredictable)とする。
共通部40は、コントローラ連携部41と、キュー振分け部42と有する。コントローラ連携部41は、コントローラ部30から使用可能なキュー43に関する情報を受け取り、キュー43をモデルごとに作成する。そして、キュー振分け部42は、モデル要求20で指定した各タスクを各プロセス10から受け、各タスクを使用するモデル別にキュー43に格納する。
・TAT(Turn Around Time)要件は、タスクの到着時刻からタスクの終了時刻までに要する時間(TAT)の許容される最大値(制限時間)であり、500[ms]などが指定される。
・TP(Throughput)要件は、単位時間(例えば1秒)あたりに処理される量の許容される最小値であり、200[batch/second]などが指定される。
t_nowは、現在時刻である。
t_arrivalは、タスクの到着時刻である。
T_tat[A]は、タスクが使用するモデルAのTAT要件である。
t_limitは、タスクの締め切り時刻である。
よって、t_limit=t_arrival+T_tat[A]となる。
t_startは、タスクの開始時刻である。
よって、t_start=t_arrival+T_waitとなる。
T_reconf[A→B]は、モデルAからモデルBへのFPGAの切替時間である。
T_exec[B]は、モデルBのタスクの実行時間である。
よって切替が必要な場合、t_end=t_start+T_reconf[A→B]+T_exec[B]となる。
P_totalは、スケジューリング装置100のCPUが扱うプロセス10の数の総和である。
コントローラ部30は、コマンド受付部31と、キュー管理部32と、使用IPコア制御部33と、FPGAモデル設定部34とを有する。
コマンド受付部31は、プロセス10からのリソース制御命令(使用IPコア数)を受け付ける。
キュー管理部32は、新たなモデルを使用するタスクが立ち上がるごとに、そのモデル用のキュー43(複数の優先度を持つキューのセット)の作成をコントローラ連携部41に通達する。
このように、使用IPコア制御部33がIPコアの空き状態を見て内部でIPコアマスクを指定し、スケジューラ部60に設定するため、クラウド内部の情報がプロセス10に露呈しない。また、コントローラ部30に外部IFを持たせることで、リソースの動的制御を実現する。
FPGAモデル設定部34は、各プロセス10から各タスクの使用するモデルを取得する。
収容可否計算部51は、各プロセス10のタスク要件をもとに、各プロセス10のデプロイの可否を判断する。
FPGAモデル管理部52は、FPGAモデル設定部34が取得したモデルを、プロセス10に対応付けてコンテキストのデータとして保持する。
FPGAモデル構成部53は、FPGAモデル管理部52の保持するデータを参照して、実際にIPコア71のモデルの切替えを行う。
・FIFO(First In First Out)やRR(Round Robin)などの単純なスケジューリングでタスクを実行していくと、スイッチングコストが大きく、スループットが低下する。
・スイッチングした後に、ある程度タスクをまとめて処理する必要があるが、一定時間で切替える方式ではアイドル状態が生まれリソース効率が低い。
・処理限度を決めてキューにタスクがない場合は即座に切替えることでリソース効率は上がるが、タスク到着頻度の小さいタスクが必要以上に待たされることになり、TAT要件に影響する。
まず、タスク到着時刻管理部54は、キュー43を監視することで、各タスクの到着時刻を取得し、スケジューリング装置100の内部に保持する。一方、タスク実行時間管理部56は、FPGA70を監視することで、各タスクの実行時間および切替時間を取得する。
また、TP要件を守るために、収容可否計算部51は、各プロセス10の要求するTP要件をFPGAモデル設定部34から取得し、デプロイの可否を判断してもよい。
キュー間スケジューリング部61は、ラウンドロビン等の公平なアルゴリズムによって、各優先度のキューを内包する独立したモデルごとのキュー43から、タスクの取り出し元となるキュー43を選択する。
コントローラ連携部63は、コントローラ部30からFPGA70の設定情報(IPコアマスク)を受け取る。
IPコアマスク設定部64は、キュー内スケジューリング部62がキュー43を参照して取得したタスクをFPGA70に実行させる。そのため、IPコアマスク設定部64は、コントローラ連携部63を介して受け取った各タスクにIPコアマスクを設定し、指定されていないIPコア71を使用しないように制御する。IPコアマスク設定部64により、各プロセス10のアイソレーション(分離)を実現する。
スケジューリング装置100は、CPU901と、RAM902と、ROM903と、HDD904と、通信I/F905と、入出力I/F906と、メディアI/F907とを有するコンピュータ900として構成される。
通信I/F905は、外部の通信装置915と接続される。入出力I/F906は、入出力装置916と接続される。メディアI/F907は、記録媒体917からデータを読み書きする。さらに、CPU901は、RAM902に読み込んだプログラム(アプリケーションや、その略のアプリとも呼ばれる)を実行することにより、各処理部を制御する。そして、このプログラムは、通信回線を介して配布したり、CD-ROM等の記録媒体917に記録して配布したりすることも可能である。
テーブル200は、分類ごとに、プロセス10と、そのプロセス10が生成したタスクの使用モデルと、そのタスクのモデル要求20で指定されるタスク要件(TAT要件、TP要件)と、そのプロセス10の稼働(デプロイ)の可否とを対応付ける。
・分類「締め切り型」は、TAT要件(タスクの到着時刻とTATとから求まる締め切り時刻)などのタスク要件が、すべてのタスクごとに厳密に指定される場合である。
・分類「ベストエフォート型」は、タスク要件が、どのタスクにも指定されない場合である。
・分類「混在型」は、一部のタスクにはタスク要件が指定され、他方のタスクにはタスク要件が指定されない場合である。
しかし、FPGA70の処理能力では、モデルCのタスク要件を追加で守るには不足する。この場合、収容可否計算部51は、プロセスZを「デプロイ不可」と判定することにより、処理超過を予防する。
FPGAモデル構成部53は、現モデルA用にFPGA70を再設定(または初期設定)する(S101)。
キュー内スケジューリング部62は、現モデルAのタスクをキュー43から取り出し(S102)、IPコアマスク設定部64を介してFPGA70に実行させる。
キュー内スケジューリング部62は、現モデルAとは別モデルBのタスクがキュー43に存在するか否かを判定する(S103)。S103でNoなら、キュー内スケジューリング部62は、別モデルBのタスクが存在するまでキュー43の監視を継続する。
t_now-t_arrival>T_tat[B]-(T_reconf[A→B]+T_exec[B])+buf …(式1)
(式1)の左辺=12:20-12:18=0:02
(式1)の右辺=0:30-(0:10+0:05)+0:05=0:20
よって、左辺<右辺なので判定式を満たさず(S104,No)、現時点12:20での切り替えは不要となる。
その後は、S111で再設定した別モデルBを「現モデルA」と読み替えて、タスク切替部55は、S103以降の処理を繰り返す。
図6のフローチャートは、図5のS104をS105に置き換えたものである。図6のフローチャートの実行前に、コマンド受付部31は、各プロセス10からモデル要求20(使用モデルの指定はあるが、タスク要件の指定はない)を受け取っておく。
タスク切替部55は、現モデルAのキュー43よりも別モデルBのキュー43により長い待ち時間のタスクがより多く存在するか否かを判定する(S105)。S105でYesならS111に進み、NoならS103に戻る。
そのため、S105においてタスク切替部55は、以下の2つの指針を併せて考慮して、FPGA70の設定を切り替えるスケジューリング処理を行う。
(指針1)同じモデルを使用する複数のタスクを連続してFPGA70に実行させることで、FPGA70の切り替え回数を削減する。
(指針2)キュー43内に保管されたタスクの待ち時間が短縮されるように、FPGA70の設定を待ちタスクの多いモデルに切り替える。
W_total[A]+S_cost[B]<W_total[B] …(式2)
W_total[B]は、モデルBの全ての待ちタスクの合計待ち時間である。
S_cost[B]は、モデルBへの切替コストであり、頻繁にモデルが切り替わらないための調整因子である。
図7のフローチャートは、図5のS104と図6のS105とを準に実行するものである。つまり、別モデルBへの切り替え(再設定)を行う条件として、S104を満たす場合でもよいし、S105を満たす場合でもよい。
なお、S104で判定される(式1)の右辺にはTAT要件「T_tat[B]」が存在するが、TAT要件が指定されないタスクも混在している。その場合、仮のTAT要件として、充分大きいT_tat[B](=100年など)を代入することにより、(式1)の判定式を常に満たさないようにできる。
そのため、収容可否計算部51は、各プロセス10の要求するTP要件をFPGAモデル設定部34から取得する。
(1)現状すべてのデプロイ中の現プロセスX,YがそれぞれTP要件を満たすようなモデル要求20を発行している状況下であるとする。
(2)今回追加予定の新プロセスZをデプロイし、プロセスZが単独で動作したときであればそのプロセスZがTP要件を満たすようなモデル要求20を発行したと仮定する。
(3)前記(1)および(2)の仮定において、タスク切替部55は、図5-図7の処理により、プロセスX,Y,Zがそれぞれ発行する各タスクを切り替えてスケジューリングをしたとする。このスケジューリングの切替時間を考慮しても、タスク切替部55がプロセスX,Y,ZそれぞれのTP要件およびTAT要件の双方を満たすスケジューリングが立案できる場合は、収容可否計算部51は、デプロイ可能と判断する。
以下、手順(1)~(3)を定式化する。
なお、TAT要件が指定されていないときには充分大きなT_tat[i]を用いればよく、TP要件が指定されていないときには充分大きなR[i]を用いればよい。
本発明のスケジューリング装置100は、各タスクの使用するモデルを取得するコントローラ部30と、
コントローラ部30が取得したモデルが処理可能となるように、FPGA70の設定を切り替える制御を行うFPGA制御部50と、
各タスクの使用するモデルごとにタスクを保管するキュー43を参照し、FPGA制御部50が切り替えたことで処理可能となったモデルを使用するタスクを読み込んでFPGA70に実行させるスケジューラ部60とを有することを特徴とする。
FPGA制御部50が、FPGA70で動作中の現モデルAから別モデルBへのFPGA70の切り替え時間と、別モデルBのタスクの実行時間をもとに、現モデルAを別モデルBに切り替えることを仮定したときの別モデルBの終了時刻が、別モデルBのTAT要件から算出される締め切り時刻を超過する場合に、現モデルAから別モデルBへの切り替えをFPGA70に設定することを特徴とする。
各タスクには、単位時間あたりのタスクの処理量を規定するTP(Throughput)要件が指定されており、
FPGA制御部50が、デプロイ中のプロセスX,Yに加えて、新たにプロセスZが発生したとき、そのプロセスZのTP要件およびTAT要件に加えて、プロセスX,YのTP要件およびTAT要件も満たすようなスケジューリング処理が立案できる場合が、プロセスZをデプロイ可能と判断することを特徴とする。
20 モデル要求
30 コントローラ部
31 コマンド受付部
32 キュー管理部
33 使用IPコア制御部
34 FPGAモデル設定部
40 共通部
41 コントローラ連携部
42 キュー振分け部
43 キュー
50 FPGA制御部(制御部)
51 収容可否計算部
52 FPGAモデル管理部
53 FPGAモデル構成部
54 タスク到着時刻管理部
55 タスク切替部
56 タスク実行時間管理部
60 スケジューラ部
61 キュー間スケジューリング部
62 キュー内スケジューリング部
63 コントローラ連携部
64 IPコアマスク設定部
70 FPGA(アクセラレータ)
71 IPコア
100 スケジューリング装置
Claims (6)
- 各タスクの使用するモデルを取得するコントローラ部と、
前記コントローラ部が取得したモデルが処理可能となるように、アクセラレータの設定を切り替える制御を行う制御部と、
各タスクの使用するモデルごとにタスクを保管するキューを参照し、前記制御部が切り替えたことで処理可能となったモデルを使用するタスクを読み込んで前記アクセラレータに実行させるスケジューラ部とを有しており、
各タスクには、タスクの到着時刻からタスクの終了時刻までに要する制限時間であるTAT(Turn Around Time)要件が指定されており、
前記制御部は、前記アクセラレータで動作中の現モデルから別モデルへの前記アクセラレータの切り替え時間と、前記別モデルのタスクの実行時間をもとに、前記現モデルを前記別モデルに切り替えることを仮定したときの前記別モデルの終了時刻が、前記別モデルのTAT要件から算出される締め切り時刻を超過する場合に、前記現モデルから前記別モデルへの切り替えを前記アクセラレータに設定することを特徴とする
スケジューリング装置。 - 各プロセスは1つ以上のタスクを発行し、
各タスクには、単位時間あたりのタスクの処理量を規定するTP(Throughput)要件が指定されており、
前記制御部は、デプロイ中の現プロセスに加えて、新プロセスが発生したとき、その新プロセスのTP要件およびTAT要件に加えて、前記現プロセスのTP要件およびTAT要件も満たすようなスケジューリング処理が立案できる場合は、前記新プロセスをデプロイ可能と判断することを特徴とする
請求項1に記載のスケジューリング装置。 - 各タスクの使用するモデルを取得するコントローラ部と、
前記コントローラ部が取得したモデルが処理可能となるように、アクセラレータの設定を切り替える制御を行う制御部と、
各タスクの使用するモデルごとにタスクを保管するキューを参照し、前記制御部が切り替えたことで処理可能となったモデルを使用するタスクを読み込んで前記アクセラレータに実行させるスケジューラ部とを有しており、
前記制御部は、同じモデルを使用する複数のタスクを連続して前記アクセラレータに実行させることで前記アクセラレータの切り替え回数を削減するとともに、前記キュー内に保管された待ちタスクの到着時刻からの待ち時間について、前記アクセラレータの第1設定で処理可能な待ちタスクの合計待ち時間よりも、前記アクセラレータの第2設定で処理可能な待ちタスクの合計待ち時間のほうが長くなった場合に、前記アクセラレータの設定を前記第1設定から前記第2設定に切り替えるスケジューリング処理を行うことを特徴とする
スケジューリング装置。 - スケジューリング装置は、コントローラ部と、制御部と、スケジューラ部とを有しており、
前記コントローラ部は、各タスクの使用するモデルを取得し、
前記制御部は、前記コントローラ部が取得したモデルが処理可能となるように、アクセラレータの設定を切り替える制御を行い、
前記スケジューラ部は、各タスクの使用するモデルごとにタスクを保管するキューを参照し、前記制御部が切り替えたことで処理可能となったモデルを使用するタスクを読み込んで前記アクセラレータに実行させ、
各タスクには、タスクの到着時刻からタスクの終了時刻までに要する制限時間であるTAT要件が指定されており、
前記制御部は、前記アクセラレータで動作中の現モデルから別モデルへの前記アクセラレータの切り替え時間と、前記別モデルのタスクの実行時間をもとに、前記現モデルを前記別モデルに切り替えることを仮定したときの前記別モデルの終了時刻が、前記別モデルのTAT要件から算出される締め切り時刻を超過する場合に、前記現モデルから前記別モデルへの切り替えを前記アクセラレータに設定することを特徴とする
スケジューリング方法。 - スケジューリング装置は、コントローラ部と、制御部と、スケジューラ部とを有しており、
前記コントローラ部は、各タスクの使用するモデルを取得し、
前記制御部は、前記コントローラ部が取得したモデルが処理可能となるように、アクセラレータの設定を切り替える制御を行い、
前記スケジューラ部は、各タスクの使用するモデルごとにタスクを保管するキューを参照し、前記制御部が切り替えたことで処理可能となったモデルを使用するタスクを読み込んで前記アクセラレータに実行させ、
前記制御部は、同じモデルを使用する複数のタスクを連続して前記アクセラレータに実行させることで前記アクセラレータの切り替え回数を削減するとともに、前記キュー内に保管された待ちタスクの到着時刻からの待ち時間について、前記アクセラレータの第1設定で処理可能な待ちタスクの合計待ち時間よりも、前記アクセラレータの第2設定で処理可能な待ちタスクの合計待ち時間のほうが長くなった場合に、前記アクセラレータの設定を前記第1設定から前記第2設定に切り替えるスケジューリング処理を行うことを特徴とする
スケジューリング方法。 - コンピュータを、請求項1ないし請求項3のいずれか1項に記載のスケジューリング装置として機能させるためのスケジューリングプログラム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2021/008680 WO2022185527A1 (ja) | 2021-03-05 | 2021-03-05 | スケジューリング装置、スケジューリング方法、および、スケジューリングプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2022185527A1 JPWO2022185527A1 (ja) | 2022-09-09 |
JP7513189B2 true JP7513189B2 (ja) | 2024-07-09 |
Family
ID=83154130
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023503319A Active JP7513189B2 (ja) | 2021-03-05 | 2021-03-05 | スケジューリング装置、スケジューリング方法、および、スケジューリングプログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US20240231904A1 (ja) |
JP (1) | JP7513189B2 (ja) |
WO (1) | WO2022185527A1 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016189177A (ja) | 2015-03-30 | 2016-11-04 | キヤノン株式会社 | 画像処理装置、その制御方法およびプログラム |
JP2018190045A (ja) | 2017-04-28 | 2018-11-29 | 日立オートモティブシステムズ株式会社 | 車両電子制御装置 |
JP2021012643A (ja) | 2019-07-09 | 2021-02-04 | 富士ゼロックス株式会社 | 制御装置、及び制御プログラム |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105678379B (zh) * | 2016-01-12 | 2020-08-07 | 腾讯科技(深圳)有限公司 | 一种cnn的处理方法和装置 |
JP2020190867A (ja) * | 2019-05-21 | 2020-11-26 | 株式会社日立製作所 | 構成変更型集積回路の割当システム、構成変更型集積回路の割当方法およびコンピュータプログラム |
-
2021
- 2021-03-05 WO PCT/JP2021/008680 patent/WO2022185527A1/ja active Application Filing
- 2021-03-05 US US18/279,607 patent/US20240231904A1/en active Pending
- 2021-03-05 JP JP2023503319A patent/JP7513189B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016189177A (ja) | 2015-03-30 | 2016-11-04 | キヤノン株式会社 | 画像処理装置、その制御方法およびプログラム |
JP2018190045A (ja) | 2017-04-28 | 2018-11-29 | 日立オートモティブシステムズ株式会社 | 車両電子制御装置 |
JP2021012643A (ja) | 2019-07-09 | 2021-02-04 | 富士ゼロックス株式会社 | 制御装置、及び制御プログラム |
Also Published As
Publication number | Publication date |
---|---|
JPWO2022185527A1 (ja) | 2022-09-09 |
WO2022185527A1 (ja) | 2022-09-09 |
US20240231904A1 (en) | 2024-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9367357B2 (en) | Simultaneous scheduling of processes and offloading computation on many-core coprocessors | |
US20200174844A1 (en) | System and method for resource partitioning in distributed computing | |
US8185908B2 (en) | Dynamic scheduling in a distributed environment | |
US20100115526A1 (en) | Method and apparatus for allocating resources in a compute farm | |
EP3253027A1 (en) | Resource allocation method and apparatus for virtual machines | |
JPH0659906A (ja) | 並列計算機の実行制御方法 | |
WO2022068697A1 (zh) | 任务调度方法及装置 | |
WO2024021489A1 (zh) | 一种任务调度方法、装置及Kubernetes调度器 | |
CN109783225B (zh) | 一种多租户大数据平台的租户优先级管理方法及系统 | |
CN113282381A (zh) | 任务调度方法、装置、计算机设备和存储介质 | |
JP4912927B2 (ja) | タスク割当装置、及びタスク割当方法 | |
CN106201681B (zh) | Hadoop平台下基于预释放资源列表的任务调度方法 | |
WO2020108337A1 (zh) | 一种cpu资源调度方法及电子设备 | |
CN113849295A (zh) | 模型训练的方法、装置及计算机可读存储介质 | |
CN111597044A (zh) | 任务调度方法、装置、存储介质及电子设备 | |
CN109189581B (zh) | 一种作业调度方法和装置 | |
CN116610422A (zh) | 一种任务调度方法、装置和系统 | |
US20170344266A1 (en) | Methods for dynamic resource reservation based on classified i/o requests and devices thereof | |
JP7513189B2 (ja) | スケジューリング装置、スケジューリング方法、および、スケジューリングプログラム | |
CN111522637A (zh) | 一种基于成本效益的storm任务调度方法 | |
KR102681134B1 (ko) | 클러스터 컴퓨팅 시스템에서의 리소스 할당 방법 및 장치 | |
CN113590289B (zh) | 作业调度方法、系统、装置、计算机设备和存储介质 | |
EP2413240A1 (en) | Computer micro-jobs | |
CN114896070A (zh) | 一种用于深度学习任务的gpu资源分配方法 | |
US10853138B2 (en) | Scheduling resource usage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240528 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7513189 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |