JP7506340B1

JP7506340B1 - Power Conversion Equipment

Info

Publication number: JP7506340B1
Application number: JP2023058652A
Authority: JP
Inventors: 知広橋場; 伸夫林
Original assignee: Daikin Industries Ltd
Current assignee: Daikin Industries Ltd
Priority date: 2023-03-31
Filing date: 2023-03-31
Publication date: 2024-06-26
Anticipated expiration: 2043-03-31
Also published as: JP2024145998A; WO2024203541A1

Abstract

【課題】電力変換装置において、モータの電流ピーク値の低減を図る。【解決手段】制御部（50）が、複数のスイッチング素子（31a,32a,33a,34a,35a,36a）の制御により、コンデンサ（40）の電圧がピーク値となる電圧ピークタイミング付近において、モータ（2）の電気角周波数を基本波周波数（ω）としたときの高次調波を重畳することで、モータ（2）の複数の相電流（iv,iw）の絶対値のうちの最大値である最大相電流のピーク値を低減するようにインバータ回路（30）の出力電圧を制御する。コンデンサ（40）の容量値は、コンデンサ（40）の電圧が、最大値が最小値の２倍以上となるように単相交流電源（1）の半周期で脈動するのを許容するように設定される。【選択図】図１[Problem] In a power conversion device, a motor current peak value is reduced. [Solution] A control unit (50) controls a plurality of switching elements (31a, 32a, 33a, 34a, 35a, 36a) to superimpose higher harmonics when the electrical angular frequency of the motor (2) is set to a fundamental frequency (ω) near a voltage peak timing when the voltage of the capacitor (40) reaches its peak value, thereby controlling the output voltage of an inverter circuit (30) so as to reduce the peak value of a maximum phase current, which is the maximum value among the absolute values of a plurality of phase currents (iv, iw) of the motor (2). The capacitance value of the capacitor (40) is set so as to allow the voltage of the capacitor (40) to pulsate with a half cycle of a single-phase AC power source (1) so that the maximum value is at least twice the minimum value. [Selected Figure] FIG. 1

Description

本開示は、モータに電力を供給する電力変換装置に関する。 This disclosure relates to a power conversion device that supplies power to a motor.

電力変換装置の一形式として、交流電源の電力を任意の交流電力に変換するものがある。この形式の電力変換装置の中には、直流リンク部に比較的小容量のコンデンサを設けて力率の改善を図るものがある（例えば特許文献１を参照）。 One type of power conversion device converts the power of an AC power source into any AC power. Some of these types of power conversion devices have a relatively small capacity capacitor in the DC link section to improve the power factor (see, for example, Patent Document 1).

特開２００２－５１５８９号公報JP 2002-51589 A

しかしながら、特許文献１の電力変換装置によってモータに電力を供給すると、モータの電流ピークが増大傾向にあり、その結果として運転エリアの減少を招いていた。これを対策するには、モータの大型化やインバータ回路を構成するスイッチング素子の大容量化を行うことが考えられるが、それでは装置のサイズアップやコストアップを招いてしまう。すなわち、別の対策が望まれる。 However, when power is supplied to a motor using the power conversion device of Patent Document 1, the motor's current peaks tend to increase, resulting in a reduction in the operating area. To address this issue, it is possible to increase the size of the motor or the capacity of the switching elements that make up the inverter circuit, but this would lead to an increase in the size and cost of the device. In other words, a different solution is desired.

本発明は前記の問題に着目してなされたものであり、電力変換装置において、モータの電流ピーク値の低減を図ることを目的としている。 The present invention was made with an eye on the above problem, and aims to reduce the motor current peak value in a power conversion device.

本開示の第１の態様は、モータ（2）に電力を供給する電力変換装置（10）であって、単相交流電源（1）から供給される交流電圧を整流するコンバータ回路（20）と、複数のスイッチング素子（31a,32a,33a,34a,35a,36a）を有し、当該複数のスイッチング素子（31a,32a,33a,34a,35a,36a）の動作によって、上記コンバータ回路（20）により出力された直流を交流に変換して上記モータ（2）に供給するインバータ回路（30）と、上記インバータ回路（30）の入力ノード間に接続されたコンデンサ（40）と、上記複数のスイッチング素子（31a,32a,33a,34a,35a,36a）の制御により、上記コンデンサ（40）の電圧がピーク値となる電圧ピークタイミング付近において、上記モータ（2）の電気角周波数を基本波周波数（ω）としたときの高次調波を重畳することで、上記モータ（2）の複数の相電流（iu,iv,iw）の絶対値のうちの最大値である最大相電流（imax）のピーク値を低減するように上記インバータ回路（30）の出力電圧を制御する制御部（50）とを備え、上記コンデンサ（40）の容量値は、当該コンデンサ（40）の電圧が、最大値が最小値の２倍以上となるように上記単相交流電源（1）の半周期で脈動するのを許容するように設定されていることを特徴とする。 A first aspect of the present disclosure is a power conversion device (10) that supplies power to a motor (2), comprising: a converter circuit (20) that rectifies an AC voltage supplied from a single-phase AC power source (1); an inverter circuit (30) that has a plurality of switching elements (31a, 32a, 33a, 34a, 35a, 36a) and converts a DC output from the converter circuit (20) into an AC current by the operation of the plurality of switching elements (31a, 32a, 33a, 34a, 35a, 36a) and supplies the AC current to the motor (2); a capacitor (40) connected between input nodes of the inverter circuit (30); and a capacitor (41) connected between the input nodes of the inverter circuit (30). a control unit (50) that controls the output voltage of the inverter circuit (30) so as to reduce the peak value of a maximum phase current (imax), which is the maximum value of the absolute values of a plurality of phase currents (iu, iv, iw) of the motor (2), by superimposing higher-order harmonics when the electrical angular frequency of the motor (2) is set as a fundamental frequency (ω) around the voltage peak timing when the voltage of the capacitor (40) reaches its peak value through control of the inverter circuit (30) (a, 36a), and the capacitance value of the capacitor (40) is set so as to allow the voltage of the capacitor (40) to pulsate with a half cycle of the single-phase AC power source (1) so that the maximum value is at least twice the minimum value.

第１の態様では、モータ（2）の相電流（iu,iv,iw）に高次調波を重畳することにより、モータ（2）の複数の相電流（iu,iv,iw）の絶対値のうちの最大値のピーク値を小さくできる。 In the first aspect, the maximum peak value among the absolute values of the multiple phase currents (iu, iv, iw) of the motor (2) can be reduced by superimposing higher harmonics on the phase currents (iu, iv, iw) of the motor (2).

本開示の第２の態様は、第１の態様において、上記高次調波は、上記基本波周波数（ω）に対する奇数次調波であることを特徴とする。 A second aspect of the present disclosure is characterized in that in the first aspect, the higher harmonics are odd harmonics of the fundamental frequency (ω).

第２の態様では、上記基本波周波数（ω）に対する偶数次調波を含む高次調波を重畳する場合に比べ、モータ（2）の相電流（iu,iv,iw）の絶対値波形の最大値のピーク値を確実に小さくできる。 In the second aspect, the maximum peak value of the absolute value waveform of the phase currents (iu, iv, iw) of the motor (2) can be reliably reduced compared to the case where higher harmonics, including even harmonics, are superimposed on the fundamental frequency (ω).

本開示の第３の態様は、第２の態様において、上記高次調波は、上記基本波周波数（ω）に対する（６ｎ＋１）次調波（ｎは自然数）及び（６ｎ－１）次調波（ｎは自然数）のうちの少なくとも１つであることを特徴とする。 A third aspect of the present disclosure is characterized in that in the second aspect, the higher harmonics are at least one of a (6n+1)th harmonic (n is a natural number) and a (6n-1)th harmonic (n is a natural number) of the fundamental frequency (ω).

本開示の第４の態様は、第１～３のいずれか１つの態様において、上記制御部（50）は、上記電圧ピークタイミングを除く期間に、上記重畳が行われない期間が含まれるように上記インバータ回路（30）の出力電圧を制御することを特徴とする。 A fourth aspect of the present disclosure is any one of the first to third aspects, characterized in that the control unit (50) controls the output voltage of the inverter circuit (30) so that a period excluding the voltage peak timing includes a period in which the superposition is not performed.

第４の態様では、コンデンサ（40）の電圧が比較的低い期間を、上記重畳が行われない期間とすることで、電圧が比較的低い期間において、磁束を弱めるための電流及び電流実効値の増加を抑制できる。したがって、モータ（2）の電流増加による損失を低減できる。 In the fourth aspect, the period when the voltage of the capacitor (40) is relatively low is set as a period when the above-mentioned superposition does not occur, so that the increase in the current and the effective current value for weakening the magnetic flux can be suppressed during the period when the voltage is relatively low. Therefore, the loss due to the increase in the current of the motor (2) can be reduced.

本開示の第５の態様は、第１～３のいずれか１つの態様において、上記制御部（50）は、上記モータ（2）の相電流（iu,iv,iw）から上記高次調波を除去した相電流の波形を重畳前相電流とし、かつ重畳前最大相電流を、上記モータ（2）の複数の相電流（iu,iv,iw）にそれぞれ対応する複数の上記重畳前相電流の絶対値のうちの最大値としたときに、上記最大相電流（imax）のピーク値を、上記重畳前最大相電流のピーク値よりも小さくするように上記インバータ回路（30）の出力電圧を制御することを特徴とする。 A fifth aspect of the present disclosure is characterized in that, in any one of the first to third aspects, the control unit (50) controls the output voltage of the inverter circuit (30) so that the peak value of the maximum phase current (imax) is smaller than the peak value of the maximum phase current before superimposition when the waveform of the phase current obtained by removing the high-order harmonics from the phase currents (iu, iv, iw) of the motor (2) is set as the pre-superimposition phase current and the maximum pre-superimposition maximum phase current is set as the maximum value among the absolute values of the multiple pre-superimposition phase currents respectively corresponding to the multiple phase currents (iu, iv, iw) of the motor (2).

第５の態様では、上記最大相電流（imax）のピーク値を、上記重畳前最大相電流のピーク値よりも低減できる。 In the fifth aspect, the peak value of the maximum phase current (imax) can be reduced below the peak value of the maximum phase current before superimposition.

本開示の第６の態様は、第５の態様において、上記制御部（50）による上記重畳は、少なくとも、上記重畳前最大相電流がピーク値となる電流ピークタイミング付近で行われ、上記電流ピークタイミングを除く期間に、上記重畳が行われない期間が含まれることを特徴とする。 A sixth aspect of the present disclosure is characterized in that in the fifth aspect, the superposition by the control unit (50) is performed at least near a current peak timing at which the maximum phase current before superposition reaches a peak value, and a period excluding the current peak timing includes a period during which the superposition is not performed.

第６の態様では、電流ピークが比較的低い期間を、上記重畳が行われない期間とすることで、上記期間で上記重畳により発生する損失を抑制できる。 In the sixth aspect, the period when the current peak is relatively low is set as a period when the superposition does not occur, thereby suppressing losses caused by the superposition during the period.

本開示の第７の態様は、第５の態様において、上記制御部（50）による上記重畳は、上記重畳前最大相電流がピーク値の７５％以上である期間の少なくとも一部に行われることを特徴とする。 A seventh aspect of the present disclosure is the fifth aspect, characterized in that the superposition by the control unit (50) is performed during at least a portion of a period during which the maximum phase current before superposition is 75% or more of a peak value.

第７の態様では、モータ（2）の相電流（iu,iv,iw）の絶対値波形の最大値のピーク値を確実に小さくできる。 In the seventh aspect, the maximum peak value of the absolute value waveform of the phase currents (iu, iv, iw) of the motor (2) can be reliably reduced.

本開示の第８の態様は、第５の態様において、上記高次調波は、上記基本波周波数（ω）に対する奇数次調波のうちの少なくとも１つであり、上記高次調波の振幅は、上記重畳前相電流の電流ベクトルの振幅(|Ia|)の２０％未満となることを特徴とする。 The eighth aspect of the present disclosure is the fifth aspect, characterized in that the higher harmonic is at least one of odd harmonics relative to the fundamental frequency (ω), and the amplitude of the higher harmonic is less than 20% of the amplitude (|Ia|) of the current vector of the pre-superimposition phase current.

第８の態様では、高次調波の振幅を、重畳前相電流の電流ベクトルの振幅(|Ia|)の２０％未満とすることにより、２０％以上とする場合に比べ、高次調波の重畳による損失を低減できる。 In the eighth aspect, by making the amplitude of the higher harmonics less than 20% of the amplitude (|Ia|) of the current vector of the pre-superimposed phase current, it is possible to reduce losses due to the superimposition of higher harmonics, compared to when it is 20% or more.

本開示の第９の態様は、第１～３のいずれか１つの態様において、上記制御部（50）は、上記モータ（2）の複数の相電流（iu,iv,iw）から、上記基本波周波数（ω）の奇数倍の周波数と、上記基本波周波数（ω）の奇数倍±電源周波数の２ｍ倍（ｍは自然数）で得られる周波数とを除く周波数の成分を合成した相電流の波形を除去後相電流とし、かつ除去後最大相電流を、上記モータ（2）の複数の相電流（iu,iv,iw）にそれぞれ対応する複数の上記除去後相電流の絶対値のうちの最大値としたときに、上記最大相電流（imax）のピーク値を、上記除去後最大相電流のピーク値よりも小さくするように上記インバータ回路（30）の出力電圧を制御することを特徴とする。 A ninth aspect of the present disclosure is characterized in that, in any one of the first to third aspects, the control unit (50) controls the output voltage of the inverter circuit (30) so that the peak value of the maximum phase current (imax) is smaller than the peak value of the maximum phase current after removal when the waveform of the phase current obtained by combining frequency components, excluding the frequencies that are odd multiples of the fundamental frequency (ω) and the frequencies obtained by odd multiples of the fundamental frequency (ω) ±2m times the power supply frequency (m is a natural number), from the multiple phase currents (iu, iv, iw) of the motor (2) is set as the phase current after removal and the maximum phase current after removal is set as the maximum value among the absolute values of the multiple phase currents after removal that respectively correspond to the multiple phase currents (iu, iv, iw) of the motor (2).

第９の態様では、上記最大相電流（imax）のピーク値を、上記除去後最大相電流のピーク値よりも低減できる。 In the ninth aspect, the peak value of the maximum phase current (imax) can be reduced below the peak value of the maximum phase current after removal.

本開示の第１０の態様は、第９の態様において、上記制御部（50）による上記重畳は、少なくとも、上記除去後最大相電流がピーク値となる電流ピークタイミング付近で行われ、上記電流ピークタイミングを除く期間に、上記重畳が行われない期間が含まれることを特徴とする。 A tenth aspect of the present disclosure is the ninth aspect, characterized in that the superposition by the control unit (50) is performed at least near a current peak timing at which the maximum phase current after the removal reaches a peak value, and a period excluding the current peak timing includes a period during which the superposition is not performed.

第１０の態様では、電流ピークが比較的低い期間を、上記重畳が行われない期間とすることで、上記期間で上記重畳により発生する損失を抑制できる。 In the tenth aspect, the period in which the current peak is relatively low is set as a period in which the superposition is not performed, thereby suppressing losses caused by the superposition during the period.

本開示の第１１の態様は、第９の態様において、上記制御部（50）による上記重畳は、上記除去後最大相電流がピーク値の７５％以上である期間の少なくとも一部に行われることを特徴とする。 An eleventh aspect of the present disclosure is the ninth aspect, characterized in that the superposition by the control unit (50) is performed during at least a portion of a period during which the post-removal maximum phase current is 75% or more of the peak value.

第１１の態様では、モータ（2）の相電流（iu,iv,iw）の絶対値波形の最大値のピーク値を確実に小さくできる。 In the eleventh aspect, the maximum peak value of the absolute value waveform of the phase currents (iu, iv, iw) of the motor (2) can be reliably reduced.

本開示の第１２の態様は、第９の態様において、上記高次調波は、上記基本波周波数（ω）に対する奇数次調波であり、上記高次調波の振幅は、上記除去後相電流の電流ベクトルの振幅の２０％未満となることを特徴とする。 A twelfth aspect of the present disclosure is the ninth aspect, characterized in that the higher harmonics are odd harmonics relative to the fundamental frequency (ω), and the amplitude of the higher harmonics is less than 20% of the amplitude of the current vector of the phase current after removal.

第１２の態様では、高次調波の振幅を、除去後相電流の電流ベクトルの振幅の２０％未満とすることにより、２０％以上とする場合に比べ、高次調波の重畳による損失を低減できる。 In the twelfth aspect, by making the amplitude of the higher harmonics less than 20% of the amplitude of the current vector of the phase current after removal, it is possible to reduce losses due to the superposition of higher harmonics compared to when it is 20% or more.

本開示の第１３の態様は、第１～１２のいずれか１つの態様において、上記高次調波と、上記基本波周波数（ω）の成分との位相のずれは、上記高次調波が３次調波を含有している場合には、上記３次調波と、上記基本波周波数（ω）の成分との位相のずれは、－１０°～１０°であり、かつ上記高次調波に含まれる５次調波および７次調波の、上記基本波周波数（ω）の成分に対する位相のずれは、－５°～５°であり、上記高次調波が３次調波を含有していない場合には、上記高次調波に含まれる５次調波および７次調波の、上記基本波周波数（ω）の成分に対する位相のずれは、１７６°～１８４°であることを特徴とする。 A thirteenth aspect of the present disclosure is characterized in that, in any one of the first to twelfth aspects, the phase shift between the higher harmonics and the component of the fundamental frequency (ω) is -10° to 10° when the higher harmonics contain a third harmonic, and the phase shift of the fifth and seventh harmonics contained in the higher harmonics relative to the component of the fundamental frequency (ω) is -5° to 5°, and when the higher harmonics do not contain a third harmonic, the phase shift of the fifth and seventh harmonics contained in the higher harmonics relative to the component of the fundamental frequency (ω) is 176° to 184°.

第１３の態様では、上記高次調波が３次調波を含有している場合には、３次調波と、基本波周波数（ω）の成分との位相のずれを、－１０°～１０°とし、５次調波および７次調波の、基本波周波数（ω）の成分に対する位相のずれを、－５°～５°とすることにより、モータ（2）の電流ピーク値を効果的に低減できる。 In the thirteenth aspect, when the higher harmonics include a third harmonic, the phase shift between the third harmonic and the fundamental frequency (ω) component is set to -10° to 10°, and the phase shift between the fifth and seventh harmonics and the fundamental frequency (ω) component is set to -5° to 5°, thereby effectively reducing the current peak value of the motor (2).

上記高次調波が３次調波を含有していない場合には、５次調波および７次調波の、基本波周波数（ω）の成分に対する位相のずれを、１７６°～１８４°とすることにより、モータ（2）の電流ピーク値を効果的に低減できる。 When the higher harmonics do not include the third harmonic, the current peak value of the motor (2) can be effectively reduced by setting the phase shift of the fifth and seventh harmonics with respect to the fundamental frequency (ω) component to 176° to 184°.

本開示の第１４の態様は、第１～１３のいずれか１つの態様において、上記制御部（50）は、上記高次調波の振幅及び位相のうちの少なくとも一方を、上記単相交流電源（1）から上記コンバータ回路（20）に流れる入力電流（i_in）、上記コンデンサ（40）の電圧（V_dc）、上記インバータ回路（30）の入力電流（I_dc）、及び上記インバータ回路（30）の出力電力のうちの少なくとも１つに基づいて制御することを特徴とする。 A fourteenth aspect of the present disclosure is characterized in that, in any one of the first to thirteenth aspects, the control unit (50) controls at least one of the amplitude and phase of the higher harmonics based on at least one of the input current (i _in ) flowing from the single-phase AC power supply (1) to the converter circuit (20), the voltage (V _dc ) of the capacitor (40), the input current (I _dc ) of the inverter circuit (30), and the output power of the inverter circuit (30).

第１４の態様では、上記単相交流電源（1）から上記コンバータ回路（20）に流れる入力電流、上記コンデンサ（40）の電圧、上記インバータ回路（30）の入力電流、及び上記インバータ回路（30）の出力電力のうちの少なくとも１つに基づいて高次調波を制御できるので、モータ（2）の電流ピーク値の低減と、高次調波を重畳することによって発生する入力電流の高次調波の抑制とを両立して行うことができる。 In the fourteenth aspect, since the high-order harmonics can be controlled based on at least one of the input current flowing from the single-phase AC power source (1) to the converter circuit (20), the voltage of the capacitor (40), the input current of the inverter circuit (30), and the output power of the inverter circuit (30), it is possible to simultaneously reduce the current peak value of the motor (2) and suppress the high-order harmonics of the input current that are generated by superimposing the high-order harmonics.

本開示の第１５の態様は、モータ（2）に電力を供給する電力変換装置であって、単相交流電源（1）から供給される交流電圧を整流するコンバータ回路（20）と、複数のスイッチング素子（31a,32a,33a,34a,35a,36a）を有し、当該複数のスイッチング素子（31a,32a,33a,34a,35a,36a）の動作によって、上記コンバータ回路（20）により出力された直流を交流に変換して上記モータ（2）に供給するインバータ回路（30）と、上記インバータ回路（30）の入力ノード間に接続されたコンデンサ（40）と、上記複数のスイッチング素子（31a,32a,33a,34a,35a,36a）の制御により、上記モータ（2）の電気角周波数を基本波周波数（ω）とし、かつ最大相電流（imax）を、上記モータ（2）の複数の相電流（iu,iv,iw）の絶対値のうちの最大値としたときに、上記基本波周波数（ω）に対する高次調波を重畳することで、上記最大相電流（imax）のピーク値を低減するように上記インバータ回路（30）の出力電圧を制御する制御部（50）とを備え、上記コンデンサ（40）の容量値は、当該コンデンサ（40）の電圧が、最大値が最小値の２倍以上となるように上記単相交流電源（1）の半周期で脈動するのを許容するように設定され、上記高次調波は、上記基本波周波数（ω）に対する奇数次調波であることを特徴とする。 A fifteenth aspect of the present disclosure is a power conversion device for supplying power to a motor (2), comprising: a converter circuit (20) for rectifying an AC voltage supplied from a single-phase AC power source (1); an inverter circuit (30) for converting a DC output from the converter circuit (20) into an AC current by the operation of the switching elements (31a, 32a, 33a, 34a, 35a, 36a) and supplying the AC current to the motor (2); a capacitor (40) connected between input nodes of the inverter circuit (30); and a capacitor (40) connected between input nodes of the inverter circuit (30) by the control of the switching elements (31a, 32a, 33a, 34a, 35a, 36a). The control unit (50) controls the output voltage of the inverter circuit (30) so as to reduce the peak value of the maximum phase current (imax) by superimposing a high-order harmonic on the fundamental frequency (ω) when the electrical angular frequency of the motor (2) is the fundamental frequency (ω) and the maximum phase current (imax) is the maximum value among the absolute values of the multiple phase currents (iu, iv, iw) of the motor (2). The capacitance value of the capacitor (40) is set so as to allow the voltage of the capacitor (40) to pulsate with a half cycle of the single-phase AC power source (1) so that the maximum value is at least twice the minimum value, and the high-order harmonic is an odd-order harmonic on the fundamental frequency (ω).

第１５の態様では、インバータ回路（30）の制御により、モータ（2）の複数の相電流（iu,iv,iw）の絶対値のうちの最大値のピーク値を小さくできる。 In the fifteenth aspect, the maximum peak value among the absolute values of the multiple phase currents (iu, iv, iw) of the motor (2) can be reduced by controlling the inverter circuit (30).

図１は、実施形態１に係る電力変換装置の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of a power conversion device according to a first embodiment. 図２は、電流指令生成部のブロック図である。FIG. 2 is a block diagram of the current command generating unit. 図３は、高次調波の重畳を行わないときの電源電圧、相電流、及び最大相電流の波形を例示するタイミングチャートである。FIG. 3 is a timing chart illustrating waveforms of a power supply voltage, a phase current, and a maximum phase current when no high-order harmonics are superimposed. 図４は、高次調波の重畳を常に行ったときの図３相当図である。FIG. 4 is a diagram equivalent to FIG. 3, but showing a case where the superposition of higher harmonics is always performed. 図５は、インバータ回路の出力電圧及びその限界値のタイミングチャートである。FIG. 5 is a timing chart of the output voltage of the inverter circuit and its limit value. 図６は、基本波、基本波に５次調波及び７次調波を重畳した合成波、５次調波、及び７次調波の比率のタイミングチャートである。FIG. 6 is a timing chart showing the ratio of the fundamental wave, the composite wave obtained by superimposing the fifth and seventh harmonics on the fundamental wave, the fifth harmonic, and the seventh harmonic. 図７は、モータの相電流に５次調波及び７次調波を重畳したときのｄ軸電流及びｑ軸電流を示す式、及び電流ベクトルを導く式を示す。FIG. 7 shows equations indicating the d-axis current and the q-axis current when the fifth and seventh harmonics are superimposed on the phase current of the motor, and an equation for deriving the current vector. 図８は、モータの相電流の（６ｎ－１）次調波、（６ｎ＋１）次調波、及び高次調波の重畳前における電流ベクトルの振幅のタイミングチャートである。FIG. 8 is a timing chart of the amplitude of a current vector before superimposition of the (6n-1)th harmonic, the (6n+1)th harmonic, and higher harmonics of the phase current of the motor. 図９は、モータの相電流の（６ｎ－１）次調波及び（６ｎ＋１）次調波の電流ベクトルの振幅に対する比率のタイミングチャートである。FIG. 9 is a timing chart of the ratio of the (6n-1)th and (6n+1)th harmonics of the phase current of the motor to the amplitude of the current vector. 図１０は、重畳前相電流の電流ベクトルの振幅に対する高次調波の電流ベクトルの振幅の比率と最大相電流のピーク値の低減率との関係を示すグラフである。FIG. 10 is a graph showing the relationship between the ratio of the amplitude of the current vector of the higher harmonics to the amplitude of the current vector of the pre-superimposed phase current and the reduction rate of the peak value of the maximum phase current. 図１１は、高次調波が３次調波を含有していない場合に、高次調波に含まれる５次調波の基本波周波数の成分に対する位相のずれを＋１８０°、＋１７５°、＋１８５°としたときの高次調波に含まれる５次調波の基本波周波数の成分に対する位相のずれと、最大相電流のピーク値の低減率との関係を示すグラフである。FIG. 11 is a graph showing the relationship between the phase shift of the fifth harmonic contained in the higher harmonics from the fundamental frequency component and the reduction rate of the peak value of the maximum phase current when the phase shift of the fifth harmonic contained in the higher harmonics from the fundamental frequency component is set to +180°, +175°, and +185° in a case where the higher harmonics do not contain a third harmonic. 図１２は、モータの相電流に含まれる基本波周波数の５倍の周波数の成分と、基本波周波数の５倍±電源周波数の２ｍ倍（ｍは自然数）で得られる周波数の成分とを明示する式を示す。FIG. 12 shows an equation that clearly shows the component of the frequency that is five times the fundamental frequency contained in the phase current of the motor, and the component of the frequency obtained by five times the fundamental frequency ±2m times the power supply frequency (m is a natural number). 図１３は、高次調波に含まれる３次調波の基本波周波数の成分に対する位相のずれを０°としたときの、高次調波に含まれる５次調波及び７次調波の基本波周波数の成分に対する位相のずれと、最大相電流のピーク値の低減率との関係を示すグラフである。FIG. 13 is a graph showing the relationship between the phase shift of the fifth and seventh harmonics contained in the higher harmonics from the fundamental frequency component and the reduction rate of the peak value of the maximum phase current when the phase shift of the third harmonic contained in the higher harmonics from the fundamental frequency component is set to 0°. 図１４は、高次調波に含まれる３次調波の基本波周波数の成分に対する位相のずれを－１０°としたときの、図１３相当図である。FIG. 14 is a diagram equivalent to FIG. 13, but where the phase shift of the third harmonic contained in the higher harmonics with respect to the fundamental frequency component is set to −10°. 図１５は、高次調波に含まれる３次調波の基本波周波数の成分に対する位相のずれを＋１０°としたときの、図１３相当図である。FIG. 15 is a diagram equivalent to FIG. 13, but where the phase shift of the third harmonic contained in the higher harmonics with respect to the fundamental frequency component is set to +10°. 図１６は、実施形態１の変形例２の図６相当図である。FIG. 16 is a diagram of the second modified example of the first embodiment, which corresponds to FIG. 図１７は、実施形態２の図１相当図である。FIG. 17 is a view of the second embodiment corresponding to FIG. 図１８は、実施形態２の図２相当図である。FIG. 18 is a view corresponding to FIG. 2 of the second embodiment. 図１９は、モータの相電流及びそれらの電流ベクトルと、高次調波の重畳前の電流ベクトルのタイミングチャートである。FIG. 19 is a timing chart of the phase currents of the motor and their current vectors, and the current vectors before the superposition of higher-order harmonics. 図２０は、重畳前の最大相電流がピーク値の９１．５％以上である期間のみに高次調波の重畳を行ったときの電源電圧、最大相電流、及び相電流の波形を例示するタイミングチャートである。FIG. 20 is a timing chart illustrating waveforms of the power supply voltage, maximum phase current, and phase current when high-order harmonics are superimposed only during a period in which the maximum phase current before superimposition is 91.5% or more of its peak value. 図２１は、実施形態３の図２相当図である。FIG. 21 is a view corresponding to FIG. 2 of the third embodiment.

以下、本開示の実施形態について図面を参照しながら説明する。なお、以下の実施形態は、本質的に好ましい例示であって、本発明、その適用物、あるいはその用途の範囲を制限することを意図するものではない。 Embodiments of the present disclosure will be described below with reference to the drawings. Note that the following embodiments are essentially preferred examples and are not intended to limit the scope of the present invention, its applications, or its uses.

（実施形態１）
図１は、本発明の実施形態１に係る電力変換装置（10）の構成を示すブロック図である。電力変換装置（10）は、単相交流電源（1）から供給される交流電力を所定の出力交流電力に変換してモータ（2）に供給する。この電力変換装置（10）は、図１に示すように、コンバータ回路（20）、インバータ回路（30）、コンデンサ（40）及び制御部（50）を備えている。なお、モータ（2）は、例えば、ＩＰＭモータ（Interior Permanent Magnet Motor）によって構成され、空気調和機の圧縮機（図示を省略）を駆動する。 (Embodiment 1)
Fig. 1 is a block diagram showing a configuration of a power conversion device (10) according to a first embodiment of the present invention. The power conversion device (10) converts AC power supplied from a single-phase AC power source (1) into a predetermined output AC power and supplies the power to a motor (2). As shown in Fig. 1, the power conversion device (10) includes a converter circuit (20), an inverter circuit (30), a capacitor (40), and a control unit (50). The motor (2) is, for example, an interior permanent magnet motor (IPM motor) and drives a compressor (not shown) of an air conditioner.

コンバータ回路（20）は、リアクトル（L）を介して単相交流電源（1）に接続され、単相交流電源（1）から供給される交流電圧を全波整流する。この例では、コンバータ回路（20）は、ブリッジ状に結線された４個のダイオード（21,22,23,24）を備えている。すなわち、コンバータ回路（20）は、ダイオードブリッジ回路によって構成されている。 The converter circuit (20) is connected to the single-phase AC power source (1) via a reactor (L) and full-wave rectifies the AC voltage supplied from the single-phase AC power source (1). In this example, the converter circuit (20) includes four diodes (21, 22, 23, 24) connected in a bridge configuration. That is, the converter circuit (20) is configured as a diode bridge circuit.

インバータ回路（30）は、ブリッジ結線された６つのスイッチング素子（31a,32a,33a,34a,35a,36a）を有している。インバータ回路（30）は、スイッチング素子（31a,32a,33a,34a,35a,36a）の動作によって、コンバータ回路（20）により出力された直流を交流に変換してモータ（2）に供給する。この例では、詳しく説明すると、インバータ回路（30）は、２つのスイッチング素子（31a,32a,33a,34a,35a,36a）を互いに直列に接続してなる３つのスイッチングレグを備え、３つのスイッチングレグの各々において、上アームのスイッチング素子（31a,32a,33a）と下アームのスイッチング素子（34a,35a,36a）との中点が、モータ（2）の各相のコイル（ｕ相，ｖ相，ｗ相のコイル）にそれぞれ接続されている。また、６つのスイッチング素子（31a,32a,33a,34a,35a,36a）には、６つの還流ダイオード（31b,32b,33b,34b,35b,36b）がそれぞれ逆並列に接続されている。 The inverter circuit (30) has six switching elements (31a, 32a, 33a, 34a, 35a, 36a) connected in a bridge configuration. The inverter circuit (30) converts the direct current output by the converter circuit (20) into alternating current through the operation of the switching elements (31a, 32a, 33a, 34a, 35a, 36a) and supplies the alternating current to the motor (2). In this example, to explain in detail, the inverter circuit (30) has three switching legs each formed by connecting two switching elements (31a, 32a, 33a, 34a, 35a, 36a) in series with each other, and in each of the three switching legs, the midpoint between the upper arm switching element (31a, 32a, 33a) and the lower arm switching element (34a, 35a, 36a) is connected to the coils of each phase (u-phase, v-phase, w-phase coils) of the motor (2). In addition, six freewheeling diodes (31b, 32b, 33b, 34b, 35b, 36b) are connected in inverse parallel to the six switching elements (31a, 32a, 33a, 34a, 35a, 36a).

コンデンサ（40）は、インバータ回路（30）の入力ノード間に接続されている。ここで、コンデンサ（40）の容量値は、コンバータ回路（20）の出力をほとんど平滑化することができない一方で、インバータ回路（30）のスイッチング動作（後述）に起因するリプル電圧（スイッチング周波数に応じた電圧変動）を抑制することができるように、設定されている。具体的には、コンデンサ（40）は、例えば、数十μＦ程度の容量値を有するフィルムコンデンサによって構成されている。具体的には、コンデンサ（40）の電圧がその最大値がその最小値の２倍以上になるように単相交流電源（1）の半周期で脈動するのを許容するように、コンデンサ（40）の容量値が設定されている。 The capacitor (40) is connected between the input nodes of the inverter circuit (30). The capacitance of the capacitor (40) is set so that it can hardly smooth the output of the converter circuit (20) while suppressing the ripple voltage (voltage fluctuations according to the switching frequency) caused by the switching operation (described later) of the inverter circuit (30). Specifically, the capacitor (40) is composed of a film capacitor having a capacitance of, for example, several tens of μF. Specifically, the capacitance of the capacitor (40) is set so that the voltage of the capacitor (40) is allowed to pulsate with a half cycle of the single-phase AC power source (1) so that its maximum value is more than twice its minimum value.

〈制御部〉
制御部（50）は、マイクロコンピュータと、それを制御するソフトウエアが格納されたメモリディバイスを用いて構成されている。制御部（50）は、モータ（2）の電気角周波数が、与えられた指令値（以下、回転数指令値（ω_m*）という）となるように、６つのスイッチング素子（31a,32a,33a,34a,35a,36a）のスイッチング動作を制御することによってインバータ回路（30）の出力（出力交流電圧）を制御する。これにより、モータ（2）の駆動が制御される。 <Control Unit>
The control unit (50) is configured using a microcomputer and a memory device in which software for controlling the microcomputer is stored. The control unit (50) controls the output (output AC voltage) of the inverter circuit (30) by controlling the switching operations of six switching elements (31a, 32a, 33a, 34a, 35a, 36a) so that the electrical angular frequency of the motor (2) becomes a given command value (hereinafter, referred to as a rotation _speed command value (ωm*)). In this way, the drive of the motor (2) is controlled.

ここで、モータ（2）の電気角周波数を基本波周波数（ω）とし、モータ（2）の複数の相電流（iu,iv,iw）の絶対値のうちの最大値を最大相電流（imax）とする。制御部（50）は、６つのスイッチング素子（31a,32a,33a,34a,35a,36a）の制御により、コンデンサ（40）の電圧がピーク値となる電圧ピークタイミング付近において、相電流（iu,iv,iw）に高次調波を重畳することで、最大相電流（imax）のピーク値を低減するようにインバータ回路（30）の出力電圧を制御する。本実施形態１において、高次調波は、（６ｎ±１）（ｎは自然数）次調波である。つまり、高次調波は、基本波周波数（ω）に対する奇数次調波である。具体的には、高次調波は、５次調波及び７次調波である。高次調波は、３次調波を含有していない。また、５次調波および７次調波はｄｑ軸に座標変換すると６次調波として現れる。 Here, the electrical angular frequency of the motor (2) is the fundamental frequency (ω), and the maximum value of the absolute values of the multiple phase currents (iu, iv, iw) of the motor (2) is the maximum phase current (imax). The control unit (50) controls the six switching elements (31a, 32a, 33a, 34a, 35a, 36a) to superimpose high-order harmonics on the phase currents (iu, iv, iw) near the voltage peak timing when the voltage of the capacitor (40) reaches its peak value, thereby controlling the output voltage of the inverter circuit (30) so as to reduce the peak value of the maximum phase current (imax). In the first embodiment, the high-order harmonics are (6n±1) (n is a natural number) harmonics. In other words, the high-order harmonics are odd-order harmonics with respect to the fundamental frequency (ω). Specifically, the high-order harmonics are the fifth and seventh harmonics. The high-order harmonics do not include the third harmonics. Furthermore, the fifth and seventh harmonics appear as sixth harmonics when coordinate transformed to the dq axes.

前記制御を実現するため、制御部（50）は、図１に示すように、速度制御部（51）、電流指令生成部（60）、座標変換部（52）、電流制御部（53）、及びＰＷＭ演算部（54）を備えている。 To achieve the above control, the control unit (50) includes a speed control unit (51), a current command generation unit (60), a coordinate conversion unit (52), a current control unit (53), and a PWM calculation unit (54), as shown in FIG. 1.

速度制御部（51）は、モータ（2）の回転数指令値（ω_m*）に基づいて、第１のｄ軸電流指令値（i_d*）及び第１のｑ軸電流指令値（i_q*）を算出する。 The speed control section (51) calculates a first d-axis current command value (i _d *) and a first q-axis current command value (i _q *) based on a rotation speed command value (ω _m *) of the motor (2).

電流指令生成部（60）は、速度制御部（51）により算出された第１のｄ軸電流指令値（i_d*）及び第１のｑ軸電流指令値（i_q*）、単相交流電源（1）からコンバータ回路（20）に流れる入力電流（i_in）、単相交流電源（1）の電源電圧の位相角（以下、電源位相（θ_in））、コンデンサ（40）の電圧（V_dc）、ｄ軸電圧指令値（v_d）、及びｑ軸電圧指令値（v_q）に基づいて、第２のｄ軸電流指令値（i_d**）及び第２のｑ軸電流指令値（i_q**）を算出する。 The current command generating unit (60) calculates a second d-axis current command value (i _d **) and a second q-axis current command value (i q **) based on the first d-axis current command value (i d *) and the first q-axis current command value (i _q *) calculated by the speed control unit (51), the input current (i _in ) flowing from the single-phase AC power supply (1) to the converter circuit (20), the phase angle of the power supply voltage of the single-phase AC power supply ( ₁ ) (hereinafter, referred to as the power supply phase (θ _in )), the voltage (V _dc ) of the capacitor (40), the d-axis voltage command value ( _{v d} ₎ , and the q-axis voltage command value (v _q ).

具体的には、電流指令生成部（60）は、図２に示すように、６ｎ次調波指令生成部（61）、第１の乗算部（62）、第２の乗算部（63）、第１の加算部（64）、平方根算出部（65）、第３の乗算部（66）、ピークホールド部（67）、第４の乗算部（68）、及びピーク判定部（69）、選択部（70）、電源電流指令生成部（71）、第２の加算部（72）、及び第３の加算部（73）を有している。 Specifically, as shown in FIG. 2, the current command generating unit (60) has a 6n-th harmonic command generating unit (61), a first multiplier (62), a second multiplier (63), a first adder (64), a square root calculating unit (65), a third multiplier (66), a peak hold unit (67), a fourth multiplier (68), a peak determination unit (69), a selection unit (70), a power supply current command generating unit (71), a second adder (72), and a third adder (73).

６ｎ次調波指令生成部（61）は、第１のｄ軸電流指令値（i_d*）及び第１のｑ軸電流指令値（i_q*）の基本波周波数（ω）に対する６ｎ次調波（ｎは自然数）を生成する。６ｎ次調波（ｎは自然数）は、基本波周波数（ω）の６ｎ倍の周波数の成分である。具体的には、本実施形態１では、６ｎ次調波指令生成部（61）は、６次調波だけを生成する。 The 6n-th harmonic command generating unit (61) generates a 6n-th harmonic (n is a natural number) with respect to the fundamental frequency (ω) of the first d-axis current command value (i _d *) and the first q-axis current command value (i _q *). The 6n-th harmonic (n is a natural number) is a frequency component that is 6n times the fundamental frequency (ω). Specifically, in the first embodiment, the 6n-th harmonic command generating unit (61) generates only the sixth harmonic.

本実施形態１では、６ｎ次調波指令生成部（61）は、相電流（iu,iv,iw）に重畳される５次調波及び７次調波が、基本波周波数（ω）の成分に対して１８０°の位相ずれ（θ_e）分だけずれるように、６ｎ次調波を出力する。また、相電流（iu,iv,iw）に重畳される５次調波の振幅は、基本波周波数（ω）の成分の１２．３％、相電流（iu,iv,iw）に重畳される７次調波の振幅は、基本波周波数（ω）の成分の５．１％に設定される。 In the first embodiment, the 6n-th harmonic command generator (61) outputs 6n-th harmonic waves such that the fifth and seventh harmonics superimposed on the phase currents (iu, iv, iw) are shifted in phase by a phase shift (θ _e ) of 180° with respect to the fundamental frequency (ω) component. In addition, the amplitude of the fifth harmonic superimposed on the phase currents (iu, iv, iw) is set to 12.3% of the fundamental frequency (ω) component, and the amplitude of the seventh harmonic superimposed on the phase currents (iu, iv, iw) is set to 5.1% of the fundamental frequency (ω) component.

第１の乗算部（62）は、ｄ軸電圧指令値（v_d）の２乗を算出する。 The first multiplier section (62) calculates the square of the d-axis voltage command value (v _d ).

第２の乗算部（63）は、ｑ軸電圧指令値（v_q）の２乗を算出する。 The second multiplier (63) calculates the square of the q-axis voltage command value (v _q ).

第１の加算部（64）は、第１及び第２の乗算部（62,63）の算出結果を加算する。 The first adder (64) adds the calculation results of the first and second multipliers (62, 63).

平方根算出部（65）は、第１の加算部（64）の算出結果の平方根を算出し、算出結果を、インバータ回路（30）の出力電圧（v_INV）として出力する。 The square root calculation section (65) calculates the square root of the calculation result of the first addition section (64) and outputs the calculation result as the output voltage (v _INV ) of the inverter circuit (30).

第３の乗算部（66）は、コンデンサ（40）の電圧（V_dc）を１／√２倍し、インバータ回路（30）の出力電圧（v_INV）の限界値（v_lim）として出力する。この限界値（v_lim）は、単相交流電源（1）の電源電圧の周期の半周期で脈動する。 The third multiplier (66) multiplies the voltage (V _dc ) of the capacitor (40) by 1/√2 and outputs the result as the limit value (v _lim ) of the output voltage (v _INV ) of the inverter circuit (30). This limit value (v _lim ) pulsates with a half period of the period of the power supply voltage of the single-phase AC power supply (1).

ピークホールド部（67）は、第３の乗算部（66）により出力される限界値（v_lim）の波形のピーク値（v_MAX）を保持する。 The peak hold section (67) holds the peak value (v _MAX ) of the waveform of the limit value (v _lim ) output by the third multiplication section (66).

第４の乗算部（68）は、ピークホールド部（67）によって保持されたピーク値（v_MAX）の１／２（v_MAX/2）を出力する。 The fourth multiplication section (68) outputs half (v _MAX /2) of the peak value (v _MAX ) held by the peak hold section (67).

ピーク判定部（69）は、インバータ回路（30）の出力電圧（v_INV）が、限界値（v_lim）よりも小さく、かつ限界値（v_lim）が、ピーク値（v_MAX）の１／２（v_MAX/2）よりも大きいという重畳条件が満たされているか否かを判定する。 The peak determination unit (69) determines whether or not the superposition condition is _satisfied , that is, the output voltage (v _INV ) of the inverter circuit (30) is smaller than a limit value (v _lim ) and the limit value (v _lim ) is greater than 1/2 (v _MAX /2) of the peak value (v MAX ).

ピーク判定部（69）により上記重畳条件が満たされていると判定された場合には、選択部（70）は、６ｎ次調波指令生成部（61）の出力を選択して出力する。一方、ピーク判定部（69）により上記重畳条件が満たされていないと判定された場合には、選択部（70）は、０を選択して出力する。 When the peak determination unit (69) determines that the above-mentioned superposition condition is satisfied, the selection unit (70) selects and outputs the output of the 6nth harmonic command generation unit (61). On the other hand, when the peak determination unit (69) determines that the above-mentioned superposition condition is not satisfied, the selection unit (70) selects and outputs 0.

電源電流指令生成部（71）は、電源位相（θ_in）に基づいて、電源電圧の周波数に応じて脈動する指令値を生成し、当該指令値と、単相交流電源（1）からの入力電流（i_in）の絶対値の偏差が小さくなるように、補償量（i_comp*）を算出して出力する。電源電流指令生成部（71）は、例えば、当該偏差に基づいて、例えばＰＩ演算（比例、積分）を行って、補償量（i_comp*）を求める。 The power supply current command generating unit (71) generates a command value that pulsates according to the frequency of the power supply voltage, based on the power supply phase (θ _in ), and calculates and outputs a compensation amount (i comp *) so as to reduce the deviation between the command value and the absolute value of the input current (i _in ) from the single-phase AC power supply (1). The power supply current command generating unit (71) determines the compensation amount (i _comp *) _by , for example, performing a PI calculation (proportional, integral) based on the deviation.

第２の加算部（72）は、選択部（70）の出力と、電源電流指令生成部（71）により算出された補償量（i_comp*）とを加算して出力する。 The second adding section (72) adds the output of the selecting section (70) and the compensation amount (i _comp *) calculated by the power supply current command generating section (71), and outputs the sum.

第３の加算部（73）は、第１のｄ軸電流指令値（i_d*）及び第１のｑ軸電流指令値（i_q*）に、第２の加算部（72）の出力を加算し、第２のｄ軸電流指令値（i_d**）及び第２のｑ軸電流指令値（i_q**）を出力する。 The third adder (73) adds the output of the second adder (72) to the first d-axis current command value (i _d *) and the first q-axis current command value (i _q *) and outputs a second d-axis current command value (i _d **) and a second q-axis current command value (i _q **).

座標変換部（52）は、モータ（2）のｕ相電流（i_u）、ｗ相電流（i_w）、及びモータ（2）の回転子（図示を省略）の電気角に基づいて、いわゆるｄｑ変換を行ってモータ（2）のｄ軸電流（i_d）及びｑ軸電流（i_q）を導出する。なお、ｕ相電流（i_u）及びｗ相電流（i_w）は、例えば、電流センサを設けて直接その値を検出することができる。 The coordinate conversion unit (52) performs so-called dq conversion based on the u-phase current ( _iu ) and w-phase current ( _iw ) of the motor (2) and the electrical angle of the rotor (not shown) of the motor (2) to derive the d-axis current ( _id ) and q-axis current ( _iq ) of the motor (2). Note that the values of the u-phase current ( _iu ) and w-phase current ( _iw ) can be directly detected by providing, for example, a current sensor.

電流制御部（53）は、第２のｄ軸電流指令値（i_d**）、第２のｑ軸電流指令値（i_q**）、ｄ軸電流（i_d）、及びｑ軸電流（i_q）に基づいて、ｄ軸電圧指令値（v_d）、及びｑ軸電圧指令値（v_q）を導出する。具体的には、電流制御部（53）は、第２のｄ軸電流指令値（i_d**）とｄ軸電流（i_d）との偏差、及び第２のｑ軸電流指令値（i_q**）とｑ軸電流（i_q）との偏差がそれぞれ小さくなるように、ｄ軸電圧指令値（v_d）、及びｑ軸電圧指令値（v_q）を導出する。 The current control unit (53) derives a d-axis voltage command value (v _d ) and a q-axis voltage command value (v _q ) based on the second d-axis current command value (i _d **), the second q-axis current command value (i _q _** ), the d-axis current (i d ), and the q-axis current (i _q ). Specifically, the current control unit (53) derives the d-axis voltage command value (v _d ) and the q-axis voltage command value (v q ) so that the deviation between the second d-axis current command value (i _d **) and the d-axis current (i _d ), and the deviation between the second q-axis current command value (i _q _** ) and the q-axis current (i _q ), respectively, are reduced.

ＰＷＭ演算部（54）は、インバータ回路（30）におけるスイッチング素子（31a,32a,33a,34a,35a,36a）のオン／オフを制御するための制御信号（G）を生成する。具体的には、ＰＷＭ演算部（54）は、モータ位相、コンデンサ（40）の電圧（V_dc）、ｄ軸電圧指令値（v_d）、ｑ軸電圧指令値（v_q）に基づいて、スイッチング素子（31a,32a,33a,34a,35a,36a）の各々に供給される制御信号（G）のデューティー比を設定する。制御信号（G）が出力されると、各スイッチング素子（31a,32a,33a,34a,35a,36a）は、ＰＷＭ演算部（54）によって設定されたデューティー比でスイッチング動作（オンオフ動作）を行う。この制御信号（G）は周期的に更新され、インバータ回路（30）におけるスイッチング動作が制御される。 The PWM calculation unit (54) generates a control signal (G) for controlling the on/off of the switching elements (31a, 32a, 33a, 34a, 35a, 36a) in the inverter circuit (30). Specifically, the PWM calculation unit (54) sets a duty ratio of the control signal (G) supplied to each of the switching elements (31a, 32a, 33a, 34a, 35a, 36a) based on the motor phase, the voltage (V _dc ) of the capacitor (40), the d-axis voltage command value (v _d ), and _the q-axis voltage command value (v q ). When the control signal (G) is output, each of the switching elements (31a, 32a, 33a, 34a, 35a, 36a) performs a switching operation (on/off operation) at the duty ratio set by the PWM calculation unit (54). The control signal (G) is periodically updated to control the switching operation in the inverter circuit (30).

〈電力変換装置の動作〉
電力変換装置（10）が動作を開始すると、コンバータ回路（20）が、電源電圧を全波整流する。コンデンサ（40）の電圧（V_dc）は、電源電圧の周波数の２倍の周波数で脈動する。インバータ回路（13）は、制御信号（G）に応じたスイッチング動作を行うことにより、モータ（2）に所定の交流電力を供給する。これにより、モータ（2）が駆動する。 <Operation of the power conversion device>
When the power conversion device (10) starts operating, the converter circuit (20) full-wave rectifies the power supply voltage. The voltage (V _dc ) of the capacitor (40) pulsates at a frequency twice the frequency of the power supply voltage. The inverter circuit (13) performs a switching operation in response to the control signal (G) to supply a predetermined AC power to the motor (2). This drives the motor (2).

インバータ回路（30）の出力電圧（v_INV）が、コンデンサ（40）の電圧（V_dc）の１／√２倍である限界値（v_lim）よりも小さく、かつ限界値（v_lim）が、限界値（v_lim）のピーク値の１／２倍よりも大きいとき、制御部（50）は、第１のｄ軸電流指令値（i_d*）及び第１のｑ軸電流指令値（i_q*）に、その６ｎ次調波（ｎは自然数）を加算する。その結果、制御部（50）は、複数のスイッチング素子（31a,32a,33a,34a,35a,36a）の制御により、上記コンデンサ（40）の電圧がピーク値となる電圧ピークタイミング付近において、モータ（2）の電気角周波数を基本波周波数（ω）としたときの高次調波をモータ（2）の相電流（iu_, iw_,iv）に重畳するように、インバータ回路（30）の出力電圧を制御する。本実施形態１において、高次調波は、５次調波及び７次調波である。高次調波は、３次調波を含有していない。また、これら５次調波及び７次調波の、基本波周波数（ω）の成分に対する位相のずれが、１８０°となるように、６ｎ次調波指令生成部（61）は６ｎ次調波を生成する。ここで、モータ（2）の相電流（iu,iv,iw）から上記高次調波を除去した相電流の波形を重畳前相電流とする。これら５次調波及び７次調波の振幅が、重畳前相電流の電流ベクトルの２０％未満となるように、６ｎ次調波指令生成部（61）は６ｎ次調波を生成する。 When the output voltage (v _INV ) of the inverter circuit (30) is smaller than a limit value (v _lim ) which is 1/√2 times the voltage (V _dc ) of the capacitor (40) and the limit value (v _lim ) is greater than 1/2 times the peak value of the limit value (v _lim ), the control unit (50) adds the 6nth harmonic (n is a natural number) to the first d-axis current command value (i _d *) and the first q-axis current command value (i _q *). As a result, the control unit (50) controls the multiple switching elements (31a, 32a, 33a, 34a, 35a, 36a) to control the output voltage of the inverter circuit (30) so that high-order harmonics, when the electrical angular frequency of the motor (2) is the fundamental frequency (ω), are superimposed on the phase currents (iu _, iw _, iv) of the motor (2) around the voltage peak timing when the voltage of the capacitor (40) reaches its peak value. In the first embodiment, the high-order harmonics are the fifth and seventh harmonics. The high-order harmonics do not include the third harmonics. The 6n-th harmonic command generating unit (61) generates the 6n-th harmonic so that the fifth and seventh harmonics are shifted in phase from the fundamental frequency (ω) component by 180°. Here, the waveform of the phase current obtained by removing the high-order harmonics from the phase currents (iu, iv, iw) of the motor (2) is referred to as the pre-superimposition phase current. The 6n-th harmonic command generating section (61) generates the 6n-th harmonic so that the amplitudes of the 5th and 7th harmonics are less than 20% of the current vector of the pre-superimposed phase current.

図３は、高次調波の重畳を行わない場合の電源電圧、相電流、及び最大相電流の波形を例示する。 Figure 3 shows examples of the waveforms of the power supply voltage, phase current, and maximum phase current when no higher-order harmonics are superimposed.

図４は、高次調波、すなわち５次調波及び７次調波の重畳を常に行ったときの電源電圧、相電流、及び最大相電流の波形を例示する。 Figure 4 shows examples of the waveforms of the power supply voltage, phase current, and maximum phase current when higher harmonics, i.e., the fifth and seventh harmonics, are always superimposed.

図３及び図４に示すように、高次調波の重畳により、モータ（2）の複数の相電流（iu,iv,iw）の絶対値のうちの最大値である最大相電流（imax）のピーク値を低減することができる。重畳前最大相電流を、モータ（2）の複数の相電流（iu,iv,iw）にそれぞれ対応する複数の上記重畳前相電流の絶対値のうちの最大値とすると、制御部（50）は、最大相電流（imax）のピーク値を、上記重畳前最大相電流のピーク値よりも小さくするようにインバータ回路（30）の出力電圧を制御しているといえる。 3 and 4, the superposition of higher harmonics can reduce the peak value of the maximum phase current (imax), which is the maximum value among the absolute values of the multiple phase currents (iu, iv, iw) of the motor (2). If the maximum phase current before superposition is the maximum value among the absolute values of the multiple phase currents before superposition that respectively correspond to the multiple phase currents (iu, iv, iw) of the motor (2), it can be said that the control unit (50) controls the output voltage of the inverter circuit (30) so that the peak value of the maximum phase current (imax) is smaller than the peak value of the maximum phase current before superposition.

このように、本実施形態１では、モータ（2）の複数の相電流（iu,iv,iw）の絶対値のうちの最大値のピーク値を小さくできる。 In this way, in this embodiment 1, the maximum peak value among the absolute values of the multiple phase currents (iu, iv, iw) of the motor (2) can be reduced.

図５は、インバータ回路（30）の出力電圧（v_INV）及びその限界値（v_lim）を示す。図５中、重畳条件が満たされる期間、つまりインバータ回路（30）の出力電圧（v_INV）が、限界値（v_lim）よりも小さく、かつ限界値（v_lim）が、ピーク値（v_MAX）の１／２（v_MAX/2）よりも大きい期間を、符号Ｔｐで示す。この期間（Tp）が、電圧ピークタイミング付近に相当する。本実施形態１では、この期間（Tp）には、高次調波がモータ（2）の相電流（iu,iv,iw）に重畳されるが、この期間（Tp）以外には、高次調波がモータ（2）の相電流（iu,iv,iw）に重畳されない。つまり、制御部（50）は、電圧ピークタイミングを除く期間に、高次調波の重畳が行われない期間が含まれるようにインバータ回路（30）の出力電圧を制御する。 FIG. 5 shows the output voltage (v _INV ) of the inverter circuit (30) and its limit value (v _lim ). In FIG. 5 , the period during which the superposition condition is satisfied, i.e., the period during which the output voltage (v _INV ) of the inverter circuit (30) is smaller than the limit value (v _lim ) and the limit value (v _lim ) is greater than ½ (v _MAX /2) of the peak value (v _MAX ), is indicated by the symbol Tp. This period (Tp) corresponds to the vicinity of the voltage peak timing. In the first embodiment, during this period (Tp), high-order harmonics are superimposed on the phase currents (iu, iv, iw) of the motor (2), but during periods other than this period (Tp), high-order harmonics are not superimposed on the phase currents (iu, iv, iw) of the motor (2). In other words, the control unit (50) controls the output voltage of the inverter circuit (30) so that a period during which no superposition of high-order harmonics is performed is included in a period other than the voltage peak timing.

このように、コンデンサ（40）の電圧が比較的低い期間を、高次調波の重畳が行われない期間とすることで、電圧が比較的低い期間において、磁束を弱めるための電流及び電流実効値の増加を抑制できる。 In this way, by setting the period when the voltage of the capacitor (40) is relatively low as a period when superimposition of higher harmonics does not occur, the increase in the current and the effective current value for weakening the magnetic flux can be suppressed during the period when the voltage is relatively low.

また、本実施形態１では、力率の改善を図るように、コンデンサ（40）の容量値が、当該コンデンサ（40）の電圧が、最大値が最小値の２倍以上となるように上記単相交流電源（1）の半周期で脈動するのを許容するように比較的小さく設定され、力率の改善を図るようにインバータ回路（30）の出力電圧を制御するので、最大相電流（imax）がピーク値となるタイミング付近では、コンデンサ（40）の直流電圧が大きい。したがって、高回転領域においても、インバータ回路（30）の出力電圧（v_INV）が、限界値（v_lim）を上回らず、上述のような高次調波の重畳を行うことが可能になる。 In the first embodiment, the capacitance of the capacitor (40) is set to be relatively small so as to allow the voltage of the capacitor (40) to pulsate in a half cycle of the single-phase AC power source (1) so that the maximum value of the voltage is at least twice the minimum value, and the output voltage of the inverter circuit (30) is controlled to improve the power factor, so that the DC voltage of the capacitor (40) is large near the timing when the maximum phase current (imax) reaches its peak value. Therefore, even in the high rotation range, the output voltage (v _INV ) of the inverter circuit (30) does not exceed the limit value (v _lim ), and it becomes possible to superimpose high-order harmonics as described above.

図６は、相電流（i_u, i_w,i_v）の基本波周波数（ω）の成分（基本波）、基本波に５次調波及び７次調波を重畳した合成波、５次調波、及び７次調波の比率を示す。５次調波の振幅は、基本波周波数（ω）の成分の１２．３％、７次調波の振幅は、基本波周波数（ω）の成分の５．１％に設定される。合成波のピーク値は、基本波周波数（ω）の成分のピーク値よりも７．２％低くなる。 6 shows the ratios of the fundamental frequency (ω) component (fundamental wave), the composite wave in which the fifth and seventh harmonics are superimposed on the fundamental wave, the fifth harmonic, and the seventh harmonic of the phase currents ( _iu _, _iw , iv). The amplitude of the fifth harmonic is set to 12.3% of the fundamental frequency (ω) component, and the amplitude of the seventh harmonic is set to 5.1% of the fundamental frequency (ω) component. The peak value of the composite wave is 7.2% lower than the peak value of the fundamental frequency (ω) component.

ここで、モータ（2）のｄ軸電流（i_d）をi_d、ｑ軸電流（i_q）をi_q、基本波周波数（ω）をωとしたとき、モータ（2）の相電流（iu,iv,iw）に５次調波及び７次調波を重畳したときのｄ軸電流（i_d）及びｑ軸電流（i_q）は、図７の式１に示すように表される。また、モータ（2）の相電流（iu,iv,iw）の電流ベクトルをIaとしたとき、電流ベクトルは、図７の式２に示すように表される。 Here, when the d-axis current ( _id ) of motor (2) is _id, the q-axis current ( _iq ) is _iq , and the fundamental frequency (ω) is ω, the d-axis current ( _id ) and the q-axis current ( _iq ) when the 5th and 7th harmonics are superimposed on the phase currents (iu, iv, iw) of motor (2) are expressed as shown in equation 1 in Fig. 7. Furthermore, when the current vector of the phase currents (iu, iv, iw) of motor (2) is Ia, the current vector is expressed as shown in equation 2 in Fig. 7.

図８中、ｗ（６ｎ－１）は、モータ（2）のいずれかの相電流（iu,iv,iw）の（６ｎ－１）次調波を示し、ｗ（６ｎ＋１）は、当該相電流（iu,iv,iw）の（６ｎ＋１）次調波を示す。また、図８中、｜Ｉａ｜は、重畳前相電流の電流ベクトルの振幅（絶対値）を示す。また、図９中、ｗ（６ｎ－１）は、モータ（2）のいずれかの相電流（iu,iv,iw）の（６ｎ－１）次調波の電流ベクトルの振幅(|Ia|)に対する比率を示し、ｗ（６ｎ＋１）は、当該相電流（iu,iv,iw）の（６ｎ＋１）次調波の電流ベクトルの振幅(|Ia|)に対する比率を示す。 In FIG. 8, w(6n-1) indicates the (6n-1)th harmonic of any of the phase currents (iu, iv, iw) of the motor (2), and w(6n+1) indicates the (6n+1)th harmonic of the phase current (iu, iv, iw). Also in FIG. 8, |Ia| indicates the amplitude (absolute value) of the current vector of the pre-superimposed phase current. Also in FIG. 9, w(6n-1) indicates the ratio to the amplitude (|Ia|) of the current vector of the (6n-1)th harmonic of any of the phase currents (iu, iv, iw) of the motor (2), and w(6n+1) indicates the ratio to the amplitude (|Ia|) of the current vector of the (6n+1)th harmonic of the phase current (iu, iv, iw).

図９に示すように、モータ（2）の相電流（iu,iv,iw）に重畳される（６ｎ－１）次調波及び（６ｎ＋１）次調波の振幅は、重畳前相電流の電流ベクトルの振幅(|Ia|)の２０％未満に設定されている。 As shown in FIG. 9, the amplitudes of the (6n-1)th and (6n+1)th harmonics superimposed on the phase currents (iu, iv, iw) of motor (2) are set to less than 20% of the amplitude (|Ia|) of the current vector of the phase current before superimposition.

図１０は、重畳前相電流の電流ベクトルの振幅(|Ia|)に対するモータ（2）の相電流（iu,iv,iw）に重畳される高次調波の電流ベクトルの振幅の比率と、最大相電流（imax）のピーク値の低減率との関係を示す。 Figure 10 shows the relationship between the ratio of the amplitude of the current vector of the higher harmonics superimposed on the phase currents (iu, iv, iw) of the motor (2) to the amplitude (|Ia|) of the current vector of the phase current before superimposition, and the reduction rate of the peak value of the maximum phase current (imax).

同図に示すように、重畳前相電流の電流ベクトルの振幅(|Ia|)に対する高次調波の振幅の比率を、１５％以上２０％未満とすることにより、２０％以上とした場合に比べ、最大相電流（imax）のピーク値の低減率を高くできる。 As shown in the figure, by setting the ratio of the amplitude of the higher harmonics to the amplitude (|Ia|) of the current vector of the pre-superimposition phase current to between 15% and 20%, the reduction rate of the peak value of the maximum phase current (imax) can be increased compared to when it is 20% or more.

また、重畳前相電流の電流ベクトルの振幅(|Ia|)に対する高次調波の振幅の比率を、２０％未満とすることにより、２０％以上とする場合に比べ、高次調波の重畳による損失を低減できる。 In addition, by setting the ratio of the amplitude of the higher harmonics to the amplitude (|Ia|) of the current vector of the pre-superimposed phase current to less than 20%, the loss due to the superimposition of higher harmonics can be reduced compared to when it is 20% or more.

図１１は、高次調波が３次調波を含有していない場合に、高次調波に含まれる５次調波の基本波周波数（ω）の成分に対する位相のずれを＋１８０°、＋１７５°、＋１８５°としたときの高次調波に含まれる５次調波の基本波周波数（ω）の成分に対する位相のずれと、最大相電流（imax）のピーク値の低減率との関係を示す。同図に示すように、５次調波及び７次調波の、基本波周波数（ω）の成分に対する位相のずれを、１８０°とすることにより、最大相電流（imax）のピーク値の低減率を最大にできる。 Figure 11 shows the relationship between the phase shift of the fifth harmonic contained in the higher harmonics from the fundamental frequency (ω) component and the reduction rate of the peak value of the maximum phase current (imax) when the phase shift of the fifth harmonic contained in the higher harmonics from the fundamental frequency (ω) component is set to +180°, +175°, and +185° when the higher harmonics do not contain a third harmonic. As shown in the figure, the reduction rate of the peak value of the maximum phase current (imax) can be maximized by setting the phase shift of the fifth harmonic and the seventh harmonic from the fundamental frequency (ω) component to 180°.

また、５次調波の、基本波周波数（ω）の成分に対する位相のずれを、１７６°～１８４°とすることにより、１７６°よりも小さいか又は１８４°を超える値にした場合に比べ、最大相電流（imax）のピーク値の低減率を大きくできる。 In addition, by setting the phase shift of the fifth harmonic with respect to the fundamental frequency (ω) component to 176° to 184°, the reduction rate of the peak value of the maximum phase current (imax) can be made greater than when the value is less than 176° or exceeds 184°.

また、７次調波の、基本波周波数（ω）の成分に対する位相のずれを、１７６°～１８４°とすることにより、１７６°よりも小さいか又は１８４°を超える値にした場合に比べ、最大相電流（imax）のピーク値の低減率を大きくできる。 In addition, by setting the phase shift of the seventh harmonic relative to the fundamental frequency (ω) component to 176° to 184°, the reduction rate of the peak value of the maximum phase current (imax) can be made greater than when the value is less than 176° or exceeds 184°.

なお、相電流（iu,iv,iw）の基本波周波数（ω）の成分ｉ_ｕ１を以下の式３のように表した場合、相電流（iu,iv,iw）に重畳される５次調波ｉ_ｕ５、及び７次調波ｉ_ｕ７は、以下の式４及び式５に示すように表される。 In addition, when the component _iu1 of the fundamental frequency (ω) of the phase current (iu, iv, iw) is expressed as shown in the following equation 3, the fifth harmonic _iu5 and the seventh harmonic _iu7 superimposed on the phase current (iu, iv, iw) are expressed as shown in the following equations 4 and 5.

ｉ_ｕ１＝Ｉｍｓｉｎ（ωｔ＋ψ_１）・・・（３）
ｉ_ｕ５＝ＩｍＡ_５ｓｉｎ５（ωｔ＋ψ_５＋１８０）・・・（４）
ｉ_ｕ７＝ＩｍＡ_７ｓｉｎ７（ωｔ＋ψ_７＋１８０）・・・（５）
ψ_５及びψ_７は、ψ_１±４°とされる。 i _u1 = Im sin(ωt + ψ ₁ ) ... (3)
i _u5 = _ImA5 sin5(ωt + _ψ5 + 180) ... (4)
i _u7 = _ImA7 sin7 (ωt + _ψ7 + 180) ... (5)
ψ ₅ and ψ ₇ are set to ψ ₁ ±4°.

また、図１２は、電源周波数の２倍の周波数（電源の周期の半周期）で脈動する相電流に（ｎ－１）次調波、具体的には５次調波を重畳させた状態の相電流（iu,iv,iw）の波形を式で示す。図１２の式において、ｉ_ｕ１を基本波周波数（ω）の成分、ｉ_ｕ５を５次調波、ω_ｅを基本波周波数、ω_ｇを電源周波数とする。図１２の式において、５次調波の重畳により相電流（iu,iv,iw）に現れる可能性のある項を四角で囲んで示す。四角で囲んで示される項は、基本波周波数（ω）の奇数倍の周波数の成分（奇数次調波）と、基本波周波数（ω）の奇数倍±電源周波数の２ｍ倍（ｍは自然数）で得られる周波数の成分である。 FIG. 12 shows, in the form of an equation, the waveform of the phase current (iu, iv, iw) in a state where an (n-1)th harmonic, specifically a fifth harmonic, is superimposed on the phase current pulsating at twice the power supply frequency (half the power supply frequency). In the equation in FIG. 12, i _u1 is the fundamental frequency (ω) component, i _u5 is the fifth harmonic, ω _e is the fundamental frequency, and ω _g is the power supply frequency. In the equation in FIG. 12, terms that may appear in the phase current (iu, iv, iw) due to the superimposition of the fifth harmonic are enclosed in a square. The terms enclosed in a square are components of frequencies that are odd multiples of the fundamental frequency (ω) (odd harmonics) and components of frequencies obtained by odd multiples of the fundamental frequency (ω) ±2m times the power supply frequency (m is a natural number).

本実施形態１では、制御部（50）は、高次調波の重畳により、モータ（2）の複数の相電流（i_u, i_w,i_v）の絶対値のうちの最大値である最大相電流（imax）のピーク値を低減する。したがって、モータ（2）の複数の相電流（i_u,i_w, i_v）から、上記基本波周波数（ω）の奇数倍の周波数と、上記基本波周波数（ω）の奇数倍±電源周波数の２ｍ倍（ｍは自然数）で得られる周波数とを除く周波数の成分を合成した相電流の波形を除去後相電流とし、かつ除去後最大相電流を、モータ（2）の複数の相電流（i_u, i_w,i_v）にそれぞれ対応する複数の上記除去後相電流の絶対値のうちの最大値としたとき、最大相電流（imax）のピーク値は、上記除去後最大相電流のピーク値よりも小さくなる。また、除去後相電流の電流ベクトルの振幅に対する相電流（iu,iv,iw）に重畳する高次調波の振幅の比率を、１５％以上２０％未満とするようにしてもよい。 In the first embodiment, the control unit (50) reduces the peak value of the maximum phase current (imax), which is the maximum value among the absolute values of the multiple phase currents ( _iu, _iw, _iv ) of the motor (2), by superimposing the high-order harmonics. Therefore, when the waveform of a phase current obtained by combining frequency components of the multiple phase currents ( _iu, _iw, _iv ) of the motor (2) excluding frequencies that are odd multiples of the fundamental wave frequency (ω) and frequencies obtained by odd multiples of the fundamental wave frequency (ω) ± 2m times the power supply frequency (m is a natural number) is defined as a post-removal phase current, and when the post-removal maximum phase current is defined as the maximum value among the absolute values of the multiple post-removal phase currents respectively corresponding to the multiple phase currents ( _iu, _iw, _iv ) of the motor (2), the peak value of the maximum phase current (imax) becomes smaller than the peak value of the post-removal maximum phase current. In addition, the ratio of the amplitude of the higher harmonics superimposed on the phase currents (iu, iv, iw) to the amplitude of the current vector of the phase currents after removal may be set to be equal to or greater than 15% and less than 20%.

（実施形態１の変形例１）
実施形態１の変形例１では、モータ（2）の相電流（iu,iv,iw）に３次高調波を重畳できるモータ構造、例えばΔ結線が採用され、高次調波が、３次調波を含有する。当該３次調波と、上記基本波周波数（ω）の成分との位相のずれは、－１０°～１０°に設定され、上記高次調波に含まれる５次調波および７次調波の、上記基本波周波数（ω）の成分に対する位相のずれは、－５°～５°に設定される。 (First Modification of First Embodiment)
In the first modification of the first embodiment, a motor structure capable of superimposing a third harmonic on the phase currents (iu, iv, iw) of the motor (2), for example, a delta connection, is adopted, and the higher harmonics include a third harmonic. The phase shift between the third harmonic and the fundamental frequency (ω) component is set to −10° to 10°, and the phase shift between the fifth and seventh harmonics included in the higher harmonics and the fundamental frequency (ω) component is set to −5° to 5°.

図１３は、高次調波に含まれる３次調波の基本波周波数（ω）の成分に対する位相のずれを０°としたときの、高次調波に含まれる５次調波及び７次調波と、最大相電流（imax）のピーク値の低減率との関係を示す。図１４は、高次調波に含まれる３次調波の基本波周波数（ω）の成分に対する位相のずれを－１０°としたときの、図１３相当図である。図１５は、高次調波に含まれる３次調波の基本波周波数（ω）の成分に対する位相のずれを＋１０°としたときの、図１３相当図である。 Figure 13 shows the relationship between the fifth and seventh harmonics included in the higher harmonics and the reduction rate of the peak value of the maximum phase current (imax) when the phase shift of the third harmonic included in the higher harmonics with respect to the fundamental frequency (ω) component is set to 0°. Figure 14 is a diagram equivalent to Figure 13 when the phase shift of the third harmonic included in the higher harmonics with respect to the fundamental frequency (ω) component is set to -10°. Figure 15 is a diagram equivalent to Figure 13 when the phase shift of the third harmonic included in the higher harmonics with respect to the fundamental frequency (ω) component is set to +10°.

図１３～１５を参照すると、３次調波と、基本波周波数（ω）の成分との位相のずれを、－１０°～１０°、上記高次調波に含まれる５次調波および７次調波の、基本波周波数（ω）の成分に対する位相のずれを、－５°～５°とすることにより、最大相電流（imax）のピーク値の低減率を０％よりも大きくできることがわかる。 Referring to Figures 13 to 15, it can be seen that by setting the phase shift between the third harmonic and the fundamental frequency (ω) component to -10° to 10°, and by setting the phase shift between the fifth and seventh harmonics included in the higher harmonics and the fundamental frequency (ω) component to -5° to 5°, the reduction rate of the peak value of the maximum phase current (imax) can be made greater than 0%.

（実施形態１の変形例２）
図１６は、実施形態１の変形例２の図６相当図である。本変形例２では、モータ（2）の相電流（iu,iv,iw）に重畳される高次調波が、（６ｎ±１）（ｎは偶数）次調波をさらに含む。具体的には、高次調波は、５次調波、７次調波、１１次調波、及び１３次調波である。５次調波の振幅は、基本波周波数（ω）の成分の１６．４％、７次調波の振幅は、基本波周波数（ω）の成分の９．７％、１１次調波の振幅は、基本波周波数（ω）の成分の３．４％、１３次調波の振幅は、基本波周波数（ω）の成分の１．６％に設定される。また、ｎが奇数の（６ｎ±１）次調波の基本波周波数（ω）の成分に対する位相のずれは、１７６°～１８４°、ｎが偶数の（６ｎ±１）次調波の基本波周波数（ω）の成分に対する位相のずれは、－６°～＋４°に設定される。 (Modification 2 of the First Embodiment)
Fig. 16 is a diagram of Modification 2 of the first embodiment, which corresponds to Fig. 6. In Modification 2, the higher harmonics superimposed on the phase currents (iu, iv, iw) of the motor (2) further include (6n±1) (n is an even number) harmonics. Specifically, the higher harmonics are the fifth, seventh, eleventh, and thirteenth harmonics. The amplitude of the fifth harmonic is set to 16.4% of the component of the fundamental frequency (ω), the amplitude of the seventh harmonic is set to 9.7% of the component of the fundamental frequency (ω), the amplitude of the eleventh harmonic is set to 3.4% of the component of the fundamental frequency (ω), and the amplitude of the thirteenth harmonic is set to 1.6% of the component of the fundamental frequency (ω). In addition, the phase shift of the (6n±1)th harmonic with n being an odd number relative to the fundamental frequency (ω) component is set to 176° to 184°, and the phase shift of the (6n±1)th harmonic with n being an even number relative to the fundamental frequency (ω) component is set to -6° to +4°.

相電流（iu,iv,iw）の基本波周波数（ω）の成分ｉ_ｕ１を上記式３のように表した場合、相電流（iu,iv,iw）に重畳される１１次調波ｉ_ｕ１１、及び１３次調波ｉ_ｕ１３は、以下の式６及び式７に示すように表される。 When the component _iu1 of the fundamental frequency (ω) of the phase current (iu, iv, iw) is expressed as shown in the above equation 3, the 11th harmonic _iu11 and the 13th harmonic _iu13 superimposed on the phase current (iu, iv, iw) are expressed as shown in the following equations 6 and 7.

ｉ_ｕ１１＝ＩｍＡ_１１ｓｉｎ１１（ωｔ＋ψ_１１）・・・（６）
ｉ_ｕ１３＝ＩｍＡ_１３ｓｉｎ１３（ωｔ＋ψ_１３）・・・（７）
ψ_１１及びψ_１３は、ψ_１±４°とされる。 i _u11 = ImA ₁₁ sin11 (ωt + ψ ₁₁ ) ... (6)
i _u13 = _ImA13 sin13 (ωt + _ψ13 ) ... (7)
ψ ₁₁ and ψ ₁₃ are set to ψ ₁ ±4°.

（実施形態２）
図１７は、実施形態２の図１相当図である。本実施形態２では、電流指令生成部（60）が、速度制御部（51）により算出された第１のｄ軸電流指令値（i_d*）及び第１のｑ軸電流指令値（i_q*）、単相交流電源（1）からコンバータ回路（20）に流れる入力電流（i_in）、単相交流電源（1）の電源電圧の位相角（以下、電源位相（θ_in））、コンデンサ（40）の電圧（V_dc）、モータ（2）のｄ軸電流（i_d）及びｑ軸電流（i_q）に基づいて、第２のｄ軸電流指令値（i_d**）及び第２のｑ軸電流指令値（i_q**）を算出する。 (Embodiment 2)
Fig. 17 is a diagram corresponding to Fig. 1 of embodiment 2. In embodiment 2, a current command generating unit (60) calculates a second d-axis current command value (i _d **) and a second q-axis current command value (i q **) based on the first d-axis current command value (i d *) and the first q-axis current command value (i _q _* ) calculated by the speed control unit (51), an input current (i _in ) flowing from the single-phase AC power supply (1) to the converter circuit (20), a phase angle of a power supply voltage of the single-phase AC power supply (1) (hereinafter, referred to as power supply phase ( _θ _in )), a voltage (V _dc ) of the capacitor (40), and a d-axis current (i _d ) and a q-axis current (i _q ) of the motor (2).

具体的には、電流指令生成部（60）は、実施形態１の第１の乗算部（62）、第２の乗算部（63）、第１の加算部（64）、平方根算出部（65）、第３の乗算部（66）、ピークホールド部（67）、第４の乗算部（68）、及びピーク判定部（69）に代えて、図１８に示すように、第１の二乗算出部（74）、第２の二乗算出部（75）、二乗加算部（76）、電流ベクトル算出部（77）、６ｎ次調波除去部（78）、ピークホールド部（79）、及びピーク判定部（80）を有している。 Specifically, the current command generating unit (60) has a first squaring unit (74), a second squaring unit (75), a square addition unit (76), a current vector calculating unit (77), a 6nth-order harmonic elimination unit (78), a peak hold unit (79), and a peak determination unit (80) as shown in FIG. 18, instead of the first multiplier unit (62), the second multiplier unit (63), the first adder unit (64), the square root calculating unit (65), the third multiplier unit (66), the peak hold unit (67), the fourth multiplier unit (68), and the peak determination unit (69) of the first embodiment.

第１の二乗算出部（74）は、モータ（2）のｄ軸電流（i_d）の２乗を算出する。 The first squaring unit (74) calculates the square of the d-axis current (i _d ) of the motor (2).

第２の二乗算出部（75）は、モータ（2）のｑ軸電流（i_q）の２乗を算出する。 A second squaring unit (75) calculates the square of the q-axis current ( _iq ) of the motor (2).

二乗加算部（76）は、第１及び第２の二乗算出部（74,75）の算出結果を加算する。 The square addition unit (76) adds the calculation results of the first and second square calculation units (74, 75).

電流ベクトル算出部（77）は、二乗加算部（76）の算出結果の平方根を算出し、算出結果を、電流ベクトル（Ia）として出力する。 The current vector calculation unit (77) calculates the square root of the calculation result of the square addition unit (76) and outputs the calculation result as a current vector (Ia).

６ｎ次調波除去部（78）は、電流ベクトル（Ia）から、その６ｎ次調波、すなわち基本波周波数（ω）の６ｎ倍の周波数の成分を除去するフィルタである。６ｎ次調波除去部（78）は、６ｎ次調波の除去後の電流ベクトルを、高次調波の重畳前の電流ベクトル（Iaf）として出力する。 The 6n-th harmonic elimination unit (78) is a filter that removes the 6n-th harmonic, i.e., the component with a frequency 6n times the fundamental frequency (ω), from the current vector (Ia). The 6n-th harmonic elimination unit (78) outputs the current vector after the 6n-th harmonic has been removed as the current vector (Iaf) before the superposition of higher-order harmonics.

ピークホールド部（79）は、６ｎ次調波除去部（78）により出力される高次調波の重畳前の電流ベクトル（Iaf）のピーク値（Ipeak）を保持する。 The peak hold unit (79) holds the peak value (Ipeak) of the current vector (Iaf) before the superposition of the higher harmonics output by the 6n-th harmonic removal unit (78).

ピーク判定部（80）は、６ｎ次調波除去部（78）により出力された重畳前の電流ベクトル（Iaf）が、ピークホールド部（79）により保持されたピーク値（Ipeak）の０．９１５倍よりも大きいという重畳条件が満たされているか否かを判定する。 The peak determination unit (80) determines whether or not the superposition condition is satisfied, that is, the pre-superposition current vector (Iaf) output by the 6n-th harmonic elimination unit (78) is greater than 0.915 times the peak value (Ipeak) held by the peak hold unit (79).

図１９は、モータ（2）の相電流（iu,iv,iw）及びそれらの電流ベクトル（Ia）と、高次調波の重畳前の電流ベクトル（Iaf）とを示す。 Figure 19 shows the phase currents (iu, iv, iw) of the motor (2) and their current vectors (Ia), as well as the current vectors (Iaf) before the superposition of higher-order harmonics.

同図に示すように、制御部（50）による高次調波の重畳は、重畳前の電流ベクトル（Iaf）が、重畳前の電流ベクトル（Iaf）のピーク値（Ipeak）の９１．５％よりも大きい期間だけに行われる。 As shown in the figure, the control unit (50) superimposes higher harmonics only during the period when the current vector (Iaf) before superimposition is greater than 91.5% of the peak value (Ipeak) of the current vector (Iaf) before superimposition.

その他の構成は、実施形態１と同じであるので、同一の構成には同じ符号を付してその詳細な説明を省略する。 The rest of the configuration is the same as in embodiment 1, so the same components are given the same reference numerals and detailed descriptions are omitted.

（実施形態２の変形例）
上記実施形態２では、重畳条件を、重畳前の電流ベクトル（Iaf）が、そのピーク値（Ipeak）の０．９１５倍よりも大きいという条件とした。実施形態２の変形例では、重畳条件を、上記重畳前最大相電流がそのピーク値の９１．５％以上であるという条件とする。したがって、本変形例では、相電流（iu,iv,iw）への高次調波の重畳が、重畳前最大相電流がピーク値となる電流ピークタイミング付近に行われる。また、相電流（iu,iv,iw）への高次調波の重畳は、重畳前最大相電流がピーク値の７５％以上である期間の一部に行われる。つまり、制御部（50）は、電流ピークタイミングを除く期間に、高次調波の重畳が行われない期間が含まれるようにインバータ回路（30）の出力電圧を制御できる。 (Modification of the second embodiment)
In the second embodiment, the condition for superimposition is that the current vector (Iaf) before superimposition is greater than 0.915 times its peak value (Ipeak). In a modification of the second embodiment, the condition for superimposition is that the maximum phase current before superimposition is 91.5% or more of its peak value. Thus, in this modification, the high-order harmonics are superimposed on the phase currents (iu, iv, iw) near the current peak timing when the maximum phase current before superimposition reaches its peak value. Moreover, the high-order harmonics are superimposed on the phase currents (iu, iv, iw) during a part of the period when the maximum phase current before superimposition is 75% or more of its peak value. In other words, the control unit (50) can control the output voltage of the inverter circuit (30) so that a period excluding the current peak timing includes a period when the high-order harmonics are not superimposed.

本変形例では、図２０に示すように、重畳前最大相電流が、そのピーク値の９１．５％以上である期間にのみ、制御部（50）は、相電流（iu,iv,iw）に高次調波を重畳する。これにより、重畳後の最大相電流のピーク値は、重畳前最大相電流のピーク値に比べて低減している。 In this modification, as shown in FIG. 20, the control unit (50) superimposes higher harmonics on the phase currents (iu, iv, iw) only during a period in which the maximum phase current before superimposition is equal to or greater than 91.5% of its peak value. As a result, the peak value of the maximum phase current after superimposition is reduced compared to the peak value of the maximum phase current before superimposition.

なお、本変形例では、重畳条件を、上記重畳前最大相電流がそのピーク値の９１．５％以上であるという条件としたが、上記重畳前最大相電流がそのピーク値の７５％以上であるという条件としてもよい。 In this modified example, the superposition condition is that the maximum phase current before superposition is 91.5% or more of its peak value, but the condition may be that the maximum phase current before superposition is 75% or more of its peak value.

また、重畳条件を、上記除去後最大相電流がピーク値の９１．５％以上であるという条件、又は上記除去後最大相電流がピーク値の７５％以上であるという条件としてもよい。これにより、相電流（iu,iv,iw）への高次調波の重畳を、上記除去後最大相電流がピーク値となる電流ピークタイミング付近に行える。また、相電流（iu,iv,iw）への高次調波の重畳を、除去後最大相電流がピーク値の７５％以上である期間の一部に行える。 The superposition condition may also be a condition that the maximum phase current after removal is 91.5% or more of the peak value, or a condition that the maximum phase current after removal is 75% or more of the peak value. This allows the superposition of high-order harmonics onto the phase currents (iu, iv, iw) near the current peak timing when the maximum phase current after removal is at its peak value. Also, the superposition of high-order harmonics onto the phase currents (iu, iv, iw) can be performed during a portion of the period when the maximum phase current after removal is 75% or more of the peak value.

（実施形態３）
図２１は、実施形態３の図２相当図である。本実施形態３では、電流指令生成部（60）が、速度制御部（51）により算出された第１のｄ軸電流指令値（i_d*）及び第１のｑ軸電流指令値（i_q*）、単相交流電源（1）からコンバータ回路（20）に流れる入力電流（i_in）、単相交流電源（1）の電源電圧の位相角（以下、電源位相（θ_in））に基づいて、第２のｄ軸電流指令値（i_d**）及び第２のｑ軸電流指令値（i_q**）を算出する。 (Embodiment 3)
Fig. 21 is a diagram corresponding to Fig. 2 of embodiment 3. In embodiment 3, a current command generating unit (60) calculates a second d-axis current command value (i _d **) and a second q-axis current command value (i q **) based on the first d-axis current command value (i d *) and the first q-axis current command value (i _q *) calculated by the speed control unit (51), the input current (i _in ) flowing from the single-phase AC power supply (1) to the converter circuit ( ₂₀ ), and the phase angle of the power supply voltage of the single-phase AC power supply (1) (hereinafter, power supply phase ( _θ _in )).

具体的には、本実施形態３では、電流指令生成部（60）が、実施形態１の６ｎ次調波指令生成部（61）、第１の乗算部（62）、第２の乗算部（63）、第１の加算部（64）、平方根算出部（65）、第３の乗算部（66）、ピークホールド部（67）、第４の乗算部（68）、ピーク判定部（69）、及び選択部（70）を有していない。本実施形態３では、電流指令生成部（60）が、これらに代えて、ハイパスフィルタ（81）、フーリエ変換部（82）、超過量算出部（83）、ゲイン乗算部（84）、リミッタ（85）、低減割合算出部（86）、５次調波乗算部（87）、７次調波乗算部（88）及び６ｎ次調波指令生成部（89）を有している。 Specifically, in the third embodiment, the current command generating unit (60) does not have the 6n-th harmonic command generating unit (61), the first multiplier (62), the second multiplier (63), the first adder (64), the square root calculation unit (65), the third multiplier (66), the peak hold unit (67), the fourth multiplier (68), the peak determination unit (69), and the selection unit (70) of the first embodiment. In the third embodiment, the current command generating unit (60) has, instead, a high-pass filter (81), a Fourier transform unit (82), an excess amount calculation unit (83), a gain multiplier (84), a limiter (85), a reduction ratio calculation unit (86), a fifth harmonic multiplier (87), a seventh harmonic multiplier (88), and a 6n-th harmonic command generating unit (89).

ハイパスフィルタ（81）は、単相交流電源（1）からの入力電流（i_in）の直流成分を除去し、高周波数成分を出力する。 The high-pass filter (81) removes the DC component of the input current (i _in ) from the single-phase AC power supply (1) and outputs the high-frequency component.

フーリエ変換部（82）は、ハイパスフィルタ（81）の出力に対し、フーリエ変換を行うことで、６ｎ次成分（i_in6）を抽出する。 The Fourier transform section (82) performs a Fourier transform on the output of the high-pass filter (81) to extract a 6n-th order component (i _in6 ).

超過量算出部（83）は、フーリエ変換部（82）により抽出された６ｎ次成分（i_in6）から、所定の６ｎ次入力電流閾値（i_{in6_th}）を減算する。 The excess amount calculation section (83) subtracts a predetermined 6nth-order input current threshold value (i _{in6_th} ) from the 6nth-order component (i _in6 ) extracted by the Fourier transform section ( 82 ).

ゲイン乗算部（84）は、超過量算出部（83）の減算結果に、ゲイン（K_p）を乗算する。 The gain multiplication section (84) multiplies the result of the subtraction by the excess amount calculation section (83) by a gain (K _p ).

リミッタ（85）は、ゲイン乗算部（84）の出力が１を超える場合には、１を出力する一方、ゲイン乗算部（84）の出力が１を超えない場合には、ゲイン乗算部（84）の出力をそのまま出力する。 The limiter (85) outputs 1 when the output of the gain multiplication unit (84) exceeds 1, and outputs the output of the gain multiplication unit (84) as is when the output of the gain multiplication unit (84) does not exceed 1.

低減割合算出部（86）は、１からリミッタ（85）の出力を減算することにより、低減割合を算出する。 The reduction ratio calculation unit (86) calculates the reduction ratio by subtracting the output of the limiter (85) from 1.

５次調波乗算部（87）は、５次調波の振幅（A₅）に、低減割合算出部（86）により算出された低減割合を乗算することにより、振幅（A₅’）を算出する。元の５次調波の振幅（A₅）は、第１のｄ軸電流指令値（i_d*）及び第１のｑ軸電流指令値（i_q*）に基づいて算出できる。 The fifth harmonic multiplier (87) calculates the amplitude (A5') by multiplying the amplitude ( _A5 ) of the fifth harmonic by the reduction rate calculated by the reduction rate calculation unit (86). _The original amplitude ( _A5 ) of the fifth harmonic can be calculated based on the first d-axis current command value ( _id *) and the first q-axis current command value ( _iq *).

７次調波乗算部（88）は、７次調波の振幅（A₇）に、低減割合算出部（86）により算出された低減割合を乗算することにより、振幅（A₇’）を算出する。元の７次調波の振幅（A₇）は、第１のｄ軸電流指令値（i_d*）及び第１のｑ軸電流指令値（i_q*）に基づいて算出できる。 The seventh harmonic multiplier (88) calculates the amplitude (A7') by multiplying the amplitude ( _A7 ₎ of the seventh harmonic by the reduction rate calculated by the reduction rate calculation unit (86). The original amplitude ( _A7 ) of the seventh harmonic can be calculated based on the first d-axis current command value ( _id *) and the first q-axis current command value ( _iq *).

６ｎ次調波指令生成部（89）は、５次調波の振幅が、５次調波乗算部（87）により算出した振幅（A₅’）となり、７次調波の振幅が、７次調波乗算部（88）により算出した振幅（A₇’）となるように、６ｎ次調波（ｎは自然数）を生成する。 The 6nth harmonic command generating unit (89) generates a 6nth harmonic (n is a natural number) so that the amplitude of the 5th harmonic becomes the amplitude ( _A5 ') calculated by the 5th harmonic multiplier unit (87) and the amplitude of the 7th harmonic becomes the amplitude ( _A7 ') calculated by the 7th harmonic multiplier unit (88).

このように、本実施形態３では、制御部（50）が、相電流（iu,iv,iw）に重畳する高次調波の振幅を、単相交流電源（1）からコンバータ回路（20）に流れる入力電流に基づいて制御する。 In this manner, in the third embodiment, the control unit (50) controls the amplitude of the higher harmonics superimposed on the phase currents (iu, iv, iw) based on the input current flowing from the single-phase AC power source (1) to the converter circuit (20).

（実施形態３の変形例）
なお、上記実施形態３では、制御部（50）が、相電流（iu,iv,iw）に重畳する高次調波の振幅を、単相交流電源（1）からコンバータ回路（20）に流れる入力電流（i_in）に基づいて制御した。しかし、制御部（50）が、相電流（iu,iv,iw）に重畳する高次調波の振幅を、コンデンサ（40）の電圧（V_dc）、インバータ回路（30）の入力電流（I_dc）、又はインバータ回路（30）の出力電力に基づいて制御するようにしてもよい。また、制御部（50）が、相電流（iu,iv,iw）に重畳する高次調波の振幅を、単相交流電源（1）からコンバータ回路（20）に流れる入力電流（i_in）、コンデンサ（40）の電圧（V_dc）、インバータ回路（30）の入力電流（I_dc）、及びインバータ回路（30）の出力電力のうちの２つ以上に基づいて制御するようにしてもよい。 (Modification of the third embodiment)
In the third embodiment, the control unit (50) controls the amplitude of the high-order harmonics superimposed on the phase currents (iu, iv, iw) based on the input current (i _in ) flowing from the single-phase AC power supply (1) to the converter circuit (20). However, the control unit (50) may control the amplitude of the high-order harmonics superimposed on the phase currents (iu, iv, iw) based on the voltage (V _dc ) of the capacitor (40), the input current (I _dc ) of the inverter circuit (30), or the output power of the inverter circuit (30). The control unit (50) may control the amplitude of the high-order harmonics superimposed on the phase currents (iu, iv, iw) based on two or more of the input current (i _in ) flowing from the single-phase AC power supply (1) to the converter circuit (20), the voltage (V _dc ) of the capacitor (40), the input current (I _dc ) of the inverter circuit (30), and the output power of the inverter circuit (30).

また、制御部（50）が、相電流（iu,iv,iw）に重畳する高次調波の位相を、単相交流電源（1）からコンバータ回路（20）に流れる入力電流（i_in）、コンデンサ（40）の電圧（V_dc）、インバータ回路（30）の入力電流（I_dc）、及びインバータ回路（30）の出力電力のうちの２つ以上に基づいて制御するようにしてもよい。 In addition, the control unit (50) may be configured to control the phase of the higher harmonics superimposed on the phase currents (iu, iv, iw) based on two or more of the input current (i _in ) flowing from the single-phase AC power source (1) to the converter circuit (20), the voltage (V _dc ) of the capacitor (40), the input current (I _dc ) of the inverter circuit (30), and the output power of the inverter circuit (30).

なお、上記実施形態１～３及びそれらの変形例では、インバータ回路（30）として、６つのスイッチング素子（31a,32a,33a,34a,35a,36a）を有するものを使用したが、６つ以外の複数のスイッチング素子（31a,32a,33a,34a,35a,36a）を有するものを使用してもよい。 In the above-mentioned first to third embodiments and their modified examples, an inverter circuit (30) having six switching elements (31a, 32a, 33a, 34a, 35a, 36a) is used, but an inverter circuit having a number of switching elements other than six (31a, 32a, 33a, 34a, 35a, 36a) may also be used.

また、上記実施形態１～３及びそれらの変形例では、高次調波を、基本波周波数に対する（６ｎ＋１）次調波（ｎは自然数）及び（６ｎ－１）次調波（ｎは自然数）としたが、（６ｎ＋１）次調波（ｎは自然数）及び（６ｎ－１）次調波（ｎは自然数）のうちの一方のみとしてもよい。 In addition, in the above embodiments 1 to 3 and their modified examples, the higher harmonics are the (6n+1)th harmonic (n is a natural number) and the (6n-1)th harmonic (n is a natural number) of the fundamental frequency, but it may be only one of the (6n+1)th harmonic (n is a natural number) and the (6n-1)th harmonic (n is a natural number).

以上、実施形態を説明したが、特許請求の範囲の趣旨及び範囲から逸脱することなく、形態や詳細の多様な変更が可能なことが理解されるであろう。また、以上の実施形態及び変形例は、本開示の対象の機能を損なわない限り、適宜組み合わせたり、置換したりしてもよい。 Although the embodiments have been described above, it will be understood that various modifications of form and details are possible without departing from the spirit and scope of the claims. Furthermore, the above embodiments and modifications may be combined or substituted as appropriate as long as the functionality of the subject matter of this disclosure is not impaired.

本開示は、モータに電力を供給する電力変換装置として有用である。 This disclosure is useful as a power conversion device that supplies power to a motor.

１単相交流電源
２モータ
１０電力変換装置
２０コンバータ回路
３０インバータ回路
３１ａ，３２ａ，３３ａ，３４ａ，３５ａ，３６ａスイッチング素子
４０コンデンサ
５０制御部
ω 基本波周波数
imax 最大相電流
i_in 入力電流
V_dc 電圧
I_dc 入力電流
iu,iv,iw 相電流
|Ia| 電流ベクトルの振幅 1 Single-phase AC power source 2 Motor 10 Power conversion device 20 Converter circuit 30 Inverter circuits 31a, 32a, 33a, 34a, 35a, 36a Switching element 40 Capacitor 50 Control unit ω Fundamental frequency
imax Maximum phase current
i _in input current
V _dc voltage
I _dc input current
iu, iv, iw phase current
|Ia| Amplitude of the current vector

Claims

A power conversion device (10) that supplies power to a motor (2),
a converter circuit (20) that rectifies an AC voltage supplied from a single-phase AC power source (1);
an inverter circuit (30) including a plurality of switching elements (31a, 32a, 33a, 34a, 35a, 36a) for converting a direct current output by the converter circuit (20) into an alternating current by operation of the plurality of switching elements (31a, 32a, 33a, 34a, 35a, 36a) and supplying the alternating current to the motor (2);
a capacitor (40) connected between input nodes of the inverter circuit (30);
a control unit (50) that controls an output voltage of the inverter circuit (30) by controlling the plurality of switching elements (31a, 32a, 33a, 34a, 35a, 36a) so as to reduce a peak value of a maximum phase current (imax), which is a maximum value among absolute values of a plurality of phase currents (iu, iv, iw) of the motor (2), by superimposing a high-order harmonic when an electrical angular frequency of the motor (2) is set to a fundamental frequency (ω) around a voltage peak timing when the voltage of the capacitor (40) reaches a peak value,
a capacitance value of the capacitor (40) is set to allow a voltage of the capacitor (40) to pulsate with a half cycle of the single-phase AC power source (1) so that a maximum value of the voltage of the capacitor (40) is at least twice a minimum value.

In the power conversion device according to claim 1, the higher harmonics are
A power conversion device characterized in that the frequency is an odd-order harmonic of the fundamental frequency (ω).

In the power conversion device according to claim 2, the higher harmonics are
A power conversion device characterized in that the harmonic is at least one of a (6n+1)th harmonic (n is a natural number) and a (6n-1)th harmonic (n is a natural number) of the fundamental frequency (ω).

In the power conversion device according to any one of claims 1 to 3,
The control unit (50)
The power conversion device is characterized in that the output voltage of the inverter circuit (30) is controlled so that a period other than the voltage peak timing includes a period during which the superposition is not performed.

In the power conversion device according to any one of claims 1 to 3, the control unit (50)
The waveform of the phase current obtained by removing the high-order harmonics from the phase current (iu, iv, iw) of the motor (2) is defined as a pre-superposition phase current,
and when the maximum pre-superimposition phase current is set to the maximum value among the absolute values of the plurality of pre-superimposition phase currents respectively corresponding to the plurality of phase currents (iu, iv, iw) of the motor (2),
a power conversion device, characterized in that an output voltage of the inverter circuit (30) is controlled so that a peak value of the maximum phase current (imax) is made smaller than a peak value of the maximum phase current before superposition.

6. The power conversion device according to claim 5,
The superposition by the control unit (50) is performed at least near a current peak timing at which the maximum phase current before superposition reaches a peak value,
A power conversion device, characterized in that a period excluding the current peak timing includes a period during which the superposition is not performed.

6. The power conversion device according to claim 5,
The power conversion device, wherein the superposition by the control unit (50) is performed during at least a part of a period during which the maximum phase current before superposition is 75% or more of a peak value.

6. The power conversion device according to claim 5,
The above higher harmonics are
At least one odd harmonic of the fundamental frequency (ω),
A power conversion device characterized in that the amplitude of the higher harmonics is less than 20% of the amplitude (|Ia|) of the current vector of the pre-superimposition phase current.

In the power conversion device according to any one of claims 1 to 3, the control unit (50)
a phase current waveform obtained by combining frequency components excluding an odd multiple of the fundamental frequency (ω) and a frequency obtained by an odd multiple of the fundamental frequency (ω) ±2m times the power supply frequency (m is a natural number) from the multiple phase currents (iu, iv, iw) of the motor (2) is defined as a phase current after removal;
and the maximum phase current after removal is set to the maximum value among the absolute values of the multiple phase currents after removal corresponding to the multiple phase currents (iu, iv, iw) of the motor (2),
a power conversion device, characterized in that an output voltage of the inverter circuit (30) is controlled so that a peak value of the maximum phase current (imax) is smaller than a peak value of the maximum phase current after removal.

10. The power converter according to claim 9,
The superposition by the control unit (50) is performed at least near a current peak timing at which the maximum phase current after the removal reaches a peak value,
A power conversion device, characterized in that a period excluding the current peak timing includes a period during which the superposition is not performed.

10. The power converter according to claim 9,
The power conversion device, wherein the superposition by the control unit (50) is performed during at least a part of a period during which the post-removal maximum phase current is 75% or more of a peak value.

10. The power converter according to claim 9,
The above higher harmonics are
These are odd harmonics of the fundamental frequency (ω),
A power conversion device, characterized in that the amplitude of the higher harmonics is less than 20% of the amplitude of a current vector of the phase current after the removal.

3. The power conversion device according to claim 2,
The phase shift between the higher harmonics and the fundamental frequency (ω) component is
When the higher harmonics include a third harmonic,
the phase shift between the third harmonic and the fundamental frequency (ω) component is −10° to 10°, and the phase shift between the fifth and seventh harmonics included in the higher harmonics and the fundamental frequency (ω) component is −5° to 5°;
When the higher harmonics do not include the third harmonic,
A power conversion device characterized in that the phase shift of the fifth harmonic and the seventh harmonic included in the higher harmonics with respect to the fundamental frequency (ω) component is 176° to 184°.

2. The power conversion device according to claim 1,
The control unit (50)
A power conversion device characterized in that at least one of the amplitude and phase of the higher harmonics is controlled based on at least one of the input current (i _in ) flowing from the single-phase AC power source (1) to the converter circuit (20), the voltage (V _dc ) of the capacitor (40), the input current (I _dc ) of the inverter circuit (30), and the output power of the inverter circuit (30).

A power conversion device that supplies power to a motor (2),
A converter circuit (20) that rectifies an AC voltage supplied from a single-phase AC power source (1);
an inverter circuit (30) including a plurality of switching elements (31a, 32a, 33a, 34a, 35a, 36a) for converting a direct current output by the converter circuit (20) into an alternating current by operation of the plurality of switching elements (31a, 32a, 33a, 34a, 35a, 36a) and supplying the alternating current to the motor (2);
a capacitor (40) connected between input nodes of the inverter circuit (30);
a control unit (50) that controls an output voltage of the inverter circuit (30) so as to reduce a peak value of the maximum phase current (imax) by controlling the plurality of switching elements (31a, 32a, 33a, 34a, 35a, 36a) so as to superimpose a high-order harmonic on the fundamental frequency (ω) when an electrical angular frequency of the motor (2) is set to a fundamental frequency (ω) and a maximum phase current (imax) is set to a maximum value among absolute values of a plurality of phase currents (iu, iv, iw) of the motor (2);
a capacitance value of the capacitor (40) is set to allow a voltage of the capacitor (40) to pulsate with a half cycle of the single-phase AC power source (1) so that the maximum value of the voltage of the capacitor (40) is at least twice the minimum value;
The above higher harmonics are
A power conversion device characterized in that the frequency is an odd-order harmonic of the fundamental frequency (ω).