JP7502565B2 - Ｍｍｖｄシグナリングの改善 - Google Patents

Description

参照による援用
本出願は、2021年8月16日に出願された米国仮特許出願第63/233,490号「Merge with Motion Vector Difference Signaling Improvement」の優先権の利益を主張する、2022年8月15日に出願された米国特許出願第17/888,193号「MMVD SIGNALING IMPROVEMENT」の優先権の利益を主張する。先行出願の開示は、その全体が参照により本明細書に組み込まれる。

本開示は、一般に、ビデオコーディングに関連する実施形態を説明する。

本明細書で提供される背景技術の説明は、本開示のコンテキストを一般的に提示することを目的としている。ここに記名された発明者らの研究は、その研究がこの背景技術の項に記載されている限りにおいて、それ以外に出願時において先行技術には入らない可能性のある説明の態様と共に、明示的にも暗示的にも、本開示に対する先行技術としては認められない

非圧縮デジタル画像および／またはビデオは一連のピクチャを含むことができ、各ピクチャは、例えば、1920×1080の輝度サンプルおよび関連するクロミナンスサンプルの空間次元を有する。一連のピクチャは、例えば毎秒60ピクチャまたは60Hzの固定または可変のピクチャレート（非公式にはフレームレートとしても知られる）を有することができる。非圧縮画像および／またはビデオは、特定のビットレート要件を有する。例えば、サンプルあたり8ビットの1080p60 4：2：0ビデオ（60Hzのフレームレートで1920×1080の輝度サンプル解像度）は、1.5Gbit／sに近い帯域幅を必要とする。1時間分のそのようなビデオは、600GByteを超える記憶空間を必要とする。

画像および／またはビデオのコーディングおよびデコーディングの1つの目的は、圧縮による入力画像および／またはビデオ信号の冗長性の低減でありうる。圧縮は、前述の帯域幅および／または記憶空間要件を、場合によっては2桁以上低減させるのに役立ちうる。本明細書の説明は、説明例としてビデオエンコーディング／デコーディングを使用するが、同じ技術を、本開示の趣旨から逸脱することなく、同様のやり方で画像のエンコーディング／デコーディングに適用することができる。可逆圧縮と非可逆圧縮の両方、およびそれらの組み合わせを使用することができる。可逆圧縮とは、原信号の正確なコピーを圧縮された原信号から再構成することができる技術を指す。非可逆圧縮を使用する場合、再構成された信号は原信号と同一ではない場合もあるが、原信号と再構成された信号との間の歪みは、再構成された信号を意図された用途に役立てるのに十分なほど小さい。ビデオの場合、非可逆圧縮が広く採用されている。耐容できる歪みの量は用途に依存し、例えば、特定の消費者ストリーミング用途のユーザは、テレビ配信用途のユーザよりも高い歪みを容認しうる。達成可能な圧縮比は、許容できる／耐容できる歪みが高いほど高い圧縮比を得ることができること、を反映することができる。

ビデオエンコーダおよびビデオデコーダは、例えば、動き補償、変換処理、およびエントロピーコーディングを含む、いくつかの広範なカテゴリからの技術を利用することができる。

ビデオコーデック技術は、イントラコーディングとして知られる技術を含むことができる。イントラコーディングでは、サンプル値は、以前に再構成された参照ピクチャからのサンプルまたは他のデータを参照せずに表される。一部のビデオコーデックでは、ピクチャはサンプルのブロックに、空間的に細分される。サンプルのすべてのブロックがイントラモードでコーディングされる場合、そのピクチャはイントラピクチャでありうる。イントラピクチャおよび独立したデコーダリフレッシュピクチャなどのそれらの派生物を、デコーダ状態をリセットするために使用することができ、したがって、コーディングされたビデオビットストリームおよびビデオセッション内の最初のピクチャとして、または静止画像として使用することができる。イントラブロックのサンプルを変換させることができ、変換係数を、エントロピーコーディングの前に量子化することができる。イントラ予測は、変換前領域におけるサンプル値を最小化する技術でありうる。場合によっては、変換後のDC値が小さいほど、およびAC係数が小さいほど、エントロピーコーディング後のブロックを表すために所与の量子化ステップサイズで必要とされるビット数が少なくなる。

例えば、MPEG-2生成コーディング技術で使用される従来のイントラコーディングは、イントラ予測を使用しない。しかしながら、いくつかのより新しいビデオ圧縮技術は、例えば、データブロックのエンコードおよび／またはデコード中に取得された周囲のサンプルデータおよび／またはメタデータに基づいて予測を実行しようと試みる技術を含む。そのような技術を、これ以降、「イントラ予測」技術と呼ぶ。少なくともいくつかの場合に、イントラ予測は再構成中のカレントピクチャからの参照データのみを使用し、参照ピクチャからは使用しないことに留意されたい。

多くの異なる形態のイントラ予測がありうる。そのような技術のうちの2つ以上を所与のビデオコーディング技術において使用できる場合、使用中の特定の技術を、特定の技術を使用する特定のイントラ予測モードとしてコーディングすることができる。特定の場合には、イントラ予測モードはサブモードおよび／またはパラメータを有することができ、サブモードおよび／またはパラメータを、個別にコーディングするか、または使用される予測モードを定義するモードコードワードに含めることができる。所与のモード、サブモード、および／またはパラメータの組み合わせにどのコードワードを使用するかは、イントラ予測を介したコーディング効率向上に影響を与える可能性があり、そのため、コードワードをビットストリームに変換するために使用されるエントロピーコーディング技術も影響を与える可能性がある。

イントラ予測の特定のモードは、H.264で導入され、H.265において改良され、共同探索モデル（JEM）、多用途ビデオコーディング（VVC）、およびベンチマークセット（BMS）などのより新しいコーディング技術においてさらに改良された。すでに利用可能なサンプルに属する隣接サンプル値を使用して予測子ブロックを形成することができる。隣接サンプルのサンプル値は、方向に従って予測子ブロックにコピーされる。使用中の方向への参照は、ビットストリームにおいてコーディングすることができ、またはそれ自体が予測されうる。

図1Aを参照すると、右下に描かれているのは、H.265で定義された（35個のイントラモードのうちの33個の角度モードに対応する）33個の可能な予測子方向から知られる9つの予測子方向のサブセットである。矢印が集中する点（101）は、予測されているサンプルを表す。矢印は、サンプルが予測されている方向を表す。例えば、矢印（102）は、サンプル（101）が、1つまたは複数のサンプルから右上へ、水平から45度の角度で予測されることを示している。同様に、矢印（103）は、サンプル（101）が、1つまたは複数のサンプルからサンプル（101）の左下へ、水平から22.5度の角度で予測されることを示している。

さらに図1Aを参照すると、左上に、（太い破線によって示された）4×4サンプルの正方形ブロック（104）が描かれている正方形ブロック（104）は16サンプルを含み、「S」、そのY次元の位置（例えば、行インデックス）、およびそのX次元の位置（例えば、列インデックス）で各々ラベル付けされている。例えば、サンプルS21は、Y次元で（上から）2番目のサンプルであり、X次元で（左から）1番目のサンプルである。同様に、サンプルS44は、Y次元とX次元の両方でブロック（104）内で4番目のサンプルである。ブロックはサイズが4×4サンプルなので、S44は右下にある。同様の番号付け方式に従う参照サンプルがさらに示されている。参照サンプルは、R、ブロック（104）に対するそのY位置（例えば、行インデックス）、およびX位置（列インデックス）でラベル付けされている。H.264とH.265の両方において、予測サンプルは再構成中のブロックに隣接しており、したがって、負の値が使用される必要はない。

イントラピクチャ予測は、シグナリングされた予測方向によって示される隣接サンプルから参照サンプル値をコピーすることによって機能することができる。例えば、コーディングされたビデオビットストリームは、このブロックについて、矢印（102）と一致する予測方向を示すシグナリングを含む、すなわち、サンプルはサンプルから右上へ、水平から45度の角度で予測されると仮定する。その場合、サンプルS41、S32、S23、S14が、同じ参照サンプルR05から予測される。次いで、サンプルS44が、参照サンプルR08から予測される。

特定の場合には、特に方向が45度で均等に割り切れないときは、参照サンプルを計算するために、複数の参照サンプルの値が、例えば補間によって組み合わされてもよい。

可能な方向の数は、ビデオコーディング技術が発展するにつれて増加している。H.264（2003年）では、9つの異なる方向を表すことができた。これが、H.265（2013年）では33に増加した。現在、JEM／VVC／BMSは、最大65個の方向をサポートすることができる。最も可能性が高い方向を識別するために実験が行われており、エントロピーコーディングの特定の技術は、それらの可能性が高い方向を少数のビットで表すために使用され、可能性が低い方向に関しては一定のペナルティを受け入れる。さらに、方向自体を、隣接する、すでにデコードされたブロックで使用された隣接する方向から予測することができる場合もある。

図1Bは、時間の経過と共に増加する予測方向の数を示すために、JEMによる65個のイントラ予測方向を描いた概略図（110）を示している。

コーディングされたビデオビットストリーム内の方向を表すイントラ予測方向ビットのマッピングは、ビデオコーディング技術によって異なりうる。そのようなマッピングは、単純な直接マッピングから、コードワード、最確モードを含む複雑な適応方式、および同様の技術まで及びうる。ただし、ほとんどの場合、ビデオコンテンツ内で特定の他の方向よりも統計的に発生する可能性が低い特定の方向が存在しうる。ビデオ圧縮の目的は冗長性の低減であるので、それらの可能性が低い方向は、うまく機能するビデオコーディング技術では、可能性が高い方向よりも多いビット数で表される。

画像および／またはビデオのコーディングおよびデコーディングは、動き補償を伴うインターピクチャ予測を使用して実行することができる。動き補償は、非可逆圧縮技術でありえ、以前に再構成されたピクチャまたはその一部（参照ピクチャ）からのサンプルデータのブロックが、動きベクトル（以降、MV）によって示された方向に空間的にシフトされた後に、新しく再構成されるピクチャまたはピクチャの一部の予測に使用される技術に関連しうる。場合によっては、参照ピクチャは現在再構成中のピクチャと同じでありうる。MVは、2つの次元XおよびY、または3つの次元を有することができ、第3の次元は、使用中の参照ピクチャの指示である（後者は、間接的に時間次元でありうる）。

いくつかのビデオ圧縮技術では、サンプルデータの特定のエリアに適用可能なMVを、他のMVから、例えば、再構成中のエリアに空間的に隣接し、デコード順でそのMVに先行するサンプルデータの他のエリアに関連するMVから予測することができる。そうすることにより、MVのコーディングに必要なデータの量を大幅に削減することができ、それによって冗長性が排除され、圧縮率が増加する。MV予測が効果的に機能することができるのは、例えば、（自然なビデオとして知られている）カメラから導出された入力ビデオ信号をコーディングするときに、単一のMVが適用可能なエリアよりも大きいエリアが同様の方向に移動し、したがってそのエリアを、場合によっては、隣接エリアのMVから導出された同様の動きベクトルを使用して予測することができる統計的尤度があるからである。その結果、所与のエリアについて検出されたMVが周囲のMVから予測されたMVと同様かまたは同じになり、それを、エントロピーコーディング後に、MVを直接コーディングした場合に使用されるはずのビット数より少ないビット数で表すことができる。場合によっては、MV予測は、原信号（すなわち、サンプルストリーム）から導出された信号（すなわち、MV）の可逆圧縮の一例となりうる。他の場合、MV予測自体は、例えば、いくつかの周囲のMVから予測子を計算するときの丸め誤差のために、非可逆でありうる。

様々なMV予測メカニズムが、H.265／HEVC（ITU-T Rec. H.265、「High Efficiency Video Coding」、2016年12月）に記載されている。H.265が提供する多くのMV予測メカニズムのうち、図2を参照して説明するのは、以降「空間マージ」と呼ぶ技術である。

図2を参照すると、カレントブロック（201）は、動き探索プロセス中にエンコーダによって、空間的にシフトされた同じサイズの以前のブロックから予測可能であることが発見されているサンプルを含む。そのMVを直接コーディングする代わりに、MVを、A0、A1、およびB0、B1、B2（それぞれ、202～206）と表記された5つの周囲のサンプルのいずれか1つと関連付けられたMVを使用して、1つまたは複数の参照ピクチャと関連付けられたメタデータから、例えば、（デコード順に）最新の参照ピクチャから導出することができるH.265では、MV予測は、隣接ブロックが使用している同じ参照ピクチャからの予測子を使用することができる。

本開示の態様は、ビデオエンコーディングおよびデコーディングのための方法および装置を提供する。いくつかの例では、ビデオデコーディングのための装置は処理回路を含む。処理回路は、コーディングされたビデオビットストリームから、カレントピクチャ内の複数のブロックの予測情報を受け取るように構成される。処理回路は、予測情報に基づき、デコーダ側動きベクトル精密化（decoder-side motion vector refinement（DMVR））モードまたは双方向オプティカルフロー（bi-directional optical flow（BDOF））モードの少なくとも一方が複数のブロックに対して許容されているかどうかを判定する。DMVRモードまたはBDOFモードの少なくとも一方が複数のブロックに対して許容されているという判定に応答して、処理回路は、複数の動きベクトル差分によるマージ（merge with motion vector difference（MMVD））マージフラグが複数のブロックに対して偽と推測されると判定する。複数のMMVDマージフラグは、それぞれ、MMVDモードが複数のブロックに対して適用されるかどうかを示す。複数のMMVDマージフラグが複数のブロックに対して偽と推測されるという判定に応答して、処理回路は、MMVDモードを適用せずに複数のブロック内の各ブロックを再構成する。

一実施形態では、予測情報は、DMVRモードまたはBDOFモードの少なくとも一方が複数のブロックに対して許容されているかどうかを示す少なくとも1つのフラグを含む。

一例では、処理回路は、（i）カレントピクチャが前方参照ピクチャと後方参照ピクチャとを参照しており、かつ（ii）カレントピクチャが前方参照ピクチャと後方参照ピクチャとの中間にあると判定する。処理回路は、複数のMMVDマージフラグがシグナリングされないと判定し、カレントピクチャにおいてMMVDモードが許容されていないという判定に基づいて複数のMMVDマージフラグを推測する。

一例では、処理回路は、前方参照ピクチャとカレントピクチャとの間の第1のピクチャ順序カウント（picture order count（POC））差の絶対値が、後方参照ピクチャとカレントピクチャとの間の第2のPOC差の絶対値と等しいと判定する。例えば、第1のPOC差の絶対値および第2のPOC差の絶対値は閾値未満である。

一実施形態では、予測情報は、複数のブロックのMMVDマージ有効化フラグを含み、MMVDマージ有効化フラグは、MMVDモードが複数のブロックに対して有効にされていないことを示し、処理回路は、複数のブロックの複数のMMVDマージフラグが偽と推測されると判定する。

一例では、複数のブロックは、カレントピクチャ内のスライスである。

一実施形態では、複数のMMVDマージフラグが複数のブロックに対して偽と推測されないという判定に応答して、複数のブロック内の各ブロックのそれぞれのMMVDマージフラグが、コーディングされたビデオビットストリームにおいてシグナリングされる。処理回路は、DMVRモードまたはBDOFモードの一方または両方が複数のブロックに対して許容されているかどうかに基づいて、第1のコンテキストおよび第2のコンテキストの中からコンテキストを選択することができる。処理回路は、選択されたコンテキストと共にコンテキスト適応バイナリ算術コーディング（context-adaptive binary arithmetic coding（CABAC））を使用して、複数のブロック内の各ブロックのそれぞれのMMVDマージフラグをデコードすることができる。

一実施形態では、予測情報は、第1のコンテキストを選択する条件が満たされるかどうかを示す。条件は、DMVRモードまたはBDOFモードの一方または両方が複数のブロックに対して許容されていること、複数のブロックの参照ピクチャが前方参照ピクチャと後方参照ピクチャとを含むこと、および前方参照ピクチャとカレントピクチャとの間の第1のピクチャ順序カウント（POC）差の絶対値が、後方参照ピクチャとカレントピクチャとの間の第2のPOC差の絶対値と等しいことを含む。処理回路は、条件が満たされることに基づいて第1のコンテキストをコンテキストとして選択することができる。処理回路は、条件のうちの1つが満たされないことに基づいて第2のコンテキストをコンテキストとして選択することができる。

一実施形態では、第1のコンテキストは、複数のブロック内の各ブロックのMMVDマージフラグが、MMVDマージフラグが真である確率よりも高い偽である確率を有することを示す確率で初期設定される。

本開示の態様はまた、ビデオデコーディングのための方法を実行するために少なくとも1つのプロセッサによって実行可能なプログラムを記憶している非一時的コンピュータ可読記憶媒体も提供する。

開示の主題のさらなる特徴、性質、および様々な利点は、以下の詳細な説明および添付の図面からより明らかになるであろう。

イントラ予測モードの例示的なサブセットの概略図である。 例示的なイントラ予測方向の図である。 カレントブロック（201）および周囲のサンプルの一例を示す図である。 通信システム（300）の例示的なブロック図の概略図である。 通信システム（400）の例示的なブロック図の概略図である。 デコーダの例示的なブロック図の概略図である。 エンコーダの例示的なブロック図の概略図である。 例示的なエンコーダを示すブロックである。 例示的なデコーダを示すブロック図である。 双方向オプティカルフロー（BDOF）モードの一例を示す図である。 デコーダ側動きベクトル精密化（DMVR）モードの一例を示す図である。 動きベクトル差分によるマージモード（MMVD）モードにおける探索プロセスの一例を示す図である。 MMVDモードにおける探索点の例を示す図である。 本開示の一実施形態によるエンコーディングプロセスを概説するフローチャートである。 本開示の一実施形態によるデコーディングプロセスを概説するフローチャートである。 一実施形態によるコンピュータシステムの概略図である。

図3は、通信システム（300）の例示的なブロック図を示している。通信システム（300）は、例えばネットワーク（350）を介して互いに通信することができる複数の端末デバイスを含む。例えば、通信システム（300）は、ネットワーク（350）を介して相互接続された端末デバイス（310）および（320）の第1の対を含む。図3の例において、端末デバイス（310）および（320）の第1の対は、データの単方向伝送を実行する。例えば、端末デバイス（310）は、ネットワーク（350）を介して他方の端末デバイス（320）に送信するためにビデオデータ（例えば、端末デバイス（310）によってキャプチャされたビデオピクチャのストリーム）をコーディングしてもよい。エンコードされたビデオデータは、1つまたは複数のコーディングされたビデオビットストリームの形式で伝送することができる。端末デバイス（320）は、ネットワーク（350）からコーディングされたビデオデータを受信し、コーディングされたビデオデータをデコードしてビデオピクチャを復元し、復元されたビデオデータに従ってビデオピクチャを表示しうる。単方向データ伝送は、メディアサービング用途などにおいて一般的でありうる。

別の例では、通信システム（300）は、例えばビデオ会議中のコーディングされたビデオデータの双方向伝送を実行する端末デバイス（330）および（340）の第2の対を含む。データの双方向伝送の場合、一例では、端末デバイス（330）および（340）の各端末デバイスは、ネットワーク（350）を介して端末デバイス（330）および（340）の他方の端末デバイスに送信するために、ビデオデータ（例えば、端末デバイスによってキャプチャされたビデオピクチャのストリーム）をコーディングしうる。端末デバイス（330）および（340）の各端末デバイスはまた、端末デバイス（330）および（340）の他方の端末デバイスによって送信されたコーディングされたビデオデータを受信してもよく、コーディングされたビデオデータをデコードしてビデオピクチャを復元してもよく、復元されたビデオデータに従ってアクセス可能な表示デバイスにビデオピクチャを表示してもよい。

図3の例において、端末デバイス（310）、（320）、（330）および（340）は、サーバ、パーソナルコンピュータおよびスマートフォンとしてそれぞれ例示されているが、本開示の原理はそのように限定されなくてもよい。本開示の実施形態は、ラップトップコンピュータ、タブレットコンピュータ、メディアプレーヤおよび／または専用ビデオ会議機器と共に適用される。ネットワーク（350）は、例えば有線（配線）および／または無線通信ネットワークを含む、端末デバイス（310）、（320）、（330）および（340）間でコーディングされたビデオデータを伝達する任意の数のネットワークを表す。通信ネットワーク（350）は、回路交換チャネルおよび／またはパケット交換チャネルでデータを交換しうる。代表的なネットワークは、電気通信ネットワーク、ローカルエリアネットワーク、ワイドエリアネットワークおよび／またはインターネットを含む。本考察の目的では、ネットワーク（350）のアーキテクチャおよびトポロジーは、本明細書で以下に説明されない限り、本開示の動作にとって重要ではない場合がある。

図4は、開示の主題についての用途の一例として、ストリーミング環境におけるビデオエンコーダおよびビデオデコーダを示している。開示の主題は、例えば、ビデオ会議、デジタルテレビ、ストリーミングサービス、CD、DVD、メモリスティックなどを含むデジタルメディアへの圧縮ビデオの記憶などを含む他のビデオ対応用途に等しく適用可能でありうる。

ストリーミングシステムは、例えば、圧縮されていないビデオピクチャのストリーム（402）を作成するビデオソース（401）、例えば、デジタルカメラを含むことができるキャプチャサブシステム（413）を含みうる。一例では、ビデオピクチャのストリーム（402）は、デジタルカメラによって撮られたサンプルを含む。エンコードされたビデオデータ（404）（またはコーディングされたビデオビットストリーム）と比較して多いデータ量を強調するために太線として描かれたビデオピクチャのストリーム（402）は、ビデオソース（401）に結合されたビデオエンコーダ（403）を含む電子デバイス（420）によって処理することができる。ビデオエンコーダ（403）は、以下でより詳細に説明されるように、開示の主題の態様を可能にするか、または実装するハードウェア、ソフトウェアまたはこれらの組み合わせを含むことができる。ビデオピクチャのストリーム（402）と比較して少ないデータ量を強調するために細線として描かれたエンコードされたビデオデータ（404）（またはエンコードされたビデオビットストリーム）は、将来の使用のためにストリーミングサーバ（405）に記憶することができる。図4のクライアントサブシステム（406）および（408）などの1つまたは複数のストリーミングクライアントサブシステムは、ストリーミングサーバ（405）にアクセスして、エンコードされたビデオデータ（404）のコピー（407）および（409）を取り出すことができる。クライアントサブシステム（406）は、例えば電子デバイス（430）内にビデオデコーダ（410）を含むことができる。ビデオデコーダ（410）は、エンコードされたビデオデータの入力コピー（407）をデコードし、ディスプレイ（412）（例えば、表示画面）または他のレンダリングデバイス（図示せず）上でレンダリングされることが可能であるビデオピクチャの出力ストリーム（411）を作成する。一部のストリーミングシステムでは、エンコードされたビデオデータ（404）、（407）および（409）（例えば、ビデオビットストリーム）を、特定のビデオコーディング／圧縮規格に従ってエンコードすることができる。それらの規格の例は、ITU-T勧告H.265を含む。一例では、開発中のビデオコーディング規格は、多用途ビデオコーディング（VVC）として非公式に知られている。開示の主題は、VVCのコンテキストで使用されてもよい。

電子デバイス（420）および（430）は、他の構成要素（図示せず）を含むことができることに留意されたい。例えば、電子デバイス（420）はビデオデコーダ（図示せず）を含むことができ、電子デバイス（430）はビデオエンコーダ（図示せず）も含むことができる。

図5は、ビデオデコーダ（510）の例示的なブロック図を示している。ビデオデコーダ（510）は、電子デバイス（530）に含めることができる。電子デバイス（530）は、受信機（531）（例えば、受信回路）を含むことができる。ビデオデコーダ（510）は、図4の例のビデオデコーダ（410）の代わりに使用されることができる。

受信機（531）は、ビデオデコーダ（510）によってデコードされるべき1つまたは複数のコーディングされたビデオシーケンスを受信しうる。一実施形態では、一度に1つのコーディングされたビデオシーケンスが受信され、各コーディングされたビデオシーケンスのデコーディングは、他のコーディングされたビデオシーケンスのデコーディングから独立している。コーディングされたビデオシーケンスはチャネル（501）から受信されてもよく、チャネル（501）は、エンコードされたビデオデータを記憶する記憶デバイスへのハードウェア／ソフトウェアリンクでありうる。受信機（531）はエンコードされたビデオデータを、それらそれぞれの使用エンティティ（図示せず）に転送されうる他のデータ、例えば、コーディングされたオーディオデータおよび／または補助データストリームと共に受信しうる。受信機（531）は、コーディングされたビデオシーケンスをその他のデータから分離しうる。ネットワークジッタに対抗するために、受信機（531）とエントロピーデコーダ／パーサ（520）（以降、「パーサ（520）」）との間にバッファメモリ（515）が結合されうる。特定の用途では、バッファメモリ（515）はビデオデコーダ（510）の一部である。他の用途では、バッファメモリ（515）はビデオデコーダ（510）の外部にありうる（図示せず）。さらに他の用途では、例えば、ネットワークジッタに対抗するために、ビデオデコーダ（510）の外部にバッファメモリ（図示せず）が存在し、加えて、例えば、プレイアウトタイミングを処理するために、ビデオデコーダ（510）の内部に他のバッファメモリ（515）が存在しうる。受信機（531）が十分な帯域幅および可制御性のストア／フォワードデバイスから、またはアイソシンクロナスネットワークからデータを受信しているとき、バッファメモリ（515）は不要な場合があり、または小さくすることができる。インターネットなどのベストエフォート型パケットネットワークでの使用の場合、バッファメモリ（515）は必要な場合があり、比較的大きくすることができ、適応サイズのものであることが有利である可能性があり、オペレーティングシステムまたはビデオデコーダ（510）の外部の同様の要素（図示せず）に少なくとも部分的に実装されてもよい。

ビデオデコーダ（510）は、コーディングされたビデオシーケンスからシンボル（521）を再構成するためにパーサ（520）を含みうる。これらのシンボルのカテゴリは、ビデオデコーダ（510）の動作を管理するために使用される情報、および潜在的に、図5に示されるように、電子デバイス（530）の不可欠な部分ではないが、電子デバイス（530）に結合されることが可能であるレンダリングデバイス（512）（例えば、表示画面）などのレンダリングデバイスを制御するための情報を含む。（1つまたは複数の）レンダリングデバイスのための制御情報は補足エンハンスメント情報（SEI）メッセージまたはビデオユーザビリティ情報（VUI）のパラメータセットフラグメント（図示せず）の形式でありうる。パーサ（520）は、受信されたコーディングされたビデオシーケンスをパース／エントロピーデコードしうる。コーディングされたビデオシーケンスのコーディングは、ビデオコーディング技術または規格に従うことができ、コンテキスト依存性ありまたはなしの可変長コーディング、ハフマンコーディング、算術コーディングなどを含む様々な原理に従うことができる。パーサ（520）は、グループに対応する少なくとも1つのパラメータに基づいて、コーディングされたビデオシーケンスから、ビデオデコーダ内のピクセルのサブグループのうちの少なくとも1つのサブグループパラメータのセットを抽出しうる。サブグループは、ピクチャの集合（GOP）、ピクチャ、タイル、スライス、マクロブロック、コーディングユニット（CU）、ブロック、変換ユニット（TU）、予測ユニット（PU）などを含むことができる。パーサ（520）はまた、コーディングされたビデオシーケンスから、変換係数、量子化パラメータ値、動きベクトルなどといった情報も抽出しうる。

パーサ（520）は、シンボル（521）を作成するために、バッファメモリ（515）から受け取られたビデオシーケンスに対してエントロピーデコード／パース動作を実行しうる。

シンボル（521）の再構成は、コーディングされたビデオピクチャまたはその部分のタイプ（インターピクチャおよびイントラピクチャ、インターブロックおよびイントラブロックなど）、ならびに他の要因に応じて、複数の異なるユニットを関与させることができる。どのユニットがどのように関与するかは、パーサ（520）によってコーディングされたビデオシーケンスからパースされたサブグループ制御情報によって制御することができる。パーサ（520）と以下の複数のユニットとの間のそのようなサブグループ制御情報の流れは、明確にするために描かれていない。

すでに言及された機能ブロック以外に、ビデオデコーダ（510）を、以下で説明されるようないくつかの機能ユニットに概念的に細分することができる。商業的制約の下で動作する実際の実装形態では、これらのユニットの多くは、互いに密接に相互作用し、少なくとも部分的に互いに統合することが可能である。ただし、開示の主題を説明する目的では、以下の機能ユニットへの概念的な細分が適切である。

第1のユニットはスケーラ／逆変換ユニット（551）である。スケーラ／逆変換ユニット（551）は、量子化変換係数、ならびに、どの変換を使用するか、ブロックサイズ、量子化係数、量子化スケーリング行列などを含む制御情報を、パーサ（520）から（1つまたは複数の）シンボル（521）として受け取る。スケーラ／逆変換ユニット（551）は、アグリゲータ（555）に入力することができるサンプル値を含むブロックを出力することができる。

場合によっては、スケーラ／逆変換ユニット（551）の出力サンプルは、イントラコーディングされたブロックに関係しうる。イントラコーディングされたブロックは、以前に再構成されたピクチャからの予測情報を使用しておらず、カレントピクチャの以前に再構成された部分からの予測情報を使用することができるブロックである。そのような予測情報は、イントラピクチャ予測ユニット（552）によって提供することができる。場合によっては、イントラピクチャ予測ユニット（552）は、カレントピクチャバッファ（558）からフェッチされた周囲のすでに再構成された情報を使用して、再構成中のブロックと同じサイズおよび形状のブロックを生成する。カレントピクチャバッファ（558）は、例えば、部分的に再構成されたカレントピクチャおよび／または完全に再構成されたカレントピクチャをバッファする。アグリゲータ（555）は、場合によっては、サンプルごとに、イントラ予測ユニット（552）が生成した予測情報を、スケーラ／逆変換ユニット（551）によって提供されたものとして出力サンプル情報に追加する。

他の場合には、スケーラ／逆変換ユニット（551）の出力サンプルは、インターコーディングされ、潜在的に動き補償されたブロックに関係しうる。そのような場合、動き補償予測ユニット（553）は、参照ピクチャメモリ（557）にアクセスして、予測に使用されるサンプルをフェッチすることができる。ブロックに関係するシンボル（521）に従ってフェッチされたサンプルを動き補償した後、これらのサンプルを、出力サンプル情報を生成するために、アグリゲータ（555）によってスケーラ／逆変換ユニット（551）の出力に追加することができる（この場合、残差サンプルまたは残差信号と呼ばれる）。動き補償予測ユニット（553）が予測サンプルをフェッチする参照ピクチャメモリ（557）内のアドレスは、例えば、X、Y、および参照ピクチャ成分を有しうるシンボル（521）の形式で動き補償予測ユニット（553）に利用可能な動きベクトルによって制御することができる。動き補償はまた、サブサンプルの正確な動きベクトルが使用されているときに参照ピクチャメモリ（557）からフェッチされたサンプル値の補間、動きベクトル予測メカニズムなども含むことができる。

アグリゲータ（555）の出力サンプルは、ループフィルタユニット（556）において様々なループフィルタリング技術を受けることができる。ビデオ圧縮技術は、コーディングされたビデオシーケンス（コーディングされたビデオビットストリームとも呼ばれる）に含まれるパラメータによって制御され、パーサ（520）からのシンボル（521）としてループフィルタユニット（556）に提供されるインループフィルタ技術を含むことができる。ビデオ圧縮はまた、コーディングされたピクチャまたはコーディングされたビデオシーケンスの（デコード順で）前の部分のデコード中に取得されたメタ情報に応答して行うこともでき、以前に再構成およびループフィルタリングされたサンプル値に応答して行うこともできる。

ループフィルタユニット（556）の出力は、レンダリングデバイス（512）に出力するだけでなく、将来のインターピクチャ予測で使用するために参照ピクチャメモリ（557）に記憶することもできるサンプルストリームでありうる。

特定のコーディングされたピクチャは、完全に再構成されると、将来の予測のための参照ピクチャとして使用することができる。例えば、カレントピクチャに対応するコーディングされたピクチャが完全に再構成され、コーディングされたピクチャが（例えば、パーサ（520）によって）参照ピクチャとして識別されると、カレントピクチャバッファ（558）は、参照ピクチャメモリ（557）の一部になることができ、次のコーディングされたピクチャの再構成を開始する前に新しいカレントピクチャバッファを再割り振りすることができる。

ビデオデコーダ（510）は、ITU-T Rec. H.265などの所定のビデオ圧縮技術または規格に従ってデコード動作を実行しうる。コーディングされたビデオシーケンスは、コーディングされたビデオシーケンスが、ビデオ圧縮技術または規格の構文とビデオ圧縮技術または規格に文書化されているプロファイルの両方を順守しているという意味で、使用されているビデオ圧縮技術または規格によって指定されている構文に準拠しうる。具体的には、プロファイルは、ビデオ圧縮技術または規格において利用可能なすべてのツールの中から、特定のツールを、そのプロファイル下でそれらだけが利用可能なツールとして選択することができる。また、順守には、コーディングされたビデオシーケンスの複雑度が、ビデオ圧縮技術または規格のレベルによって規定された範囲内にあることも必要でありうる。場合によっては、レベルは、最大ピクチャサイズ、最大フレームレート、（例えば、毎秒メガサンプル単位で測定された）最大再構成サンプルレート、最大参照ピクチャサイズなどを制限する。レベルによって設定された制限は、場合によっては、仮想参照デコーダ（HRD）の仕様と、コーディングされたビデオシーケンスでシグナリングされたHRDバッファ管理のためのメタデータとによってさらに制限することができる。

一実施形態では、受信機（531）は、エンコードされたビデオと共に追加の（冗長な）データを受信しうる。追加のデータは、（1つまたは複数の）コーディングされたビデオシーケンスの一部として含まれうる。追加のデータは、ビデオデコーダ（510）によって、データを適切にデコードするために、かつ／または元のビデオデータをより正確に再構成するために使用されうる。追加のデータは、例えば、時間、空間、または信号対雑音比（SNR）のエンハンスメント層、冗長スライス、冗長ピクチャ、前方誤り訂正コードなどの形式でありうる。

図6は、ビデオエンコーダ（603）の例示的なブロック図を示している。ビデオエンコーダ（603）は電子デバイス（620）に含まれる。電子デバイス（620）は送信機（640）（例えば、送信回路）を含む。ビデオエンコーダ（603）は、図4の例のビデオエンコーダ（403）の代わりに使用することができる。

ビデオエンコーダ（603）は、ビデオエンコーダ（603）によってコーディングされるべき（1つまたは複数の）ビデオ画像をキャプチャしうる（図6の例では電子デバイス（620）の一部ではない）ビデオソース（601）からビデオサンプルを受信しうる。別の例では、ビデオソース（601）は電子デバイス（620）の一部である。

ビデオソース（601）は、ビデオエンコーダ（603）によってコーディングされるべきソースビデオシーケンスを、任意の適切なビット深度（例えば、8ビット、10ビット、12ビット、…）、任意の色空間（例えば、BT.601 Y CrCB、RGB、…）、および任意の適切なサンプリング構造（例えば、Y CrCb 4：2：0、Y CrCb 4：4：4）のものとすることができるデジタルビデオサンプルストリームの形式で提供しうる。メディアサービングシステムでは、ビデオソース（601）は、以前に準備されたビデオを記憶する記憶デバイスでありうる。ビデオ会議システムでは、ビデオソース（601）は、ビデオシーケンスとしてローカル画像情報をキャプチャするカメラでありうる。ビデオデータは、順番に見られたときに動きを伝える複数の個別のピクチャとして提供されうる。ピクチャ自体は、ピクセルの空間配列として編成されてもよく、各ピクセルは、使用中のサンプリング構造、色空間などに応じて1つまたは複数のサンプルを含むことができる。当業者であれば、ピクセルとサンプルとの関係を容易に理解することができる。以下の説明では、サンプルに焦点を当てる。

一実施形態によれば、ビデオエンコーダ（603）は、リアルタイムで、または必要とされる任意の他の時間制約の下で、ソースビデオシーケンスのピクチャをコーディングされたビデオシーケンス（643）にコーディングし、圧縮しうる。適切なコーディング速度を実施することが、コントローラ（650）の1つの機能である。いくつかの実施形態では、コントローラ（650）は、以下で説明される他の機能ユニットを制御し、それらの他の機能ユニットに機能的に結合されている。この結合は明確にするために描かれていない。コントローラ（650）によって設定されるパラメータは、レート制御関連パラメータ（ピクチャスキップ、量子化器、レート歪み最適化技術のラムダ値、…）、ピクチャサイズ、ピクチャの集合（GOP）レイアウト、最大動きベクトル探索範囲などを含むことができる。コントローラ（650）は、特定のシステム設計のために最適化されたビデオエンコーダ（603）に関係する他の適切な機能を有するように構成することができる。

いくつかの実施形態では、ビデオエンコーダ（603）は、コーディングループで動作するように構成される。単純化し過ぎた説明として、一例では、コーディングループは、（例えば、コーディングされるべき入力ピクチャ、および（1つまたは複数の）参照ピクチャに基づいて、シンボルストリームなどのシンボルを作成する役割を担う）ソースコーダ（630）、ならびにビデオエンコーダ（603）に組み込まれた（ローカル）デコーダ（633）を含むことができる。デコーダ（633）は、（リモート）デコーダも作成することになるのと同様の方法でシンボルを再構成してサンプルデータを作成する。再構成されたサンプルストリーム（サンプルデータ）は、参照ピクチャメモリ（634）に入力される。シンボルストリームのデコーディングは、デコーダの場所（ローカルかリモートか）に関係なくビットイグザクトな結果につながるので、参照ピクチャメモリ（634）内のコンテンツも、ローカルエンコーダとリモートエンコーダとの間でビットイグザクトである。言い換えれば、エンコーダの予測部分は、デコード中に予測を使用するときにデコーダが「見る」ことになるのと全く同じサンプル値を参照ピクチャサンプルとして「見る」。この参照ピクチャ同期性の基本原理（および、例えばチャネル誤りが原因で同期性を維持することができない場合に、結果として生じるドリフト）は、いくつかの関連技術においても使用される。

「ローカル」デコーダ（633）の動作は、図5と併せて上記で詳細にすでに説明されている、ビデオデコーダ（510）などの「リモート」デコーダの動作と同じとすることができる。図5も簡単に参照すると、しかしながら、シンボルが利用可能であり、エントロピーコーダ（645）およびパーサ（520）によるコーディングされたビデオシーケンスへのシンボルのエンコーディング／デコーディングは可逆でありうるので、バッファメモリ（515）を含むビデオデコーダ（510）のエントロピーデコーディング部分、およびパーサ（520）は、ローカルデコーダ（633）に完全に実装されない場合もある。

一実施形態では、デコーダに存在するパース／エントロピーデコーディングを除くデコーダ技術が、対応するエンコーダに、同一または実質的に同一の機能的形態で存在する。したがって、開示の主題はデコーダの動作に焦点を当てている。エンコーダ技術の説明は、エンコーダ技術が包括的に記載されているデコーダ技術の逆であるため、省略することができる。特定のエリアにおいてのみ、より詳細な説明を以下で提供する。

いくつかの例では、動作中、ソースコーダ（630）は、「参照ピクチャ」として指定されたビデオシーケンスからの1つまたは複数の以前にコーディングされたピクチャを参照して入力ピクチャを予測的にコーディングする、動き補償予測コーディングを実行しうる。このようにして、コーディングエンジン（632）は、入力ピクチャのピクセルブロックと、入力ピクチャへの（1つまたは複数の）予測参照として選択されうる（1つまたは複数の）参照ピクチャのピクセルブロックとの間の差分をコーディングする。

ローカルビデオデコーダ（633）は、ソースコーダ（630）によって作成されたシンボルに基づいて、参照ピクチャとして指定されうるピクチャのコーディングされたビデオデータをデコードしうる。コーディングエンジン（632）の動作は、有利には、非可逆プロセスでありうる。コーディングされたビデオデータが（図6には示されていない）ビデオデコーダでデコードされうる場合、再構成されたビデオシーケンスは、通常、いくつかの誤りを有するソースビデオシーケンスの複製でありうる。ローカルビデオデコーダ（633）は、参照ピクチャに対してビデオデコーダによって実行されうるデコーディングプロセスを複製し、再構成された参照ピクチャを参照ピクチャメモリ（634）に記憶させうる。このようにして、ビデオエンコーダ（603）は、（伝送誤りなしで）遠端ビデオデコーダによって取得されることになる再構成された参照ピクチャとして共通のコンテンツを有する再構成された参照ピクチャのコピーをローカルに記憶しうる。

予測器（635）は、コーディングエンジン（632）の予測探索を実行しうる。すなわち、コーディングされるべき新しいピクチャについて、予測器（635）は、（候補参照ピクセルブロックとしての）サンプルデータ、または新しいピクチャのための適切な予測参照として機能しうる、参照ピクチャ動きベクトル、ブロック形状などの特定のメタデータを求めて、参照ピクチャメモリ（634）を探索しうる。予測器（635）は、適切な予測参照を見つけるために、ピクセルブロックごとにサンプルブロックに対して動作しうる。場合によっては、予測器（635）によって取得された探索結果によって決定されるように、入力ピクチャは、参照ピクチャメモリ（634）に記憶された複数の参照ピクチャから引き出された予測参照を有していてもよい。

コントローラ（650）は、例えば、ビデオデータをエンコードするために使用されるパラメータおよびサブグループパラメータの設定を含む、ソースコーダ（630）のコーディング動作を管理しうる。

すべての前述の機能ユニットの出力は、エントロピーコーダ（645）においてエントロピーコーディングを受けうる。エントロピーコーダ（645）は、様々な機能ユニットによって生成されたシンボルを、ハフマンコーディング、可変長コーディング、算術コーディングなどといった技術に従ってシンボルに可逆圧縮を適用することによってコーディングされたビデオシーケンスに変換する。

送信機（640）は、エントロピーコーダ（645）によって作成された（1つまたは複数の）コーディングされたビデオシーケンスを、通信チャネル（660）を介した送信に備えるためにバッファしてもよく、通信チャネル（660）は、エンコードされたビデオデータを記憶することになる記憶デバイスへのハードウェア／ソフトウェアリンクでありうる。送信機（640）は、ビデオエンコーダ（603）からのコーディングされたビデオデータを、送信されるべき他のデータ、例えば、コーディングされたオーディオデータおよび／または補助データストリーム（ソースは図示せず）とマージしうる。

コントローラ（650）は、ビデオエンコーダ（603）の動作を管理しうる。コーディング中に、コントローラ（650）は、各コーディングされたピクチャに特定のコーディングされたピクチャタイプを割り当ててもよく、これは、それぞれのピクチャに適用されうるコーディング技術に影響を及ぼしうる。例えば、ピクチャは、多くの場合、以下のピクチャタイプのうちの1つとして割り当てられうる。

イントラピクチャ（Iピクチャ）は、予測のソースとしてシーケンス内の任意の他のピクチャを使用することなくコーディングおよびデコードされうるものでありうる。いくつかのビデオコーデックは、例えば、独立デコーダリフレッシュ（「IDR」）ピクチャを含む、異なるタイプのイントラピクチャを可能にする。当業者は、Iピクチャのそれらの変形形態ならびにそれぞれの用途および特徴を認識している。

予測ピクチャ（Pピクチャ）は、最大で1つの動きベクトルおよび参照インデックスを使用して各ブロックのサンプル値を予測するイントラ予測またはインター予測を使用してコーディングおよびデコードされうるものでありうる。

双方向予測ピクチャ（Bピクチャ）は、最大で2つの動きベクトルおよび参照インデックスを使用して各ブロックのサンプル値を予測するイントラ予測またはインター予測を使用してコーディングおよびデコードされうるものでありうる。同様に、複数予測ピクチャは、単一のブロックの再構成のために3つ以上の参照ピクチャおよび関連メタデータを使用することができる。

ソースピクチャは、一般に、複数のサンプルブロック（例えば、各々4×4サンプル、8×8サンプル、4×8サンプル、または16×16サンプルのブロック）に空間的に細分され、ブロックごとにコーディングされうる。ブロックは、ブロックのそれぞれのピクチャに適用されたコーディング割り当てによって決定される他の（すでにコーディングされた）ブロックを参照して予測的にコーディングされうる。例えば、Iピクチャのブロックは、非予測的にコーディングされうるか、または、同じピクチャのすでにコーディングされたブロックを参照して予測的にコーディングされうる（空間予測またはイントラ予測）。Pピクチャのピクセルブロックは、1つの以前にコーディングされた参照ピクチャを参照して、空間予測を介してまたは時間予測を介して予測的にコーディングされうる。Bピクチャのブロックは、1つまたは2つの以前にコーディングされた参照ピクチャを参照して、空間予測を介してまたは時間予測を介して予測的にコーディングされうる。

ビデオエンコーダ（603）は、ITU-T Rec. H.265などの所定のビデオコーディング技術または規格に従ってコーディング動作を実行しうる。その動作において、ビデオエンコーダ（603）は、入力ビデオシーケンスにおける時間的冗長性および空間的冗長性を利用する予測コーディング動作を含む、様々な圧縮動作を実行しうる。したがって、コーディングされたビデオデータは、使用されているビデオコーディング技術または規格によって指定された構文に準拠しうる。

一実施形態では、送信機（640）は、エンコードされたビデオと共に追加のデータを送信しうる。ソースコーダ（630）は、そのようなデータをコーディングされたビデオシーケンスの一部として含みうる。追加のデータは、時間／空間／SNRエンハンスメント層、冗長ピクチャおよびスライス、SEIメッセージ、VUIパラメータセットフラグメントなどといった他の形式の冗長データを含みうる。

ビデオは、時系列で複数のソースピクチャ（ビデオピクチャ）としてキャプチャされうる。イントラピクチャ予測（しばしば、イントラ予測と省略される）は、所与のピクチャ内の空間相関を利用し、インターピクチャ予測は、ピクチャ間の（時間または他の）相関を利用する。一例では、カレントピクチャと呼ばれる、エンコード／デコード中の特定のピクチャがブロックに分割される。カレントピクチャ内のブロックが、ビデオ内の以前にコーディングされた、まだバッファされている参照ピクチャ内の参照ブロックに類似している場合、カレントピクチャ内のブロックは、動きベクトルと呼ばれるベクトルによってコーディングすることができる。動きベクトルは、参照ピクチャ内の参照ブロックを指し示し、複数の参照ピクチャが使用されている場合に、参照ピクチャを識別する第3の次元を有することができる。

いくつかの実施形態では、インターピクチャ予測において双予測技術を使用することができる。双予測技術によれば、どちらもビデオ内で、デコード順でカレントピクチャに先行する（が、表示順では、それぞれ、過去と将来とにありうる）第1の参照ピクチャおよび第2の参照ピクチャなどの2つの参照ピクチャが使用される。カレントピクチャ内のブロックを、第1の参照ピクチャ内の第1の参照ブロックを指し示す第1の動きベクトル、および第2の参照ピクチャ内の第2の参照ブロックを指し示す第2の動きベクトルによってコーディングすることができる。ブロックは、第1の参照ブロックと第2の参照ブロックとの組み合わせによって予測することができる。

さらに、コーディング効率を改善するために、インターピクチャ予測においてマージモード技術を使用されることができる。

本開示のいくつかの実施形態によれば、インターピクチャ予測やイントラピクチャ予測などの予測は、ブロック単位で実行される。例えば、HEVC規格によれば、ビデオピクチャのシーケンス内のピクチャは、圧縮のためにコーディングツリーユニット（CTU）に分割され、ピクチャ内のCTUは、64×64ピクセル、32×32ピクセル、16×16ピクセルなどの同じサイズを有する。一般に、CTUは3つのコーディングツリーブロック（CTB）を含み、それらは1つのルーマCTBおよび2つのクロマCTBである。各CTUを、1つまたは複数のコーディングユニット（CU）に再帰的に四分木分割することができる。例えば、64×64ピクセルのCTUは、64×64ピクセルの1つのCUに、または32×32ピクセルの4つのCUに、または16×16ピクセルの16個のCUに分割することができる。一例では、各CUが、インター予測タイプやイントラ予測タイプなどのCUの予測タイプを決定するために解析される。CUは、時間的予測可能性および／または空間的予測可能性に応じて、1つまたは複数の予測ユニット（PU）に分割される。一般に、各PUは、1つのルーマ予測ブロック（PB）および2つのクロマPBを含む。一実施形態では、コーディング（エンコーディング／デコーディング）における予測動作は、予測ブロックの単位で実行される。予測ブロックの一例としてルーマ予測ブロックを使用すると、予測ブロックは、8×8ピクセル、16×16ピクセル、8×16ピクセル、16×8ピクセルなどといったピクセルの値（例えば、ルーマ値）の行列を含む。

図7は、ビデオエンコーダ（703）の例示的な図を示している。ビデオエンコーダ（703）は、ビデオピクチャのシーケンス内のカレントビデオピクチャ内のサンプル値の処理ブロック（例えば、予測ブロック）を受け取り、処理ブロックを、コーディングされたビデオシーケンスの一部であるコーディングされたピクチャにエンコードするように構成される。一例では、ビデオエンコーダ（703）は、図4の例のビデオエンコーダ（403）の代わりに使用される。

HEVCの例では、ビデオエンコーダ（703）は、8×8サンプルの予測ブロックなどといった処理ブロックのサンプル値の行列を受け取る。ビデオエンコーダ（703）は、処理ブロックが、例えば、レート歪み最適化を使用して、イントラモード、インターモード、または双予測モードを使用して最適にコーディングされるかどうかを判定する。処理ブロックがイントラモードでコーディングされることになる場合、ビデオエンコーダ（703）は、イントラ予測技術を使用して、処理ブロックをコーディングされたピクチャにエンコードし、処理ブロックがインターモードまたは双予測モードでコーディングされることになる場合、ビデオエンコーダ（703）は、それぞれ、インター予測技術または双予測技術を使用して、処理ブロックをコーディングされたピクチャにエンコードしうる。特定のビデオコーディング技術では、マージモードは、予測子の外側のコーディングされた動きベクトル成分の助けを借りずに動きベクトルが1つまたは複数の動きベクトル予測子から導出されるインターピクチャ予測サブモードでありうる。特定の他のビデオコーディング技術では、対象ブロックに適用可能な動きベクトル成分が存在しうる。一例では、ビデオエンコーダ（703）は、処理ブロックのモードを決定するためにモード決定モジュール（図示せず）などの他の構成要素を含む。

図7の例では、ビデオエンコーダ（703）は、図7に示されるように互いに結合されたインターエンコーダ（730）、イントラエンコーダ（722）、残差計算器（723）、スイッチ（726）、残差エンコーダ（724）、汎用コントローラ（721）、およびエントロピーエンコーダ（725）を含む。

インターエンコーダ（730）は、カレントブロック（例えば、処理ブロック）のサンプルを受け取り、ブロックを参照ピクチャ内の1つまたは複数の参照ブロック（例えば、前のピクチャおよび後のピクチャ内のブロック）と比較し、インター予測情報（例えば、インターエンコーディング技術による冗長情報、動きベクトル、マージモード情報の記述）を生成し、任意の適切な技術を使用して、インター予測情報に基づいてインター予測結果（例えば、予測ブロック）を計算するように構成される。いくつかの例では、参照ピクチャは、エンコードされたビデオ情報に基づいてデコードされたデコードされた参照ピクチャである。

イントラエンコーダ（722）は、カレントブロック（例えば、処理ブロック）のサンプルを受け取り、場合によっては、ブロックを同じピクチャ内のすでにコーディングされたブロックと比較し、変換後の量子化係数を生成し、場合によっては、イントラ予測情報（例えば、1つまたは複数のイントラエンコーディング技術によるイントラ予測方向情報）も生成するように構成される。一例では、イントラエンコーダ（722）はまた、イントラ予測情報および同じピクチャ内の参照ブロックに基づいて、イントラ予測結果（例えば、予測ブロック）を計算する。

汎用コントローラ（721）は、汎用制御データを決定し、汎用制御データに基づいてビデオエンコーダ（703）の他の構成要素を制御するように構成される。一例では、汎用コントローラ（721）は、ブロックのモードを決定し、モードに基づいてスイッチ（726）に制御信号を提供する。例えば、モードがイントラモードである場合、汎用コントローラ（721）は、残差計算器（723）が使用するためのイントラモード結果を選択するようスイッチ（726）を制御し、イントラ予測情報を選択してイントラ予測情報をビットストリームに含めるようエントロピーエンコーダ（725）を制御し、モードがインターモードである場合、汎用コントローラ（721）は、残差計算器（723）が使用するためのインター予測結果を選択するようスイッチ（726）を制御し、インター予測情報を選択してインター予測情報をビットストリームに含めるようエントロピーエンコーダ（725）を制御する。

残差計算器（723）は、受け取られたブロックと、イントラエンコーダ（722）またはインターエンコーダ（730）から選択された予測結果との間の差分（残差データ）を計算するように構成される。残差エンコーダ（724）は、残差データに基づいて、残差データをエンコードして変換係数を生成するよう動作するように構成される。一例では、残差エンコーダ（724）は、残差データを空間領域から周波数領域に変換し、変換係数を生成するように構成される。次いで、変換係数は、量子化変換係数を取得するために量子化処理を受ける。様々な実施形態において、ビデオエンコーダ（703）は残差デコーダ（728）も含む。残差デコーダ（728）は、逆変換を実行し、デコードされた残差データを生成するように構成される。デコードされた残差データは、イントラエンコーダ（722）およびインターエンコーダ（730）によって適切に使用することができる。例えば、インターエンコーダ（730）は、デコードされた残差データおよびインター予測情報に基づいてデコードされたブロックを生成することができ、イントラエンコーダ（722）は、デコードされた残差データおよびイントラ予測情報に基づいてデコードされたブロックを生成することができる。デコードされたブロックは、デコードされたピクチャを生成するために適切に処理され、デコードされたピクチャは、メモリ回路（図示せず）にバッファし、いくつかの例では参照ピクチャとして使用することができる。

エントロピーエンコーダ（725）は、エンコードされたブロックを含めるようビットストリームをフォーマットするように構成される。エントロピーエンコーダ（725）は、HEVC規格などの適切な規格に従ってビットストリームに様々な情報を含めるように構成される。一例では、エントロピーエンコーダ（725）は、ビットストリームに、汎用制御データ、選択された予測情報（例えば、イントラ予測情報やインター予測情報）、残差情報、および他の適切な情報を含めるように構成される。開示の主題によれば、インターモードまたは双予測モードのいずれかのマージサブモードでブロックをコーディングするとき、残差情報は存在しないことに留意されたい。

図8は、ビデオデコーダ（810）の例示的な図を示している。ビデオデコーダ（810）は、コーディングされたビデオシーケンスの一部であるコーディングされたピクチャを受け取り、コーディングされたピクチャをデコードして再構成されたピクチャを生成するように構成される。一例では、ビデオデコーダ（810）は、図4の例のビデオデコーダ（410）の代わりに使用される。

図8の例では、ビデオデコーダ（810）は、図8に示されるように互いに結合されたエントロピーデコーダ（871）、インターデコーダ（880）、残差デコーダ（873）、再構成モジュール（874）、およびイントラデコーダ（872）を含む。

エントロピーデコーダ（871）は、コーディングされたピクチャから、コーディングされたピクチャが構成されている構文要素を表す特定のシンボルを再構成するように構成することができる。そのようなシンボルは、例えば、ブロックがコーディングされているモード（例えば、イントラモード、インターモード、双予測モード、マージサブモードまたは他のサブモードのインターモードおよび双予測モードなど）、ならびにイントラデコーダ（872）またはインターデコーダ（880）によって、それぞれ、予測のために使用される特定のサンプルまたはメタデータを識別することができる予測情報（例えば、イントラ予測やインター予測情報など）を含むことができる。シンボルはまた、例えば、量子化変換係数の形態の残差情報なども含むことができる。一例では、予測モードがインターモードまたは双予測モードである場合、インター予測情報がインターデコーダ（880）に提供され、予測タイプがイントラ予測タイプである場合、イントラ予測情報がイントラデコーダ（872）に提供される。残差情報は逆量子化を受けることができ、残差デコーダ（873）に提供される。

インターデコーダ（880）は、インター予測情報を受け取り、インター予測情報に基づいてインター予測結果を生成するように構成される。

イントラデコーダ（872）は、イントラ予測情報を受け取り、イントラ予測情報に基づいて予測結果を生成するように構成される。

残差デコーダ（873）は、逆量子化を実行して逆量子化変換係数を抽出し、逆量子化変換係数を処理して、残差情報を周波数領域から空間領域に変換するように構成される。残差デコーダ（873）はまた、（量子化パラメータ（QP）を含めるために）特定の制御情報を必要とする場合もあり、その情報は、エントロピーデコーダ（871）によって提供されうる（これは、少量の制御情報のみでありうるので、データパスは描かれていない）。

再構成モジュール（874）は、空間領域において、残差デコーダ（873）によって出力される残差情報と（場合によってインター予測モジュールまたはイントラ予測モジュールによって出力される）予測結果とを組み合わせて、再構成されたピクチャの一部になりうる再構成ブロックを形成するように構成され、再構成されたピクチャは再構成されたビデオの一部になりうる。視覚的品質を改善するために、デブロッキング動作などの他の適切な動作を実行することができることに留意されたい。

ビデオエンコーダ（403）、（603）、および（703）、ならびにビデオデコーダ（410）、（510）、および（810）は、任意の適切な技術を使用して実装することができることに留意されたい。一実施形態では、ビデオエンコーダ（403）、（603）、および（703）、ならびにビデオデコーダ（410）、（510）、および（810）は、1つまたは複数の集積回路を使用して実装することができる。別の実施形態では、ビデオエンコーダ（403）、（603）、および（603）、ならびにビデオデコーダ（410）、（510）、および（810）は、ソフトウェア命令を実行する1つまたは複数のプロセッサを使用して実装することができる。

VVCでは様々なインター予測モードを使用することができる。インター予測されたCUに対して、動きパラメータは、（1つまたは複数の）MV、1つまたは複数の参照ピクチャインデックス、参照ピクチャリスト使用インデックス、およびインター予測されたサンプル生成に使用されるべき特定のコーディング特徴についての追加情報を含むことができる。動きパラメータは、明示的または暗黙的にシグナリングすることができる。CUがスキップモードでコーディングされる場合、CUは、PUと関連付けることができ、有意な残差係数も、コーディングされた動きベクトルデルタも、MV差分（例えばMVD）も、参照ピクチャインデックスも有しえない。カレントCUの動きパラメータが、空間的候補および／または時間的候補を含む（1つまたは複数の）隣接するCUから得られる場合、マージモードを指定することができる。マージモードは、スキップモードに対してだけでなく、インター予測されたCUに適用することができる。一例では、マージモードの代替は動きパラメータの明示的な送信であり、その場合、（1つまたは複数の）MV、各参照ピクチャリストの対応する参照ピクチャインデックスおよび参照ピクチャリスト使用フラグその他の情報がCUごとに明示的にシグナリングされる。

特定のインター予測コーディングツール（例えば、精密化されたインター予測コーディングツール）、例えば、双方向オプティカルフロー（BDOF）モード、デコーダ側動きベクトル精密化（DMVR）モード、動きベクトル差分によるマージ（MMVD）モードなどをVVCにおいて使用することができる。

本開示の一実施形態によれば、BDOFモードは、インター予測に使用される動き精密化技術である。BDOFモードは、例えば4×4サブブロックレベルでCUの双予測信号を精密化するために使用することができる。BDOFモードは、特定の条件が満たされるときにCUに適用することができる。一例では、これらの条件は、（i）CUが「真」の双予測モードを使用してコーディングされている、例えば、2つの参照ピクチャの一方が表示順でカレントピクチャの前にあり、2つの参照ピクチャの他方が表示順でカレントピクチャの後にあること、（ii）2つの参照ピクチャからカレントピクチャまでの距離（例えば、ピクチャ順序カウント（POC）差）が同一であること、（iii）2つの参照ピクチャが短期参照ピクチャであること、（iv）CUがアフィンモードまたはサブブロックベースの時間的動きベクトル予測（SbTMVP）マージモードを使用してコーディングされていないこと、（v）CUが64ルーマサンプル超を有すること、（vi）CU高さおよびCU幅が8ルーマサンプル以上であること、（vii）CU重みによる双予測（BCW）重みインデックスが等しい重みを示すこと、（viii）重み付き予測（WP）がカレントCUに対して有効にされていないこと、ならびに（ix）結合インターイントラ予測（CIIP）モードがカレントCUに使用されていないこと、を含む。

一実施形態では、BDOFモードはルーマ成分にのみ適用される。BDOFモードの動き精密化はオプティカルフローの概念に基づくものであり、オプティカルフローの概念は、例えば、オブジェクトの動きが滑らかであると仮定する。図9を参照すると、4×4サブブロック（例えば、CU（910）内のサブブロック（920））などの各サブブロックについて、L0予測サンプルとL1予測サンプルとの間の差分を最小化することによって、動き精密化（例えば、MV精密化またはMVR）（Δmv_x，Δmv_y）を計算することができる。一例では、L0予測サンプルおよびL1予測サンプルは、それぞれ、第1の参照ピクチャ（L0）および第2の参照ピクチャ（L1）に基づく予測サンプルである。動き精密化を使用して、4×4サブブロック（例えば、サブブロック（920））内の双予測サンプル値を調整することができる。BDOFプロセスでは以下のステップを適用することができる。

2つの予測信号の水平勾配
および垂直勾配
、k＝0，1を、2つの隣接サンプル間の差分を直接計算することによって計算することができ、例えば、
であり、式中、I^（k）（i，j）は、リストk内の予測信号の座標（i，j）におけるサンプル値であり、k＝0，1であり、パラメータshift1は、ルーマビット深度bitDepth（BD）に基づいて計算される。一例では、shift1＝max（6，bitDepth－6）である。

一例では、勾配S₁、S₂、S₃、S₅、およびS₆の自己相関および相互相関は、以下のように計算される。
式中、
であり、Ωは、サブブロック（例えば、サブブロック（920））の周りの6×6窓（例えば、（940））などの窓であり、値n_aおよび値n_bは、それぞれ、min（1，bitDepth－11）およびmin（4，bitDepth－8）に設定される。

MVR（Δmv_x，Δmv_y）は、以下のように自己相関および相互相関を使用して導出することができる。
式中、
は、フロア関数であり、
である。一例では、th’_BIO＝2^{max（5，BD－7）}である。

動き精密化および勾配に基づき、以下の調整（または予測精密化）b（x，y）を、サブブロック（例えば、4×4サブブロック）内の各サンプルに対して計算することができ、
式中、関数「rnd」は丸め演算を表す。

CUのBDOFサンプルは、以下のように双予測サンプルを調整することによって計算することができる。

一実施形態では、これらの値は、BDOFプロセスにおける乗数が15ビットを超えず、BDOFプロセスにおける中間パラメータの最大ビット幅が32ビット以内に保たれるように選択される。

一例では、勾配値を導出するために、カレントCU境界の外側にあるリストk（k＝0，1）内の予測サンプルI^（k）（i，j）が生成されることになる。図9を参照すると、（例えば、VVCにおける）BDOFは、CU（910）の境界の周りの拡張された行および／または拡張された列を使用することができる。境界外予測サンプル（例えば、サンプルの予測（930））を生成する計算複雑度を制御するために、拡張エリア（図9の白い位置）内の予測サンプル（例えば、（930））を、（例えば、座標上でfloor（）演算を使用して）近くの整数位置にある参照サンプルを補間なしで直接取り込むことによって生成することができる。一例では、CU（910）（図9のグレイの位置）内の予測サンプルを生成するために、8タップ動き補償補間フィルタ（または8タップ補間フィルタ）が使用される。図9に示される例では、CU（910）は8×8サンプルを含む。一例では、これらの拡張サンプル値は、勾配計算のみで使用される。一例では、勾配計算は、上述のように、式1を使用して実行される。

図9を参照すると、BDOFプロセスの残りのステップについて、CU境界の外側の（1つまたは複数の）サンプルおよび（1つまたは複数の）勾配値を使用する必要がある場合、CU境界の外側の（1つまたは複数の）サンプルおよび（1つまたは複数の）勾配値は、図9に矢印で示されるように、対応する最近傍からのパディング（例えば、繰り返し）によって生成することができる。例えば、（930）における予測サンプルおよび勾配値は、（921）における対応するサンプルおよび勾配値からパディングすることができる。

CUの幅および／または高さが、16ルーマサンプルなどの閾値よりも大きい場合、CUは、16ルーマサンプルに等しい幅および／または高さを有するサブブロックに分割することができる。サブブロックの境界は、BDOFプロセスにおけるCUの境界として扱うことができる。BDOFプロセスの最大ユニットサイズは、16×16ルーマサンプルなどのエリアに制限することができる。サブブロックごとに、BDOFプロセスをスキップすることができる。一例では、初期L0予測サンプルと初期L1予測サンプルとの間の絶対差の総和（SAD）が閾値よりも小さい場合、BDOFプロセスはサブブロックに適用されない。閾値は、8×W×（H＞＞1）に設定することができ、Wはサブブロック幅を示し、Hはサブブロック高さを示す。SAD計算のさらなる複雑さを回避するために、DMVRモードまたはDMVRプロセスで計算された初期L0予測サンプルと初期L1予測サンプルとの間のSADを再利用することができる。

BCWモードがカレントブロックに対して有効にされている場合、例えば、BCW重みインデックスが等しくない重みを示す場合、BDOFモードを無効にすることができる。カレントブロックに対してWPモードが有効にされている場合、例えば、2つの参照ピクチャのいずれかに対してフラグ（例えば、luma_weight_lx_flag）が1である場合、BDOFモードを無効にすることができる。CUが対称MVDモードまたはCIIPモードでコーディングされている場合、BDOFを無効にすることができる。

本開示の一態様によれば、例えばVVCにおいて使用されるDMVRモードを使用して、マージモードにおけるMVの精度を改善および／または精密化することができる。

図10は、本開示の一実施形態による、バイラテラルマッチング（BM）またはバイラテラルテンプレートマッチングに基づくDMVRモードの一例を示している。カレントブロック（1011）はカレントピクチャ（1010）内にある。初期MV（例えば、MV0およびMV1）は、それぞれ、参照ピクチャリストL0内にある参照ピクチャ（Ref0）（1020）内の参照ブロック（1022）および参照ピクチャリストL1内にある参照ピクチャ（Ref1）（1030）内の参照ブロック（1032）を指す。

VVCなどのいくつかの例では、BMベースのDMVRを適用して、マージモードの動きベクトルの精度を高めることができる。双予測演算では、精密化されたMVを、それぞれ、参照ピクチャリストL0内および参照ピクチャリストL1内の初期MV（例えば、MV0およびMV1）の周りで探索することができる。精密化された参照ブロック（または候補ブロック）（1021）および（1031）を決定することができる。バイラテラルマッチング法は、参照ピクチャリストL0内および参照ピクチャリストL1内の2つの候補ブロック（1021）、（1031）に基づいて歪みを計算することができる。

一例では、初期MV（例えば、MV0およびMV1）の周りにあるそれぞれのMV候補（例えば、MV0’およびMV1’）によって参照される候補ブロック（1021）、（1031）間のSADが計算される。最低のSADを有するMV候補（例えば、MV0’およびMV1’）を、精密化されたMVとすることができ、双予測信号を生成するために使用することができる。

初期MVとMV候補との関係は以下のように説明することができる。
式中、MV_diffは、参照ピクチャのうちの1つ（例えば、L0）における候補MV（例えば、MV0’）と初期MV（例えば、MV0）との間のMV差分（MVD）を示す。

VVCにおけるいくつかの用途などのいくつかの例では、DMVRの適用が制限される。例えば、DMVRモードは、特定のモードおよび特徴でコーディングされたCUに適用される。一例では、これらのモードおよび特徴は、（i）CUが双予測MVによるCUレベルマージモードでコーディングされていること、（ii）ある参照ピクチャ（例えば、後方参照ピクチャ）はカレントピクチャに対して過去にあり、別の参照ピクチャ（例えば、前方参照ピクチャ）はカレントピクチャに対して未来にあること、（iii）2つの参照ピクチャからカレントピクチャまでの距離（例えば、POC差）が同一であること、（iv）2つの参照ピクチャが短期参照ピクチャであること、（v）CUが64ルーマサンプル超を有すること、（vi）CU高さおよびCU幅が8ルーマサンプル以上であること、（vii）BCW重みインデックスが等しい重みを示すこと、（viii）WPモードがカレントCUに対して有効にされていないこと、ならびに（ix）CIIPモードがカレントCUに対して使用されないこと、を含む。

DMVRプロセスによって導出された（1つまたは複数の）精密化されたMVは、インター予測サンプルを生成するために使用することができ、将来のピクチャコーディングのための時間的動きベクトル予測において使用することができる。（1つまたは複数の）元のMV（例えば、（1つまたは複数の）初期MV）は、デブロッキングプロセスにおいて使用することができ、将来のCUコーディングのための空間的動きベクトル予測において使用することができる。

一実施形態では、VVCなどにおいて、MMVDモードが使用され、暗黙的に導出された動き情報を使用してCU（例えば、カレントCU）のサンプルを予測することができる。例えば、スキップフラグまたはマージフラグをシグナリングした後、MMVDマージフラグをシグナリングして、CUにMMVDモードが使用されるかどうかを指定することができる。

MMVDモードでは、マージ候補（MV基底またはMV開始点とも呼ばれる）が選択された後、シグナリングされたMVD情報などの追加情報によってマージ候補を精密化することができる。追加情報は、動きの大きさを指定するために使用されるインデックス（距離インデックス、例えばmmvd_distance_idx［x0］［y0］など）と、動きの方向を示すために使用されるインデックス（方向インデックス、例えばmmvd_direction_idx［x0］［y0］など）とを含むことができる。MMVDモードでは、マージリスト内の最初の2つの候補のうちの一方をMV基底として選択することができる。例えば、マージ候補フラグ（例えば、mmvd_cand_flag［x0］［y0］）は、マージリスト内の最初の2つの候補のうちの一方を示す。マージ候補フラグをシグナリングして、最初の2つの候補のうちのどちらが選択されるかを示す（例えば、指定する）ことができる。追加情報は、MV基底に対するMVD（または動きオフセット）を示すことができる。例えば、動きの大きさはMVDの大きさを示し、動きの方向はMVDの方向を示す。

一例では、マージ候補リストから選択されたマージ候補を使用して、参照ピクチャにおける開始点またはMV開始点が提供される。カレントブロックの動きベクトルは、開始点と、開始点に対する動きの大きさおよび動きの方向を含む動きオフセット（またはMVD）とで表すことができる。エンコーダ側では、マージ候補の選択および動きオフセットの決定は、図11に示されるように、探索プロセス（評価プロセス）に基づくものとすることができる。デコーダ側では、選択されたマージ候補および動きオフセットを、エンコーダ側からのシグナリングに基づいて決定することができる。

図11は、MMVDモードにおける探索プロセス（1100）の一例を示している。図12は、MMVDモードにおける探索点の例を示している。いくつかの例では、図12の探索点のサブセットまたはセット全体が図11の探索プロセス（1100）において使用される。例えば、エンコーダ側で探索プロセス（1100）を実行することにより、マージ候補フラグ（例えば、mmvd_cand_flag［x0］［y0］）、距離インデックス（例えば、mmvd_distance_idx［x0］［y0］）、および方向インデックス（例えば、mmvd_direction_idx［x0］［y0］）を含む追加情報を、カレントピクチャ（またはカレントフレーム）内のカレントブロック（1101）に対して決定することができる。

第1のマージ候補に属する第1の動きベクトル（1111）および第2の動きベクトル（1121）が示されている。第1の動きベクトル（1111）および第2の動きベクトル（1121）は、探索プロセス（1100）で使用されるMV開始点である。第1のマージ候補は、カレントブロック（1101）のために構成されたマージ候補リスト上のマージ候補とすることができる。第1の動きベクトル（1111）および第2の動きベクトル（1121）は、それぞれ、参照ピクチャリストL0内および参照ピクチャリストL1内の2つの参照ピクチャ（1102）、（1103）と関連付けることができる。図11～図12を参照すると、第1の動きベクトル（1111）および第2の動きベクトル（1121）は、図12に示されるように、それぞれ、参照ピクチャ（1102）および参照ピクチャ（1103）内の2つの開始点（1211）、（1221）を指し示すことができる。

図12を参照すると、図12の2つの開始点（1211）、（1221）は、参照ピクチャ（1102）および参照ピクチャ（1103）において決定することができる。一例では、開始点（1211）および開始点（1221）に基づき、参照ピクチャ（1102）内および参照ピクチャ（1103）内の開始点（1211）および開始点（1221）から、（＋Yもしくは－Yで表された）垂直方向または（＋Xおよび－Xで表された）水平方向に延在する複数の所定の点を評価することができる。一例では、それぞれの開始点（1211）または開始点（1221）に対して互いにミラーリングする点の対、例えば、（図11の1Sのシフトによって示される）点の対（1214）および（1224）や、（図11の2Sのシフトによって示される）点の対（1215）および（1225）を使用して、カレントブロック（1101）の動きベクトル予測子候補を形成しうる動きベクトルの対（例えば、図11のMV（1113）およびMV（1123））を決定することができる。開始点（1211）または開始点（1221）を囲む所定の点に基づいて決定された動きベクトル予測子候補（例えば、図11のMV（1113）およびMV（1123））を評価することができる。

距離インデックス（例えば、mmvd_distance_idx［x0］［y0］）は、動きの大きさ情報を指定し、マージ候補フラグによって示される開始点からの所定のオフセット（例えば、図11の1Sや2S）を示すことができる。

図11を参照すると、開始MV（例えば、MV（1111）やMV（1121））の水平成分または垂直成分にオフセット（例えば、MVD（1112）やMVD（1122））を適用する（例えば、付加する）ことができる。距離インデックス（IDX）と所定のオフセットとの例示的な関係が、表1に指定されている。フルペルMMVDがオフである、例えば、フルペルMMVDフラグ（例えば、slice_fpel_mmvd_enabled_flag）が0であるとき、MMVDの所定のオフセットの範囲は、1／4ルーマサンプルから32ルーマサンプルまででありうる。フルペルMMVDがオフであるとき、所定のオフセットは、ルーマサンプルの何分の1か（例えば、1／4ピクセルや1／2ピクセル）などの非整数値を有しうる。フルペルMMVDがオンである、例えば、フルペルMMVDフラグ（例えば、slice_fpel_mmvd_enabled_flag）が1であるとき、MMVDの所定のオフセットの範囲は、1ルーマサンプルから128ルーマサンプルまででありうる。一例では、フルペルMMVDがオンであるとき、所定のオフセットは、1つまたは複数のルーマサンプルなどの整数値のみを有する。

方向インデックスは、開始点に対するMVDの方向（または動きの方向）を表すことができる。一例では、方向インデックスは、表2に示される4つの方向のうちの1つを表す。表2の（1つまたは複数の）MVD符号の意味は、（1つまたは複数の）開始MVの情報に応じて変化しうる。一例では、開始MVが単予測MVであるか、または開始MVが双予測MVであり、両方の参照リストがカレントピクチャの同じ側を指し示す（例えば、2つの参照ピクチャのPOCがどちらもカレントピクチャのPOCよりも大きいか、または2つの参照ピクチャのPOCがどちらもカレントピクチャのPOCよりも小さい）場合、表2の（1つまたは複数の）MVD符号は、開始MVに付加されるMVオフセット（またはMVD）の符号を指定する。

開始MVが双予測MVであり、2つのMVがカレントピクチャの異なる側を指し示す（例えば、一方の参照ピクチャのPOCがカレントピクチャのPOCよりも大きく、他方の参照ピクチャのPOCがカレントピクチャのPOCよりも小さい）場合、表2のMVD符号は、開始MVのlist0のMV成分に付加されたMVオフセット（またはMVD）の符号を指定し、list1のMVのMVD符号は反対の値を有する。図11を参照すると、開始MV（1111）および開始MV（1121）は双予測MVであり、2つのMV（1111）、（1121）はカレントピクチャの異なる側を指し示す。L1参照ピクチャ（1103）のPOCはカレントピクチャのPOCよりも大きく、L0参照ピクチャ（1102）のPOCはカレントピクチャのPOCよりも小さい。表2の方向インデックス（例えば、00）で示されるMVD符号（例えば、x軸の符号「＋」）は、開始MV（例えば、（1111））のlist0のMV成分に付加されたMVD（例えば、MVD（1112））の符号（例えば、x軸の符号「＋」）を指定し、開始MV（例えば、（1121））のlist1のMV成分のMVD（1122）のMVD符号は、MVD（1112）の符号「＋」と反対の符号「－」など、反対の値を有する。

表2を参照すると、方向インデックス00はx軸の正の方向を示し、方向インデックス01はx軸の負の方向を示し、方向インデックス10はy軸の正の方向を示し、方向インデックス11はy軸の負の方向を示す。

構文要素mmvd_merge_flag［x0］［y0］を使用して、カレントCUのMMVDマージフラグを表すことができる。一例では、MMVDマージフラグ（例えば、mmvd_merge_flag［x0］［y0］）が1であることは、カレントCUのインター予測パラメータを生成するためにMMVDモードが使用されることを指定する。MMVDマージフラグ（例えば、mmvd_merge_flag［x0］［y0］）が0であることは、インター予測パラメータを生成するためにMMVDモードが使用されないことを指定する。配列インデックスx0およびy0は、ピクチャ（例えば、カレントピクチャ）の左上ルーマサンプルに対する考慮されるコーディングブロック（例えば、カレントCB）の左上ルーマサンプルの位置（x0，y0）を指定することができる。

カレントCUに対してMMVDマージフラグ（例えば、mmvd_merge_flag［x0］［y0］）が存在しない場合、MMVDマージフラグ（例えば、mmvd_merge_flag［x0］［y0］）は、カレントCUについて0であると推測することができる。

VVC仕様などのいくつかの例では、MMVDマージフラグ（例えば、mmvd_merge_flag）をシグナリングするために単一のコンテキストが使用される。例えば、単一のコンテキストは、コンテキスト適応バイナリ算術コーディング（CABAC）においてMMVDマージフラグをコーディング（例えば、エンコードおよび／またはデコード）するために使用される。

構文要素mmvd_cand_flag［x0］［y0］は、マージ候補フラグを表すことができる。一例では、マージ候補フラグ（例えば、mmvd_cand_flag［x0］［y0］）は、マージ候補リスト内の第1の候補（0）または第2の候補（1）が、距離インデックス（例えば、mmvd_distance_idx［x0］［y0］）および方向インデックス（例えば、mmvd_direction_idx［x0］［y0］）から導出されたMVDと共に使用されるかどうかを指定する。配列インデックスx0およびy0は、ピクチャ（例えば、カレントピクチャ）の左上ルーマサンプルに対する考慮されるコーディングブロック（例えば、カレントCB）の左上ルーマサンプルの位置（x0，y0）を指定することができる。

マージ候補フラグ（例えば、mmvd_cand_flag［x0］［y0］）が存在しない場合、マージ候補フラグ（例えば、mmvd_cand_flag［x0］［y0］）は0であると推測することができる。

構文要素mmvd_distance_idx［x0］［y0］は、距離インデックスを表すことができる。一例では、距離インデックス（例えば、mmvd_distance_idx［x0］［y0］）は、表3に指定されるように、MmvdDistance［x0］［y0］を導出するために使用されるインデックスを指定する。配列インデックスx0およびy0は、ピクチャ（例えば、カレントピクチャ）の左上ルーマサンプルに対する考慮されるコーディングブロック（例えば、カレントCB）の左上ルーマサンプルの位置（x0，y0）を指定することができる。

表3の第1列は、距離インデックス（例えば、mmvd_distance_idx［x0］［y0］）を示す。表3の第2列は、フルペルMMVDがオフである、例えばフルペルMMVDフラグ（例えば、slice_fpel_mmvd_enabled_flag）が0であるときの動きの大きさ（例えば、MmvdDistance［x0］［y0］）を示す。表3の第3列は、フルペルMMVDがオンである、例えばフルペルMMVDフラグ（例えば、slice_fpel_mmvd_enabled_flag）が1であるときの動きの大きさ（例えば、MmvdDistance［x0］［y0］）を示す。

一例では、表3の第2列および第3列の単位は1／4のルーマサンプルである。表3の第1行を参照すると、距離インデックス（例えば、mmvd_distance_idx［x0］［y0］）が0である場合、フルペルMMVDがオフである（例えば、slice_fpel_mmvd_enabled_flagが0である）ときに動きの大きさ（例えば、MmvdDistance［x0］［y0］）は1である。動きの大きさ（例えば、MmvdDistance［x0］［y0］）は、1×1／4ルーマサンプルまたは1／4ルーマサンプルである。距離インデックス（例えば、mmvd_distance_idx［x0］［y0］）が0である場合、フルペルMMVDがオフである（例えば、slice_fpel_mmvd_enabled_flagが1である）ときに動きの大きさ（例えば、MmvdDistance［x0］［y0］）は4である。動きの大きさ（例えば、MmvdDistance［x0］［y0］）は、4×1／4ルーマサンプルまたは1ルーマサンプルである。

一例では、表3の第2列（1／4ルーマサンプル単位）は、表1の第2行（ルーマサンプル単位）に対応し、表3の第3列（1／4ルーマサンプル単位）は、表1の第3行（ルーマサンプル単位）に対応する。

構文要素mmvd_direction_idx［x0］［y0］は、方向インデックスを表すことができる。一例では、方向インデックス（例えば、mmvd_direction_idx［x0］［y0］）は、表4に指定されるように、動きの方向（例えば、MmvdSign［x0］［y0］）を導出するために使用されるインデックスを指定する。配列インデックスx0およびy0は、ピクチャ（例えば、カレントピクチャ）の左上ルーマサンプルに対する考慮されるコーディングブロック（例えば、カレントCB）の左上ルーマサンプルの位置（x0，y0）を指定する。表4の第1列は、方向インデックス（例えば、mmvd_distance_idx［x0］［y0］）を示す。表4の第2列は、MVDの第1の成分（例えば、MVD_xまたはMmvdOffset［x0］［y0］［0］）の第1の符号（例えば、MmvdSign［x0］［y0］［0］）を示す。表4の第3列は、MVDの第2の成分（例えば、MVD_yまたはMmvdOffset［x0］［y0］［1］）の第2の符号（例えば、MmvdSign［x0］［y0］［1］）を示す。

MVDまたはオフセットMmvdOffset［x0］［y0］の第1の成分（例えば、MmvdOffset［x0］［y0］［0］）および第2の成分（例えば、MmvdOffset［x0］［y0］［1］）は、以下のように導出することができる。

一例では、距離インデックス（例えば、mmvd_distance_idx［x0］［y0］）は3であり、方向インデックス（例えば、mmvd_distance_idx［x0］［y0］）は2である。表4および方向インデックス（例えば、mmvd_direction_idx［x0］［y0］）が2であることに基づき、MVDの第1の成分（例えば、MVD_xまたはMmvdOffset［x0］［y0］［0］）の第1の符号（例えば、MmvdSign［x0］［y0］［0］）は0であり、MVDの第2の成分（例えば、MVD_yまたはMmvdOffset［x0］［y0］［1］）の第2の符号（例えば、MmvdSign［x0］［y0］［1］）は「＋1」である。この例では、MVDは正の垂直方向（＋y）に沿っており、水平成分を有しない。

フルペルMMVDフラグ（例えば、slice_fpel_mmvd_enabled_flag）が0であり、フルペルMMVDがオフであるとき、表3および距離インデックス（例えば、mmvd_distance_idx［x0］［y0］）が3であることに基づき、MmvdDistance［x0］［y0］によって示される動きの大きさは8である。式10～式11に基づき、MVDの第1の成分（例えば、MmvdOffset［x0］［y0］［0］）は（8＜＜2）×0＝0であり、MVDの第2の成分（例えば、MmvdOffset［x0］［y0］［1］）は（8＜＜2）×（＋1）＝2（ルーマサンプル）である。

フルペルMMVDフラグ（例えば、slice_fpel_mmvd_enabled_flag）が1であり、フルペルMMVDがオンであるとき、表3および距離インデックス（例えば、mmvd_distance_idx［x0］［y0］）が3であることに基づき、MmvdDistance［x0］［y0］によって示される動きの大きさは32である。式10～式11に基づき、MVDの第1の成分（例えば、MmvdOffset［x0］［y0］［0］）は（32＜＜2）×0＝0であり、MVDの第2の成分（例えば、MmvdOffset［x0］［y0］［1］）は（32＜＜2）×（＋1）＝8（ルーマサンプル）である。

本開示は、MMVDモードにおけるシグナリングの改善に関連する実施形態を含む。

一実施形態では、BDOFモードおよび／またはDMVRモードが、前方参照ピクチャと後方参照ピクチャの両方を有する双予測ピクチャ（例えば、Bピクチャ）内のコーディングブロックに適用される場合、MMVDモードによる双予測ピクチャ内のコーディングブロックに対するコーディング効率の改善が重要ではない場合がある。よって、いくつかの例では、BDOFモードおよび／またはDMVRモードがコーディングブロックに適用される場合、MMVDモードはコーディングブロックに適用されない。他方、様々な例において、コーディングブロックにMMVDモードが適用されるかどうかにかかわらず、コーディングブロックのMMVDマージフラグがシグナリングされる。例えば、MMVDモードがコーディングブロックに適用される可能性が低いときにコーディングブロックに対してMMVDマージフラグがシグナリングされるために、コーディングブロックのMMVDマージフラグをシグナリングするシグナリングコストが比較的大きくなる可能性がある。

本開示の一実施形態によれば、MMVDマージフラグ（例えば、構文要素mmvd_merge_flagによって示される）は、カレントピクチャ内のブロックごとにシグナリングされなくてもよい。MMVDマージフラグは、1つまたは複数の要件が満たされるかどうかに基づいて、カレントピクチャ内のカレントブロックについて条件付きでシグナリングすることができる。要件は、第1の要件および第2の要件を含むことができる。第1の要件は、他の（1つまたは複数の）インター予測モード（例えば、BDOFモードおよび／またはDMVRモード）がカレントブロックを含む複数のブロックに対して許容されていることを含むことができる。第2の要件は、複数のブロックの高レベルフラグ（例えば、MMVDマージ有効化フラグ）が、MMVDモードが複数のブロックに対して有効にされていないことを示すことを含むことができる。いくつかの実施形態では、第1の要件は、複数のブロックの参照ピクチャが前方参照ピクチャおよび後方参照ピクチャを含むことをさらに含む。いくつかの実施形態では、第1の要件は、複数のブロックの参照ピクチャがカレントピクチャに対して対称であることをさらに含む。

一例では、MMVDマージフラグ（例えば、mmvd_merge_flag）は、DMVRモードおよび／またはBDOFモードの使用に基づいて条件付きでシグナリングすることができる。

デコーダ側では、カレントピクチャ内の複数のブロックの予測情報を、コーディングされたビデオビットストリームからデコードすることができる。要件のうちの少なくとも1つが満たされるかどうかは、予測情報に基づいて判定することができる。いくつかの実施形態では、要件は、（i）第1の要件（例えば、DMVRモードまたはBDOFモードの少なくとも一方が複数のブロックに対して許容されている）および（ii）第2の要件（例えば、MMVDマージ有効化フラグが、MMVDモードが複数のブロックに対して有効にされていないことを示す）を含む。複数のMMVDマージフラグが複数のブロックに対して偽と推測されるかどうかは、要件のうちの少なくとも1つが満たされるかどうかに基づいて判定することができる。複数のMMVDマージフラグの各々は、複数のブロックのうちの対応するブロックについて、MMVDモードがその対応するブロックに適用されるかどうかを示すことができる。複数のMMVDマージフラグが複数のブロックに対して偽と推測されるという判定に応答して、MMVDモードを適用せずに複数のブロック内の各ブロックを再構成することができる。コーディングされたビデオビットストリームにおいて複数のブロックの複数のMMVDマージフラグがシグナリングされない（例えば、複数のMMVDマージフラグが偽であると推測される）ので、コーディング効率が改善される。

一例では、複数のブロックは、カレントピクチャ内のスライスである。一例では、複数のブロックは、カレントピクチャである。

一実施形態では、予測情報は、DMVRモードまたはBDOFモードの少なくとも一方が複数のブロックに対して許容されているかどうかを示す少なくとも1つのフラグを含む。例えば、予測情報は、DMVRモードがカレントピクチャのスライス（例えば、カレントスライス）内の複数のブロックに対して許容されているかどうかを示す第1のスライスレベルフラグを含む。例えば、予測情報は、BDOFモードがスライス内の複数のブロックに対して許容されているかどうかを示す第2のスライスレベルフラグを含む。

一実施形態では、第1の要件をマージすることは、DMVRモードまたはBDOFモードの少なくとも一方が複数のブロックに対して許容されており、複数のブロックの参照ピクチャが前方参照ピクチャと後方参照ピクチャとを含み、前方参照ピクチャとカレントピクチャとの間の第1のピクチャ順序カウント（POC）差の絶対値が、後方参照ピクチャとカレントピクチャとの間の第2のPOC差の絶対値と等しいことを必要とする。複数のブロックの複数のMMVDマージフラグは、例えば、第1の要件が満たされることに基づいて、偽と推測されると判定することができる。いくつかの例では、第1の要件は、前方参照ピクチャおよび後方参照ピクチャが短期参照ピクチャであることをさらに含む。例えば、第1の要件は、第1のPOC差の絶対値および第2のPOC差の絶対値が閾値（例えば2）未満であることをさらに含む。一例では、閾値は2である。

一実施形態では、DMVRモードおよび／またはBDOFモードがカレントスライス（例えば、複数のブロック）に対して許容されており、カレントスライスが前方参照ピクチャと後方参照ピクチャとを有し、カレントピクチャが時間的に2つの参照ピクチャ（例えば、前方参照ピクチャおよび後方参照ピクチャ）の中間にある場合、MMVDモードは複数のブロックに対して許容されておらず、複数のブロック内の各ブロックのMMVDマージフラグ（例えば、mmvd_merge_flag）はシグナリングされない。複数のブロック内の各ブロックのMMVDマージフラグ（例えば、mmvd_merge_flag）は、偽と推測することができる。

MMVDモードの使用確率は、2つの参照ピクチャとカレントピクチャとの間の絶対POC差（例えば、第1のPOC差の絶対値および第2のPOC差の絶対値）に依存しうる。一実施形態では、絶対POC差が減少すると、MMVDモードの使用確率が減少する。一例では、カレントピクチャと2つの参照ピクチャとの間の時間的距離（例えば、絶対POC差）に関するさらなる制約がさらに適用されうる。例えば、絶対POC差は1未満または2未満である。

本開示の一実施形態によれば、予測情報は、複数のブロック内のすべてのブロックに対応する単一の高レベルMMVDマージ有効化フラグを含む。単一の高レベルMMVDマージ有効化フラグは、MMVDモードが複数のブロックに対して有効にされているかそれとも有効にされていないかを示すことができる。MMVDマージ有効化フラグに基づいて、複数のブロックの各々に対応する複数のMMVDマージフラグを推測することができる。MMVDマージ有効化フラグは、スライスヘッダ（SH）におけるスライスレベルフラグ（例えば、sh_mmvd_merge_enable_flag）などの高レベルフラグとすることができる。MMVDマージ有効化フラグは、ピクチャヘッダ（PH）におけるピクチャレベルフラグ（例えば、ph_mmvd_merge_enable_flag）などの高レベルフラグとすることができる。

一実施形態では、MMVDマージ有効化フラグは、MMVDモードが複数のブロックに対して有効にされていないことを示すことができ、これは第2の要件を満たす。この場合、複数のブロックの各々に対応する複数のMMVDマージフラグのすべてを偽と推測することができる。

一実施形態では、MMVDマージ有効化フラグは、MMVDモードが複数のブロックに対して有効にされていることを示すことができ、これは第2の要件を満たさない。この場合、複数のMMVDマージフラグは偽と推測されない。代わりに、複数のブロックの各々に対応する複数のMMVDマージフラグを、コーディングされたビデオビットストリームにおいてシグナリングし、デコーダ側で受け取ることができる。

一例では、予測情報は、（i）DMVRモードまたはBDOFモードの少なくとも一方が複数のブロックに対して許容されていること、（ii）複数のブロックの参照ピクチャが前方参照ピクチャと後方参照ピクチャとを含むこと、および（iii）前方参照ピクチャとカレントピクチャとの間の第1のPOC差の絶対値が、後方参照ピクチャとカレントピクチャとの間の第2のPOC差の絶対値と等しいこと、を含むことができる。MMVDマージ有効化フラグが、MMVDモードが複数のブロックに対して有効にされていないことを示す場合、複数のMMVDマージフラグは偽と推測されない。

スライスヘッダまたはピクチャヘッダにおけるMMVDマージ有効化フラグは、スライスヘッダに対応するコーディングされたスライス（例えば、カレントスライス）またはピクチャヘッダに対応するコーディングされたピクチャ（例えば、カレントピクチャ）に対してMMVDマージモードを使用できるか否かを示すことができる。

一実施形態では、スライスに対応するスライスヘッダにおけるMMVDマージ有効化フラグ（例えば、sh_mmvd_merge_enable_flag）がFALSEである場合、MMVDマージフラグ（例えば、mmvd_merge_flag）は、スライス内のすべてのブロックに対してFALSEと推測される。

一実施形態では、ピクチャに対応するピクチャヘッダにおけるMMVDマージ有効化フラグ（例えば、ph_mmvd_merge_enable_flag）がFALSEである場合、MMVDマージフラグ（例えば、mmvd_merge_flag）は、ピクチャ内のすべてのブロックに対してFALSEと推測される。

一実施形態では、複数のMMVDマージフラグが複数のブロック（例えば、スライス内のブロックやピクチャ内のブロック）に対して偽と推測されないという判定に応答して、複数のブロック内の各ブロックの別個のそれぞれのMMVDマージフラグを、コーディングされたビデオビットストリームにおいてシグナリングすることができる。複数のMMVDマージフラグは、CABACを使用してコーディングすることができる。

関連するビデオコーディング技術では、複数のMMVDマージフラグ内の少なくとも1つのMMVDマージフラグをコーディングするために、CABAC中に（例えば、古いコンテキストと呼ばれる）単一のコンテキストが使用される。本開示の一実施形態によれば、複数のMMVDマージフラグのうちの少なくとも1つのMMVDマージフラグをCABACコーディング（例えば、エンコードおよび／またはデコード）するために、複数のコンテキストを使用することができる。一例では、複数のMMVDマージフラグの各MMVDマージフラグをコーディング（例えば、エンコードおよび／またはデコード）するために、CABACにおいて複数のコンテキストが使用される。一例では、複数のコンテキストは、第1のコンテキストおよび第2のコンテキストを含む。一例では、第2のコンテキストは関連するビデオコーディング技術で使用される古いコンテキストであり、第1のコンテキストは関連するビデオコーディング技術で使用されない新しいコンテキストである。DMVRモードまたはBDOFモードの一方または両方が複数のブロックに対して許容されているかどうかに基づいて、複数のコンテキスト（例えば、第1のコンテキストおよび第2のコンテキスト）の中からコンテキストを選択することができる。選択されたコンテキストと共にCABACを使用して、複数のブロック内の各ブロックのそれぞれのMMVDマージフラグをコーディング（例えば、エンコードおよび／またはデコード）することができる。

一実施形態では、予測情報は、第1のコンテキスト（例えば、新しいコンテキスト）を選択する条件を示す。条件は、第1の要件と同一でありうるか、または異なりうる。一例では、条件は第1の要件と同一である。例えば、条件は、DMVRモードまたはBDOFモードの少なくとも一方が複数のブロックに対して許容されていること、複数のブロックの参照ピクチャが前方参照ピクチャと後方参照ピクチャとを含むこと、および前方参照ピクチャとカレントピクチャとの間の第1のPOC差の絶対値が、後方参照ピクチャとカレントピクチャとの間の第2のPOC差の絶対値と等しいこと、を含む。条件が満たされる場合、第1のコンテキストをコンテキストとして選択することができる。条件のうちの1つが満たされないことに基づいて第2のコンテキストをコンテキストとして選択することができる。

一例では、第1のコンテキスト（例えば、新しいコンテキスト）がCABACコンテキストに選択されると、第1のコンテキストは、各MMVDマージフラグが、MMVDマージフラグが真である確率よりも高い偽である確率を有することを示す確率で初期設定される。

一実施形態では、第1のコンテキスト（例えば、新しいコンテキスト）および第2のコンテキスト（例えば、古いコンテキスト）は、MMVDマージフラグ（例えば、mmvd_merge_flag）のCABACコーディングで使用されるコンテキストである。第1のコンテキスト（例えば、新しいコンテキスト）と第2のコンテキスト（例えば、古いコンテキスト）とからの選択は、DMVRモードおよび／またはBDOFモードの使用に基づくものとすることができる。

一実施形態では、第1のコンテキストと第2のコンテキストとから選択するための条件は、第1の要件と同一である。条件が満たされる（例えば、真である）場合、第1のコンテキスト（例えば、新しいコンテキスト）が選択される。そうでない場合、第2のコンテキストが使用される。

一実施形態では、第1のコンテキスト（例えば、新しいコンテキスト）は、第1のコンテキスト（例えば、新しいコンテキスト）が選択されたときにMMVDマージフラグ（例えば、mmvd_merge_flag）が偽である可能性がそうでない可能性よりも高い（例えば、確率は、MMVDマージフラグが真である確率よりも高い）ことを示す確率で初期設定される。

図13は、本開示の一実施形態によるエンコーディングプロセス（1300）を概説するフローチャートを示している。様々な実施形態において、プロセス（1300）は、端末デバイス（310）、（320）、（330）、および（340）内の処理回路、ビデオエンコーダ（例えば、（403）、（603）、（703））の機能を実行する処理回路などといった処理回路によって実行される。いくつかの実施形態では、プロセス（1300）はソフトウェア命令で実装され、よって、処理回路がソフトウェア命令を実行すると、処理回路はプロセス（1300）を実行する。プロセスは（S1301）で開始し、（S1310）に進む。

（S1310）で、少なくとも1つの要件が満たされるかどうかを判定することができる。要件は、第1の要件および第2の要件を含むことができる。第1の要件は、DMVRモードまたはBDOFモードの少なくとも一方がカレントピクチャ内の複数のブロックに対して許容されていることを含むことができる。第1の要件は、（1つまたは複数の）追加の要件をさらに含むことができる。例えば、第1の要件は、（i）複数のブロックの参照ピクチャが前方参照ピクチャと後方参照ピクチャとを含むこと、および（ii）前方参照ピクチャとカレントピクチャとの間の第1のピクチャ順序カウント（POC）差の絶対値が、後方参照ピクチャとカレントピクチャとの間の第2のPOC差の絶対値と等しいこと、を含む。第2の要件は、MMVDモードが複数のブロックに対して有効にされていないことを含むことができる。

要件のうちの少なくとも1つが満たされる場合、プロセス（1300）は（S1320）に進む。要件のいずれも満たされない場合、プロセス（1300）は（S1340）に進む。

（S1320）で、要件のうちの少なくとも1つが満たされる場合、MMVDモードを適用せずに複数のブロック内の各ブロックをエンコードすることができる。

一例では、第1の要件は、複数のブロックの参照ピクチャが前方参照ピクチャおよび後方参照ピクチャを含み、第1のPOC差の絶対値が第2のPOC差の絶対値に等しいことをさらに含む。第1の要件は満たされる。MMVDモードを適用せずに複数のブロック内の各ブロックをエンコードすることができる。

一例では、第2の要件（例えば、MMVDモードが複数のブロックに対して有効にされていない）が満たされ、MMVDモードを適用せずに複数のブロック内の各ブロックをエンコードすることができる。

（S1320）を含む分岐の一部として、プロセス（1300）は（S1330）に進む。

（S1330）で、複数のブロックの複数のMMVDマージフラグはビデオビットストリームにおいてエンコードされず、シグナリングされない。一例では、MMVDモードは複数のブロックに対して有効にされておらず、よって、MMVDモードが複数のブロックに対して有効にされていないことを示すために、高レベルフラグ（例えば、MMVDマージ有効化フラグ）などのフラグがビットストリームにおいてエンコードおよびシグナリングされる。

一例では、第1の要件が満たされ、高レベルフラグ（例えば、MMVDマージ有効化フラグ）はシグナリングされない。デコーダは、第1の要件が満たされることに基づいて複数のブロックの複数のMMVDマージフラグが偽であると推測することができる。

プロセス（1300）は次いで（S1399）に進み、終了する。

（S1340）で、複数のブロック内のブロックごとに、それぞれのブロックをMMVDモードでエンコードし、決定に従って各ブロックをエンコードするかどうかについて別々の決定が行われる。

一例では、それぞれのブロックにMMVDモードが適用されると決定され、それぞれのブロックがMMVDモードを適用することによってエンコードされる。

別の例では、それぞれのブロックにMMVDモードが適用されないと決定され、それぞれのブロックがMMVDモードを適用せずにエンコードされる。

（S1340）を含む分岐の一部として、プロセス（1300）は、（S1350）に進む。

（S1350）で、複数のブロックの複数のMMVDマージフラグが、ビデオビットストリームにおいてエンコードおよびシグナリングされ、複数のエンコードおよびシグナリングされたMMVDマージフラグの各々は、複数のブロック内のそれぞれのブロックがMMVDモードでエンコードされると決定されたことを示す。

一例では、MMVDモードが複数のブロックに対して有効にされており、よって、MMVDモードが複数のブロックに対して有効にされていることを示すために、MMVDマージ有効化フラグがビデオビットストリームにおいてエンコードおよびシグナリングされる。

ステップ（S1350）の後、プロセス（1300）は（S1399）に進み、終了する。

プロセス（1300）は、様々なシナリオに適切に適合させることができ、プロセス（1300）内のステップは、それに応じて調整することができる。プロセス（1300）内のステップのうちの1つまたは複数を、適合させ、省略し、繰り返し、かつ／または組み合わせることができる。プロセス（1300）を実施するために任意の適切な順序を使用することができる。（1つまたは複数の）追加のステップを追加することができる。

一実施形態では、第1の要件は満たされ、第2の要件は満たされない。図13に示される例では、プロセス（1300）は、（S1320）および（S1330）を含む分岐に進み、そこでMMVDモードを適用せずに複数のブロック内の各ブロックをエンコードすることができ（S1320）、複数のMMVDマージフラグはエンコードされず、シグナリングされない（S1320）。

代替として（図13には示されていない）、第1の要件が満たされ、第2の要件が満たされず、MMVDモードが複数のブロックに対して有効にされている場合に、プロセス（1300）は、（S1340）および（S1350）を含む分岐に進むこともできる。例えば、それぞれのブロックをMMVDモードでエンコードするかどうかを、複数のブロック内のブロックごとに決定することができる。複数のMMVDマージフラグは、ビットストリームにおいてエンコードおよびシグナリングすることができる。さらに、MMVDマージ有効化フラグをエンコードおよびシグナリングすることができる。

図14は、本開示の一実施形態によるデコーディングプロセス（1400）を概説するフローチャートを示している。様々な実施形態において、プロセス（1400）は、端末デバイス（310）、（320）、（330）、および（340）内の処理回路、ビデオエンコーダ（403）の機能を実行する処理回路、ビデオデコーダ（410）の機能を実行する処理回路、ビデオデコーダ（510）の機能を実行する処理回路、ビデオエンコーダ（603）の機能を実行する処理回路などといった処理回路によって実行される。いくつかの実施形態では、プロセス（1400）はソフトウェア命令で実装され、よって、処理回路がソフトウェア命令を実行すると、処理回路はプロセス（1400）を実行する。プロセスは（S1401）で開始し、（S1410）に進む。

（S1410）で、カレントピクチャ内の複数のブロックの予測情報を、コーディングされたビデオビットストリームからデコードすることができる。複数のブロックは、カレントピクチャ内のスライスとすることができる。複数のブロックは、カレントピクチャとすることができる。

（S1420）で、少なくとも1つの要件が満たされるかどうかを、予測情報に基づいて判定することができる。要件は、（i）第1の要件（例えば、デコーダ側動きベクトル精密化（DMVR）モードまたは双方向オプティカルフロー（BDOF）モードの少なくとも一方が、複数のブロックに対して許容されている）および（ii）第2の要件（例えば、MMVDマージ有効化フラグが、動きベクトル差分によるマージ（MMVD）モードが複数のブロックに対して有効にされていないことを示す）を含むことができる。

一実施形態では、予測情報は、DMVRモードまたはBDOFモードの少なくとも一方が複数のブロックに対して許容されているかどうかを示す1つまたは複数のフラグを含む。1つまたは複数のフラグは、（1つまたは複数の）高レベルフラグを含むことができる。一例では、1つまたは複数のフラグは、（i）DMVRモードがスライスに対して許容されているかどうかを示すスライスレベルフラグ、および／または（ii）BDOFモードがスライスに対して許容されているかどうかを示すスライスレベルフラグを含む。

（S1430）で、複数のMMVDマージフラグが複数のブロックに対して偽と推測されるかどうかを、要件のうちの少なくとも1つが満たされるかどうかに基づいて判定することができる。複数のMMVDマージフラグの各々は、それぞれ、MMVDモードが複数のブロック内の対応するブロックに適用されるかどうかを示すことができる。

一実施形態では、第1の要件は、（i）DMVRモードまたはBDOFモードの少なくとも一方が複数のブロックに対して許容されていること、（ii）複数のブロックの参照ピクチャが前方参照ピクチャと後方参照ピクチャとを含むこと、および（iii）前方参照ピクチャとカレントピクチャとの間の第1のピクチャ順序カウント（POC）差の絶対値が、後方参照ピクチャとカレントピクチャとの間の第2のPOC差の絶対値と等しいこと、を含む。複数のブロックの複数のMMVDマージフラグが偽と推測されることは、例えば、第1の要件が満たされるときに判定することができる。一例では、第1の要件が満たされるとき、複数のブロックの複数のMMVDマージフラグはシグナリングされない。

一例では、第1の要件は、第1のPOC差の絶対値および第2のPOC差の絶対値が閾値未満であることをさらに含む。閾値は2とすることができる。

一実施形態では、予測情報は、複数のブロックのMMVDマージ有効化フラグを含む。MMVDマージ有効化フラグは、スライスヘッダにおけるスライスレベルフラグ、ピクチャヘッダにおけるピクチャレベルフラグなどといった高レベルフラグ（例えば、ブロックよりも高い）とすることができる。

一例では、MMVDマージ有効化フラグは、MMVDモードが複数のブロックに対して有効にされていないことを示し、これは第2の要件を満たす。複数のブロックの複数のMMVDマージフラグが偽と推測されることは、例えば、第2の要件が満たされる（例えば、MMVDマージ有効化フラグが、MMVDモードが複数のブロックに対して有効にされていないことを示す）ときに判定することができる。

（S1440）で、複数のMMVDマージフラグが複数のブロックに対して偽と推測されるという判定に応答して、MMVDモードを適用せずに複数のブロック内の各ブロックを再構成することができる。一例では、DMVRモードおよび／またはBDOFモードが複数のブロック内の1つまたは複数のブロックに適用され、複数のブロック内の1つまたは複数のブロックは、DMVRモードおよび／またはBDOFモードを使用して再構成される。複数のMMVDマージフラグが偽と推測されるので、コーディングされたビデオビットストリームにおいてMMVDマージフラグはシグナリングされない。

一実施形態では、複数のMMVDマージフラグが偽と推測されないという判定に応答して、（S1440）の代替ステップ（図示せず）が実行される。この代替ステップでは、複数のMMVDマージフラグがコーディングされたビデオビットストリームにおいてシグナリングされる。コーディングされたビデオビットストリームにおいてシグナリングされる複数のMMVDマージフラグ内の第1のMMVDマージフラグが、MMVDモードが複数のブロック内の第1のブロックに適用されることを示す場合、MMVDモードを適用することによって複数のブロック内の第1のブロックを再構成することができる。コーディングされたビデオビットストリームにおいてシグナリングされる複数のMMVDマージフラグ内の第2のMMVDマージフラグが、MMVDモードが複数のブロック内の第2のブロックに適用されないことを示す場合、MMVDモードを適用せずに複数のブロック内の第2のブロックを再構成することができる。

（S1440）または代替ステップの後、プロセス（1400）は、（S1499）に進み、終了する。

プロセス（1400）は、様々なシナリオに適切に適合させることができ、プロセス（1400）内のステップは、それに応じて調整することができる。プロセス（1400）内のステップのうちの1つまたは複数を、適合させ、省略し、繰り返し、かつ／または組み合わせることができる。プロセス（1400）を実施するために任意の適切な順序を使用することができる。（1つまたは複数の）追加のステップを追加することができる。

一実施形態では、複数のMMVDマージフラグが複数のブロックに対して偽と推測されないという判定に応答して、複数のブロック内の各ブロックのそれぞれのMMVDマージフラグを、コーディングされたビデオビットストリームにおいてシグナリングすることができる。DMVRモードまたはBDOFモードの一方または両方が複数のブロックに対して許容されているかどうかに基づいて、第1のコンテキストおよび第2のコンテキストの中からコンテキストを選択することができる。選択されたコンテキストと共にコンテキスト適応バイナリ算術コーディング（CABAC）を使用して、複数のブロック内の各ブロックのそれぞれのMMVDマージフラグをデコードすることができる。

一例では、予測情報は、第1のコンテキストを選択する条件が満たされるかどうかを示す。条件は、（i）DMVRモードまたはBDOFモードの一方または両方が複数のブロックに対して許容されていること、（ii）複数のブロックの参照ピクチャが前方参照ピクチャと後方参照ピクチャとを含むこと、および（iii）前方参照ピクチャとカレントピクチャとの間の第1のPOC差の絶対値が、後方参照ピクチャとカレントピクチャとの間の第2のPOC差の絶対値と等しいこと、を含む。条件が満たされることに基づいて第1のコンテキストをコンテキストとして選択することができる。条件のうちの1つが満たされないことに基づいて第2のコンテキストをコンテキストとして選択することができる。

一例では、第1のコンテキストは、複数のブロック内の各ブロックのMMVDマージフラグが、MMVDマージフラグが真である確率よりも高い偽である確率を有することを示す確率で初期設定される。

一例では、予測情報は複数のブロックのMMVDマージ有効化フラグを含み、MMVDマージ有効化フラグは、MMVDモードが複数のブロックに対して有効にされていることを示し、これは第2の要件を満たさない。第2の要件が満たされない（例えば、MMVDマージ有効化フラグが、MMVDモードが複数のブロックに対して有効にされていることを示す）場合、複数のMMVDマージフラグは偽と推測されず、複数のブロックの複数のMMVDマージフラグがコーディングされたビデオビットストリームにおいてシグナリングされると判定される。

図14に示されていない例では、第1の要件が満たされる（例えば、予測情報が、（i）DMVRモードまたはBDOFモードの少なくとも一方が複数のブロックに対して許容されていること、（ii）複数のブロックの参照ピクチャが前方参照ピクチャと後方参照ピクチャとを含むこと、および（iii）前方参照ピクチャとカレントピクチャとの間の第1のPOC差の絶対値が、後方参照ピクチャとカレントピクチャとの間の第2のPOC差の絶対値に等しいこと、を示す）かどうかにかかわらず、例えば、第2の要件が満たされない（例えば、MMVDマージ有効化フラグが、MMVDモードが複数のブロックに対して有効にされていることを示す）場合、複数のMMVDマージフラグは偽と推測されず、コーディングされたビデオビットストリームにおいてシグナリングされる。

いくつかの実施形態では、カレントピクチャ内の複数のブロックの予測情報は、コーディングされたビデオビットストリームから受け取られる。DMVRモードまたはBDOFモードの少なくとも一方が複数のブロックに対して許容されているかどうかは、予測情報に基づいて判定することができる。DMVRモードまたはBDOFモードの少なくとも一方が複数のブロックに対して許容されているという判定に応答して、複数のMMVDマージフラグを複数のブロックに対して偽と推測することができ、複数のMMVDマージフラグは、それぞれ、MMVDモードが複数のブロックに適用されるかどうかを示す。複数のMMVDマージフラグが複数のブロックに対して偽と推測されるという判定に応答して、MMVDモードを適用せずに複数のブロック内の各ブロックを再構成することができる。

一実施形態では、（i）カレントピクチャは、前方参照ピクチャと後方参照ピクチャとを参照しており、（ii）カレントピクチャは、前方参照ピクチャと後方参照ピクチャとの中間にある。条件（i）および条件（ii）に基づき、複数のMMVDマージフラグはシグナリングされないと判定される。したがって、カレントピクチャにおいてMMVDモードが許容されていないという判定に基づいて、複数のMMVDマージフラグを推測することができる。

一実施形態では、予測情報は、複数のブロックのMMVDマージ有効化フラグを含む。MMVDマージ有効化フラグは、MMVDモードが複数のブロックに対して有効にされていないことを示し、複数のブロックの複数のMMVDマージフラグは偽と推測される。

本開示の実施形態は、別々に使用されてもよく、任意の順序で組み合わされてもよい。さらに、方法（または実施形態）の各々、エンコーダ、およびデコーダは、処理回路（例えば、1つまたは複数のプロセッサや1つまたは複数の集積回路）によって実装されてもよい。一例では、1つまたは複数のプロセッサは、非一時的コンピュータ可読媒体に記憶されたプログラムを実行する。

上述した技術は、コンピュータ可読命令を使用する、1つまたは複数のコンピュータ可読媒体に物理的に記憶されたコンピュータソフトウェアとして実装することができる。例えば、図15は、開示の主題の特定の実施形態を実施するのに適したコンピュータシステム（1500）を示している。

コンピュータソフトウェアは、1つまたは複数のコンピュータ中央処理装置（CPU）およびグラフィックスプロセッシングユニット（GPU）などによって直接的に、または解釈、マイクロコードの実行などを介して実行することができる命令を含むコードを作成するために、アセンブリ、コンパイル、リンク、または同様のメカニズムを受けうる、任意の適切な機械コードまたはコンピュータ言語を使用してコーディングすることができる。

命令は、例えば、パーソナルコンピュータ、タブレットコンピュータ、サーバ、スマートフォン、ゲーム機、モノのインターネットデバイスなどを含む様々なタイプのコンピュータまたはコンピュータの構成要素上で実行することができる。

コンピュータシステム（1500）について図15に示されている構成要素は、本質的に例示であり、本開示の実施形態を実装するコンピュータソフトウェアの使用または機能の範囲に関する限定を示唆することを意図されていない。構成要素の構成は、コンピュータシステム（1500）の例示的な実施形態に示されている構成要素のいずれか1つ、または構成要素の組み合わせに関して、依存性を有するものとも要件を有するものとも解釈されるべきではない。

コンピュータシステム（1500）は、特定のヒューマンインターフェース入力デバイスを含みうる。そのようなヒューマンインターフェース入力デバイスは、例えば、触覚入力（キーストローク、スワイプ、データグローブの動きなど）、オーディオ入力（音声、拍手など）、視覚入力（ジェスチャなど）、嗅覚入力（図示せず）を介した、1人または複数の人間ユーザによる入力に応答しうる。ヒューマンインターフェースデバイスは、オーディオ（音声、音楽、環境音など）、画像（走査画像、写真画像は静止画像カメラから取得など）、ビデオ（二次元ビデオ、立体ビデオを含む三次元ビデオなど）といった、必ずしも人間による意識的な入力に直接関連しない特定のメディアをキャプチャするために使用することもできる。

入力ヒューマンインターフェースデバイスは、キーボード（1501）、マウス（1502）、トラックパッド（1503）、タッチスクリーン（1510）、データグローブ（図示せず）、ジョイスティック（1505）、マイクロホン（1506）、スキャナ（1507）、カメラ（1508）のうちの1つまたは複数（各々1つだけ図示されている）を含みうる。

コンピュータシステム（1500）はまた、特定のヒューマンインターフェース出力デバイスも含みうる。そのようなヒューマンインターフェース出力デバイスは、例えば、触覚出力、音、光、および匂い／味を介して、1人または複数の人間ユーザの感覚を刺激しうる。そのようなヒューマンインターフェース出力デバイスには、触覚出力デバイス（例えば、タッチスクリーン（1510）、データグローブ（図示せず）、またはジョイスティック（1505）による触覚フィードバックであるが、入力デバイスとして機能しない触覚フィードバックデバイスもありうる）、オーディオ出力デバイス（スピーカ（1509）、ヘッドフォン（図示せず）など）、視覚出力デバイス（CRTスクリーン、LCDスクリーン、プラズマスクリーン、OLEDスクリーンを含むスクリーン（1510）、各々タッチスクリーン入力機能ありまたはなし、各々触覚フィードバック機能ありまたはなしであり、一部は、二次元視覚出力、または立体出力などの手段による三次元を超える出力を出力することができる場合もある、仮想現実眼鏡（図示せず）、ホログラフィックディスプレイ、およびスモークタンク（図示せず）など）、ならびにプリンタ（図示せず）が含まれうる。

コンピュータシステム（1500）はまた、人間がアクセス可能な記憶デバイス、ならびにCD／DVDまたは同様のメディア（1521）を有するCD／DVD ROM／RW（1520）を含む光学メディア、サムドライブ（1522）、リムーバブルハードドライブまたはソリッドステートドライブ（1523）、テープやフロッピーディスクなどのレガシー磁気メディア（図示せず）、セキュリティドングルなどの専用のROM／ASIC／PLDベースのデバイス（図示せず）などといった記憶デバイスの関連メディアも含むことができる。

また、当業者は、本開示の主題に関連して使用される「コンピュータ可読媒体」という用語が伝送媒体、搬送波、または他の一時的信号を包含しないことも理解するはずである。

コンピュータシステム（1500）はまた、1つまたは複数の通信ネットワーク（1555）へのインターフェース（1554）も含むことができる。ネットワークは、例えば、無線、有線、光でありうる。ネットワークはさらに、ローカル、ワイドエリア、メトロポリタン、車両用および産業用、リアルタイム、ならびに遅延耐性などでありうる。ネットワークの例には、イーサネット、無線LANなどのローカルエリアネットワーク、GSM、3G、4G、5G、LTEなどを含むセルラーネットワーク、ケーブルテレビ、衛星テレビ、および地上放送テレビを含むテレビ有線または無線ワイドエリアデジタルネットワーク、ならびにCANBusを含む車両用および産業用などが含まれる。特定のネットワークは、一般に、（例えば、コンピュータシステム（1500）のUSBポートなどの）特定の汎用データポートまたは周辺バス（1549）に取り付けられた外部ネットワークインターフェースアダプタを必要とし、他のネットワークは、一般に、以下に記載されるシステムバスへの接続によってコンピュータシステム（1500）のコアに統合される（例えば、PCコンピュータシステムへのイーサネットインターフェースやスマートフォンコンピュータシステムへのセルラーネットワークインターフェース）。これらのネットワークのいずれかを使用して、コンピュータシステム（1500）は他のエンティティと通信することができる。そのような通信は、単方向、受信のみ（例えば、テレビ放送）、単方向の送信のみ（例えば、特定のCANbusデバイスへのCANbus）、または、例えば、ローカルエリアまたはワイドエリアのデジタルネットワークを使用した他のコンピュータシステムへの双方向とすることができる。上述のようなネットワークおよびネットワークインターフェースの各々で特定のプロトコルおよびプロトコルスタックを使用することができる。

前述のヒューマンインターフェースデバイス、人間がアクセス可能な記憶デバイス、およびネットワークインターフェースは、コンピュータシステム（1500）のコア（1540）に接続することができる。

コア（1540）は、1つまたは複数の中央処理装置（CPU）（1541）、グラフィックスプロセッシングユニット（GPU）（1542）、フィールドプログラマブルゲートエリア（FPGA）（1543）の形態の専用プログラマブル処理ユニット、特定のタスク用のハードウェアアクセラレータ（1544）、グラフィックスアダプタ（1550）などを含むことができる。これらのデバイスは、読み出し専用メモリ（ROM）（1545）、ランダムアクセスメモリ（1546）、ユーザがアクセスできない内蔵ハードドライブなどの内部大容量ストレージ（1547）、SSDなどと共にシステムバス（1548）を介して接続されうる。一部のコンピュータシステムでは、追加のCPU、GPUなどによる拡張を可能にするために、1つまたは複数の物理プラグの形態でシステムバス（1548）にアクセスすることができる。周辺デバイスは、コアのシステムバス（1548）に直接、または周辺バス（1549）を介して接続することができる。一例では、スクリーン（1510）はグラフィックスアダプタ（1550）に接続することができる。周辺バスのアーキテクチャは、PCI、USBなどを含む。

CPU（1541）、GPU（1542）、FPGA（1543）、およびアクセラレータ（1544）は、組み合わせて前述のコンピュータコードを構成することができる特定の命令を実行することができる。そのコンピュータコードを、ROM（1545）またはRAM（1546）に記憶することができる。RAM（1546）には暫定的なデータを記憶することができ、永続的なデータは、例えば、内部大容量ストレージ（1547）に記憶することができる。1つまたは複数のCPU（1541）、GPU（1542）、大容量ストレージ（1547）、ROM（1545）、RAM（1546）などと密接に関連付けることができるキャッシュメモリの使用によって、メモリデバイスのいずれかに対する高速記憶および取り出しを可能にすることができる。

コンピュータ可読媒体は、様々なコンピュータ実装動作を実行するためのコンピュータコードを有することができる。媒体およびコンピュータコードは、本開示の目的のために特に設計および構成されたものとすることもでき、またはコンピュータソフトウェア技術の当業者に周知の利用可能な種類のものとすることもできる。

限定ではなく例として、アーキテクチャを有するコンピュータシステム（1500）、具体的にはコア（1540）は、（CPU、GPU、FPGA、アクセラレータなどを含む）（1つまたは複数の）プロセッサが1つまたは複数の有形のコンピュータ可読媒体において具現化されたソフトウェアを実行した結果として機能を提供することができる。そのようなコンピュータ可読媒体は、上記のようなユーザアクセス可能な大容量ストレージ、ならびにコア内部大容量ストレージ（1547）やROM（1545）などの非一時的な性質のものであるコア（1540）の特定のストレージと関連付けられた媒体とすることができる。本開示の様々な実施形態を実装するソフトウェアは、そのようなデバイスに記憶し、コア（1540）によって実行することができる。コンピュータ可読媒体は、特定の必要性に従って、1つまたは複数のメモリデバイスまたはチップを含むことができる。ソフトウェアは、コア（1540）に、具体的にはその中の（CPU、GPU、およびFPGAなどを含む）プロセッサに、RAM（1546）に記憶されたデータ構造を定義すること、およびソフトウェアによって定義されたプロセスに従ってそのようなデータ構造を変更することを含む、本明細書に記載される特定のプロセスまたは特定のプロセスの特定の部分を実行させることができる。加えて、または代替として、コンピュータシステムは、本明細書に記載される特定のプロセスまたは特定のプロセスの特定の部分を実行するために、ソフトウェアの代わりにまたはソフトウェアと共に動作することができる、配線されるかまたは他の方法で回路において具現化された論理（例えば、アクセラレータ（1544））の結果として機能を提供することもできる。ソフトウェアへの言及は、必要に応じて、論理を包含することができ、その逆も同様である。コンピュータ可読媒体への言及は、必要に応じて、実行のためのソフトウェアを記憶する回路（集積回路（IC）など）、実行のための論理を具現化する回路、またはこれらの両方を包含することができる。本開示は、ハードウェアとソフトウェアの任意の適切な組み合わせを包含する。

付記A：頭字語
JEM：joint exploration model，共同探索モデル
VVC：versatile video coding，多用途ビデオコーディング
BMS：benchmark set，ベンチマークセット
MV：Motion Vector，動きベクトル
HEVC：High Efficiency Video Coding，高効率ビデオコーディング
SEI：Supplementary Enhancement Information，補足エンハンスメント情報
VUI：Video Usability Information，ビデオユーザビリティ情報
GOP：Group of Pictures，ピクチャの集合
TU：Transform Unit，変換ユニット
PU：Prediction Unit，予測ユニット
CTU：Coding Tree Unit，コーディングツリーユニット
CTB：Coding Tree Block，コーディングツリーブロック
PB：Prediction Block，予測ブロック
HRD：Hypothetical Reference Decoder，仮想参照デコーダ
SNR：Signal Noise Ratio，信号対雑音比
CPU：Central Processing Unit，中央処理装置
GPU：Graphics Processing Unit，グラフィックスプロセッシングユニット
CRT：Cathode Ray Tube，陰極線管
LCD：Liquid-Crystal Display，液晶ディスプレイ
OLED：Organic Light-Emitting Diode，有機発光ダイオード
CD：Compact Disc，コンパクトディスク
DVD：Digital Video Disc，デジタルビデオディスク
ROM：Read-Only Memory，読み出し専用メモリ
RAM：Random Access Memory，ランダムアクセスメモリ
ASIC：Application-Specific Integrated Circuit，特定用途向け集積回路
PLD：Programmable Logic Device，プログラマブルロジックデバイス
LAN：Local Area Network，ローカルエリアネットワーク
GSM：Global System for Mobile communications，グローバル移動体通信システム
LTE：Long-Term Evolution，ロングタームエボリューション
CANBus：Controller Area Network Bus，コントローラエリアネットワークバス
USB：Universal Serial Bus，ユニバーサルシリアルバス
PCI：Peripheral Component Interconnect，周辺機器相互接続
FPGA：Field Programmable Gate Areas，フィールドプログラマブルゲートエリア
SSD：solid-state drive，ソリッドステートドライブ
IC：Integrated Circuit，集積回路
CU：Coding Unit，コーディングユニット
R-D：Rate-Distortion，レート歪み

本開示はいくつかの例示的な実施形態を記載しているが、変更、置換、および様々な代替の均等物が存在し、それらは本開示の範囲内にある。よって、当業者は、本明細書に明示的に図示または記載されていないが、本開示の原理を具現化する本開示の趣旨および範囲内にある多数のシステムおよび方法を考案することができることが理解されよう。

300 通信システム
310，320，330，340 端末デバイス
350 ネットワーク
400 通信システム
401 ビデオソース
402 ビデオピクチャのストリーム
403 ビデオエンコーダ
404 エンコードされたビデオデータ
405 ストリーミングサーバ
406 クライアントサブシステム
407 エンコードされたビデオデータのコピー
408 クライアントサブシステム
409 エンコードされたビデオデータのコピー
410 ビデオデコーダ
411 ビデオピクチャの出力ストリーム
412 ディスプレイ
413 キャプチャサブシステム
420，430 電子デバイス
501 チャネル
510 ビデオデコーダ
512 レンダリングデバイス
515 バッファメモリ
520 パーサ
521 シンボル
530 電子デバイス
531 受信機
551 スケーラ／逆変換ユニット
552 イントラピクチャ予測ユニット
553 動き補償予測ユニット
555 アグリゲータ
556 ループフィルタユニット
557 参照ピクチャメモリ
558 カレントピクチャバッファ
601 ビデオソース
603 ビデオエンコーダ
620 電子デバイス
630 ソースコーダ
632 コーディングエンジン
633 デコーダ
634 参照ピクチャメモリ
635 予測器
640 送信機
643 コーディングされたビデオシーケンス
645 エントロピーコーダ
650 コントローラ
660 通信チャネル
703 ビデオエンコーダ
721 汎用コントローラ
722 イントラエンコーダ
723 残差計算器
724 残差エンコーダ
725 エントロピーエンコーダ
726 スイッチ
728 残差デコーダ
730 インターエンコーダ
810 ビデオデコーダ
871 エントロピーデコーダ
872 イントラデコーダ
873 残差デコーダ
874 再構成モジュール
880 インターデコーダ
1500 コンピュータシステム
1501 キーボード
1502 マウス
1503 トラックパッド
1505 ジョイスティック
1506 マイクロホン
1507 スキャナ
1508 カメラ
1509 スピーカ
1510 タッチスクリーン
1520 CD／DVD ROM／RW
1521 CD／DVDまたは同様のメディア
1522 サムドドライブ
1523 リムーバブルハードドライブまたはソリッドステートドライブ
1540 コア
1541 中央処理装置（CPU）
1542 グラフィックスプロセッシングユニット（GPU）
1543 フィールドプログラマブルゲートエリア（FPGA）
1544 ハードウェアアクセラレータ
1545 読み出し専用メモリ（ROM）
1546 ランダムアクセスメモリ
1547 内部大容量ストレージ
1548 システムバス
1549 周辺バス
1550 グラフィックスアダプタ
1554 インターフェース
1555 通信ネットワーク

Claims (12)

1. ビデオデコーダにおけるビデオデコーディングのための方法であって、
   コーディングされたビデオビットストリームから、カレントピクチャ内の複数のブロックの予測情報を受け取るステップと、
   前記予測情報に基づき、デコーダ側動きベクトル精密化（DMVR）モードまたは双方向オプティカルフロー（BDOF）モードの少なくとも一方が前記複数のブロックに対して許容されているかどうかを判定するステップと、
   前記DMVRモードまたは前記BDOFモードの前記少なくとも一方が前記複数のブロックに対して許容されているという判定に応答して、複数の動きベクトル差分によるマージ（MMVD）マージフラグが前記複数のブロックに対して偽と推測されると判定するステップであって、前記複数のMMVDマージフラグが、それぞれ、MMVDモードが前記複数のブロックに対して適用されるかどうかを示す、ステップと、
   前記複数のMMVDマージフラグが前記複数のブロックに対して偽と推測されるという判定に応答して、前記MMVDモードを適用せずに前記複数のブロック内の各ブロックを再構成するステップと
   を含む、方法。
2. 前記予測情報は、前記DMVRモードまたは前記BDOFモードの前記少なくとも一方が前記複数のブロックに対して許容されているかどうかを示す少なくとも1つのフラグを含む、請求項1に記載の方法。
3. （i）前記カレントピクチャが前方参照ピクチャと後方参照ピクチャとを参照しており、かつ（ii）前記カレントピクチャが前記前方参照ピクチャと前記後方参照ピクチャとの中間にあると判定するステップと、
   前記複数のMMVDマージフラグがシグナリングされないと判定するステップと、
   前記カレントピクチャにおいて前記MMVDモードが許容されていないという判定に基づいて、前記複数のMMVDマージフラグを推測するステップと
   をさらに含む、請求項2に記載の方法。
4. 前記カレントピクチャが前記前方参照ピクチャと前記後方参照ピクチャとの中間にあるという前記判定は、前記前方参照ピクチャと前記カレントピクチャとの間の第1のピクチャ順序カウント（POC）差の絶対値が、前記後方参照ピクチャと前記カレントピクチャとの間の第2のPOC差の絶対値と等しいと判定する、請求項3に記載の方法。
5. 前記第1のPOC差の前記絶対値および前記第2のPOC差の前記絶対値は閾値未満である、請求項4に記載の方法。
6. 前記予測情報は、前記複数のブロックのMMVDマージ有効化フラグを含み、
   前記MMVDマージ有効化フラグは、前記MMVDモードが前記複数のブロックに対して有効化されていないことを示し、
   前記方法は、前記複数のブロックの前記複数のMMVDマージフラグが偽と推測されると判定するステップを含む、請求項1に記載の方法。
7. 前記複数のブロックは、前記カレントピクチャ内のスライスである、請求項1に記載の方法。
8. 前記複数のMMVDマージフラグが前記複数のブロックに対して偽と推測されないという判定に応答して、前記複数のブロック内の各ブロックのそれぞれのMMVDマージフラグが、前記コーディングされたビデオビットストリームにおいてシグナリングされ、
   前記方法は、
   前記DMVRモードまたは前記BDOFモードの一方または両方が前記複数のブロックに対して許容されているかどうかに基づいて、第1のコンテキストおよび第2のコンテキストの中からコンテキストを選択するステップと、
   選択された前記コンテキストと共にコンテキスト適応バイナリ算術コーディング（CABAC）を使用して、前記複数のブロック内の各ブロックの前記それぞれのMMVDマージフラグをデコードするステップと
   をさらに含む、請求項1に記載の方法。
9. 前記予測情報は、前記第1のコンテキストを選択する条件が満たされるかどうかを示し、
   前記条件は、
   前記DMVRモードまたは前記BDOFモードの前記一方または両方が前記複数のブロックに対して許容されていることと、
   前記複数のブロックの参照ピクチャが前方参照ピクチャと後方参照ピクチャとを含むことと、
   前記前方参照ピクチャと前記カレントピクチャとの間の第1のピクチャ順序カウント（POC）差の絶対値が、前記後方参照ピクチャと前記カレントピクチャとの間の第2のPOC差の絶対値と等しいことと
   を含み、
   コンテキストを選択する前記ステップは、
   前記条件が満たされることに基づいて前記第1のコンテキストを前記コンテキストとして選択するステップと、
   前記条件のうちの1つが満たされないことに基づいて前記第2のコンテキストを前記コンテキストとして選択するステップと
   を含む、請求項8に記載の方法。
10. 前記第1のコンテキストは、前記複数のブロック内の各ブロックの前記MMVDマージフラグが、前記MMVDマージフラグが真である確率よりも高い偽である確率を有することを示す確率で初期設定される、請求項9に記載の方法。
11. ビデオデコーディングのための装置であって、請求項1から10のいずれか一項に記載の方法を行うように構成された処理回路を備える、装置。
12. コンピュータに、請求項1から10のいずれか一項に記載の方法を行わせる、コンピュータプログラム。

Images