JP7491808B2

JP7491808B2 - 手持ち物体の姿勢追跡

Info

Publication number: JP7491808B2
Application number: JP2020178198A
Authority: JP
Inventors: ハンダアンクル; ファンワイクカール; マコビーチュクビクター; フォックスディーター
Original assignee: エヌビディアコーポレーション
Priority date: 2019-10-24
Filing date: 2020-10-23
Publication date: 2024-05-28
Anticipated expiration: 2040-10-23
Also published as: JP2021074872A; US20210122045A1

Description

本出願は、２０１９年１０月２４日出願の米国仮特許出願第６２／９２５，６６９号、名称「ＩＮ－ＨＡＮＤＯＢＪＥＣＴＰＯＳＥＴＲＡＣＫＩＮＧＶＩＡＣＯＮＴＡＣＴＦＥＥＤＢＡＣＫＡＮＤＧＰＵ－ＡＣＣＥＬＥＲＡＴＥＤＲＯＢＯＴＩＣＳＩＭＵＬＡＴＩＯＮ」の利益を主張し、その開示は全体が参照により本明細書に組み込まれる。

少なくとも一実施例は、タスクを実行し、それを容易にするように、ロボットを訓練及びシミュレーションすることに関する。たとえば、少なくとも一実施例は、本明細書に記載の様々な新規の技法により、人工知能を使用してロボットを訓練及びシミュレーションすることに関する。

正確にタスクを実行するようにロボットを訓練及びシミュレーションすることは、かなりのメモリ、時間、又はコンピューティング・リソースを使用することがある。ロボット・ハンドにより保持及び操作される物体の姿勢を追跡するようにロボット制御システムを訓練することは、ロボット・ハンドがそれを保持している間に物体がかなりのオクルージョン下にあることから、視覚ベースの物体姿勢追跡システムにとっては困難である。こうしたオクルージョンにより、どのような動きをロボットが行うべきかを決定する際に使用できるデータ量が少なくなり、実行されているタスクが何であっても、それが不正確且つ／又は不十分に行われたり、ことによると物体、又はそのプロセスの環境にある別の物体を損傷したりするリスクが生じる。こうした追跡は、プロセス中に物体が滑ったり、又はそれ以外に動いたりして、物体の配向が変化し、これが検出されず、したがって考慮されないままになることがあるので、特に複雑である。ロボットを正確に訓練及びシミュレーションするために使用されるメモリ、時間、又はコンピューティング・リソースの量を改善することができる。

少なくとも一実施例による、様々なタスクにわたる遠隔操作の実例を示す図である。少なくとも一実施例による、触覚センサを有するロボットの実例を示す図である。少なくとも一実施例による、物体をリアルタイムで追跡するシステムの実例を示す図である。少なくとも一実施例による、手姿勢を推定する実例を示す図である。少なくとも一実施例による、人間の手姿勢、及び対応する姿勢をとるロボット・グリッパの実例を示す図である。少なくとも一実施例による、人間の手姿勢及び対応するロボット・グリッパの姿勢の実例を示す図である。少なくとも一実施例による、手持ち物体の姿勢追跡フレームワークの実例を示す図である。少なくとも一実施例による、オプティマイザの比較の実例を示す図である。少なくとも一実施例による、システムにより利用されるアルゴリズムの実例を示す図である。少なくとも一実施例による、アブレーション研究の結果の第１の実例を示す図である。少なくとも一実施例による、アブレーション研究の結果の第２の実例を示す図である。少なくとも一実施例による、実世界の実験結果の実例を示す図である。コンピュータ・システムによって実行された結果、触覚力センサを備えるロボット・ハンドによって操作されている物体の姿勢を決定するプロセスの実例を示す図である。少なくとも一実施例による、推論及び／又は訓練論理を示す図である。少なくとも一実施例による、推論及び／又は訓練論理を示す図である。少なくとも一実施例による、ニューラル・ネットワークの訓練及び展開を示す図である。少なくとも一実施例による、例示的データ・センタ・システムを示す図である。少なくとも一実施例による、自律車両の実例を示す図である。少なくとも一実施例による、図１７Ａの自律車両のカメラのロケーション及び視野の実例を示す図である。少なくとも一実施例による、図１７Ａの自律車両の例示的システム・アーキテクチャを示すブロック図である。少なくとも一実施例による、クラウド・ベースのサーバと図１７Ａの自律車両との通信のためのシステムを示す図である。少なくとも一実施例による、コンピュータ・システムを示すブロック図である。少なくとも一実施例による、コンピュータ・システムを示すブロック図である。少なくとも一実施例による、コンピュータ・システムを示す図である。少なくとも一実施例による、コンピュータ・システムを示す図である。少なくとも一実施例による、コンピュータ・システムを示す図である。少なくとも一実施例による、コンピュータ・システムを示す図である。少なくとも一実施例による、コンピュータ・システムを示す図である。少なくとも一実施例による、コンピュータ・システムを示す図である。少なくとも一実施例による、共有プログラミング・モデルを示す図である。少なくとも一実施例による、共有プログラミング・モデルを示す図である。少なくとも一実施例による、例示的な集積回路及び関連するグラフィックス・プロセッサを示す図である。少なくとも一実施例による、例示的な集積回路及び関連グラフィックス・プロセッサを示す図である。少なくとも一実施例による、例示的な集積回路及び関連グラフィックス・プロセッサを示す図である。少なくとも一実施例による、追加の例示的グラフィックス・プロセッサ論理を示す図である。少なくとも一実施例による、追加の例示的グラフィックス・プロセッサ論理を示す図である。少なくとも一実施例による、コンピュータ・システムを示す図である。少なくとも一実施例による、並列プロセッサを示す図である。少なくとも一実施例による、パーティション・ユニットを示す図である。少なくとも一実施例による、処理クラスタを示す図である。少なくとも一実施例による、グラフィックス・マルチプロセッサを示す図である。少なくとも一実施例による、マルチ・グラフィックス・プロセッシング・ユニット（ＧＰＵ）システムを示す図である。少なくとも一実施例による、グラフィックス・プロセッサを示す図である。少なくとも一実施例による、プロセッサ用のプロセッサ・マイクロ・アーキテクチャを示すブロック図である。少なくとも一実施例による、深層学習アプリケーション・プロセッサを示す図である。少なくとも一実施例による、例示的ニューロモーフィック・プロセッサを示すブロック図である。１つ又は複数の実施例による、グラフィックス・プロセッサの少なくとも一部分を示す図である。１つ又は複数の実施例による、グラフィックス・プロセッサの少なくとも一部分を示す図である。１つ又は複数の実施例による、グラフィックス・プロセッサの少なくとも一部分を示す図である。少なくとも一実施例によるグラフィックス・プロセッサのグラフィックス処理エンジン３６１０のブロック図である。少なくとも一実施例による、グラフィックス・プロセッサ・コアの少なくとも一部分のブロック図である。少なくとも一実施例による、グラフィックス・プロセッサ・コアの処理要素のアレイを含むスレッド実行論理３８００を示す図である。少なくとも一実施例による、グラフィックス・プロセッサ・コアの処理要素のアレイを含むスレッド実行論理３８００を示す図である。少なくとも一実施例による、並列処理ユニット（「ＰＰＵ」）を示す図である。少なくとも一実施例による、汎用処理クラスタ（「ＧＰＣ」）を示す図である。少なくとも一実施例による、並列処理ユニット（「ＰＰＵ」）のメモリ・パーティション・ユニットを示す図である。少なくとも一実施例による、ストリーミング・マルチプロセッサを示す図である。

本明細書は、物体がロボット・ハンドによって操作されている間に、その物体の姿勢を推定するためのシステム及び方法について説明する。物体がロボットによって保持されているとき、画像ベースの姿勢推定システムは、様々な実例において、物体のオクルージョンにより生じる不正確な姿勢推定に影響されることがある。少なくとも一実施例では、ロボット・ハンドは触覚センサを備え、物体がロボット・ハンドによって操作されている間に、この触覚センサによって生成されたセンサ信号が使用されて物体姿勢の推定が改善される。いくつかの状況において、アクティブな操作中に、姿勢推定をさらに難しくする滑りなどの動的影響が生じることがある。少なくとも一実施例では、物体の物理モデルを使用して、ロボットと物体の相互作用のモデル化が改善される。

少なくとも一実施例では、導関数なしの、サンプル・ベースのオプティマイザを有するグラフィックス・プロセッシング・ユニット（「ＧＰＵ」）加速化物理エンジンが、操作中の接触フィードバックを用いて手持ち物体の姿勢を追跡する。少なくとも一実施例では、ロボットと物体の相互作用の順モデルとして物理シミュレーションが使用され、本明細書に記載の技法がともにシミュレーションの状態及びパラメータを最適化し、それによりこのシミュレーションが実世界をより正確に推定するようになる。

少なくとも一実施例では、本明細書に記載の技法は、物体姿勢追跡のためのロボットと物体の相互作用の動力学を明示的にモデル化し、姿勢追跡中のシミュレーション・パラメータを最適化する。様々な実例では、これらの特徴により、慣性力及び外力並びに接触を断つこと及び再確立することに起因して、並進方向及びねじれ方向に滑るなど、複雑な動力学的挙動下にある物体姿勢をシステムが追跡できるようになる。さらに、ＧＰＵ加速化物理エンジンを使用することにより、多くの場合、これらの技法をリアルタイム（３０Ｈｚ）にＧＰＵを使用して適用することができる。

様々な実施例が、ロボット向けのＧＰＵ加速化物理シミュレーションのための有望な用途を実証する。たとえば、いくつかの実施例では、物理エンジンのスピードにより、高価な、コンタクト・リッチなシミュレーション、及びサンプル・ベースの最適化方法が可能になるが、これらは、すべてが同じマシン上でリアルタイムの、同時発生的な多数のシミュレーションからのデータに依存しており、これはＣＰＵベースのシミュレーションではより困難であることが多い。様々な実施例は、手持ち物体の姿勢を推定するため、且つ器用な操作を研究する多くの研究者が直面する制約を緩和するためのツールとして使用されてもよく、その制約とは、物体はカメラからほとんど見えるように配置されるのが普通であり、研究できる操作タスクの範囲が制限されることである。

遠隔操作は、高度な推理力、直観力、及び創造力を生命のないロボット・システムに吹き込むことができる。しかし、高い作動度（ｄｅｇｒｅｅｏｆａｃｔｕａｔｉｏｎ：「ＤｏＡ」）の、複数の指があるロボットに対する遠隔操作の解決策は、複雑になることがある。少なくとも一実施例では、単に人間の素手を観察することにより、高ＤｏＡロボット・システムの完全な制御を可能にするシステムが開発される。このシステムは、単純なピックアンドプレース動作を超える様々な複雑な操作タスクを、オペレータが解決できるようにすることができる。様々な実施例では、システムは、図１３～図４０に記載／描写する１つ又は複数のシステムによって実施されてもよい。

物体がロボット・ハンドによって保持及び操作されている間にその物体の姿勢を追跡することは、かなりのオクルージョンが生じることから、視覚ベースの方法には困難なことがある。本明細書に記載の技法は、ＧＰＵ加速化並列ロボット・シミュレーションと、導関数なしのサンプル・ベースのオプティマイザとを利用して、操作中の接触フィードバックにより手持ち物体の姿勢を追跡する。少なくとも一実施例では、ロボットと物体の相互作用の順モデルとして物理シミュレーションが使用され、シミュレーションが実世界の状態及びパラメータにより良好に一致するように、シミュレーションの状態及びパラメータをアルゴリズムがともに最適化する。少なくとも一実施例は、単一のＧＰＵ上でリアルタイム（３０Ｈｚ）で実行され、シミュレーション実験では６ｍｍ、及び実世界では１３ｍｍの平均点群距離誤差を達成する。

少なくとも一実施例では、器用な操作ポリシーを実行することは、手に保持された物体の姿勢を頑健に推定することから恩恵を受ける。しかし、多くの実施形態では、手持ち物体の姿勢追跡は、かなりのオクルージョンが生じることから、なお困難をきたす。こうした実施形態では、手持ち物体の姿勢を必要とする作業は、物体がほとんど見える又は複数のカメラに依存する実験か、手と物体の変換が固定されている又は知られている実験に限定されることがある。いくつかの実例では、多くの場合、物体形状及び接触ロケーションの粒子フィルタ及び知識を使用することにより、接触又は触覚のフィードバックを介した物体の姿勢推定を研究することによって、視覚的オクルージョンの問題は緩和される。少なくとも一実施例では、これらの技法は、物体が静的で且つ把持されている場合の静的な把持状況に適用されてもよい。少なくとも一実施例では、これらの技法は、物体と手の複雑な接触動力学のモデル化を必要とする手持ち操作中の物体姿勢の追跡に拡張される。

ロボット操作中に手持ち物体の追跡を実現するために、少なくとも一実施例は、動力学的な順モデルとしてのＧＰＵ加速化された高忠実度の物理シミュレータと、サンプル・ベースの最適化フレームワークを組み合わせて、図７に示す接触フィードバックを用いて物体姿勢を追跡する。少なくとも一実施例では、シミュレーションの同時発生的なセットが、実際のロボットの初期状態及び実際の物体の初期姿勢を用いて初期化され、これらは、物体が最初はオクルージョンされていないと仮定する視覚ベースの姿勢登録アルゴリズムから得ることができる。少なくとも一実施例では、シミュレーションされた物体の初期姿勢は、わずかに摂動され、視覚ベースの姿勢登録アルゴリズムの不確実さを反映する。少なくとも一実施例では、ＧＰＵ加速化物理シミュレータは、同時発生的な多数のシミュレーションを単一のＧＰＵ上でリアルタイムに実行する。少なくとも一実施例では、所与のポリシーが実際のロボットを制御して、手持ち物体に近づき、把持し、操作するとき、システムは同じロボット制御コマンドを、シミュレーションされるロボット上で実行する。少なくとも一実施例では、実際のロボット及びシミュレーションされるロボットの観察が収集され、これは、ロボット・ハンドの接触センサに対する接触の強さと方向などの条件を含む。少なくとも一実施例では、サンプル・ベースの最適化アルゴリズムは、各シミュレーションの観察が実世界の状態及びパラメータにどのくらい良好に一致するかを捕捉するコスト関数に応じて、シミュレーションの状態及びパラメータを定期的に更新する。さらにいくつかの実施例では、アルゴリズムは、質量及び摩擦などのシミュレーション・パラメータを更新して、実世界のシミュレーションの動力学モデルをさらに改善する。少なくとも一実施例では、いずれかの時点で、物体姿勢の推定は、ロボット－物体システムの姿勢になる。

少なくとも一実施例では、提案されたアルゴリズムを評価するために、シミュレーションと実世界における３つの異なる物体を用いて、合計で２４個の手持ち操作の軌道が収集された。少なくとも一実施例では、エンド・エフェクタとしてＷｏｎｉｋＲｏｂｏｔｉｃｓ社の４本指のＡｌｌｅｇｒｏＨａｎｄを有するＫｕｋａＩＩＷＡ７アームが使用され、各指には、ＳｙｎＴｏｕｃｈ社のＢｉｏＴａｃ接触センサが装備された。少なくとも一実施例では、物体操作の軌道は、手追跡の遠隔操作システムを介して収集された人間の実演である。少なくとも一実施例では、シミュレーションにおけるグラウンド・トゥルースの物体姿勢が利用可能なので、提案されたアルゴリズムの特性を研究するためのシミュレーション実験において、詳細なアブレーション研究が実行される。少なくとも一実施例では、実世界の実験について、視覚ベースのアルゴリズムを使用して、収集された軌道の最初と最後のフレームにおける物体姿勢が取得され、ここで物体はオクルージョンされていない。少なくとも一実施例では、最初のフレームにおける姿勢を使用して、シミュレーションが初期化され、最後のフレームにおける姿勢を使用して、提案された接触ベースのアルゴリズムの精度が評価される。

様々な実例は、通常、最初に画像内のロボット又は人間の手をセグメント化して外してから姿勢推定を実行することにより、手持ち物体の姿勢を視覚のみで識別する。しかし、視覚のみの手法は、オクルージョンが大きいと性能が低下することがある。いくつかの実施例は、物体姿勢の推定を支援するために触覚フィードバックを使用する。触覚知覚は、材料及び姿勢といった物体特性を識別できるとともに、物体操作中にフィードバックを提供することもできる。

少なくとも一実施例では、動力学モデル及び粒子フィルタ技法を用いた実験は、適用された力に、基礎動力学ではなくノイズを付加することにより、より正確な追跡結果が得られることを明らかにする。少なくとも一実施例は、触覚フィードバックを視覚ベースの物体追跡装置と組み合わせて、平坦な押しタスク中に物体軌道を追跡し、別の実施例は、段階的な平滑化及びマッピング（「ｉＳＡＭ」）を適用して、グローバルな視覚的姿勢推定と、ローカルな接触姿勢読取り値とを組み合わせる。

少なくとも一実施例では、ロボット・ハンドは物体を把持し、動かずにその物体姿勢を位置特定する。接点の周りの局所的な形状情報を抽出するために、点接触ロケーションを使用する実例もあれば、完全な触覚マップを使用する実例もある。

少なくとも一実施例は、姿勢推定のために接触ロケーション・フィードバックを使用し、いくつかの実施形態は、ベイジアン・フィルタリング又は粒子フィルタリングの変形形態を使用する。視覚的特徴、手関節位置、力－トルク読取り値、及びバイナリ接触モードに対して、いくつかの実施例がともにフィルタリングを実行する。物体がロボットによって保持されていないときも、力プローブを使用することにより、いくつかの技法を姿勢推定に適用することができる。

少なくとも一実施例では、姿勢推定のために触覚マップが使用され、いくつかの実例は、大型で低解像度の触覚アレイを使用して、グリッド内の接触を検知し、一方他の実例は、ロボットの指先に装着された高解像度の触覚センサを使用する。少なくとも一実施例では、システムは、物体表面の類似した局所的パッチを検索して、接触ロケーションに対して物体を位置特定し、他のシステムは、ＧｅｌＳｉｇｈｔデータと、深度センサによって知覚された点群とを融合してから、姿勢推定を実行する。

いくつかの実施例は、物体操作中の手持ち物体の姿勢追跡を実施し、これは物体が静止している場合よりも一層困難である。少なくとも一実施例では、接触ロケーションと、密な関節リアルタイム追跡（ＤｅｎｓｅＡｒｔｉｃｕｌａｔｅｄＲｅａｌＴｉｍｅＴｒａｃｋｉｎｇ：「ＤＡＲＴ」）とを組み合わせるアルゴリズムが使用される。少なくとも一実施例では、アルゴリズムは、接触ロケーションを、色の視覚的特徴、関節位置、及び力－トルク読取り値と融合する。少なくとも一実施例では、アルゴリズムは、特に物体が深度画像において小さく見えるときに、物体姿勢の初期化を受けやすい。少なくとも一実施例では、本明細書に記載の技法は、操作中に頑健な視覚的特徴にアクセスすることを仮定していないが、その代わりに、物理シミュレータを利用してロボット－物体システムの運動学と動力学の両方をモデル化する。

様々な実例では、ロボット遠隔操作は、捜索及び救助、宇宙、医薬、並びに応用機械学習の用途を有してもよい。遠隔操作機能のモチベーションは、ヒューマン・マシン・インターフェース（「ＨＭＩ」）を介して人間の認識力、創造力、及び反応力を活かすことにより、ロボット・システムが複雑なタスクを解決できるようにすることであってもよい。少なくとも一実施例では、このシステムは、複数の指がある作動性の高いロボット・システムを駆動して多様な把持及び操作のタスクを解決するために、グローブ不要の解決策を提供する。いくつかの実施例では、深度カメラ及び様々なグラフィックス・プロセッシング・ユニット（「ＧＰＵ」）を、深層学習及び最適化とともに使用して、最小専有面積の器用な遠隔操作システムが生成されてもよい。いくつかの実例では、様々な物理的タスクが、視覚的フィードバックのみで実行されることが可能である。したがってこのシステムは、視覚のみから物理的行動を計画し、動き、その結果を予測する人間の能力を利用してもよく、視覚は様々なタスクを解決するのに十分な条件であり得る。

様々な実施例では、開発されたシステムは、人間の素手を複数のカメラで深度観察することを使用して、こうした器用なロボット操作を可能にする。いくつかの実例では、このシステムは、直接的な模倣により、作動性の高いロボット・ハンド・アーム・システムを器用に関節駆動するグローブ不要で、完全に視覚ベースの遠隔操作システムとすることができる。またこのシステムは、精巧な操作及び器用さを特に必要とする様々なタスク（たとえば、図１に示すように、財布から紙幣を抜き出すこと、及び４本の指で２つの立方体を同時に持ち上げること）を実演してもよい。

図１は、少なくとも一実施例による、様々なタスクにわたる遠隔操作の実例を示す。一実例では、ロボット・グリッパ１０４は、人間の手１０２に基づく把持姿勢を使用して、円筒を把持する。別の実例では、ロボット・グリッパ１０８は、人間の手１０６に基づく把持姿勢を使用して、立方体を把持する。別の実例では、ロボット・グリッパ１１２は、人間の手１１０に基づく把持姿勢を使用して、カップを把持する。別の実例では、ロボット・グリッパ１１６は、人間の手１０４に基づく把持姿勢を使用して、財布を把持する。

図２に示すように、遠隔操作の構成は、ロボット・システムと、隣接する人間操縦者の行動領域とを含んでもよい。図２は、少なくとも一実施例による、触覚センサを有するロボットの実例を示す。少なくとも一実施例では、ロボット２０２は、物体を把持するために使用されるロボット・グリッパ２０４を有する。少なくとも一実施例では、カメラ２０６、２０８、２１０、及び２１２のセットを使用して、ロボット２０２の作業空間が観察される。少なくとも一実施例では、グリッパ２０４は、制御コンピュータ・システムに感覚情報を提供する触覚センサ２１６、２１８、２２０、及び２２２のセットを含む。少なくとも一実施例では、触覚センサは摩擦材料で覆われて、物体を把持するロボットの性能を強化及び／又は改善してもよい。

いくつかの実施例では、図２に示すように、ロボット・システムは、ＷｏｎｉｋＲｏｂｏｔｉｃｓ社のＡｌｌｅｇｒｏＨａｎｄを有するＫＵＫＡＬＢＲｉｉｗａ７Ｒ８００シリーズのアームであってもよく、ＳｙｎＴｏｕｃｈ社のＢｉｏＴａｃ触覚センサが４つ、指先に後付けされており、３ＭＴＢ６４１の把持テープが、指骨及び手のひらの内側表面に付けられており、ここで、ＢｉｏＴａｃセンサと３Ｍテープの両方のゴム状表面が、手の摩擦力を向上させるとともに、ＢｉｏＴａｃ自体が２３個の信号を生成してもよく、後にこれらの信号を使用して、実演から感覚運動制御を学習することができる。人間の行動領域は、黒いクロスで覆われたテーブルであってもよく、キャリブレーション済みの時間同期された、ＩｎｔｅｌＲｅａｌＳｅｎｓｅＲＧＢ－Ｄカメラなどの４台のカメラによって囲まれ、これらのカメラは８０ｃｍ×５５ｃｍ×３８ｃｍの作業空間をカバーするように空間的に配置されてもよい。いくつかの実例では、遠隔操作は人間の視覚及び空間推理に完全に基づいているので、カメラは、視線及び視覚的近さを改善するようにロボットに直接隣接していてもよい。図２は説明的な実例であることを意図しており、様々な実施例では、システムは、任意の適切な環境における任意のロボット構成要素（たとえば、様々なタイプのロボット・アーム、ハンド、触覚センサ、把持、他のセンサ、カメラ、及び／又はそれらの変形形態）を利用する任意のロボット・システムを含んでもよいことに留意すべきである。

自然な感覚の遠隔操作システムを作製するために、模倣タイプのパラダイムが採用されてもよい。人間の素手の動作、すなわち姿勢及び指の構成が、視知覚モジュールによって常に観察及び測定されてもよい。次いで人間の手の動作は、コピーされた動作が明らかになるようなやり方でロボット・システムに中継されてもよい。この手法により、人間の操縦者は自らの指を曲げ、揃え、把持の形をつくり、自らの手のひらの向きを変え、移動させ、ロボット・システムが同様のやり方でこれをまねることができるようになる。少なくとも一実施例では、システムは、密な関節リアルタイム追跡（「ＤＡＲＴ」）に大きく依存し、これは、人間の手姿勢及び関節角度を追跡するバックボーンを形成してもよい。完全なシステム・アーキテクチャ及び構成要素の接続は、一実施例において図３に示される。

図３は、少なくとも一実施例による、物体をリアルタイムで追跡するシステムの実例を示す。少なくとも一実施例では、このシステムは３つのスレッドを使用して動作し、これらはコンピュータ・システムの１つ又は複数のプロセッサ上で実行される独立したプロセスである。少なくとも一実施例では、手の１つ又は複数の画像は、ＲＧＢ深度（「ＲＧＢ－Ｄ」）カメラ３０２から取得される。画像は、ＰｏｉｎｔＮｅｔ：ステージ１（３０４）、ＰｏｉｎｔＮｅｔ：ステージ２（３０６）、及びＪｏｉｎｔＮｅｔ（３０８）によって処理されて、画像内の手について手姿勢が生成される。少なくとも一実施例では、関節付きの手モデル３１０及び手姿勢が、ＤＡＲＴ３１２及び運動学的再標的化３１４を使用して処理されて、ロボット・グリッパの対応する手姿勢が生成される。少なくとも一実施例では、制御スレッドは、リーマン・モーション・ポリシー３１８をグリッパの手姿勢に適用し、その結果得られる情報を使用してロボット３２０が制御される。

少なくとも一実施例では、ＤＡＲＴは、人間の手の姿勢及び関節角度を継続的に追跡するために使用される。少なくとも一実施例では、ＤＡＲＴは、入力点群に対して登録される手の関節付きモデルを使用する。人間の手モデルが取得され、単一のメッシュ・モデルに変えられてもよい。コンピュータ支援設計（「ＣＡＤ」）ソフトウェアを利用して、メッシュ・モデルの指が、それぞれの近位リンク、中位リンク、遠位リンクに分離され、それらの運動学的構成を示す関連した拡張可能マークアップ言語（「ＸＭＬ」）ファイルとともに、別々のメッシュとして再エクスポートされてもよい。人間の手モデルは、１本の指につき４個の関節、さらに１個の外転関節及び３個の屈曲関節の、合計２０個の回転関節を有してもよい。

少なくとも一実施例では、ＤＡＲＴは、（たとえば前のフレームからの、又は初期推量からの）非線形最適化及び初期化に依存するモデル・ベースの追跡装置である。いくつかの実例では、この初期化が収束域内にない場合には、追跡装置は、正しい解に収束できないことがある。様々な実施例では、点群データを用いて人間の手モデルを追跡するとき、手モデルは、細かく途切れてスプリアスな局所的最小値になることが多く、数分ごとに追跡失敗につながることがある。したがって、遠隔操作に必要な長い期間にわたって確実に人間の手を追跡するために、手姿勢の信頼できる事前知識、クリーンな手のセグメント化、及びマルチビューのカメラ・スタジオを有して、手モデルが、細かく途切れて予期せぬ局所的最小値になるのを防ぐことが望ましい場合がある。様々な実施例では、手姿勢の事前知識を生成するための１つの方法は、カメラ画像を前提とする人間の手姿勢の大量のデータセットについて、ニューラル・ネットワークを訓練することである。

少なくとも一実施例では、データ収集は、手姿勢の事前知識のない状態でＤＡＲＴを用いて開始され、手の事前知識を生成するように初期ネットワークの訓練が始められる。その後、ＤＡＲＴ及び最新の訓練済みニューラル・ネットワークが、さらに多くの量のデータを生成してもよい。少なくとも一実施例では、ネットワークは、最新のデータセットで絶え間なく更新されて、ＤＡＲＴのためのより良好な事前知識が生成され、これにより最終的には、ＤＡＲＴが失敗することなく動作できる対象範囲を拡大することができる。いくつかの実例では、手姿勢のニューラル・ネットワークは、ＰｏｉｎｔＮｅｔベースのアーキテクチャであってもよく、これは、外的にキャリブレーションされた深度カメラから得た深度画像を、ＤＡＲＴによって提供されたアノテーションを用いて単一のグローバル参照フレームに逆投影することによって取得される融合された点群データに対して直接動作する。様々な実施例では、融合された点群は、テーブル上の点と、人間の体及び腕の点の両方を含むので、最初に手を位置特定することが必須である場合がある。平面を当てはめることによりテーブルから点が除去されてもよく、腕と人間の体を含む残りの点を、ＰｏｉｎｔＮｅｔに供給して、これが、手を位置特定するとともに手姿勢を提供してもよい。ＰｏｉｎｔＮｅｔは、手の特定のキーポイントの３Ｄ位置への、投票に基づく回帰スキームを介して、手姿勢を推定することに基づいてもよく、これは、２Ｄのキーポイント・ローカリゼーションによく使用される空間ソフトマックスに関連付けられることがある技法である。様々な一実施例では、ＰｏｉｎｔＮｅｔは、手の上に特定される２３個のキーポイント、すなわち５本の指それぞれの４個の関節キーポイント、及び手の甲の３個のキーポイントの３Ｄ座標を予測して手姿勢を推定するように訓練されてもよい。損失関数は、予測されたキーポイントと、グラウンド・トゥルースのキーポイントとの間のユークリッド距離であってもよい。さらに、補助的なセグメント化損失が含められて、手のセグメント化が取得されてもよい。効率的にするために、任意の入力点群は、固定の８１９２×３のサイズに一様にサブサンプリングされてから、ＰｏｉｎｔＮｅｔに供給されてもよい。少なくとも一実施例では、妥当な手姿勢の推定及びセグメント化を実現できる一方で、指の２０個の関節キーポイントについての高品質な予測は、まだ実現することができない。少なくとも一実施例では、入力において使用される一様なサブサンプリングは、指にあるポイントが密にサンプリングされないことを意味し、したがって、第１のステージの姿勢及びセグメント化を前提として、元の生の点群から、手の点をリサンプリングするという、第２のステージの精緻化が必要になることがある。少なくとも一実施例では、第２のステージは、同じ損失関数について訓練されてもよいが、その代わりに、２３個のキーポイントを正確に予測するために、手についてサンプリングされた点のみを使用してもよい。少なくとも一実施例では、第１のステージから得た手姿勢における何らかの不正確さに対する頑健性を有効にするために、ランダム摂動が、第２のステージ用の手姿勢に追加されてもよい。図４は、少なくとも一実施例による、システム内での第２のステージの精緻化を示す。少なくとも一実施例では、ＰｏｉｎｔＮｅｔの両方のステージは、ＤＡＲＴを走らせることにより、合計７～８時間にわたってそれぞれ３０～４５分のバッチ中に収集された１００Ｋの点群に対して訓練されて、キーポイント、関節角度、及びセグメント化のアノテーションを提供してもよい。少なくとも一実施例では、指について関節角度の事前知識を提供するために、ＰｏｉｎｔＮｅｔによって予測されたキーポイントのロケーションを、対応する関節角度にマッピングする第３のニューラル・ネットワークが訓練されてもよい。ＪｏｉｎｔＮｅｔと呼ばれることもあるこのニューラル・ネットワークは、２層の完全に連結されたネットワークであってもよく、サイズ２３×３の入力を取り、指について関節角度の２０次元のベクトルを予測する。

少なくとも一実施例では、ニューラル・ネットワークは、複数の人間の手について収集されたデータについて訓練され、正確な姿勢がこのシステムに確実に当てはまるようにし、ＤＡＲＴにとって実用的な事前知識を有効にする。いくつかの実施例では、ＤＡＲＴの人間の手モデルに形状が近い手については、手の追跡装置は良好に機能することができる。

少なくとも一実施例では、人間の手とは運動学的に異質のロボット・ハンドの遠隔操作には、観察された人間の手の関節を、ロボット・ハンドの関節にマッピングできるモジュールが必要なことがあり、このロボット・ハンドの関節は、いくつかの実施例ではＡｌｌｅｇｒｏＨａｎｄの関節と呼ぶことができる。図５は、少なくとも一実施例による、人間の手姿勢５０２、及び対応する姿勢をとるロボット・グリッパ５０４の実例を示す。運動学的再標的化の多数の異なる手法が存在してもよい。たとえば、少なくとも一実施例では、手のひらから指先までの位置と中央関節の位置とを合わせるため、また、基節骨と親指の末節骨の方向性を合わせるために、モジュールが使用されてもよい。少なくとも一実施例では、最適化されたマッピングを使用して人間の深度画像がラベル付けされ、それによりディープ・ネットワークが、深度画像を取り込み、関節角度を出力できるようになってもよい。少なくとも一実施例では、動作再標的化も利用される。たとえば、ディープ再帰ニューラル・ネットワークは、骨格間で動作を再標的化するように教師なしで訓練されてもよい。少なくとも一実施例では、接触の広がり、神経支配の程度、及び精巧な手持ち操作スキルを得るための高い制御性により測定すると、遠位領域は把持及び操作のタスクにおいて優先順位が一番高いものであり得るので、システムは指先のタスクの空間計量基準を利用する。少なくとも一実施例では、２つの手の間で関節の軸及びロケーションは異なることがあり、したがって、２つの手の間で関節角度を直接比較する計量基準は使用することができない。少なくとも一実施例では、指先の位置決めを捕捉し最適化するために、指先間の距離と方向の両方が考慮される。具体的には、少なくとも一実施例において、運動学的再標的化のためのコスト関数が、以下のように選択されてもよい。

ここでｑ_ｈ，ｑ_ａは、それぞれ人間の手モデルとＡｌｌｅｇｒｏＨａｎｄの角度とすることができ、ｒ_ｉ∈Ｒ^３は、原点座標系（図５を参照）において表される１つの座標系の原点から、別の座標系の原点を指すベクトルとすることができる。さらに、少なくとも一実施例では、ｄ_ｉ＝｜｜ｒ_ｉ（ｑ_ｈ）｜｜、及び

である。重み切替え関数（ｓｗｉｔｃｈｉｎｇｗｅｉｇｈｔｆｕｎｃｔｉｏｎ）ｓ（ｄ_ｉ）は、以下のように定義されてもよい。

ここでＳ_１は、主要な指（人差し指、中指、薬指）から発生し親指に向かうベクトルとすることができ、Ｓ_２は、２本の主要な指がどちらも関連ベクトル∈Ｓ_１を有するとき（たとえば、両方の主要な指が親指とともに突出しているとき）の両方の主要な指同士間のベクトルとすることができる。少なくとも一実施例では、距離関数（ｄｉｓｔａｎｃｉｎｇｆｕｎｃｔｉｏｎ）ｆ（ｄ_ｉ）∈Ｒは、以下のように定義される。

ここでβ＝１．６は、倍率とすることができ、η_１＝１×１０^－４ｍは、主要な指と親指との間の距離とすることができ、η_２＝３×１０^－２ｍは、２本の主要な指が両方とも親指とともに突出しているときの２本の主要な指の間の最小分離距離とすることができる。少なくとも一実施例では、こうした突出により、精密把持において主要な指のぶつかりが生じることなく、主要な指と親指との接触を近くできる。少なくとも一実施例では、これは、視覚的な指追跡の誤りが存在する際に特に有用であり得る。いくつかの実例では、ベクトルｒ_ｉは、１つのタスク空間から別のタスク空間までの距離及び方向を捕捉するだけでなくてもよく、それらのベクトルをローカル座標に表すことは、座標系、したがって指先が互いにどのように配向されるかについての情報をさらに含んでもよい。したがって少なくとも一実施例では、人間の手モデルの座標系は、Ａｌｌｅｇｒｏモデルに対して、配向及び配置が類似している等しい座標系を有してもよい。図５に示すベクトルは、所望の再標的化挙動を生成する最小のセットを形成してもよい。いくつかの実施例では、γ＝２．５×１０^－３が、Ａｌｌｅｇｒｏの角度を正則化してゼロに（手を完全に開いたのと等しい状態に）する際の重みであってもよい。少なくとも一実施例では、この条件により、解の冗長性を低減しやすくなり、回復するのが困難になり得る（たとえば、指が手のひらに入り込んでしまう）おかしな最小値に手が入らないようにする。少なくとも一実施例では、運動学的再標的化により生成される、人間の手６０２～６１７からＡｌｌｅｇｒｏロボット・ハンド６１８～６３３への様々なマッピングが、図６に示される。

少なくとも一実施例では、逐次最小二乗二次計画法（ＳｅｑｕｅｎｔｉａｌＬｅａｓｔＳｑｕａｒｅｓＱｕａｄｒａｔｉｃＰｒｏｇｒａｍｍｉｎｇ）（「ＳＬＳＱＰ」）アルゴリズムを使用して、上のコスト関数がリアルタイムで最小化される。少なくとも一実施例では、Ａｌｌｅｇｒｏ関節角度がゼロに設定された状態でルーチンが開始され、その後の解はすべて、前の解によって開始されてもよい。少なくとも一実施例では、人間の手モデルとＡｌｌｅｇｒｏＨａｎｄとの両方の様々な座標系の間の、順方向の運動学的計算が見いだされる。少なくとも一実施例では、一次ローパスフィルタが、生の再標的化関節角度に適用されて、人間の手を追跡する際に存在する高周波ノイズが除去され、再標的化角度においてステップ応答の変化を生じさせる射影アルゴリズムのような、離散的事象が平滑化される。

少なくとも一実施例では、リーマン・モーション・ポリシー（「ＲＭＰ」）は、リアルタイムの動作生成法であり、これは潜在的な関数勾配、及び対応するリーマン計量基準から、加速フィールドを計算する。ＲＭＰは、複数優先度のデカルト軌道の生成と、衝突回避挙動を、１つのコヒーレントなフレームワークにおいて組み合わせる。少なくとも一実施例では。人間の手の観察された姿勢を前提としてＡｌｌｅｇｒｏの手のひらのデカルト的な姿勢を制御するとともに、衝突平面を使用して、腕と手のひらがテーブルやオペレータと衝突するのを回避するために、それらが使用される。少なくとも一実施例では、これらの目的を前提として、ＲＭＰの生成した標的腕関節の軌道が、腕のトルク・レベルのインピーダンス・コントローラに２００Ｈｚで送信される。少なくとも一実施例では、運動学的に再標的化されたＡｌｌｅｇｒｏ角度が、トルク・レベルの関節コントローラに３０Ｈｚで送信される。少なくとも一実施例では、初期の静的ロボット姿勢及び人間の手の初期の観察により、ロボットのベース座標系にスタジオ・カメラを登録することによって、遠隔操作インスタンスが初期化される。少なくとも一実施例では、人間の手モデルの軸と、ロボットのエンド・エフェクタの軸は、人間の手の動きとロボットの動きとの間で動きの方向が保たれるように、おおよそ位置合わせされる。

全体的に、システムは、様々な難度の多様なタスクを解決するために、信頼して使用することができる。いくつかの実例では、これらのタスクを解決するための能力により、精密把持及び握力把持、複数の指でつかむ操作及びつかまない操作、手持ちの指歩容（ｆｉｎｇｅｒｇａｉｔｉｎｇ）、並びに複合的な手持ち操作（たとえば、２本の指で把持し、それと同時に残りの指で操作すること）を呈する器用さを、このシステムが有し得ることが明らかになる。

少なくとも一実施例では、このシステムにより、作動性の高い手・腕のシステムは、人間の手及び指の観察された動作を、ロボットのアーム及び指の動作にトランスレートすることによって様々な操作タスクに対するモータの解を見いだせるようになってもよい。少なくとも一実施例では、財布から紙幣を抜き出す、及びプラスチック容器内の厚紙の箱を開けるというような、いくつかのタスクは、非常に複雑であり得るので、ロボットの解を手で設計したり、学習方法を直接適用したりすることは、手に負えない可能性がある。これらのタスク及び他のタスクを、具体化されたロボットによって解決することにより、多くの実演について必要に応じてこれらの解を生成できるようになってもよい。さらに、これらの解をシステム自体において生成することにより、ロボットの指先の様々な触覚信号、ハンド及びアームにわたってコマンド及び測定される様々な関節位置及び速度信号、システム全体の様々なトルク・コマンド、並びにシステムに関連付けられた任意のカメラ・フィードを読み取り、これらにアクセスし、これらを保存することが可能になってもよい。少なくとも一実施例では、タスクの実演とともにこの豊富なデータ・ソースを使用して、複雑で複数ステージの長い水平タスクが解決されてもよい。

一実施例では、ロボット操作中に手持ち物体を追跡するためのシステムが開発される。様々な実施例では、システムは、図１３～図４１に記載／描写する１つ又は複数のシステムによって実施されてもよい。図７に描いてあるように、システムは、接触フィードバックを用いて物体姿勢を追跡するために、サンプル・ベースの最適化フレームワークとともに、ＧＰＵ加速化された高忠実度の物理シミュレータを動力学的順モデルとして備えてもよい。少なくとも一実施例では、物体が最初はオクルージョンを受けていないと仮定する視覚ベースの姿勢登録アルゴリズムから得ることができる実際のロボットの初期状態、及び実際の物体の初期姿勢を用いて、シミュレーションの同時発生セットが初期化される。少なくとも一実施例では、シミュレーションされた物体の初期姿勢は、わずかに摂動され、視覚ベースの姿勢登録アルゴリズムの不確実さを反映する。少なくとも一実施例では、ＧＰＵ加速化物理シミュレータは、同時発生的な多数のシミュレーションを単一のＧＰＵ上でリアルタイムに実行する。少なくとも一実施例では、手持ち物体に近づき、把持し、操作するように実際のロボットを制御する所与のポリシーが利用され、同じロボットの制御コマンドが、シミュレーションされるロボット上で実行される。少なくとも一実施例では、実際のロボット及びシミュレーションされるロボットの観察が収集され、これは、ロボット・ハンドの接触センサに対する接触の強さと方向などの条件を含む。少なくとも一実施例では、各シミュレーションの観察が実世界の状態及びパラメータにどのくらい良好に一致するかを捕捉するコスト関数に応じて、シミュレーションの状態及びパラメータを定期的に更新するサンプル・ベースの最適化アルゴリズムが利用される。さらにいくつかの実施例では、アルゴリズムは、質量及び摩擦などのシミュレーション・パラメータも更新して、実世界のシミュレーションの動力学モデルをさらに改善する。いずれかの時点で、物体の姿勢推定は、ロボット－物体システムの姿勢になる。

様々な実施例では、提案されたアルゴリズムを評価するために、シミュレーションと実世界において３つの異なる物体を用いて、合計で２４個の手持ち操作の軌道が収集されてもよいが、任意の数の軌道が収集されてもよい。少なくとも一実施例は、エンド・エフェクタとしてＷｏｎｉｋＲｏｂｏｔｉｃｓ社の４本指のＡｌｌｅｇｒｏｈａｎｄを有するＫｕｋａＩＩＷＡ７アームなどのロボット・アームを利用し、各指には、ＳｙｎＴｏｕｃｈ社のＢｉｏＴａｃ接触センサが装備される。少なくとも一実施例では、物体操作の軌道は、手追跡の遠隔操作システムを介して収集された人間の実演である。少なくとも一実施例では、シミュレーションにおけるグラウンド・トゥルースの物体姿勢があるので、提案されたアルゴリズムの特性を評価するためのシミュレーション実験において、詳細なアブレーション研究が実行される。少なくとも一実施例では、視覚ベースのアルゴリズムを利用して、収集された軌道の最初と最後のフレームにおける物体姿勢が取得され、ここで物体はオクルージョンされていない。少なくとも一実施例では、最初のフレームにおける姿勢を使用して、シミュレーションが初期化され、最後のフレームにおける姿勢を使用して、提案された接触ベースのアルゴリズムの精度が評価される。

図７は、手持ち物体の姿勢追跡フレームワークの実施例を示す。少なくとも一実施例では、ロボット制御７０２がＧＰＵ加速化物理シミュレータに送られ、このシミュレータは、多数のロボット・シミュレーションを、それぞれ異なる物理パラメータ及び摂動付き物体姿勢を用いて並列に実行する７０８。少なくとも一実施例では、実世界とシミュレーションからの接触フィードバックなど、観察に基づくコストが、導関数のないサンプル・ベースのオプティマイザ７０４に渡されて、このオプティマイザが、すべてのシミュレーションの状態及びパラメータを、実世界のものにより良好に一致するように周期的に更新する。少なくとも一実施例では、いずれかの時点で、最もコストの低いシミュレーションの姿勢が、現在の物体姿勢の推定７０６として選択される。

一実施例では、システムは、物体操作中にロボット・マニピュレータによって手に保持された物体の姿勢を追跡する。いくつかの実施例では、ｔによって表すことができる時間の間、物体姿勢はｐ_ｔ∈ＳＥ（３）と定義されてもよく、物理動力学モデルは、ｓ_ｔ＋１＝ｆ（ｓ_ｔ，ｕ_ｔ，θ）と定義されてもよく、ここでｓ_ｔは、世界の状態（剛体の位置及び速度、並びに関節付き本体における関節角度の位置及び速度）であってもよく、

はロボット制御であってもよく（所望の関節位置が行動空間として利用されてもよく）、

は、シミュレーションの固定パラメータ（たとえば、質量及び摩擦）であってもよい。

様々な実施例では、ｐ_０，ｓ_０，及びθの完全な初期化を前提として現実に完全に一致するシミュレーション・モデルｆについては、シミュレーションにおいてロボットに適用された一連の行動ｕ_ｔを巻き戻すことだけが、姿勢推定に必要であってもよい。しかし、順モデルは不完全なことがあり、姿勢初期化はノイズが多くなることがあるので、姿勢推定は、観察フィードバックによって改善することができる。

いくつかの実施例では、Ｄは、ロボットが有する関節の数として定義されてもよく、Ｌは、その接触センサの数として定義されてもよい。観察ベクトル０_ｔは、ロボットの関節位置構成

と、（指先に位置してもよい）ロボットの接触センサの位置及び回転

、

と、検知された接触の力ベクトル

と、接触表面における並進滑りの方向における単位ベクトル

と、接触表面における回転滑りのバイナリ方向

とを連結したものと定義されてもよく、ここで、ｌは、ｌ番目の接触センサを指してもよい。少なくとも一実施例では、現在及び過去の観察０_１：ｔ，ロボット制御ｕ_１：ｔ，及び初期姿勢ｐ_０を前提として、一般的な手持ち姿勢の推定を決定するために、最も確率の高い現在の物体姿勢ｐ_ｔが決定される。

様々な実施例では、多数のロボット物体環境を同時発生的にシミュレーションして手持ち物体の姿勢を追跡するために、ＧＰＵ加速化物理シミュレータが動力学的な順モデルとして利用されてもよく、シミュレーションの状態及びパラメータをともにチューニングして追跡性能を向上させるために、導関数のない、サンプル・ベースのオプティマイザが利用されてもよい。図９は、利用することができるアルゴリズムの実例の実施例を示す。

第１に、視覚ベースの物体姿勢推定器により、初期の物体姿勢が取得されてもよい。姿勢推定器は、把持の前など、ロボットが物体に接触しておらず、物体がオクルージョンされていないときの、確実な初期姿勢推定ｐ_０を提供すると仮定されてもよい。次いで、初期の物体姿勢の推定及びロボット構成を前提として、Ｋ個の同時発生的シミュレーションが初期化されてもよく、時間ステップごとに、実際のロボット行動ｕ_ｔが、Ｋ個すべてのシミュレーションにコピーされてもよい。様々な実例では、物体姿勢は、手が接触を確立したときに変化することがあり、これが、シミュレータによってモデル化されてもよい。様々な実施例では、ｉ番目のシミュレーションの物体姿勢及び観測は、

及び

と定義されてもよく、グラウンド・トゥルースの観察は、

と定義されてもよい。様々な実施例では、コスト関数Ｃを前提として、時間_ｔにおける現在の最良の姿勢推定は、ｉ＊番目のシミュレーションの姿勢

であってもよく、ここでｉ＊番目のシミュレーションは、何らかの過去の時間窓Ｔ：

にわたって最低の平均コストを伴うシミュレーションであってもよい。

コストを使用して、シミュレーション及びそれらのパラメータが定期的に更新されてもよく、これにより、実際のロボット－物体システムとの整合を改善できるようになってもよい。

いくつかの実施例では、低いコストほどより良好な姿勢推定に対応するように、手持ち物体の操作中の物体姿勢差と十分に相関するコスト関数が使用されてもよい。コスト関数は、以下の記号的な数式によって表すことができる：

コスト関数の第１項について、シミュレーションされるロボットと、実世界のロボットとでｑ_ｔを比較することは、それらが同じｕ_ｔを共有している場合でも役立つ可能性があり、その理由は、ロボット・ハンドに接触している物体の現在の姿勢によって課される衝突制約に応じてｑ_ｔが異なる場合があるからであり、この衝突制約により、関節は、コマンドされた標的角度に到達するのが物理的に不可能になることがある。

少なくとも一実施例では、接触センサの力の大きさが、ある一定の閾値より大きい場合、それは接触しているとみなされる。少なくとも一実施例では、ｉ番目のシミュレーションのｌ番目の接触センサのバイナリ接触状態が、実際の接触センサの接触状態と一致するとき、α_{（ｉ，ｌ）}は１であり、そうでなければ０である。少なくとも一実施例では、ｉ番目のシミュレーションのｌ番目の接触センサが、実際の接触センサと一致するとき、並進方向の滑りをセンサが受けているかどうかに関わらずβ_{（ｉ，ｌ）}は１であり、そうでなければ０であり、回転方向の滑りについても、γ_{（ｉ，ｌ）}は同様である。

少なくとも一実施例では、任意の２つのベクトルについて、ΔＭ（●，●）は、それらの大きさの差異を与え、Δφ（●，●）は、それらの間の角度を与える。少なくとも一実施例では、任意の２つの回転Ｒ_ａ及びＲ_ｂについて、Δ（Ｒ_ａ，Ｒ_ｂ）は、軸角度表示

の角度を与える。少なくとも一実施例では、コスト項の重みｗ_ｉは、各項の対応する平均的な大きさが、概ね１に正規化されるように決定される。

様々な実施例では、シミュレーションを介した物体姿勢の推定に関して、不確実性の２つの根源が存在する。それらは１）視覚ベースの姿勢推定器からの初期姿勢の推定ｐ_０にノイズが多く含まれるかもしれないこと、及び２）一部には不完全なモデル化が原因で生じ、一部には実世界の知られていない物理パラメータθが原因で生じる、シミュレーションされた動力学と実世界の動力学との間の不整合が存在するかもしれないことである。

少なくとも一実施例では、初期姿勢の不確実性という第１の問題は、異なるシミュレーションにわたる初期姿勢の推定を、視覚ベースの推定姿勢

を中心とした分布からサンプリングすることよって摂動させ、シミュレーションの数Ｋを増やすことにより、対処される。様々な実施例では、Ｋが任意の大きさになると、真の初期姿勢がシミュレーションのセット内に十分に表される確率が高くなり、良好に設計されたコスト関数は、正しい姿勢を有する正しいシミュレーションを選択することができる。少なくとも一実施例では、並進と回転は、初期の物体姿勢に対するサンプリングを実行するために、別々にサンプリングされる。少なくとも一実施例では、並進は、等方性の正規分布からサンプリングされ、その一方で回転は、ｓｏ（３）においてゼロ平均の等方性の接線ベクトルを描き、次いでそれを平均回転に適用することによってサンプリングされてもよい。

少なくとも一実施例では、シミュレーションされた物理と実世界の物理との不整合（「シミュレーションと実」のギャップ）という第２の問題は、導関数のない、サンプル・ベースの最適化アルゴリズムを利用して、姿勢追跡中にθをチューニングすることによって対処される。様々な実施例では、Ｔ時間ステップごとに、この窓中のすべてのシミュレーションの平均コストと、シミュレーションの状態及びパラメータが、所与のオプティマイザに渡されてもよい。少なくとも一実施例では、オプティマイザは、シミュレーションの次のセットを、独自の更新パラメータを用いて決定する。少なくとも一実施例では、次のセットのシミュレーションは、シミュレーション・パラメータ及び物体姿勢にいくらかの摂動を追加して、現在のセットのシミュレーションからサンプリングされる。少なくとも一実施例では、こうした探索により、シミュレーションの多様性が維持されて、ノイズの多い観察に起因した最適ではないシミュレーションのパラメータ又は状態に、それらがはまり込むのが防止される。

θ^（ｉ＊）を真のθ^（ｇｔ）に収束させるのが望ましいかもしれないが、良好な姿勢推定を実現するためにこれは必須でなくてもよい。さらに、シミュレーションされた動力学と実世界の動力学との差異に起因して、Ｃをそれらの対応する実世界の値になるよう小さくするための最適なθは、計算された理論的予測からのわずかな変動を有することがある。

シミュレーションＫ個のパラメータは、導関数のない、サンプル・ベースの３つのオプティマイザによって最適化されてもよい。

実施例では、重み付きリサンプリング（「ＷＲＳ」）オプティマイザが利用される。様々な実施例では、ＷＲＳは、既存のシミュレーション状態Ｓ^{（１：Ｋ）}に対して確率質量関数（「ＰＭＦ」）を形成してもよく、その分布からＫ回の復元サンプリングを行い、シミュレーションの次のセットを形成してもよい。ＰＭＦを形成するために、ＷＲＳは、シミュレーション・コスト

に対してソフトマックスを適用してもよい。

ここでλは、分布の鮮明度を決定する温度ハイパーパラメータであってもよい。少なくとも一実施例では、リサンプリング後に、シミュレーション・パラメータθ及び物体姿勢を摂動させることにより、シミュレーションに対する探索が実行される。

少なくとも一実施例では、シミュレーション・パラメータは、前のパラメータ

を中心とした等方性正規分布からサンプリングすることにより摂動され、ここでΣ_θは事前定義されていてもよい。下付文字τは、オプティマイザの更新ステップを指してもよい（τ回の更新ステップの後に、シミュレーションは合計τＴ回の時間ステップについて実行された）。

実施例では、相対エントロピー・ポリシー検索（「ＲＥＰＳ」）オプティマイザが利用される。少なくとも一実施例は、ＲＥＰＳのサンプル・ベースの変形形態を利用し、これは、シミュレーションごとに重みを計算し、これらの重みのソフトマックスによって形成された分布からサンプリングを行う。ＷＲＳは、固定されたλパラメータを使用して分布を形成することができるが、ＲＥＰＳは、∈を条件として、全体的な分布の性能を最も良好に向上させる適応性のある温度パラメータηについて解くことができ、∈は、旧サンプルの分布と更新済みサンプルの分布との間のＫＬ発散に課される制約であってもよい。

ＲＥＰＳを使用するため、少なくとも一実施例は、Ｒ_ｉ＝ｍａｘ_ｊＣ_ｊ＋ｍｉｎ_ｊＣ_ｊ－Ｃ_ｉを設定することにより、報酬としてコストを再編成する。パラメータηは、二重関数を最適化することによりステップごとに計算されてもよく、次いでηを利用して、ＰＭＦ

が形成されてもよい。

リサンプリング後、ＷＲＳと同じやり方でシミュレーションが摂動されてもよい。

様々な実施例では、母集団ベースの最適化（「ＰＢＯ」）アルゴリズムが利用されてもよい。少なくとも一実施例では、ＰＢＯアルゴリズムは、すべてのシミュレーションを、それらの平均コストによってランク付けし、最も低いコストを有する上位のＫ_ｂｅｓｔシミュレーションを見いだす。少なくとも一実施例では、アルゴリズムは、復元サンプリングされたＫ_ｂｅｓｔのコピーとともに残りのＫ－Ｋ_ｂｅｓｔシミュレーションを復元することにより活用し、ＷＲＳと同じやり方でＫ_ｂｅｓｔシミュレーションを摂動させることにより、探索する。少なくとも一実施例では、ＰＢＯは、シミュレーション・コストの相対的な順番だけに依存し、それらの大きさには依存しない形成済みコストを効果的に使用して、ノイズの多いコストに対してオプティマイザを潜在的により頑健にする。

少なくとも一実施例では、上述したオプティマイザは、探索と活用のバランスを取るために使用される分布形成ハイパーパラメータを利用する。少なくとも一実施例では、様々な実施例は、以下のものなどの追加ハイパーパラメータの組合せを使用してもよい。
Ｔ：更新ごとにアルゴリズムが待機できる時間ステップを表すことができる
Ｋ：同時発生的シミュレーションの数を表すことができる
θ_０：シミュレーション・パラメータに対する初期の正規分布を表すことができる
Σ_ｐ：初期姿勢の摂動に対する正規分布のための対角方向の共分散行列を表すことができる
Σ_θ及びΣ_ν：探索に使用される摂動の正規分布の対角方向の共分散を表すことができる

大きいＫは、小さいＫより概ね良好なことがあるが、注意すべきは、結果的に生じるシミュレーションが遅くなる場合があり、応用では実用的でない場合があることである。Σ_ｐは十分に大きいので、実際の初期姿勢は、初期姿勢分布に十分に表される。しかし、より大きいΣ_ｐ及びθ_０の共分散を用いてＫを増加させて、より幅広い分布を捕捉するのに十分なほど、サンプル密度が高くなるようにしてもよい。

少なくとも一実施例では、こうしたハイパーパラメータに伴う追加的な２つのトレードオフが存在する。少なくとも一実施例では、一方のトレードオフは、θの最適化の文脈における探索と活用のトレードオフであり、他方は、θの最適化と

の最適化との間のトレードオフである。少なくとも一実施例では、Σ_θ又はΣ_νを広くすることにより、シミュレーション・パラメータのセットが「動く」スピードが速くなり、オプティマイザは、活用するよりも探索する方が多くなり得る。少なくとも一実施例では、Ｔを増やすことにより、オプティマイザは各シミュレーションを評価するためのサンプルをより多く得ることができるので、θの最適化が改善される。しかし、シミュレーション・パラメータの更新が遅すぎると、最小コストのシミュレーションが実世界とは十分に異なっている場合、姿勢推定のドリフトにつながることがあり、一部の実例では、潜在的に発散挙動につながる。いくつかの実例では、力摂動又は何らかのシミュレーション・パラメータが回復不能な構成につながるときに、発散挙動が生じることがあり、ここで物体は手から落ち、又はわずかな力摂動では物体を正しい姿勢に戻すことができないような姿勢に物体がもたらされる。いくつかの実例では、数少ないサンプルが発散する場合に、これが許容可能な場合がある。それらのコストは高いかもしれず、したがっていくつかの実施例では、それらは破棄され、オプティマイザの更新中に発散しないサンプルによって置換されてもよい。

様々な実施例では、定数モデルの代わりに順モデルとして、物理シミュレータを利用が利用されてもよい。物体姿勢の追跡に加えて、提案されたアルゴリズムは、シミュレーション・パラメータθをチューニングすることによって順モデルのコンテキストを識別することもでき、これは、順モデル又は観察モデルによって影響を受けないことが可能である。何らかの分布から得る手持ち物体の姿勢は、接触により課された複雑なメッシュ透過の制約が原因で、容易にサンプリングできないことから、オプティマイザは個別のサンプルに基づいてもよい。

様々な実施例では、システムは、ＫｕｋａＩＩＷＡ７のロボット・アームに装着されたＡｌｌｅｇｒｏＨａｎｄを使用したシミュレーションと実世界の両方の実験を用いて評価されてもよいが、様々な実施例では、任意のハンド、ロボット・アーム、ロボット構成要素、及び／又はそれらの変形形態が利用されてもよい。手持ち物体の操作軌道が、手姿勢追跡の遠隔操作システムで最初に収集されてもよく、提案されたアルゴリズムを収集された軌道に対してオフラインで実行することにより、姿勢推定の誤差が評価されてもよい。図９は、システムにより利用することができるアルゴリズムの実例を示す。これらの軌道は、物体が手中になく、オクルージョンされていない状態で開始し、終了してもよい。シミュレーションの実験にはグラウンド・トゥルースの物体姿勢が存在することから、アルゴリズムの性能に及ぼす異なるハイパーパラメータの影響を調査するために、シミュレーションにおいてアブレーション研究が実行されてもよい。様々な実施例では、近年のＲＧＢ－Ｄの、粒子フィルタ・ベースの姿勢推定アルゴリズムであるＰｏｓｅＲＢＰＦを利用して、初期及び最後の物体姿勢が取得されてもよい。初期及び最後の物体姿勢は、グラウンド・トゥルースとして処理されてもよく、最後の姿勢が、システムによって予測された姿勢と比較されてもよい。

様々な実施例では、４本指、１６ＤｏＦのＡｌｌｅｇｒｏＨａｎｄが、７ＤｏＦのＫｕｋａＩＩＷＡ７ロボット・アームに装着されてもよい。実世界において接触フィードバックを取得するために、ＳｙｎＴｏｕｃｈＢｉｏＴａｃセンサ、又はその変形形態が、それぞれの指先に取り付けられてもよい。様々なセンサ及びセンサの生の電極読取り値に関連して実行される１つ又は複数のプロセスを利用して、接触力、滑り方向、及び把持安定性が予測されてもよい。訓練済みモデルを利用して、力ベクトルＣ_ｔが推定されてもよい。様々な実例では、コスト関数は、滑り量の項を含んでいなくてもよい。１つ又は複数のグラフィックス・プロセッシング・ユニット、１つ又は複数の中央処理装置、及び１つ又は複数のメモリ・ユニットを利用して、コンピュータ上でシミュレーションが実行されてもよい。

様々な実施例では、モデル、テクスチャ、及び点群を有する、イェール－コロンビア－バークレイ（「ＹＣＢ」）物体データセット（スパム缶、発泡ブリック、及びおもちゃのバナナ）から３つの物体が利用されてもよい。ロボット・ハンドのサイズに対する制約、及びロボット・ハンド（たとえば、ＡｌｌｅｇｒｏＨａｎｄ）がその指先で頑健な精密把持を実行できるように物体を十分軽量に保つことに対する制約に基づき、物体が選択されてもよい。

いくつかの実例では、物体ごとに、シミュレーションと実世界の両方の実験において、２つのタイプの操作軌道の２回の実演が利用されてもよい：１）指把持及び手持ち物体の回転によるピックアンドプレース、並びに２）同様であるが、ただし把持中に指先が接触を断ち、再確立する（指歩容）。これにより、シミュレーションと実世界の両方の実験で分析するための合計２４個の軌道を得ることができる。両方の軌道タイプにおいて、物体は、慣性力と、押されてテーブルと接触することの両方により、並進方向と回転方向の滑りを経験してもよい。各軌道は、約１分続いてもよい。様々な実施例では、姿勢推定アルゴリズムは、おおよそ３０Ｈｚで実行されてもよく、これにより１つの軌道につき合計約２ｋ個のフレームが生成されてもよい。

少なくとも一実施例では、システムへの入力は、人間の実演者の手の点群である。少なくとも一実施例では、ＰｏｉｎｔＮｅｔ＋＋ニューラル・ネットワークに基づくニューラル・ネットワークなどのニューラル・ネットワークは、カメラに対する手姿勢並びに手の関節角度の推定に、点群をマッピングする。少なくとも一実施例では、次いで、関節付きの手モデル及び元の点群とともにこれらの推定がＤＡＲＴに与えられ、このＤＡＲＴが、ニューラル・ネットワークの推定を精緻化することにより追跡を実行する。一実施例では、最後に、運動学的再標的化を実行するために、ＡｌｌｅｇｒｏＨａｎｄの関節角度を見いだす最適化問題が解決され、その結果、人間の手姿勢に近い指先の姿勢が得られる。

上述したオプティマイザ（ＷＲＳ、ＲＥＰＳ、ＰＢＯ）に加えて、以下の２つのベースラインも評価されてよい：開ループ（「ＯＬＰ」）及びアイデンティティ（「ＥＹＥ」）。ＯＬＰは、１回のシミュレーションで物体姿勢を追跡してもよい。ＥＹＥは、ノイズの多い初期姿勢のセットで初期化されてもよく、最低コストのシミュレーションの姿勢を常に取り上げてもよいが、いかなるリサンプリング又は最適化の更新も実行しなくてもよい。様々な実施例では、平均距離偏差（「ＡＤＤ」）が、評価メトリックとして利用されてもよい。ＡＤＤは、グラウンド・トゥルースの姿勢と予測された姿勢に位置付けられた物体点群における対応する点と点の間の平均距離を計算してもよい。

様々な実施例では、シミュレーションにおけるアーム及びハンドは、関節角度ＰＤコントローラによって制御されてもよく、コントローラの利得は、関節角度のステップ応答が実際のロボットのステップ応答に類似するようにチューニングされてもよい。シミュレーションをスピードアップするために、ロボットと物体の衝突メッシュが簡素化されてもよい。これは、ＴｅｔＷｉｌｄアルゴリズムなどのアルゴリズムを適用することなど、様々なツールによって行われてもよく、このＴｅｔＷｉｌｄアルゴリズムは、ＭｅｓｈＬａｂのＱｕａｄｒｉｃＥｄｇｅＣｏｌｌａｐｓｅＤｅｃｉｍａｔｉｏｎツール１などの他のアルゴリズムよりもさらに等辺の三角形を有するメッシュを与えることができる。合計で、各シミュレーションは、操作中に最大２００回の接触を生成することができ、３０ＨｚにおいてＫ＝４０のシミュレーションが実行されてもよい。

シミュレーション実験は、様々な量の初期姿勢のノイズで実行されてもよい。３つのレベルがテストされてもよい：「低」は、１ｍｍの並進標準偏差、及び０．０１ラジアンの回転標準偏差を有してもよい。「中」は、５ｍｍ及び０．１ラジアンであってもよく、「高」は１０ｍｍ、１ラジアンであってもよい。

図８は、すべてのシミュレーション軌道にわたる手持ち物体の姿勢追跡について、オプティマイザを比較した実例を示す。ＡＤＤ８０２は、初期姿勢の誤差が増大するにつれて増大し、オプティマイザ・ベースの方法の平均ＡＤＤがより低いことがある。ＥＹＥは、オプティマイザ方法に匹敵する平均ＡＤＤを達成することがあるが、オプティマイザ方法の方が、はるかに誤差分散及び最大誤差が少ないことがある。オプティマイザ８０４は、経時的により良好に機能するシミュレーションに向かうシミュレーションの分布に焦点を当てることができる。中レベルのノイズの場合、ＲＥＰＳ及びＰＢＯは、それぞれ平均５．８ｍｍ及び５．９ｍｍで最良ＡＤＤを達成することができる。

実施例では、図１０及び図１１は、探索距離（シミュレーションがどのくらい摂動されているか）、並列シミュレーションの数、並びにコスト関数において接触及び滑り検出フィードバックが使用されたかどうかを調節するハイパーパラメータに対して実行されたシミュレーションのアブレーション研究の結果の実例を示す。

アルゴリズムは、シミュレーションで収集された軌道に似た実世界の軌道について評価されてもよい。ＰｏｓｅＲＢＰＦを利用して、物体姿勢を、軌道の最初と最後のフレームに登録してもよい。初期姿勢の推定を使用して、シミュレーションを初期化してもよく、一方で、最後の姿勢を使用して、接触ベースの姿勢追跡アルゴリズムの精度を評価してもよい。シミュレーション実験とは異なり、実世界の実験は、ＰｏｓｅＲＢＰＦからの物体姿勢に対する分布からサンプリングすることにより、物体姿勢を初期化してもよく、それにより初期姿勢のサンプルは、視覚ベースの姿勢推定アルゴリズムの不確実性に対応する。

図１２は、実世界実験の結果の実例を示す。ＡＤＤは、シミュレーション実験のＡＤＤよりも高いことがある。これは、異なるパラメータを有するシミュレーションよりも実世界の動力学がシミュレーションとより大きく異なっている場合があることと、実世界の観察はシミュレーションよりノイズが多くなる場合があることとの両方に起因する可能性がある。様々な実施例では、実世界のデータについておもちゃのバナナを追跡できるオプティマイザはほとんど又は全くないことがある。物体の長いモーメント・アーム、及び低摩擦係数が、その滑り挙動を正確にモデル化しづらくすることがある。これは、アルゴリズムの失敗モードとすることができ、ここですべてのシミュレーションが発散する（たとえば、バナナが間違った方向に回転する、又は手から落ちる）場合、アルゴリズムはその後のオプティマイザ更新において回復できないことがある。発泡体で達成される最良のＡＤＤは、ＰＢＯによる１４．１ｍｍとすることができ、スパムはＲＥＰＳによる１２．２ｍｍとすることができる。

少なくとも一実施例では、接触フィードバック及びＧＰＵ加速化ロボット・シミュレーションによって、操作中に手持ち物体の姿勢を追跡するためのサンプル・ベースの最適化アルゴリズムが開発される。少なくとも一実施例では、並列シミュレーションは、実世界についての多数の原理を同時発生的に維持し、複雑な接触動力学によって生じることがある物体姿勢の変化をモデル化する。少なくとも一実施例では、最適化アルゴリズムは、物体姿勢の追跡中にシミュレーション・パラメータをチューニングして、追跡性能をさらに向上させる。様々な実施例では、実世界の接触検知は、視覚をループにおいて利用することにより改善されることが可能である。

図１３は、コンピュータ・システムによって実行された結果、触覚力センサを備えるロボット・ハンドによって操作されている物体の姿勢を判定するプロセスの実例を示す。少なくとも一実施例は、１つ又は複数のプロセッサを有するコンピュータ・システムは、実行された結果、図１３に示し以下で説明する動作をコンピュータ・システムに実行させる、コンピュータ可読メモリに記憶された実行可能命令を実行する。

少なくとも一実施例では、ブロック１３０２において、コンピュータ・システムは、物体を操作するために使用されているロボット・ハンドの１つ又は複数の触覚センサから触覚情報を取得する。少なくとも一実施例では、触覚センサは、摩擦コーティングを備えるＢｉｏＴａｃセンサである。少なくとも一実施例では、触覚センサのデータは、触覚センサの表面にわたって分布する力を表す力データの２次元アレイである。

少なくとも一実施例では、ブロック１３０４において、コンピュータ・システムは、ロボットによって実行される操作をシミュレーションするシミュレーションのセットを生成し、シミュレーションごとに、シミュレーション触覚センサ情報のセットを決定する１３０６。少なくとも一実施例では、各シミュレーションは、物体について異なる姿勢を使用する。少なくとも一実施例では、物体の推定される姿勢が、物体の１つ又は複数の画像から取得される。

少なくとも一実施例では、ブロック１３０８において、コンピュータ・システムは、実世界で測定された触覚センサ情報と、シミュレーションにおいて決定された触覚情報との差異に少なくとも部分的に基づき、シミュレーションごとのコスト値を決定する。コストは、一実施例において上述したように決定されてもよい。シミュレーションごとに決定されたコストに少なくとも部分的に基づき、実世界の観察に最もよく一致するシミュレーションが識別される１３１０。少なくとも一実施例では、識別されたシミュレーションにおける物体の姿勢が、実世界１３１２における物体の姿勢と決定される１３１２。

少なくとも一実施例では、手持ち物体が操作されるタスクを実行するときに、この姿勢を使用することができる。たとえば、ロボットがナットをねじ切りボルトに位置付けることができるように、手持ちナットの姿勢を判定することができる。別の実例では、ロボット・ハンドによって解放されたときに物体が直立し安定するように物体を水平面に設定するとき、手持ち物体の姿勢を使用することができる。

推論及び訓練の論理
図１４Ａは、１つ又は複数の実施例に関して推論及び／又は訓練の動作を実行するために使用される推論及び／又は訓練論理１４１５を示す。推論及び／又は訓練論理１４１５に関する詳細事項は、図１４Ａ及び／又は図１４Ｂと併せて以下に提供される。

少なくとも一実施例では、推論及び／又は訓練論理１４１５は、１つ又は複数の実施例の態様において推論するように訓練及び／若しくは使用されるニューラル・ネットワークのニューロン若しくは層を構成するための順伝播及び／若しくは出力の重み、及び／若しくは入力／出力データ、及び／若しくは他のパラメータを記憶するためのコード並びに／又はデータ・ストレージ１４０１を、限定することなく含んでもよい。少なくとも一実施例では、訓練論理１４１５は、タイミング及び／又は順序を制御するためのグラフ・コード又は他のソフトウェアを記憶するためのコード及び／又はデータ・ストレージ１４０１を含んでもよく、又はそれに結合されてもよく、コード及び／又はデータ・ストレージ１４０１には、重み及び／又は他のパラメータ情報がロードされて、整数及び／又は浮動小数点ユニット（総称して算術論理演算ユニット（ＡＬＵ））を含む論理が構成される。少なくとも一実施例では、グラフ・コードなどのコードは、こうしたコードが対応するニューラル・ネットワークのアーキテクチャに基づき、重み又は他のパラメータ情報をプロセッサＡＬＵにロードする。少なくとも一実施例では、コード及び／又はデータ・ストレージ１４０１は、１つ又は複数の実施例の態様を使用した訓練及び／又は推論中に、入力／出力データ及び／又は重みパラメータを順伝播する間に１つ又は複数の実施例と併せて訓練又は使用されるニューラル・ネットワークの各層の重みパラメータ及び／又は入力／出力データを記憶する。少なくとも一実施例では、コード及び／又はデータ・ストレージ１４０１の任意の部分は、プロセッサのＬ１、Ｌ２、又はＬ３のキャッシュ、若しくはシステム・メモリを含む他のオン・チップ又はオフ・チップのデータ・ストレージとともに含められてもよい。

少なくとも一実施例では、コード及び／又はデータ・ストレージ１４０１の任意の部分は、１つ若しくは複数のプロセッサ、又は他のハードウェア論理デバイス若しくは回路の内部にあっても外部にあってもよい。少なくとも一実施例では、コード及び／又はコード及び／又はデータ・ストレージ１４０１は、キャッシュ・メモリ、ダイナミック・ランダム・アドレス可能メモリ（「ＤＲＡＭ」：ｄｙｎａｍｉｃｒａｎｄｏｍｌｙａｄｄｒｅｓｓａｂｌｅｍｅｍｏｒｙ）、スタティック・ランダム・アドレス可能メモリ（「ＳＲＡＭ」：ｓｔａｔｉｃｒａｎｄｏｍｌｙａｄｄｒｅｓｓａｂｌｅｍｅｍｏｒｙ）、不揮発性メモリ（たとえば、フラッシュ・メモリ）、又は他のストレージであってもよい。少なくとも一実施例では、コード及び／又はコード及び／又はデータ・ストレージ１４０１が、たとえばプロセッサの内部にあるか外部にあるかの選択、又はＤＲＡＭ、ＳＲＡＭ、フラッシュ、若しくは何らか他のタイプのストレージから構成されるかの選択は、オン・チップ対オフ・チップで利用可能なストレージ、実行される訓練及び／又は推論の機能のレイテンシ要件、ニューラル・ネットワークの推論及び／又は訓練で使用されるデータのバッチ・サイズ、又はこれらの要因の何からの組合せに応じて決められてもよい。

少なくとも一実施例では、推論及び／又は訓練論理１４１５は、１つ又は複数の実施例の態様において推論するために訓練及び／若しくは使用されるニューラル・ネットワークのニューロン若しくは層に対応した、逆伝播及び／若しくは出力の重み、及び／若しくは入力／出力データを記憶するためのコード並びに／又はデータ・ストレージ１４０５を、限定することなく含んでもよい。少なくとも一実施例では、コード及び／又はデータ・ストレージ１４０５は、１つ又は複数の実施例の態様を使用した訓練及び／又は推論中に、入力／出力データ及び／又は重みパラメータを逆伝播する間に１つ又は複数の実施例と併せて訓練又は使用されるニューラル・ネットワークの各層の重みパラメータ及び／又は入力／出力データを記憶する。少なくとも一実施例では、訓練論理１４１５は、タイミング及び／又は順序を制御するためのグラフ・コード又は他のソフトウェアを記憶するためのコード及び／又はデータ・ストレージ１４０５を含んでもよく、又はそれに結合されてもよく、コード及び／又はデータ・ストレージ１４０５には、重み及び／又は他のパラメータ情報がロードされて、整数及び／又は浮動小数点ユニット（総称して算術論理演算ユニット（ＡＬＵ）を含む論理が構成される。少なくとも一実施例では、グラフ・コードなどのコードは、そのコードが対応するニューラル・ネットワークのアーキテクチャに基づき、重み又は他のパラメータ情報をプロセッサＡＬＵにロードする。少なくとも一実施例では、コード及び／又はデータ・ストレージ１４０５の任意の部分は、プロセッサのＬ１、Ｌ２、又はＬ３のキャッシュ、若しくはシステム・メモリを含む他のオン・チップ又はオフ・チップのデータ・ストレージとともに含められてもよい。少なくとも一実施例では、コード及び／又はデータ・ストレージ１４０５の任意の部分は、１つ又は複数のプロセッサ、又は他のハードウェア論理デバイス若しくは回路の内部にあっても外部にあってもよい。少なくとも一実施例では、コード及び／又はデータ・ストレージ１４０５は、キャッシュ・メモリ、ＤＲＡＭ、ＳＲＡＭ、不揮発性メモリ（たとえば、フラッシュ・メモリ）、又は他のストレージであってもよい。少なくとも一実施例では、コード及び／又はデータ・ストレージ１４０５が、たとえばプロセッサの内部にあるか外部にあるかの選択、又はＤＲＡＭ、ＳＲＡＭ、フラッシュ、若しくは何らか他のタイプのストレージから構成されるかの選択は、オン・チップ対オフ・チップで利用可能なストレージ、実行される訓練及び／又は推論の機能のレイテンシ要件、ニューラル・ネットワークの推論及び／又は訓練で使用されるデータのバッチ・サイズ、又はこれらの要因の何からの組合せに応じて決められてもよい。

少なくとも一実施例では、コード及び／又はデータ・ストレージ１４０１と、コード及び／又はデータ・ストレージ１４０５は、別々のストレージ構造であってもよい。少なくとも一実施例では、コード及び／又はデータ・ストレージ１４０１と、コード及び／又はデータ・ストレージ１４０５は、同じストレージ構造であってもよい。少なくとも一実施例では、コード及び／又はデータ・ストレージ１４０１と、コード及び／又はデータ・ストレージ１４０５は、部分的に同じストレージ構造で、部分的に別々のストレージ構造であってもよい。少なくとも一実施例では、コード及び／又はデータ・ストレージ１４０１と、コード及び／又はデータ・ストレージ１４０５との任意の部分は、プロセッサのＬ１、Ｌ２、又はＬ３のキャッシュ、若しくはシステム・メモリを含む他のオン・チップ又はオフ・チップのデータ・ストレージとともに含められてもよい。

少なくとも一実施例では、推論及び／又は訓練論理１４１５は、訓練及び／又は推論コード（たとえばグラフ・コード）に少なくとも部分的に基づく、又はそれにより示される論理演算及び／又は算術演算を実行するための、整数及び／又は浮動小数点ユニットを含む１つ又は複数の算術論理演算ユニット（「ＡＬＵ」）１４１０を、限定することなく含んでもよく、その結果が、アクティブ化ストレージ１４２０に記憶されるアクティブ化（たとえば、ニューラル・ネットワーク内の層若しくはニューロンからの出力値）を生成してもよく、これらは、コード及び／若しくはデータ・ストレージ１４０１、並びに／又はコード及び／若しくはデータ・ストレージ１４０５に記憶される入力／出力及び／又は重みパラメータのデータの関数である。少なくとも一実施例では、アクティブ化ストレージ１４２０に記憶されるアクティブ化は、命令又は他のコードを実行したことに応答して、ＡＬＵ１４１０によって実行される線形代数計算及び又は行列ベースの計算に従って生成され、ここでコード及び／又はデータ・ストレージ１４０５及び／又はデータ１４０１に記憶された重み値は、バイアス値、勾配情報、運動量値などの他の値、又は他のパラメータ若しくはハイパーパラメータとともにオペランドとして使用され、これらのいずれか又はすべてが、コード及び／若しくはデータ・ストレージ１４０５、又はコード及び／若しくはデータ・ストレージ１４０１、又はオン・チップ若しくはオフ・チップの別のストレージに記憶されてもよい。

少なくとも一実施例では、ＡＬＵ１４１０は、１つ若しくは複数のプロセッサ、又は他のハードウェア論理デバイス若しくは回路内に含まれるが、別の実施例では、ＡＬＵ１４１０は、それらを使用するプロセッサ又は他のハードウェア論理デバイス若しくは回路の外部にあってもよい（たとえばコプロセッサ）。少なくとも一実施例では、ＡＬＵ１４１０は、プロセッサの実行ユニット内に含まれてもよく、又は同じプロセッサ内にあるか異なるタイプの異なるプロセッサ（たとえば、中央処理装置、グラフィックス・プロセッシング・ユニット、固定機能ユニットなど）の間で分散されているかのいずれかであるプロセッサの実行ユニットによりアクセス可能なＡＬＵバンク内に、他のやり方で含まれてもよい。少なくとも一実施例では、コード及び／又はデータ・ストレージ１４０１、コード及び／又はデータ・ストレージ１４０５、並びにアクティブ化ストレージ１４２０は、同じプロセッサ又は他のハードウェア論理デバイス若しくは回路にあってもよく、別の実施例では、それらは異なるプロセッサ又は他のハードウェア論理デバイス若しくは回路にあってもよく、或いは同じプロセッサ又は他のハードウェア論理デバイス若しくは回路と、異なるプロセッサ又は他のハードウェア論理デバイス若しくは回路との何らかの組合せにあってもよい。少なくとも一実施例では、アクティブ化ストレージ１４２０の任意の部分は、プロセッサのＬ１、Ｌ２、又はＬ３のキャッシュ、若しくはシステム・メモリを含む他のオン・チップ又はオフ・チップのデータ・ストレージとともに含められてもよい。さらに、推論及び／又は訓練コードが、プロセッサ又は他のハードウェア論理若しくは回路にアクセス可能な他のコードとともに記憶されてもよく、プロセッサのフェッチ、デコード、スケジューリング、実行、リタイア、及び／又は他の論理回路を使用してフェッチ及び／又は処理されてもよい。

少なくとも一実施例では、アクティブ化ストレージ１４２０は、キャッシュ・メモリ、ＤＲＡＭ、ＳＲＡＭ、不揮発性メモリ（たとえば、フラッシュ・メモリ）、又は他のストレージであってもよい。少なくとも一実施例では、アクティブ化ストレージ１４２０は、完全に又は部分的に、１つ若しくは複数のプロセッサ又は他の論理回路の内部にあってもよく、又は外部にあってもよい。少なくとも一実施例では、アクティブ化ストレージ１４２０が、たとえばプロセッサの内部にあるか外部にあるかの選択、又はＤＲＡＭ、ＳＲＡＭ、フラッシュ、若しくは何らか他のタイプのストレージから構成されるかの選択は、オン・チップ対オフ・チップの利用可能なストレージ、実行される訓練及び／又は推論機能のレイテンシ要件、ニューラル・ネットワークの推論及び／又は訓練で使用されるデータのバッチ・サイズ、又はこれらの要因の何からの組合せに応じて決められてもよい。少なくとも一実施例では、図１４Ａに示す推論及び／又は訓練論理１４１５は、グーグルのＴｅｎｓｏｒｆｌｏｗ（登録商標）処理ユニット、Ｇｒａｐｈｃｏｒｅ（商標）の推論処理ユニット（ＩＰＵ）、又はＩｎｔｅｌＣｏｒｐのＮｅｒｖａｎａ（登録商標）（たとえば「ＬａｋｅＣｒｅｓｔ」）プロセッサなどの特定用途向け集積回路（「ＡＳＩＣ」）と併せて使用されてもよい。少なくとも一実施例では、図１４Ａに示す推論及び／又は訓練論理１４１５は、中央処理装置（「ＣＰＵ」）ハードウェア、グラフィックス・プロセッシング・ユニット（「ＧＰＵ」）ハードウェア、又はフィールド・プログラマブル・ゲート・アレイ（「ＦＰＧＡ」）などの他のハードウェアと併せて使用されてもよい。

図１４Ｂは、少なくとも一実施例様々による、推論及び／又は訓練論理１４１５を示す図である。少なくとも一実施例では、推論及び／又は訓練論理１４１５は、ハードウェア論理を限定することなく含んでもよく、このハードウェア論理では、計算リソースが、ニューラル・ネットワーク内のニューロンの１つ若しくは複数の層に対応する重み値又は他の情報の専用のものであるか、又は他のやり方でそれらと併せてしか使用されない。少なくとも一実施例では、図１４Ｂに示す推論及び／又は訓練論理１４１５は、グーグルからのＴｅｎｓｏｒｆｌｏｗ（登録商標）処理ユニット、Ｇｒａｐｈｃｏｒｅ（商標）からの推論処理ユニット（ＩＰＵ）、又はＩｎｔｅｌＣｏｒｐからのＮｅｒｖａｎａ（登録商標）（たとえば「ＬａｋｅＣｒｅｓｔ」）プロセッサなどの特定用途向け集積回路（ＡＳＩＣ）と併せて使用されてもよい。少なくとも一実施例では、図１４Ｂに示す推論及び／又は訓練論理１４１５は、中央処理装置（ＣＰＵ）ハードウェア、グラフィックス・プロセッシング・ユニット（「ＧＰＵ」）ハードウェア、又はフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）など他のハードウェアと併せて使用されてもよい。少なくとも一実施例では、推論及び／又は訓練論理１４１５は、限定することなく、コード及び／又はデータ・ストレージ１４０１、並びにコード及び／又はデータ・ストレージ１４０５を含み、これらを使用して、コード（たとえばグラフ・コード）、重み値、並びに／又はバイアス値、勾配情報、運動量値、及び／若しくは他のパラメータ若しくはハイパーパラメータ情報を含む他の情報を記憶してもよい。図１４Ｂに示す少なくとも一実施例では、コード及び／又はデータ・ストレージ１４０１並びにコード及び／又はデータ・ストレージ１４０５のそれぞれは、それぞれ計算ハードウェア１４０２及び計算ハードウェア１４０６などの専用計算リソースに関連付けられる。少なくとも一実施例では、計算ハードウェア１４０２及び計算ハードウェア１４０６のそれぞれは、線形代数関数などの数学的関数を、それぞれコード及び／又はデータ・ストレージ１４０１並びにコード及び／又はデータ・ストレージ１４０５に記憶された情報に対してのみ実行する１つ又は複数のＡＬＵを備え、その結果は、アクティブ化ストレージ１４２０に記憶される。

少なくとも一実施例では、コード並びに／又はデータ・ストレージ１４０１及び１４０５のそれぞれ、並びに対応する計算ハードウェア１４０２及び１４０６は、ニューラル・ネットワークの異なる層にそれぞれ対応し、それにより、コード及び／又はデータ・ストレージ１４０１並びに計算ハードウェア１４０２との１つの「ストレージ／計算の対１４０１／１４０２」から結果的に生じるアクティブ化は、ニューラル・ネットワークの概念的組織化を反映させるために、次のコード及び／又はデータ・ストレージ１４０５並びに計算ハードウェア１４０６との「ストレージ／計算の対１４０５／１４０６」への入力として提供される。少なくとも一実施例では、ストレージ／計算の対１４０１／１４０２、及び１４０５／１４０６は、２つ以上のニューラル・ネットワークの層に対応してもよい。少なくとも一実施例では、ストレージ／計算の対１４０１／１４０２、及び１４０５／１４０６の後に、又はそれと並列に、追加のストレージ／計算の対（図示せず）が、推論及び／又は訓練論理１４１５に含まれてもよい。

ニューラル・ネットワークの訓練及び導入
図１５は、少なくとも一実施例による、ディープ・ニューラル・ネットワークの訓練及び導入を示す。少なくとも一実施例では、未訓練ニューラル・ネットワーク１５０６が、訓練データセット１５０２を使用して訓練される。少なくとも一実施例では、訓練フレームワーク１５０４は、ＰｙＴｏｒｃｈフレームワークであり、一方他の実施例では、訓練フレームワーク１５０４は、Ｔｅｎｓｏｒｆｌｏｗ、Ｂｏｏｓｔ、Ｃａｆｆｅ、マイクロソフトＣｏｇｎｉｔｉｖｅＴｏｏｌｋｉｔ／ＣＮＴＫ、ＭＸＮｅｔ、Ｃｈａｉｎｅｒ、Ｋｅｒａｓ、Ｄｅｅｐｌｅａｒｎｉｎｇ４ｊ、又は他の訓練フレームワークである。少なくとも一実施例では、訓練フレームワーク１５０４は、未訓練ニューラル・ネットワーク１５０６を訓練し、本明細書に記載の処理リソースを使用してそれが訓練されるのを可能にして、訓練済みニューラル・ネットワーク１５０８を生成する。少なくとも一実施例では、重みは、ランダムに選択されてもよく、又はディープ・ビリーフ・ネットワークを使用した事前訓練によって選択されてもよい。少なくとも一実施例では、訓練は、教師あり、一部教師あり、又は教師なしのいずれかのやり方で実行されてもよい。

少なくとも一実施例では、未訓練ニューラル・ネットワーク１５０６は教師あり学習を使用して訓練され、ここで訓練データセット１５０２は、入力に対する所望の出力と対になった入力を含み、又は訓練データセット１５０２は、既知の出力を有する入力を含み、ニューラル・ネットワーク１５０６の出力が手動で採点される。少なくとも一実施例では、未訓練ニューラル・ネットワーク１５０６は教師ありのやり方で訓練され、訓練データセット１５０２からの入力を処理し、結果として得られた出力を、予想の又は所望の出力のセットと比較する。少なくとも一実施例では、次いで、誤差が、未訓練ニューラル・ネットワーク１５０６を通って逆伝播される。少なくとも一実施例では、訓練フレームワーク１５０４は、未訓練ニューラル・ネットワーク１５０６を制御する重みを調節する。少なくとも一実施例では、訓練フレームワーク１５０４は、未訓練ニューラル・ネットワーク１５０６が、新規データ１５１２などの既知の入力データに基づき、結果１５１４などにおいて正しい答えを生成するのに好適な訓練済みニューラル・ネットワーク１５０８などのモデルに向かって、どれだけ良好に収束しているかを監視するツールを含む。少なくとも一実施例では、訓練フレームワーク１５０４は、未訓練ニューラル・ネットワーク１５０６を繰り返し訓練する一方、損失関数、及び確率的勾配降下法などの調整アルゴリズムを使用して、未訓練ニューラル・ネットワーク１５０６の出力を精緻化するように重みを調整する。少なくとも一実施例では、訓練フレームワーク１５０４は、未訓練ニューラル・ネットワーク１５０６が所望の精度に到達するまで未訓練ニューラル・ネットワーク１５０６を訓練する。少なくとも一実施例では、次いで訓練済みニューラル・ネットワーク１５０８を、任意の数の機械学習動作を実施するように導入することができる。

少なくとも一実施例では、未訓練ニューラル・ネットワーク１５０６は、教師なし学習を使用して訓練され、ここで未訓練ニューラル・ネットワーク１５０６は、ラベルなしデータを使用して自らを訓練しようとする。少なくとも一実施例では、教師なし学習の訓練データセット１５０２は、いかなる関連出力データ又は「グラウンド・トゥルース」データもない入力データを含む。少なくとも一実施例では、未訓練ニューラル・ネットワーク１５０６は、訓練データセット１５０２内でグループ化を学習することができ、個々の入力が、未訓練データセット１５０２にどのように関係しているかを判定することができる。少なくとも一実施例では、教師なし訓練を使用して、自己組織化マップを生成することができ、自己組織化マップは、新規データ１５１２の次元を低減するのに有用な動作を実行することができる訓練済みニューラル・ネットワーク１５０８のタイプである。少なくとも一実施例では、教師なし訓練を使用して異常検出を実行することもでき、異常検出は、新規データセット１５１２の通常のパターンから逸脱した、新規データセット１５１２内のデータ点を識別できるようにする。

少なくとも一実施例では、半教師あり学習が使用されてもよく、それは、ラベル付きデータとラベルなしデータが訓練データセット１５０２に混在している技法である。少なくとも一実施例では、訓練フレームワーク１５０４を使用して、伝達学習技法などによる漸次的学習が実行されてもよい。少なくとも一実施例では、漸次的学習により、訓練済みニューラル・ネットワーク１５０８は、初期訓練中にネットワーク内に教え込まれた知識を忘れることなく、新規データ１５１２に適合できるようになる。

データ・センタ
図１６は、少なくとも一実施例が使用されてもよい例示的なデータ・センタ１６００を示す。少なくとも一実施例では、データ・センタ１６００は、データ・センタ・インフラストラクチャ層１６１０、フレームワーク層１６２０、ソフトウェア層１６３０、及びアプリケーション層１６４０を含む。

図１６に示すように、少なくとも一実施例では、データ・センタ・インフラストラクチャ層１６１０は、リソース・オーケストレータ１６１２と、グループ化済みコンピューティング・リソース１６１４と、ノード・コンピューティング・リソース（「ノードＣ．Ｒ．」）１６１６（１）～１６１６（Ｎ）とを含んでもよく、ここで「Ｎ」は任意の正の整数を表す。少なくとも一実施例では、ノードＣ．Ｒ．１６１６（１）～１６１６（Ｎ）は、任意の数の中央処理装置（「ＣＰＵ」）又は（アクセラレータ、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、グラフィックス・プロセッサなどを含む）他のプロセッサ、メモリ・デバイス（たとえば、ダイナミック読取り専用メモリ）、ストレージ・デバイス（半導体ドライブ又はディスク・ドライブ）、ネットワーク入力／出力（「ＮＷＩ／Ｏ」：ｎｅｔｗｏｒｋｉｎｐｕｔ／ｏｕｔｐｕｔ）デバイス、ネットワーク・スイッチ、仮想機械（「ＶＭ」：ｖｉｒｔｕａｌｍａｃｈｉｎｅ）、電源モジュール、及び冷却モジュールを含んでもよいが、これらに限定されない。少なくとも一実施例では、ノードＣ．Ｒ．１６１６（１）～１６１６（Ｎ）のうち１つ又は複数のノードＣ．Ｒ．は、上述したコンピューティング・リソースのうちの１つ又は複数を有するサーバであってもよい。

少なくとも一実施例では、グループ化済みコンピューティング・リソース１６１４は、１つ若しくは複数のラック（図示せず）内に収容されたノードＣ．Ｒ．の別々のグループ、又は様々なグラフィカル・ロケーション（同じく図示せず）においてデータ・センタに収容された多数のラックを含んでもよい。グループ化済みコンピューティング・リソース１６１４内のノードＣ．Ｒ．の別々のグループは、１つ若しくは複数のワークロードをサポートするように構成又は配分されてもよいグループ化済みのコンピュート・リソース、ネットワーク・リソース、メモリ・リソース、又はストレージ・リソースを含んでもよい。少なくとも一実施例では、ＣＰＵ又はプロセッサを含むいくつかのノードＣ．Ｒ．は、１つ又は複数のラック内でグループ化されて、１つ又は複数のワークロードをサポートするためのコンピュート・リソースが提供されてもよい。少なくとも一実施例では、１つ又は複数のラックはまた、任意の数の電源モジュール、冷却モジュール、及びネットワーク・スイッチを任意の組合せで含んでもよい。

少なくとも一実施例では、リソース・オーケストレータ１６１２は、１つ又は複数のノードＣ．Ｒ．１６１６（１）～１６１６（Ｎ）及び／若しくはグループ化済みコンピューティング・リソース１６１４を構成してもよく、又は他のやり方で制御してもよい。少なくとも一実施例では、リソース・オーケストレータ１６１２は、データ・センタ１６００用のソフトウェア設計インフラストラクチャ（「ＳＤＩ」：ｓｏｆｔｗａｒｅｄｅｓｉｇｎｉｎｆｒａｓｔｒｕｃｔｕｒｅ）管理エンティティを含んでもよい。少なくとも一実施例では、リソース・オーケストレータは、ハードウェア、ソフトウェア、又はこれらの何らかの組合せを含んでもよい。

図１６に示す少なくとも一実施例では、フレームワーク層１６２０は、ジョブ・スケジューラ１６３２、構成マネージャ１６３４、リソース・マネージャ１６３６、及び分配ファイル・システム１６３８を含む。少なくとも一実施例では、フレームワーク層１６２０は、ソフトウェア層１６３０のソフトウェア１６３２、及び／又はアプリケーション層１６４０の１つ若しくは複数のアプリケーション１６４２をサポートするためのフレームワークを含んでもよい。少なくとも一実施例では、ソフトウェア１６３２又はアプリケーション１６４２はそれぞれ、アマゾン・ウェブ・サービス、グーグル・クラウド、及びマイクロソフト・アジュールによって提供されるものなど、ウェブ・ベースのサービス・ソフトウェア又はアプリケーションを含んでもよい。少なくとも一実施例では、フレームワーク層１６２０は、大規模なデータ処理（たとえば「ビック・データ」）のために分配ファイル・システム１６３８を使用することができるＡｐａｃｈｅＳｐａｒｋ（登録商標）（以下「Ｓｐａｒｋ」）など、無料でオープン・ソースのソフトウェア・ウェブ・アプリケーション・フレームワークの一種であってもよいが、これに限定されない。少なくとも一実施例では、ジョブ・スケジューラ１６３２は、データ・センタ１６００の様々な層によってサポートされるワークロードのスケジューリングを容易にするために、Ｓｐａｒｋドライバを含んでもよい。少なくとも一実施例では、構成マネージャ１６３４は、ソフトウェア層１６３０、並びに大規模なデータ処理をサポートするためのＳｐａｒｋ及び分配ファイル・システム１６３８を含むフレームワーク層１６２０などの異なる層を構成することが可能であってもよい。少なくとも一実施例では、リソース・マネージャ１６３６は、分配ファイル・システム１６３８及びジョブ・スケジューラ１６３２をサポートするようにマッピング若しくは配分されたクラスタ化済み又はグループ化済みのコンピューティング・リソースを管理することが可能であってもよい。少なくとも一実施例では、クラスタ化済み又はグループ化済みのコンピューティング・リソースは、データ・センタ・インフラストラクチャ層１６１０にあるグループ化済みコンピューティング・リソース１６１４を含んでもよい。少なくとも一実施例では、リソース・マネージャ１６３６は、リソース・オーケストレータ１６１２と連携して、これらのマッピング又は配分されたコンピューティング・リソースを管理してもよい。

少なくとも一実施例では、ソフトウェア層１６３０に含まれるソフトウェア１６３２は、ノードＣ．Ｒ．１６１６（１）～１６１６（Ｎ）、グループ化済みコンピューティング・リソース１６１４、及び／又はフレームワーク層１６２０の分配ファイル・システム１６３８のうちの少なくとも一部分によって使用されるソフトウェアを含んでもよい。１つ又は複数のタイプのソフトウェアは、インターネット・ウェブ・ページ検索ソフトウェア、電子メール・ウイルス・スキャン・ソフトウェア、データベース・ソフトウェア、及びストリーミング・ビデオ・コンテンツ・ソフトウェアを含んでもよいが、これらに限定されない。

少なくとも一実施例では、アプリケーション層１６４０に含まれるアプリケーション１６４２は、ノードＣ．Ｒ．１６１６（１）～１６１６（Ｎ）、グループ化済みコンピューティング・リソース１６１４、及び／又はフレームワーク層１６２０の分配ファイル・システム１６３８のうちの少なくとも一部分によって使用される１つ若しくは複数のタイプのアプリケーションを含んでもよい。１つ若しくは複数のタイプのアプリケーションは、任意の数のゲノム学アプリケーション、認識コンピュート、並びに訓練若しくは推論のソフトウェア、機械学習フレームワーク・ソフトウェア（たとえば、ＰｙＴｏｒｃｈ、ＴｅｎｓｏｒＦｌｏｗ、Ｃａｆｆｅなど）を含む機械学習アプリケーション、又は１つ若しくは複数の実施例と併せて使用される他の機械学習アプリケーションを含んでもよいが、これらに限定されない。

少なくとも一実施例では、構成マネージャ１６３４、リソース・マネージャ１６３６、及びリソース・オーケストレータ１６１２のうちのいずれかは、任意の技術的に実行可能なやり方で取得された任意の量及びタイプのデータに基づき、任意の数及びタイプの自己修正措置を実施してもよい。少なくとも一実施例では、自己修正措置は、データ・センタ１６００のデータ・センタ演算子が、不良の恐れのある構成を決定しないようにし、十分に利用されていない且つ／又は性能の低いデータ・センタの部分をなくせるようにしてもよい。

少なくとも一実施例では、データ・センタ１６００は、１つ若しくは複数の機械学習モデルを訓練し、又は本明細書に記載の１つ若しくは複数の実施例による１つ若しくは複数の機械学習モデルを使用して情報を予測若しくは推論するためのツール、サービス、ソフトウェア、又は他のリソースを含んでもよい。たとえば、少なくとも一実施例では、機械学習モデルは、データ・センタ１６００に関して上述したソフトウェア及びコンピューティング・リソースを使用して、ニューラル・ネットワーク・アーキテクチャに従って重みパラメータを計算することによって、訓練されてもよい。少なくとも一実施例では、１つ又は複数のニューラル・ネットワークに対応する訓練済み機械学習モデルは、本明細書に記載の１つ又は複数の技法によって計算された重みパラメータを使用することにより、データ・センタ１６００に関して上述したリソースを使用して、情報を推論又は予測するために使用されてもよい。

少なくとも一実施例では、データ・センタは、上述したリソースを使用して訓練及び／又は推論を実行するために、ＣＰＵ、特定用途向け集積回路（ＡＳＩＣ）、ＧＰＵ、ＦＰＧＡ、又は他のハードウェアを使用してもよい。さらに、上述した１つ又は複数のソフトウェア及び／又はハードウェアのリソースは、画像認識、音声認識、又は他の人工知能サービスなどの情報の訓練又は推論の実行を、ユーザが行えるようにするためのサービスとして構成されてもよい。

推論及び／又は訓練論理１４１５を使用して、１つ若しくは複数の実施例に関連する推論及び／又は訓練の動作が実行される。推論及び／又は訓練論理１４１５に関する詳細事項は、図１４Ａ及び／又は図１４Ｂと併せて本明細書に提供される。少なくとも一実施例では、推論及び／又は訓練論理１４１５は、本明細書に記載のニューラル・ネットワークの訓練動作、ニューラル・ネットワークの機能及び／若しくはアーキテクチャ、又はニューラル・ネットワークのユース・ケースを使用して計算された重みパラメータに少なくとも部分的に基づき、推論又は予測の動作のために図１６のシステムにおいて使用されてもよい。

少なくとも一実施例は、上述した技法を使用して構築されてもよい。たとえば、生成ネットワーク又は評価ネットワークは、図１４～図１６に説明する通りに構築されてもよい。

自律車両
図１７Ａは、少なくとも一実施例による自律車両１７００の例を示す。少なくとも一実施例では、自律車両１７００（或いは、本明細書において「車両１７００」と呼ばれる）は、限定することなく、車、トラック、バス、及び／又は１人若しくは複数の乗員を収容する別のタイプの車両などの乗用車とすることができる。少なくとも一実施例では、車両１７００は、貨物運搬用のセミ・トラクタのトレーラ・トラックであってもよい。少なくとも一実施例では、車両１７００は、航空機、ロボット車両、又は他の種類の車両であってもよい。

自律車両は、米国運輸省の一部門である全米高速道路交通安全局（「ＮＨＴＳＡ」：ＮａｔｉｏｎａｌＨｉｇｈｗａｙＴｒａｆｆｉｃＳａｆｅｔｙＡｄｍｉｎｉｓｔｒａｔｉｏｎ）、及び自動車技術者協会（「ＳＡＥ」：ＳｏｃｉｅｔｙｏｆＡｕｔｏｍｏｔｉｖｅＥｎｇｉｎｅｅｒｓ）の「自動車用運転自動化システムのレベル分類及び定義（ＴａｘｏｎｏｍｙａｎｄＤｅｆｉｎｉｔｉｏｎｓｆｏｒＴｅｒｍｓＲｅｌａｔｅｄｔｏＤｒｉｖｉｎｇＡｕｔｏｍａｔｉｏｎＳｙｓｔｅｍｓｆｏｒＯｎ－ＲｏａｄＭｏｔｏｒＶｅｈｉｃｌｅｓ）」（たとえば、２０１８年６月１５日発行の規格Ｎｏ．Ｊ３０１６－２０１８０６、２０１６年９月３０日発行の規格Ｎｏ．Ｊ３０１６－２０１６０９、及びこの規格の旧版及び新版）により定義される自動化レベルという観点から説明されてもよい。１つ又は複数の実施例では、車両１７００は、自律運転レベルのレベル１～レベル５のうちの１つ又は複数による機能性に対応可能であってもよい。たとえば、少なくとも一実施例では、車両１７００は、実施例に応じて、条件付き自動化（レベル３）、高度自動化（レベル４）、及び／又は完全自動化（レベル５）に対応可能であってもよい。

少なくとも一実施例では、車両１７００は、限定することなく、シャシ、車両本体、ホイール（２本、４本、６本、８本、１８本など）、タイヤ、車軸、及び車両の他の構成要素などの構成要素を含んでもよい。少なくとも一実施例では、車両１７００は、限定することなく、内燃機関、ハイブリッド電力プラント、完全電気エンジン、及び／又は別のタイプの推進システムなどの推進システム１７５０を含んでもよい。少なくとも一実施例では、推進システム１７５０は、車両１７００のドライブ・トレインに連結されてもよく、ドライブ・トレインは、限定することなく、車両１７００の推進を可能にするためのトランスミッションを含んでもよい。少なくとも一実施例では、推進システム１７５０は、スロットル／アクセル１７５２からの信号を受信したことに応答して、制御されてもよい。

少なくとも一実施例では、限定することなくハンドルを含んでもよい操縦システム１７５４は、推進システム１７５０が動作しているときに（たとえば、車両が動いているときに）車両１７００を（たとえば所望の経路又はルートに沿って）操縦するために使用される。少なくとも一実施例では、操縦システム１７５４は、操縦アクチュエータ１７５６から信号を受信してもよい。ハンドルは、完全自動化（レベル５）の機能性に関しては任意選択であってもよい。少なくとも一実施例では、ブレーキ・アクチュエータ１７４８及び／又はブレーキ・センサからの信号を受信したことに応答して車両ブレーキを動作させるために、ブレーキ・センサ・システム１７４６が使用されてもよい。

少なくとも一実施例では、１つ又は複数のシステム・オン・チップ（「ＳｏＣ」：ｓｙｓｔｅｍｏｎｃｈｉｐ）（図１７Ａには示さず）及び／若しくはグラフィックス・プロセッシング・ユニット（「ＧＰＵ」）を限定することなく含んでもよいコントローラ１７３６は、車両１７００の１つ又は複数の構成要素及び／若しくはシステムに（たとえば、コマンドを表す）信号を提供する。たとえば、少なくとも一実施例では、コントローラ１７３６は、ブレーキ・アクチュエータ１７４８を介して車両ブレーキを動作させるための信号、操縦アクチュエータ１７５６を介して操縦システム１７５４を動作させるための信号、スロットル／アクセル１７５２を介して推進システム１７５０を動作させるための信号を送信してもよい。コントローラ１７３６は、自律運転を可能にし、且つ／又は運転車両１７００において人間のドライバを支援するために、センサ信号を処理し、動作コマンド（たとえばコマンドを表す信号）を出力する１つ又は複数の搭載（たとえば一体型の）コンピューティング・デバイス（たとえば、スーパーコンピュータ）を含んでもよい。少なくとも一実施例では、コントローラ１７３６は、自律運転機能のための第１のコントローラ１７３６、機能的安全機能のための第２のコントローラ１７３６、人工知能機能（たとえば、コンピュータ・ビジョン）のための第３のコントローラ１７３６、インフォテイメント機能のための第４のコントローラ１７３６、緊急事態における冗長性のための第５のコントローラ１７３６、及び／又は他のコントローラを含んでもよい。少なくとも一実施例では、単一のコントローラ１７３６が、上記機能性のうちの２つ以上に対処してもよく、２つ以上のコントローラ１７３６が、単一の機能性に対処してもよく、且つ／又はこれらの何らかの組合せであってもよい。

少なくとも一実施例では、コントローラ１７３６は、１つ又は複数のセンサから受信したセンサ・データ（たとえば、センサ入力）に応答して、車両１７００の１つ又は複数の構成要素及び／若しくはシステムを制御するための信号を提供する。少なくとも一実施例では、センサ・データは、たとえば限定することなく、全地球的航法衛星システム（「ＧＮＳＳ」：ｇｌｏｂａｌｎａｖｉｇａｔｉｏｎｓａｔｅｌｌｉｔｅｓｙｓｔｅｍ）センサ１７５８（たとえば、全地球測位システム・センサ）、ＲＡＤＡＲセンサ１７６０、超音波センサ１７６２、ＬＩＤＡＲセンサ１７６４、慣性計測装置（「ＩＭＵ」：ｉｎｅｒｔｉａｌｍｅａｓｕｒｅｍｅｎｔｕｎｉｔ）センサ１７６６（たとえば、加速度計、ジャイロスコープ、磁気コンパス、磁力計など）、マイクロフォン１７９６、ステレオ・カメラ１７６８、広角カメラ１７７０（たとえば、魚眼カメラ）、赤外線カメラ１７７２、周囲カメラ１７７４（たとえば、３６０度カメラ）、長距離カメラ（図１７Ａには示さず）、中距離カメラ（図１７Ａには示さず）、（たとえば、車両１７００のスピードを計測するための）スピード・センサ１７４４、振動センサ１７４２、操縦センサ１７４０、（たとえば、ブレーキ・センサ・システム１７４６の一部分としての）ブレーキ・センサ、及び／又は他のタイプのセンサから、受信されてもよい。

少なくとも一実施例では、コントローラ１７３６のうちの１つ又は複数は、車両１７００の計器クラスタ１７３２からの（たとえば入力データによって表される）入力を受信し、ヒューマン・マシン・インターフェース（「ＨＭＩ」：ｈｕｍａｎ－ｍａｃｈｉｎｅｉｎｔｅｒｆａｃｅ）ディスプレイ１７３４、可聴アナンシエータ、拡声器を介して、且つ／又は車両１７００の他の構成要素を介して、（たとえば、出力データ、ディスプレイ・データなどによって表される）出力を提供してもよい。少なくとも一実施例では、出力は、車両速度、スピード、時間、地図データ（たとえば、ハイ・デフィニション・マップ（図１７Ａには示さず）、ロケーション・データ（たとえば、地図上などの車両１７００のロケーション）、方向、他車両のロケーション（たとえば、占有グリッド）、コントローラ１７３６が感知した物体及び物体の状態についての情報などの情報を含んでもよい。たとえば、少なくとも一実施例では、ＨＭＩディスプレイ１７３４は、１つ若しくは複数の物体（たとえば、道路標識、警告標識、信号の変化など）の存在についての情報、及び／又は車両が行った、行っている、又はこれから行う運転操作についての情報（たとえば、現在車線変更中、３．２２ｋｍ（２マイル）先の出口３４Ｂを出る、など）を表示してもよい。

少なくとも一実施例では、車両１７００はさらにネットワーク・インターフェース１７２４を含み、このネットワーク・インターフェースは、１つ又は複数のネットワークを介して通信するためのワイヤレス・アンテナ１７２６及び／又はモデムを使用してもよい。たとえば、少なくとも一実施例では、ネットワーク・インターフェース１７２４は、ロング・ターム・エボリューション（「ＬＴＥ」：Ｌｏｎｇ－ＴｅｒｍＥｖｏｌｕｔｉｏｎ）、広帯域符号分割多元接続（「ＷＣＤＭＡ（登録商標）」：ＷｉｄｅｂａｎｄＣｏｄｅＤｉｖｉｓｉｏｎＭｕｌｔｉｐｌｅＡｃｃｅｓｓ）、ユニバーサル・モバイル・テレコミュニケーション・システム（「ＵＭＴＳ」：ＵｎｉｖｅｒｓａｌＭｏｂｉｌｅＴｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓＳｙｓｔｅｍ）、グローバル・システム・フォー・モバイル・コミュニケーションズ（「ＧＳＭ」：ＧｌｏｂａｌＳｙｓｔｅｍｆｏｒＭｏｂｉｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ）、ＩＭＴ－ＣＤＭＡマルチ・キャリア（「ＣＤＭＡ２０００」）などを介して通信可能であってもよい。また、少なくとも一実施例では、ワイヤレス・アンテナ１７２６は、Ｂｌｕｅｔｏｏｔｈ、ＢｌｕｅｔｏｏｔｈＬｏｗＥｎｅｒｇｙ（「ＬＥ」：ＬｏｗＥｎｅｒｇｙ）、Ｚ－Ｗａｖｅ、ＺｉｇＢｅｅなどのローカル・エリア・ネットワーク、及び／又はＬｏＲａＷＡＮ、ＳｉｇＦｏｘなどの低電力広域ネットワーク（「ＬＰＷＡＮ」：ｌｏｗｐｏｗｅｒｗｉｄｅ－ａｒｅａｎｅｔｗｏｒｋ）を使用して、環境内の物体同士間（たとえば車両、モバイル・デバイスなど）での通信を可能にしてもよい。

１つ若しくは複数の実施例に関連する推論及び／又は訓練の動作を実行するために、推論及び／又は訓練論理１４１５が使用される。推論及び／又は訓練論理１４１５に関する詳細事項は、図１４Ａ及び／又は図１４Ｂと併せて本明細書に提供される。少なくとも一実施例では、推論及び／又は訓練論理１４１５は、本明細書に記載のニューラル・ネットワークの訓練動作、ニューラル・ネットワークの機能及び／若しくはアーキテクチャ、又はニューラル・ネットワークのユース・ケースを使用して計算された重みパラメータに少なくとも部分的に基づき、推論又は予測の動作のために図１７Ａのシステムにおいて使用されてもよい。

少なくとも一実施例は、上述した技法を使用して構築されてもよい。少なくとも一実施例では、ロボットは自律車両であってもよく、評価及び生成のネットワークは、自律車両のコンピュータ・システムを使用して実施されてもよい。

図１７Ｂは、少なくとも一実施例による図１７Ａの自律車両１７００についてカメラのロケーション及び視野の例を示す。少なくとも一実施例では、カメラ及びそれぞれの視野は、一例の実施例であり、限定するものではない。たとえば、少なくとも一実施例では、追加及び／又は代替のカメラが含まれてもよく、且つ／又はカメラが車両１７００の異なるロケーションに位置付けられてもよい。

少なくとも一実施例では、カメラのカメラ・タイプは、車両１７００の構成要素及び／又はシステムとともに使用できるように適合されていてもよいデジタル・カメラを含んでもよいが、これに限定されない。カメラは、自動車安全性要求レベル（「ＡＳＩＬ」：ａｕｔｏｍｏｔｉｖｅｓａｆｅｔｙｉｎｔｅｇｒｉｔｙｌｅｖｅｌ）Ｂ及び／又は別のＡＳＩＬにおいて動作してもよい。少なくとも一実施例では、カメラ・タイプは、実施例に応じて、毎秒６０フレーム（ｆｐｓ：ｆｒａｍｅｓｐｅｒｓｅｃｏｎｄ）、１２２０ｆｐｓ、２４０ｆｐｓなど、任意の画像捕捉率に対応可能であってもよい。少なくとも一実施例では、カメラは、ロール・シャッタ、グローバル・シャッタ、別のタイプのシャッタ、又はこれらの組合せを使用することが可能であってもよい。少なくとも一実施例では、カラー・フィルタ・アレイは、赤色、クリア、クリア、クリア（「ＲＣＣＣ」：ｒｅｄｃｌｅａｒｃｌｅａｒｃｌｅａｒ）のカラー・フィルタ・アレイ、赤色、クリア、クリア、青色（「ＲＣＣＢ：ｒｅｄｃｌｅａｒｃｌｅａｒｂｌｕｅ」）のカラー・フィルタ・アレイ、赤色、青色、緑色、クリア（「ＲＢＧＣ」：ｒｅｄｂｌｕｅｇｒｅｅｎｃｌｅａｒ）のカラー・フィルタ・アレイ、ＦｏｖｅｏｎＸ３のカラー・フィルタ・アレイ、ベイヤー・センサ（ＲＧＧＢ）のカラー・フィルタ・アレイ、モノクロ・センサのカラー・フィルタ・アレイ、及び／又は別のタイプのカラー・フィルタ・アレイを含んでもよい。少なくとも一実施例では、光感度を上げるために、ＲＣＣＣ、ＲＣＣＢ、及び／又はＲＢＧＣのカラー・フィルタ・アレイを有するカメラなど、クリア・ピクセル・カメラが使用されてもよい。

少なくとも一実施例では、カメラのうちの１つ又は複数を使用して、先進ドライバ支援システム（「ＡＤＡＳ」：ａｄｖａｎｃｅｄｄｒｉｖｅｒａｓｓｉｓｔａｎｃｅｓｙｓｔｅｍｓ）機能が（たとえば、冗長設計又はフェイル・セーフ設計の一部として）実行されてもよい。たとえば、少なくとも一実施例では、多機能モノ・カメラが設置されて、車線逸脱警告、交通標識支援、及びインテリジェント・ヘッドライト制御を含む機能が提供されてもよい。少なくとも一実施例では、カメラのうちの１つ又は複数（たとえばすべてのカメラ）は、画像データ（たとえばビデオ）の記録と提供を同時に行ってもよい。

少なくとも一実施例では、カメラのうちの１つ又は複数は、カメラの画像データ捕捉性能を妨げる恐れのある迷光及び車内部からの反射（たとえば、ダッシュボードからフロントガラスに反射される反射）をなくすために、カスタム設計の（３次元（「３Ｄ」：ｔｈｒｅｅ－ｄｉｍｅｎｓｉｏｎａｌ）印刷された）アセンブリなどの取付けアセンブリに取り付けられてもよい。ドアミラー取付けアセンブリを参照すると、少なくとも一実施例では、ドアミラー・アセンブリは、カメラ取付けプレートがドアミラーの形の合うように、カスタムで３Ｄ印刷されてもよい。少なくとも一実施例では、カメラは、ドアミラーと一体であってもよい。サイド・ビュー・カメラについて、少なくとも一実施例では、カメラはこの場合もキャビンの各角にある４本のピラーに一体化されてもよい。

少なくとも一実施例では、車両１７００前方の環境の一部分を含む視野を有するカメラ（たとえば正面カメラ）は周囲のビューに対して使用されて、正面の経路及び障害物を識別しやすくするとともに、コントローラ１７３６及び／又は制御ＳｏＣのうちの１つ又は複数とともに使用されて、占有グリッドの生成及び／又は好ましい車両経路の判定に不可欠な情報の提供を補助してもよい。少なくとも一実施例では、正面カメラを使用して、緊急ブレーキ、歩行者検出、及び衝突回避を限定することなく含む、ＬＩＤＡＲと同じＡＤＡＳ機能のうちの多くが実行されてもよい。少なくとも一実施例では、正面カメラはまた、車線逸脱警告（「ＬＤＷ」：ＬａｎｅＤｅｐａｒｔｕｒｅＷａｒｎｉｎｇｓ）、自律クルーズ・コントロール（「ＡＣＣ」：ＡｕｔｏｎｏｍｏｕｓＣｒｕｉｓｅＣｏｎｔｒｏｌ）、及び／又は交通標識認識などの他の機能を限定することなく含むＡＤＡＳの機能及びシステムのために使用されてもよい。

少なくとも一実施例では、たとえばＣＭＯＳ：ｃｏｍｐｌｅｍｅｎｔａｒｙｍｅｔａｌｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒ（「相補型金属酸化膜半導体」）カラー撮像装置を含む単眼カメラのプラットフォームを含む様々なカメラが、正面構成で使用されてもよい。少なくとも一実施例では、周囲からビューに入ってくる物体（たとえば歩行者、クロス・トラフィック、又は自転車）を感知するために、広角カメラ１７７０が使用されてもよい。図１７Ｂには１つの広角カメラ１７７０しか示していないが、他の実施例では、車両１７００には（ゼロを含む）任意の数の広角カメラが存在してもよい。少なくとも一実施例では、特にニューラル・ネットワークがそれに対してまだ訓練されていない物体について、深度ベースの物体検出のために、任意の数の長距離カメラ１７９８（たとえば、長距離ビューのステレオ・カメラの対）が使用されてもよい。少なくとも一実施例では、長距離カメラ１７９８はまた、物体検出及び分類、並びに基本的な物体追跡に使用されてもよい。

少なくとも一実施例では、任意の数のステレオ・カメラ１７６８は、正面構成にも含まれてよい。少なくとも一実施例では、１つ又は複数のステレオ・カメラ１７６８は、拡張可能な処理ユニットを備えた一体型制御ユニットを含んでもよく、この制御ユニットは、一体型のコントローラ・エリア・ネットワーク（「ＣＡＮ」：ＣｏｎｔｒｏｌｌｅｒＡｒｅａＮｅｔｗｏｒｋ）又はイーサネット（登録商標）・インターフェースを単一チップ上に有するプログラム可能論理（「ＦＰＧＡ」）及びマルチ・コア・マイクロプロセッサを提供してもよい。少なくとも一実施例では、こうしたユニットは、画像内のすべての点に対する距離推定を含め、車両１７００の環境の３Ｄマップを生成するのに使用されてもよい。少なくとも一実施例では、ステレオ・カメラ１７６８のうちの１つ又は複数は、限定することなくコンパクト・ステレオ・ビジョン・センサを含んでもよく、このセンサは、車両１７００からターゲット物体までの距離を測定し、生成された情報（たとえば、メタデータ）を使用して自律緊急ブレーキ及び車線逸脱警告の機能をアクティブ化することができる２つのカメラ・レンズ（左右に１つずつ）及び画像処理チップを、限定することなく含んでもよい。少なくとも一実施例では、本明細書に記載のものに加えて、又はその代わりに、他のタイプのステレオ・カメラ１７６８が使用されてもよい。

少なくとも一実施例では、車両１７００の側方の環境の一部分を含む視野を有するカメラ（たとえば、サイド・ビュー・カメラ）が、周囲のビューのために使用されて、占有グリッドの作製及び更新、並びに側面衝突警告の生成のために使用される情報を提供してもよい。たとえば、少なくとも一実施例では、周囲カメラ１７７４（たとえば図１７Ｂに示すように４つの周囲カメラ１７７４）を、車両１７００に配置することができる。周囲カメラ１７７４は、限定することなく、任意の数及び組合せの広角カメラ１７７０、魚眼カメラ、及び／又は３６０度カメラなどを含んでもよい。たとえば、少なくとも一実施例では、４つの魚眼カメラが、車両１７００の前方、後方、及び側方に配置されてもよい。少なくとも一実施例では、車両１７００は、３つの周囲カメラ１７７４（たとえば、左、右、及び後方）を使用してもよく、第４の周囲カメラとして、１つ又は複数の他のカメラ（たとえば正面カメラ）を活用してもよい。

少なくとも一実施例では、車両１７００後方の環境の一部分を含む視野を有するカメラ（たとえば、リア・ビュー・カメラ）が、駐車支援、周囲のビュー、後方衝突警告のために使用されて、占有グリッドの作製及び更新がなされてもよい。少なくとも一実施例では、本明細書に記載の正面カメラとしても好適なカメラ（たとえば、長距離カメラ１７９８、及び／又は中距離カメラ１７７６、ステレオ・カメラ１７６８）、赤外線カメラ１７７２など）を含むが、これらに限定されない多種多様なカメラが使用されてもよい。

１つ若しくは複数の実施例に関連する推論及び／又は訓練の動作を実行するために、推論及び／又は訓練論理１４１５が使用される。推論及び／又は訓練論理１４１５に関する詳細事項は、図１４Ａ及び／又は図１４Ｂと併せて本明細書に提供される。少なくとも一実施例では、推論及び／又は訓練論理１４１５は、本明細書に記載のニューラル・ネットワークの訓練動作、ニューラル・ネットワークの機能及び／若しくはアーキテクチャ、又はニューラル・ネットワークのユース・ケースを使用して計算された重みパラメータに少なくとも部分的に基づき、推論又は予測の動作のために図１７Ｂのシステムにおいて使用されてもよい。

少なくとも一実施例は、上述した技法を使用して構築されてもよい。少なくとも一実施例では、ロボットは自律車両であってもよく、評価及び生成のネットワークは、自律車両のコンピュータ・システムを使用して実施されてもよい。少なくとも一実施例では、把持されることになる物体の点群を捕捉するために使用される深度カメラは、自律車両のカメラ、ソナー、レーダ、又はライダーである。

図１７Ｃは、少なくとも一実施例による図１７Ａの自律車両１７００の例示的システム・アーキテクチャを示すブロック図である。少なくとも一実施例では、図１７Ｃの車両１７００の構成要素、特徴、及びシステムのそれぞれは、バス１７０２を介して接続されるものとして示される。少なくとも一実施例では、バス１７０２は、限定することなく、ＣＡＮデータ・インターフェース（或いは、本明細書において（ＣＡＮバス）と呼ばれる）を含んでもよい。少なくとも一実施例では、ＣＡＮは、ブレーキの作動、加速、ブレーキ制御、操縦、フロントガラス・ワイパなど、車両１７００の様々な特徴及び機能の制御を補助するために使用される車両１７００内部のネットワークであってもよい。少なくとも一実施例では、バス１７０２は、それぞれが独自の一意の識別子（たとえばＣＡＮＩＤ）をもつ数十又はさらには数百のノードを有するように構成されてもよい。少なくとも一実施例では、バス１７０２は、ハンドル角度、対地スピード、エンジンの毎分回転数（「ＲＰＭ」：ｒｅｖｏｌｕｔｉｏｎｓｐｅｒｍｉｎｕｔｅ）、ボタン位置、及び／又は他の車両状態インジケータを見いだすように読み取られてもよい。少なくとも一実施例では、バス１７０２は、ＡＳＩＬのＢに準拠したＣＡＮバスであってもよい。

少なくとも一実施例では、ＣＡＮに加えて、又はその代わりに、ＦｌｅｘＲａｙ及び／又はＥｔｈｅｒｎｅｔ（登録商標）が使用されてもよい。少なくとも一実施例では、バス１７０２を形成する任意の数のバスが存在してもよく、これには、限定することなく、ゼロ以上のＣＡＮバス、ゼロ以上のＦｌｅｘＲａｙバス、ゼロ以上のＥｔｈｅｒｎｅｔ（登録商標）バス、及び／又は他のプロトコルを使用するゼロ以上の他のタイプのバスが含まれてもよい。少なくとも一実施例では、２つ以上のバス１７０２を使用して異なる機能が実行されてもよく、且つ／又はそれらを使用して冗長性が与えられてもよい。たとえば、第１のバス１７０２が衝突回避機能のために使用され、第２のバス１７０２が作動制御のために使用されてもよい。少なくとも一実施例では、各バス１７０２は、車両１７００の構成要素のいずれかと通信してもよく、２つ以上のバス１７０２が同じ構成要素と通信してもよい。少なくとも一実施例では、任意の数のシステム・オン・チップ（「ＳｏＣ」）１７０４のそれぞれ、コントローラ１７３６のそれぞれ、及び／又は車両内の各コンピュータは、同じ入力データ（たとえば、車両１７００のセンサからの入力）にアクセス可能であってもよく、ＣＡＮバスなどの共通のバスに接続されてもよい。

少なくとも一実施例では、車両１７００は、図１７Ａに関して本明細書に記載するものなど、１つ又は複数のコントローラ１７３６を含んでもよい。コントローラ１７３６は、様々な機能に使用されてもよい。少なくとも一実施例では、コントローラ１７３６は、車両１７００の様々な他の構成要素及びシステムのうちの任意のものに結合されてもよく、車両１７００、車両１７００の人工知能、及び／又は車両１７００のインフォテイメントなどに使用されてもよい。

少なくとも一実施例では、車両１７００は、任意の数のＳｏＣ１７０４を含んでもよい。ＳｏＣ１７０４のそれぞれは、限定することなく、中央処理装置（「ＣＰＵ」）１７０６、グラフィックス・プロセッシング・ユニット（「ＧＰＵ」）１７０８、プロセッサ１７１０、キャッシュ１７１２、アクセラレータ１７１４、データ・ストア１７１６、及び／又は図示していない他の構成要素及び特徴を含んでもよい。少なくとも一実施例では、車両１７００を様々なプラットフォーム及びシステムにおいて制御するために、ＳｏＣ１７０４が使用されてもよい。たとえば、少なくとも一実施例では、ＳｏＣ１７０４は、１つ又は複数のサーバ（図１７Ｃには示さず）からネットワーク・インターフェース１７２４を介して地図のリフレッシュ及び／又は更新を得ることができるハイ・デフィニション（「ＨＤ」：ＨｉｇｈＤｅｆｉｎｉｔｉｏｎ）マップ１７２２を有するシステム（たとえば車両１７００のシステム）に組み込まれてもよい。

少なくとも一実施例では、ＣＰＵ１７０６は、ＣＰＵクラスタ、又はＣＰＵコンプレックス（或いは本明細書において「ＣＣＰＬＥＸ」と呼ばれる）を含んでもよい。少なくとも一実施例では、ＣＰＵ１７０６は、複数のコア及び／又はレベル２（「Ｌ２」）キャッシュを含んでもよい。たとえば、少なくとも一実施例では、ＣＰＵ１７０６は、コヒーレントなマルチプロセッサ構成において８つのコアを含んでもよい。少なくとも一実施例では、ＣＰＵ１７０６は、４つのデュアル・コア・クラスタを含んでもよく、ここで各クラスタは、専用のＬ２キャッシュ（たとえば、２ＭＢのＬ２キャッシュ）を有する。少なくとも一実施例では、ＣＰＵ１７０６（たとえば、ＣＣＰＬＥＸ）は、ＣＰＵ１７０６のクラスタの任意の組合せを、任意の所与の時間にアクティブ化できるようにする同時のクラスタ動作をサポートするように構成されてもよい。

少なくとも一実施例では、ＣＰＵ１７０６のうちの１つ又は複数は、電力管理機能を実施してもよく、この機能は限定することなく、以下の特徴のうちの１つ又は複数を含む：個々のハードウェア・ブロックが、アイドル時に自動的にクロック・ゲート制御されて動的電力を節約することができる；割込み待ち（「ＷＦＩ」：ＷａｉｔｆｏｒＩｎｔｅｒｒｕｐｔ）／イベント待ち（「ＷＦＥ」：ＷａｉｔｆｏｒＥｖｅｎｔ）命令の実行に起因してコアが能動的に命令を実行していないとき、各コア・クロックをゲート制御することができる；各コアを独立して電力ゲート制御することができる；すべてのコアがクロック・ゲート制御又は電力ゲート制御されるとき、各コア・クラスタを独立してクロック・ゲート制御することができる；且つ／又はすべてのコアが電力ゲート制御されるとき、各コア・クラスタを独立して電力ゲート制御することができる。少なくとも一実施例では、ＣＰＵ１７０６はさらに、電力状態を管理するための拡張アルゴリズムを実施してもよく、ここで、許容された電力状態及び予想されるウェイクアップ時間が指定され、コア、クラスタ、及びＣＣＰＬＥＸが入るべき最良の電力状態を、ハードウェア／マイクロコードが判定する。少なくとも一実施例では、処理コアは、作業がマイクロコードにオフロードされた状態で、電力状態に入る簡単なシーケンスをソフトウェアにおいてサポートしてもよい。

少なくとも一実施例では、ＧＰＵ１７０８は、統合されたＧＰＵ（或いは、本明細書において「ｉＧＰＵ」と呼ばれる）を含んでもよい。少なくとも一実施例では、ＧＰＵ１７０８は、プログラム可能であってもよく、並列なワークロードに対して効率的であってもよい。少なくとも一実施例では、ＧＰＵ１７０８は、少なくとも一実施例では、拡張テンソル命令セットを使用してもよい。一実施例では、ＧＰＵ１７０８は、１つ又は複数のストリーミング・マイクロプロセッサを含んでもよく、ここで各ストリーミング・マイクロプロセッサは、レベル１（「Ｌ１」）キャッシュ（たとえば少なくとも９６ＫＢのストレージ容量を有するＬ１キャッシュ）を含んでもよく、ストリーミング・マイクロプロセッサのうちの２つ以上は、Ｌ２キャッシュ（たとえば、５１２ＫＢのストレージ容量を有するＬ２キャッシュ）を共有してもよい。少なくとも一実施例では、ＧＰＵ１７０８は、少なくとも８つのストリーミング・マイクロプロセッサを含んでもよい。少なくとも一実施例では、ＧＰＵ１７０８は、コンピュート・アプリケーション・プログラミング・インターフェース（ＡＰＩ：ａｐｐｌｉｃａｔｉｏｎｐｒｏｇｒａｍｍｉｎｇｉｎｔｅｒｆａｃｅ）を使用してもよい。少なくとも一実施例では、ＧＰＵ１７０８は、１つ又は複数の並列なコンピューティング・プラットフォーム、及び／又はプログラミング・モジュール（たとえば、ＮＶＩＤＩＡのＣＵＤＡモデル）を使用してもよい。

少なくとも一実施例では、ＧＰＵ１７０８のうちの１つ又は複数は、自動車用及び組み込まれたユース・ケースにおいて最良の性能になるように電力最適化されてもよい。たとえば、一実施例では、ＧＰＵ１７０８は、フィン電界効果トランジスタ（「ＦｉｎＦＥＴ」：Ｆｉｎｆｉｅｌｄ－ｅｆｆｅｃｔｔｒａｎｓｉｓｔｏｒ）上で作製することができる。少なくとも一実施例では、各ストリーミング・マイクロプロセッサは、複数のブロックに区分けされた多数の混合精度の処理コアを組み込んでもよい。たとえば、限定することなく６４個のＰＦ３２コアと、３２個のＰＦ６４コアを、４つの処理ブロックに区分けすることができる。少なくとも一実施例では、各処理ブロックに、１６個のＦＰ３２コア、８個のＦＰ６４コア、１６個のＩＮＴ３２コア、深層学習の行列演算用の２つの混合精度のＮＶＩＤＩＡＴＥＮＳＯＲコア、レベルゼロ（「Ｌ０」）命令キャッシュ、ワープ・スケジューラ、ディスパッチ・ユニット、及び／又は６４ＫＢのレジスタ・ファイルを配分することができる。少なくとも一実施例では、ストリーミング・マイクロプロセッサは、整数と浮動小数点の独立した並列のデータ経路を含み、コンピュータ処理とアドレッシング計算を混用することによってワークロードの効率的な実行を実現する。少なくとも一実施例では、ストリーミング・マイクロプロセッサは、独立したスレッド・スケジューリング機能を含み、並列スレッド間でよりきめ細かい同期及び連携を可能にしてもよい。少なくとも一実施例では、ストリーミング・マイクロプロセッサは、性能を向上させると同時にプログラミングを簡単にするために、Ｌ１データ・キャッシュと共有メモリ・ユニットの組合せを含んでもよい。

少なくとも一実施例では、ＧＰＵ１７０８のうちの１つ又は複数は、高帯域幅メモリ（「ＨＢＭ」：ｈｉｇｈｂａｎｄｗｉｄｔｈｍｅｍｏｒｙ）及び／又は１６ＧＢのＨＢＭ２メモリ・サブシステムを含み、いくつかの例では、約９００ＧＢ／秒のピーク・メモリ帯域幅を提供してもよい。少なくとも一実施例では、ＨＢＭメモリに加えて、又はその代わりに、グラフィックス・ダブル・データ・レート・タイプの５つの同期ランダム・アクセス・メモリ（「ＧＤＤＲ５」：ｇｒａｐｈｉｃｓｄｏｕｂｌｅｄａｔａｒａｔｅｔｙｐｅｆｉｖｅ）などの同期グラフィックス・ランダム・アクセス・メモリ（「ＳＧＲＡＭ」：ｓｙｎｃｈｒｏｎｏｕｓｇｒａｐｈｉｃｓｒａｎｄｏｍ－ａｃｃｅｓｓｍｅｍｏｒｙ）が使用されてもよい。

少なくとも一実施例では、ＧＰＵ１７０８は、統合メモリ技術を含んでもよい。少なくとも一実施例では、アドレス・トランスレーション・サービス（「ＡＴＳ」：ａｄｄｒｅｓｓｔｒａｎｓｌａｔｉｏｎｓｅｒｖｉｃｅｓ）サポートを使用して、ＧＰＵ１７０８が、ＣＰＵ１７０６のページ・テーブルに直接アクセスできるようにしてもよい。少なくとも一実施例では、ＧＰＵ１７０８メモリ管理ユニット（「ＭＭＵ」：ｍｅｍｏｒｙｍａｎａｇｅｍｅｎｔｕｎｉｔ）がミスに遭遇したときには、アドレス・トランスレーション要求が、ＣＰＵ１７０６に送信されてもよい。少なくとも一実施例では、それに応答して、ＣＰＵ１７０６は、自らのページ・テーブルで、仮想から物理へのアドレスのマッピングを探し、トランスレーションをＧＰＵ１７０８に送り返してもよい。少なくとも一実施例では、統合メモリ技術は、ＣＰＵ１７０６とＧＰＵ１７０８の両方のメモリに対して単一の統合された仮想アドレス空間を与えることを可能にし、それにより、ＧＰＵ１７０８のプログラミング、及びＧＰＵ１７０８へのアプリケーションの移植を簡単にする。

少なくとも一実施例では、ＧＰＵ１７０８は、他のプロセッサのメモリへのＧＰＵ１７０８のアクセス頻度を記録することができる任意の数のアクセス・カウンタを含んでもよい。少なくとも一実施例では、アクセス・カウンタは、最も頻繁にページにアクセスしているプロセッサの物理メモリに、メモリ・ページが確実に移動されるのを補助し、それにより、プロセッサ間で共有されるメモリ範囲の効率を向上させてもよい。

少なくとも一実施例では、ＳｏＣ１７０４のうちの１つ又は複数は、本明細書に記載のものを含む任意の数のキャッシュ１７１２を含んでもよい。たとえば、少なくとも一実施例では、キャッシュ１７１２は、ＣＰＵ１７０６もＧＰＵ１７０８も利用可能な（たとえば、ＣＰＵ１７０６とＧＰＵ１７０８の両方に接続された）レベル３（「Ｌ３」）キャッシュを含むことができる。少なくとも一実施例では、キャッシュ１７１２は、キャッシュ・コヒーレンス・プロトコルなど（たとえば、ＭＥＩ、ＭＥＳＩ、ＭＳＩなど）を使用することにより、線の状態を記録することができるライト・バック・キャッシュを含んでもよい。少なくとも一実施例では、Ｌ３キャッシュは、実施例に応じて４ＭＢ以上を含んでもよいが、より小さいキャッシュ・サイズが使用されてもよい。

少なくとも一実施例では、ＳｏＣ１７０４のうちの１つ又は複数は、１つ又は複数のアクセラレータ１７１４（たとえば、ハードウェア・アクセラレータ、ソフトウェアアクセラレータ、又はこれらの組合せ）を含んでもよい。少なくとも一実施例では、ＳｏＣ１７０４は、最適化されたハードウェア・アクセラレータ及び／又は大型のオン・チップ・メモリを含むことができるハードウェア加速クラスタを含んでもよい。少なくとも一実施例では、大型のオン・チップ・メモリ（たとえば、４ＭＢのＳＲＡＭ）は、ハードウェア加速クラスタが、ニューラル・ネットワーク及び他の計算を加速できるようにしてもよい。少なくとも一実施例では、ハードウェア加速クラスタを使用して、ＧＰＵ１７０８を補完し、ＧＰＵ１７０８のタスクのうちのいくつかをオフロードしてもよい（たとえば、他のタスクを実行できるようにＧＰＵ１７０８のサイクルをより多く解放してもよい）。少なくとも一実施例では、加速を受け入れるのに十分なほど安定している目的とするワークロード（たとえば、知覚、畳み込みニューラル・ネットワーク（「ＣＮＮ」：ｃｏｎｖｏｌｕｔｉｏｎａｌｎｅｕｒａｌｎｅｔｗｏｒｋ）、再帰ニューラル・ネットワーク（「ＲＮＮ」：ｒｅｃｕｒｒｅｎｔｎｅｕｒａｌｎｅｔｗｏｒｋ）など）のために、アクセラレータ１７１４を使用することができる。少なくとも一実施例では、ＣＮＮは、領域ベースの、すなわち領域畳み込みニューラル・ネットワーク（「ＲＣＮＮ」：ｒｅｇｉｏｎａｌｃｏｎｖｏｌｕｔｉｏｎａｌｎｅｕｒａｌｎｅｔｗｏｒｋ）、及び（たとえば、物体検出に使用される）高速ＲＣＮＮ、又は他のタイプのＣＮＮを含んでもよい。

少なくとも一実施例では、アクセラレータ１７１４（たとえば、ハードウェア加速クラスタ）は、深層学習アクセラレータ（「ＤＬＡ」：ｄｅｅｐｌｅａｒｎｉｎｇａｃｃｅｌｅｒａｔｏｒ）を含んでもよい。ＤＬＡは、限定することなく、１つ又は複数のＴｅｎｓｏｒ処理ユニット（「ＴＰＵ」：Ｔｅｎｓｏｒｐｒｏｃｅｓｓｉｎｇｕｎｉｔｓ）を含んでもよく、このユニットは、深層学習アプリケーション及び推論のために、さらに毎秒１０兆の演算を提供するように構成されてもよい。少なくとも一実施例では、ＴＰＵは、画像処理機能（たとえば、ＣＮＮ、ＲＣＮＮなど）を実行するように構成され、そのために最適化されたアクセラレータであってもよい。ＤＬＡはさらに、ニューラル・ネットワーク・タイプと浮動小数点演算の特定のセット、並びに推論のために最適化されてもよい。少なくとも一実施例では、ＤＬＡの設計により、典型的な汎用ＧＰＵよりもミリメートル当たりの性能を向上させることができ、典型的には、ＣＰＵの性能を大いに上回る。少なくとも一実施例では、ＴＰＵは、たとえば特徴と重みの両方のためのＩＮＴ８、ＩＮＴ１６、及びＦＰ１６のデータ型をサポートする単一インスタンスの畳み込み関数、並びに後処理関数を含む、いくつか関数を実行してもよい。少なくとも一実施例では、ＤＬＡは、たとえば、限定することなく、カメラ・センサからのデータを使用した物体識別及び検出のためのＣＮＮ、カメラ・センサからのデータを使用した距離推定のためのＣＮＮ、マイクロフォン１７９６からのデータを使用した緊急車両検出、及び識別、及び検出のためのＣＮＮ、カメラ・センサからのデータを使用した顔認識及び車両所有者識別ためのＣＮＮ、並びに／又はセキュリティ及び／若しくは安全に関するイベントのためのＣＮＮを含め、様々な機能のうちのいずれかのための処理済み若しくは未処理のデータに対して、迅速且つ効率的にニューラル・ネットワーク、特にＣＮＮを実行してもよい。

少なくとも一実施例では、ＤＬＡは、ＧＰＵ１７０８の任意の機能を実行してもよく、たとえば推論アクセラレータを使用することにより、設計者は、任意の機能のためにＤＬＡ又はＧＰＵ１７０８のいずれかをターゲットにしてもよい。たとえば、少なくとも一実施例では、設計者は、ＣＮＮ及び浮動小数点演算の処理をＤＬＡに集中させ、他の機能をＧＰＵ１７０８及び／又は他のアクセラレータ１７１４に任せてもよい。

少なくとも一実施例では、アクセラレータ１７１４（たとえば、ハードウェア加速クラスタ）は、プログラマブル・ビジョン・アクセラレータ（「ＰＶＡ」：ｐｒｏｇｒａｍｍａｂｌｅｖｉｓｉｏｎａｃｃｅｌｅｒａｔｏｒ）を含んでもよく、このプログラマブル・ビジョン・アクセラレータは、本明細書において代替的にコンピュータ・ビジョン・アクセラレータと呼ばれてもよい。少なくとも一実施例では、ＰＶＡは、先進ドライバ支援システム（「ＡＤＡＳ」）１７３８、自律運転、拡張現実（「ＡＲ」：ａｕｇｍｅｎｔｅｄｒｅａｌｉｔｙ）アプリケーション、及び／又は仮想現実（「ＶＲ」：ｖｉｒｔｕａｌｒｅａｌｉｔｙ）アプリケーションのために、コンピュータ・ビジョン・アルゴリズムを加速するように設計及び構成されてもよい。ＰＶＡにより、性能と融通性との均衡が保たれてもよい。たとえば、少なくとも一実施例では、各ＰＶＡは、たとえば限定することなく、任意の数の縮小命令セット・コンピュータ（「ＲＩＳＣ」：ｒｅｄｕｃｅｄｉｎｓｔｒｕｃｔｉｏｎｓｅｔｃｏｍｐｕｔｅｒ）コア、ダイレクト・メモリ・アクセス（「ＤＭＡ」：ｄｉｒｅｃｔｍｅｍｏｒｙａｃｃｅｓｓ）、及び／又は任意の数のベクトル・プロセッサを含んでもよい。

少なくとも一実施例では、ＲＩＳＣコアは、画像センサ（たとえば、本明細書に記載のカメラのうちのいずれかの画像センサ）、及び／又は画像信号プロセッサなどと相互作用してもよい。少なくとも一実施例では、ＲＩＳＣコアのそれぞれは、任意の量のメモリを含んでもよい。少なくとも一実施例では、ＲＩＳＣコアは、実施例に応じて複数のプロトコルのうちの任意のものを使用してもよい。少なくとも一実施例では、ＲＩＳＣコアは、リアルタイム・オペレーティング・システム（「ＲＴＯＳ」：ｒｅａｌ－ｔｉｍｅｏｐｅｒａｔｉｎｇｓｙｓｔｅｍ）を実行してもよい。少なくとも一実施例では、ＲＩＳＣコアは、１つ又は複数の集積回路デバイス、特定用途向け集積回路（「ＡＳＩＣ」）、及び／又はメモリ・デバイスを使用して実施されてもよい。たとえば、少なくとも一実施例では、ＲＩＳＣコアは、命令キャッシュ及び／又は密結合ＲＡＭを含むことができる。

少なくとも一実施例では、ＤＭＡは、ＰＶＡの構成要素がＣＰＵ１７０６とは無関係にシステム・メモリにアクセスできるようにしてもよい。少なくとも一実施例では、ＤＭＡは、多次元アドレッシング、及び／又はサーキュラ・アドレッシングを含むがこれらに限定されない、ＰＶＡに最適化を提供するために使用される任意の数の特徴をサポートしてもよい。少なくとも一実施例では、ＤＭＡは、６つ以上のアドレッシング次元までをサポートしてもよく、これには、限定することなく、ブロック幅、ブロック高さ、ブロック深度、水平ブロック・ステッピング、垂直ブロック・ステッピング、及び／又は深度ステッピングが含まれてもよい。

少なくとも一実施例では、ベクトル・プロセッサは、コンピュータ・ビジョン・アルゴリズムのためのプログラミングを効率的でフレキシブルに実行するように設計されてもよいプログラム可能なプロセッサとすることができ、信号処理機能を提供する。少なくとも一実施例では、ＰＶＡは、ＰＶＡコアと、２つのベクトル処理サブシステム・パーティションを含んでもよい。少なくとも一実施例では、ＰＶＡコアは、プロセッサ・サブシステム、ＤＭＡエンジン（たとえば２つのＤＭＡエンジン）、及び／又は他の周辺装置を含んでもよい。少なくとも一実施例では、ベクトル処理サブシステムは、ＰＶＡの一次処理エンジンとして動作してもよく、ベクトル処理ユニット（「ＶＰＵ」：ｖｅｃｔｏｒｐｒｏｃｅｓｓｉｎｇｕｎｉｔ）、命令キャッシュ、及び／又はベクトル・メモリ（たとえば、「ＶＭＥＭ」）を含んでもよい。少なくとも一実施例では、ＶＰＵは、たとえば単一命令複数データ（「ＳＩＭＤ」：ｓｉｎｇｌｅｉｎｓｔｒｕｃｔｉｏｎ，ｍｕｌｔｉｐｌｅｄａｔａ）、超長命令語（「ＶＬＩＷ」：ｖｅｒｙｌｏｎｇｉｎｓｔｒｕｃｔｉｏｎｗｏｒｄ）のデジタル信号プロセッサなどのデジタル信号プロセッサを含んでもよい。少なくとも一実施例では、ＳＩＭＤとＶＬＩＷの組合せによって、スループット及びスピードが改善されてもよい。

少なくとも一実施例では、ベクトル・プロセッサのそれぞれは、命令キャッシュを含んでもよく、専用のメモリに結合されてもよい。その結果、少なくとも一実施例では、ベクトル・プロセッサのそれぞれは、他のベクトル・プロセッサとは無関係に実行されるように構成されてもよい。少なくとも一実施例では、特定のＰＶＡに含まれるベクトル・プロセッサは、データ並列処理を用いるように構成されてもよい。たとえば、少なくとも一実施例では、単一のＰＶＡに含まれる複数のベクトル・プロセッサは、同じコンピュータ・ビジョン・アルゴリズムを画像の異なる領域上で実行してもよい。少なくとも一実施例では、特定のＰＶＡに含まれるベクトル・プロセッサは、異なるコンピュータ・ビジョン・アルゴリズムを同じ画像上で同時に実行してもよく、又はさらには、異なるアルゴリズムを連続した画像上で、若しくは画像の部分上で実行してもよい。少なくとも一実施例では、とりわけ、任意の数のＰＶＡがハードウェア加速クラスタに含まれてもよく、任意の数のベクトル・プロセッサがＰＶＡのそれぞれに含まれてもよい。少なくとも一実施例では、ＰＶＡは、システムの全体的な安全性を強化するために、追加のエラー訂正コード（「ＥＣＣ」：ＥｒｒｏｒＣｏｒｒｅｃｔｉｏｎＣｏｄｅ）メモリを含んでもよい。

少なくとも一実施例では、アクセラレータ１７１４は（たとえば、ハードウェア加速クラスタ）、オン・チップのコンピュータ・ビジョン・ネットワーク、及びスタティック・ランダム・アクセス・メモリ（「ＳＲＡＭ」）を含み、アクセラレータ１７１４のための高帯域幅、低レイテンシのＳＲＡＭを提供してもよい。少なくとも一実施例では、オン・チップ・メモリは、たとえば限定することなく、８つのフィールド設定可能なメモリ・ブロックから成る少なくとも４ＭＢのＳＲＡＭを含んでもよく、これは、ＰＶＡからもＤＬＡからもアクセス可能であってもよい。少なくとも一実施例では、メモリ・ブロックの各対は、アドバンスト・ペリフェラル・バス（「ＡＰＢ」：ａｄｖａｎｃｅｄｐｅｒｉｐｈｅｒａｌｂｕｓ）インターフェース、構成回路、コントローラ、及びマルチプレクサを含んでもよい。少なくとも一実施例では、任意のタイプのメモリが使用されてもよい。少なくとも一実施例では、ＰＶＡ及びＤＬＡは、メモリへの高速アクセスをＰＶＡ及びＤＬＡに提供するバックボーンを介して、メモリにアクセスしてもよい。少なくとも一実施例では、バックボーンは、ＰＶＡ及びＤＬＡを（たとえばＡＰＢを使用して）メモリに相互接続するオン・チップのコンピュータ・ビジョン・ネットワークを含んでもよい。

少なくとも一実施例では、オン・チップのコンピュータ・ビジョン・ネットワークは、何らかの制御信号／アドレス／データを送信する前に、ＰＶＡとＤＬＡの両方が準備信号及び有効信号を提供することを判定するインターフェースを含んでもよい。少なくとも一実施例では、インターフェースは、制御信号／アドレス／データを送信するための別々の位相及び別々のチャネル、並びに継続的なデータ転送のためのバースト型通信を提供してもよい。少なくとも一実施例では、インターフェースは、国際標準化機構（「ＩＳＯ」：ＯｒｇａｎｉｚａｔｉｏｎｆｏｒＳｔａｎｄａｒｄｉｚａｔｉｏｎ）２６２６２又は国際電気標準会議（「ＩＥＣ」：ＩｎｔｅｒｎａｔｉｏｎａｌＥｌｅｃｔｒｏｔｅｃｈｎｉｃａｌＣｏｍｍｉｓｓｉｏｎ）６１５０８の規格に準拠してもよいが、他の規格及びプロトコルが使用されてもよい。

少なくとも一実施例では、ＳｏＣ１７０４のうちの１つ又は複数は、リアルタイム・レイ・トレーシングのハードウェア・アクセラレータを含んでもよい。少なくとも一実施例では、リアルタイム・レイ・トレーシングのハードウェア・アクセラレータを使用して、物体の（たとえば世界モデル内での）位置及び範囲が迅速且つ効率的に判定されて、ＲＡＤＡＲ信号解釈のため、音伝播合成及び／若しくは分析のため、ＳＯＮＡＲシステムのシミュレーションのため、一般波形の伝播シミュレーションのため、ローカリゼーション及び／若しくは他の機能を目的としたＬＩＤＡＲデータとの比較のため、並びに／又は他の使用法のためのリアルタイムの可視化シミュレーションが生成されてもよい。

少なくとも一実施例では、アクセラレータ１７１４（たとえば、ハードウェア・アクセラレータ・クラスタ）は、自律運転のための多様な用途を有する。少なくとも一実施例では、ＰＶＡは、ＡＤＡＳ及び自律車両の主要な処理ステージに使用することができるプログラマブル・ビジョン・アクセラレータであってもよい。少なくとも一実施例では、ＰＶＡの性能は、低電力及び低レイテンシの予測可能な処理を必要とするアルゴリズム・ドメインに良好に適合する。言い換えれば、ＰＶＡは、低レイテンシ及び低電力の予測可能なラン・タイムを必要とする半稠密（ｓｅｍｉ－ｄｅｎｓｅ）又は稠密な規則的計算に対して、データ・セットが小さくても良好に機能する。少なくとも一実施例では、車両１７００などの自律車両では、従来のコンピュータ・ビジョン・アルゴリズムを実行するようにＰＶＡが設計されるが、これは、それらが、物体検出及び整数数値の演算に有効だからである。

たとえば、技術の少なくとも一実施例によれば、ＰＶＡを使用して、コンピュータ・ステレオ・ビジョンが実行されてもよい。少なくとも一実施例では、いくつかの例においてセミ・グローバル・マッチングに基づくアルゴリズムが使用されてもよいが、これは限定するものではない。少なくとも一実施例では、レベル３～５の自律運転のためのアプリケーションは、動き推定／ステレオ・マッチング（たとえば、動きからの構造化、歩行者認識、車線検出など）をオン・ザ・フライで使用する。少なくとも一実施例では、ＰＶＡは、２つの単眼カメラからの入力に対して、コンピュータ・ステレオ・ビジョン機能を実行してもよい。

少なくとも一実施例では、ＰＶＡを使用して、高密度オプティカル・フローが実行されてもよい。たとえば、少なくとも一実施例では、ＰＶＡは、未加工のＲＡＤＡＲデータを（たとえば４Ｄの高速フーリエ変換を使用して）処理して、処理済みＲＡＤＡＲデータを提供することができる。少なくとも一実施例では、ＰＶＡは、飛行時間の深度処理に使用され、たとえば未加工の飛行時間データを処理することにより、処理済みの飛行時間データが提供される。

少なくとも一実施例では、たとえば限定することなく、物体検出ごとに信頼性の尺度を出力するニューラル・ネットワークを含む、制御及び運転の安全性を強化するための任意のタイプのネットワークを実行するために、ＤＬＡが使用されてもよい。少なくとも一実施例では、信頼性は、他の検出と比較した各検出の確率として、若しくはその相対的な「重み」を提供するものとして表されても、又は解釈されてもよい。少なくとも一実施例では、信頼性によって、どの検出を誤検出ではなく正検出とみなすべきかに関して、システムがさらなる判定を下せるようになる。たとえば、少なくとも一実施例では、システムは、信頼性に対して閾値を設定し、閾値を超える検出だけを正検出とみなしてもよい。自動緊急ブレーキ（「ＡＥＢ」：ａｕｔｏｍａｔｉｃｅｍｅｒｇｅｎｃｙｂｒａｋｉｎｇ）が使用される実施例では、誤検出によって車両は自動的に緊急ブレーキをかけることになり、これは明らかに望ましくない。少なくとも一実施例では、非常に信頼性の高い検出が、ＡＥＢのトリガとみなされてもよい。少なくとも一実施例では、ＤＬＡは、信頼値を回帰するようにニューラル・ネットワークを実行してもよい。少なくとも一実施例では、ニューラル・ネットワークは、とりわけ境界ボックスの次元、（たとえば別のサブシステムから）取得した地面推定、車両１７００の配向と相関しているＩＭＵセンサ１７６６からの出力、距離、ニューラル・ネットワーク及び／又は他のセンサ（たとえば、ＬＩＤＡＲセンサ１７６４若しくはＲＡＤＡＲセンサ１７６０）から取得した物体の３Ｄロケーション推定などのパラメータの少なくともいくつかのサブセットを、その入力として取ってもよい。

少なくとも一実施例では、ＳｏＣ１７０４のうちの１つ又は複数は、データ・ストア１７１６（たとえばメモリ）を含んでもよい。少なくとも一実施例では、データ・ストア１７１６は、ＳｏＣ１７０４のオン・チップ・メモリであってもよく、このメモリは、ＧＰＵ１７０８及び／又はＤＬＡ上で実行されるニューラル・ネットワークを記憶してもよい。少なくとも一実施例では、データ・ストア１７１６の容量は、冗長性及び安全性のためにニューラル・ネットワークの複数のインスタンスを記憶するのに十分なほど大きくてもよい。少なくとも一実施例では、データ・ストア１７１２は、Ｌ２又はＬ３のキャッシュを備えてもよい。

少なくとも一実施例では、ＳｏＣ１７０４のうちの１つ又は複数は、任意の数のプロセッサ１７１０（たとえば、組み込みプロセッサ）を含んでもよい。プロセッサ１７１０は、ブート電力並びに管理機能及び関連するセキュリティ執行に対処するための専用プロセッサ及びサブシステムであってもよいブート及び電力管理プロセッサを含んでもよい。少なくとも一実施例では、ブート及び電力管理プロセッサは、ＳｏＣ１７０４のブート・シーケンスの一部であってもよく、ラン・タイム電力管理サービスを提供してもよい。少なくとも一実施例では、ブート電力及び管理プロセッサは、クロックと電圧のプログラミング、システムの低電力状態への移行の支援、ＳｏＣ１７０４の熱及び温度センサの管理、並びに／又はＳｏＣ１７０４の電力状態の管理を提供してもよい。少なくとも一実施例では、各温度センサは、その出力周波数が温度に比例するリング発振器として実施されてもよく、ＳｏＣ１７０４は、リング発振器を使用して、ＣＰＵ１７０６、ＧＰＵ１７０８、及び／又はアクセラレータ１７１４の温度を検出してもよい。少なくとも一実施例では、温度が閾値を超えると判定された場合には、ブート及び電力管理プロセッサは、温度不良ルーチンに入り、ＳｏＣ１７０４を低電力状態にし、且つ／又は車両１７００を運転手－安全停止モードにしても（たとえば、車両１７００を安全停止させる）よい。

少なくとも一実施例では、プロセッサ１７１０はさらに、オーディオ処理エンジンとしての役割を果たすことができる組み込みプロセッサのセットを含んでもよい。少なくとも一実施例では、オーディオ処理エンジンは、多重インターフェースを介した多チャネルのオーディオ、及び幅広くフレキシブルな様々なオーディオＩ／Ｏインターフェースのための、完全なハードウェア・サポートを可能にするオーディオ・サブシステムであってもよい。少なくとも一実施例では、オーディオ処理エンジンは、専用ＲＡＭのあるデジタル信号プロセッサを有する専用プロセッサ・コアである。

少なくとも一実施例では、プロセッサ１７１０はさらに、低電力センサ管理及び立ち上げのユース・ケースをサポートするのに必要なハードウェア特徴を提供することができる常時オン・プロセッサ・エンジンを含んでもよい。少なくとも一実施例では、常時オン・プロセッサ・エンジンは、限定することなく、プロセッサ・コア、密結合ＲＡＭ、サポート周辺装置（たとえば、タイマ、及び割込みコントローラ）、様々なＩ／Ｏコントローラ周辺装置、及びルーティング論理を含んでもよい。

少なくとも一実施例では、プロセッサ１７１０はさらに安全クラスタ・エンジンを含んでもよく、このエンジンは限定することなく、自動車用途の安全管理に対処するための専用のプロセッサ・サブシステムを含む。少なくとも一実施例では、安全クラスタ・エンジンは、限定することなく、２つ以上のプロセッサ・コア、密結合ＲＡＭ、サポート周辺装置（たとえば、タイマ、及び割込みコントローラなど）、及び／又はルーティング論理を含んでもよい。安全モードでは、少なくとも一実施例においてロックステップ・モードで２つ以上のコアが動作し、これらの動作間で何らかの差を検出するための比較論理を有する単一コアとして機能してもよい。少なくとも一実施例では、プロセッサ１７１０はさらにリアルタイム・カメラ・エンジンを含んでもよく、このエンジンは限定することなく、リアルタイムのカメラ管理に対処するための専用のプロセッサ・サブシステムを含んでもよい。少なくとも一実施例では、プロセッサ１７１０はさらに、高ダイナミック・レンジの信号プロセッサを含んでもよく、この信号プロセッサは、カメラ処理パイプラインの一部であるハードウェア・エンジンである画像信号プロセッサを限定することなく含んでもよい。

少なくとも一実施例では、プロセッサ１７１０は、ビデオ画像合成器を含んでもよく、この合成器は、再生装置のウインドウに最終画像を生成するのにビデオ再生アプリケーションが必要とするビデオ後処理機能を実施する（たとえばマイクロプロセッサに実施された）処理ブロックであってもよい。少なくとも一実施例では、ビデオ画像合成器は、広角カメラ１７７０、周囲カメラ１７７４、及び／又はキャビン内監視カメラ・センサに対して、レンズゆがみ補正を実行してもよい。少なくとも一実施例では、キャビン内監視カメラ・センサは、好ましくは、キャビン内のイベントを識別し、それに適宜応答するように構成された、ＳｏＣ１７０４の別のインスタンスで実行されているニューラル・ネットワークによって監視される。少なくとも一実施例では、キャビン内システムは、セルラー・サービスをアクティブ化し、電話をかけたり、電子メールを書いたり、車両の行き先を変更したり、車両のインフォテイメント・システム及び設定をアクティブ化又は変更したり、音声作動式のウェブ・サーフィンを提供したりするために、限定することなく読唇を実行してもよい。少なくとも一実施例では、ある一定の機能は、車両が自律モードで動作しているときにドライバにとって利用可能になり、それ以外のときには使用不可になる。

少なくとも一実施例では、ビデオ画像合成器は、空間と時間の両方のノイズ低減のための拡張された時間的ノイズ低減を含んでもよい。たとえば、少なくとも一実施例では、ビデオで動きが生じる場合には、ノイズ低減が空間情報に適切に重み付けして、隣接するフレームによって提供される情報の重みを軽くする。少なくとも一実施例では、画像又は画像の一部分が動きを含まない場合には、ビデオ画像合成器により実行される時間的ノイズ低減は、前の画像からの情報を使用して、現在の画像のノイズを低減してもよい。

少なくとも一実施例では、ビデオ画像合成器はまた、入力されたステレオ・レンズ・フレームに対してステレオ平行化を実行するように構成されてもよい。少なくとも一実施例では、ビデオ画像合成器はさらに、オペレーティング・システムのデスクトップが使用中のときに、ユーザ・インターフェースを合成するために使用されてもよく、ＧＰＵ１７０８は、新規の表面を継続的にレンダリングする必要がなくなる。少なくとも一実施例では、ＧＰＵ１７０８の電源が入れられ、アクティブで３Ｄレンダリングを行っているとき、性能及び応答性を向上させるために、ビデオ画像合成器を使用してＧＰＵ１７０８をオフロードしてもよい。

少なくとも一実施例では、ＳｏＣ１７０４のうちの１つ又は複数のＳｏＣはさらに、ビデオ及びカメラからの入力を受信するためのモバイル・インダストリ・プロセッサ・インターフェース（「ＭＩＰＩ」：ｍｏｂｉｌｅｉｎｄｕｓｔｒｙｐｒｏｃｅｓｓｏｒｉｎｔｅｒｆａｃｅ）のカメラ直列インターフェース、高速インターフェース、並びに／又はカメラ及び関連ピクセルの入力機能に使用されてもよいビデオ入力ブロックを含んでもよい。少なくとも一実施例では、ＳｏＣ１７０４のうちの１つ又は複数はさらに、入力／出力コントローラを含んでもよく、このコントローラはソフトウェアによって制御されてもよく、特定の役割に縛られていないＩ／Ｏ信号を受信するために使用されてもよい。

少なくとも一実施例では、ＳｏＣ１７０４のうちの１つ又は複数はさらに、周辺装置、オーディオ・エンコーダ／デコーダ（「コーデック」）、電力管理、及び／又は他の装置との通信を可能にするための幅広い周辺装置インターフェースを含んでもよい。ＳｏＣ１７０４は、（たとえば、ギガビット・マルチメディア・シリアル・リンク及びイーサネット（登録商標）を介して接続された）カメラからのデータ、センサ（たとえば、イーサネット（登録商標）を介して接続されてもよいＬＩＤＡＲセンサ１７６４、ＲＡＤＡＲセンサ１７６０など）からのデータ、バス１７０２からのデータ（たとえば、車両１７００のスピード、ハンドル位置など）、（たとえば、イーサネット（登録商標）又はＣＡＮバスを介して接続された）ＧＮＳＳセンサ１７５８からのデータなどを処理するために使用されてもよい。少なくとも一実施例では、ＳｏＣ１７０４のうちの１つ又は複数はさらに、専用の高性能大容量ストレージ・コントローラを含んでもよく、このコントローラは独自のＤＭＡエンジンを含んでもよく、ルーチンのデータ管理タスクからＣＰＵ１７０６を解放するために使用されてもよい。

少なくとも一実施例では、ＳｏＣ１７０４は、自動化レベル３～５に及ぶフレキシブルなアーキテクチャを有するエンドツーエンドのプラットフォームであってもよく、それにより、多様性及び冗長性を得るためにコンピュータ・ビジョン及びＡＤＡＳ技法を活用し効率的に利用する包括的な機能的安全性アーキテクチャが提供され、フレキシブルで、信頼性の高い運転ソフトウェア・スタックが、深層学習ツールとともに提供される。少なくとも一実施例では、ＳｏＣ１７０４は、従来のシステムより高速で、信頼性が高く、さらにはエネルギー効率及び空間効率が高い。たとえば、少なくとも一実施例では、アクセラレータ１７１４は、ＣＰＵ１７０６、ＧＰＵ１７０８、及びデータ・ストア１７１６と組み合わされると、レベル３～５の自律車両のための高速で効率的なプラットフォームを実現することができる。

少なくとも一実施例では、コンピュータ・ビジョン・アルゴリズムはＣＰＵ上で実行されてもよく、このアルゴリズムは、Ｃプログラミング言語などの高レベル・プログラミング言語を使用して構成されて、多様な視覚データにわたって多様な処理アルゴリズムを実行してもよい。しかし、少なくとも一実施例では、ＣＰＵは、多くのコンピュータ・ビジョン・アプリケーションの性能要件、たとえば実行時間及び電力消費に関する要件などを満足できないことが多い。少なくとも一実施例では、多くのＣＰＵは、車両内のＡＤＡＳアプリケーション及び現実的なレベル３～５の自律車両において使用される複雑な物体検出アルゴリズムを、リアルタイムで実行することができない。

本明細書に記載の実施例は、複数のニューラル・ネットワークを同時に且つ／又は順番に実行できるようにし、結果を組み合わせて、レベル３～５の自律運転機能を可能にすることができる。たとえば、少なくとも一実施例では、ＤＬＡ又は個別ＧＰＵ（たとえば、ＧＰＵ１７２０）上で実行しているＣＮＮは、テキスト及び単語認識を含んでもよく、ニューラル・ネットワークがそれについて特に訓練されてこなかった標識を含む交通標識を、スーパーコンピュータが読み、理解できるようにする。少なくとも一実施例では、ＤＬＡはさらに、標識を識別し、解釈し、標識の意味的理解を提供することができ、その意味的理解を、ＣＰＵコンプレックス上で実行されている経路計画モジュールに渡すことができるニューラル・ネットワークを含んでもよい。

少なくとも一実施例では、レベル３、４、又は５の運転に関して、複数のニューラル・ネットワークが同時に実行されてもよい。たとえば、少なくとも一実施例では、電光と併せて「注意：点滅時は凍結状態」から成る警告標識は、いくつかのニューラル・ネットワークによって別々に解釈されても、集合的に解釈されてもよい。少なくとも一実施例では、標識自体は、第１の導入済みニューラル・ネットワーク（たとえば、訓練されてきたニューラル・ネットワーク）によって交通標識として識別されてもよく、「点滅時は凍結状態」という文字は、第２の導入済みニューラル・ネットワークによって解釈されてもよく、点滅光が検出された場合には、このニューラル・ネットワークが、凍結状態が存在することを車両の（好ましくはＣＰＵコンプレックス上で実行している）経路計画ソフトウェアに通知する。少なくとも一実施例では、点滅光は、第３の導入済みニューラル・ネットワークを複数のフレームにわたって動作させることによって識別されてもよく、点滅光の存在（又は存在しないこと）が、車両の経路計画ソフトウェアに通知される。少なくとも一実施例では、３つすべてのニューラル・ネットワークが、ＤＬＡ内及び／又はＧＰＵ１７０８上などで同時に実行されてもよい。

少なくとも一実施例では、顔認識及び車両所有者識別のためのＣＮＮは、カメラ・センサからのデータを使用して、車両１７００の承認済みのドライバ及び／又は所有者の存在を識別してもよい。少なくとも一実施例では、常時オンのセンサ処理エンジンを使用して、所有者がドライバ用ドアに近づいてきたときに車両を解錠し、ライトを点灯させ、所有者が車両から離れるときには、セキュリティ・モードで車両を使用不可にしてもよい。こうして、ＳｏＣ１７０４は、窃盗及び／又は自動車乗っ取りに対するセキュリティを実現する。

少なくとも一実施例では、緊急車両の検出及び識別のためのＣＮＮは、マイクロフォン１７９６からのデータを使用して、緊急車両のサイレンを検出及び識別してもよい。少なくとも一実施例では、ＳｏＣ１７０４は、環境及び市街地の音を分類するとともに、視覚データを分類するためにＣＮＮを使用する。少なくとも一実施例では、ＤＬＡ上で実行されるＣＮＮは、緊急車両が近づいてくる相対的なスピードを（たとえばドップラー効果を使用することによって）識別するように訓練される。少なくとも一実施例では、ＣＮＮはまた、ＧＮＳＳセンサ１７５８によって識別される、車両が稼働している地域に特有の緊急車両を識別するように訓練されてもよい。少なくとも一実施例では、欧州で稼働している場合には、ＣＮＮは欧州のサイレンを検出しようとし、米国の場合には、北米のサイレンだけを識別しようとする。少なくとも一実施例では、緊急車両が検出されると、緊急車両安全ルーチンを実行するための制御プログラムを使用して、車両の速度を落とし、道路脇に寄せ、車両を停止させ、且つ／又は緊急車両が通過するまで、超音波センサ１７６２を併用して車両をアイドリングにしてもよい。

少なくとも一実施例では、車両１７００はＣＰＵ１７１８（たとえば、個別ＣＰＵ又はｄＣＰＵ）を含んでもよく、このＣＰＵは高速相互接続（たとえば、ＰＣＩｅ）を介してＳｏＣ１７０４に結合されてもよい。少なくとも一実施例では、ＣＰＵ１７１８は、たとえばＸ８６プロセッサを含んでもよい。ＣＰＵ１７１８は、たとえば、ＡＤＡＳセンサとＳｏＣ１７０４の間で潜在的に不整合な結果を調停すること、並びに／又はコントローラ１７３６及び／若しくはチップ上のインフォテイメント・システム（「インフォテイメントＳｏＣ」）１７３０の状態及び健全性を監視することを含め、様々な機能のうちの任意の機能を実行するために使用されてもよい。

少なくとも一実施例では、車両１７００はＧＰＵ１７２０（たとえば、個別ＧＰＵ又はｄＧＰＵ）を含んでもよく、このＧＰＵは高速相互接続（たとえば、ＮＶＩＤＩＡのＮＶＬＩＮＫチャネル）を介してＳｏＣ１７０４に結合されてもよい。少なくとも一実施例では、ＧＰＵ１７２０は、冗長な及び／又は異なるニューラル・ネットワークを実行することなどによって、追加の人工知能機能を提供してもよく、車両１７００のセンサからの入力（たとえば、センサ・データ）に少なくとも部分的に基づき、ニューラル・ネットワークを訓練及び／又は更新するために使用されてもよい。

少なくとも一実施例では、車両１７００はさらに、ネットワーク・インターフェース１７２４を含んでもよく、このインターフェースは限定することなく、ワイヤレス・アンテナ１７２６（たとえば、セルラー・アンテナ、Ｂｌｕｅｔｏｏｔｈアンテナなど、異なる通信プロトコル向けの１つ又は複数のワイヤレス・アンテナ１７２６）を含んでもよい。少なくとも一実施例では、クラウド（たとえば、サーバ及び／又は他のネットワーク・デバイス）、他の車両、及び／又はコンピューティング・デバイス（たとえば、乗員のクライアント・デバイス）とのインターネットを介したワイヤレス接続を可能にするために、ネットワーク・インターフェース１７２４が使用されてもよい。少なくとも一実施例では、他の車両と通信するために、車両１７０と他の車両との間に直接リンクが確立されてもよく、且つ／又は（たとえば、ネットワークにわたって、且つインターネットを介して）間接リンクが確立されてもよい。少なくとも一実施例では、直接リンクは、車車間通信リンクを使用して提供されてもよい。少なくとも一実施例では、車車間通信リンクは、車両１７００の近傍の車両（たとえば、車両１７００の前方、側方、及び／又は後方の車両）についての情報を車両１７００に提供してもよい。少なくとも一実施例では、前述した機能は、車両１７００の協調型アダプティブ・クルーズ・コントロール機能の一部であってもよい。

少なくとも一実施例では、ネットワーク・インターフェース１７２４は、変調及び復調の機能を提供し、コントローラ１７３６がワイヤレス・ネットワークを介して通信できるようにするＳｏＣを含んでもよい。少なくとも一実施例では、ネットワーク・インターフェース１７２４は、ベースバンドから無線周波数へのアップ・コンバージョン、及び無線周波数からベースバンドへのダウン・コンバージョンのための無線周波数フロント・エンドを含んでもよい。少なくとも一実施例では、周波数変換は、任意の技術的に実行可能なやり方で実行されてもよい。たとえば、周波数変換は、よく知られたプロセスにより、且つ／又はスーパー・ヘテロダイン・プロセスを使用して実行することができる。少なくとも一実施例では、無線周波数フロント・エンド機能は、別個のチップによって提供されてもよい。少なくとも一実施例では、ネットワーク・インターフェースは、ＬＴＥ、ＷＣＤＭＡ（登録商標）、ＵＭＴＳ、ＧＳＭ、ＣＤＭＡ２０００、Ｂｌｕｅｔｏｏｔｈ、ＢｌｕｅｔｏｏｔｈＬＥ、Ｗｉ－Ｆｉ、Ｚ－Ｗａｖｅ、ＺｉｇＢｅｅ、ＬｏＲａＷＡＮ、及び／又は他のワイヤレス・プロトコルを介して通信するためのワイヤレス機能を含んでもよい。

少なくとも一実施例では、車両１７００はさらにデータ・ストア１７２８を含んでもよく、このデータ・ストアは限定することなく、オフ・チップ（たとえばＳｏＣ１７０４上にない）ストレージを含んでもよい。少なくとも一実施例では、データ・ストア１７２８は、ＲＡＭ、ＳＲＡＭ、ダイナミック・ランダム・アクセス・メモリ（「ＤＲＡＭ」）、ビデオ・ランダム・アクセス・メモリ（「ＶＲＡＭ」：ｖｉｄｅｏｒａｎｄｏｍ－ａｃｃｅｓｓｍｅｍｏｒｙ）、フラッシュ、ハード・ディスク、並びに／又は少なくとも１ビットのデータを記憶することができる他の構成要素及び／若しくはデバイスを含む１つ若しくは複数のストレージ要素を、限定することなく含んでもよい。

少なくとも一実施例では、車両１７００はさらに、マッピング、知覚、占有グリッド生成、及び／又は経路計画の機能を支援するためのＧＮＳＳセンサ１７５８（たとえば、ＧＰＳ及び／又は補助ＧＰＳセンサ）を含んでもよい。少なくとも一実施例では、イーサネット（登録商標）からシリアル（たとえばＲＳ－２３２）へのブリッジを有するＵＳＢコネクタを使用するＧＰＳをたとえば限定することなく含む任意の数のＧＮＳＳセンサ１７５８が使用されてもよい。

少なくとも一実施例では、車両１７００はさらに、ＲＡＤＡＲセンサ１７６０を含んでもよい。ＲＡＤＡＲセンサ１７６０は、暗闇及び／又は厳しい気象条件の中でも、長距離の車両検出を行うために車両１７００によって使用されてもよい。少なくとも一実施例では、ＲＡＤＡＲの機能的安全性レベルは、ＡＳＩＬＢであってもよい。ＲＡＤＡＲセンサ１７６０は、制御のために（たとえば、ＲＡＤＡＲセンサ１７６０によって生成されたデータを送信するために）、また物体追跡データにアクセスするために、ＣＡＮ及び／又はバス１７０２を使用してもよく、いくつかの例では、未加工データにアクセスするためにイーサネット（登録商標）にアクセスできる。少なくとも一実施例では、多様なタイプのＲＡＤＡＲセンサが使用されてもよい。たとえば限定することなく、ＲＡＤＡＲセンサ１７６０は、前方、後方、及び側方のＲＡＤＡＲ使用に好適であってもよい。少なくとも一実施例では、ＲＡＤＡＲセンサ１７６０のうちの１つ又は複数は、パルス・ドップラーＲＡＤＡＲセンサである。

少なくとも一実施例では、ＲＡＤＡＲセンサ１７６０は、狭視野の長距離、広視野の短距離、側面を網羅する短距離など、異なる構成を含んでもよい。少なくとも一実施例では、長距離ＲＡＤＡＲは、アダプティブ・クルーズ・コントロール機能のために使用されてもよい。少なくとも一実施例では、長距離ＲＡＤＡＲシステムは、２つ以上の独立した走査によって実現される２５０ｍの範囲内などの広視野を提供してもよい。少なくとも一実施例では、ＲＡＤＡＲセンサ１７６０は、静的物体と移動している物体とを区別しやすくしてもよく、緊急ブレーキ支援及び前方衝突警告を行うためにＡＤＡＳシステム１７３８によって使用されてもよい。長距離ＲＡＤＡＲシステムに含まれるセンサ１７６０は、複数の（たとえば６つ以上の）固定ＲＡＤＡＲアンテナ、並びに高速ＣＡＮ及びＦｌｅｘＲａｙインターフェースを有するモノスタティックのマルチモードＲＡＤＡＲを、限定することなく含んでもよい。少なくとも一実施例では、６つのアンテナがある場合、中央の４つのアンテナは、隣接した車線からの干渉が最小の状態で、より高速で車両１７００の周囲を記録するように設計された集中したビーム・パターンを生成してもよい。少なくとも一実施例では、他の２つのアンテナは、視野を拡張してもよく、車両１７００の車線に入る又はそこから出る車両を迅速に検出するのを可能にする。

少なくとも一実施例では、中距離ＲＡＤＡＲシステムは、一例として最大１６０ｍ（前方）、又は８０ｍ（後方）の範囲、及び最大４２度（前方）、又は１５０度（後方）の視野を含んでもよい。少なくとも一実施例では、短距離ＲＡＤＡＲシステムは、限定することなく、後方バンパの両端部に設置されるように設計された任意の数のＲＡＤＡＲセンサ１７６０を含んでもよい。後方バンパの両端部に設置されたとき、少なくとも一実施例では、ＲＡＤＡＲセンサ・システムは、後方及び車両隣の死角を常に監視する２本のビームを生成してもよい。少なくとも一実施例では、短距離ＲＡＤＡＲシステムは、死角検出及び／又は車線変更支援を行うために、ＡＤＡＳシステム１７３８において使用されてもよい。

少なくとも一実施例では、車両１７００はさらに、超音波センサ１７６２を含んでもよい。超音波センサ１７６２は、車両１７００の前方、後方、及び／又は側方に配置されてもよく、駐車支援のため、且つ／又は占有グリッドを生成し更新するために使用されてもよい。少なくとも一実施例では、多様な超音波センサ１７６２が使用されてもよく、異なる検出範囲（たとえば、２．５ｍ、４ｍ）には異なる超音波センサ１７６２が使用されてもよい。少なくとも一実施例では、超音波センサ１７６２は、機能的安全性レベルＡＳＩＬＢで動作してもよい。

少なくとも一実施例では、車両１７００は、ＬＩＤＡＲセンサ１７６４を含んでもよい。ＬＩＤＡＲセンサ１７６４は、物体及び歩行者の検出、緊急ブレーキ、衝突回避、及び／又は他の機能のために使用されてもよい。少なくとも一実施例では、ＬＩＤＡＲセンサ１７６４は、機能的安全性レベルＡＳＩＬＢであってもよい。少なくとも一実施例では、車両１７００は、複数のＬＩＤＡＲセンサ１７６４（たとえば、２つ、４つ、６つなど）を含んでもよく、これらのセンサは、（たとえばデータをギガビット・イーサネット（登録商標）・スイッチに提供するために）イーサネット（登録商標）を使用してもよい。

少なくとも一実施例では、ＬＩＤＡＲセンサ１７６４は、３６０度の視野について、物体及びそれらの距離のリストを提供可能であってもよい。少なくとも一実施例では、市販のＬＩＤＡＲセンサ１７６４は、たとえば宣伝された範囲がおおよそ１００ｍであり、精度が２ｃｍ～３ｃｍであり、１００Ｍｂｐｓのイーサネット（登録商標）接続をサポートしてもよい。少なくとも一実施例では、１つ又は複数の非突出型ＬＩＤＡＲセンサ１７６４が使用されてもよい。こうした実施例では、ＬＩＤＡＲセンサ１７６４は、車両１７００の前方、後方、側方、及び／又は角に組み込むことができる小さいデバイスとして実施されてもよい。少なくとも一実施例では、こうした実施例のＬＩＤＡＲセンサ１７６４は、最大１２０度の水平視野、及び３５度の垂直視野を、低反射性の物体に対しても２００ｍの範囲で提供してもよい。少なくとも一実施例では、前方に取り付けられたＬＩＤＡＲセンサ１７６４は、４５度～１３５度の水平視野をもたらすように構成されてもよい。

少なくとも一実施例では、３ＤフラッシュＬＩＤＡＲなどのＬＩＤＡＲ技術も使用されてよい。３ＤフラッシュＬＩＤＡＲは、レーザのフラッシュを送信源として使用して、車両１７００の周囲を最大でおおよそ２００ｍまで照射する。少なくとも一実施例では、フラッシュＬＩＤＡＲユニットは、限定することなくレセプタを含み、このレセプタは、レーザ・パルスの通過時間及び各ピクセルにおける反射光を記録し、それらは、車両１７００から物体までの範囲に対応する。少なくとも一実施例では、フラッシュＬＩＤＡＲによって、非常に正確でゆがみのない周囲画像が、レーザのフラッシュごとに生成できるようになる。少なくとも一実施例では、４つのフラッシュＬＩＤＡＲが、車両１７００の各側面に１つ導入されてもよい。少なくとも一実施例では、３ＤフラッシュＬＩＤＡＲシステムは、ファン以外に可動部品のない半導体３Ｄ凝視アレイ（ｓｔａｒｉｎｇａｒｒａｙ）のＬＩＤＡＲカメラ（たとえば、非走査型ＬＩＤＡＲデバイス）を、限定することなく含む。少なくとも一実施例では、フラッシュＬＩＤＡＲデバイスは、フレーム当たり５ナノ秒のクラスＩ（目に安全な）レーザ・パルスを使用してもよく、３Ｄ範囲の点群及び位置同期された（ｃｏ－ｒｅｇｉｓｔｅｒｅｄ）強度データの形で反射レーザ光を捕捉してもよい。

少なくとも一実施例では、車両はさらにＩＭＵセンサ１７６６を含んでもよい。少なくとも一実施例では、ＩＭＵセンサ１７６６は、少なくとも一実施例では、車両１７００の後方車軸の中央に位置付けられてもよい。少なくとも一実施例では、ＩＭＵセンサ１７６６は、たとえば限定することなく、加速度計、磁力計、ジャイロスコープ、磁気コンパス、及び／又は他のタイプのセンサを含んでもよい。６軸の用途など少なくとも一実施例では、ＩＭＵセンサ１７６６は限定することなく、加速度計及びジャイロスコープを含んでもよい。９軸の用途など少なくとも一実施例では、ＩＭＵセンサ１７６６は限定することなく、加速度計、ジャイロスコープ、及び磁力計を含んでもよい。

少なくとも一実施例では、ＩＭＵセンサ１７６６は、微小電気機械システム（「ＭＥＭＳ」：ｍｉｃｒｏ－ｅｌｅｃｔｒｏ－ｍｅｃｈａｎｉｃａｌｓｙｓｔｅｍｓ）慣性センサ、高感度ＧＰＳ受信機、及び先進のＫａｌｍａｎフィルタリング・アルゴリズムを組み合わせて、位置、速度、及び姿勢の推定値を提供する小型の高性能ＧＰＳ補強型慣性航法システム（「ＧＰＳ／ＩＮＳ」：ＧＰＳ－ＡｉｄｅｄＩｎｅｒｔｉａｌＮａｖｉｇａｔｉｏｎＳｙｓｔｅｍ）として実施されてもよい。少なくとも一実施例では、ＩＭＵセンサ１７６６により、車両１７００は、速度変化を直接観察しそれをＧＰＳからＩＭＵセンサ１７６６に相関させることによって、磁気センサからの入力を必要とせずに車両１７００の方位を推定できるようになる。少なくとも一実施例では、ＩＭＵセンサ１７６６及びＧＮＳＳセンサ１７５８は、単一の統合ユニットに組み合わされてもよい。

少なくとも一実施例では、車両１７００は、車両１７００の中及び／又はその周りに設置されたマイクロフォン１７９６を含んでもよい。少なくとも一実施例では、マイクロフォン１７９６は、とりわけ緊急車両の検出及び識別のために使用されてもよい。

少なくとも一実施例では、車両１７００はさらに、ステレオ・カメラ１７６８、広角カメラ１７７０、赤外線カメラ１７７２、周囲カメラ１７７４、長距離カメラ１７９８、中距離カメラ１７７６、及び／又は他のカメラ・タイプを含む任意の数のカメラ・タイプを含んでもよい。少なくとも一実施例では、カメラは、車両１７００の全周囲の周りで画像データを捕捉するために使用されてもよい。少なくとも一実施例では、使用されるカメラのタイプは、車両１７００に応じて異なる。少なくとも一実施例では、車両１７００の周りで必要な被写域を提供するために、カメラ・タイプの任意の組合せが使用されてもよい。少なくとも一実施例では、カメラの数は、実施例に応じて異なってもよい。たとえば、少なくとも一実施例では、車両１７００は６台のカメラ、７台のカメラ、１０台のカメラ、１２台のカメラ、又は別の数のカメラを含むことができる。カメラは、一例として限定することなく、ギガビット・マルチメディア・シリアル・リンク（「ＧＭＳＬ」：ＧｉｇａｂｉｔＭｕｌｔｉｍｅｄｉａＳｅｒｉａｌＬｉｎｋ）及び／又はギガビット・イーサネット（登録商標）をサポートしてもよい。少なくとも一実施例では、カメラのそれぞれは、図１７Ａ及び図１７Ｂに関して本明細書でさらに詳細に上で説明されている。

少なくとも一実施例では、車両１７００はさらに、振動センサ１７４２を含んでもよい。振動センサ１７４２は、車軸など、車両１７００の構成要素の振動を測定してもよい。たとえば、少なくとも一実施例では、振動の変化は、路面の変化を示すことがある。少なくとも一実施例では、２つ以上の振動センサ１７４２が使用される場合には、路面の摩擦又は滑り量を判定するために振動の差が使用されてもよい（たとえば、動力により駆動される車軸と自由回転する車軸との間に振動差がある場合）。

少なくとも一実施例では、車両１７００は、ＡＤＡＳシステム１７３８を含んでもよい。ＡＤＡＳシステム１７３８は、限定することなく、いくつかの例においてＳｏＣを含んでもよい。少なくとも一実施例では、ＡＤＡＳシステム１７３８は、限定することなく、任意の数及び任意の組合せの、自律／アダプティブ／自動のクルーズ・コントロール（「ＡＣＣ」：ａｕｔｏｎｏｍｏｕｓ／ａｄａｐｔｉｖｅ／ａｕｔｏｍａｔｉｃｃｒｕｉｓｅｃｏｎｔｒｏｌ）システム、協調型アダプティブ・クルーズ・コントロール（「ＣＡＣＣ」：ｃｏｏｐｅｒａｔｉｖｅａｄａｐｔｉｖｅｃｒｕｉｓｅｃｏｎｔｒｏｌ）システム、正面衝突警告（「ＦＣＷ」：ｆｏｒｗａｒｄｃｒａｓｈｗａｒｎｉｎｇ）システム、自動緊急ブレーキ（「ＡＥＢ」：ａｕｔｏｍａｔｉｃｅｍｅｒｇｅｎｃｙｂｒａｋｉｎｇ）システム、車線逸脱警告（「ＬＤＷ」：ｌａｎｅｄｅｐａｒｔｕｒｅｗａｒｎｉｎｇ）システム、車線維持支援（「ＬＫＡ」：ｌａｎｅｋｅｅｐａｓｓｉｓｔ）システム、死角警告（「ＢＳＷ」：ｂｌｉｎｄｓｐｏｔｗａｒｎｉｎｇ）システム、後方クロス・トラフィック警告（「ＲＣＴＷ」：ｅａｒｃｒｏｓｓ－ｔｒａｆｆｉｃｗａｒｎｉｎｇ）システム、衝突警告（「ＣＷ」：ｃｏｌｌｉｓｉｏｎｗａｒｎｉｎｇ）システム、車線センタリング（「ＬＣ」：ｌａｎｅｃｅｎｔｅｒｉｎｇ）システム、並びに／又は他のシステム、特徴、及び／若しくは機能を含んでもよい。

少なくとも一実施例では、ＡＣＣシステムは、ＲＡＤＡＲセンサ１７６０、ＬＩＤＡＲセンサ１７６４、及び／又は任意の数のカメラを使用してもよい。少なくとも一実施例では、ＡＣＣシステムは、縦方向ＡＣＣシステム及び／又は横方向ＡＣＣシステムを含んでもよい。少なくとも一実施例では、縦方向ＡＣＣシステムは、車両１７００の直前の車両までの距離を監視及び制御し、車両１７００のスピードを自動的に調節して、前の車両からの安全な距離を維持する。少なくとも一実施例では、横方向ＡＣＣシステムは、距離の維持を実行し、必要なときに車線変更するよう車両１７００に通知する。少なくとも一実施例では、横方向ＡＣＣは、ＬＣ及びＣＷなどの他のＡＤＡＳ用途に関係する。

少なくとも一実施例では、ＣＡＣＣシステムは、他の車両からの情報を使用し、この情報は、ワイヤレス・リンクにより、又は間接的にネットワーク接続を介して（たとえばインターネットを介して）、他の車両からネットワーク・インターフェース１７２４及び／又はワイヤレス・アンテナ１７２６により受信されてもよい。少なくとも一実施例では、車車間（「Ｖ２Ｖ」：ｖｅｈｉｃｌｅ－ｔｏ－ｖｅｈｉｃｌｅ）通信リンクによって直接リンクが提供されてもよく、一方インフラストラクチャ車間（「Ｉ２Ｖ」：ｉｎｆｒａｓｔｒｕｃｔｕｒｅ－ｔｏ－ｖｅｈｉｃｌｅ）通信リンクによって間接リンクが提供されてもよい。一般に、Ｖ２Ｖ通信の概念は、すぐ前の先行車両（たとえば、車両１７００のすぐ前で同じ車線にいる車両）についての情報を提供し、Ｉ２Ｖ通信の概念は、さらにその前の交通についての情報を提供する。少なくとも一実施例では、ＣＡＣＣシステムは、Ｉ２ＶとＶ２Ｖの情報源のいずれか又は両方を含んでもよい。少なくとも一実施例では、車両１７００の前の車両についての情報があれば、ＣＡＣＣシステムは信頼性をさらに高めることができ、交通の流れをより円滑にし、路上での渋滞を低減できる可能性を有する。

少なくとも一実施例では、ＦＣＷシステムは、危険物に対してドライバに忠告するように設計され、それによりドライバは修正措置を取ることができる。少なくとも一実施例では、ＦＣＷシステムは正面カメラ及び／又はＲＡＤＡＲセンサ１７６０を使用し、これらは、ディスプレイ、スピーカ、及び／又は振動構成要素などのドライバへのフィードバックに電気的に結合されている専用のプロセッサ、ＤＳＰ、ＦＰＧＡ、及び／又はＡＳＩＣに結合されている。少なくとも一実施例では、ＦＣＷシステムは、音、視覚的警告、振動、及び／又はクイック・ブレーキ・パルスなどの形で警告を提供してもよい。

少なくとも一実施例では、ＡＥＢシステムは、別の車両又は他の物体との差し迫った正面衝突を検出し、指定された時間内又は距離パラメータ内にドライバが修正措置を取らない場合には、自動でブレーキをかけてもよい。少なくとも一実施例では、ＡＥＢシステムは、専用のプロセッサ、ＤＳＰ、ＦＰＧＡ、及び／又はＡＳＩＣに結合された正面カメラ及び／又はＲＡＤＡＲセンサ１７６０を使用してもよい。少なくとも一実施例では、ＡＥＢシステムが危険物を検出したとき、ＡＥＢシステムは通常、修正措置を取って衝突を避けるよう最初にドライバに忠告し、ドライバが修正措置を取らない場合には、ＡＥＢシステムは、予測される衝突を防ぐ又は少なくともその衝撃を軽減するために自動的にブレーキをかけてもよい。少なくとも一実施例では、ＡＥＢシステムは、ダイナミック・ブレーキ・サポート及び／又は衝突直前ブレーキなどの技法を含んでもよい。

少なくとも一実施例では、ＬＤＷシステムは、車両１７００が車線の目印に交差したときにドライバに忠告するために、ハンドル又は座席の振動など、視覚的、聴覚的、及び／又は触覚的な警告を提供する。少なくとも一実施例では、ドライバが方向指示器を作動させることによって意図的な車線逸脱を示す場合には、ＬＤＷシステムは作動しない。少なくとも一実施例では、ＬＤＷシステムは、正面カメラを使用してもよく、これは、ディスプレイ、スピーカ、及び／又は振動構成要素などのドライバへのフィードバックに電気的に結合することができる専用のプロセッサ、ＤＳＰ、ＦＰＧＡ、及び／又はＡＳＩＣに結合されている。少なくとも一実施例では、ＬＫＡシステムは、ＬＤＷシステムの変形形態である。ＬＫＡシステムは、車両１７００が車両１７００の車線からはみ出し始めた場合に、車両１７００を修正するように操縦入力又はブレーキ制御を提供する。

少なくとも一実施例では、ＢＳＷシステムは、自動車の死角にある車両を検出し、ドライバに警告する。少なくとも一実施例では、ＢＳＷシステムは、視覚的、聴覚的、及び／又は触覚的なアラートを提供して、合流又は車線変更が安全ではないことを示してもよい。少なくとも一実施例では、ＢＳＷシステムは、ドライバが方向指示器を使用したときに追加の警告を提供してもよい。少なくとも一実施例では、ＢＳＷシステムは、専用のプロセッサ、ＤＳＰ、ＦＰＧＡ、及び／又はＡＳＩＣに結合された背面カメラ及び／又はＲＡＤＡＲセンサ１７６０を使用してもよく、これらの専用のプロセッサ、ＤＳＰ、ＦＰＧＡ、及び／又はＡＳＩＣは、ディスプレイ、スピーカ、及び／又は振動構成要素などのドライバへのフィードバックに電気的に結合されている。

少なくとも一実施例では、ＲＣＴＷシステムは、車両１７００の後退時に、後方カメラの範囲外に物体が検出されたときに、視覚的、聴覚的、及び／又は触覚的な通知を提供してもよい。少なくとも一実施例では、ＲＣＴＷシステムは、衝突を回避するために確実に車両ブレーキがかけられるように、ＡＥＢシステムを含む。少なくとも一実施例では、ＲＣＴＷシステムは、１つ又は複数の背面ＲＡＤＡＲセンサ１７６０を使用してもよく、これはディスプレイ、スピーカ、及び／又は振動構成要素などのドライバへのフィードバックに電気的に結合された専用のプロセッサ、ＤＳＰ、ＦＰＧＡ、及び／又はＡＳＩＣに結合されている。

少なくとも一実施例では、従来のＡＤＡＳシステムは、誤検出結果を出しがちなことがあり、これはドライバにとっては迷惑で気が散るものであり得るが、通常は大したことにはならない。なぜなら、従来のＡＤＡＳシステムは、ドライバに忠告し、安全を要する状態が本当に存在し、それに適宜対応するかどうかを、ドライバが判断できるようにするからである。少なくとも一実施例では、結果が矛盾する場合、一次コンピュータ（たとえば、第１のコントローラ１７３６）からの結果に従うか、又は二次コンピュータ（たとえば、第２のコントローラ１７３６）からの結果に従うかどうかを、車両１７００自体が判断する。たとえば、少なくとも一実施例では、ＡＤＡＳシステム１７３８は、バックアップ・コンピュータの合理性モジュールに知覚情報を抵抗するための、バックアップ及び／又は二次コンピュータであってもよい。少なくとも一実施例では、バックアップ・コンピュータの合理性モニタが、ハードウェア構成要素上の冗長性の多様なソフトウェアを実行して、知覚の誤り及び動的な運転タスクを検出してもよい。少なくとも一実施例では、ＡＤＡＳシステム１７３８からの出力は、監視ＭＣＵに提供されてもよい。少なくとも一実施例では、一次コンピュータからの出力と二次コンピュータからの出力とが矛盾する場合には、監視ＭＣＵが、安全な動作を確保するために矛盾をどのように調和させるかを判定する。

少なくとも一実施例では、一次コンピュータは、一次コンピュータの選択した結果の信頼性を示す信頼性スコアを、監視ＭＣＵに提供するように構成されてもよい。少なくとも一実施例では、信頼性スコアが閾値を超える場合には、二次コンピュータが矛盾する又は一貫性のない結果を提供しているかどうかに関わらず、監視ＭＣＵは一次コンピュータの指示に従ってもよい。少なくとも一実施例では、信頼性スコアが閾値を満足せず、一次コンピュータと二次コンピュータが異なる結果（たとえば、矛盾）を示す場合には、監視ＭＣＵは、コンピュータ同士を調停して、適切な結果を判定してもよい。

少なくとも一実施例では、二次コンピュータが誤アラームを提供する条件を、一次コンピュータからの出力と二次コンピュータからの出力とに少なくとも部分的に基づき判定するように訓練及び構成されたニューラル・ネットワークを、監視ＭＣＵが実行するように構成されてもよい。少なくとも一実施例では、監視ＭＣＵのニューラル・ネットワークは、二次コンピュータの出力が信用されてもよいときと、信用できないときとを学習してもよい。たとえば、少なくとも一実施例では、二次コンピュータがＲＡＤＡＲベースのＦＣＷシステムである場合、監視ＭＣＵのニューラル・ネットワークは、アラームをトリガする排水溝の格子又はマンホール・カバーなど、実際には危険物ではない金属物体をＦＣＷシステムが識別するときを学習してもよい。少なくとも一実施例では、二次コンピュータがカメラ・ベースのＬＤＷシステムである場合、自転車や歩行者が存在し、車線逸脱が実際には最も安全な操作であるときに、監視ＭＣＵのニューラル・ネットワークはＬＤＷを無効にするように学習してもよい。少なくとも一実施例では、監視ＭＣＵは、ニューラル・ネットワークを関連するメモリとともに実行するのに好適なＤＬＡ又はＧＰＵのうちの少なくとも１つを含んでもよい。少なくとも一実施例では、監視ＭＣＵは、ＳｏＣ１７０４の構成要素を備えても、且つ／又はその構成要素として含まれてもよい。

少なくとも一実施例では、ＡＤＡＳシステム１７３８は、コンピュータ・ビジョンの従来のルールを使用してＡＤＡＳ機能を実行する二次コンピュータを含んでもよい。少なくとも一実施例では、二次コンピュータは、従来のコンピュータ・ビジョン・ルール（ｉｆ－ｔｈｅｎルール）を使用してもよく、ニューラル・ネットワークが監視ＭＣＵに存在することによって、信頼性、安全性、及び性能が向上してもよい。たとえば、少なくとも一実施例では、多様な実施及び意図的な非同一性により、特にソフトウェア（又はソフトウェアとハードウェアのインターフェース）の機能によって生じる誤りに対し、システム全体の誤り耐性が高まる。たとえば、少なくとも一実施例では、一次コンピュータ上で実行中のソフトウェアにバグ又はエラーがあり、二次コンピュータ上で実行中の非同一のソフトウェア・コードが、全体的に同じ結果を提供する場合には、監視ＭＣＵは、全体的な結果が正しく、一次コンピュータ上のソフトウェア又はハードウェアのバグが重大なエラーを引き起こしていないという、より高い信頼性を有してもよい。

少なくとも一実施例では、ＡＤＡＳシステム１７３８の出力は、一次コンピュータの知覚ブロック、及び／又は一次コンピュータの動的運転タスクブロックに供給されてもよい。たとえば、少なくとも一実施例では、ＡＤＡＳシステム１７３８が、直前の物体に起因して正面衝突警告を示している場合には、知覚ブロックは、物体を識別するときにこの情報を使用してもよい。少なくとも一実施例では、二次コンピュータは、本明細書に記載するように、訓練済みの、したがって誤検出のリスクを低減する独自のニューラル・ネットワークを有してもよい。

少なくとも一実施例では、車両１７００はさらに、インフォテイメントＳｏＣ１７３０（たとえば、車両内インフォテイメント・システム（ＩＶＩ）：ｉｎ－ｖｅｈｉｃｌｅｉｎｆｏｔａｉｎｍｅｎｔｓｙｓｔｅｍ）を含んでもよい。インフォテイメント・システム１７３０はＳｏＣとして図示及び説明されるが、少なくとも一実施例では、ＳｏＣではなくてもよく、限定することなく２つ以上の個別の構成要素を含んでもよい。少なくとも一実施例では、インフォテイメントＳｏＣ１７３０は、限定することなく、ハードウェアとソフトウェアの組合せを含んでもよく、この組合せを使用して、オーディオ（たとえば、音楽、パーソナル・デジタル・アシスタント、ナビゲーション命令、ニュース、ラジオなど）、ビデオ（たとえば、ＴＶ、映画、ストリーミングなど）、電話（たとえば、ハンズフリー通話）、ネットワーク接続（たとえば、ＬＴＥ、Ｗｉ－Ｆｉなど）、及び／又は情報サービス（たとえば、ナビゲーション・システム、後方駐車支援、無線データ・システム、車両関連情報、たとえば燃料レベル、合計走行距離、ブレーキ燃料レベル、オイル・レベル、ドアの開閉、空気フィルタ情報など）を車両１７００に提供してもよい。たとえば、インフォテイメントＳｏＣ１７３０は、ラジオ、ディスク再生装置、ナビゲーション・システム、ビデオ再生装置、ＵＳＢ及びＢｌｕｅｔｏｏｔｈ接続、カーピュータ、車内エンタテイメント、Ｗｉ－Ｆｉ、ハンドル・オーディオ制御、ハンズフリー音声制御、ヘッド・アップ・ディスプレイ（「ＨＵＤ」：ｈｅａｄｓ－ｕｐｄｉｓｐｌａｙ）、ＨＭＩディスプレイ１７３４、テレマテックス・デバイス、（たとえば、様々な構成要素、特徴、及び／若しくはシステムを制御及び／若しくは相互作用するための）制御パネル、並びに／又は他の構成要素を含むことができる。少なくとも一実施例では、さらにインフォテイメントＳｏＣ１７３０を使用して、ＡＤＡＳシステム１７３８からの情報、車両操作計画、軌道などの自律運転情報、周囲環境情報（たとえば、交差点情報、車両情報、道路情報など）、及び／又は他の情報などの（たとえば、視覚的及び／又は聴覚的な）情報が、車両のユーザに提供されてもよい。

少なくとも一実施例では、インフォテイメントＳｏＣ１７３０は、任意の量及びタイプのＧＰＵ機能を含んでもよい。少なくとも一実施例では、インフォテイメントＳｏＣ１７３０は、バス１７０２（たとえば、ＣＡＮバス、イーサネット（登録商標）など）を介して、車両１７００の他のデバイス、システム、及び／又は構成要素と通信してもよい。少なくとも一実施例では、インフォテイメントＳｏＣ１７３０は監視ＭＣＵに結合されてもよく、それにより、一次コントローラ１７３６（たとえば、車両１７００の一次及び／又はバックアップのコンピュータ）が故障したときに、インフォテイメント・システムのＧＰＵが、一部の自己運転機能を実行してもよい。少なくとも一実施例では、インフォテイメントＳｏＣ１７３０は、本明細書に記載するように、車両１７００を運転手－安全停止モードにしてもよい。

少なくとも一実施例では、車両１７００はさらに、計器クラスタ１７３２（たとえば、デジタル・ダッシュボード、電子計器クラスタ、デジタル計器パネルなど）を含んでもよい。計器クラスタ１７３２は、限定することなく、コントローラ、及び／又はスーパーコンピュータ（たとえば、個別のコントローラ又はスーパーコンピュータ）を含んでもよい。少なくとも一実施例では、計器クラスタ１７３２は、限定することなく、スピード・メータ、燃料レベル、油圧、タコメータ、オドメータ、方向指示器、シフトレバー位置インジケータ、シート・ベルト警告灯、バーキング・ブレーキ警告灯、エンジン故障灯、補助拘束システム（たとえば、エアバッグ）情報、ライト制御、安全システム制御、ナビゲーション情報など、任意の数及び組合せの計器セットを含んでもよい。いくつかの例では、インフォテイメントＳｏＣ１７３０と計器クラスタ１７３２との間で、情報が表示及び／又は共有されてもよい。少なくとも一実施例では、計器クラスタ１７３２は、インフォテイメントＳｏＣ１７３０の一部として含まれてもよく、又はその逆であってもよい。

１つ若しくは複数の実施例に関連する推論及び／又は訓練の動作を実行するために、推論及び／又は訓練論理１４１５が使用される。推論及び／又は訓練論理１４１５に関する詳細事項は、図１４Ａ及び／又は図１４Ｂと併せて本明細書に提供される。少なくとも一実施例では、推論及び／又は訓練論理１４１５は、本明細書に記載のニューラル・ネットワークの訓練動作、ニューラル・ネットワークの機能及び／若しくはアーキテクチャ、又はニューラル・ネットワークのユース・ケースを使用して計算された重みパラメータに少なくとも部分的に基づき、推論又は予測の動作のために図１７Ｃのシステムにおいて使用されてもよい。

図１７Ｄは、少なくとも一実施例による、クラウド・ベースのサーバと図１７Ａの自律車両１７００との間で通信するためのシステム１７７６の図である。少なくとも一実施例では、システム１７７６は、限定することなく、サーバ１７７８、ネットワーク１７９０、並びに車両１７００を含む任意の数及びタイプの車両を含んでもよい。サーバ１７７８は、限定することなく、複数のＧＰＵ１７８４（Ａ）～１７８４（Ｈ）（本明細書ではまとめてＧＰＵ１７８４と呼ぶ）、ＰＣＩｅスイッチ１７８２（Ａ）～１７８２（Ｈ）（本明細書ではまとめてＰＣＩｅスイッチ１７８２と呼ぶ）、及び／又はＣＰＵ１７８０（Ａ）～１７８０（Ｂ）（本明細書ではまとめてＣＰＵ１７８０と呼ぶ）を含んでもよい。ＧＰＵ１７８４、ＣＰＵ１７８０、及びＰＣＩｅスイッチ１７８２は、たとえば限定することなく、ＮＶＩＤＩＡにより開発されたＮＶＬｉｎｋインターフェース１７８８、及び／又はＰＣＩｅ接続１７８６などの高速相互接続によって、相互接続されてもよい。少なくとも一実施例では、ＧＰＵ１７８４同士は、ＮＶＬｉｎｋ及び／又はＮＶＳスイッチＳｏＣを介して接続され、ＧＰＵ１７８４とＰＣＩｅスイッチ１７８２は、ＰＣＩｅ相互接続を介して接続される。少なくとも一実施例では、８個のＧＰＵ１７８４、２個のＣＰＵ１７８０、及び４個のＰＣＩｅスイッチ１７８２が図示してあるが、これは限定するものではない。少なくとも一実施例では、サーバ１７７８のそれぞれは、限定することなく、任意の数のＧＰＵ１７８４、ＣＰＵ１７８０、及び／又はＰＣＩｅスイッチ１７８２を任意の組合せで含んでもよい。たとえば、少なくとも一実施例では、サーバ１７７８は、それぞれが８個、１６個、３２個、及び／又はそれ以上のＧＰＵ１７８４を含むことができる。

少なくとも一実施例では、サーバ１７７８は、最近始まった道路工事などの予想外の又は変更された道路状態を示す画像を表す画像データを、ネットワーク１７９０を介して車両から受信してもよい。少なくとも一実施例では、サーバ１７７８は、ニューラル・ネットワーク１７９２、更新済みニューラル・ネットワーク１７９２及び／又は、限定することなく交通状態及び道路状態に関する情報を含む地図情報１７９４を、ネットワーク１７９０を介して車両に送信してもよい。少なくとも一実施例では、地図情報１７９４の更新は、建築現場、穴、迂回路、洪水、及び／又は他の障害物に関する情報など、ＨＤマップ１７２２に対する更新を、限定することなく含んでもよい。少なくとも一実施例では、ニューラル・ネットワーク１７９２、更新済みニューラル・ネットワーク１７９２及び／又は地図情報１７９４は、環境内の任意の数の車両から受信したデータに表された新しい訓練及び／又は経験から得られたものであってもよく、且つ／又は、データ・センタにおいて（たとえば、サーバ１７７８及び／又は他のサーバを使用して）実行された訓練に少なくとも部分的に基づき、得られたものであってもよい。

少なくとも一実施例では、サーバ１７７８を使用して、訓練データに少なくとも部分的に基づき、機械学習モデル（たとえば、ニューラル・ネットワーク）が訓練されてもよい。訓練データは車両によって生成されてもよく、且つ／又はシミュレーションで（たとえば、ゲーム・エンジンを使用して）生成されてもよい。少なくとも一実施例では、（たとえば、関連するニューラル・ネットワークが教師あり学習により恩恵を受ける場合には）任意の量の訓練データがタグ付けされ、且つ／又は他の前処理を受ける。少なくとも一実施例では、（たとえば、関連するニューラル・ネットワークが教師あり学習を必要としない場合には）任意の量の訓練データはタグ付け及び／又は前処理されない。少なくとも一実施例では、機械学習モデルが訓練されると、機械学習モデルは車両によって使用されてもよく（たとえば、ネットワーク１７９０を介して車両に送信されてもよく、且つ／又は機械学習モデルは、車両を遠隔監視するためにサーバ１７７８によって使用されてもよい。

少なくとも一実施例では、サーバ１７７８は車両からデータを受信し、リアルタイムの知的推論ができるように、最新のリアルタイムのニューラル・ネットワークにデータを適用してもよい。少なくとも一実施例では、サーバ１７７８は、ＮＶＩＤＩＡによって開発されたＤＧＸ及びＤＧＸステーション・マシンなど、ＧＰＵ１７８４によって動く深層学習スーパーコンピュータ及び／又は専用ＡＩコンピュータを含んでもよい。しかし、少なくとも一実施例では、サーバ１７７８は、ＣＰＵにより動くデータ・センタを使用する深層学習インフラストラクチャを含んでもよい。

少なくとも一実施例では、サーバ１７７８の深層学習インフラストラクチャは、高速のリアルタイムの推論が可能であってもよく、その機能を使用して、車両１７００のプロセッサ、ソフトウェア、及び／又は関連ハードウェアの健全性を評価及び確認してもよい。たとえば、少なくとも一実施例では、深層学習インフラストラクチャは、一連の画像、及び／又はその一連の画像において（たとえば、コンピュータ・ビジョン及び／又は他の機械学習の物体分類技法により）車両１７００が位置特定した物体など、周期的な更新を車両１７００から受信してもよい。少なくとも一実施例では、深層学習インフラストラクチャは、独自のニューラル・ネットワークを実行して物体を識別し、それを車両１７００によって識別された物体と比較してもよく、結果が一致せず、車両１７００のＡＩが故障していると深層学習インフラストラクチャが結論づけた場合には、サーバ１７７８は、車両１７００のフェイル・セーフ・コンピュータに制御を掌握し、乗員に通知し、安全な停車操作を完了するよう命じる信号を車両１７００に送信してもよい。

少なくとも一実施例では、サーバ１７７８は、ＧＰＵ１７８４、及び１つ又は複数のプログラム可能な推論アクセラレータ（たとえば、ＮＶＩＤＩＡのＴｅｎｓｏｒＲＴ３）を含んでもよい。少なくとも一実施例では、ＧＰＵにより動くサーバと、推論の加速とを組み合わせることによって、リアルタイムの応答を可能にすることができる。性能がそれほど重要ではない場合など、少なくとも一実施例では、ＣＰＵ、ＦＰＧＡ、及び他のプロセッサにより動くサーバが、推論に使用されてもよい。少なくとも一実施例では、１つ又は複数の実施例を実行するために、ハードウェア構造体１４１５が使用される。ハードウェア構造体１４１５に関する詳細事項は、図１４Ａ及び／又は図１４Ｂと併せて本明細書に提供される。

コンピュータ・システム
図１８は、例示的なコンピュータ・システムを示すブロック図であり、このコンピュータ・システムは、少なくとも一実施例による、命令を実行するための実行ユニットを含んでもよいプロセッサとともに形成された、相互接続されたデバイス及び構成要素、システム・オン・チップ（ＳｏＣ）、又はこれらの何らかの組合せ１８００を有するシステムであってもよい。少なくとも一実施例では、コンピュータ・システム１８００は、本明細書に記載の実施例などにおいて本開示に従ってデータを処理するためのアルゴリズムを実行する論理を含む実行ユニットを使用するための、プロセッサ１８０２などの構成要素を、限定することなく含んでもよい。少なくとも一実施例では、コンピュータ・システム１８００は、カリフォルニア州サンタクララのインテルコーポレーションから入手可能なＰＥＮＴＩＵＭ（登録商標）プロセッサ・ファミリー、Ｘｅｏｎ（商標）、Ｉｔａｎｉｕｍ（登録商標）、ＸＳｃａｌｅ（商標）及び／又はＳｔｒｏｎｇＡＲＭ（商標）、Ｉｎｔｅｌ（登録商標）Ｃｏｒｅ（商標）、又はＩｎｔｅｌ（登録商標）Ｎｅｒｖａｎａ（商標）マイクロプロセッサなどのプロセッサを含んでもよいが、（他のマイクロプロセッサ、エンジニアリング・ワークステーション、セット・トップ・ボックスなどを有するＰＣを含め）他のシステムが使用されてもよい。少なくとも一実施例では、コンピュータ・システム１８００は、ワシントン州、レドモンドのマイクロソフトコーポレーションから入手可能なＷＩＮＤＯＷＳ（登録商標）のオペレーティング・システムのあるバージョンを実行してもよいが、他のオペレーティング・システム（たとえば、ＵＮＩＸ（登録商標）及びＬｉｎｕｘ（登録商標））、組み込みソフトウェア、及び／又はグラフィカル・ユーザ・インターフェースが使用されてもよい。

実施例は、携帯型デバイス及び組み込みアプリケーションなど、他のデバイスで使用されてもよい。携帯型デバイスのいくつかの例は、セルラー・フォン、インターネット・プロトコル・デバイス、デジタル・カメラ、パーソナル・デジタル・アシスタント（「ＰＤＡ」：ｐｅｒｓｏｎａｌｄｉｇｉｔａｌａｓｓｉｓｔａｎｔｓ）、及び携帯型ＰＣを含む。少なくとも一実施例では、組み込みアプリケーションは、マイクロコントローラ、デジタル信号プロセッサ（「ＤＳＰ」：ｄｉｇｉｔａｌｓｉｇｎａｌｐｒｏｃｅｓｓｏｒ）、システム・オン・チップ、ネットワーク・コンピュータ（「ＮｅｔＰＣ」：ｎｅｔｗｏｒｋｃｏｍｐｕｔｅｒｓ）、セット・トップ・ボックス、ネットワーク・ハブ、広域ネットワーク（「ＷＡＮ」：ｗｉｄｅａｒｅａｎｅｔｗｏｒｋ）スイッチ、又は少なくとも一実施例による１つ又は複数の命令を実行することができる任意の他のシステムを含んでもよい。

少なくとも一実施例では、コンピュータ・システム１８００は、限定することなくプロセッサ１８０２を含んでもよく、このプロセッサ１８０２は限定することなく、本明細書に記載の技法による機械学習モデルの訓練及び／又は推論を実行するための１つ又は複数の実行ユニット１８０８を含んでもよい。少なくとも一実施例では、システム１８は、シングル・プロセッサのデスクトップ又はサーバ・システムであるが、別の実施例では、システム１８はマルチプロセッサ・システムであってもよい。少なくとも一実施例では、プロセッサ１８０２は、限定することなく、複合命令セット・コンピュータ（「ＣＩＳＣ」：ｃｏｍｐｌｅｘｉｎｓｔｒｕｃｔｉｏｎｓｅｔｃｏｍｐｕｔｅｒ）マイクロプロセッサ、縮小命令セット・コンピューティング（「ＲＩＳＣ」）マイクロプロセッサ、超長命令語（「ＶＬＩＷ」）マイクロプロセッサ、命令セットの組合せを実施するプロセッサ、又は任意の他のプロセッサ・デバイス、たとえばデジタル信号プロセッサなどを含んでもよい。少なくとも一実施例では、プロセッサ１８０２は、プロセッサ・バス１８１０に結合されてもよく、このプロセッサ・バスは、プロセッサ１８０２とコンピュータ・システム１８００内の他の構成要素との間でデジタル信号を送信してもよい。

少なくとも一実施例では、プロセッサ１８０２は、限定することなく、レベル１（「Ｌ１」）の内部キャッシュ・メモリ（「キャッシュ」）１８０４を含んでもよい。少なくとも一実施例では、プロセッサ１８０２は、単一の内部キャッシュ又は複数レベルの内部キャッシュを有してもよい。少なくとも一実施例では、キャッシュ・メモリは、プロセッサ１８０２の外部にあってもよい。他の実施例は、特定の実施形態及び必要性に応じて、内部キャッシュと外部キャッシュの両方の組合せも含んでよい。少なくとも一実施例では、レジスタ・ファイル１８０６は、整数レジスタ、浮動小数点レジスタ、状態レジスタ、及び命令ポインタ・レジスタを限定することなく含む様々レジスタに、異なるタイプのデータを記憶してもよい。

少なくとも一実施例では、整数及び浮動小数点の演算を実行するための論理を限定することなく含む実行ユニット１８０８も、プロセッサ１８０２にある。プロセッサ１８０２は、ある一定のマクロ命令のためのマイクロコードを記憶するマイクロコード（「ｕコード」）読取り専用メモリ（「ＲＯＭ」：ｒｅａｄｏｎｌｙｍｅｍｏｒｙ）も含んでよい。少なくとも一実施例では、実行ユニット１８０８は、パック命令セット１８０９に対処する論理を含んでもよい。少なくとも一実施例では、パック命令セット１８０９を、命令を実行する関連回路とともに汎用プロセッサの命令セットに含めることにより、多くのマルチメディア・アプリケーションによって使用される演算を、汎用プロセッサ１８０２のパック・データを使用して実行することができる。１つ又は複数の実施例では、プロセッサのデータ・バスの全幅を使用してパック・データの演算を実行することによって、多くのマルチメディア・アプリケーションを加速し、より効率的に実行することができ、これにより、１度に１つのデータ要素に対して１つ又は複数の演算を実行するためにプロセッサのデータ・バス間でより小さい単位のデータを転送する必要をなくすことができる。

少なくとも一実施例では、実行ユニット１８０８はまた、マイクロコントローラ、組み込みプロセッサ、グラフィックス・デバイス、ＤＳＰ、及び他のタイプの論理回路において使用されてもよい。少なくとも一実施例では、コンピュータ・システム１８００は、限定することなくメモリ１８２０を含んでもよい。少なくとも一実施例では、メモリ１８２０は、ダイナミック・ランダム・アクセス・メモリ（「ＤＲＡＭ」）デバイス、スタティック・ランダム・アクセス・メモリ（「ＳＲＡＭ」）デバイス、フラッシュ・メモリ・デバイス、又は他のメモリ・デバイスとして実施されてもよい。メモリ１８２０は、プロセッサ１８０２によって実行されてもよいデータ信号によって表される命令１８１９、及び／又はデータ１８２１を記憶してもよい。

少なくとも一実施例では、システム論理チップが、プロセッサ・バス１８１０及びメモリ１８２０に結合されてもよい。少なくとも一実施例では、システム論理チップは、限定することなく、メモリ・コントローラ・ハブ（「ＭＣＨ」：ｍｅｍｏｒｙｃｏｎｔｒｏｌｌｅｒｈｕｂ）１８１６を含んでもよく、プロセッサ１８０２は、プロセッサ・バス１８１０を介してＭＣＨ１８１６と通信してもよい。少なくとも一実施例では、ＭＣＨ１８１６は、命令及びデータを記憶するため、及びグラフィックス・コマンド、データ、及びテクスチャを記憶するために、高帯域幅メモリ経路１８１８をメモリ１８２０に提供してもよい。少なくとも一実施例では、ＭＣＨ１８１６は、プロセッサ１８０２と、メモリ１８２０と、コンピュータ・システム１８００の他の構成要素との間でデータ信号を導き、プロセッサ・バス１８１０と、メモリ１８２０と、システムＩ／Ｏ１８２２との間でデータ信号をブリッジしてもよい。少なくとも一実施例では、システム論理チップは、グラフィックス・コントローラに結合するためのグラフィックス・ポートを提供してもよい。少なくとも一実施例では、ＭＣＨ１８１６は、高帯域幅メモリ経路１８１８を介してメモリ１８２０に結合されてもよく、グラフィックス／ビデオカード１８１２は、アクセラレーテッド・グラフィックス・ポート（「ＡＧＰ」：ＡｃｃｅｌｅｒａｔｅｄＧｒａｐｈｉｃｓＰｏｒｔ）相互接続１８１４を介してＭＣＨ１８１６に結合されてもよい。

少なくとも一実施例では、コンピュータ・システム１８００は、ＭＣＨ１８１６をＩ／Ｏコントローラ・ハブ（「ＩＣＨ」：Ｉ／Ｏｃｏｎｔｒｏｌｌｅｒｈｕｂ）１８３０に結合するためのプロプライエタリ・ハブ・インターフェース・バスであるシステムＩ／Ｏ１８２２を使用してもよい。少なくとも一実施例では、ＩＣＨ１８３０は、ローカルのＩ／Ｏバスを介していくつかのＩ／Ｏデバイスに直接接続を提供してもよい。少なくとも一実施例では、ローカルＩ／Ｏバスは、周辺装置をメモリ１８２０、チップセット、及びプロセッサ１８０２に接続するための高速Ｉ／Ｏバスを、限定することなく含んでもよい。例としては、オーディオ・コントローラ１８２９、ファームウェア・ハブ（「フラッシュＢＩＯＳ」）１８２８、ワイヤレス・トランシーバ１８２６、データ・ストレージ１８２４、ユーザ入力及びキーボードのインターフェースを含むレガシーＩ／Ｏコントローラ１８２３、ユニバーサル・シリアル・バス（「ＵＳＢ」：ＵｎｉｖｅｒｓａｌＳｅｒｉａｌＢｕｓ）などのシリアル拡張ポート１８２７、及びネットワーク・コントローラ１８３４が、限定することなく含まれてもよい。データ・ストレージ１８２４は、ハード・ディスク・ドライブ、フロッピー（登録商標）・ディスク・ドライブ、ＣＤ－ＲＯＭデバイス、フラッシュ・メモリ・デバイス、又は他の大容量ストレージ・デバイスを備えてもよい。

少なくとも一実施例では、図１８は、相互接続されたハードウェア・デバイス又は「チップ」を含むシステムを示すが、一方他の実施例では、図１８は例示的なシステム・オン・チップ（「ＳｏＣ」）を示してもよい。少なくとも一実施例では、図１８で示すデバイスは、プロプライエタリ相互接続、標準相互接続（たとえば、ＰＣＩｅ）、又はこれらの何らかの組合せで相互接続されてもよい。少なくとも一実施例では、コンピュータ・システム１８００の１つ又は複数の構成要素は、コンピュート・エクスプレス・リンク（ＣＸＬ：ｃｏｍｐｕｔｅｅｘｐｒｅｓｓｌｉｎｋ）相互接続を使用して相互接続されてもよい。

１つ若しくは複数の実施例に関連する推論及び／又は訓練の動作を実行するために、推論及び／又は訓練論理１４１５が使用される。推論及び／又は訓練論理１４１５に関する詳細事項は、図１４Ａ及び／又は図１４Ｂと併せて本明細書に提供される。少なくとも一実施例では、推論及び／又は訓練論理１４１５は、本明細書に記載のニューラル・ネットワークの訓練動作、ニューラル・ネットワークの機能及び／若しくはアーキテクチャ、又はニューラル・ネットワークのユース・ケースを使用して計算された重みパラメータに少なくとも部分的に基づき、推論又は予測の動作のために図１８のシステムにおいて使用されてもよい。

図１９は、少なくとも一実施例による、プロセッサ１９１０を利用するための電子デバイス１９００を示すブロック図である。少なくとも一実施例では、電子デバイス１９００は、たとえば限定することなく、ノートブック、タワー・サーバ、ラック・サーバ、ブレード・サーバ、ラップトップ、デスクトップ、タブレット、モバイル・デバイス、電話、組み込みコンピュータ、又は任意の他の好適な電子デバイスであってもよい。

少なくとも一実施例では、システム１９００は、任意の好適な数又は種類の構成要素、周辺装置、モジュール、若しくはデバイスに通信可能に結合されたプロセッサ１９１０を、限定することなく含んでもよい。少なくとも一実施例では、プロセッサ１９１０は、Ｉ°Ｃバス、システム・マネージメント・バス（「ＳＭＢｕｓ」：ＳｙｓｔｅｍＭａｎａｇｅｍｅｎｔＢｕｓ）、ロー・ピン・カウント（ＬＰＣ：ＬｏｗＰｉｎＣｏｕｎｔ）バス、シリアル・ペリフェラル・インターフェース（「ＳＰＩ」：ＳｅｒｉａｌＰｅｒｉｐｈｅｒａｌＩｎｔｅｒｆａｃｅ）、ハイ・デフィニション・オーディオ（「ＨＤＡ」：ＨｉｇｈＤｅｆｉｎｉｔｉｏｎＡｕｄｉｏ）バス、シリアル・アドバンス・テクノロジー・アタッチメント（「ＳＡＴＡ」：ＳｅｒｉａｌＡｄｖａｎｃｅＴｅｃｈｎｏｌｏｇｙＡｔｔａｃｈｍｅｎｔ）バス、ユニバーサル・シリアル・バス（「ＵＳＢ」）（バージョン１、２、３）、又はユニバーサル非同期レシーバ／トランスミッタ（「ＵＡＲＴ」：ＵｎｉｖｅｒｓａｌＡｓｙｎｃｈｒｏｎｏｕｓＲｅｃｅｉｖｅｒ／Ｔｒａｎｓｍｉｔｔｅｒ）バスなどのバス若しくはインターフェースを使用して結合される。少なくとも一実施例では、図１９は、相互接続されたハードウェア・デバイス又は「チップ」を含むシステムを示すが、一方他の実施例では、図１９は例示的なシステム・オン・チップ（「ＳｏＣ」）を示してもよい。少なくとも一実施例では、図１９に示すデバイスは、プロプライエタリ相互接続、標準相互接続（たとえば、ＰＣＩｅ）、又はこれらの何らかの組合せで相互接続されてもよい。少なくとも一実施例では、図１９の１つ又は複数の構成要素は、コンピュート・エクスプレス・リンク（ＣＸＬ）相互接続を使用して相互接続されてもよい。

少なくとも一実施例では、図１９は、ディスプレイ１９２４、タッチ画面１９２５、タッチ・パッド１９３０、近距離無線通信ユニット（「ＮＦＣ」：ＮｅａｒＦｉｅｌｄＣｏｍｍｕｎｉｃａｔｉｏｎｓｕｎｉｔ）１９４５、センサ・ハブ１９４０、熱センサ１９４６、エクスプレス・チップセット（「ＥＣ」：ＥｘｐｒｅｓｓＣｈｉｐｓｅｔ）１９３５、トラステッド・プラットフォーム・モジュール（「ＴＰＭ」：ＴｒｕｓｔｅｄＰｌａｔｆｏｒｍＭｏｄｕｌｅ）１９３８、ＢＩＯＳ／ファームウェア／フラッシュ・メモリ（「ＢＩＯＳ、ＦＷフラッシュ」：ＢＩＯＳ／ｆｉｒｍｗａｒｅ／ｆｌａｓｈｍｅｍｏｒｙ）１９２２、ＤＳＰ１９６０、ソリッド・ステート・ディスク（「ＳＳＤ」：ＳｏｌｉｄＳｔａｔｅＤｉｓｋ）若しくはハード・ディスク・ドライブ（「ＨＤＤ」：ＨａｒｄＤｉｓｋＤｒｉｖｅ）などのドライブ（「ＳＳＤ又はＨＤＤ」）１９２０、ワイヤレス・ローカル・エリア・ネットワーク・ユニット（「ＷＬＡＮ」：ｗｉｒｅｌｅｓｓｌｏｃａｌａｒｅａｎｅｔｗｏｒｋｕｎｉｔ）１９５０、Ｂｌｕｅｔｏｏｔｈユニット１９５２、ワイヤレス広域ネットワーク・ユニット（「ＷＷＡＮ」：ＷｉｒｅｌｅｓｓＷｉｄｅＡｒｅａＮｅｔｗｏｒｋｕｎｉｔ）１９５６、全地球測位システム（ＧＰＳ：ＧｌｏｂａｌＰｏｓｉｔｉｏｎｉｎｇＳｙｓｔｅｍ）ユニット１９５５、ＵＳＢ３．０カメラなどのカメラ（「ＵＳＢ３．０カメラ」）１９５４、又は、たとえばＬＰＤＤＲ３規格に実施された低電力ダブル・データ・レート（「ＬＰＤＤＲ」：ＬｏｗＰｏｗｅｒＤｏｕｂｌｅＤａｔａＲａｔｅ）メモリ・ユニット（「ＬＰＤＤＲ３」）１９１５を含んでもよい。これらの構成要素は、それぞれ任意の好適なやり方で実施されてもよい。

少なくとも一実施例では、上述した構成要素を介して、他の構成要素がプロセッサ１９１０に通信可能に結合されてもよい。少なくとも一実施例では、加速度計１９４１、周囲光センサ（「ＡＬＳ」：ＡｍｂｉｅｎｔＬｉｇｈｔＳｅｎｓｏｒ）１９４２、コンパス１９４３、及びジャイロスコープ１９４４が、センサ・ハブ１９４０に通信可能に結合されてもよい。少なくとも一実施例では、熱センサ１９３９、ファン１９３７、キーボード１９４６、及びタッチ・パッド１９３０が、ＥＣ１９３５に通信可能に結合されてもよい。少なくとも一実施例では、スピーカ１９６３、ヘッドフォン１９６４、及びマイクロフォン（「ｍｉｃ」）１９６５が、オーディオ・ユニット（オーディオ・コーデック及びクラスＤアンプ）１９６４に通信可能に結合されてもよく、このオーディオ・ユニットが、ＤＳＰ１９６０に通信可能に結合されてもよい。少なくとも一実施例では、オーディオ・ユニット１９６４は、たとえば限定することなく、オーディオ・コーダ／デコーダ（「コーデック」）及びクラスＤアンプリファイアを含んでもよい。少なくとも一実施例では、ＳＩＭカード（「ＳＩＭ」）１９５７は、ＷＷＡＮユニット１９５６に通信可能に結合されてもよい。少なくとも一実施例では、ＷＬＡＮユニット１９５０及びＢｌｕｅｔｏｏｔｈユニット１９５２などの構成要素、並びにＷＷＡＮ１９５６は、次世代フォーム・ファクタ（「ＮＧＦＦ」：ＮｅｘｔＧｅｎｅｒａｔｉｏｎＦｏｒｍＦａｃｔｏｒ）に実施されてもよい。

１つ若しくは複数の実施例に関連する推論及び／又は訓練の動作を実行するために、推論及び／又は訓練論理１４１５が使用される。推論及び／又は訓練論理１４１５に関する詳細事項は、図１４Ａ及び／又は図１４Ｂと併せて本明細書に提供される。少なくとも一実施例では、推論及び／又は訓練論理１４１５は、本明細書に記載のニューラル・ネットワークの訓練動作、ニューラル・ネットワークの機能及び／若しくはアーキテクチャ、又はニューラル・ネットワークのユース・ケースを使用して計算された重みパラメータに少なくとも部分的に基づき、推論又は予測の動作のために図１９のシステムにおいて使用されてもよい。

少なくとも一実施例は、上述した技法を使用して構築されてもよい。少なくとも一実施例では、ロボット制御システムの評価及び生成のネットワークは、上述した通りにプロセッサを使用して実施されてもよい。

図２０は、少なくとも一実施例による、コンピュータ・システム２０００を示す。少なくとも一実施例では、コンピュータ・システム２０００は、本開示全体を通して説明する様々なプロセス及び方法を実施するように構成される。

少なくとも一実施例では、コンピュータ・システム２０００は、限定することなく、少なくとも１つの中央処理装置（「ＣＰＵ」）２００２を含み、この処理装置は、ＰＣＩ：ＰｅｒｉｐｈｅｒａｌＣｏｍｐｏｎｅｎｔＩｎｔｅｒｃｏｎｎｅｃｔ（「ペリフェラル・コンポーネント・インターコネクト」）、ペリフェラル・コンポーネント・インターコネクト・エクスプレス（「ＰＣＩ－Ｅｘｐｒｅｓｓ」：ｐｅｒｉｐｈｅｒａｌｃｏｍｐｏｎｅｎｔｉｎｔｅｒｃｏｎｎｅｃｔｅｘｐｒｅｓｓ）、ＡＧＰ：ＡｃｃｅｌｅｒａｔｅｄＧｒａｐｈｉｃｓＰｏｒｔ（「アクセラレーテッド・グラフィックス・ポート」）、ハイパートランスポート、又は任意の他のバス若しくはポイントツーポイントの通信プロトコルなど、任意の好適なプロトコルを使用して実施された通信バス２０１０に接続される。少なくとも一実施例では、コンピュータ・システム２０００は、メイン・メモリ２００４、及び（たとえば、ハードウェア、ソフトウェア、又はこれらの組合せとして実施される）制御論理を限定することなく含み、データは、ランダム・アクセス・メモリ（「ＲＡＭ」：ｒａｎｄｏｍａｃｃｅｓｓｍｅｍｏｒｙ）の形をとってもよいメイン・メモリ２００４に記憶される。少なくとも一実施例では、ネットワーク・インターフェース・サブシステム（「ネットワーク・インターフェース」）２０２２は、他のシステムからデータを受信し、コンピュータ・システム２０００から他のシステムにデータを送信するための他のコンピューティング・デバイス及びネットワークとのインターフェースを提供する。

少なくとも一実施例では、コンピュータ・システム２０００は、少なくとも一実施例では、限定することなく、入力デバイス２００８、パラレル処理システム２０１２、及びディスプレイ・デバイス２００６を含み、このディスプレイ・デバイスは、従来の陰極線管（「ＣＲＴ」：ｃａｔｈｏｄｅｒａｙｔｕｂｅ）、液晶ディスプレイ（「ＬＣＤ」：ｌｉｑｕｉｄｃｒｙｓｔａｌｄｉｓｐｌａｙ）、発光ダイオード（「ＬＥＤ」：ｌｉｇｈｔｅｍｉｔｔｉｎｇｄｉｏｄｅ）、プラズマ・ディスプレイ、又は他の好適なディスプレイ技術を使用して実施することができる。少なくとも一実施例では、ユーザ入力は、キーボード、マウス、タッチ・パッド、マイクロフォンなどの入力デバイス２００８から受け取る。少なくとも一実施例では、上記モジュールのそれぞれを単一の半導体プラットフォームに置いて、処理システムを形成することができる。

１つ若しくは複数の実施例に関連する推論及び／又は訓練の動作を実行するために、推論及び／又は訓練論理１４１５が使用される。推論及び／又は訓練論理１４１５に関する詳細事項は、図１４Ａ及び／又は図１４Ｂと併せて本明細書に提供される。少なくとも一実施例では、訓練論理１４１５は、本明細書に記載のニューラル・ネットワークの訓練動作、ニューラル・ネットワークの機能及び／若しくはアーキテクチャ、又はニューラル・ネットワークのユース・ケースを使用して計算された重みパラメータに少なくとも部分的に基づき、推論又は予測の動作のために図２０のシステムにおいて使用されてもよい。

少なくとも一実施例は、上述した技法を使用して構築されてもよい。少なくとも一実施例では、ロボット制御システムの評価及び生成のネットワークは、上述した通りにコンピュータ・システムを使用して実施されてもよい。

図２１は、少なくとも一実施例によるコンピュータ・システム２１００を示す。少なくとも一実施例では、コンピュータ・システム２１００は、限定することなく、コンピュータ２１１０及びＵＳＢスティック２１２０を含んでもよい。少なくとも一実施例では、コンピュータ・システム２１１０は、限定することなく、任意の数及びタイプのプロセッサ（図示せず）、並びにメモリを含んでもよい。少なくとも一実施例では、コンピュータ２１１０は、限定することなく、サーバ、クラウド・インスタンス、ラップトップ、及びデスクトップ・コンピュータを含む。

少なくとも一実施例では、ＵＳＢスティック２１２０は、限定することなく、処理ユニット２１３０、ＵＳＢインターフェース２１４０、及びＵＳＢインターフェース論理２１５０を含む。少なくとも一実施例では、処理ユニット２１３０は、命令を実行することができる任意の命令実行システム、装置、又はデバイスであってもよい。少なくとも一実施例では、処理ユニット２１３０は、限定することなく、任意の数及びタイプの処理コア（図示せず）を含んでもよい。少なくとも一実施例では、処理コア２１３０は、機械学習に関連する任意の量及びタイプの演算を実行するように最適化された特定用途向け集積回路（「ＡＳＩＣ」）を備える。たとえば、少なくとも一実施例では、処理コア２１３０は、機械学習の推論演算を実行するように最適化されたテンソル処理ユニット（「ＴＰＣ」：ｔｅｎｓｏｒｐｒｏｃｅｓｓｉｎｇｕｎｉｔ）である。少なくとも一実施例では、処理コア２１３０は、機械視覚及び機械学習の推論演算を実行するように最適化された視覚処理ユニット（「ＶＰＵ」）である。

少なくとも一実施例では、ＵＳＢインターフェース２１４０は、任意のタイプのＵＳＢコネクタ又はＵＳＢソケットであってもよい。たとえば、少なくとも一実施例では、ＵＳＢインターフェース２１４０は、データ及び電源用のＵＳＢ３．０Ｔｙｐｅ－Ｃのソケットである。少なくとも一実施例では、ＵＳＢインターフェース２１４０は、ＵＳＢ３．０Ｔｙｐｅ－Ａのコネクタである。少なくとも一実施例では、ＵＳＢインターフェース論理２１５０は、処理ユニット２１３０がＵＳＢコネクタ２１４０を介してデバイス（たとえばコンピュータ２１１０）と又はインターフェースをとることを可能にする任意の量及びタイプの論理を含んでもよい。

１つ若しくは複数の実施例に関連する推論及び／又は訓練の動作を実行するために、推論及び／又は訓練論理１４１５が使用される。推論及び／又は訓練論理１４１５に関する詳細事項は、図１４Ａ及び／又は図１４Ｂと併せて本明細書に提供される。少なくとも一実施例では、推論及び／又は訓練論理１４１５は、本明細書に記載のニューラル・ネットワークの訓練動作、ニューラル・ネットワークの機能及び／若しくはアーキテクチャ、又はニューラル・ネットワークのユース・ケースを使用して計算された重みパラメータに少なくとも部分的に基づき、推論又は予測の動作のために図２１のシステムにおいて使用されてもよい。

図２２Ａは、複数のＧＰＵ２２１０～２２１３が、高速リンク２２４０～２２４３（たとえば、バス、ポイントツーポイント相互接続など）を介して複数のマルチ・コア・プロセッサ２２０５～２２０６に通信可能に結合されている例示的なアーキテクチャを示す。一実施例では、高速リンク２２４０～２２４３は、４ＧＢ／秒、３０ＧＢ／秒、８０ＧＢ／秒、又はそれ以上の通信スループットをサポートする。ＰＣＩｅ４．０又は５．０、及びＮＶＬｉｎｋ２．０を含むがこれらに限定されない様々な相互接続プロトコルが使用されてもよい。

さらに、一実施例では、ＧＰＵ２２１０～２２１３のうちの２つ以上は高速リンク２２２９～２２３０を介して相互接続され、これらは、高速リンク２２４０～２２４３に使用されたものと同じ又は異なるプロトコル／リンクを使用して実施されてもよい。同様に、マルチ・コア・プロセッサ２２０５～２２０６のうちの２つ以上は、高速リンク２２２８を介して接続されてもよく、この高速リンク２２２８は、２０ＧＢ／秒、３０ＧＢ／秒、１２０ＧＢ／秒、又はそれ以上で動作する対称型マルチプロセッサ（ＳＭＰ）バスとすることができる。或いは、図２２Ａに示す様々なシステム構成要素間のすべての通信は、同じプロトコル／リンクを使用して（たとえば、共通の相互接続ファブリックを介して）実現されてもよい。

一実施例では、各マルチ・コア・プロセッサ２２０５～２２０６は、それぞれメモリ相互接続２２２６～２２２７を介してプロセッサ・メモリ２２０１～２２０２に通信可能に結合され、各ＧＰＵ２２１０～２２１３）は、それぞれＧＰＵメモリ・相互接続２２５０～２２５３を介してＧＰＵメモリ２２２０～２２２３に通信可能に結合される。メモリ相互接続２２２６～２２２７及び２２５０～２２５３は、同じ又は異なるメモリ・アクセス技術を利用してもよい。例として、限定ではなく、プロセッサ・メモリ２２０１～２２０２及びＧＰＵメモリ２２２０～２２２３は、（積層ＤＲＡＭを含む）ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）、グラフィックスＤＤＲＳＤＲＡＭ（ＧＤＤＲ）（たとえば、ＧＤＤＲ５、ＧＤＤＲ６）、又は高帯域幅メモリ（ＨＢＭ）などの揮発性メモリであってもよく、且つ／又は３ＤＸＰｏｉｎｔ又はＮａｎｏ－Ｒａｍなどの不揮発性メモリであってもよい。一実施例では、（たとえば、２レベルのメモリ（２ＬＭ）階層を使用して）、プロセッサ・メモリ２２０１～２２０２のいくつかの部分は揮発性メモリであってもよく、別の部分は不揮発性メモリであってもよい。

本明細書に記載するように、様々なプロセッサ２２０５～２２０６及びＧＰＵ２２１０～２２１３は、それぞれ特定のメモリ２２０１～２２０２、２２２０～２２３０に物理的に結合されてもよく、同じ仮想システムのアドレス空間（「実効アドレス」空間とも呼ぶ）が様々な物理メモリ間に分配されている統合されたメモリ・アーキテクチャが実施されてもよい。たとえば、プロセッサ・メモリ２２０１～２２０２はそれぞれ、６４ＧＢのシステム・メモリ・アドレス空間を備えてもよく、ＧＰＵメモリ２２２０～２２２３はそれぞれ、３２ＧＢのシステム・メモリ・アドレス空間を備えてもよい（この例では結果的に、合計２５６ＧＢのアドレス指定可能メモリが得られる）。

図２２Ｂは、１つの例示的な実施例によるマルチ・コア・プロセッサ２２０７とグラフィックス加速モジュール２２４６との相互接続のさらなる詳細事項を示す。グラフィックス加速モジュール２２４６は、高速リンク２２４０を介してプロセッサ２２０７に結合されるライン・カードに集積された１つ又は複数のＧＰＵチップを含んでもよい。或いは、グラフィックス加速モジュール２２４６は、プロセッサ２２０７と同じパッケージ又はチップに集積されてもよい。

少なくとも一実施例では、図示しているプロセッサ２２０７は、複数のコア２２６０Ａ～２２６０Ｄを含み、それぞれのコアが、トランスレーション・ルックアサイド・バッファ２２６１Ａ～２２６１Ｄと、１つ又は複数のキャッシュ２２６２Ａ～２２６２Ｄとを有する。少なくとも一実施例では、コア２２６０Ａ～２２６０Ｄは、命令を実行しデータを処理するための、図示していない様々な他の構成要素を含んでもよい。キャッシュ２２６２Ａ～２２６２Ｄは、レベル１（Ｌ１）及びレベル２（Ｌ２）のキャッシュを備えてもよい。さらに、１つ又は複数の共有キャッシュ２２５６が、キャッシュ２２６２Ａ～２２６２Ｄに含まれ、コア２２６０Ａ～２２６０Ｄのセットによって共有されてもよい。たとえば、プロセッサ２２０７の一実施例は、２４個のコアを含み、各コアが、独自のＬ１キャッシュ、１２個の共有Ｌ２キャッシュ、及び１２個の共有Ｌ３キャッシュを有する。この実施例では、１つ又は複数のＬ２及びＬ３のキャッシュが、２つの隣接するコアによって共有される。プロセッサ２２０７及びグラフィックス加速モジュール２２４６は、システム・メモリ２２１４に接続されており、このシステム・メモリは、図２２Ａのプロセッサ・メモリ２２０１～２２０２を含んでもよい。

様々なキャッシュ２２６２Ａ～２２６２Ｄ、２２５６、及びシステム・メモリ２２１４に記憶されたデータ及び命令については、コヒーレンス・バス２２６４を介したコア間通信によって、コヒーレンスが維持される。たとえば、各キャッシュは、特定のキャッシュ・ラインに対する読取り又は書込みを検出したことに応答して、コヒーレンス・バス２２６４を介して通信するために、それに関連するキャッシュ・コヒーレンス論理／回路を有してもよい。一実施例では、キャッシュ・アクセスを監視するために、コヒーレンス・バス２２６４を介してキャッシュ・スヌーピング・プロトコルが実施される。

一実施例では、プロキシ回路２２２５が、グラフィックス加速モジュール２２４６をコヒーレンス・バス２２６４に通信可能に結合して、グラフィックス加速モジュール２２４６がコア２２６０Ａ～２２６０Ｄのピアとしてキャッシュ・コヒーレンス・プロトコルに参加できるようにする。特に、インターフェース２２３５は、高速リンク２２４０（たとえば、ＰＣＩｅバス、ＮＶＬｉｎｋなど）を介してプロキシ回路２２２５への接続を提供し、インターフェース２２３７は、グラフィックス加速モジュール２２４６をリンク２２４０に接続する。

一実施形態では、アクセラレータ統合回路２２３６は、グラフィックス加速モジュール２２４６の複数のグラフィックス処理エンジン２２３１、２２３２、Ｎの代わりに、キャッシュ管理、メモリ・アクセス、コンテンツ管理、及び割込み管理のサービスを提供する。グラフィックス処理エンジン２２３１、２２３２、Ｎはそれぞれ、別個のグラフィックス・プロセッシング・ユニット（ＧＰＵ）を備えてもよい。或いは、グラフィックス処理エンジン２２３１、２２３２、Ｎは、ＧＰＵの中に、グラフィックス実行ユニット、メディア処理エンジン（たとえば、ビデオ・エンコーダ／デコーダ）、サンプラ、及びブリット・エンジンなど、異なるタイプのグラフィックス処理エンジンを備えてもよい。少なくとも一実施例では、グラフィックス加速モジュール２２４６は、複数のグラフィックス処理エンジン２２３１、２２３２、Ｎを有するＧＰＵであってもよく、又はグラフィックス処理エンジン２２３１、２２３２、Ｎは、共通のパッケージ、ライン・カード、若しくはチップに集積された個々のＧＰＵであってもよい。

一実施例では、アクセラレータ統合回路２２３６は、仮想から物理のメモリ・トランスレーション（実効から実（ｅｆｆｅｃｔｉｖｅ－ｔｏ－ｒｅａｌ）のメモリ・トランスレーションとも呼ばれる）など、様々なメモリ管理機能を実行するためのメモリ管理ユニット（ＭＭＵ）２２３９、及びシステム・メモリ２２１４にアクセスするためのメモリ・アクセス・プロトコルを含む。ＭＭＵ２２３９は、仮想／実効から物理／実へのアドレス・トランスレーションをキャッシュするためのトランスレーション・ルックアサイド・バッファ（ＴＬＢ）（図示せず）も含むことができる。一実施形態では、キャッシュ２２３８は、グラフィックス処理エンジン２２３１～２２３２、Ｎから効率的にアクセスできるように、コマンド及びデータを記憶することができる。一実施例では、キャッシュ２２３８及びグラフィックス・メモリ２２３３～２２３４、Ｍに記憶されたデータは、コア・キャッシュ２２６２Ａ～２２６２Ｄ、２２５６、及びシステム・メモリ２２１４とコヒーレントに保たれる。述べたように、これは、キャッシュ２２３８及びメモリ２２３３～２２３４、Ｍの代わりにプロキシ回路２２２５を介して（たとえば、プロセッサ・キャッシュ２２６２Ａ～２２６２Ｄ、２２５６におけるキャッシュ・ラインの修正／アクセスに関するアップデートをキャッシュ２２３８に送り、キャッシュ２２３８からのアップデートを受け取って）実現されてもよい。

レジスタ２２４５のセットが、グラフィックス処理エンジン２２３１～２２３２、Ｎによって実行されるスレッドのためのコンテキスト・データを記憶し、コンテキスト管理回路２２４８が、スレッド・コンテキストを管理する。たとえば、コンテキスト管理回路２２４８は、コンテキスト・スイッチ中に様々なスレッドのコンテキストを保存及び復元するために、保存及び復元の動作を実行してもよい（たとえば、ここで、第２のスレッドをグラフィックス処理エンジンによって実行できるように、第１のスレッドが保存され、第２のスレッドが記憶される）。たとえば、コンテキスト・スイッチ時に、コンテキスト管理回路２２４８は、現在のレジスタ値を（たとえば、コンテキスト・ポインタによって識別された）メモリの指定領域に記憶してもよい。次いで、コンテキストに戻るときに、コンテキスト管理回路２２４８がレジスタ値を復元してもよい。一実施例では、割込み管理回路２２４７は、システム・デバイスから受け取った割込みを受け取り、処理する。

一実施形態では、グラフィックス処理エンジン２２３１からの仮想／実効アドレスは、ＭＭＵ２２３９によってシステム・メモリ２２１４の実／物理アドレスにトランスレートされる。アクセラレータ統合回路２２３６の一実施例は、複数（たとえば、４個、８個、１６個）のグラフィックス・アクセラレータ・モジュール２２４６、及び／又は他のアクセラレータ・デバイスをサポートする。グラフィックス・アクセラレータ・モジュール２２４６は、プロセッサ２２０７上で実行される単一のアプリケーション専用のものであってもよく、又は複数のアプリケーション間で共有されてもよい。一実施例では、グラフィックス処理エンジン２２３１～２２３２、Ｎのリソースが複数のアプリケーション又は仮想機械（ＶＭ）と共有される仮想化グラフィックス実行環境が存在する。少なくとも一実施例では、リソースは、「スライス」に細分化されてもよく、このスライスが、処理要件、並びにＶＭ及び／又はアプリケーションに関連付けられた優先度に基づき、異なるＶＭ及び／又はアプリケーションに割り振られる。

少なくとも一実施例では、アクセラレータ統合回路２２３６は、グラフィックス加速モジュール２２４６のためのシステムへのブリッジとして機能し、アドレス・トランスレーション及びシステム・メモリのキャッシュ・サービスを提供する。さらに、アクセラレータ統合回路２２３６は、グラフィックス処理エンジン２２３１～２２３２の仮想化、割込み、及びメモリ管理をホスト・プロセッサが管理するための仮想化設備を提供してもよい。

グラフィックス処理エンジン２２３１～２２３２、Ｎのハードウェア・リソースは、ホスト・プロセッサ２２０７が見る実アドレス空間に明示的にマッピングされるので、いかなるホスト・プロセッサも、実効アドレス値を使用して、これらのリソースに直接アドレス指定することができる。アクセラレータ統合回路２２３６の１つの機能は、グラフィックス処理エンジン２２３１～２２３２、Ｎを、システムにとって独立したユニットに見えるように物理的に分離することである。

少なくとも一実施例では、１つ又は複数のグラフィックス・メモリ２２３３～２２３４、Ｍはそれぞれ、グラフィックス処理エンジン２２３１～２２３２、Ｎのそれぞれに結合される。グラフィックス・メモリ２２３３～２２３４、Ｍは、それぞれのグラフィックス処理エンジン２２３１～２２３２、Ｎによって処理される命令及びデータを記憶する。グラフィックス・メモリ２２３３～２２３４、Ｍは、（積層ＤＲＡＭを含む）ＤＲＡＭ、ＧＤＤＲメモリ、（たとえば、ＧＤＤＲ５、ＧＤＤＲ６）、又はＨＢＭなどの揮発性メモリであってもよく、且つ／又は３ＤＸＰｏｉｎｔ又はＮａｎｏ－Ｒａｍなどの不揮発性メモリであってもよい。

一実施例では、リンク２２４０を介したデータ・トラフィックを低減するために、グラフィックス・メモリ２２３３～２２３４、Ｍに記憶されるデータが、グラフィックス処理エンジン２２３１～２２３２、Ｎによって最も頻繁に使用されることになるデータであるようにし、好ましくはコア２２６０Ａ～２２６０Ｄによっては使用されない（少なくとも頻繁には使用されない）データであるようにするためのバイアス技法が使用される。同様に、バイアス機構は、コアが必要とする（したがって、好ましくはグラフィックス処理エンジン２２３１～２２３２、Ｎは必要としない）データを、コアのキャッシュ２２６２Ａ～２２６２Ｄ、２２５６、及びシステム・メモリ２２１４の中に保つよう試みる。

図２２Ｃは、アクセラレータ統合回路２２３６がプロセッサ２２０７内に一体化されている別の例示的な実施例を示す。少なくともこの実施例では、グラフィックス処理エンジン２２３１～２２３２、Ｎは、インターフェース２２３７及びインターフェース２２３５により、高速リンク２２４０を介して直接アクセラレータ統合回路２２３６と通信する（この場合も任意の形のバス又はインターフェース・プロトコルを利用することができる）。アクセラレータ統合回路２２３６は、図２２Ｂに関して説明したのと同じ動作を実行してもよいが、コヒーレンス・バス２２６４及びキャッシュ２２６２Ａ～２２６２Ｄ、２２５６に近接していることを考えると、潜在的には、より高いスループットで動作してもよい。一実施例は、アクセラレータ統合回路は、（グラフィックス加速モジュールの仮想化のない）専用プロセスのプログラミング・モデルと、（仮想化のある）共有プログラミング・モデルとを含む異なるプログラミング・モデルをサポートし、これらは、アクセラレータ統合回路２２３６によって制御されるプログラミング・モデルと、グラフィックス加速モジュール２２４６によって制御されるプログラミング・モデルとを含んでもよい。

少なくとも一実施例では、グラフィックス処理エンジン２２３１～２２３２、Ｎは、単一のオペレーティング・システムの下で単一のアプリケーション又はプロセスに専用のものである。少なくとも一実施例では、単一のアプリケーションは、他のアプリケーション要求をグラフィックス処理エンジン２２３１～２２３２、Ｎに集中させて、ＶＭ／パーティション内で仮想化を実現することができる。

少なくとも一実施例では、グラフィックス処理エンジン２２３１～２２３２、Ｎは、複数のＶＭ／アプリケーション・パーティションによって共有されてもよい。少なくとも一実施例では、共有モデルはシステム・ハイパーバイザを使用して、グラフィックス処理エンジン２２３１～２２３２、Ｎを仮想化して、各オペレーティング・システムによるアクセスを可能にしてもよい。ハイパーバイザのない単一パーティションのシステムでは、グラフィックス処理エンジン２２３１～２２３２、Ｎは、オペレーティング・システムによって所有される。少なくとも一実施例では、オペレーティング・システムは、グラフィックス処理エンジン２２３１～２２３２、Ｎを仮想化して、各プロセス又はアプリケーションへのアクセスを提供することができる。

少なくとも一実施例では、グラフィックス加速モジュール２２４６又は個々のグラフィックス処理エンジン２２３１～２２３２、Ｎは、プロセス・ハンドルを使用して、プロセス要素を選択する。一実施例では、プロセス要素は、システム・メモリ２２１４に記憶されており、本明細書に記載の実効アドレスから実アドレスへのトランスレーション技法を使用してアドレス指定可能である。少なくとも一実施例では、プロセス・ハンドルは、ホスト・プロセスのコンテキストをグラフィックス処理エンジン２２３１～２２３２、Ｎに登録する（すなわち、プロセス要素リンク・リストにプロセス要素を追加するためのシステム・ソフトウェアをコールする）ときに、ホスト・プロセスに提供される実施固有の値であってもよい。少なくとも一実施例では、プロセス・ハンドルの下位１６ビットは、プロセス要素リンク・リスト内のプロセス要素のオフセットであってもよい。

図２２Ｄは、例示的なアクセラレータ統合スライス２２９０を示す。本明細書で使用するとき、「スライス」は、アクセラレータ統合回路２２３６の処理リソースの指定部分を備える。システム・メモリ２２１４内のアプリケーション実効アドレス空間２２８２は、プロセス要素２２８３を記憶する。少なくとも一実施例では、プロセス要素２２８３は、プロセッサ２２０７上で実行されているアプリケーション２２８０からのＧＰＵ呼出し２２８１に応答して、記憶される。プロセス要素２２８３は、対応するアプリケーション２２８０のプロセス状態を収容する。プロセス要素２２８３に収容されたワーク記述子（ＷＤ）２２８４は、アプリケーションによって要求される単一のジョブとすることができ、又はジョブのキューに対するポインタを収容してもよい。少なくとも一実施例では、ＷＤ２２８４は、アプリケーションのアドレス空間２２８２におけるジョブ要求キューに対するポインタである。

グラフィックス加速モジュール２２４６及び／又は個々のグラフィックス処理エンジン２２３１～２２３２、Ｎは、システム内のプロセスのすべて又はサブセットによって共有されることが可能である。少なくとも一実施例では、プロセス状態を設定し、ＷＤ２２８４をグラフィックス加速モジュール２２４６に送信して、仮想化環境においてジョブを開始するためのインフラストラクチャが、含められてもよい。

少なくとも一実施例では、専用のプロセス・プログラミング・モデルは、実施固有である。このモデルでは、単一のプロセスが、グラフィックス加速モジュール２２４６又は個々のグラフィックス処理エンジン２２３１を所有する。グラフィックス加速モジュール２２４６が単一のプロセスによって所有されるので、グラフィックス加速モジュール２２４６が割り当てられたときに、ハイパーバイザは、所有パーティションについてアクセラレータ統合回路２２３６を初期化し、オペレーティング・システムは、所有プロセスについてアクセラレータ統合回路２２３６を初期化する。

動作時、アクセラレータ統合スライス２２９０内のＷＤフェッチ・ユニット２２９１は、グラフィックス加速モジュール２２４６の１つ又は複数のグラフィックス処理エンジンによって行われることになるワークの表示を含む次のＷＤ２２８４をフェッチする。図示してあるように、ＷＤ２２８４からのデータは、レジスタ２２４５に記憶され、ＭＭＵ２２３９、割込み管理回路２２４７、及び／又はコンテキスト管理回路２２４８によって使用されてもよい。たとえば、ＭＭＵ２２３９の一実施例は、ＯＳ仮想アドレス空間２２８５内のセグメント／ページ・テーブル２２８６にアクセスするためのセグメント／ページ・ウォーク回路を含む。割込み管理回路２２４７は、グラフィックス加速モジュール２２４６から受け取った割込みイベント２２９２を処理してもよい。グラフィックス動作を実行するとき、グラフィックス処理エンジン２２３１～２２３２、Ｎによって生成された実効アドレス２２９３は、ＭＭＵ２２３９によって実アドレスにトランスレートされる。

一実施例では、レジスタ２２４５の同じセットが、各グラフィックス処理エンジン２２３１～２２３２、Ｎ、及び／又はグラフィックス加速モジュール２２４６について複製され、ハイパーバイザ又はオペレーティング・システムによって初期化されてもよい。これらの複製されたレジスタのそれぞれは、アクセラレータ統合スライス２２９０に含まれてもよい。ハイパーバイザによって初期化されてもよい例示的なレジスタを、表１に示す。

オペレーティング・システムによって初期化されてもよい例示的なレジスタを、表２に示す。

一実施例では、各ＷＤ２２８４は、特定のグラフィックス加速モジュール２２４６及び／又はグラフィックス処理エンジン２２３１～２２３２、Ｎに固有のものである。ＷＤ２２８４は、グラフィックス処理エンジン２２３１～２２３２、Ｎがワークを行うために必要とするすべての情報を収容し、又は完了すべきワークのコマンド・キューをアプリケーションがセットアップした場所であるメモリ・ロケーションを指すポインタとすることができる。

図２２Ｅは、共有モデルの例示的な一実施例のさらなる詳細事項を示す。この実施例は、プロセス要素リスト２２９９が記憶されているハイパーバイザ実アドレス空間２２９８を含む。ハイパーバイザ実アドレス空間２２９８は、オペレーティング・システム２２９５のグラフィックス加速モジュール・エンジンを仮想化するハイパーバイザ２２９６を介してアクセス可能である。

少なくとも一実施例では、共有プログラミング・モデルは、システム内のすべて又はサブセットのパーティションからのすべて又はサブセットのプロセスが、グラフィックス加速モジュール２２４６を使用できるようにする。グラフィックス加速モジュール２２４６が複数のプロセス及びパーティションによって共有されるプログラミング・モデルが、２つ存在する：時間スライス共有及びグラフィックス指定共有（ｇｒａｐｈｉｃｓ－ｄｉｒｅｃｔｅｄｓｈａｒｅｄ）である。

このモデルでは、システム・ハイパーバイザ２２９６がグラフィックス加速モジュール２２４６を所有しており、その機能をすべてのオペレーティング・システム２２９５にとって利用可能にする。システム・ハイパーバイザ２２９６による仮想化をグラフィックス加速モジュール２２４６がサポートするために、グラフィックス加速モジュール２２４６は、以下のことに準拠してもよい：１）アプリケーションのジョブ要求は自律でなくてはならず（すなわち、ジョブ間で状態を維持する必要はなく）、又はグラフィックス加速モジュール２２４６が、コンテキストの保存及び復元の機構を提供しなくてはならない。２）アプリケーションのジョブ要求は、あらゆるトランスレーション誤りも含めて指定された時間量で完了するようグラフィックス加速モジュール２２４６によって保証され、又はグラフィックス加速モジュール２２４６が、ジョブの処理をプリエンプションする機能を提供する。３）グラフィックス加速モジュール２２４６は、指定の共有プログラミング・モデルで動作しているとき、プロセス間で公平性が保証されなくてはならない。

少なくとも一実施例では、アプリケーション２２８０は、グラフィックス加速モジュール２２４６のタイプ、ワーク記述子（ＷＤ）、権限マスク・レジスタ（ＡＭＲ）値、及びコンテキスト保存／復元エリア・ポインタ（ＣＳＲＰ）を伴って、オペレーティング・システム２２９５のシステム・コールを行う必要がある。少なくとも一実施例では、グラフィックス加速モジュール２２４６のタイプは、システム・コールで目的とする加速機能を記述している。少なくとも一実施例では、グラフィックス加速モジュール２２４６のタイプは、システム固有値であってもよい。少なくとも一実施例では、ＷＤは、グラフィックス加速モジュール２２４６のために特にフォーマット化されており、グラフィックス加速モジュール２２４６のコマンド、ユーザ定義の構造を指す実効アドレス・ポインタ、コマンドのキューを指す実効アドレス・ポインタ、又はグラフィックス加速モジュール２２４６によって行われるワークを記述するための任意の他のデータ構造の形とすることができる。一実施例では、ＡＭＲ値は、現在のプロセスに使用するためのＡＭＲ状態である。少なくとも一実施例では、オペレーティング・システムに渡される値は、ＡＭＲをセッティングするアプリケーションと同様である。アクセラレータ統合回路２２３６及びグラフィックス加速モジュール２２４６の実施形態が、ユーザ権限マスク・オーバーライド・レジスタ（ＵＡＭＯＲ）をサポートしていない場合、オペレーティング・システムは、ＡＭＲ値に現在のＵＡＭＯＲ値を適用してから、ハイパーバイザ・コールにＡＭＲを渡してもよい。ハイパーバイザ２２９６は、任意選択で、現在の権限マスク・オーバーライド・レジスタ（ＡＭＯＲ）値を適用してから、ＡＭＲをプロセス要素２２８３に入れてもよい。少なくとも一実施例では、ＣＳＲＰは、グラフィックス加速モジュール２２４６がコンテキスト状態を保存及び復元するためのアプリケーションの実効アドレス空間２２８２内のエリアの実効アドレスを収容するレジスタ２２４５のうちの１つである。ジョブ間で、又はジョブがプリエンプションされるときに、いかなる状態も保存する必要のない場合は、このポインタは任意選択である。少なくとも一実施例では、コンテキスト保存／復元エリアは、ピン留めされたシステム・メモリであってもよい。

システム・コールを受け取ると、オペレーティング・システム２２９５は、アプリケーション２２８０が登録済みであり、グラフィックス加速モジュール２２４６を使用する権限が与えられていることを検証してもよい。次いで、オペレーティング・システム２２９５は、表３に示す情報を伴ってハイパーバイザ２２９６にコールする。

ハイパーバイザ・コールを受け取ると、ハイパーバイザ２２９６は、オペレーティング・システム２２９５が登録済みであり、グラフィックス加速モジュール２２４６を使用する権限が与えられていることを検証する。次いでハイパーバイザ２２９６は、プロセス要素２２８３を、対応するグラフィックス加速モジュール２２４６のタイプのプロセス要素リンク・リストに入れる。プロセス要素は、表４に示す情報を含んでもよい。

少なくとも一実施例では、ハイパーバイザは、複数のアクセラレータ統合スライス２２９０のレジスタ２２４５を初期化する。

図２２Ｆに示すように、少なくとも一実施例では、物理プロセッサ・メモリ２２０１～２２０２及びＧＰＵメモリ２２２０～２２２３にアクセスするために使用される共通の仮想メモリ・アドレス空間を介してアドレス指定可能である統合メモリが使用される。この実施形態では、ＧＰＵ２２１０～２２１３で実行される動作は、プロセッサ・メモリ２２０１～２２０２にアクセスするのと同じ仮想／実効メモリ・アドレス空間を利用し、且つその逆も同様であり、それによりプログラマビリティが簡単になる。一実施例では、仮想／実効アドレス空間の第１の部分はプロセッサ・メモリ２２０１に割り振られ、第２の部分は第２のプロセッサ・メモリ２２０２に割り振られ、第３の部分はＧＰＵメモリ２２２０に割り振られるというように続く。少なくとも一実施例では、仮想／実効メモリ空間全体（実効アドレス空間と呼ばれることもある）は、これによりプロセッサ・メモリ２２０１～２２０２及びＧＰＵメモリ２２２０～２２２３のそれぞれにわたって分配されて、仮想アドレスが物理メモリにマッピングされた状態で、いずれかのプロセッサ又はＧＰＵが、いずれかの物理メモリにアクセスできるようになる。

一実施例では、ＭＭＵ２２３９Ａ～２２３９Ｅのうちの１つ又は複数の中のバイアス／コヒーレンス管理回路２２９４Ａ～２２９４Ｅは、１つ又は複数のホスト・プロセッサ（たとえば、２２０５）のキャッシュとＧＰＵ２２１０～２２１３のキャッシュとの間でキャッシュ・コヒーレンスを確保し、バイアス技法を実施して、ある特定のタイプのデータが記憶されるべき物理メモリを示す。バイアス／コヒーレンス管理回路２２９４Ａ～２２９４Ｅの複数のインスタンスが図２２Ｆに示されるが、バイアス／コヒーレンス回路は、１つ又は複数のホスト・プロセッサ２２０５のＭＭＵ内に実施されてもよく、且つ／又はアクセラレータ統合回路２２３６内に実施されてもよい。

一実施例は、ＧＰＵ付きメモリ２２２０～２２２３をシステム・メモリの一部としてマッピングできるようにし、共有仮想メモリ（ＳＶＭ）技法を使用してアクセス可能にすることができるが、完全なシステム・キャッシュ・コヒーレンスに関連する性能の低下が生じることはない。少なくとも一実施例では、ＧＰＵ付きメモリ２２２０～２２２３が、面倒なキャッシュ・コヒーレンス・オーバーヘッドなく、システム・メモリとしてアクセス可能であることにより、ＧＰＵオフロードのための有益な動作環境が提供される。この構成によって、従来のＩ／ＯＤＭＡデータ・コピーのオーバーヘッドがなくても、ホスト・プロセッサ２２０５ソフトウェアがオペランドを設定し、計算結果にアクセスすることが可能になる。こうした従来のコピーは、ドライバ・コール、割込み、及びメモリ・マップドＩ／Ｏ（ＭＭＩＯ）アクセスを必要とし、これらはすべて、単純なメモリ・アクセスより非効率的である。少なくとも一実施例では、キャッシュ・コヒーレンス・オーバーヘッドなしでＧＰＵ付きメモリ２２２０～２２２３にアクセスできることが、オフロードされた計算の実行時間に不可欠であり得る。たとえば、かなりのストリーミング書込みメモリ・トラフィックがある場合には、キャッシュ・コヒーレンス・オーバーヘッドは、ＧＰＵ２２１０～２２１３が見る有効な書込み帯域幅を大幅に低減することある。少なくとも一実施例では、オペランド設定の効率、結果へのアクセスの効率、及びＧＰＵ計算の効率は、ＧＰＵオフロードの有効性を判定する際に役立つことがある。

少なくとも一実施例では、ＧＰＵバイアス及びホスト・プロセッサ・バイアスの選択は、バイアス・トラッカー・データ構造によって決められる。たとえばバイアス・テーブルが使用されてもよく、このテーブルは、ＧＰＵ付きメモリ・ページ当たり１ビット又は２ビットを含むページ粒度構造であってもよい（すなわち、メモリ・ページの粒度で制御されてもよい）。少なくとも一実施例では、バイアス・テーブルは、（たとえば、バイアス・テーブルの頻繁に使用された／最近使用されたエントリをキャッシュするための）バイアス・キャッシュがＧＰＵ２２１０～２２１３にある状態又はない状態で、１つ又は複数のＧＰＵ付きメモリ２２２０～２２２３の奪われたメモリ範囲（ｓｔｏｌｅｎｍｅｍｏｒｙｒａｎｇｅ）において実施されてもよい。或いは、バイアス・テーブル全体が、ＧＰＵ内に維持されてもよい。

少なくとも一実施例では、ＧＰＵ付きメモリ２２２０～２２２３への各アクセスに関連付けられたバイアス・テーブルのエントリが、ＧＰＵメモリへの実際のアクセスより先にアクセスされて、以下の動作を生じさせる。第１に、ＧＰＵバイアス内での自らのページを見いだすＧＰＵ２２１０～２２１３からのローカル要求が、対応するＧＰＵメモリ２２２０～２２２３に直接転送される。ホスト・バイアスにおいて自らのページを見いだすＧＰＵからのローカル要求は、（たとえば、上述した高速リンクを介して）プロセッサ２２０５に転送される。一実施例では、要求されたページをホスト・プロセッサ・バイアスにおいて見いだすプロセッサ２２０５からの要求は、通常のメモリ読取りと同様に要求を完了させる。或いは、ＧＰＵバイアス化ページに向けられた要求は、ＧＰＵ２２１０～２２１３に転送されてもよい。少なくとも一実施例では、次いでＧＰＵは、現在ページを使用していない場合、ホスト・プロセッサ・バイアスにページを移行してもよい。少なくとも一実施例では、ページのバイアス状態は、ソフトウェア・ベースの機構、ハードウェア支援型ソフトウェア・ベースの機構のいずれかによって、又は限られた事例のセットについては、単にハードウェア・ベースの機構によって、変更することができる。

バイアス状態を変更するための１つの機構は、ＡＰＩコール（たとえば、ＯｐｅｎＣＬ）を利用し、このＡＰＩコールが、ＧＰＵのデバイス・ドライバをコールし、このデバイス・ドライバが、ＧＰＵにメッセージを送って（又はコマンド記述子をキューに加えて）、バイアス状態を変更し、一部の移行については、ホストにおいてキャッシュ・フラッシング動作を実行するよう、ＧＰＵを導く。少なくとも一実施例では、キャッシュ・フラッシング動作は、ホスト・プロセッサ２２０５のバイアスからＧＰＵバイアスへの移行のために使用されるが、反対向きの移行には使用されない。

一実施例では、キャッシュ・コヒーレンスは、ホスト・プロセッサ２２０５によってキャッシュできないＧＰＵバイアス化ページを一時的にレンダリングすることによって、維持される。これらのページにアクセスするために、プロセッサ２２０５は、ＧＰＵ２２１０からのアクセスを要求してもよく、ＧＰＵ２２１０は、すぐにアクセスを許可してもよく、又は許可しなくてもよい。したがって、プロセッサ２２０５とＧＰＵ２２１０との間の通信を低減するために、ＧＰＵバイアス化ページが、ＧＰＵによって要求されるが、ホスト・プロセッサ２２０５によっては要求されないようにすること、又はその逆にすることが有益である。

１つ又は複数の実施例を実行するために、ハードウェア構造体１４１５が使用される。ハードウェア構造体１４１５に関する詳細事項は、図１４Ａ及び／又は図１４Ｂと併せて本明細書に提供され得る。

図２３は、本明細書に記載の様々な実施例による、１つ又は複数のＩＰコアを使用して作製することができる例示的な集積回路及び関連グラフィックス・プロセッサを示す。図示してあるものに加えて、少なくとも一実施例では、追加のグラフィックス・プロセッサ／コア、周辺装置インターフェース・コントローラ、若しくは汎用プロセッサ・コアを含む他の論理及び回路が含まれてもよい。

図２３は、少なくとも一実施例による１つ又は複数のＩＰコアを使用して作製することができる例示的なシステム・オン・チップ集積回路２３００を示すブロック図である。少なくとも一実施例では、集積回路２３００は、１つ又は複数のアプリケーション・プロセッサ２３０５（たとえば、ＣＰＵ）、少なくとも１つのグラフィックス・プロセッサ２３１０を含み、さらに、画像プロセッサ２３１５及び／又はビデオ・プロセッサ２３２０を含んでもよく、これらのいずれもが、モジュール式ＩＰコアであってもよい。少なくとも一実施例では、集積回路２３００は、ＵＳＢコントローラ２３２５、ＵＡＲＴコントローラ２３３０、ＳＰＩ／ＳＤＩＯコントローラ２３３５、及びＩ．ｓｕｐ．２Ｓ／Ｉ．ｓｕｐ．２Ｃコントローラ２３４０を含む周辺装置又はバス論理を含む。少なくとも一実施例では、集積回路２３００は、ハイ・デフィニション・マルチメディア・インターフェース（ＨＤＭＩ：ｈｉｇｈ－ｄｅｆｉｎｉｔｉｏｎｍｕｌｔｉｍｅｄｉａｉｎｔｅｒｆａｃｅ（登録商標））コントローラ２３５０及びモバイル・インダストリ・プロセッサ・インターフェース（ＭＩＰＩ）ディスプレイ・インターフェース２３５５のうちの１つ又は複数に結合されるディスプレイ・デバイス２３４５を含むことができる。少なくとも一実施例では、フラッシュ・メモリ及びフラッシュ・メモリ・コントローラを含むフラッシュ・メモリ・サブシステム２３６０によって、ストレージが提供されてもよい。少なくとも一実施例では、ＳＤＲＡＭ又はＳＲＡＭメモリ・デバイスにアクセスするために、メモリ・コントローラ２３６５を介してメモリ・インターフェースが提供されてもよい。少なくとも一実施例では、いくつかの集積回路はさらに、組み込みセキュリティ・エンジン２３７０を含む。

１つ若しくは複数の実施例に関連する推論及び／又は訓練の動作を実行するために、推論及び／又は訓練論理１４１５が使用される。推論及び／又は訓練論理１４１５に関する詳細事項は、図１４Ａ及び／又は図１４Ｂと併せて本明細書に提供される。少なくとも一実施例では、推論及び／又は訓練論理１４１５は、本明細書に記載のニューラル・ネットワークの訓練動作、ニューラル・ネットワークの機能及び／若しくはアーキテクチャ、又はニューラル・ネットワークのユース・ケースを使用して計算された重みパラメータに少なくとも部分的に基づき、推論又は予測の動作のために集積回路２３００において使用されてもよい。

図２４Ａ～図２４Ｂは、本明細書に記載の様々実施例による、１つ又は複数のＩＰコアを使用して作製することができる例示的な集積回路及び関連グラフィックス・プロセッサを示す。図示してあるものに加えて、少なくとも一実施例では、追加のグラフィックス・プロセッサ／コア、周辺装置インターフェース・コントローラ、又は汎用プロセッサ・コアを含む他の論理及び回路が含まれてもよい。

図２４Ａ及び図２４Ｂは、本明細書に記載の実施例による、ＳｏＣ内で使用するための例示的なグラフィックス・プロセッサを示すブロック図である。図２４Ａは、少なくとも一実施例による、１つ又は複数のＩＰコアを使用して作製することができるシステム・オン・チップ集積回路の例示的なグラフィックス・プロセッサ２４１０を示す。図２４Ｂは、少なくとも一実施例による、１つ又は複数のＩＰコアを使用して作製することができるシステム・オン・チップ集積回路のさらなる例示的なグラフィックス・プロセッサ２４４０を示す。少なくとも一実施例では、図２４Ａのグラフィックス・プロセッサ２４１０は、低電力グラフィックス・プロセッサ・コアである。少なくとも一実施例では、図２４Ｂのグラフィックス・プロセッサ２４４０は、高性能グラフィックス・プロセッサ・コアである。少なくとも一実施例では、グラフィックス・プロセッサ２４１０、２４４０のそれぞれは、図２３のグラフィックス・プロセッサ２３１０の変形形態とすることができる。

少なくとも一実施例では、グラフィックス・プロセッサ２４１０は、頂点プロセッサ２４０５と、１つ又は複数のフラグメント・プロセッサ２４１５Ａ～２４１５Ｎ（たとえば、２４１５Ａ、２４１５Ｂ、２４１５Ｃ、２４１５Ｄ～２４１５Ｎ－１、及び２４１５Ｎ）とを含む。少なくとも一実施例では、グラフィックス・プロセッサ２４１０は、別個の論理を介して異なるシェーダ・プログラムを実行することができ、それにより、頂点プロセッサ２４０５は、頂点シェーダ・プログラムのための動作を実行するように最適化され、一方、１つ又は複数のフラグメント・プロセッサ２４１５Ａ～２４１５Ｎは、フラグメント又はピクセルのシェーダ・プログラムのためのフラグメント（たとえば、ピクセル）シェーディング動作を実行する。少なくとも一実施例では、頂点プロセッサ２４０５は、３Ｄグラフィックス・パイプラインの頂点処理ステージを実行し、プリミティブ及び頂点データを生成する。少なくとも一実施例では、フラグメント・プロセッサ２４１５Ａ～２４１５Ｎは、頂点プロセッサ２４０５によって生成されたプリミティブ及び頂点データを使用して、ディスプレイ・デバイスに表示されるフレーム・バッファを生成する。少なくとも一実施例では、フラグメント・プロセッサ２４１５Ａ～２４１５Ｎは、ＯｐｅｎＧＬのＡＰＩにおいて提供されるフラグメント・シェーダ・プログラムを実行するように最適化され、ＯｐｅｎＧＬのＡＰＩは、Ｄｉｒｅｃｔ３ＤＡＰＩにおいて提供されるピクセル・シェーダ・プログラムと同様の動作を実行するために使用されてもよい。

少なくとも一実施例では、グラフィックス・プロセッサ２４１０はさらに、１つ又は複数のメモリ管理ユニット（ＭＭＵ）２４２０Ａ～２４２０Ｂ、キャッシュ２４２５Ａ～２４２５Ｂ、及び回路相互接続２４３０Ａ～２４３０Ｂを含む。少なくとも一実施例では、１つ又は複数のＭＭＵ２４２０Ａ～２４２０Ｂは、頂点プロセッサ２４０５及び／又はフラグメント・プロセッサ２４１５Ａ～２４１５Ｎを含め、グラフィックス・プロセッサ２４１０のための仮想から物理のアドレス・マッピングを提供し、それらは、１つ又は複数のキャッシュ２４２５Ａ～２４２５Ｂに記憶された頂点又は画像／テクスチャのデータに加えて、メモリに記憶された頂点又は画像／テキストのデータを参照してもよい。少なくとも一実施例では、１つ又は複数のＭＭＵ２４２０Ａ～２４２０Ｂは、図２３の１つ若しくは複数のアプリケーション・プロセッサ２３０５、画像プロセッサ２３１５、及び／又はビデオ・プロセッサ２３２０に関連付けられた１つ若しくは複数のＭＭＵを含む、システム内の他のＭＭＵと同期されてもよく、それにより各プロセッサ２３０５～２３２０は、共有の又は統合された仮想メモリ・システムに参加することができる。少なくとも一実施例では、１つ又は複数の回路相互接続２４３０Ａ～２４３０Ｂは、グラフィックス・プロセッサ２４１０が、ＳｏＣの内部バスを介して、又は直接接続を介して、ＳｏＣ内の他のＩＰコアとインターフェースをとることができるようにする。

少なくとも一実施例では、グラフィックス・プロセッサ２４４０は、図２４Ａのグラフィックス・プロセッサ２４１０の１つ又は複数のＭＭＵ２４２０Ａ～２４２０Ｂ、キャッシュ２４２５Ａ～２４２５Ｂ、及び回路相互接続２４３０Ａ～２４３０Ｂを含む。少なくとも一実施例では、グラフィックス・プロセッサ２４４０は、１つ又は複数のシェーダ・コア２４５５Ａ～２４５５Ｎ（たとえば、２４５５Ａ、２４５５Ｂ、２４５５Ｃ、２４５５Ｄ、２４５５Ｅ、２４５５Ｆ～２４５５Ｎ－１、及び２４５５Ｎ）を含み、これらは統合されたシェーダ・コア・アーキテクチャを提供し、このアーキテクチャでは、頂点シェーダ、フラグメント・シェーダ、及び／又はコンピュート・シェーダを実施するためのシェーダ・プログラム・コードを含むすべてのタイプのプログラム可能なシェーダ・コードを、単一のコア、又はタイプ、又はコアが実行できる。少なくとも一実施例では、シェーダ・コアの数は変えることができる。少なくとも一実施例では、グラフィックス・プロセッサ２４４０は、１つ又は複数のシェーダ・コア２４５５Ａ～２４５５Ｎに実行スレッドをディスパッチするためのスレッド・ディスパッチャとして作用するコア間タスク・マネージャ２４４５と、たとえばシーン内のローカル空間コヒーレンスを利用するため、又は内部キャッシュの使用を最適化するために、シーンのレンダリング動作が画像空間において細分化される、タイル・ベースのレンダリングのためのタイリング動作を加速するためのタイリング・ユニット２４５８とを含む。

１つ若しくは複数の実施例に関連する推論及び／又は訓練の動作を実行するために、推論及び／又は訓練論理１４１５が使用される。推論及び／又は訓練論理１４１５に関する詳細事項は、図１４Ａ及び／又は図１４Ｂと併せて本明細書に提供される。少なくとも一実施例では、推論及び／又は訓練論理１４１５は、本明細書に記載のニューラル・ネットワークの訓練動作、ニューラル・ネットワークの機能及び／若しくはアーキテクチャ、又はニューラル・ネットワークのユース・ケースを使用して計算された重みパラメータに少なくとも部分的に基づき、推論又は予測の動作のために集積回路２４Ａ及び／又は２４Ｂにおいて使用されてもよい。

図２５Ａ～図２５Ｂは、本明細書に記載の実施例による、さらなる例示的なグラフィックス・プロセッサ論理を示す。図２５Ａは、グラフィックス・コア２５００を示し、このグラフィックス・コア２５００は、少なくとも一実施例では図２３のグラフィックス・プロセッサ２３１０に含められてもよく、少なくとも一実施例では図２４Ｂのように、統合されたシェーダ・コア２４５５Ａ～２４５５Ｎであってもよい。図２５Ｂは、少なくとも一実施例におけるマルチ・チップ・モジュールに導入するのに適した高並列の汎用グラフィックス・プロセッシング・ユニット２５３０を示す。

少なくとも一実施例では、グラフィックス・コア２５００は、共有命令キャッシュ２５０２、テクスチャ・ユニット２５１８、及びキャッシュ／共有メモリ２５２０を含み、これらは、グラフィックス・コア２５００内の実行リソースに共通である。少なくとも一実施例では、グラフィックス・コア２５００は、複数のスライス２５０１Ａ～２５０１Ｎ、又はコアごとのパーティションを含むことができ、グラフィックス・プロセッサは、グラフィックス・コア２５００の複数のインスタンスを含むことができる。スライス２５０１Ａ～２５０１Ｎは、ローカル命令キャッシュ２５０４Ａ～２５０４Ｎ、スレッド・スケジューラ２５０６Ａ～２５０６Ｎ、スレッド・ディスパッチャ２５０８Ａ～２５０８Ｎ、及びレジスタのセット２５１０Ａ～２５１０Ｎを含むサポート論理を含むことができる。少なくとも一実施例では、スライス２５０１Ａ～２５０１Ｎは、追加機能ユニット（ＡＦＵ２５１２Ａ～２５１２Ｎ）、浮動小数点ユニット（ＦＰＵ２５１４Ａ～２５１４Ｎ）、整数算術論理演算ユニット（ＡＬＵ２５１６～２５１６Ｎ）、アドレス計算ユニット（ＡＣＵ２５１３Ａ～２５１３Ｎ）、倍精度浮動小数点ユニット（ＤＰＦＰＵ２５１５Ａ～２５１５Ｎ）、及び行列処理ユニット（ＭＰＵ２５１７Ａ～２５１７Ｎ）のセットを含むことができる。

少なくとも一実施例では、ＦＰＵ２５１４Ａ～２５１４Ｎは、単精度（３２ビット）及び半精度（１６ビット）の浮動小数点演算を実行することができ、ＤＰＦＰＵ２５１５Ａ～２５１５Ｎは、倍精度（６４ビット）の浮動小数点演算を実行する。少なくとも一実施例では、ＡＬＵ２５１６Ａ～２５１６Ｎは、８ビット、１６ビット、及び３２ビットの精度で可変精度の整数演算を実行することができ、混合精度の演算ができるように構成されることが可能である。少なくとも一実施例では、ＭＰＵ２５１７Ａ～２５１７Ｎも、半精度浮動小数点及び８ビット整数演算を含む混合精度の行列演算ができるように構成されることが可能である。少なくとも一実施例では、ＭＰＵ２５１７Ａ～２５１７Ｎは、汎用行列－行列乗算（ＧＥＭＭ）の加速をサポートできるようにすることを含め、機械学習アプリケーション・フレームワークを加速するための様々な行列演算を実行することができる。少なくとも一実施例では、ＡＦＵ２５１２Ａ～２５１２Ｎは、三角関数演算（たとえば、サイン、コサインなど）を含む、浮動小数点ユニット又は整数ユニットにサポートされていない追加の論理演算を実行することができる。

１つ若しくは複数の実施例に関連する推論及び／又は訓練の動作を実行するために、推論及び／又は訓練論理１４１５が使用される。推論及び／又は訓練論理１４１５に関する詳細事項は、図１４Ａ及び／又は図１４Ｂと併せて本明細書に提供される。少なくとも一実施例では、推論及び／又は訓練論理１４１５は、本明細書に記載のニューラル・ネットワークの訓練動作、ニューラル・ネットワークの機能及び／若しくはアーキテクチャ、又はニューラル・ネットワークのユース・ケースを使用して計算された重みパラメータに少なくとも部分的に基づき、推論又は予測の動作のためにグラフィックス・コア２５００において使用されてもよい。

図２５Ｂは、汎用処理ユニット（ＧＰＧＰＵ）２５３０を示し、この処理ユニットは、少なくとも一実施例において、グラフィックス・プロセッシング・ユニットのアレイによる高並列の計算動作を実行可能にするように構成されることが可能である。少なくとも一実施例では、ＧＰＧＰＵ２５３０は、ＧＰＧＰＵ２５３０の他のインスタンスに直接リンクされて、ディープ・ニューラル・ネットワークの訓練スピードを向上させるために複数のＧＰＵクラスタを生成することができる。少なくとも一実施例では、ＧＰＧＰＵ２５３０は、ホスト・プロセッサとの接続を可能にするためのホスト・インターフェース２５３２を含む。少なくとも一実施例では、ホスト・インターフェース２５３２は、ＰＣＩエクスプレス・インターフェースである。少なくとも一実施例では、ホスト・インターフェース２５３２は、ベンダー固有の通信インターフェース又は通信ファブリックとすることができる。少なくとも一実施例では、ＧＰＧＰＵ２５３０は、ホスト・プロセッサからコマンドを受け取り、グローバル・スケジューラ２５３４を使用して、これらのコマンドに関連付けられた実行スレッドを、コンピュート・クラスタ２５３６Ａ～２５３６Ｈのセットに分配する。少なくとも一実施例では、コンピュート・クラスタ２５３６Ａ～２５３６Ｈは、キャッシュ・メモリ２５３８を共有する。少なくとも一実施例では、キャッシュ・メモリ２５３８は、コンピュート・クラスタ２５３６Ａ～２５３６Ｈ内のキャッシュ・メモリ用の高レベル・キャッシュとして作用することができる。

少なくとも一実施例では、ＧＰＧＰＵ２５３０は、メモリ・コントローラ２５４２Ａ～２５４２Ｂのセットを介して、コンピュート・クラスタ２５３６Ａ～２５３６Ｈに結合されたメモリ２５４４Ａ～２５４４Ｂを含む。少なくとも一実施例では、メモリ２５４４Ａ～２５４４Ｂは、グラフィックス・ダブル・データ・レート（ＧＤＤＲ：ｇｒａｐｈｉｃｓｄｏｕｂｌｅｄａｔａｒａｔｅ）メモリを含む同期グラフィックス・ランダム・アクセス・メモリ（ＳＧＲＡＭ）など、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）又はグラフィックス・ランダム・アクセス・メモリを含む、様々なタイプのメモリ・デバイスを含むことができる。

少なくとも一実施例では、コンピュート・クラスタ２５３６Ａ～２５３６Ｈはそれぞれ、図２５Ａのグラフィックス・コア２５００などのグラフィックス・コアのセットを含み、このグラフィックス・コアのセットは、機械学習計算に適したものを含め、様々な精度で計算動作を実行することができる複数のタイプの整数及び浮動小数点の論理ユニットを含むことができる。たとえば、少なくとも一実施例では、コンピュート・クラスタ２５３６Ａ～２５３６Ｈのそれぞれにおける浮動小数点ユニットの少なくともサブセットは、１６ビット又は３２ビットの浮動小数点演算を実行するように構成されることが可能であり、一方、浮動小数点ユニットの別のサブセットは、６４ビットの浮動小数点演算を実行するように構成されることが可能である。

少なくとも一実施例では、ＧＰＧＰＵ２５３０の複数のインスタンスは、コンピュート・クラスタとして動作するように構成されることが可能である。少なくとも一実施例では、コンピュート・クラスタ２５３６Ａ～２５３６Ｈにより同期及びデータ交換のために使用される通信は、実施例にわたって異なる。少なくとも一実施例では、ＧＰＧＰＵ２５３０の複数のインスタンスは、ホスト・インターフェース２５３２を介して通信する。少なくとも一実施例では、ＧＰＧＰＵ２５３０は、Ｉ／Ｏハブ２５３９を含み、このハブは、ＧＰＧＰＵ２５３０の他のインスタンスへの直接接続を可能にするＧＰＵリンク２５４０に、ＧＰＧＰＵ２５３０を結合する。少なくとも一実施例では、ＧＰＵリンク２５４０は、ＧＰＧＰＵ２５３０の複数のインスタンス間での通信及び同期を可能にするＧＰＵからＧＰＵへの専用のブリッジに結合される。少なくとも一実施例では、ＧＰＵリンク２５４０は、他のＧＰＧＰＵ又は並列プロセッサにデータを送受信するための高速相互接続に結合される。少なくとも一実施例では、ＧＰＧＰＵ２５３０の複数のインスタンスは、別々のデータ処理システムに位置付けられ、ホスト・インターフェース２５３２を介してアクセス可能なネットワーク・デバイスを介して通信する。少なくとも一実施例では、ＧＰＵリンク２５４０は、ホスト・インターフェース２５３２に加えて、又はその代わりに、ホスト・プロセッサへの接続を可能にするように構成することができる。

少なくとも一実施例では、ＧＰＧＰＵ２５３０は、ニューラル・ネットワークを訓練するように構成されることが可能である。少なくとも一実施例では、ＧＰＧＰＵ２５３０は、推論プラットフォーム内で使用することができる。ＧＰＧＰＵ２５３０が推論のために使用される少なくとも一実施例では、ＧＰＧＰＵは、ＧＰＧＰＵがニューラル・ネットワークの訓練に使用されるときよりも少数のコンピュート・クラスタ２５３６Ａ～２５３６Ｈを含んでもよい。少なくとも一実施例では、メモリ２５４４Ａ～２５４４Ｂに関連するメモリ技術は、推論の構成と訓練の構成とで異なってもよく、高帯域幅のメモリ技術が、訓練構成に当てられる。少なくとも一実施例では、ＧＰＧＰＵ２５３０の推論構成は、推論固有の命令をサポートすることができる。たとえば、少なくとも一実施例では、推論構成は、１つ又は複数の８ビットの整数のドット積命令をサポートすることができ、これは、導入済みニューラル・ネットワークの推論動作中に使用されてもよい。

１つ若しくは複数の実施例に関連する推論及び／又は訓練の動作を実行するために、推論及び／又は訓練論理１４１５が使用される。推論及び／又は訓練論理１４１５に関する詳細事項は、図１４Ａ及び／又は図１４Ｂと併せて本明細書に提供される。少なくとも一実施例では、推論及び／又は訓練論理１４１５は、本明細書に記載のニューラル・ネットワークの訓練動作、ニューラル・ネットワークの機能及び／若しくはアーキテクチャ、又はニューラル・ネットワークのユース・ケースを使用して計算された重みパラメータに少なくとも部分的に基づき、推論又は予測の動作のためにＧＰＧＰＵ２５３０において使用されてもよい。

図２６は、少なくとも一実施例によるコンピューティング・システム２６００を示すブロック図である。少なくとも一実施例では、コンピューティング・システム２６００は、メモリ・ハブ２６０５を含んでもよい相互接続経路を介して通信する１つ又は複数のプロセッサ２６０２とシステム・メモリ２６０４とを有する処理サブシステム２６０１を含む。少なくとも一実施例では、メモリ・ハブ２６０５は、チップセット構成要素内の別個の構成要素であってもよく、又は１つ若しくは複数のプロセッサ２６０２内に一体化されていてもよい。少なくとも一実施例では、メモリ・ハブ２６０５は、通信リンク２６０６を介してＩ／Ｏサブシステム２６１１に結合される。少なくとも一実施例では、Ｉ／Ｏサブシステム２６１１は、コンピューティング・システム２６００が１つ又は複数の入力デバイス２６０８からの入力を受け取れるようにすることができるＩ／Ｏハブ２６０７を含む。少なくとも一実施例では、Ｉ／Ｏハブ２６０７は、ディスプレイ・コントローラを有効にすることができ、このディスプレイ・コントローラは、１つ又は複数のプロセッサ２６０２に含まれて、１つ又は複数のディスプレイ・デバイス２６１０Ａに出力を提供してもよい。少なくとも一実施例では、Ｉ／Ｏハブ２６０７に結合された１つ又は複数のディスプレイ・デバイス２６１０Ａは、ローカルの、内部の、又は組み込まれたディスプレイ・デバイスを含むことができる。

少なくとも一実施例では、処理サブシステム２６０１は、バス又は他の通信リンク２６１３を介してメモリ・ハブ２６０５に結合された１つ又は複数の並列プロセッサ２６１２を含む。少なくとも一実施例では、通信リンク２６１３は、ＰＣＩエクスプレスなどであるがこれに限定されない任意の数の規格に基づく通信リンク技術若しくはプロトコルのうちの１つであってもよく、又はベンダー固有の通信インターフェース若しくは通信ファブリックであってもよい。少なくとも一実施例では、１つ又は複数の並列プロセッサ２６１２は、メニー・インテグレーテッド・コア（ＭＩＣ：ｍａｎｙｉｎｔｅｇｒａｔｅｄｃｏｒｅ）プロセッサなど、多数の処理コア及び／又は処理クラスタを含むことのできる、計算に集中した並列又はベクトルの処理システムを形成する。少なくとも一実施例では、１つ又は複数の並列プロセッサ２６１２は、グラフィックス処理サブシステムを形成し、このサブシステムは、Ｉ／Ｏハブ２６０７を介して結合された１つ又は複数のディスプレイ・デバイス２６１０Ａのうちの１つに、ピクセルを出力することができる。少なくとも一実施例では、１つ又は複数の並列プロセッサ２６１２はまた、１つ又は複数のディスプレイ・デバイス２６１０Ｂへの直接接続を可能にするディスプレイ・コントローラ及びディスプレイ・インターフェース（図示せず）を含むことができる。

少なくとも一実施例では、システム・ストレージ・ユニット２６１４は、Ｉ／Ｏハブ２６０７に接続されて、コンピューティング・システム２６００のためのストレージ機構を提供することができる。少なくとも一実施例では、Ｉ／Ｏスイッチ２６１６を使用して、Ｉ／Ｏハブ２６０７と、プラットフォームに一体化されてもよいネットワーク・アダプタ２６１８及び／又はワイヤレス・ネットワーク・アダプタ２６１９などの他の構成要素、並びに１つ又は複数のアドイン・デバイス２６２０を介して加えることができる様々な他のデバイスとの通信を可能にするためのインターフェース機構を提供することができる。少なくとも一実施例では、ネットワーク・アダプタ２６１８は、イーサネット（登録商標）・アダプタ、又は別の有線ネットワーク・アダプタとすることができる。少なくとも一実施例では、ワイヤレス・ネットワーク・アダプタ２６１９は、Ｗｉ－Ｆｉ、Ｂｌｕｅｔｏｏｔｈ、近距離無線通信（ＮＦＣ）、又は１つ若しくは複数のワイヤレス無線を含む他のネットワーク・デバイスのうちの１つ又は複数を含むことができる。

少なくとも一実施例では、コンピューティング・システム２６００は、ＵＳＢ又は他のポート接続、光学ストレージ・ドライブ、ビデオ捕捉デバイスなどを含む明示されていない他の構成要素を含むことができ、これらもＩ／Ｏハブ２６０７に接続されてもよい。少なくとも一実施例では、図２６の様々な構成要素を相互接続する通信経路が、ＰＣＩ（ペリフェラル・コンポーネント・インターコネクト）ベースのプロトコル（たとえば、ＰＣＩ－エクスプレス）などの任意の好適なプロトコル、又はＮＶ－Ｌｉｎｋ高速相互接続などの他のバス若しくはポイントツーポイント通信インターフェース、又は他の相互接続プロトコルを使用して、実施されてもよい。

少なくとも一実施例では、１つ又は複数の並列プロセッサ２６１２は、たとえばビデオ出力回路を含むグラフィックス及びビデオの処理に最適化された回路を組み込んでおり、グラフィックス・プロセッシング・ユニット（ＧＰＵ）を構成する。少なくとも一実施例では、１つ又は複数の並列プロセッサ２６１２は、汎用処理に最適化された回路を組み込んでいる。少なくとも実施例では、コンピューティング・システム２６００の構成要素は、単一の集積回路上の１つ又は複数の他のシステム要素と一体化されてもよい。たとえば、少なくとも一実施例では、１つ又は複数の並列プロセッサ２６１２、メモリ・ハブ２６０５、プロセッサ２６０２、及びＩ／Ｏハブ２６０７を、システム・オン・チップ（ＳｏＣ）集積回路に一体化することができる。少なくとも一実施例では、コンピューティング・システム２６００の構成要素は、単一のパッケージに一体化されて、システム・イン・パッケージ（ＳＩＰ：ｓｙｓｔｅｍｉｎｐａｃｋａｇｅ）構成を形成することができる。少なくとも一実施例では、コンピューティング・システム２６００の構成要素の少なくとも一部分を、マルチ・チップ・モジュール（ＭＣＭ：ｍｕｌｔｉ－ｃｈｉｐｍｏｄｕｌｅ）に一体化することができ、このモジュールを、他のマルチ・チップ・モジュールと相互接続して、モジュール式コンピューティング・システムにすることができる。

１つ若しくは複数の実施例に関連する推論及び／又は訓練の動作を実行するために、推論及び／又は訓練論理１４１５が使用される。推論及び／又は訓練論理１４１５に関する詳細事項は、図１４Ａ及び／又は図１４Ｂと併せて本明細書に提供される。少なくとも一実施例では、推論及び／又は訓練論理１４１５は、本明細書に記載のニューラル・ネットワークの訓練動作、ニューラル・ネットワークの機能及び／若しくはアーキテクチャ、又はニューラル・ネットワークのユース・ケースを使用して計算された重みパラメータに少なくとも部分的に基づき、推論又は予測の動作のために図２６００のシステムにおいて使用されてもよい。

プロセッサ
図２７Ａは、少なくとも一実施例による並列プロセッサ２７００を示す。少なくとも一実施例では、並列プロセッサ２７００の様々な構成要素は、プログラム可能なプロセッサ、特定用途向け集積回路（ＡＳＩＣ）、又はフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）などの１つ又は複数の集積回路デバイスを使用して実施されてもよい。少なくとも一実施例では、図示してある並列プロセッサ２７００は、例示的な実施例による図２６に示す１つ又は複数の並列プロセッサ２６１２の変形形態である。

少なくとも一実施例では、並列プロセッサ２７００は並列処理ユニット２７０２を含む。少なくとも一実施例では、並列処理ユニット２７０２は、並列処理ユニット２７０２の他のインスタンスを含む他のデバイスとの通信を可能にするＩ／Ｏユニット２７０４を含む。少なくとも一実施例では、Ｉ／Ｏユニット２７０４は、他のデバイスに直接接続されてもよい。少なくとも一実施例では、Ｉ／Ｏユニット２７０４は、メモリ・ハブ２６０５などのハブ又はスイッチ・インターフェースの使用を介して、他のデバイスと接続される。少なくとも一実施例では、メモリ・ハブ２６０５とＩ／Ｏユニット２７０４との間の接続は、通信リンク２６１３を形成する。少なくとも一実施例では、Ｉ／Ｏユニット２７０４は、ホスト・インターフェース２７０６及びメモリ・クロスバー２７１６に接続され、ここでホスト・インターフェース２７０６は、処理動作の実行を対象とするコマンドを受け取り、メモリ・クロスバー２７１６は、メモリ動作の実行を対象とするコマンドを受け取る。

少なくとも一実施例では、ホスト・インターフェース２７０６が、Ｉ／Ｏユニット２７０４を介してコマンド・バッファを受け取るとき、ホスト・インターフェース２７０６は、これらのコマンドを実行するためのワーク動作をフロント・エンド２７０８に向けることができる。少なくとも一実施例では、フロント・エンド２７０８はスケジューラ２７１０に結合され、このスケジューラは、コマンド又は他のワーク・アイテムを処理クラスタ・アレイ２７１２に分配するように構成される。少なくとも一実施例では、スケジューラ２７１０は、処理クラスタ・アレイ２７１２の処理クラスタ・アレイ２７１２にタスクが分配される前に、処理クラスタ・アレイ２７１２が適切に構成され、有効な状態にあることを確実にする。少なくとも一実施例では、スケジューラ２７１０は、マイクロコントローラで実行しているファームウェア論理を介して実施される。少なくとも一実施例では、マイクロコントローラ実施スケジューラ２７１０は、複雑なスケジューリング及びワーク分配動作を、粗い粒度と細かい粒度で実行するように構成可能であり、処理アレイ２７１２で実行しているスレッドの迅速なプリエンプション及びコンテキストのスイッチングを可能にする。少なくとも一実施例では、ホスト・ソフトウェアは、処理アレイ２７１２でのスケジューリングのワークロードを、複数のグラフィックス処理のドアベルのうちの１つを介して証明することができる。少なくとも一実施例では、次いで、スケジューラ２７１０を含むマイクロコントローラ内のスケジューラ２７１０論理によって、ワークロードを自動的に処理クラスタ・アレイ２７１２全体に分配することができる。

少なくとも一実施例では、処理クラスタ・アレイ２７１２は、最大「Ｎ個」の処理クラスタ（たとえば、クラスタ２７１４Ａ、クラスタ２７１４Ｂ～クラスタ２７１４Ｎ）を含む。少なくとも一実施例では、処理クラスタ・アレイ２７１２の各クラスタ２７１４Ａ～２７１４Ｎは、大量の同時スレッドを実行することができる。少なくとも一実施例では、スケジューラ２７１０は、様々なスケジューリング及び／又はワーク分配のアルゴリズムを使用して、処理クラスタ・アレイ２７１２のクラスタ２７１４Ａ～２７１４Ｎにワークを配分することができ、これらのアルゴリズムは、プログラム又は計算のタイプごとに生じるワークロードに応じて、異なってもよい。少なくとも一実施例では、スケジューリングは、スケジューラ２７１０によって動的に対処されてもよく、又は処理クラスタ・アレイ２７１２によって実行されるように構成されたプログラム論理のコンパイル中に、コンパイラ論理によって部分的に支援されてもよい。少なくとも一実施例では、処理クラスタ・アレイ２７１２の異なるクラスタ２７１４Ａ～２７１４Ｎは、異なるタイプのプログラムを処理するように、又は異なるタイプの計算を実行するように配分されることが可能である。

少なくとも一実施例では、処理クラスタ・アレイ２７１２は、様々なタイプの並列処理動作を実行するように構成されることが可能である。少なくとも一実施例では、処理クラスタ・アレイ２７１２は、汎用の並列コンピュート動作を実行するように構成される。たとえば、少なくとも一実施例では、処理クラスタ・アレイ２７１２は、ビデオ及び／又はオーディオ・データのフィルタリング、物理動作を含むモデリング動作の実行、及びデータ変換の実行を含む処理タスクを実行するための論理を含むことができる。

少なくとも一実施例では、処理クラスタ・アレイ２７１２は、並列グラフィックス処理動作を実行するように構成される。少なくとも一実施例では、処理クラスタ・アレイ２７１２は、テクスチャ動作を実行するためのテクスチャ・サンプリング論理、並びにモザイク論理、及び他の頂点処理論理を含むがこれらに限定されないこうしたグラフィックス処理動作の実行をサポートするための追加の論理を含むことができる。少なくとも一実施例では、処理クラスタ・アレイ２７１２は、頂点シェーダ、モザイク・シェーダ、ジオメトリ・シェーダ、及びピクセル・シェーダなどであるが、これらに限定されないグラフィックス処理関連のシェーダ・プログラムを実行するように構成されることが可能である。少なくとも一実施例では、並列処理ユニット２７０２は、処理できるようにデータをシステム・メモリからＩ／Ｏユニット２７０４を介して転送することができる。少なくとも一実施例では、処理中、転送されたデータを、処理中にオン・チップ・メモリ（たとえば、並列プロセッサ・メモリ２７２２）に記憶し、次いでシステム・メモリに書き戻すことができる。

少なくとも一実施例では、並列処理ユニット２７０２を使用してグラフィックス処理が実行される場合には、処理クラスタ・アレイ２７１２の複数のクラスタ２７１４Ａ～２７１４Ｎにグラフィックス処理動作をよりうまく分配できるようにするため、処理ワークロードをおおよそ等しい大きさのタスクに分割するようにスケジューラ２７１０を構成することができる。少なくとも一実施例では、処理クラスタ・アレイ２７１２の一部分は、異なるタイプの処理を実行するように構成されることが可能である。たとえば、少なくとも一実施例では、レンダリング画像を生成して表示するために、第１の部分は、頂点シェーディング及びトポロジ生成を実行するように構成されてもよく、第２の部分は、モザイク及びジオメトリのシェーディングを実行するように構成されてもよく、第３の部分は、ピクセル・シェーディング又は他の画面空間動作を実行するように構成されてもよい。少なくとも一実施例では、クラスタ２７１４Ａ～２７１４Ｎのうちの１つ又は複数によって生成される中間データをバッファに記憶して、さらなる処理ができるようにクラスタ２７１４Ａ～２７１４Ｎの間で中間データを送信できるようにしてもよい。

少なくとも一実施例では、処理クラスタ・アレイ２７１２は、実行される処理タスクをスケジューラ２７１０を介して受け取ることができ、スケジューラ２７１０は、処理タスクを定義するコマンドをフロント・エンド２７０８から受け取る。少なくとも一実施例では、処理タスクは、処理されるデータのインデックス、たとえば、表面（パッチ）データ、プリミティブ・データ、頂点データ、及び／又はピクセル・データ、並びに状態パラメータ、及びデータをどのように処理すべきかを定義するコマンド（たとえば、どのプログラムを実行すべきか）を含むことができる。少なくとも一実施例では、スケジューラ２７１０は、タスクに対応するインデックスをフェッチするように構成されてもよく、又はフロント・エンド２７０８からインデックスを受け取ってもよい。少なくとも一実施例では、フロント・エンド２７０８は、入ってくるコマンド・バッファ（たとえば、バッチ・バッファ、プッシュ・バッファなど）によって指定されるワークロードが開始される前に、処理クラスタ・アレイ２７１２が有効な状態に構成されていることを保証するように構成されることが可能である。

少なくとも一実施例では、並列処理ユニット２７０２の１つ又は複数のインスタンスのそれぞれは、並列プロセッサ・メモリ２７２２と結合することができる。少なくとも一実施例では、並列プロセッサ・メモリ２７２２には、メモリ・クロスバー２７１６を介してアクセスすることができ、メモリ・クロスバー２７１６は、処理クラスタ・アレイ２７１２並びにＩ／Ｏユニット２７０４からメモリ要求を受け取ることができる。少なくとも一実施例では、メモリ・クロスバー２７１６は、メモリ・インターフェース２７１８を介して並列プロセッサ・メモリ２７２２にアクセスすることができる。少なくとも一実施例では、メモリ・インターフェース２７１８は、複数のパーティション・ユニット（たとえば、パーティション・ユニット２７２０Ａ、パーティション・ユニット２７２０Ｂ～パーティション・ユニット２７２０Ｎ）を含むことができ、これらのユニットはそれぞれ、並列プロセッサ・メモリ２７２２の一部分（たとえば、メモリ・ユニット）に結合することができる。少なくとも一実施例では、パーティション・ユニット２７２０Ａ～２７２０Ｎの数は、メモリ・ユニットの数と等しくなるように構成され、それにより、第１のパーティション・ユニット２７２０Ａは、対応する第１のメモリ・ユニット２７２４Ａを有し、第２のパーティション・ユニット２７２０Ｂは、対応するメモリ・ユニット２７２４Ｂを有し、Ｎ番目のパーティション・ユニット２７２０Ｎは、対応するＮ番目のメモリ・ユニット２７２４Ｎを有する。少なくとも一実施例では、パーティション・ユニット２７２０Ａ～２７２０Ｎの数は、メモリ・デバイスの数に等しくなくてもよい。

少なくとも一実施例では、メモリ・ユニット２７２４Ａ～２７２４Ｎは、グラフィックス・ダブル・データ・レート（ＧＤＤＲ）メモリを含む同期グラフィックス・ランダム・アクセス・メモリ（ＳＧＲＡＭ）など、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）又はグラフィックス・ランダム・アクセス・メモリを含む、様々なタイプのメモリ・デバイスを含むことができる。少なくとも一実施例では、またメモリ・ユニット２７２４Ａ～２７２４Ｎはまた、高帯域幅メモリ（ＨＢＭ）を含むがこれに限定されない３Ｄ積層メモリを含んでもよい。少なくとも一実施例では、並列プロセッサ・メモリ２７２２の利用可能な帯域幅を効率的に使用するために、フレーム・バッファ又はテクスチャ・マップなどのレンダー・ターゲットが、メモリ・ユニット２７２４Ａ～２７２４Ｎにわたって記憶されて、パーティション・ユニット２７２０Ａ～２７２０Ｎが、各レンダー・ターゲットの部分を並列に書き込みできるようにしてもよい。少なくとも一実施例では、システム・メモリとローカル・キャッシュ・メモリを併用する統合メモリ設計に有利なように、並列プロセッサ・メモリ２７２２のローカル・インスタンスは除外されてもよい。

少なくとも一実施例では、処理クラスタ・アレイ２７１２のクラスタ２７１４Ａ～２７１４Ｎのうちのいずれか１つは、並列プロセッサ・メモリ２７２２内のメモリ・ユニット２７２４Ａ～２７２４Ｎのいずれかに書き込まれることになるデータを処理することができる。少なくとも一実施例では、メモリ・クロスバー２７１６は、各クラスタ２７１４Ａ～２７１４Ｎの出力を、出力に対してさらなる処理動作を実行することができる任意のパーティション・ユニット２７２０Ａ～２７２０Ｎ、又は別のクラスタ２７１４Ａ～２７１４Ｎに転送するように構成されることが可能である。少なくとも一実施例では、各クラスタ２７１４Ａ～２７１４Ｎは、メモリ・クロスバー２７１６を通ってメモリ・インターフェース２７１８と通信して、様々な外部メモリ・デバイスからの読取り、又はそれへの書込みを行うことができる。少なくとも一実施例では、メモリ・クロスバー２７１６は、Ｉ／Ｏユニット２７０４と通信するためのメモリ・インターフェース２７１８への接続部、並びに並列プロセッサ・メモリ２７２２のローカル・インスタンスへの接続部を有して、異なる処理クラスタ２７１４Ａ～２７１４Ｎ内の処理ユニットが、システム・メモリ、又は並列処理ユニット２７０２のローカルにない他のメモリと通信できるようにする。少なくとも一実施例では、メモリ・クロスバー２７１６は、仮想チャネルを使用して、クラスタ２７１４Ａ～２７１４Ｎと、パーティション・ユニット２７２０Ａ～２７２０Ｎとの間でトラフィック・ストリームを分離することができる。

少なくとも一実施例では、並列処理ユニット２７０２の複数のインスタンスは、単一のアドイン・カードに提供されてもよく、又は複数のアドイン・カードが相互接続されてもよい。少なくとも一実施例では、異なるインスタンスが異なる数の処理コア、異なる量のローカル並列プロセッサ・メモリ、及び／又は他の異なる構成を有する場合でも、並列処理ユニット２７０２の異なるインスタンスは相互動作するように構成されることが可能である。たとえば、少なくとも一実施例では、並列処理ユニット２７０２のいくつかインスタンスは、他のインスタンスに比べて高い精度の浮動小数点ユニットを含むことができる。少なくとも一実施例では、並列処理ユニット２７０２又は並列プロセッサ２７００のうちの１つ又は複数のインスタンスを組み込んだシステムは、デスクトップ、ラップトップ、若しくは携帯型のパーソナル・コンピュータ、サーバ、ワークステーション、ゲーム・コンソール、及び／又は組み込みシステムを含むが、これらに限定されない様々な構成及びフォーム・ファクタで実施することができる。

図２７Ｂは、少なくとも一実施例によるパーティション・ユニット２７２０のブロック図である。少なくとも一実施例では、パーティション・ユニット２７２０は、図２７Ａのパーティション・ユニット２７２０Ａ～２７２０Ｎのうちの１つのパーティション・ユニットのインスタンスである。少なくとも一実施例では、パーティション・ユニット２７２０は、Ｌ２キャッシュ２７２１、フレーム・バッファ・インターフェース２７２５、及びＲＯＰ：ｒａｓｔｅｒｏｐｅｒａｔｉｏｎｓｕｎｉｔ２７２６（ラスタ演算ユニット）を含む。Ｌ２キャッシュ２７２１は、メモリ・クロスバー２７１６及びＲＯＰ２７２６から受け取ったロード及びストアの動作を実行するように構成された読取り／書込みキャッシュである。少なくとも一実施例では、読取りミス及び至急の書戻し要求が、処理されるようにＬ２キャッシュ２７２１によってフレーム・バッファ・インターフェース２７２５に出力される。少なくとも一実施例では、更新も、処理されるようにフレーム・バッファ・インターフェース２７２５を介してフレームに送られる。少なくとも一実施例では、フレーム・バッファ・インターフェース２７２５は、図２７の（たとえば並列プロセッサ・メモリ２７２２内の）メモリ・ユニット２７２４Ａ～２７２４Ｎなど、並列プロセッサ・メモリのメモリ・ユニットのうちの１つとインターフェースをとる。

少なくとも一実施例では、ＲＯＰ２７２６は、ステンシル、ｚテスト、ブレンディングなどのラスタ演算を実行する処理ユニットである。少なくとも一実施例では、次いでＲＯＰ２７２６は、グラフィックス・メモリに記憶された処理済みグラフィックス・データを出力する。少なくとも一実施例では、ＲＯＰ２７２６は、メモリに書き込まれる深度又は色データを圧縮し、メモリから読み取られた深度又は色データを解凍するための圧縮論理を含む。少なくとも一実施例では、圧縮論理は、複数の圧縮アルゴリズムのうちの１つ又は複数を利用するロスレス圧縮論理とすることができる。ＲＯＰ２７２６によって実行される圧縮のタイプは、圧縮されるデータの統計的特徴に基づき変更することができる。たとえば、少なくとも一実施例では、深度及び色データに対してはタイルごとにデルタ色圧縮が実行される。

少なくとも一実施例では、ＲＯＰ２７２６は、パーティション・ユニット２７２０内ではなく、各処理クラスタ内（たとえば、図２７Ａのクラスタ２７１４Ａ～２７１４Ｎ）に含まれる。少なくとも一実施例では、ピクセル・フラグメント・データではなく、ピクセル・データの読取り及び書込み要求が、メモリ・クロスバー２７１６を介して送信される。少なくとも一実施例では、処理済みグラフィックス・データは、図２６の１つ又は複数のディスプレイ・デバイス２６１０のうちの１つなどのディスプレイ・デバイスに表示されてもよく、プロセッサ２６０２によってさらに処理できるようにルーティングされてもよく、又は図２７Ａの並列プロセッサ２７００内の処理エンティティのうちの１つによってさらに処理できるようにルーティングされてもよい。

図２７Ｃは、少なくとも一実施例による並列処理ユニット内の処理クラスタ２７１４のブロック図である。少なくとも一実施例では、処理クラスタは、図２７Ａの処理クラスタ２７１４Ａ～２７１４Ｎのうちの１つの処理クラスタのインスタンスである。少なくとも一実施例では、処理クラスタ２７１４は、多数のスレッドを並列で実行するように構成されてもよく、ここで用語「スレッド」とは、入力データの特定のセットに対して実行している特定のプログラムのインスタンスを指す。少なくとも一実施例では、複数の独立した命令ユニットを提供することなく、多数のスレッドの並列実行をサポートするために、単一命令複数データ（ＳＩＭＤ）の命令発行技法が使用される。少なくとも一実施例では、それぞれの処理クラスタ内の処理エンジンのセットに命令を発行するように構成された共通の命令ユニットを使用して、全体的に同期された多数のスレッドの並列実行をサポートするために、単一命令複数スレッド（ＳＩＭＴ：ｓｉｎｇｌｅ－ｉｎｓｔｒｕｃｔｉｏｎ，ｍｕｌｔｉｐｌｅ－ｔｈｒｅａｄ）の技法が使用される。

少なくとも一実施例では、処理クラスタ２７１４の動作は、ＳＩＭＴ並列プロセッサに処理タスクを分配するパイプライン・マネージャ２７３２を介して制御することができる。少なくとも一実施例では、パイプライン・マネージャ２７３２は、図２７Ａのスケジューラ２７１０から命令を受け取り、グラフィックス・マルチプロセッサ２７３４及び／又はテクスチャ・ユニット２７３６を介してこれらの命令の実行を管理する。少なくとも一実施例では、グラフィックス・マルチプロセッサ２７３４は、ＳＩＭＴ並列プロセッサの例示的なインスタンスである。しかし、少なくとも一実施例では、アーキテクチャの異なる様々なタイプのＳＩＭＴ並列プロセッサが、処理クラスタ２７１４内に含まれてもよい。少なくとも一実施例では、グラフィックス・マルチプロセッサ２７３４の１つ又は複数のインスタンスは、処理クラスタ２７１４内に含めることができる。少なくとも一実施例では、グラフィックス・マルチプロセッサ２７３４はデータを処理することができ、処理済みデータを、他のシェーダ・ユニットを含む複数の可能な宛先のうちの１つに分配するためにデータ・クロスバー２７４０が使用されてもよい。少なくとも一実施例では、パイプライン・マネージャ２７３２は、データ・クロスバー２７４０を通して分配されることになる処理済みデータの宛先を指定することによって、処理済みデータの分配を容易にすることができる。

少なくとも一実施例では、処理クラスタ２７１４内の各グラフィックス・マルチプロセッサ２７３４は、関数実行論理（たとえば、算術論理演算ユニット、ロード・ストア・ユニットなど）の同一のセットを含むことができる。少なくとも一実施例では、関数実行論理は、前の命令が完了する前に新規の命令を発行することができるパイプライン式に構成されることが可能である。少なくとも一実施例では、関数実行論理は、整数及び浮動小数点の算術、比較演算、ブール演算、ビット・シフト、及び様々な代数関数の計算を含む様々な演算をサポートする。少なくとも一実施例では、同じ関数ユニットのハードウェアを活用して、異なる演算を実行することができ、関数ユニットの任意の組合せが存在してもよい。

少なくとも一実施例では、処理クラスタ２７１４に送信される命令がスレッドを構成する。少なくとも一実施例では、並列処理エンジンのセットにわたって実行されているスレッドのセットが、スレッド・グループである。少なくとも一実施例では、スレッド・グループは、異なる入力データに対してプログラムを実行する。少なくとも一実施例では、スレッド・グループ内の各スレッドを、グラフィックス・マルチプロセッサ２７３４内の異なる処理エンジンに割り当てることができる。少なくとも一実施例では、スレッド・グループは、グラフィックス・マルチプロセッサ２７３４内の処理エンジンの数よりも少ないスレッドを含んでもよい。少なくとも一実施例では、スレッド・グループが処理エンジンの数よりも少ないスレッドを含む場合、処理エンジンのうちの１つ又は複数は、そのスレッド・グループが処理されているサイクル中にはアイドルであってもよい。少なくとも一実施例では、スレッド・グループはまた、グラフィックス・マルチプロセッサ２７３４内の処理エンジンの数よりも多いスレッドを含んでもよい。少なくとも一実施例では、スレッド・グループがグラフィックス・マルチプロセッサ２７３４内の処理エンジンの数より多くのスレッドを含む場合には、連続したクロック・サイクルにわたって処理を実行することができる。少なくとも一実施例では、複数のスレッド・グループを、グラフィックス・マルチプロセッサ２７３４上で同時に実行することができる。

少なくとも一実施例では、グラフィックス・マルチプロセッサ２７３４は、ロード及びストアの動作を実行するための内部キャッシュ・メモリを含む。少なくとも一実施例では、グラフィックス・マルチプロセッサ２７３４は、内部キャッシュをやめて、処理クラスタ２７１４内のキャッシュ・メモリ（たとえば、Ｌ１キャッシュ２７４８）を使用することができる。少なくとも一実施例では、各グラフィックス・マルチプロセッサ２７３４は、パーティション・ユニット（たとえば、図２７のパーティション・ユニット２７２０Ａ～２７２０Ｎ）内のＬ２キャッシュにもアクセスすることができ、これらのキャッシュが、すべての処理クラスタ２７１４間で共有され、スレッド間でデータを転送するために使用されてもよい。少なくとも一実施例では、グラフィックス・マルチプロセッサ２７３４は、オフ・チップのグローバル・メモリにもアクセスすることができ、このメモリは、ローカル並列プロセッサ・メモリ及び／又はシステム・メモリのうちの１つ又は複数を含むことができる。少なくとも一実施例では、並列処理ユニット２７０２の外部にある任意のメモリが、グローバル・メモリとして使用されてもよい。少なくとも一実施例では、処理クラスタ２７１４は、グラフィックス・マルチプロセッサ２７３４の複数のインスタンスを含み、共通の命令及びデータを共有することができ、これらはＬ１キャッシュ２７４８に記憶されてもよい。

少なくとも一実施例では、各処理クラスタ２７１４は、仮想アドレスを物理アドレスにマッピングするように構成されたＭＭＵ２７４５（メモリ管理ユニット）を含んでもよい。少なくとも一実施例では、ＭＭＵ２７４５の１つ又は複数のインスタンスは、図２７のメモリ・インターフェース２７１８内にあってもよい。少なくとも一実施例では、ＭＭＵ２７４５は、仮想アドレスを、タイル（タイリングについては詳述する）及び任意選択でキャッシュ・ライン・インデックスの物理アドレスにマッピングするために使用されるページ・テーブル・エントリ（ＰＴＥ）のセットを含む。少なくとも一実施例では、ＭＭＵ２７４５は、アドレスのトランスレーション・ルックアサイド・バッファ（ＴＬＢ：ｔｒａｎｓｌａｔｉｏｎｌｏｏｋａｓｉｄｅｂｕｆｆｅｒ）又はキャッシュを含んでもよく、これらは、グラフィックス・マルチプロセッサ２７３４若しくはＬ１キャッシュ、又は処理クラスタ２７１４内にあってもよい。少なくとも一実施例では、表面データ・アクセスをローカルに分散するように物理アドレスを処理して、パーティション・ユニット間で要求の効率的なインターリーブが可能になる。少なくとも一実施例では、キャッシュ・ライン・インデックスを使用して、キャッシュ・ラインの要求がヒットかミスかが判定されてもよい。

少なくとも一実施例では、各グラフィックス・マルチプロセッサ２７３４がテクスチャ・ユニット２７３６に結合されて、テクスチャ・マッピング動作、たとえば、テクスチャ・サンプル位置の判定、テクスチャ・データの読取り、及びテクスチャ・データのフィルタリングが実行されるように、処理クラスタ２７１４が構成されてもよい。少なくとも一実施例では、テクスチャ・データは、内部テクスチャＬ１キャッシュ（図示せず）から、又はグラフィックス・マルチプロセッサ２７３４内のＬ１キャッシュから読み取られ、必要に応じて、Ｌ２キャッシュ、ローカル並列プロセッサ・メモリ、又はシステム・メモリからフェッチされる。少なくとも一実施例では、各グラフィックス・マルチプロセッサ２７３４は、処理済みタスクをデータ・クロスバー２７４０に出力して、さらなる処理ができるように別の処理クラスタ２７１４に処理済みタスクを提供し、又はメモリ・クロスバー２７１６を介して、Ｌ２キャッシュ、ローカル並列プロセッサ・メモリ、又はシステム・メモリに処理済みタスクを記憶する。少なくとも一実施例では、プレＲＯＰ２７４２（プレ・ラスタ演算ユニット）は、グラフィックス・マルチプロセッサ２７３４からデータを受け取り、ＲＯＰユニットにデータを仕向けるように構成されており、ＲＯＰユニットは、本明細書に記載のするように、パーティション・ユニット（たとえば、図２７Ａのパーティション・ユニット２７２０Ａ～２７２０Ｎ）内に位置付けられてもよい。少なくとも一実施例では、プレＲＯＰ２７４２ユニットは、色ブレンディングの最適化を実行し、ピクセル色データを組織化し、アドレス・トランスレーションを実行することができる。

１つ若しくは複数の実施例に関連する推論及び／又は訓練の動作を実行するために、推論及び／又は訓練論理１４１５が使用される。推論及び／又は訓練論理１４１５に関する詳細事項は、図１４Ａ及び／又は図１４Ｂと併せて本明細書に提供される。少なくとも一実施例では、推論及び／又は訓練論理１４１５は、本明細書に記載のニューラル・ネットワークの訓練動作、ニューラル・ネットワークの機能及び／若しくはアーキテクチャ、又はニューラル・ネットワークのユース・ケースを使用して計算された重みパラメータに少なくとも部分的に基づき、推論又は予測の動作のためにグラフィックス処理クラスタ２７１４において使用されてもよい。

図２７Ｄは、少なくとも一実施例によるグラフィックス・マルチプロセッサ２７３４を示す。少なくとも一実施例では、グラフィックス・マルチプロセッサ２７３４は、処理クラスタ２７１４のパイプライン・マネージャ２７３２と結合する。少なくとも一実施例では、グラフィックス・マルチプロセッサ２７３４は、命令キャッシュ２７５２、命令ユニット２７５４、アドレス・マッピング・ユニット２７５６、レジスタ・ファイル２７５８、１つ又は複数の汎用グラフィックス・プロセッシング・ユニット（ＧＰＧＰＵ）コア２７６２、及び１つ又は複数のロード／ストア・ユニット２７６６を含むがこれらに限定されない実行パイプラインを有する。ＧＰＧＰＵコア２７６２、及びロード／ストア・ユニット２７６６は、メモリ及びキャッシュ相互接続２７６８を介して、キャッシュ・メモリ２７７２及び共有メモリ２７７０に結合される。

少なくとも一実施例では、命令キャッシュ２７５２は、実行すべき命令のストリームをパイプライン・マネージャ２７３２から受け取る。少なくとも一実施例では、命令は、命令キャッシュ２７５２にキャッシュされ、命令ユニット２７５４により実行されるようにディスパッチされる。少なくとも一実施例では、命令ユニット２７５４は、命令をスレッド・グループ（たとえば、ワープ）としてディスパッチすることができ、アスレッド・グループの各スレッドは、ＧＰＧＰＵコア２７６２内の異なる実行ユニットに割り当てられる。少なくとも一実施例では、命令は、統一アドレス空間内のアドレスを指定することによって、ローカル、共有、又はグローバルのアドレス空間のいずれかにアクセスすることができる。少なくとも一実施例では、アドレス・マッピング・ユニット２７５６を使用して、統一アドレス空間のアドレスを、ロード／ストア・ユニット２７６６がアクセスできる個別メモリ・アドレスにトランスレーションすることができる。

少なくとも一実施例では、レジスタ・ファイル２７５８は、グラフィックス・マルチプロセッサ２７３４の機能ユニットにレジスタのセットを提供する。少なくとも一実施例では、レジスタ・ファイル２７５８は、グラフィックス・マルチプロセッサ２７３４の機能ユニット（たとえばＧＰＧＰＵコア２７６２、ロード／ストア・ユニット２７６６）のデータ経路に接続された、オペランドのための一時的なストレージを提供する。少なくとも一実施例では、レジスタ・ファイル２７５８は、レジスタ・ファイル２７５８の専用部分に各機能ユニットが配分されるように、それぞれの機能ユニット間で分割される。一実施例では、レジスタ・ファイル２７５８は、グラフィックス・マルチプロセッサ２７３４によって実行されている異なるワープ間で分割される。

少なくとも一実施例では、ＧＰＧＰＵコア２７６２はそれぞれ、グラフィックス・マルチプロセッサ２７３４の命令を実行するために使用される浮動小数点ユニット（ＦＰＵ）及び／又は整数算術論理演算ユニット（ＡＬＵ）を含むことができる。ＧＰＧＰＵコア２７６２同士は、同様のアーキテクチャであってもよく、又は異なるアーキテクチャであってもよい。少なくとも一実施例では、ＧＰＧＰＵコア２７６２の第１の部分は、単精度ＦＰＵ及び整数ＡＬＵを含み、ＧＰＧＰＵコアの第２の部分は、倍精度ＦＰＵを含む。少なくとも一実施例では、ＦＰＵは、ＩＥＥＥ７５４－２００８規格浮動小数点演算を実施することができ、又は、可変精度の浮動小数点演算を有効にすることができる。少なくとも一実施例では、グラフィックス・マルチプロセッサ２７３４はさらに、矩形コピー又はピクセル・ブレンディングの動作などの特定の機能を実行するための、１つ若しくは複数の固定機能ユニット又は特別機能ユニットをさらに含むことができる。少なくとも一実施例では、ＧＰＧＰＵコアの１つ又は複数は、固定の又は特別な機能論理も含むことができる。

少なくとも一実施例では、ＧＰＧＰＵコア２７６２は、複数のデータセットに対して単一の命令を実行することができるＳＩＭＤ論理を含む。少なくとも一実施例では、ＧＰＧＰＵコア２７６２は、ＳＩＭＤ４、ＳＩＭＤ８、及びＳＩＭＤ１６の命令を物理的に実行することができ、ＳＩＭＤ１、ＳＩＭＤ２、及びＳＩＭＤ３２の命令を論理的に実行することができる。少なくとも一実施例では、ＧＰＧＰＵコアのためのＳＩＭＤ命令は、シェーダ・コンパイラによるコンパイル時に生成されてもよく、又は単一プログラム複数データ（ＳＰＭＤ：ｓｉｎｇｌｅｐｒｏｇｒａｍｍｕｌｔｉｐｌｅｄａｔａ）又はＳＩＭＴのアーキテクチャ向けに書かれコンパイルされたプログラムを実行しているときに、自動的に生成されてもよい。少なくとも一実施例では、ＳＩＭＴ実行モデルのために構成されたプログラムの複数のスレッドは、単一のＳＩＭＤ命令を介して実行することができる。たとえば、少なくとも一実施例では、同じ又は同様の動作を実行する８個のＳＩＭＴスレッドを、単一のＳＩＭＤ８の論理ユニットを介して並列に実行することができる。

少なくとも一実施例では、メモリ及びキャッシュ相互接続２７６８は、グラフィックス・マルチプロセッサ２７３４の各機能ユニットをレジスタ・ファイル２７５８及び共有メモリ２７７０に接続する相互接続ネットワークである。少なくとも一実施例では、メモリ及びキャッシュ相互接続２７６８は、ロード／ストア・ユニット２７６６が、共有メモリ２７７０とレジスタ・ファイル２７５８の間でロード及びストアの動作を実施できるようにするクロスバー相互接続である。少なくとも一実施例では、レジスタ・ファイル２７５８は、ＧＰＧＰＵコア２７６２と同じ周波数で動作することができ、したがって、ＧＰＧＰＵコア２７６２とレジスタ・ファイル２７５８の間のデータ転送は非常に低レイテンシである。少なくとも一実施例では、共有メモリ２７７０を使用して、グラフィックス・マルチプロセッサ２７３４内の機能ユニットで実行されるスレッド間の通信を可能にすることができる。少なくとも一実施例では、キャッシュ・メモリ２７７２を、たとえばデータ・キャッシュとして使用して、機能ユニットとテクスチャ・ユニット２７３６の間で通信されるテクスチャ・データをキャッシュすることができる。少なくとも一実施例では、共有メモリ２７７０は、プログラム管理キャッシュとしても使用することができる。少なくとも一実施例では、ＧＰＧＰＵコア２７６２で実行されているスレッドは、キャッシュ・メモリ２７７２内に記憶される自動キャッシュ・データに加えて、共有メモリ内にプログラム的にデータを記憶することができる。

少なくとも一実施例では、本明細書に記載の並列プロセッサ又はＧＰＧＰＵは、ホスト／プロセッサ・コアに通信可能に結合されて、グラフィックス動作、機械学習動作、パターン分析動作、及び様々な汎用ＧＰＵ（ＧＰＧＰＵ）機能を加速する。少なくとも一実施例では、ＧＰＵは、バス又は他の相互接続（たとえば、ＰＣＩｅ又はＮＶＬｉｎｋなどの高速相互接続）を介してホスト・プロセッサ／コアに通信可能に結合されてもよい。少なくとも一実施例では、ＧＰＵは、コアとして同じパッケージ又はチップに一体化されてもよく、内部（すなわち、パッケージ又はチップの内部の）プロセッサ・バス／相互接続を介してコアに通信可能に結合されてもよい。少なくとも一実施例では、ＧＰＵの接続方法に関わらず、プロセッサ・コアは、ワーク記述子に含まれたコマンド／命令のシーケンスの形でワークをこうしたＧＰＵに配分してもよい。少なくとも一実施例では、次いでＧＰＵは、これらのコマンド／命令を効率的に処理するために専用の回路／論理を使用する。

１つ若しくは複数の実施例に関連する推論及び／又は訓練の動作を実行するために、推論及び／又は訓練論理１４１５が使用される。推論及び／又は訓練論理１４１５に関する詳細事項は、図１４Ａ及び／又は図１４Ｂと併せて本明細書に提供される。少なくとも一実施例では、推論及び／又は訓練論理１４１５は、本明細書に記載のニューラル・ネットワークの訓練動作、ニューラル・ネットワークの機能及び／若しくはアーキテクチャ、又はニューラル・ネットワークのユース・ケースを使用して計算された重みパラメータに少なくとも部分的に基づき、推論又は予測の動作のためにグラフィックス・マルチプロセッサ２７３４において使用されてもよい。

図２８は、少なくとも一実施例による、マルチＧＰＵコンピューティング・システム２８００を示す。少なくとも一実施例では、マルチＧＰＵコンピューティング・システム２８００は、ホスト・インターフェース・スイッチ２８０４を介して複数の汎用グラフィックス・プロセッシング・ユニット（ＧＰＧＰＵ）２８０６Ａ～Ｄに結合されたプロセッサ２８０２を含むことができる。少なくとも一実施例では、ホスト・インターフェース・スイッチ２８０４は、プロセッサ２８０２をＰＣＩエクスプレス・バスに結合するＰＣＩエクスプレス・スイッチ・デバイスであり、このＰＣＩエクスプレス・バスを介して、プロセッサ２８０２は、ＧＰＧＰＵ２８０６Ａ～Ｄと通信することができる。ＧＰＧＰＵ２８０６Ａ～Ｄは、高速ポイントツーポイントＧＰＵツーＧＰＵリンク２８１６のセットを介して相互接続することができる。少なくとも一実施例では、ＧＰＵツーＧＰＵリンク２８１６は、専用ＧＰＵリンクを介して、ＧＰＧＰＵ２８０６Ａ～Ｄのそれぞれに接続される。少なくとも一実施例では、Ｐ２ＰのＧＰＵリンク２８１６は、プロセッサ２８０２が接続されているホスト・インターフェース・バス２８０４を介した通信を必要とせずに、ＧＰＧＰＵ２８０６Ａ～Ｄのそれぞれの間で直接通信を可能にする。少なくとも一実施例では、Ｐ２ＰのＧＰＵリンク２８１６に仕向けられたＧＰＵツーＧＰＵトラフィックがあると、ホスト・インターフェース・バス２８０４は、システム・メモリへのアクセスができるように、又はたとえば１つ又は複数のネットワーク・デバイスを介して、マルチＧＰＵコンピューティング・システム２８００の他のインスタンスと通信するために、利用可能な状態に保たれる。少なくとも一実施例では、ＧＰＧＰＵ２８０６Ａ～Ｄは、ホスト・インターフェース・スイッチ２８０４を介してプロセッサ２８０２に接続され、少なくとも一実施例では、プロセッサ２８０２は、Ｐ２ＰのＧＰＵリンク２８１６のための直接サポートを含み、ＧＰＧＰＵ２８０６Ａ～Ｄに直接接続することができる。

１つ又は複数の実施例に関連する推論及び／又は訓練の動作を実行するために、推論及び／又は訓練論理１４１５が使用される。推論及び／又は訓練論理１４１５に関する詳細事項は、図１４Ａ及び／又は図１４Ｂと併せて本明細書に提供される。少なくとも一実施例では、推論及び／又は訓練論理１４１５は、本明細書に記載のニューラル・ネットワークの訓練動作、ニューラル・ネットワークの機能及び／若しくはアーキテクチャ、又はニューラル・ネットワークのユース・ケースを使用して計算された重みパラメータに少なくとも部分的に基づき、推論又は予測の動作のためにマルチＧＰＵコンピューティング・システム２８００において使用されてもよい。

少なくとも一実施例は、上述した技法を使用して構築されてもよい。少なくとも一実施例では、ロボット制御システムの評価及び生成のネットワークは、上述した通りにＧＰＵを使用して実施されてもよい。

図２９は、少なくとも一実施例によるグラフィックス・プロセッサ２９００のブロック図である。少なくとも一実施例では、グラフィックス・プロセッサ２９００は、リング相互接続２９０２、パイプライン・フロント・エンド２９０４、メディア・エンジン２９３７、及びグラフィックス・コア２９８０Ａ～２９８０Ｎを含む。少なくとも一実施例では、リング相互接続２９０２は、グラフィックス・プロセッサ２９００を、他のグラフィックス・プロセッサ又は１つ又は複数の汎用プロセッサ・コアを含む他の処理ユニットに結合する。少なくとも一実施例では、グラフィックス・プロセッサ２９００は、マルチ・コア処理システム内に一体化された多数のプロセッサのうちの１つである。

少なくとも一実施例では、グラフィックス・プロセッサ２９００は、リング相互接続２９０２を介してコマンドのバッチを受け取る。少なくとも一実施例では、入ってくるコマンドは、パイプライン・フロント・エンド２９０４のコマンド・ストリーマ２９０３によって解釈される。少なくとも一実施例では、グラフィックス・プロセッサ２９００は、グラフィックス・コア２９８０Ａ～２９８０Ｎを介して３Ｄジオメトリ処理及びメディア処理を実行するためのスケーラブルな実行論理を含む。少なくとも一実施例では、３Ｄジオメトリ処理コマンドについては、コマンド・ストリーマ２９０３はコマンドをジオメトリ・パイプライン２９３６に供給する。少なくとも一実施例では、少なくとも一部のメディア処理コマンドについては、コマンド・ストリーマ２９０３はコマンドをビデオ・フロント・エンド２９３４に供給し、ビデオ・フロント・エンド２９３４はメディア・エンジン２９３７に結合される。少なくとも一実施例では、メディア・エンジン２９３７は、ビデオ及び画像の後処理のためのＶｉｄｅｏＱｕａｌｉｔｙＥｎｇｉｎｅ（ＶＱＥ）２９３０と、ハードウェア加速されたメディア・データのエンコード及びデコードを提供するマルチ・フォーマット・エンコード／デコード（ＭＦＸ）２９３３エンジンとを含む。少なくとも一実施例では、ジオメトリ・パイプライン２９３６及びメディア・エンジン２９３７はそれぞれ、少なくとも１つのグラフィックス・コア２９８０Ａによって提供されるスレッド実行リソースのための実行スレッドを生成する。

少なくとも一実施例では、グラフィックス・プロセッサ２９００は、モジュール式コア２９８０Ａ～２９８０Ｎ（コア・スライスと呼ばれることもある）を特徴とするスケーラブルなスレッド実行リソースを含み、それぞれのモジュール式コア２９８０Ａ～２９８０Ｎは、複数のサブ・コア２９５０Ａ～５５０Ｎ、２９６０Ａ～２９６０Ｎ（コア・サブ・スライスと呼ばれることもある）を有する。少なくとも一実施例では、グラフィックス・プロセッサ２９００は、任意の数のグラフィックス・コア２９８０Ａ～２９８０Ｎを有することができる。少なくとも一実施例では、グラフィックス・プロセッサ２９００は、少なくとも第１のサブ・コア２９５０Ａ及び第２のサブ・コア２９６０Ａを有するグラフィックス・コア２９８０Ａを含む。少なくとも一実施例では、グラフィックス・プロセッサ２９００は、単一のサブ・コア（たとえば、２９５０Ａ）を有する低電力プロセッサである。少なくとも一実施例では、グラフィックス・プロセッサ２９００は、複数のグラフィックス・コア２９８０Ａ～２９８０Ｎを含み、このそれぞれが、第１のサブ・コア２９５０Ａ～２９５０Ｎのセット、及び第２のサブ・コア２９６０Ａ～２９６０Ｎのセットを含む。少なくとも一実施例では、第１のサブ・コア２９５０Ａ～２９５０Ｎの各サブ・コアは、少なくとも、実行ユニット２９５２Ａ～２９５２Ｎとメディア／テクスチャ・サンプラ２９５４Ａ～２９５４Ｎの第１のセットを含む。少なくとも一実施例では、第２のサブ・コア２９６０Ａ～２９６０Ｎの各サブ・コアは、少なくとも、実行ユニット２９６２Ａ～２９６２Ｎとサンプラ２９６４Ａ～２９６４Ｎの第２のセットを含む。少なくとも一実施例では、各サブ・コア２９５０Ａ～２９５０Ｎ、２９６０Ａ～２９６０Ｎは、共有リソース２９７０Ａ～２９７０Ｎのセットを共有する。少なくとも一実施例では、共有リソースは、共有キャッシュ・メモリ及びピクセル動作論理を含む。

１つ又は複数の実施例に関連する推論及び／又は訓練の動作を実行するために、推論及び／又は訓練論理１４１５が使用される。推論及び／又は訓練論理１４１５に関する詳細事項は、図１４Ａ及び／又は図１４Ｂと併せて本明細書に提供される。少なくとも一実施例では、推論及び／又は訓練論理１４１５は、本明細書に記載のニューラル・ネットワークの訓練動作、ニューラル・ネットワークの機能及び／若しくはアーキテクチャ、又はニューラル・ネットワークのユース・ケースを使用して計算された重みパラメータに少なくとも部分的に基づき、推論又は予測の動作のためにグラフィックス・プロセッサ２９００において使用されてもよい。

図３０は、少なくとも一実施例による、命令を実行するための論理回路を含んでもよいプロセッサ３０００のマイクロ・アーキテクチャを示すブロック図である。少なくとも一実施例では、プロセッサ３０００は、ｘ８６命令、ＡＭＲ命令、特定用途向け集積回路（ＡＳＩＣ）用の特別命令などを含む命令を実行してもよい。少なくとも一実施例では、プロセッサ３０１０は、カリフォルニア州サンタクララのインテルコーポレーションによる、ＭＭＸ技術で有効化されたマイクロプロセッサ内の６４ビット幅ＭＭＸ（商標）レジスタなど、パック・データを記憶するためのレジスタを含んでもよい。少なくとも一実施例では、整数形式と浮動小数点形式の両方で利用可能なＭＭＸレジスタは、単一命令複数データ（「ＳＩＭＤ」）及びストリーミングＳＩＭＤ拡張（「ＳＳＥ」：ｓｔｒｅａｍｉｎｇＳＩＭＤｅｘｔｅｎｓｉｏｎｓ）命令を伴うパック・データ要素で動作してもよい。少なくとも一実施例では、ＳＳＥ２、ＳＳＥ３、ＳＳＥ４、ＡＶＸ、又はそれ以上（総称して「ＳＳＥｘ」と呼ばれる）の技術に関する１２８ビット幅のＸＭＭレジスタは、こうしたパック・データのオペランドを保持してもよい。少なくとも一実施例では、プロセッサ３０１０は、機械学習若しくは深層学習のアルゴリズム、訓練、又は推論を加速するために命令を実行してもよい。

少なくとも一実施例では、プロセッサ３０００は、実行すべき命令をフェッチし、プロセッサ・パイプラインで後に使用すべき命令を準備するイン・オーダー・フロント・エンド（「フロント・エンド」）３００１を含む。少なくとも一実施例では、フロント・エンド３００１は、いくつかのユニットを含んでもよい。少なくとも一実施例では、命令プリフェッチャ３０２６が、メモリから命令をフェッチし、命令デコーダ３０２８に命令を供給し、命令デコーダが、命令をデコード又は解釈する。たとえば、少なくとも一実施例では、命令デコーダ３０２８は、受け取った命令を、機械が実行することのできる「マイクロ命令」又は「マイクロ・オペレーション」と呼ばれる（「マイクロ・オプス」又は「ｕｏｐｓ」とも呼ばれる）１つ又は複数のオペレーションにデコードする。少なくとも一実施例では、命令デコーダ３０２８は、命令を、オプコード及び対応するデータ、並びに制御フィールドに構文解析して、これらがマイクロ・アーキテクチャによって使用されて、少なくとも一実施例による動作が実行されてもよい。少なくとも一実施例では、トレース・キャッシュ３０３０は、デコードされたｕｏｐｓを、実行できるようにｕｏｐキュー３０３４においてプログラム順のシーケンス又はトレースにアセンブルしてもよい。少なくとも一実施例では、トレース・キャッシュ３０３０が複雑な命令に遭遇すると、マイクロコードＲＯＭ３０３２が、動作の完了に必要なｕｏｐｓを提供する。

少なくとも一実施例では、単一のマイクロ・オプスに変換できる命令もあれば、全動作を完了するためにいくつかのマイクロ・オプスを必要とする命令もある。少なくとも一実施例では、命令を完了するために５つ以上のマイクロ・オプスが要な場合、命令デコーダ３０２８は、マイクロコードＲＯＭ３０３２にアクセスして、命令を実行してもよい。少なくとも一実施例では、命令は、命令デコーダ３０２８において処理できるように、少数のマイクロ・オプスにデコードされてもよい。少なくとも一実施例では、動作を完了するのに多数のマイクロ・オプスが必要な場合には、命令は、マイクロコードＲＯＭ３０３２に記憶されてもよい。少なくとも一実施例では、トレース・キャッシュ３０３０は、少なくとも一実施例によるマイクロコードＲＯＭ３０３２からの１つ又は複数の命令を完了するために、エントリ・ポイント・プログラマブル論理アレイ（「ＰＬＡ」：ｐｒｏｇｒａｍｍａｂｌｅｌｏｇｉｃａｒｒａｙ）を参照して、マイクロコード・シーケンスを読み取るための正しいマイクロ命令ポインタを判定する。少なくとも一実施例では、マイクロコードＲＯＭ３０３２が命令のためのマイクロ・オプスのシーケンシングを終了した後、機械のフロント・エンド３００１は、トレース・キャッシュ３０３０からマイクロ・オプスのフェッチを再開してもよい。

少なくとも一実施例では、アウト・オブ・オーダー実行エンジン（「アウト・オブ・オーダー・エンジン」）３００３は、実行できるように命令を準備してもよい。少なくとも一実施例では、アウト・オブ・オーダー実行論理は、命令のフローをなめらかにし、その順序を変更するために多数バッファを有し、命令がパイプラインを下り、実行されるようにスケジューリングされるときの性能を最適化する。アウト・オブ・オーダー実行エンジン３００３は、限定することなく、アロケータ／レジスタ・リネーマ３０４０、メモリｕｏｐキュー３０４２、整数／浮動小数点ｕｏｐキュー３０４４、メモリ・スケジューラ３０４６、高速スケジューラ３００２、低速／汎用浮動小数点スケジューラ（「低速／汎用ＦＰ：ｆｌｏａｔｉｎｇｐｏｉｎｔスケジューラ」）３００４、及び単純浮動小数点スケジューラ（「単純ＦＰスケジューラ」）３００６を含む。少なくとも一実施例では、高速スケジューラ３００２、低速／汎用浮動小数点スケジューラ３００４、及び単純浮動小数点スケジューラ３００６は、本明細書において集合的に「ｕｏｐスケジューラ３００２、３００４、３００６」とも呼ばれる。アロケータ／レジスタ・リネーマ３０４０は、実行するために各ｕｏｐが必要とする機械バッファ及びリソースを配分する。少なくとも一実施例では、アロケータ／レジスタ・リネーマ３０４０は、レジスタ・ファイルへのエントリ時に論理レジスタの名前を変更する。少なくとも一実施例では、アロケータ／レジスタ・リネーマ３０４０はまた、メモリ・スケジューラ３０４６及びｕｏｐスケジューラ３００２、３００４、３００６の前の、２つのｕｏｐキュー、すなわちメモリ動作のためのメモリｕｏｐキュー３０４２と非メモリ動作のための整数／浮動小数点ｕｏｐキュー３０４４のうちの１つに、各ｕｏｐのエントリを配分する。少なくとも一実施例では、ｕｏｐスケジューラ３００２、３００４、３００６は、ｕｏｐｓがいつ実行準備されるかを、それらの従属入力レジスタ・オペランドのソースが準備されていること、及びそれらの動作を完了するためにｕｏｐが必要とする実行リソースが利用可能であることに基づき、判定する。少なくとも一実施例では、少なくとも一実施例の高速スケジューラ３００２は、メイン・クロック・サイクルの半分ごとにスケジューリングしてもよく、低速／汎用浮動小数点スケジューラ３００４及び単純浮動小数点スケジューラ３００６は、メイン・プロセッサのクロック・サイクル当たりに１回スケジューリングしてもよい。少なくとも一実施例では、ｕｏｐスケジューラ３００２、３００４、３００６は、実行できるようにｕｏｐｓをスケジューリングするためにディスパッチ・ポートを調停する。

少なくとも一実施例では、実行ブロックｂ１１は、限定することなく、整数レジスタ・ファイル／バイパス・ネットワーク３００８、浮動小数点レジスタ・ファイル／バイパス・ネットワーク（「ＦＰレジスタ・ファイル／バイパス・ネットワーク」）３０１０、アドレス生成ユニット（「ＡＧＵ」：ａｄｄｒｅｓｓｇｅｎｅｒａｔｉｏｎｕｎｉｔｓ）３０１２及び３０１４、高速算術論理演算ユニット（ＡＬＵ）（「高速ＡＬＵ」）３０１６及び３０１８、低速算術論理演算ユニット（「低速ＡＬＵ」）３０２０、浮動小数点ＡＬＵ（「ＦＰ」）３０２２、並びに浮動小数点移動ユニット（「ＦＰ移動」）３０２４を含む。少なくとも一実施例では、整数レジスタ・ファイル／バイパス・ネットワーク３００８及び浮動小数点レジスタ・ファイル／バイパス・ネットワーク３０１０は、本明細書において「レジスタ・ファイル３００８、３０１０」とも呼ばれる。少なくとも一実施例では、ＡＧＵ３０１２及び３０１４、高速ＡＬＵ３０１６及び３０１８、低速ＡＬＵ３０２０、浮動小数点ＡＬＵ３０２２、及び浮動小数点移動ユニット３０２４は、本明細書において「実行ユニット３０１２、３０１４、３０１６、３０１８、３０２０、３０２２、及び３０２４」とも呼ばれる。少なくとも一実施例では、実行ブロックｂ１１は、限定することなく、（ゼロを含む）任意の数及びタイプのレジスタ・ファイル、バイパス・ネットワーク、アドレス生成ユニット、及び実行ユニットを、任意の組合せで含んでもよい。

少なくとも一実施例では、レジスタ・ネットワーク３００８、３０１０は、ｕｏｐスケジューラ３００２、３００４、３００６と、実行ユニット３０１２、３０１４、３０１６、３０１８、３０２０、３０２２、及び３０２４との間に配置されてもよい。少なくとも一実施例では、整数レジスタ・ファイル／バイパス・ネットワーク３００８は、整数演算を実行する。少なくとも一実施例では、浮動小数点レジスタ・ファイル／バイパス・ネットワーク３０１０は、浮動小数点演算を実行する。少なくとも一実施例では、レジスタ・ファイル３００８、３０１０のそれぞれは、限定することなく、バイパス・ネットワークを含んでもよく、このバイパス・ネットワークは、レジスタ・ファイルにまだ書き込まれていない完了したばかりの結果を、新しい従属ｕｏｐｓにバイパス又は転送してもよい。少なくとも一実施例では、レジスタ・ファイル３００８、３０１０は、互いにデータを通信してもよい。少なくとも一実施例では、整数レジスタ・ファイル／バイパス・ネットワーク３００８は、限定することなく、２つの別々のレジスタ・ファイル、すなわち低次３２ビットのデータ用の１つのレジスタ・ファイル、及び高次３２ビットのデータ用の第２のレジスタ・ファイルを含んでもよい。少なくとも一実施例では、浮動小数点命令は、通常、６４～１２８ビット幅のオペランドを有することから、浮動小数点レジスタ・ファイル／バイパス・ネットワーク３０１０は、限定することなく、１２８ビット幅のエントリを含んでもよい。

少なくとも一実施例では、実行ユニット３０１２、３０１４、３０１６、３０１８、３０２０、３０２２、３０２４は、命令を実行してもよい。少なくとも一実施例では、レジスタ・ファイル３００８、３０１０は、マイクロ命令が実行する必要のある整数及び浮動小数点のデータのオペランド値を記憶する。少なくとも一実施例では、プロセッサ３０００は、限定することなく、任意の数及び組合せの実行ユニット３０１２、３０１４、３０１６、３０１８、３０２０、３０２２、３０２４を含んでよい。少なくとも一実施例では、浮動小数点ＡＬＵ３０２２及び浮動小数点移動ユニット３０２４は、浮動小数点、ＭＭＸ、ＳＩＭＤ、ＡＶＸ、及びＳＥＥ、又は特別な機械学習命令を含む他の演算を実行してもよい。少なくとも一実施例では、浮動小数点ＡＬＵ３０２２は、限定することなく、６４ビットずつの浮動小数点デバイダを含み、除算、平方根、及び残りのマイクロ・オプスを実行してもよい。少なくとも一実施例では、浮動小数点値を含む命令は、浮動小数点ハードウェアによって対処されてもよい。少なくとも一実施例では、ＡＬＵ演算は、高速ＡＬＵ３０１６、３０１８に渡されてもよい。少なくとも一実施例では、高速ＡＬＵ３０１６、３０１８は、クロック・サイクルの半分の実効レイテンシで高速演算を実行してもよい。少なくとも一実施例では、低速ＡＬＵ３０２０は、乗数、シフト、フラグ論理、及びブランチ処理などの長レイテンシ・タイプの演算のための整数実行ハードウェアを、限定することなく含んでもよいことから、ほとんどの複雑な整数演算は低速ＡＬＵ３０２０に進む。少なくとも一実施例では、メモリのロード／ストア動作は、ＡＧＵＳ３０１２、３０１４によって実行されてもよい。少なくとも一実施例では、高速ＡＬＵ３０１６、高速ＡＬＵ３０１８、及び低速ＡＬＵ３０２０は、６４ビットのデータ・オペランドで整数演算を実行してもよい。少なくとも一実施例では、高速ＡＬＵ３０１６、高速ＡＬＵ３０１８、及び低速ＡＬＵ３０２０は、１６、３２、１２８、２５６などを含む様々なデータ・ビット・サイズをサポートするように実施されてもよい。少なくとも一実施例では、浮動小数点ＡＬＵ３０２２及び浮動小数点移動ユニット３０２４は、様々なビット幅を有する幅広いオペランドをサポートするように実施されてもよい。少なくとも一実施例では、浮動小数点ＡＬＵ３０２２及び浮動小数点移動ユニット３０２４は、ＳＩＭＤ及びマルチメディア命令と併せて１２８ビット幅のパック・データ・オペランドで動作してもよい。

少なくとも一実施例では、ｕｏｐスケジューラ３００２、３００４、３００６は、親ロードが実行を終了する前に、従属演算をディスパッチする。少なくとも一実施例では、ｕｏｐｓは、プロセッサ３０００において投機的にスケジューリング及び実行されてもよいので、プロセッサ３０００は、メモリ・ミスに対処するための論理も含んでよい。少なくとも一実施例では、データ・キャッシュにおいてデータ・ロードがミスした場合、一時的に不正確なデータを有するスケジューラを通り過ぎたパイプラインに、進行中の従属演算が存在してもよい。少なくとも一実施例では、リプレイ機構が、不正確なデータを使用する命令を追跡及び再実行する。少なくとも一実施例では、従属演算は、リプレイされる必要があってもよく、独立した演算は、完了が許容されてもよい。少なくとも一実施例では、プロセッサの少なくとも一実施例のスケジューラ及びリプレイ機構はまた、テキスト・ストリング比較演算のための命令シーケンスを捕捉するように設計されてもよい。

少なくとも一実施例では、用語「レジスタ」は、オペランドを識別するための命令の一部として使用することができるオンボード・プロセッサのストレージ・ロケーションを指してもよい。少なくとも一実施例では、レジスタは、（プログラマの視点から見て）プロセッサの外部から使用可能であり得るものであってもよい。少なくとも一実施例では、レジスタは、特定のタイプの回路に限定されなくてもよい。むしろ、少なくとも一実施例では、レジスタは、データを記憶し、データを提供し、本明細書に記載の機能を実行してもよい。少なくとも一実施例では、本明細書に記載のレジスタは、専用物理レジスタ、レジスタ・リネーミングを使用して動的に配分される物理レジスタ、専用物理レジスタと動的に配分される物理レジスタとの組合せなど、任意の数の異なる技法を使用して、プロセッサ内の回路によって実施されてもよい。少なくとも一実施例では、整数レジスタは、３２ビットの整数データを記憶する。少なくとも一実施例のレジスタ・ファイルは、パック・データのための８つのマルチメディアＳＩＭＤレジスタも含む。

１つ若しくは複数の実施例に関連する推論及び／又は訓練の動作を実行するために、推論及び／又は訓練論理１４１５が使用される。推論及び／又は訓練論理１４１５に関する詳細事項は、図１４Ａ及び／又は図１４Ｂと併せて本明細書に提供される。少なくとも一実施例では、推論及び／又は訓練論理１４１５の一部又はすべてが、ＥＸＥブロック３０１１、及び図示してある若しくは図示していない他のメモリ又はレジスタに組み込まれてもよい。たとえば、少なくとも一実施例では、本明細書に記載の訓練及び／又は推論の技法は、ＥＸＥブロック３０１１に示すＡＬＵのうちの１つ又は複数を使用してもよい。さらに、重みパラメータは、本明細書に記載の１つ又は複数の機械学習アルゴリズム、ニューラル・ネットワーク・アーキテクチャ、ユース・ケース、又は訓練技法を実行するためのＥＸＥブロック３０１１のＡＬＵを構成するオン・チップ若しくはオフ・チップのメモリ及び／又はレジスタ（図示する又は図示せず）に記憶されてもよい。

図３１は、少なくとも一実施例による深層学習アプリケーション・プロセッサ３１００を示す。少なくとも一実施例では、深層学習アプリケーション・プロセッサ３１００は、深層学習アプリケーション・プロセッサ３１００によって実行される場合に、本開示全体を通して記載するプロセス及び技法の一部又はすべてを、深層学習アプリケーション・プロセッサ３１００に実行させる命令を使用する。少なくとも一実施例では、深層学習アプリケーション・プロセッサ３１００は、特定用途向け集積回路（ＡＳＩＣ）である。少なくとも一実施例では、アプリケーション・プロセッサ３１００は、１つ若しくは複数の命令又は両方を実行した結果としていずれもハードウェアに「ハード・ワイヤード」された行列乗算演算を実行する。少なくとも一実施例では、深層学習アプリケーション・プロセッサ３１００は、限定することなく、処理クラスタ３１１０（１）～３１１０（１２）、チップ間リンク（「ＩＣＬ」）３１２０（１）～３１２０（１２）、チップ間コントローラ（「ＩＣＣ」）３１３０（１）～３１３０（２）、高帯域幅メモリ第２世代（「ＨＢＭ２」）３１４０（１）～３１４０（４）、メモリ・コントローラ（「ＭｅｍＣｔｒｌｒｓ」）３１４２（１）～３１４２（４）、高帯域幅メモリ物理層（「ＨＢＭＰＨＹ」）３１４４（１）～３１４４（４）、管理－コントローラ中央処理装置（「管理－コントローラＣＰＵ」）３１５０、シリアル・ペリフェラル・インターフェース、集積回路間、及び汎用入力／出力ブロック（「ＳＰＩ、Ｉ２Ｃ、ＧＰＩＯ」）３１６０、周辺構成要素相互接続エクスプレス・コントローラ及びダイレクト・メモリ・アクセス・ブロック（「ＰＣＩｅコントローラ及びＤＭＡ」）３１７０、並びに１６レーン周辺構成要素相互接続エクスプレス・ポート（「ＰＣＩＥｘｐｒｅｓｓｘ１６」）３１８０を含む。

少なくとも一実施例では、処理クラスタ３１１０は、本明細書に記載の技法を含む１つ又は複数の訓練技法を使用して計算された重みパラメータに基づき、推論又は予測の演算を含む深層学習演算を実行してもよい。少なくとも一実施例では、各処理クラスタ３１１０は、限定することなく、任意の数及びタイプのプロセッサを含んでもよい。少なくとも一実施例では、深層学習アプリケーション・プロセッサ３１００は、任意の数及びタイプの処理クラスタ３１００を含んでもよい。少なくとも一実施例では、チップ間リンク３１２０は、双方向性である。少なくとも一実施例では、チップ間リンク３１２０及びチップ間コントローラ３１３０は、１つ又は複数のニューラル・ネットワークに具体化された１つ又は複数の機械学習アルゴリズムを実行した結果得られるアクティブ化情報を含む情報を、複数の深層学習アプリケーション・プロセッサ３１００が交換できるようにする。少なくとも一実施例では、深層学習アプリケーション・プロセッサ３１００は、（ゼロを含む）任意の数及びタイプのＩＣＬ３１２０及びＩＣＣ３１３０を含んでもよい。

少なくとも一実施例では、ＨＢＭ２３１４０は、合計３２ギガバイト（ＧＢ：Ｇｉｇａｂｙｔｅ）のメモリを提供する。ＨＢＭ２３１４０（ｉ）は、メモリ・コントローラ３１４２（ｉ）とＨＢＭＰＨＹ３１４４（ｉ）の両方に関連付けられる。少なくとも一実施例では、任意の数のＨＢＭ２３１４０が、任意のタイプ及び合計量の高帯域幅メモリを提供してもよく、（ゼロを含む）任意の数及びタイプのメモリ・コントローラ３１４２及びＨＢＭＰＨＹ３１４４に関連付けられてもよい。少なくとも一実施例では、ＳＰＩ、Ｉ２Ｃ、ＧＰＩＯ３１６０、ＰＣＩｅコントローラ及びＤＭＡ３１７０、並びに／又はＰＣＩｅ３１８０は、任意の技術的に実行可能なやり方で任意の数及びタイプの通信規格を有効にする任意の数及びタイプのブロックに置き換えられてもよい。

１つ若しくは複数の実施例に関連する推論及び／又は訓練の動作を実行するために、推論及び／又は訓練論理１４１５が使用される。推論及び／又は訓練論理１４１５に関する詳細事項は、図１４Ａ及び／又は図１４Ｂと併せて本明細書に提供される。少なくとも一実施例では、深層学習アプリケーション・プロセッサは、深層学習アプリケーション・プロセッサ３１００に提供される情報を予測又は推論するようにニューラル・ネットワークなどの機械学習モデルを訓練するために使用される。少なくとも一実施例では、深層学習アプリケーション・プロセッサ３１００は、別のプロセッサ若しくはシステムによって、又は深層学習アプリケーション・プロセッサ３１００によって訓練されてきた訓練済み機械学習モデル（たとえば、ニューラル・ネットワーク）に基づき、情報を推論又は予測するために使用される。少なくとも一実施例では、プロセッサ３１００は、本明細書に記載の１つ又は複数のニューラル・ネットワークのユース・ケースを実行するために使用されてもよい。

図３２は、少なくとも一実施例による、ニューロモーフィック・プロセッサ３２００のブロック図である。少なくとも一実施例では、ニューロモーフィック・プロセッサ３２００は、ニューロモーフィック・プロセッサ３２００の外部のソースから１つ又は複数の入力を受信する。少なくとも一実施例では、これらの入力は、ニューロモーフィック・プロセッサ３２００内の１つ又は複数のニューロン３２０２に送信されてもよい。少なくとも一実施例では、ニューロン３２０２及びその構成要素は、１つ又は複数の算術論理演算ユニット（ＡＬＵ）を含む回路又は論理を使用して、実施されてもよい。少なくとも一実施例では、ニューロモーフィック・プロセッサ３２００は、限定することなく、ニューロン３２０２の数千又は数百万のインスタンスを含んでもよいが、任意の好適な数のニューロン３２０２が使用されてもよい。少なくとも一実施例では、ニューロン３２０２の各インスタンスは、ニューロン入力３２０４及びニューロン出力３２０６を含んでもよい。少なくとも一実施例では、ニューロン３２０２は出力を生成してもよく、この出力は、ニューロン３２０２の他のインスタンスの入力に送信されてもよい。たとえば、少なくとも一実施例では、ニューロン入力３２０４及びニューロン出力３２０６は、シナプス３２０８を介して相互接続されてもよい。

少なくとも一実施例では、ニューロン３２０２とシナプス３２０８は、ニューロモーフィック・プロセッサ３２００が受信した情報をニューロモーフィック・プロセッサ３２００が動作して処理又は分析するように、相互接続されてもよい。少なくとも一実施例では、ニューロン３２０２は、ニューロン入力３２０４を介して受信した入力が、閾値を超えているとき、出力パルス（又は「発火」若しくは「スパイク」）を送信してもよい。少なくとも一実施例では、ニューロン３２０２は、ニューロン入力３２０４において受信した信号を合計又は積分してもよい。たとえば、少なくとも一実施例では、ニューロン３２０２は、漏れ積分発火ニューロン（ｌｅａｋｙｉｎｔｅｇｒａｔｅ－ａｎｄ－ｆｉｒｅｎｅｕｒｏｎ）として実施されてもよく、ここで、合計（「膜電位」と呼ばれる）が閾値を超える場合には、ニューロン３２０２は、シグモイド関数又は閾値関数などの伝達関数を使用して、出力（又は「発火」）を生成してもよい。少なくとも一実施例では、漏れ積分発火ニューロンは、ニューロン入力３２０４で受信した信号を合計して膜電位にしてもよく、また、崩壊因子（又は漏れ）を適用して膜電位を低減してもよい。少なくとも一実施例では、複数の入力信号が、閾値を超えるほど十分に素早く（すなわち、膜電位の崩壊が少なすぎて発火できなくなる前に）ニューロン入力３２０４において受信された場合には、漏れ積分発火ニューロンが発火してもよい。少なくとも一実施例では、ニューロン３２０２は、入力を受信し、入力を積分して膜電位にし、膜電位を崩壊させる回路又は論理を使用して、実施されてもよい。少なくとも一実施例では、入力は平均化されてもよく、又は任意の他の好適な伝達関数が使用されてもよい。さらに、少なくとも一実施例では、ニューロン３２０２は、ニューロン３２０４に伝達関数を適用した結果が閾値を超えるとき、ニューロン３２０６において出力スパイクを生成するコンパレータ回路又は論理を、限定することなく含んでもよい。少なくとも一実施例では、ニューロン３２０２は発火すると、前に受信した入力情報を、たとえば膜電位を０又は他の好適なデフォルト値に再設定することによって、無視してもよい。少なくとも一実施例では、膜電位が０にリセットされると、ニューロン３２０２は、好適な期間（又は不応期）の後に通常の動作を再開してもよい。

少なくとも一実施例では、ニューロン３２０２は、シナプス３２０８を通して相互接続されてもよい。少なくとも一実施例では、シナプス３２０８は、第１のニューロン３２０２の出力から第２のニューロン３２０２の入力に信号を送信するように動作してもよい。少なくとも一実施例では、ニューロン３２０２は、シナプス３２０８の２つ以上のインスタンスを介して情報を送信してもよい。少なくとも一実施例では、ニューロン出力３２０６の１つ又は複数のインスタンスは、シナプス３２０８のインスタンスを介して、同じニューロン３２０２のニューロン入力３２０４のインスタンスに接続されてもよい。少なくとも一実施例では、シナプス３２０８のインスタンスを介して送信されることになる出力を生成するニューロン３２０２のインスタンスは、シナプス３２０８のそのインスタンスに対して「シナプス前ニューロン」と呼ばれてもよい。少なくとも一実施例では、シナプス３２０８のインスタンスを介して送信されることになる入力を受信するニューロン３２０２のインスタンスは、シナプス３２０８のそのインスタンスに対して「シナプス後ニューロン」と呼ばれてもよい。少なくとも一実施例では、ニューロン３２０２のインスタンスは、シナプス３２０８の１つ又は複数のインスタンスから入力を受信してもよく、また、シナプス３２０８の１つ又は複数のインスタンスを介して出力を送信してもよいので、ニューロン３２０２の単一のインスタンスは、したがって、シナプス３２０８の様々なインスタンスに対して「シナプス前ニューロン」と「シナプス後ニューロン」の両方であってもよい。

少なくとも一実施例では、ニューロン３２０２は、１つ又は複数の層に組織化されてもよい。ニューロン３２０２の各インスタンスは、１つ又は複数のシナプス３２０８を通って１つ又は複数のニューロン入力３２０４にファン・アウトすることができる１つのニューロン出力３２０６を有してもよい。少なくとも一実施例では、第１の層３２１０のニューロン３２０２のニューロン出力３２０６は、第２の層３２１２のニューロン３２０２のニューロン入力３２０４に接続されてもよい。少なくとも一実施例では、層３２１０は、「フィード・フォワード」層と呼ばれてもよい。少なくとも一実施例では、第１の層３２１０のインスタンスにおけるニューロン３２０２の各インスタンスは、第２の層３２１２におけるニューロン３２０２の各インスタンスにファン・アウトしてもよい。少なくとも一実施例では、第１の層３２１０は、「完全に接続されたフィード・フォワード層」と呼ばれてもよい。少なくとも一実施例では、第２の層３２１２のインスタンスにおけるニューロン３２０２の各インスタンスは、第３の層３２１４におけるニューロン３２０２の全インスタンスより少ないインスタンスにファン・アウトしてもよい。少なくとも一実施例では、第２の層３２１２は、「疎に接続されたフィード・フォワード層」と呼ばれてもよい。少なくとも一実施例では、第２の層３２１２のニューロン３２０２は、（同じ）第２の層３２１２におけるニューロン３２０２を含め、複数の他の層のニューロン３２０２にファン・アウトしてもよい。少なくとも一実施例では、第２の層３２１２は、「回帰層」と呼ばれてもよい。ニューロモーフィック・プロセッサ３２００は、疎に接続されたフィード・フォワード層と完全に接続されたフィード・フォワード層の両方を限定することなく含む、回帰層とフィード・フォワード層の任意の好適な組合せを限定することなく含んでもよい。

少なくとも一実施例では、ニューロモーフィック・プロセッサ３２００は、シナプス３２０８をニューロン３２０２に接続するための再構成可能相互接続アーキテクチャ、又は専用ハード・ワイヤード相互接続を、限定することなく含んでもよい。少なくとも一実施例では、ニューロモーフィック・プロセッサ３２００は、ニューラル・ネットワーク・トポロジ、及びニューロンのファン・イン／ファン・アウトに基づき、必要に応じてシナプスを異なるニューロン３２０２に配分できるようにする回路又は論理を、限定することなく含んでもよい。たとえば、少なくとも一実施例では、シナプス３２０８は、ネットワーク・オン・チップなどの相互接続ファブリックを使用して、又は専用の接続を用いて、ニューロン３２０２に接続されてもよい。少なくとも一実施例では、シナプス相互接続及びその構成要素は、回路又は論理を使用して実施されてもよい。

図３３は、少なくとも一実施例による処理システムのブロック図である。少なくとも一実施例では、システム３３００は、１つ又は複数のプロセッサ３３０２、及び１つ又は複数のグラフィックス・プロセッサ３３０８を含み、単一プロセッサのデスクトップ・システム、マルチプロセッサのワークステーション・システム、又は多数のプロセッサ３３０２若しくはプロセッサ・コア３３０７を有するサーバ・システムであってもよい。少なくとも一実施例では、システム３３００は、モバイル・デバイス、携帯型デバイス、又は組み込みデバイスで使用するためのシステム・オン・チップ（ＳｏＣ）集積回路内に組み込まれた処理プラットフォームである。

少なくとも一実施例では、システム３３００は、サーバ・ベースのゲーミング・プラットフォーム、ゲーム及びメディアのコンソールを含むゲーム・コンソール、モバイル・ゲーミング・コンソール、携帯型ゲーム・コンソール、若しくはオンライン・ゲーム・コンソールを含んでもよく、又はそれらに組み込まれてもよい。少なくとも一実施例では、システム３３００は、モバイル・フォン、スマート・フォン、タブレット・コンピューティング・デバイス、又はモバイル・インターネット・デバイスである。少なくとも一実施例では、処理システム３３００はまた、スマート・ウォッチ・ウェアラブル・デバイス、スマート・アイウェア・デバイス、拡張現実デバイス、若しくは仮想現実デバイスなどのウェアラブル・デバイスを含んでもよく、それらに結合されてもよく、又はそれらの中に一体化されてもよい。少なくとも一実施例では、処理システム３３００は、１つ又は複数のプロセッサ３３０２と、１つ又は複数のグラフィックス・プロセッサ３３０８によって生成されるグラフィカル・インターフェースとを有するテレビ又はセット・トップ・ボックス・デバイスである。

少なくとも一実施例では、１つ又は複数のプロセッサ３３０２はそれぞれ、実行されたときにシステム及びユーザ・ソフトウェアのための動作を実行する命令を処理するための１つ又は複数のプロセッサ・コア３３０７を含む。少なくとも一実施例では、１つ又は複数のプロセッサ・コア３３０７のそれぞれは、特定の命令セット３３０９を処理するように構成される。少なくとも一実施例では、命令セット３３０９は、複合命令セット・コンピューティング（ＣＩＳＣ）、縮小命令セット・コンピューティング（ＲＩＳＣ）、又は超長命令語（ＶＬＩＷ）を介したコンピューティングを容易にしてもよい。少なくとも一実施例では、プロセッサ・コア３３０７はそれぞれ、異なる命令セット３３０９を処理してもよく、この命令セットは、他の命令セットのエミュレーションを容易にする命令を含んでもよい。少なくとも一実施例では、プロセッサ・コア３３０７はまた、デジタル信号プロセッサ（ＤＳＰ）などの他の処理デバイスを含んでもよい。

少なくとも一実施例では、プロセッサ３３０２はキャッシュ・メモリ３３０４を含む。少なくとも一実施例では、プロセッサ３３０２は、単一の内部キャッシュ又は複数レベルの内部キャッシュを有してもよい。少なくとも一実施例では、キャッシュ・メモリは、プロセッサ３３０２の様々な構成要素間で共有される。少なくとも一実施例では、プロセッサ３３０２はまた、外部キャッシュ（たとえば、レベル３（Ｌ３）キャッシュ又はラスト・レベル・キャッシュ（ＬＬＣ））（図示せず）を使用し、このキャッシュは、知られているキャッシュ・コヒーレンス技法を使用して、プロセッサ・コア３３０７間で共有されてもよい。少なくとも一実施例では、さらにレジスタ・ファイル３３０６がプロセッサ３３０２に含まれ、このレジスタ・ファイルは、異なるタイプのデータを記憶するための異なるタイプのレジスタ（たとえば、整数レジスタ、浮動小数点レジスタ、状態レジスタ、及び命令ポインタ・レジスタ）を含んでもよい。少なくとも一実施例では、レジスタ・ファイル３３０６は、汎用レジスタ又は他のレジスタを含んでもよい。

少なくとも一実施例では、１つ又は複数のプロセッサ３３０２は、１つ又は複数のインターフェース・バス３３１０に結合されて、アドレス、データ、又は制御信号などの通信信号を、プロセッサ３３０２とシステム３３００内の他の構成要素との間で送信する。少なくとも一実施例では、インターフェース・バス３３１０は、一実施例では、ダイレクト・メディア・インターフェース（ＤＭＩ）バスのバージョンなどのプロセッサ・バスとすることができる。少なくとも一実施例では、インターフェース３３１０は、ＤＭＩバスに限定されず、１つ又は複数のペリフェラル・コンポーネント・インターコネクト・バス（たとえば、ＰＣＩ、ＰＣＩエクスプレス）、メモリ・バス、又は他のタイプのインターフェース・バスを含んでもよい。少なくとも一実施例では、プロセッサ３３０２は、統合メモリ・コントローラ３３１６、及びプラットフォーム・コントローラ・ハブ３３３０を含む。少なくとも一実施例では、メモリ・コントローラ３３１６は、メモリ・デバイスとシステム３３００の他の構成要素との間の通信を容易にし、一方でプラットフォーム・コントローラ・ハブ（ＰＣＨ）３３３０は、ローカルＩ／Ｏバスを介してＩ／Ｏデバイスへの接続を提供する。

少なくとも一実施例では、メモリ・デバイス３３２０は、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）デバイス、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）デバイス、フラッシュ・メモリ・デバイス、相変化メモリ・デバイス、又はプロセス・メモリとしての役割を果たすのに好適な性能を有する何らかの他のメモリ・デバイスとすることができる。少なくとも一実施例では、メモリ・デバイス３３２０は、システム３３００のためのシステム・メモリとして動作して、１つ又は複数のプロセッサ３３０２がアプリケーション若しくはプロセスを実行するときに使用するためのデータ３３２２及び命令３３２１を記憶することができる。少なくとも一実施例では、メモリ・コントローラ３３１６はまた、任意選択の外部グラフィックス・プロセッサ３３１２と結合しており、このグラフィックス・プロセッサは、プロセッサ３３０２内の１つ又は複数のグラフィックス・プロセッサ３３０８と通信して、グラフィックス及びメディアの動作を実行してもよい。少なくとも一実施例では、ディスプレイ・デバイス３３１１は、プロセッサ３３０２に接続することができる。少なくとも一実施例では、ディスプレイ・デバイス３３１１は、モバイル電子デバイス又はラップトップ・デバイスのような内部ディスプレイ・デバイス、又はディスプレイ・インターフェース（たとえば、ディスプレイ・ポートなど）を介して取り付けられる外部ディスプレイ・デバイスのうちの１つ又は複数を含むことができる。少なくとも一実施例では、ディスプレイ・デバイス３３１１は、仮想現実（ＶＲ）アプリケーション又は拡張現実（ＡＲ）アプリケーションで使用するための立体ディスプレイ・デバイスなどの頭部装着型ディスプレイ（ＨＭＤ）を含むことができる。

少なくとも一実施例では、プラットフォーム・コントローラ・ハブ３３３０は、周辺装置が高速Ｉ／Ｏバスを介してメモリ・デバイス３３２０及びプロセッサ３３０２に接続できるようにする。少なくとも一実施例では、Ｉ／Ｏ周辺装置は、オーディオ・コントローラ３３４６、ネットワーク・コントローラ３３３４、ファームウェア・インターフェース３３２８、ワイヤレス・トランシーバ３３２６、タッチ・センサ３３２５、データ・ストレージ・デバイス３３２４（たとえば、ハード・ディスク・ドライブ、フラッシュ・メモリなど）を含むが、これらに限定されない。少なくとも一実施例では、データ・ストレージ・デバイス３３２４は、ストレージ・インターフェース（たとえば、ＳＡＴＡ）を介して、又はペリフェラル・コンポーネント・インターコネクト・バス（たとえば、ＰＣＩ、ＰＣＩエクスプレス）などのペリフェラル・バスを介して、接続することができる。少なくとも一実施例では、タッチ・センサ３３２５は、タッチ画面センサ、圧力センサ、又は指紋センサを含むことができる。少なくとも一実施例では、ワイヤレス・トランシーバ３３２６は、ＷｉＦｉトランシーバ、Ｂｌｕｅｔｏｏｔｈトランシーバ、又は３Ｇ、４Ｇ、若しくはＬｏｎｇＴｅｒｍＥｖｏｌｕｔｉｏｎ（ＬＴＥ）トランシーバなどのモバイル・ネットワーク・トランシーバとすることができる。少なくとも一実施例では、ファームウェア・インターフェース３３２８は、システム・ファームウェアとの通信を可能にし、たとえば、ユニファイド・エクステンシブル・ファームウェア・インターフェース（ＵＥＦＩ）とすることができる。少なくとも一実施例では、ネットワーク・コントローラ３３３４は、有線ネットワークへのネットワーク接続を可能にすることができる。少なくとも一実施例では、高性能ネットワーク・コントローラ（図示せず）は、インターフェース・バス３３１０と結合する。少なくとも一実施例では、オーディオ・コントローラ３３４６は、多チャネル・ハイ・デフィニション・オーディオ・コントローラである。少なくとも一実施例では、システム３３００は、レガシー（たとえば、パーソナル・システム２（ＰＳ／２））デバイスをシステムに結合するための任意選択のレガシーＩ／Ｏコントローラ３３４０を含む。少なくとも一実施例では、プラットフォーム・コントローラ・ハブ３３３０は、キーボードとマウス３３４３の組合せ、カメラ３３４４、又は他のＵＳＢ入力デバイスなど、１つ又は複数のユニバーサル・シリアル・バス（ＵＳＢ）コントローラ３３４２の接続入力デバイスにも接続することができる。

少なくとも一実施例では、メモリ・コントローラ３３１６及びプラットフォーム・コントローラ・ハブ３３３０のインスタンスは、外部グラフィックス・プロセッサ３３１２などの個別の外部グラフィックス・プロセッサに一体化されてもよい。少なくとも一実施例では、プラットフォーム・コントローラ・ハブ３３３０及び／又はメモリ・コントローラ３３１６は、１つ又は複数のプロセッサ３３０２の外部にあってもよい。たとえば、少なくとも一実施例では、システム３３００は、外部のメモリ・コントローラ３３１６及びプラットフォーム・コントローラ・ハブ３３３０を含むことができ、これらは、プロセッサ３３０２と通信するシステム・チップセット内のメモリ・コントローラ・ハブ及び周辺装置コントローラ・ハブとして構成されてもよい。

１つ又は複数の実施例に関連する推論及び／又は訓練の動作を実行するために、推論及び／又は訓練論理１４１５が使用される。推論及び／又は訓練論理１４１５に関する詳細事項は、図１４Ａ及び／又は図１４Ｂと併せて本明細書に提供される。少なくとも一実施例では、推論及び／又は訓練論理１４１５の一部又はすべてが、グラフィックス・プロセッサ３３００に組み込まれてもよい。たとえば、少なくとも一実施例では、本明細書に記載の訓練及び／又は推論の技法は、３Ｄパイプライン３３１２に具体化されたＡＬＵのうちの１つ又は複数を使用してもよい。さらに、少なくとも一実施例では、本明細書に記載の推論及び／又は訓練の動作は、図１４Ａ又は図１４Ｂに示す論理以外の論理を使用して行われてもよい。少なくとも一実施例では、重みパラメータは、本明細書に記載の１つ又は複数の機械学習アルゴリズム、ニューラル・ネットワーク・アーキテクチャ、ユース・ケース、又は訓練技法を実行するためのグラフィックス・プロセッサ３３００のＡＬＵを構成するオン・チップ若しくはオフ・チップのメモリ及び／又はレジスタ（図示している又は図示せず）に記憶されてもよい。

図３４は、少なくとも一実施例による、１つ又は複数のプロセッサ・コア３４０２Ａ～３４０２Ｎ、統合メモリ・コントローラ３４１４、及び統合グラフィックス・プロセッサ３４０８を有するプロセッサ３４００のブロック図である。少なくとも一実施例では、プロセッサ３４００は、破線の四角によって表される追加コア３４０２Ｎを含むそれ以下の数の追加コアを含むことができる。少なくとも一実施例では、プロセッサ・コア３４０２Ａ～３４０２Ｎのそれぞれは、１つ又は複数の内部キャッシュ・ユニット３４０４Ａ～３４０４Ｎを含む。少なくとも一実施例では、各プロセッサ・コアはまた、１つ又は複数の共有キャッシュ・ユニット３４０６にアクセスできる。

少なくとも一実施例では、内部キャッシュ・ユニット３４０４Ａ～３４０４Ｎ、及び共有キャッシュ・ユニット３４０６は、プロセッサ３４００内のキャッシュ・メモリ階層を表す。少なくとも一実施例では、キャッシュ・メモリ・ユニット３４０４Ａ～３４０４Ｎは、各プロセッサ・コア内の命令及びデータのキャッシュの少なくとも１つのレベル、並びにレベル２（Ｌ２）、レベル３（Ｌ３）、レベル４（Ｌ４）などの共有中間レベル・キャッシュの１つ又は複数のレベル、又はキャッシュの他のレベルを含んでもよく、ここで外部メモリの前の最高レベルのキャッシュは、ＬＬＣとして分類される。少なくとも一実施例では、キャッシュ・コヒーレンス論理は、様々なキャッシュ・ユニット３４０６及び３４０４Ａ～３４０４Ｎ間でコヒーレンスを維持する。

少なくとも一実施例では、プロセッサ３４００はまた、１つ又は複数のバス・コントローラ・ユニット３４１６とシステム・エージェント・コア３４１０のセットを含んでもよい。少なくとも一実施例では、１つ又は複数のバス・コントローラ・ユニット３４１６は、１つ又は複数のＰＣＩ若しくはＰＣＩエクスプレス・バスなどのペリフェラル・バスのセットを管理する。少なくとも一実施例では、システム・エージェント・コア３４１０は、様々なプロセッサ構成要素のための管理機能を提供する。少なくとも一実施例では、システム・エージェント・コア３４１０は、様々な外部メモリ・デバイス（図示せず）へのアクセスを管理するための１つ又は複数の統合メモリ・コントローラ３４１４を含む。

少なくとも一実施例では、プロセッサ・コア３４０２Ａ～３４０２Ｎの１つ又は複数は、同時マルチスレッディングのサポートを含む。少なくとも一実施例では、システム・エージェント・コア３４１０は、マルチスレッドの処理中にコア３４０２Ａ～３４０２Ｎを調整し動作させるための構成要素を含む。少なくとも一実施例では、システム・エージェント・コア３４１０はさらに、電力制御ユニット（ＰＣＵ）を含んでもよく、このユニットは、プロセッサ・コア３４０２Ａ～３４０２Ｎ及びグラフィックス・プロセッサ３４０８の１つ又は複数の電力状態を調整するための論理及び構成要素を含む。

少なくとも一実施例では、プロセッサ３４００はさらに、グラフィックス処理動作を実行するためのグラフィックス・プロセッサ３４０８を含む。少なくとも一実施例では、グラフィックス・プロセッサ３４０８は、共有キャッシュ・ユニット３４０６と、１つ又は複数の統合メモリ・コントローラ３４１４を含むシステム・エージェント・コア３４１０とに結合される。少なくとも一実施例では、システム・エージェント・コア３４１０はまた、１つ又は複数の結合されたディスプレイに向けてグラフィックス・プロセッサの出力を出させるためのディスプレイ・コントローラ３４１１を含む。少なくとも一実施例では、ディスプレイ・コントローラ３４１１はまた、少なくとも１つの相互接続を介してグラフィックス・プロセッサ３４０８に結合された別個のモジュールであってもよく、又はグラフィックス・プロセッサ３４０８内に一体化されていてもよい。

少なくとも一実施例では、プロセッサ３４００の内部構成要素を結合するために、リング・ベースの相互接続ユニット３４１２が使用される。少なくとも一実施例では、ポイントツーポイント相互接続、スイッチ相互接続、又は他の技法などの代替的な相互接続ユニットが使用されてもよい。少なくとも一実施例では、グラフィックス・プロセッサ３４０８は、Ｉ／Ｏリンク３４１３を介してリング相互接続３４１２と結合される。

少なくとも一実施例では、Ｉ／Ｏリンク３４１３は、様々なプロセッサ構成要素と、ｅＤＲＡＭモジュールなどの高性能組み込みメモリ・モジュール３４１８との間の通信を容易にするオン・パッケージＩ／Ｏ相互接続を含む多様なＩ／Ｏ相互接続のうちの少なくとも１つを表す。少なくとも一実施例では、プロセッサ・コア３４０２Ａ～３４０２Ｎのそれぞれ及びグラフィックス・プロセッサ３４０８は、共有ラスト・レベル・キャッシュとして組み込みメモリ・モジュール３４１８を使用する。

少なくとも一実施例では、プロセッサ・コア３４０２Ａ～３４０２Ｎは、共通の命令セット・アーキテクチャを実行する同種のコアである。少なくとも一実施例では、プロセッサ・コア３４０２Ａ～３４０２Ｎは、命令セット・アーキテクチャ（ＩＳＡ）の観点から見れば異種であり、ここでプロセッサ・コア３４０２Ａ～３４０２Ｎのうちの１つ又は複数は、共通の命令セットを実行するが、プロセッサ・コア３４０２Ａ～３４－０２Ｎのうちの１つ又は複数の他のコアは、共通の命令セットのサブセット、又は異なる命令セットを実行する。少なくとも一実施例では、プロセッサ・コア３４０２Ａ～３４０２Ｎは、マイクロ・アーキテクチャの観点から見れば異種であり、ここで電力消費量が相対的に高い１つ又は複数のコアは、電力消費量がより低い１つ又は複数のコアと結合する。少なくとも一実施例では、プロセッサ３４００は、１つ若しくは複数のチップ上に実施することができ、又はＳｏＣ集積回路として実施することができる。

１つ若しくは複数の実施形態に関連する推論及び／又は訓練の動作を実行するために、推論及び／又は訓練論理１４１５が使用される。推論及び／又は訓練論理１４１５に関する詳細事項は、図１４Ａ及び／又は図１４Ｂと併せて本明細書に提供される。少なくとも一実施例では、推論及び／又は訓練論理１４１５の一部又はすべてが、グラフィックス・プロセッサ３４１０に組み込まれてもよい。たとえば、少なくとも一実施例では、本明細書に記載の訓練及び／又は推論の技法は、３Ｄパイプライン３３１２、グラフィックス・コア３４１５Ａ、共有機能論理３４１６、グラフィックス・コア３４１５Ｂ、共有機能論理３４２０、又は図３４の他の論理に具体化されたＡＬＵのうちの１つ又は複数を使用してもよい。さらに、少なくとも一実施例では、本明細書に記載の推論及び／又は訓練の動作は、図１４Ａ又は図１４Ｂに示す論理以外の論理を使用して行われてもよい。少なくとも一実施例では、重みパラメータは、本明細書に記載の１つ又は複数の機械学習アルゴリズム、ニューラル・ネットワーク・アーキテクチャ、ユース・ケース、又は訓練技法を実行するためのグラフィックス・プロセッサ３４１０のＡＬＵを構成するオン・チップ若しくはオフ・チップのメモリ及び／又はレジスタ（図示している又は図示せず）に記憶されてもよい。

図３５は、グラフィックス・プロセッサ３５００のブロック図であり、これは、個別グラフィックス・プロセッシング・ユニットであってもよく、又は複数の処理コアと統合されたグラフィックス・プロセッサであってもよい。少なくとも一実施例では、グラフィックス・プロセッサ３５００は、メモリにマッピングされたＩ／Ｏインターフェースを介して、メモリに入れられたコマンドを用いて、グラフィックス・プロセッサ３５００のレジスタと通信する。少なくとも一実施例では、グラフィックス・プロセッサ３５００は、メモリにアクセスするためのメモリ・インターフェース３５１４を含む。少なくとも一実施例では、メモリ・インターフェース３５１４は、ローカル・メモリ、１つ若しくは複数の内部キャッシュ、１つ若しくは複数の共有外部キャッシュ、及び／又はシステム・メモリへのインターフェースである。

少なくとも一実施例では、グラフィックス・プロセッサ３５００はまた、ディスプレイ出力データをディスプレイ・デバイス３５２０に向けて駆動するためのディスプレイ・コントローラ３５０２も含む。少なくとも一実施例では、ディスプレイ・コントローラ３５０２は、ディスプレイ・デバイス３５２０用の１つ又は複数の重なり平面、及び多層のビデオ若しくはユーザ・インターフェース要素の合成のためのハードウェアを含む。少なくとも一実施例では、ディスプレイ・デバイス３５２０は、内部又は外部のディスプレイ・デバイスとすることができる。少なくとも一実施例では、ディスプレイ・デバイス３５２０は、仮想現実（ＶＲ）ディスプレイ・デバイス又は拡張現実（ＡＲ）ディスプレイ・デバイスなどの頭部装着型ディスプレイ・デバイスである。少なくとも一実施例では、グラフィックス・プロセッサ３５００は、ＭＰＥＧ－２などの動画エキスパート・グループ（ＭＰＥＧ）フォーマット、Ｈ．２６４／ＭＰＥＧ－４ＡＶＣなどのアドバンスト・ビデオ・コーディング（ＡＶＣ）フォーマット、並びに映画テレビ技術者協会（ＳＭＰＴＥ）４２１Ｍ／ＶＣ－１、及びＪＰＥＧなどのジョイント・フォトグラフィック・エキスパート・グループ（ＪＰＥＧ）フォーマット、及びモーションＪＰＥＧ（ＭＪＰＥＧ）フォーマットを含むがこれらに限定されない１つ又は複数のメディア符号化フォーマットに、それらのフォーマットから、又はそれらのフォーマット間で、メディアをエンコード、デコード、又はコード変換するためのビデオ・コーデック・エンジン３５０６を含む。

少なくとも一実施例では、グラフィックス・プロセッサ３５００は、たとえばビット境界ブロック転送を含む２次元（２Ｄ）ラスタライザ動作を実行するためのブロック画像転送（ＢＬＩＴ）エンジン３５０４を含む。しかし、少なくとも一実施例では、２Ｄグラフィックス動作は、グラフィックス処理エンジン（ＧＰＥ）３５１０の１つ又は複数の構成要素を使用して実行される。少なくとも一実施例では、ＧＰＥ３５１０は、３次元（３Ｄ）グラフィックス動作及びメディア動作を含むグラフィックス動作を実行するためのコンピュート・エンジンである。

少なくとも一実施例では、ＧＰＥ３５１０は、３Ｄのプリミティブ形状（たとえば、矩形、三角形など）に作用する処理関数を使用して、３次元画像及びシーンをレンダリングするなど、３Ｄ動作を実行するための３Ｄパイプライン３５１２を含む。３Ｄパイプライン３５１２は、プログラム可能で固定された関数要素を含み、これは、３Ｄ／メディア・サブシステム３５１５に対して様々なタスクを実行し、且つ／又は実行スレッドをスポーンする。３Ｄパイプライン３５１２を使用してメディア動作を実行できるが、少なくとも一実施例では、ＧＰＥ３５１０は、ビデオの後処理及び画像強調などのメディア動作を実行するために使用されるメディア・パイプライン３５１６も含む。

少なくとも一実施例では、メディア・パイプライン３５１６は、ビデオ・コーデック・エンジン３５０６の代わりに、又はそれを代表して、ビデオ・デコード加速、ビデオ・インターレース解除、及びエンコード加速などの１つ又は複数の特別なメディア動作を実行するための固定機能又はプログラム可能論理ユニットを含む。少なくとも一実施例では、メディア・パイプライン３５１６は、３Ｄ／メディア・サブシステム３５１５で実行するためのスレッドをスポーンするためのスレッド・スポーニング・ユニットをさらに含む。少なくとも一実施例では、スポーンされたスレッドは、３Ｄ／メディア・サブシステム３５１５に含まれた１つ又は複数のグラフィックス実行ユニット上で、メディア動作のための計算を実行する。

少なくとも一実施例では、３Ｄ／メディア・サブシステム３５１５は、３Ｄパイプライン３５１２及びメディア・パイプライン３５１６によってスポーンされたスレッドを実行するための論理を含む。少なくとも一実施例では、３Ｄパイプライン３５１２及びメディア・パイプライン３５１６は、スレッド実行要求を３Ｄ／メディア・サブシステム３５１５に送信し、この３Ｄ／メディア・サブシステム３５１５は、様々な要求を調停し、利用可能なスレッド実行リソースにディスパッチするためのスレッド・ディスパッチ論理を含む。少なくとも一実施例では、実行リソースは、３Ｄ及びメディア・スレッドを処理するためのグラフィックス実行ユニットのアレイを含む。少なくとも一実施例では、３Ｄ／メディア・サブシステム３５１５は、スレッド命令及びデータのための１つ又は複数の内部キャッシュを含む。少なくとも一実施例では、サブシステム３５１５はまた、スレッド間でデータを共有し、出力データを記憶するための、レジスタ及びアドレス可能メモリを含む共有メモリも含む。

１つ若しくは複数の実施例に関連する推論及び／又は訓練の動作を実行するために、推論及び／又は訓練論理１４１５が使用される。推論及び／又は訓練論理１４１５に関する詳細事項は、図１４Ａ及び／又は図１４Ｂと併せて本明細書に提供される。少なくとも一実施例では、推論及び／又は訓練論理１４１５の一部又はすべてが、グラフィックス・プロセッサ３５００に組み込まれてもよい。たとえば、少なくとも一実施例では、本明細書に記載の訓練及び／又は推論の技法は、３Ｄパイプライン３５１２に具体化されたＡＬＵのうちの１つ又は複数を使用してもよい。さらに、少なくとも一実施例では、本明細書に記載の推論及び／又は訓練の動作は、図１４Ａ又は図１４Ｂに示す論理以外の論理を使用して行われてもよい。少なくとも一実施例では、重みパラメータは、本明細書に記載の１つ又は複数の機械学習アルゴリズム、ニューラル・ネットワーク・アーキテクチャ、ユース・ケース、又は訓練技法を実行するためのグラフィックス・プロセッサ３５００のＡＬＵを構成するオン・チップ若しくはオフ・チップのメモリ及び／又はレジスタ（図示する又は図示せず）に記憶されてもよい。

図３６は、少なくとも一実施例によるグラフィックス・プロセッサのグラフィックス処理エンジン３６１０のブロック図である。少なくとも一実施例では、グラフィックス処理エンジン（ＧＰＥ）３６１０は、図３５に示すＧＰＥ３５１０の１つのバージョンである。少なくとも一実施例では、メディア・パイプライン３５１６は任意選択であり、ＧＰＥ３６１０内に明示的に含まれなくてもよい。少なくとも一実施例では、別個のメディア及び／又は画像のプロセッサが、ＧＰＥ３６１０に結合される。

少なくとも一実施例では、ＧＰＥ３６１０は、コマンド・ストリーマ３６０３に結合され、又はそれを含み、このコマンド・ストリーマは、３Ｄパイプライン３６１２及び／又はメディア・パイプライン３５１６にコマンド・ストリームを提供する。少なくとも一実施例では、コマンド・ストリーマ３６０３はメモリに結合され、このメモリは、システム・メモリであってもよく、又は内部キャッシュ・メモリ及び共有キャッシュ・メモリのうちの１つ若しくは複数であってもよい。少なくとも一実施例では、コマンド・ストリーマ３６０３は、メモリからコマンドを受信し、３Ｄパイプライン３５１２及び／又はメディア・パイプライン３５１６にコマンドを送信する。少なくとも一実施例では、コマンドは、リング・バッファからフェッチされる命令、プリミティブ、又はマイクロ・オペレーションであり、このリング・バッファは、３Ｄパイプライン３５１２及びメディア・パイプライン３５１６のためのコマンドを記憶する。少なくとも一実施例では、リング・バッファはさらに、複数のコマンドのバッチを記憶するバッチ・コマンド・バッファを含むことができる。少なくとも一実施例では、３Ｄパイプライン３５１２用のコマンドはまた、３Ｄパイプライン３５１２用の頂点及び形状のデータ、並びに／又はメディア・パイプライン３５１６用の画像データ及びメモリ・オブジェクトなどであるがこれらに限定されないメモリに記憶されたデータへの参照も含むことができる。少なくとも一実施例では、３Ｄパイプライン３５１２及びメディア・パイプライン３５１６は、演算を実行することにより、又は１つ若しくは複数の実行スレッドをグラフィックス・コア・アレイ３６１４にディスパッチすることにより、コマンド及びデータを処理する。少なくとも一実施例では、グラフィックス・コア・アレイ３６１４は、グラフィックス・コア（たとえば、グラフィックス・コア３６１５Ａ、グラフィックス・コア３６１５Ｂ）の１つ又は複数のブロックを含み、各ブロックは、１つ又は複数のグラフィックス・コアを含む。少なくとも一実施例では、各グラフィックス・コアは、グラフィックス及びコンピュートの動作を実行するための汎用及びグラフィックス専用の実行論理、並びに、図１４Ａ及び図１４Ｂの推論及び／又は訓練論理１４１５を含め、固定機能のテクスチャ処理及び／又は機械学習、及び人工知能の加速論理を含むグラフィックス実行リソースのセットを含む。

少なくとも一実施例では、３Ｄパイプライン３５１２は、命令を処理し、実行スレッドをグラフィックス・コア・アレイ３６１４にディスパッチすることにより、頂点シェーダ、ジオメトリ・シェーダ、ピクセル・シェーダ、フラグメント・シェーダ、コンピュート・シェーダ、又は他のシェーダ・プログラムなどの１つ又は複数のシェーダ・プログラムを処理するための固定機能及びプログラム可能論理を含む。少なくとも一実施例では、グラフィックス・コア・アレイ３６１４は、シェーダ・プログラムを処理する際に使用するための実行リソースの統合ブロックを提供する。少なくとも一実施例では、グラフィック・コア・アレイ３６１４のグラフィックス・コア３６１５Ａ～３６１５Ｂ内の多目的の実行論理（たとえば、実行ユニット）は、様々な３ＤのＡＰＩシェーダ言語のサポートを含み、複数のシェーダに関連付けられた複数の同時実行スレッドを実行することができる。

少なくとも一実施例では、グラフィックス・コア・アレイ３６１４はまた、ビデオ及び／又は画像の処理など、メディア機能を実行するための実行論理も含む。少なくとも一実施例では、実行ユニットはさらに、グラフィックス処理動作に加えて並列の汎用計算動作を実行するようにプログラム可能な汎用論理を含む。

少なくとも一実施例では、グラフィックス・コア・アレイ３６１４上で実行しているスレッドにより生成される出力データは、統合リターン・バッファ（ＵＲＢ）３６１８のメモリにデータを出力することができる。ＵＲＢ３６１８は、複数のスレッド用のデータを記憶することができる。少なくとも一実施例では、グラフィックス・コア・アレイ３６１４上で実行している異なるスレッド間でデータを送信するために、ＵＲＢ３６１８を使用してもよい。少なくとも一実施例では、グラフィックス・コア・アレイ３６１４上のスレッドと、共有機能論理３６２０内の固定機能論理との間の同期のために、ＵＲＢ３６１８がさらに使用されてもよい。

少なくとも一実施例では、グラフィックス・コア・アレイ３６１４はスケーラブルであり、それにより、グラフィックス・コア・アレイ３６１４は、可変数のグラフィックス・コアを含み、それぞれのグラフィックス・コアが、ＧＰＥ３６１０の目的とする電力及び性能のレベルに基づき可変数の実行ユニットを有する。少なくとも一実施例では、実行リソースは動的にスケーラブルであり、それにより実行リソースは、必要に応じて有効化又は無効化されてもよい。

少なくとも一実施例では、グラフィックス・コア・アレイ３６１４は、グラフィックス・コア・アレイ３６１４のグラフィックス・コア間で共有される複数のリソースを含む共有機能論理３６２０に結合される。少なくとも一実施例では、共有機能論理３６２０によって実行される共有機能は、専用の補足機能をグラフィックス・コア・アレイ３６１４に提供するハードウェア論理ユニットに具体化される。少なくとも一実施例では、共有機能論理３６２０は、サンプラ３６２１、数理３６２２、及びスレッド間通信（ＩＴＣ）３６２３の論理を含むが、これらに限定されない。少なくとも一実施例では、１つ又は複数のキャッシュ３６２５が、共有機能論理３６２０に含まれ、又はそれに結合される。

少なくとも一実施例では、専用機能の需要が不十分でグラフィックス・コア・アレイ３６１４内に含められない場合に、共有機能が使用される。少なくとも一実施例では、専用機能を１つにインスタンス化したものが、共有機能論理３６２０において使用され、グラフィックス・コア・アレイ３６１４内の他の実行リソース間で共有される。少なくとも一実施例では、共有機能論理３６２０内の、グラフィックス・コア・アレイ３６１４によってのみ使用される特定の共有機能は、グラフィックス・コア・アレイ３６１４内の共有機能論理３６１６内に含まれてもよい。少なくとも一実施例では、グラフィックス・コア・アレイ３６１４内の共有機能論理３６１６は、共有機能論理３６２０内の一部又はすべての論理を含むことができる。少なくとも一実施例では、共有機能論理３６２０内のすべての論理要素は、グラフィックス・コア・アレイ３６１４の共有機能論理３６１６内で複製されてもよい。少なくとも一実施例では、共有機能論理３６２０は、グラフィックス・コア・アレイ３６１４内の共有機能論理３６１６に有利なように除外される。

１つ若しくは複数の実施例に関連する推論及び／又は訓練の動作を実行するために、推論及び／又は訓練論理１４１５が使用される。推論及び／又は訓練論理１４１５に関する詳細事項は、図１４Ａ及び／又は図１４Ｂと併せて本明細書に提供される。少なくとも一実施例では、推論及び／又は訓練論理１４１５の一部又はすべてが、グラフィックス・プロセッサ３６１０に組み込まれてもよい。たとえば、少なくとも一実施例では、本明細書に記載の訓練及び／又は推論の技法は、３Ｄパイプライン３５１２、グラフィックス・コア３６１５Ａ、共有機能論理３６１６、グラフィックス・コア３６１５Ｂ、共有機能論理３６２０、又は図３６の他の論理に具体化されたＡＬＵのうちの１つ又は複数を使用してもよい。さらに、少なくとも一実施例では、本明細書に記載の推論及び／又は訓練の動作は、図１４Ａ又は図１４Ｂに示す論理以外の論理を使用して行われてもよい。少なくとも一実施例では、重みパラメータは、本明細書に記載の１つ又は複数の機械学習アルゴリズム、ニューラル・ネットワーク・アーキテクチャ、ユース・ケース、又は訓練技法を実行するためのグラフィックス・プロセッサ３６１０のＡＬＵを構成するオン・チップ若しくはオフ・チップのメモリ及び／又はレジスタ（図示する又は図示せず）に記憶されてもよい。

図３７は、本明細書に記載の少なくとも一実施例によるグラフィックス・プロセッサ・コア３７００のハードウェア論理のブロック図である。少なくとも一実施例では、グラフィックス・プロセッサ・コア３７００は、グラフィックス・コア・アレイ内に含まれる。少なくとも一実施例では、コア・スライスと呼ばれることもあるグラフィックス・プロセッサ・コア３７００は、モジュール式グラフィックス・プロセッサ内の１つ又は複数のグラフィックス・コアとすることができる。少なくとも一実施例では、グラフィックス・プロセッサ・コア３７００は、１つのグラフィックス・コア・スライスの例示であり、本明細書に記載のグラフィックス・プロセッサは、目的の電力及び性能のエンベロープに基づき、複数のグラフィックス・コア・スライスを含んでもよい。少なくとも一実施例では、各グラフィックス・コア３７００は、汎用及び固定の機能論理のモジュール式ブロックを含むサブ・スライスとも呼ばれる複数のサブ・コア３７０１Ａ～３７０１Ｆに結合された固定機能ブロック３７３０を含むことができる。

少なくとも一実施例では、固定機能ブロック３７３０は、たとえば低性能及び／又は低電力のグラフィックス・プロセッサ実施形態において、グラフィックス・プロセッサ３７００内のすべてのサブ・コアが共有できるジオメトリ／固定機能パイプライン３７３６を含む。少なくとも一実施例では、ジオメトリ／固定機能パイプライン３７３６は、３Ｄ固定機能パイプライン、ビデオ・フロント・エンド・ユニット、スレッド・スポーナ（ｓｐａｗｎｅｒ）及びスレッド・ディスパッチャ、並びに統合リターン・バッファを管理する統合リターン・バッファ・マネージャを含む。

少なくとも一実施例では、固定機能ブロック３７３０はまた、グラフィックスＳｏＣインターフェース３７３７、グラフィックス・マイクロコントローラ３７３８、及びメディア・パイプライン３７３９を含む。グラフィックスＳｏＣインターフェース３７３７は、グラフィックス・コア３７００と、システム・オン・チップ集積回路内の他のプロセッサ・コアとのインターフェースを提供する。少なくとも一実施例では、グラフィックス・マイクロコントローラ３７３８は、スレッド・ディスパッチ、スケジューリング、及びプリエンプションを含め、グラフィックス・プロセッサ３７００の様々な機能を管理するように構成可能なプログラム可能サブ・プロセッサである。少なくとも一実施例では、メディア・パイプライン３７３９は、画像及びビデオのデータを含むマルチメディア・データのデコーディング、エンコーディング、前処理、及び／又は後処理を容易にする論理を含む。少なくとも一実施例では、メディア・パイプライン３７３９は、サブ・コア３７０１～３７０１Ｆ内のコンピュート論理又はサンプリング論理への要求を介して、メディア動作を実施する。

少なくとも一実施例では、ＳｏＣインターフェース３７３７は、汎用アプリケーション・プロセッサ・コア（たとえば、ＣＰＵ）、及び／又はＳｏＣ内の他の構成要素と、グラフィックス・コア３７００が通信できるようにし、ＳｏＣ内の他の構成要素には、共有ラスト・レベル・キャッシュ・メモリ、システムＲＡＭ、及び／又は組み込みオン・チップ若しくはオン・パッケージのＤＲＡＭなどのメモリ階層要素が含まれる。少なくとも一実施例では、ＳｏＣインターフェース３７３７はまた、カメラ・イメージング・パイプラインなど、ＳｏＣ内の固定機能デバイスとの通信を可能にし、グラフィックス・コア３７００とＳｏＣ内のＣＰＵとの間で共有することができるグローバル・メモリ・アトミックの使用を可能にし、且つ／又はそれを実施する。少なくとも一実施例では、ＳｏＣインターフェース３７３７はまた、グラフィックス・コア３７００の電力管理制御を実施することができ、グラフィックス・コア３７００のクロック・ドメインと、ＳｏＣ内の他のクロック・ドメインとの間でインターフェースをとれるようにする。少なくとも一実施例では、ＳｏＣインターフェース３７３７は、グラフィックス・プロセッサ内の１つ又は複数のグラフィックス・コアのそれぞれにコマンド及び命令を提供するように構成されたコマンド・ストリーマ及びグローバル・スレッド・ディスパッチャから、コマンド・バッファを受信できるようにする。少なくとも一実施例では、コマンド及び命令は、メディア動作が実行されるときにはメディア・パイプライン３７３９にディスパッチされることが可能であり、又はグラフィックス処理動作が実行されるときには、ジオメトリ及び固定機能パイプライン（たとえば、ジオメトリ及び固定機能パイプライン３７３６、ジオメトリ及び固定機能パイプライン３７１４）にディスパッチされることが可能である。

少なくとも一実施例では、グラフィックス・マイクロコントローラ３７３８は、グラフィックス・コア３７００のための様々なスケジューリング及び管理タスクを実行するように構成されることが可能である。少なくとも一実施例では、グラフィックス・マイクロコントローラ３７３８は、サブ・コア３７０１Ａ～３７０１Ｆ内の実行ユニット（ＥＵ：ｅｘｅｃｕｔｉｏｎｕｎｉｔ）アレイ３７０２Ａ～３７０２Ｆ、３７０４Ａ～３７０４Ｆ内の様々なグラフィックス並列エンジンで、グラフィックスを実行し、且つ／又はワークロードのスケジューリングをコンピュートすることができる。少なくとも一実施例では、グラフィックス・コア３７００を含むＳｏＣのＣＰＵコア上で実行されているホスト・ソフトウェアは、複数のグラフィックス・プロセッサ・ドアベルのうちの１つにワークロードを送出することができ、この経路が、適切なグラフィックス・エンジンに対するスケジューリング動作を呼び出す。少なくとも一実施例では、スケジューリング動作は、どのワークロードを次に実行すべきかを判定すること、コマンド・ストリーマにワークロードを送出すること、エンジン上で実行されている既存のワークロードをプリエンプションすること、ワークロードの進行を管理すること、及びワークロードが完了したときにホスト・ソフトウェアに通知することを含む。少なくとも一実施例では、グラフィックス・マイクロコントローラ３７３８はまた、グラフィックス・コア３７００の低電力又はアイドル状態を促進して、オペレーティング・システム及び／又はシステム上のグラフィックス・ドライバ・ソフトウェアとは無関係に、低電力状態の移行全体にわたってグラフィックス・コア３７００内のレジスタを保存及び復元する機能をグラフィックス・コア３７００に提供することができる。

少なくとも一実施例では、グラフィックス・コア３７００は、図示してあるサブ・コア３７０１Ａ～３７０１Ｆより多くの、又はそれより少ない、Ｎ個までのモジュール式サブ・コアを有してもよい。Ｎ個のサブ・コアのセットごとに、少なくとも一実施例では、グラフィックス・コア３７００はまた、共有機能論理３７１０、共有及び／又はキャッシュ・メモリ３７１２、ジオメトリ／固定機能パイプライン３７１４、並びに様々なグラフィックスを加速し、処理動作をコンピュートするための追加の固定機能論理３７１６を含むことができる。少なくとも一実施例では、共有機能論理３７１０は、グラフィックス・コア３７００内の各Ｎ個のサブ・コアが共有できる論理ユニット（たとえば、サンプラ、数理、及び／又はスレッド間通信の論理）を含むことができる。共有の、及び／又はキャッシュのメモリ３７１２は、グラフィックス・コア３７００内のＮ個のサブ・コア３７０１Ａ～３７０１Ｆのためのラスト・レベル・キャッシュとすることができ、また、複数のサブ・コアがアクセスできる共有メモリとしての役割も果たすことができる。少なくとも一実施例では、ジオメトリ／固定機能パイプライン３７１４は、固定機能ブロック３７３０内のジオメトリ／固定機能パイプライン３７３６の代わりに含まれてもよく、同じ又は同様の論理ユニットを含むことができる。

少なくとも一実施例では、グラフィックス・コア３７００は、グラフィックス・コア３７００が使用するための様々な固定機能加速論理を含むことができる追加の固定機能論理３７１６を含む。少なくとも一実施例では、追加の固定機能論理３７１６は、位置限定シェーディング（ｐｏｓｉｔｉｏｎｏｎｌｙｓｈａｄｉｎｇ）に使用するための追加のジオメトリ・パイプラインを含む。位置限定シェーディングでは、少なくとも２つのジオメトリ・パイプラインが存在しているが、ジオメトリ／固定機能パイプライン３７１６、３７３６内の完全ジオメトリ・パイプラインと選別パイプライン（ｃｕｌｌｐｉｐｅｌｉｎｅ）においてであり、この選別パイプラインは、追加の固定機能論理３７１６内に含まれてもよい追加のジオメトリ・パイプラインである。少なくとも一実施例では、選別パイプラインは、完全ジオメトリ・パイプラインの縮小版である。少なくとも一実施例では、完全パイプライン及び選別パイプラインは、アプリケーションの異なるインスタンスを実行することができ、各インスタンスは別個のコンテキストを有する。少なくとも一実施例では、位置限定シェーディングは、切り捨てられた三角形の長い選別ランを隠すことができ、いくつかのインスタンスにおいてシェーディングを早く完了させることができる。たとえば、少なくとも一実施例では、選別パイプラインは、ピクセルをフレーム・バッファにラスタ化及びレンダリングすることなく、頂点の位置属性をフェッチしシェーディングするので、追加の固定機能論理３７１６内の選別パイプライン論理は、メイン・アプリケーションと並列で位置シェーダを実行することができ、完全パイプラインよりも全体的に早く臨界結果（ｃｒｉｔｉｃａｌｒｅｓｕｌｔ）を生成する。少なくとも一実施例では、選別パイプラインは、生成された臨界結果を使用して、すべての三角形について、これらの三角形が選別されているかどうかに関わらず、可視性情報をコンピュートすることができる。少なくとも一実施例では、（このインスタンスではリプレイ・パイプラインと呼ばれてもよい）完全パイプラインは、可視性情報を消費して、選別された三角形を飛ばして可視三角形だけをシェーディングすることができ、この可視性三角形が、最終的にラスタ化フェーズに渡される。

少なくとも一実施例では、追加の固定機能論理３７１６はまた、機械学習の訓練又は推論の最適化を含む実施形態のために、固定機能の行列乗算論理など、機械学習の加速論理を含むことができる。

少なくとも一実施例では、各グラフィックス・サブ・コア３７０１Ａ～３７０１Ｆ内において、実行リソースのセットを含み、このセットは、グラフィックス・パイプライン、メディア・パイプライン、又はシェーダ・プログラムからの要求に応答して、グラフィックス動作、メディア動作、及びコンピュート動作を実行するために使用されてもよい。少なくとも一実施例では、グラフィックス・サブ・コア３７０１Ａ～３７０１Ｆは、複数のＥＵアレイ３７０２Ａ～３７０２Ｆ、３７０４Ａ～３７０４Ｆ、スレッド・ディスパッチ及びスレッド間通信（ＴＤ／ＩＣ：ｔｈｒｅａｄｄｉｓｐａｔｃｈａｎｄｉｎｔｅｒ－ｔｈｒｅａｄｃｏｍｍｕｎｉｃａｔｉｏｎ）論理３７０３Ａ～３７０３Ｆ、３Ｄ（たとえば、テクスチャ）サンプラ３７０５Ａ～３７０５Ｆ、メディア・サンプラ３７０６Ａ～３７０６Ｆ、シェーダ・プロセッサ３７０７Ａ～３７０７Ｆ、及び共有ローカル・メモリ（ＳＬＭ：ｓｈａｒｅｄｌｏｃａｌｍｅｍｏｒｙ）３７０８Ａ～３７０８Ｆを含む。ＥＵアレイ３７０２Ａ～３７０２Ｆ、３７０４Ａ～３７０４Ｆはそれぞれ、複数の実行ユニットを含み、これらは、グラフィックス、メディア、又はコンピュート・シェーダ・プログラムを含むグラフィックス動作、メディア動作、又はコンピュート動作のサービスにおいて浮動小数点及び整数／固定小数点の論理演算を実行することができる汎用グラフィックス・プロセッシング・ユニットである。少なくとも一実施例では、ＴＤ／ＩＣ論理３７０３Ａ～３７０３Ｆは、サブ・コア内の実行ユニットのためのローカル・スレッド・ディスパッチ及びスレッド制御動作を実行し、サブ・コアの実行ユニット上で実行されているスレッド間の通信を容易にする。少なくとも一実施例では、３Ｄサンプラ３７０５Ａ～３７０５Ｆは、テクスチャ又は他の３Ｄグラフィックス関連のデータをメモリに読み取ることができる。少なくとも一実施例では、３Ｄサンプラは、所与のテクスチャに関連付けられた構成済みサンプル状態及びテクスチャ・フォーマットに基づき、テクスチャ・データを異なるやり方で読み取ることができる。少なくとも一実施例では、メディア・サンプラ３７０６Ａ～３７０６Ｆは、メディア・データに関連付けられたタイプ及びフォーマットに基づき、同様の読取り動作を実行することができる。少なくとも一実施例では、各グラフィックス・サブ・コア３７０１Ａ～３７０１Ｆは、代替的に３Ｄとメディアの統合サンプラを含むことができる。少なくとも一実施例では、各サブ・コア３７０１Ａ～３７０１Ｆ内の実行ユニット上で実行しているスレッドは、スレッド・グループ内で実行しているスレッドが、オン・チップ・メモリの共通プールを使用して実行できるようにするために、各サブ・コア内の共有ローカル・メモリ３７０８Ａ～３７０８Ｆを利用することができる。

１つ若しくは複数の実施例に関連する推論及び／又は訓練の動作を実行するために、推論及び／又は訓練論理１４１５が使用される。推論及び／又は訓練論理１４１５に関する詳細事項は、図１４Ａ及び／又は図１４Ｂと併せて本明細書に提供される。少なくとも一実施例では、推論及び／又は訓練論理１４１５の一部又はすべてが、グラフィックス・プロセッサ３７１０に組み込まれてもよい。たとえば、少なくとも一実施例では、本明細書に記載の訓練及び／又は推論の技法は、３Ｄパイプライン３７１０、グラフィックス・マイクロコントローラ３７３８、ジオメトリ及び固定機能パイプライン３７１４及び３７３６、又は図３４の他の論理に具体化されたＡＬＵのうちの１つ又は複数を使用してもよい。さらに、少なくとも一実施例では、本明細書に記載の推論及び／又は訓練の動作は、図１４Ａ又は図１４Ｂに示す論理以外の論理を使用して行われてもよい。少なくとも一実施例では、重みパラメータは、本明細書に記載の１つ又は複数の機械学習アルゴリズム、ニューラル・ネットワーク・アーキテクチャ、ユース・ケース、又は訓練技法を実行するためのグラフィックス・プロセッサ３７００のＡＬＵを構成するオン・チップ若しくはオフ・チップのメモリ及び／又はレジスタ（図示する又は図示せず）に記憶されてもよい。

図３８Ａ及び図３８Ｂは、少なくとも一実施例による、グラフィックス・プロセッサ・コアの処理要素のアレイを含むスレッド実行論理３８００を示す。図３８Ａは、スレッド実行論理３８００が使用される少なくとも一実施例を示す。図３８Ｂは、少なくとも一実施例による、実行ユニットの例示的な内側細部を示す図である。

図３８Ａに示すように、少なくとも一実施例では、スレッド実行論理３８００は、シェーダ・プロセッサ３８０２、スレッド・ディスパッチャ３８０４、命令キャッシュ３８０６、複数の実行ユニット３８０８Ａ～３８０８Ｎを含むスケーラブル実行ユニット・アレイ、サンプラ３８１０、データ・キャッシュ３８１２、及びデータ・ポート３８１４を含む。少なくとも一実施例では、スケーラブル実行ユニット・アレイは、１つ又は複数の実行ユニット（たとえば、実行ユニット３８０８Ａ、３８０８Ｂ、３８０８Ｃ、３８０８Ｄ～３８０８Ｎ－１及び３８０８Ｎのうちのいずれか）を、たとえばワークロードの計算要件に基づき有効又は無効にすることによって、動的に拡大縮小することができる。少なくとも一実施例では、スケーラブル実行ユニットは、実行ユニットのそれぞれにリンクされる相互接続ファブリックを介して相互接続される。少なくとも一実施例では、スレッド実行論理３８００は、命令キャッシュ３８０６、データ・ポート３８１４、サンプラ３８１０、及び実行ユニット３８０８Ａ～３８０８Ｎのうちの１つ又は複数を介した、システム・メモリ又はキャッシュ・メモリなどのメモリへの１つ又は複数の接続を含む。少なくとも一実施例では、各実行ユニット（たとえば、３８０８Ａ）は、スレッドごとに複数のデータ要素を並列で処理しながら、複数の同時のハードウェア・スレッドを実行することができるスタンドアロンのプログラム可能な汎用計算ユニットである。少なくとも一実施例では、実行ユニット３８０８Ａ～３８０８Ｎのアレイは、任意の数の個々の実行ユニットを含むように拡大縮小可能である。

少なくとも一実施例では、実行ユニット３８０８Ａ～３８０８Ｎは、シェーダ・プログラムを実行するために主に使用される。少なくとも一実施例では、シェーダ・プロセッサ３８０２は、様々なシェーダ・プログラムを処理し、シェーダ・プログラムに関連付けられた実行スレッドを、スレッド・ディスパッチャ３８０４を介してディスパッチすることができる。少なくとも一実施例では、スレッド・ディスパッチャ３８０４は、グラフィックス及びメディア・パイプラインからのスレッド開始要求を調停し、要求されたスレッドを、実行ユニット３８０８Ａ～３８０８Ｎの１つ又は複数の実行ユニット上でインスタンス化するための論理を含む。たとえば、少なくとも一実施例では、ジオメトリ・パイプラインは、頂点シェーダ、モザイク・シェーダ、又はジオメトリ・シェーダを、処理できるようにスレッド実行論理にディスパッチすることができる。少なくとも一実施例では、スレッド・ディスパッチャ３８０４はまた、実行しているシェーダ・プログラムからのラン・タイム・スレッド・スポーニング要求（ｓｐａｗｎｉｎｇｒｅｑｕｅｓｔ）を処理することができる。

少なくとも一実施例では、実行ユニット３８０８Ａ～３８０８Ｎは、多くの標準的な３Ｄグラフィックス・シェーダ命令のネイティブ・サポートを含む命令セットをサポートし、それにより、グラフィックス・ライブラリ（たとえば、Ｄｉｒｅｃｔ３Ｄ及びＯｐｅｎＧＬ）からのシェーダ・プログラムが、最小のトランスレーションで実行される。少なくとも一実施例では、実行ユニットは、頂点及びジオメトリの処理（たとえば、頂点プログラム、ジオメトリ・プログラム、頂点シェーダ）、ピクセル処理（たとえば、ピクセル・シェーダ、フラグメント・シェーダ）、及び汎用処理（たとえば、コンピュート及びメディアのシェーダ）をサポートする。少なくとも一実施例では、１つ又は複数の算術論理演算ユニット（ＡＬＵ）を含む各実行ユニット３８０８Ａ～３８０８Ｎのそれぞれは、単一命令複数データ（ＳＩＭＤ）の実行を複数発行することができ、マルチスレッド化された動作によって、メモリ・アクセスのレイテンシが高いにもかかわらず、効率的な実行環境が可能になる。少なくとも一実施例では、各実行ユニット内の各ハードウェア・スレッドは、専用の高帯域幅レジスタ・ファイル及び関連する独立したスレッド状態を有する。少なくとも一実施例では、実行は、整数演算、単精度及び倍精度の浮動小数点演算、ＳＩＭＤブランチ性能、論理演算、超越演算、及び他の種々の演算を行うことができるパイプラインに対して、クロック当たり複数発行される。少なくとも一実施例では、メモリ、又は共有機能のうちの１つからのデータを待機している間に、実行ユニット３８０８Ａ～３８０８Ｎ内の従属論理は、要求したデータが戻されるまで、待機スレッドをスリープ状態にする。少なくとも一実施例では、待機スレッドがスリープ状態の間に、ハードウェア・リソースは他のスレッドの処理に専念してもよい。たとえば、少なくとも一実施例では、頂点シェーダ動作に関連する遅延中に、実行ユニットは、ピクセル・シェーダ、フラグメント・シェーダ、又は異なる頂点シェーダを含む別のタイプのシェーダ・プログラムを実行することができる。

少なくとも一実施例では、実行ユニット３８０８Ａ～３８０８Ｎの各実行ユニットは、データ要素のアレイに対して動作する。少なくとも一実施例では、データ要素の数は「実行サイズ」であり、又は命令に対するチャネルの数である。少なくとも一実施例では、実行チャネルは、データ要素のアクセス、マスキング、及び命令内のフロー制御に関する実行の論理ユニットである。少なくとも一実施例では、チャネルの数は、特定のグラフィックス・プロセッサのための物理的な算術論理演算ユニット（ＡＬＵ）又は浮動小数点ユニット（ＦＰＵ）の数とは無関係であってもよい。少なくとも一実施例では、実行ユニット３８０８Ａ～３８０８Ｎは、整数及び浮動小数点のデータ・タイプをサポートしてもよい。

少なくとも一実施例では、実行ユニット命令セットは、ＳＩＭＤ命令を含む。少なくとも一実施例では、様々なデータ要素が、パック・データ・タイプとしてレジスタに記憶されてもよく、実行ユニットは、要素のデータ・サイズに基づき様々な要素を処理する。たとえば、少なくとも一実施例では、２５６ビット幅ベクトルで動作しているとき、ベクトルの２５６ビットがレジスタに記憶され、実行ユニットは、４個の別々の６４ビット・パック・データ要素（クワッド・ワード（ＱＷ：Ｑｕａｄ－Ｗｏｒｄ）サイズのデータ要素）、８個の別々の３２ビット・パック・データ要素（ダブル・ワード（ＤＷ：ＤｏｕｂｌｅＷｏｒｄ）サイズのデータ要素）、１６個の別々の１６ビット・パック・データ要素（ワード（Ｗ：Ｗｏｒｄ）サイズのデータ要素）、又は３２個の別々の８ビット・データ要素（バイト（Ｂ：ｂｙｔｅ）サイズのデータ要素）としてベクトル上で動作する。しかし少なくとも一実施例では、異なるベクトル幅及びレジスタサイズが考えられる。

少なくとも一実施例では、１つ又は複数の実行ユニットを組み合わせて、融合ＥＵに共通のスレッド制御論理（３８０７Ａ～３８０７Ｎ）を有する融合実行ユニット３８０９Ａ～３８０９Ｎにすることができる。少なくとも一実施例では、複数のＥＵを融合して、ＥＵグループにすることができる。少なくとも一実施例では、融合ＥＵグループの各ＥＵは、別々のＳＩＭＤハードウェア・スレッドを実行するように構成されることが可能である。融合ＥＵグループのＥＵの数は、様々な実施例に応じて異なってもよい。少なくとも一実施例では、ＳＩＭＤ８、ＳＩＭＤ１６、及びＳＩＭＤ３２を含むがこれに限定されない様々なＳＩＭＤ幅を、ＥＵごとに実行することができる。少なくとも一実施例では、各融合グラフィックス実行ユニット３８０９Ａ～３８０９Ｎは、少なくとも２つの実行ユニットを含む。たとえば、少なくとも一実施例では、融合実行ユニット３８０９Ａは、第１のＥＵ３８０８Ａ、第２のＥＵ３８０８Ｂ、及び第１のＥＵ３８０８Ａと第２のＥＵ３８０８Ｂに共通のスレッド制御論理３８０７Ａを含む。少なくとも一実施例では、スレッド制御論理３８０７Ａは、融合グラフィックス実行ユニット３８０９Ａで実行されているスレッドを制御して、融合実行ユニット３８０９Ａ～３８０９Ｎ内の各ＥＵを、共通の命令ポインタ・レジスタを使用して実行できるようにする。

少なくとも一実施例では、１つ又は複数の内部命令キャッシュ（たとえば、３８０６）は、実行ユニットに対するスレッド命令をキャッシュするためにスレッド実行論理３８００に含まれる。少なくとも一実施例では、１つ又は複数のデータ・キャッシュ（たとえば、３８１２）は、スレッド実行中にスレッド・データをキャッシュするために含まれる。少なくとも一実施例では、サンプラ３８１０は、３Ｄ動作のためのテクスチャ・サンプリング、及びメディア動作のためのメディア・サンプリングを実行するために含まれる。少なくとも一実施例では、サンプラ３８１０は、特別なテクスチャ又はメディア・サンプリング機能を含み、サンプリングされたデータを実行ユニットに提供する前に、サンプリング処理中にテクスチャ又はメディアのデータを処理する。

実行中、少なくとも一実施例では、グラフィックス及びメディア・パイプラインは、スレッド開始要求を、スレッド・スポーニング及びディスパッチ論理を介してスレッド実行論理３８００に送る。少なくとも一実施例では、幾何学的物体のグループが処理され、ピクセル・データにラスタ化されたら、シェーダ・プロセッサ３８０２内のピクセル・プロセッサ論理（たとえば、ピクセル・シェーダ論理、フラグメント・シェーダ論理など）が呼び出されて、出力情報をさらにコンピュートし、結果を出力面（たとえば、色バッファ、深度バッファ、ステンシル・バッファなど）に書き込ませる。少なくとも一実施例では、ピクセル・シェーダ又はフラグメント・シェーダは、ラスタ化された物体間で補間されることになる様々な頂点属性の値を計算する。少なくとも一実施例では、次いで、シェーダ・プロセッサ３８０２内のピクセル・プロセッサ論理が、アプリケーション・プログラミング・インターフェース（ＡＰＩ）付きのピクセル・シェーダ・プログラム又はフラグメント・シェーダ・プログラムを実行する。少なくとも一実施例では、シェーダ・プログラムを実行するために、シェーダ・プロセッサ３８０２は、スレッド・ディスパッチャ３８０４を介してスレッドを実行ユニット（たとえば、３８０８Ａ）にディスパッチする。少なくとも一実施例では、シェーダ・プロセッサ３８０２は、サンプラ３８１０のテクスチャ・サンプリング論理を使用して、メモリに記憶されたテクスチャ・マップのテクスチャ・データにアクセスする。少なくとも一実施例では、テクスチャ・データ及び入力ジオメトリ・データに対する算術演算によって、各ジオメトリ・フラグメントのピクセル色データがコンピュートされ、又はさらに処理されないように１つ又は複数のピクセルが切り捨てられる。

少なくとも一実施例では、データ・ポート３８１４は、スレッド実行論理３８００のためのメモリ・アクセス機構を提供して、処理済みデータを、グラフィックス・プロセッサ出力パイプラインでさらに処理できるようにメモリに出力する。少なくとも一実施例では、データ・ポート３８１４は、１つ又は複数のキャッシュ・メモリ（たとえば、データ・キャッシュ３８１２）を含み、又はそれに結合されて、データ・ポートを介したメモリ・アクセスのためのデータをキャッシュする。

図３８Ｂに示してあるように、少なくとも一実施例では、グラフィック実行ユニット３８０８は、命令フェッチ・ユニット３８３７、汎用レジスタ・ファイル・アレイ（ＧＲＦ：ｇｅｎｅｒａｌｒｅｇｉｓｔｅｒｆｉｌｅａｒｒａｙ）３８２４、アーキテクチャ・レジスタ・ファイル・アレイ（ＡＲＦ）３８２６、スレッド調停装置（ａｒｂｉｔｅｒ）３８２２、送信ユニット３８３０、ブランチ・ユニット３８３２、ＳＩＭＤ浮動小数点ユニット（ＦＰＵ）３８３４のセット、及び少なくとも一実施例では、専用整数ＳＩＭＤＡＬＵ３８３５のセットを含むことができる。少なくとも一実施例では、ＧＲＦ３８２４及びＡＲＦ３８２６は、各同時ハードウェア・スレッドに関連付けられた汎用レジスタ・ファイルとアーキテクチャ・レジスタ・ファイルのセットを含み、このハードウェア・スレッドは、グラフィックス実行ユニット３８０８においてアクティブであってもよい。少なくとも一実施例では、スレッドごとのアーキテクチャ状態が、ＡＲＦ３８２６において維持され、スレッド実行中に使用されるデータが、ＧＲＦ３８２４に記憶される。少なくとも一実施例では、各スレッドに対する命令ポインタを含む各スレッドの実行状態は、ＡＲＦ３８２６のスレッド専用レジスタに保持することが可能である。

少なくとも一実施例では、グラフィックス実行ユニット３８０８は、同時マルチスレッディング（ＳＭＴ：ＳｉｍｕｌｔａｎｅｏｕｓＭｕｌｔｉ－Ｔｈｒｅａｄｉｎｇ）と微細化インターリーブ・マルチスレッディング（ＩＭＴ：ＩｎｔｅｒｌｅａｖｅｄＭｕｌｔｉ－Ｔｈｒｅａｄｉｎｇ）の組合せであるアーキテクチャを有する。少なくとも一実施例では、アーキテクチャは、実行ユニット当たりの同時スレッドのターゲット数及びレジスタ数に基づき設計時に微調整することができるモジュール式構成を有し、ここで実行ユニットのリソースは、複数の同時スレッドを実行するために使用される論理にわたって分割される。

少なくとも一実施例では、グラフィックス実行ユニット３８０８は複数の命令を共同発行することができ、この命令は、それぞれ異なる命令であってもよい。少なくとも一実施例では、グラフィックス実行ユニット・スレッド３８０８のスレッド調停装置３８２２は、送信ユニット３８３０、ブランチ・ユニット３８４２、又はＳＩＭＤＦＰＵ３８３４のうちの１つに命令をディスパッチして実行できるようにすることができる。少なくとも一実施例では、各実行スレッドは、ＧＲＦ３８２４内の１２８個の汎用レジスタにアクセスすることができ、ここで各レジスタは、３２ビットのデータ要素のＳＩＭＤ８要素のベクトルとしてアクセス可能な３２バイトを記憶することができる。少なくとも一実施例では、各実行ユニット・スレッドは、ＧＲＦ３８２４内の４Ｋバイトにアクセスすることができるが、実施例はこのように限定されず、他の実施例ではより多くの、又はより少ないリソースが提供されてもよい。少なくとも一実施例では、最大７個のスレッドを同時に実行できるが、実行ユニット当たりのスレッド数も、実施例に応じて変えることができる。７個のスレッドが４Ｋバイトにアクセスできる少なくとも一実施例では、ＧＲＦ３８２４は、合計２８Ｋバイトを記憶することができる。少なくとも一実施例では、フレキシブルなアドレッシング・モードにより、複数のレジスタがともにアドレスされてより幅広いレジスタを構築したり、ストライド設定された矩形ブロック・データ構造を表したりできるようにすることができる。

少なくとも一実施例では、メモリ動作、サンプラ動作、及び他のレイテンシの長いシステム通信は、メッセージ引渡し送信ユニット３８３０によって実行される「送信」命令を介してディスパッチされる。少なくとも一実施例では、ブランチ命令は、ＳＩＭＤの発散及び最終的な収束を容易にするために、専用のブランチ・ユニット３８３２にディスパッチされる。

少なくとも一実施例では、グラフィックス実行ユニット３８０８は、浮動小数点演算を実行するための１つ又は複数のＳＩＭＤ浮動小数点ユニット（ＦＰＵ）３８３４を含む。少なくとも一実施例では、ＦＰＵ３８３４は、整数計算もサポートする。少なくとも一実施例ではＦＰＵ３８３４は、最大Ｍ個の３２ビット浮動小数点（若しくは整数）演算をＳＩＭＤで実行し、又は最大で２Ｍ個の１６ビット整数演算、若しくは１６ビット浮動小数点演算をＳＩＭＤで実行することができる。少なくとも一実施例では、ＦＰＵのうちの少なくとも１つは、拡張数理機能を提供して、高スループットの超越数理関数、及び倍精度の６４ビット浮動小数点をサポートする。少なくとも一実施例では、８ビットの整数ＳＩＭＤＡＬＵ３８３５のセットも存在し、機械学習計算に関連する動作を実行するように特に最適化されてもよい。

少なくとも一実施例では、グラフィックス実行ユニット３８０８の複数のインスタンスのアレイが、グラフィックス・サブ・コア・グループ（たとえば、サブ・スライス）においてインスタンス化されてもよい。少なくとも一実施例では、実行ユニット３８０８は、複数の実行チャネルにわたって命令を実行することができる。少なくとも一実施例では、グラフィックス実行ユニット３８０８で実行される各スレッドは、異なるチャネルで実行される。

１つ若しくは複数の実施例に関連する推論及び／又は訓練の動作を実行するために、推論及び／又は訓練論理１４１５が使用される。推論及び／又は訓練論理１４１５に関する詳細事項は、図１４Ａ及び／又は図１４Ｂと併せて本明細書に提供される。少なくとも一実施例では、推論及び／又は訓練論理１４１５の一部又はすべてが、実行論理３８００に組み込まれてもよい。さらに、少なくとも一実施例では、本明細書に記載の推論及び／又は訓練の動作は、図１４Ａ又は図１４Ｂに示す論理以外の論理を使用して行われてもよい。少なくとも一実施例では、重みパラメータは、本明細書に記載の１つ又は複数の機械学習アルゴリズム、ニューラル・ネットワーク・アーキテクチャ、ユース・ケース、又は訓練技法を実行するための実行論理３８００のＡＬＵを構成するオン・チップ若しくはオフ・チップのメモリ及び／又はレジスタ（図示する又は図示せず）に記憶されてもよい。

図３９は、少なくとも一実施例による並列処理ユニット（「ＰＰＵ」）３９００を示す。少なくとも一実施例では、ＰＰＵ３９００は、ＰＰＵ３９００によって実行された場合に、本開示全体を通して記載するプロセス及び技法の一部又はすべてを、ＰＰＵ３９００に実行させる機械可読コードで構成される。少なくとも一実施例では、ＰＰＵ３９００はマルチスレッド・プロセッサであり、このプロセッサは、１つ又は複数の集積回路デバイスに実施され、コンピュータ可読命令（機械可読命令若しくは単に命令とも呼ばれる）を、複数のスレッドで並列に処理するように設計されたレイテンシ隠蔽技法としてマルチスレッディングを利用する。少なくとも一実施例では、スレッドとは、実行スレッドを指し、ＰＰＵ３９００によって実行されるように構成された命令のセットをインスタンス化したものである。少なくとも一実施例では、ＰＰＵ３９００は、液晶ディスプレイ（「ＬＣＤ」）デバイスなどのディスプレイ・デバイスに表示できるように２次元（「２Ｄ」）画像データを生成するために、３次元（「３Ｄ」）グラフィックス・データを処理するためのグラフィックス・レンダリング・パイプラインを実施するように構成されたグラフィックス・プロセッシング・ユニット（「ＧＰＵ」）である。少なくとも一実施例では、ＰＰＵ３９００を利用して、線形代数演算及び機械学習演算などの計算が実行される。図３９は、単に例示を目的とした例示的な並列プロセッサを示しており、本開示の範囲内で企図されるプロセッサ・アーキテクチャの非限定的な例として解釈されるべきであり、同プロセッサに追加するため、且つ／又はそれを置き換えるために、任意の好適なプロセッサが利用されてもよいことが解釈されるべきである。

少なくとも一実施例では、１つ又は複数のＰＰＵ３９００は、高性能コンピューティング（「ＨＰＣ」：ＨｉｇｈＰｅｒｆｏｒｍａｎｃｅＣｏｍｐｕｔｉｎｇ）、データ・センタ、及び機械学習のアプリケーションを加速するように構成される。少なくとも一実施例では、ＰＰＵ３９００は、以下の非限定的な例を含む深層学習システム及びアプリケーションを加速するように構成される：自律車両プラットフォーム、深層学習、高精度音声、画像、テキスト認識システム、インテリジェント・ビデオ分析、分子シミュレーション、創薬、病気診断、天気予報、ビッグ・データ分析、天文学、分子動態シミュレーション、金融モデリング、ロボット工学、工場自動化、リアルタイム言語翻訳、オンライン検索最適化、及び個別化ユーザ推奨など。

少なくとも一実施例では、ＰＰＵ３９００は、限定することなく、入力／出力（「Ｉ／Ｏ」）ユニット３９０６、フロント・エンド・ユニット３９１０、スケジューラ・ユニット３９１２、ワーク分配ユニット３９１４、ハブ３９１６、クロスバー（「Ｘｂａｒ」：ｃｒｏｓｓｂａｒ）３９２０、１つ又は複数の汎用処理クラスタ（「ＧＰＣ」：ｇｅｎｅｒａｌｐｒｏｃｅｓｓｉｎｇｃｌｕｓｔｅｒ）３９１８、及び１つ又は複数のパーティション・ユニット（「メモリ・パーティション・ユニット」）３９２２を含む。少なくとも一実施例では、ＰＰＵ３９００は、１つ又は複数の高速ＧＰＵ相互接続（「ＧＰＵ相互接続」）３９０８を介してホスト・プロセッサ又は他のＰＰＵ３９００に接続される。少なくとも一実施例では、ＰＰＵ３９００は、相互接続３９０２を介してホスト・プロセッサ又は他の周辺デバイスに接続される。少なくとも一実施例では、ＰＰＵ３９００は、１つ又は複数のメモリ・デバイス（「メモリ」）３９０４を備えるローカル・メモリに接続される。少なくとも一実施例では、メモリ・デバイス３９０４は、限定することなく、１つ又は複数のダイナミック・ランダム・アクセス・メモリ（「ＤＲＡＭ」）デバイスを含む。少なくとも一実施例では、１つ又は複数のＤＲＡＭデバイスは、複数のＤＲＡＭダイが各デバイス内で積層された高帯域幅メモリ（「ＨＢＭ」）サブシステムとして構成されても、且つ／又は構成可能であってもよい。

少なくとも一実施例では、高速ＧＰＵ相互接続３９０８は、有線ベースのマルチ・レーン通信リンクを指してもよく、このリンクは、拡張縮小するためにシステムによって使用され、１つ又は複数の中央処理装置（「ＣＰＵ」）と組み合わされた１つ又は複数のＰＰＵ３９００を含み、ＰＰＵ３９００とＣＰＵとの間のキャッシュ・コヒーレンス、及びＣＰＵマスタリングをサポートする。少なくとも一実施例では、データ及び／又はコマンドは、高速ＧＰＵ相互接続３９０８により、ハブ３９１６を介して、１つ又は複数のコピー・エンジン、ビデオ・エンコーダ、ビデオ・デコーダ、電力管理ユニット、及び図３９に明示されていないこともある他の構成要素などのＰＰＵ３９００の別のユニットに／から送信される。

少なくとも一実施例では、Ｉ／Ｏユニット３９０６は、システム・バス３９０２を介してホスト・プロセッサ（図３９には示さず）から通信（たとえば、コマンド、データ）を送受信するように構成される。少なくとも一実施例では、Ｉ／Ｏユニット３９０６は、システム・バス３９０２を介して直接、又は１つ若しくは複数の、メモリ・ブリッジなどの中間デバイスを介して、ホスト・プロセッサと通信する。少なくとも一実施例では、Ｉ／Ｏユニット３９０６は、システム・バス３９０２を介してＰＰＵ３９００のうちの１つ又は複数などの１つ又は複数の他のプロセッサと通信してもよい。少なくとも一実施例では、Ｉ／Ｏユニット３９０６は、ペリフェラル・コンポーネント・インターコネクト・エクスプレス（「ＰＣＩｅ」）インターフェースを実施して、ＰＣＩｅバスを介して通信できるようにする。少なくとも一実施例では、Ｉ／Ｏユニット３９０６は、外部デバイスと通信するためのインターフェースを実施する。

少なくとも一実施例では、Ｉ／Ｏユニット３９０６は、システム・バス３９０２を介して受信したパケットをデコードする。少なくとも一実施例では、少なくともいくつかのパケットは、ＰＰＵ３９００に様々な動作を実行させるように構成されたコマンドを表す。少なくとも一実施例では、Ｉ／Ｏユニット３９０６は、デコードされたコマンドを、コマンドによって指定されるＰＰＵ３９００の様々な他のユニットに送信する。少なくとも一実施例では、コマンドは、フロント・エンド・ユニット３９１０に送信され、且つ／又はハブ３９１６、若しくは（図３９には明示していない）１つ若しくは複数のコピー・エンジン、ビデオ・エンコーダ、ビデオ・デコーダ、電力管理ユニットなどのＰＰＵ３９００の他のユニットに送信される。少なくとも一実施例では、Ｉ／Ｏユニット３９０６はＰＰＵ３９００の様々な論理ユニット間で、通信をルーティングするように構成される。

少なくとも一実施例では、ホスト・プロセッサによって実行されるプログラムは、ワークロードをＰＰＵ３９００に提供して処理できるようにするバッファにおいて、コマンド・ストリームをエンコードする。少なくとも一実施例では、ワークロードは、命令と、これらの命令によって処理されることになるデータとを含む。少なくとも一実施例では、バッファは、ホスト・プロセッサとＰＰＵ３９００の両方がアクセス（たとえば、書込み／読取り）可能なメモリ内の領域であり、ホスト・インターフェース・ユニットは、Ｉ／Ｏユニット３９０６によってシステム・バス３９０２を介して送信されるメモリ要求を介して、システム・バス３９０２に接続されたシステム・メモリ内のバッファにアクセスするように構成されてもよい。少なくとも一実施例では、ホスト・プロセッサは、バッファにコマンド・ストリームを書き込み、次いでコマンド・ストリームの開始点を指すポインタをＰＰＵ３９００に送信し、それによりフロント・エンド・ユニット３９１０は、１つ又は複数のコマンド・ストリームを指すポインタを受信し、１つ又は複数のコマンド・ストリームを管理して、コマンド・ストリームからコマンドを読み取り、コマンドをＰＰＵ３９００の様々なユニットに転送する。

少なくとも一実施例では、フロント・エンド・ユニット３９１０は、１つ又は複数のコマンド・ストリームによって定義されるタスクを処理するように様々なＧＰＣ３９１８を構成するスケジューラ・ユニット３９１２に結合される。少なくとも一実施例では、スケジューラ・ユニット３９１２は、スケジューラ・ユニット３９１２によって管理される様々タスクに関連する状態情報を追跡するように構成され、ここで状態情報は、どのＧＰＣ３９１８にタスクが割り当てられるか、タスクがアクティブか非アクティブか、タスクに関連付けられた優先レベルなどを示してもよい。少なくとも一実施例では、スケジューラ・ユニット３９１２は、ＧＰＣ３９１８のうちの１つ又は複数において、複数のタスクの実行を管理する。

少なくとも一実施例では、スケジューラ・ユニット３９１２は、ＧＰＣ３９１８で実行するためのタスクをディスパッチするように構成されたワーク分配ユニット３９１４に結合される。少なくとも一実施例では、ワーク分配ユニット３９１４は、スケジューラ・ユニット３９１２から受信したスケジュール済みタスクの数を追跡し、ワーク分配ユニット３９１４は、ＧＰＣ３９１８のそれぞれについて、ペンディング・タスク・プール、及びアクティブ・タスク・プールを管理する。少なくとも一実施例では、ペンディング・タスク・プールは、特定のＧＰＣ３９１８によって処理されるように割り当てられたタスクを含むいくつかのスロット（たとえば、３２スロット）を備え、アクティブ・タスク・プールは、ＧＰＣ３９１８によりアクティブに処理されているタスクのためのいくつかのスロット（たとえば、４スロット）を備え、それにより、ＧＰＣ３９１８のうちの１つがタスクの実行を完了すると、ＧＰＣ３９１８のアクティブ・タスク・プールからそのタスクが排除され、ペンディング・タスク・プールからの他のタスクのうちの１つが選択され、ＧＰＣ３９１８で実行されるようにスケジューリングされる。少なくとも一実施例では、データ依存性が解決されるのを待機している間など、アクティブ・タスクがＧＰＣ３９１８上でアイドルである場合には、アクティブ・タスクがＧＰＣ３９１８から排除され、ペンディング・タスク・プールに戻され、その間に、ペンディング・タスク・プールの別のタスクが選択され、ＧＰＣ３９１８で実行されるようにスケジューリングされる。

少なくとも一実施例では、ワーク分配ユニット３９１４は、Ｘバー３９２０を介して１つ又は複数のＧＰＣ３９１８と通信する。少なくとも一実施例では、Ｘバー３９２０は、ＰＰＵ３９００のユニットのうちの多くを、ＰＰＵ３９００の別のユニットに結合する相互接続ネットワークであり、ワーク分配ユニット３９１４を特定のＧＰＣ３９１８に結合するように構成されることが可能である。少なくとも一実施例では、ＰＰＵ３９００の１つ又は複数の他のユニットも、ハブ３９１６を介してＸバー３９２０に接続されてもよい。

少なくとも一実施例では、タスクはスケジューラ・ユニット３９１２によって管理され、ワーク分配ユニット３９１４によってＧＰＣ３９１８のうちの１つにディスパッチされる。ＧＰＣ３９１８は、タスクを処理し、結果を生成するように構成される。少なくとも一実施例では、結果は、ＧＰＣ３９１８内の他のタスクによって消費されてもよく、Ｘバー３９２０を介して異なるＧＰＣ３９１８にルーティングされてもよく、又はメモリ３９０４に記憶されてもよい。少なくとも一実施例では、結果を、パーティション・ユニット３９２２を介してメモリ３９０４に書き込むことができ、パーティション・ユニット３９２２は、メモリ３９０４への／からのデータの読取り及び書込みを行うためのメモリ・インターフェースを実施する。少なくとも一実施例では、結果を、高速ＧＰＵ相互接続３９０８を介して別のＰＰＵ３９０４又はＣＰＵに送信することができる。少なくとも一実施例では、図３５と併せて本明細書でさらに詳細に説明されるように、ＰＰＵ３９００は、ＰＰＵ３９００に結合された別々の個別メモリ・デバイス３９０４の数に等しいＵ個のパーティション・ユニット３９２２を、限定することなく含む。少なくとも一実施例では、パーティション・ユニット３９２２は、図４１と併せて本明細書でさらに詳細に説明される。

少なくとも一実施例では、ホスト・プロセッサはドライバ・カーネルを実行し、このカーネルは、ホスト・プロセッサで実行されている１つ又は複数のアプリケーションがＰＰＵ３９００で実行するための動作をスケジューリングできるようにするアプリケーション・プログラミング・インターフェース（ＡＰＩ）を実施している。少なくとも一実施例では、複数のコンピュート・アプリケーションが、ＰＰＵ３９００によって同時に実行され、ＰＰＵ３９００は、複数のコンピュート・アプリケーションに対して、隔離、サービス品質（「ＱｏＳ」：ｑｕａｌｉｔｙｏｆｓｅｒｖｉｃｅ）、及び独立したアドレス空間を提供する。少なくとも一実施例では、アプリケーションは、ＰＰＵ３９００によって実行するための１つ又は複数のタスクをドライバ・カーネルに生成させる（たとえば、ＡＰＩコールの形の）命令を生成し、ドライバ・カーネルは、ＰＰＵ３９００によって処理されている１つ又は複数のストリームにタスクを出力する。少なくとも一実施例では、各タスクは、ワープと呼ばれてもよい関連スレッドの１つ又は複数のグループを備える。少なくとも一実施例では、ワープは、並列に実行することができる複数の関連スレッド（たとえば、３２個のスレッド）を備える。少なくとも一実施例では、連動スレッドとは、タスクを実行するための命令を含み、共有メモリを介してデータを交換する複数のスレッドを指してもよい。少なくとも一実施例では、スレッド及び連動スレッドは、図４１と併せて少なくとも一実施例によりさらに詳細に説明される。

１つ若しくは複数の実施例に関連する推論及び／又は訓練の動作を実行するために、推論及び／又は訓練論理１４１５が使用される。推論及び／又は訓練論理１４１５に関する詳細事項は、図１４Ａ及び／又は図１４Ｂと併せて本明細書に提供される。少なくとも一実施例では、深層学習アプリケーション・プロセッサは、ＰＰＵ３９００に提供される情報を予測又は推論するようにニューラル・ネットワークなどの機械学習モデルを訓練するために使用される。少なくとも一実施例では、深層学習アプリケーション・プロセッサ３９００は、別のプロセッサ若しくはシステムによって、又はＰＰＵ３９００によって訓練されてきた訓練済み機械学習モデル（たとえば、ニューラル・ネットワーク）に基づき、情報を推論又は予測するために使用される。少なくとも一実施例では、ＰＰＵ３９００は、本明細書に記載の１つ又は複数のニューラル・ネットワークのユース・ケースを実行するために使用されてもよい。

図４０は、少なくとも一実施例による汎用処理クラスタ（「ＧＰＣ」）４０００を示す。少なくとも一実施例では、ＧＰＣ４０００は、図３９のＧＰＣ３９１８である。少なくとも一実施例では、各ＧＰＣ４０００は、限定することなく、タスクを処理するためのいくつかのハードウェア・ユニットを含み、各ＧＰＣ４０００は、限定することなく、パイプライン・マネージャ４００２、プレ・ラスタ演算ユニット（「ＰＲＯＰ」：ｐｒｅ－ｒａｓｔｅｒｏｐｅｒａｔｉｏｎｓｕｎｉｔ）４００４、ラスタ・エンジン４００８、ワーク分配クロスバー（「ＷＤＸ」：ｗｏｒｋｄｉｓｔｒｉｂｕｔｉｏｎｃｒｏｓｓｂａｒ）４０１６、メモリ管理ユニット（「ＭＭＵ」）４０１８、１つ又は複数のデータ処理クラスタ（「ＤＰＣ」：ＤａｔａＰｒｏｃｅｓｓｉｎｇＣｌｕｓｔｅｒｓ）４００６、及びパーツの任意の好適な組合せを含む。

少なくとも一実施例では、ＧＰＣ４０００の動作は、パイプライン・マネージャ４００２によって制御される。少なくとも一実施例では、パイプライン・マネージャ４００２は、ＧＰＣ４０００に配分されたタスクを処理するために１つ又は複数のＤＰＣ４００６の構成を管理する。少なくとも一実施例では、パイプライン・マネージャ４００２は、グラフィックス・レンダリング・パイプラインの少なくとも一部分を実施するように、１つ又は複数のＤＰＣ４００６のうちの少なくとも１つを構成する。少なくとも一実施例では、ＤＰＣ４００６は、プログラム可能なストリーミング・マルチプロセッサ（「ＳＭ」：ｓｔｒｅａｍｉｎｇｍｕｌｔｉ－ｐｒｏｃｅｓｓｏｒ）４０１４で頂点シェーダ・プログラムを実行するように構成される。少なくとも一実施例では、パイプライン・マネージャ４００２は、少なくとも一実施例では、ワーク分配ユニットから受信したパケットを、ＧＰＣ４０００内の適切な論理ユニットにルーティングするように構成され、いくつかのパケットは、ＰＲＯＰ４００４の固定機能ハードウェア・ユニット及び／又はラスタ・エンジン４００８にルーティングされてもよく、他のパケットは、プリミティブ・エンジン４０１２又はＳＭ４０１４によって処理されるようにＤＰＣ４００６にルーティングされてもよい。少なくとも一実施例では、パイプライン・マネージャ４００２は、ニューラル・ネットワーク・モデル及び／又はコンピューティング・パイプラインを実施するように、ＤＰＣ４００６のうちの少なくとも１つを構成する。

少なくとも一実施例では、ＰＲＯＰユニット４００４は、少なくとも一実施例では、ラスタ・エンジン４００８及びＤＰＣ４００６によって生成されたデータを、図３９と併せて上でより詳細に説明したパーティション・ユニット３９２２のラスタ動作（ＲＯＰ）ユニットにルーティングするように構成される。少なくとも一実施例では、ＰＲＯＰユニット４００４は、色ブレンディングの最適化を実行し、ピクセル・データを組織化し、アドレス・トランスレーションを実行し、その他の動作を行うように構成される。少なくとも一実施例では、ラスタ・エンジン４００８は、少なくとも一実施例では様々なラスタ動作を実行するように構成されたいくつかの固定機能ハードウェア・ユニットを、限定することなく含み、ラスタ・エンジン４００８は、限定することなく、セットアップ・エンジン、粗いラスタ・エンジン、選別エンジン、クリッピング・エンジン、細かいラスタ・エンジン、タイル合体エンジン、及びこれらの任意の好適な組合せを含む。少なくとも一実施例では、セットアップ・エンジンは、変換された頂点を受信し、頂点によって定義された幾何プリミティブに関連付けられた平面方程式を生成し、平面方程式が、粗いラスタ・エンジンに送信されて、プリミティブに対するカバレッジ情報（たとえば、タイルのｘ、ｙカバレッジ・マスク）が生成され、粗いラスタ・エンジンの出力が、選別エンジンに送信され、ここでｚテストに落ちたプリミティブに関連付けられたフラグメントが選別され、クリッピング・エンジンに送信され、ここで視錐台の外側にあるフラグメントがクリップされる。少なくとも一実施例では、クリッピング及び選別を通過したフラグメントは、細かいラスタ・エンジンに渡されて、セットアップ・エンジンによって生成された平面方程式に基づき、ピクセル・フラグメントに対する属性が生成される。少なくとも一実施例では、ラスタ・エンジン４００８の出力は、ＤＰＣ４００６内に実施されたフラグメント・シェーダによってなど任意の好適なエンティティによって処理されることになるフラグメントを含む。

少なくとも一実施例では、ＧＰＣ４０００に含まれる各ＤＰＣ４００６は、限定することなく、Ｍパイプ・コントローラ（「ＭＰＣ」：Ｍ－ＰｉｐｅＣｏｎｔｒｏｌｌｅｒ）４０１０、プリミティブ・エンジン４０１２、１つ又は複数のＳＭ４０１４、及びこれらの任意の好適な組合せを含む。少なくとも一実施例では、ＭＰＣ４０１０は、ＤＰＣ４００６の動作を制御して、パイプライン・マネージャ４００２から受信したパケットを、ＤＰＣ４００６内の適切なユニットにルーティングする。少なくとも一実施例では、頂点に関連付けられたパケットは、頂点に関連付けられた頂点属性をメモリからフェッチするように構成されたプリミティブ・エンジン４０１２にルーティングされ、対照的に、シェーダ・プログラムに関連付けられたパケットは、ＳＭ４０１４に送信されてもよい。

少なくとも一実施例では、ＳＭ４０１４は、いくつかのスレッドにより表されたタスクを処理するように構成されたプログラム可能なストリーミング・プロセッサを、限定することなく含む。少なくとも一実施例では、ＳＭ４０１４はマルチスレッド化されており、スレッドの特定のグループからの複数のスレッド（たとえば、３２個のスレッド）を同時に実行するように構成され、単一命令複数データ（ＳＩＭＤ）アーキテクチャを実施し、ここでスレッドのグループ（ワープ）内の各スレッドは、同じ命令セットに基づき、異なるデータセットを処理するように構成される。少なくとも一実施例では、スレッド・グループ内のすべてのスレッドが同じ命令を実行する。少なくとも一実施例では、ＳＭ４０１４は、単一命令複数スレッド（ＳＩＭＴ）アーキテクチャを実施し、ここで、スレッド・グループの各スレッドは、命令の同じセットに基づき、異なるデータセットを処理するように構成されるが、スレッド・グループ内の個々のスレッドは、実行中に発散することが許容される。少なくとも一実施例では、プログラム・カウンタ、コール・スタック、及び実行状態がワープごとに維持されて、ワープ内のスレッドが発散するときに、ワープ間の同時処理、及びワープ内での直列実行が可能になる。別の実施例では、プログラム・カウンタ、コール・スタック、及び実行状態が個々のスレッドごとに維持されて、すべてのスレッド間、ワープ内、及びワープ間で等しい同時処理が可能になる。少なくとも一実施例では、実行状態が個々のスレッドごとに維持され、同じ命令を実行しているスレッドが、より効率的になるように収束され並列に実行されてもよい。ＳＭ４０１４の少なくとも一実施例は、本明細書でさらに詳細に説明される。

少なくとも一実施例では、ＭＭＵ４０１８は、ＧＰＣ４０００とメモリ・パーティション・ユニット（たとえば、図３９のパーティション・ユニット３９２２）との間でインターフェースを提供し、ＭＭＵ４０１８は、仮想アドレスから物理アドレスへのトランスレーション、メモリ保護、及びメモリ要求の調停を提供する。少なくとも一実施例では、ＭＭＵ４０１８は、仮想アドレスからメモリの物理アドレスへのトランスレーションを実行するための１つ又は複数のトランスレーション・ルックアサイド・バッファ（「ＴＬＢ」）を提供する。

１つ若しくは複数の実施例に関連する推論及び／又は訓練の動作を実行するために、推論及び／又は訓練論理１４１５が使用される。推論及び／又は訓練論理１４１５に関する詳細事項は、図１４Ａ及び／又は図１４Ｂと併せて本明細書に提供される。少なくとも一実施例では、深層学習アプリケーション・プロセッサは、ＧＰＣ４０００に提供される情報を予測又は推論するようにニューラル・ネットワークなどの機械学習モデルを訓練するために使用される。少なくとも一実施例では、ＧＰＣ４０００は、別のプロセッサ若しくはシステムによって、又はＧＰＣ４０００によって訓練されてきた訓練済み機械学習モデル（たとえば、ニューラル・ネットワーク）に基づき、情報を推論又は予測するために使用される。少なくとも一実施例では、ＧＰＣ４０００は、本明細書に記載の１つ又は複数のニューラル・ネットワークのユース・ケースを実行するために使用されてもよい。

図４１は、少なくとも一実施例による並列処理ユニット（「ＰＰＵ」）のメモリ・パーティション・ユニット４１００を示す。少なくとも一実施例では、パーティション・ユニット４１００は、限定することなく、ラスタ演算（「ＲＯＰ」）ユニット４１０２、レベル２（「Ｌ２」）キャッシュ４１０４、メモリ・インターフェース４１０６、及びそれらの任意の好適な組合せを含む。メモリ・インターフェース４１０６はメモリに結合される。メモリ・インターフェース４１０６は、高速データ転送のために、３２、６４、１２８、１０２４ビットのデータ・バスなどを実施してもよい。少なくとも一実施例では、ＰＰＵは、Ｕ個のメモリ・インターフェース４１０６をパーティション・ユニット４１００の対当たりに１つのメモリ・インターフェース４１０６に組み込んでおり、ここでパーティション・ユニット４１００の各対は、対応するメモリ・デバイスに接続される。たとえば、少なくとも一実施例では、ＰＰＵは、高帯域幅メモリ・スタック、又はグラフィックス・ダブル・データ・レート、バージョン５、同期ダイナミック・ランダム・アクセス・メモリ（「ＧＤＤＲ５ＳＤＲＡＭ」）など、最大Ｙ個のメモリ・デバイスに接続されてもよい。

少なくとも一実施例では、メモリ・インターフェース４１０６は、高帯域幅メモリの第２世代（「ＨＢＭ２」：ｈｉｇｈｂａｎｄｗｉｄｔｈｍｅｍｏｒｙｓｅｃｏｎｄｇｅｎｅｒａｔｉｏｎ）メモリ・インターフェースを実施し、ＹはＵの半分に等しい。少なくとも一実施例では、ＨＢＭ２メモリ・スタックは、ＰＰＵと同じ物理パッケージに位置付けられて、従来のＧＤＤＲ５ＳＤＲＡＭシステムに比べて実質的な電力と面積の節約を実現する。少なくとも一実施例では、各ＨＢＭ２スタックは、限定することなく４個のメモリ・ダイを含み、Ｙは４に等しく、各ＨＢＭ２スタックは、１つのダイ当たりに２つの１２８ビット・チャネルの合計８チャネル、及び１０２４ビットのデータ・バス幅を含む。少なくとも一実施例では、メモリは、１ビット・エラー訂正２ビット・エラー検出（「ＳＥＣＤＥＤ」：Ｓｉｎｇｌｅ－ＥｒｒｏｒＣｏｒｒｅｃｔｉｎｇＤｏｕｂｌｅ－ＥｒｒｏｒＤｅｔｅｃｔｉｎｇ）エラー訂正コード（「ＥＣＣ」）をサポートしてデータを保護する。ＥＣＣは、データ破損を受けやすいコンピュート・アプリケーションに、より高い信頼性を提供する。

少なくとも一実施例では、ＰＰＵは、マルチ・レベルのメモリ階層を実施する。少なくとも一実施例では、メモリ・パーティション・ユニット４１００は、統合されたメモリをサポートして、中央処理装置（「ＣＰＵ」）及びＰＰＵメモリに単一の統合された仮想アドレス空間を提供し、仮想メモリ・システム間でのデータの共有を可能にする。少なくとも一実施例では、他のプロセッサに位置付けられたメモリにＰＰＵがアクセスする頻度を追跡して、より頻繁にページにアクセスしているＰＰＵの物理メモリに、メモリ・ページが確実に移動されるようにする。少なくとも一実施例では、高速ＧＰＵ相互接続３９０８は、アドレス・トランスレーション・サービスをサポートして、ＰＰＵが直接ＣＰＵのページ・テーブルにアクセスできるようにし、ＰＰＵによるＣＰＵメモリへのフル・アクセスを実現する。

少なくとも一実施例では、コピー・エンジンは、複数のＰＰＵ間、又はＰＰＵとＣＰＵの間で、データを転送する。少なくとも一実施例では、コピー・エンジンは、ページ・テーブルにマッピングされていないアドレスについてページ誤りを生成することができ、次いでメモリ・パーティション・ユニット４１００がページ誤りに対応して、アドレスをページ・テーブルにマッピングし、その後で、コピー・エンジンが転送を実行する。少なくとも一実施例では、メモリは、複数のプロセッサ間でコピー・エンジンの複数の動作についてピン留めされて（たとえば、ページ移動不可能にされて）、実質的に利用可能なメモリを低減させる。少なくとも一実施例では、ハードウェアのページ誤りがある場合、メモリ・ページが常駐であるかどうかに関わらず、アドレスをコピー・エンジンに渡すことができ、コピー・プロセスは透過的である。

少なくとも一実施例によれば、図３９のメモリ３９０４又は他のシステム・メモリからのデータは、メモリ・パーティション・ユニット４１００によってフェッチされ、Ｌ２キャッシュ４１０４に記憶され、このＬ２キャッシュは、オン・チップに位置付けられ、様々ＧＰＣ間で共有される。少なくとも一実施例では、各メモリ・パーティション・ユニット４１００は、対応するメモリ・デバイスに関連付けられたＬ２キャッシュの少なくとも一部分を、限定することなく含む。少なくとも一実施例では、より低いレベルのキャッシュが、ＧＰＣ内の様々なユニットに実施される。少なくとも一実施例では、ＳＭ４０１４のそれぞれは、レベル１（「Ｌ１」）キャッシュを実施してもよく、ここでＬ１キャッシュは、特定のＳＭ４０１４専用のプライベート・メモリであり、Ｌ２キャッシュ４１０４からのデータは、ＳＭ４０１４の機能ユニットで処理するために、Ｌ１キャッシュのそれぞれにフェッチされ記憶される。少なくとも一実施例では、Ｌ２キャッシュ４１０４は、メモリ・インターフェース４１０６及びＸバー３９２０に結合される。

少なくとも一実施例では、ＲＯＰユニット４１０２は、色圧縮、ピクセル・ブレンディングなど、ピクセル色に関係するグラフィックス・ラスタ演算を実行する。ＲＯＰユニット４１０２は、少なくとも一実施例では、ラスタ・エンジン４００８と併せて深度テストを実施して、ピクセル・フラグメントに関連付けられたサンプル・ロケーションの深度を、ラスタ・エンジン４００８の選別エンジンから受信する。少なくとも一実施例では、深度は、フラグメントに関連付けられたサンプル・ロケーションの深度バッファにおける対応する深度と比べてテストされる。少なくとも一実施例では、フラグメントが、サンプル・ロケーションの深度テストを通過すると、ＲＯＰユニット４１０２は、深度バッファを更新し、深度テストの結果をラスタ・エンジン４００８に送信する。パーティション・ユニット４１００の数はＧＰＣの数とは異なってもよく、したがって、各ＲＯＰユニット４１０２は、少なくとも一実施例では、ＧＰＣのそれぞれに結合されてもよいことが理解されよう。少なくとも一実施例では、ＲＯＰユニット４１０２は、異なるＧＰＣから受信したパケットを追跡し、ＲＯＰユニット４１０２によって生成された結果を、Ｘバー３９２０を通してどれにルーティングするかを判定する。

図４２は、少なくとも一実施例による、ストリーミング・マルチプロセッサ（「ＳＭ」）４２００を示す。少なくとも一実施例では、ＳＭ４２００は、図４０のＳＭである。少なくとも一実施例では、ＳＭ４２００は、限定することなく、命令キャッシュ４２０２、１つ又は複数のスケジューラ・ユニット４２０４、レジスタ・ファイル４２０８、１つ又は複数の処理コア（「コア」）４２１０、１つ又は複数の特殊機能ユニット（「ＳＦＵ」：ｓｐｅｃｉａｌｆｕｎｃｔｉｏｎｕｎｉｔ）４２１２、１つ又は複数のロード／ストア・ユニット（「ＬＳＵ」ｌｏａｄ／ｓｔｏｒｅｕｎｉｔ）４２１４、相互接続ネットワーク４２１６、共有メモリ／レベル１（「Ｌ１」）キャッシュ４２１８、及び／又はこれらの任意の好適な組合せを含む。少なくとも一実施例では、ワーク分配ユニットは、並列処理ユニット（「ＰＰＵ」）の汎用処理クラスタ（「ＧＰＣ」）で実行するためにタスクをディスパッチし、各タスクは、ＧＰＣ内の特定のデータ処理クラスタ（「ＤＰＣ」）に配分され、タスクがシェーダ・プログラムに関連する場合には、タスクはＳＭ４２００のうちの１つに配分される。少なくとも一実施例では、スケジューラ・ユニット４２０４は、ワーク分配ユニットからタスクを受信し、ＳＭ４２００に割り当てられた１つ又は複数のスレッド・ブロックについて命令スケジューリングを管理する。少なくとも一実施例では、スケジューラ・ユニット４２０４は、並列スレッドのワープとして実行できるようにスレッド・ブロックをスケジューリングし、ここで各スレッド・ブロックは、少なくとも１つのワープに配分される。少なくとも一実施例では、各ワープは、スレッドを実行する。少なくとも一実施例では、スケジューラ・ユニット４２０４は、複数の異なるスレッド・ブロックを管理して、異なるスレッド・ブロックにワープを配分し、次いで複数の異なる連動グループからの命令を、各クロック・サイクル中に様々な機能ユニット（たとえば、処理コア４２１０、ＳＦＵ４２１２、及びＬＳＵ４２１４）にディスパッチする。

少なくとも一実施例では、連動グループとは、通信するスレッドのグループを組織化するためのプログラミング・モデルを指し、このモデルは、スレッドが通信する粒度をデベロッパが表せるようにして、より豊富でより効率的な並列分解の表現を可能にする。少なくとも一実施例では、連動した起動ＡＰＩは、並列アルゴリズムを実行できるようにスレッド・ブロック間の同期をサポートする。少なくとも一実施例では、従来のプログラミング・モデルのアプリケーションは、連動スレッドを同期するための単一の簡単な構造、すなわちスレッド・ブロックのすべてのスレッドにわたるバリア（たとえば、ｓｙｎｃｔｈｒｅａｄｓ（）関数）を提供する。しかし、少なくとも一実施例では、プログラマは、スレッド・ブロックの粒度よりも小さいスレッド・グループを定義し、定義されたグループ内で同期して、集合的なグループ全般にわたる機能インターフェースの形で、より高い性能、設計の融通性、及びソフトウェア再利用を可能にしてもよい。少なくとも一実施例では、連動グループによって、プログラマは、サブ・ブロック（すなわち、単一スレッドと同じ大きさ）の粒度及びマルチ・ブロックの粒度において、スレッドのグループを明示的に定義し、連動グループ内のスレッドに対する同期などの集合的な動作を実行できるようになる。プログラミング・モデルは、ソフトウェア境界を横切るクリーンな合成をサポートし、それにより、ライブラリ及びユーティリティ関数を、収束について仮定する必要なくそれらのローカルなコンテキスト内で安全に同期することができる。少なくとも一実施例では、連動グループのプリミティブは、プロデューサ－コンシューマ並列性、日和見並列性（ｏｐｐｏｒｔｕｎｉｓｔｉｃｐａｒａｌｌｅｌｉｓｍ）、及びスレッド・ブロックのグリッド全体にわたるグローバルな同期を限定することなく含む新しいパターンの連動並列性を可能にする。

少なくとも一実施例では、ディスパッチ・ユニット４２０６は、機能ユニットのうちの１つ又は複数に命令を送信するように構成され、スケジューラ・ユニット４２０４は、同じワープからの２つの異なる命令を、各クロック・サイクル中にディスパッチできるようにする２つのディスパッチ・ユニット４２０６を限定することなく含む。少なくとも一実施例では、各スケジューラ・ユニット４２０４は、単一のディスパッチ・ユニット４２０６又は追加のディスパッチ・ユニット４２０６を含む。

少なくとも一実施例では、各ＳＭ４２００は、少なくとも一実施例では、ＳＭ４２００の機能ユニットにレジスタのセットを提供するレジスタ・ファイル４２０８を限定することなく含む。少なくとも一実施例では、レジスタ・ファイル４２０８は、各機能ユニットがレジスタ・ファイル４２０８の専用部分に配分されるように、機能ユニットのそれぞれ間で分割される。少なくとも一実施例では、レジスタ・ファイル４２０８は、ＳＭ４２００によって実行されている異なるワープ間で分割され、レジスタ・ファイル４２０８は、機能ユニットのデータ経路に接続されたオペランド用の一時的なストレージを提供する。少なくとも一実施例では、各ＳＭ４２００は、限定することなく複数のＬ処理コア４２１０を含む。少なくとも一実施例では、各ＳＭ４２００は、限定することなく、多数の（たとえば、１２８個以上の）個別の処理コア４２１０を含む。少なくとも一実施例では、各処理コア４２１０は、少なくとも一実施例では、浮動小数点算術論理演算ユニット及び整数算術論理演算ユニットを限定することなく含む完全にパイプライン化された、単精度の、倍精度の、及び／又は混合精度の処理ユニットを限定することなく含む。少なくとも一実施例では、浮動小数点算術論理演算ユニットは、浮動小数点演算のためのＩＥＥＥ７５４－２００８規格を実施する。少なくとも一実施例では、処理コア４２１０は、限定することなく、６４個の単精度（３２ビット）浮動小数点コア、６４個の整数コア、３２個の倍精度（６４ビット）浮動小数点コア、及び８個のテンソル・コアを含む。

テンソル・コアは、少なくとも一実施例による行列演算を実行するように構成される。少なくとも一実施例では、１つ又は複数のテンソル・コアは、処理コア４２１０に含まれる。少なくとも一実施例では、テンソル・コアは、ニューラル・ネットワークの訓練及び推論のための畳み込み演算など、深層学習の行列演算を実行するように構成される。少なくとも一実施例では、各テンソル・コアは、４×４の行列で動作し、行列の積和演算（ｍａｔｒｉｘｍｕｌｔｉｐｌｙａｎｄａｃｃｕｍｕｌａｔｅｏｐｅｒａｔｉｏｎ）Ｄ＝Ａ×Ｂ＋Ｃを実行し、ここでＡ、Ｂ、Ｃ、及びＤは４×４の行列である。

少なくとも一実施例では、行列乗算の入力Ａ及びＢは、１６ビットの浮動小数点行列であり、和の行列Ｃ及びＤは、１６ビットの浮動小数点又は３２ビットの浮動小数点行列である。少なくとも一実施例では、テンソル・コアは、３２ビットの浮動小数点の和を有する１６ビットの浮動小数点入力データで動作する。少なくとも一実施例では、１６ビットの浮動小数点乗算は、６４個の演算を使用し、結果的に完全精度の積をもたらし、次いでその積が、４×４×４の行列乗算の他の中間積との３２ビット浮動小数点加算を使用して加算される。テンソル・コアを使用して、少なくとも一実施例では、これらの小さい要素から構築される、はるかに大きい２次元又はさらに高次元の行列演算が実行される。少なくとも一実施例では、ＣＵＤＡ９Ｃ＋＋ＡＰＩなどのＡＰＩは、ＣＵＤＡ－Ｃ＋＋プログラムからテンソル・コアを効率的に使用するために、特殊な行列ロード演算、行列積和演算、及び行列ストア演算を公開している。少なくとも一実施例では、ＣＵＤＡレベルにおいて、ワープ・レベル・インターフェースは、ワープの３２スレッドすべてにわたる１６×１６のサイズの行列を仮定している。

少なくとも一実施例では、各ＳＭ４２００は、特殊関数（たとえば、属性評価、逆数平方根など）を実行するＭ個のＳＦＵ４２１２を、限定することなく含む。少なくとも一実施例では、ＳＦＵ４２１２は、限定することなく、階層ツリー・データ構造をトラバースするように構成されたツリー・トラバーサル・ユニットを含む。少なくとも一実施例では、ＳＦＵ４２１２は、テクスチャ・マップのフィルタリング動作を実行するように構成されたテクスチャ・ユニットを、限定することなく含む。少なくとも一実施例では、テクスチャ・ユニットは、メモリ及びサンプル・テクスチャ・マップからテクスチャ・マップ（たとえば、テクセルの２Ｄアレイ）をロードして、ＳＭ４２００により実行されるシェーダ・プログラムで使用するためのサンプリングされたテクスチャ値を生成するように構成される。少なくとも一実施例では、テクスチャ・マップは、共有メモリ／レベル１キャッシュ４２１８に記憶される。少なくとも一実施例では、テクスチャ・ユニットは、少なくとも一実施例によれば、ミップ・マップ（たとえば、詳細さのレベルが異なるテクスチャ・マップ）を使用したフィルタリング動作などのテクスチャ動作を実施する。少なくとも一実施例では、各ＳＭ４２００は、限定することなく、２つのテクスチャ・ユニットを含む。

各ＳＭ４２００は、少なくとも一実施例では、共有メモリ／Ｌ１キャッシュ４２１８とレジスタ・ファイル４２０８の間でロード及びストア動作を実施するＮ個のＬＳＵ４２１４を、限定することなく含む。各ＳＭ４２００は、少なくとも一実施例では、機能ユニットのそれぞれをレジスタ・ファイル４２０８に接続し、ＬＳＵ４２１４をレジスタ・ファイル４２０８に接続する相互接続ネットワーク４２１６と、共有メモリ／Ｌ１キャッシュ４２１８を、限定することなく含む。少なくとも一実施例では、相互接続ネットワーク４２１６はクロスバーであり、このクロスバーは、機能ユニットのいずれかをレジスタ・ファイル４２０８のレジスタのいずれかに接続し、ＬＳＵ４２１４をレジスタ・ファイル４２０８と共有メモリ／Ｌ１キャッシュ４２１８のメモリ・ロケーションとに接続するように構成されてもよい。

少なくとも一実施例では、共有メモリ／Ｌ１キャッシュ４２１８は、少なくとも一実施例では、ＳＭ４２００とプリミティブ・エンジンの間、及びＳＭ４２００のスレッド間でデータ・ストレージ及び通信を可能にするオン・チップ・メモリのアレイである。少なくとも一実施例では、共有メモリ／Ｌ１キャッシュ４２１８は、限定することなく、１２８ＫＢのストレージ容量を備え、ＳＭ４２００からパーティション・ユニットに向かう経路にある。少なくとも一実施例では、共有メモリ／Ｌ１キャッシュ４２１８は、少なくとも一実施例では、読取り及び書込みをキャッシュするために使用される。少なくとも一実施例では、共有メモリ／Ｌ１キャッシュ４２１８、Ｌ２キャッシュ、及びメモリのうちの１つ又は複数は、補助ストレージである。

少なくとも一実施例では、データ・キャッシュと共有メモリ機能とを単一のメモリ・ブロックに組み合わせることによって、両方のタイプのメモリ・アクセスについて性能が向上する。少なくとも一実施例では、容量は、共有メモリを使用しないプログラムによってキャッシュとして使用され、又は使用可能であり、それにより、共有メモリが容量の半分を使用するように構成されている場合、テクスチャ及びロード／ストア動作が、残りの容量を使用することができる。少なくとも一実施例によれば、共有メモリ／Ｌ１キャッシュ４２１８内に統合することによって、共有メモリ／Ｌ１キャッシュ４２１８が、データをストリームするための高スループットの管として機能しながら、同時に高帯域幅及び低レイテンシのアクセスを、頻繁に再使用されるデータに提供できるようになる。少なくとも一実施例では、汎用並列計算向けに構成されるときには、グラフィックス処理と比べてより簡単な構成を使用することができる。少なくとも一実施例では、固定機能のグラフィックス・プロセッシング・ユニットがバイパスされて、はるかに簡単なプログラミング・モデルが作製される。汎用並列計算の構成では、ワーク分配ユニットは、少なくとも一実施例においてスレッド・ブロックを直接ＤＰＣに割当て及び分配する。少なくとも一実施例では、ブロック内のスレッドは、各スレッドが確実に一意の結果を生成するように、計算において一意のスレッドＩＤを使用して同じプログラムを実行し、ＳＭ４２００を使用して、プログラムを実行し計算を行い、共有メモリ／Ｌ１キャッシュ４２１８を使用してスレッド間で通信し、ＬＳＵ４２１４を使用して、共有メモリ／Ｌ１キャッシュ４２１８及びメモリ・パーティション・ユニットを介してグローバル・メモリを読み取り、書き込む。少なくとも一実施例では、汎用並列計算向けに構成されるときには、ＳＭ４２００は、ＤＰＣ上で新規のワークを起動するためにスケジューラ・ユニット４２０４が使用できるコマンドを書き込む。

少なくとも一実施例では、ＰＰＵは、デスクトップ・コンピュータ、ラップトップ・コンピュータ、タブレット・コンピュータ、サーバ、スーパーコンピュータ、スマート・フォン（たとえば、ワイヤレスの携帯型デバイス）、パーソナル・デジタル・アシスタント（「ＰＤＡ」）、デジタル・カメラ、車両、頭装着型ディスプレイ、携帯型電子デバイスなどに含まれ、又はこれらに結合される。少なくとも一実施例では、ＰＰＵは、単一の半導体基板に具体化される。少なくとも一実施例では、ＰＰＵは、追加のＰＰＵ、メモリ、縮小命令セット・コンピュータ（「ＲＩＳＣ」）ＣＰＵ、メモリ管理ユニット（「ＭＭＵ」）、デジタル－アナログ変換器（「ＤＡＣ」：ｄｉｇｉｔａｌ－ｔｏ－ａｎａｌｏｇｃｏｎｖｅｒｔｅｒ）などの１つ又は複数の他のデバイスとともにシステム・オン・チップ（「ＳｏＣ」）に含まれる。

少なくとも一実施例では、ＰＰＵは、１つ又は複数のメモリ・デバイスを含むグラフィックス・カードに含まれてもよい。グラフィックス・カードは、デスクトップ・コンピュータのマザーボード上のＰＣＩｅスロットとインターフェースをとるように構成されてもよい。少なくとも一実施例では、ＰＰＵは、マザーボードのチップセットに含まれる統合グラフィックス・プロセッシング・ユニット（「ｉＧＰＵ」：ｉｎｔｅｇｒａｔｅｄｇｒａｐｈｉｃｓｐｒｏｃｅｓｓｉｎｇｕｎｉｔ）であってもよい。

１つ若しくは複数の実施例に関連する推論及び／又は訓練の動作を実行するために、推論及び／又は訓練論理１４１５が使用される。推論及び／又は訓練論理１４１５に関する詳細事項は、図１４Ａ及び／又は図１４Ｂと併せて本明細書に提供される。少なくとも一実施例では、深層学習アプリケーション・プロセッサは、ＳＭ４２００に提供される情報を予測又は推論するようにニューラル・ネットワークなどの機械学習モデルを訓練するために使用される。少なくとも一実施例では、ＳＭ４２００は、別のプロセッサ若しくはシステムによって、又はＳＭ４２００によって訓練されてきた訓練済み機械学習モデル（たとえば、ニューラル・ネットワーク）に基づき、情報を推論又は予測するために使用される。少なくとも一実施例では、ＳＭ４２００は、本明細書に記載の１つ又は複数のニューラル・ネットワークのユース・ケースを実行するために使用されてもよい。

少なくとも一実施例では、単一の半導体プラットフォームとは、単独で単体の半導体ベースの集積回路又はチップを指してもよい。少なくとも一実施例では、マルチ・チップ・モジュールは、オン・チップ動作をシミュレートする接続性が向上した状態で使用されてもよく、従来の中央処理装置（「ＣＰＵ」）及びバスの実施形態の利用を大幅に改善する。少なくとも一実施例では、ユーザの希望に応じて、半導体プラットフォームとは別々に、又は半導体プラットフォームとの様々な組合せで、様々なモジュールがさらに設置されてもよい。

少なくとも一実施例では、機械読取り可能で実行可能なコード若しくはコンピュータ制御論理アルゴリズムの形のコンピュータ・プログラムが、メイン・メモリ２００４及び／又は二次ストレージに記憶される。コンピュータ・プログラムは、１つ又は複数のプロセッサによって実行された場合に、少なくとも一実施例による様々な機能をシステム２０００が実行できるようにする。メモリ２００４、ストレージ、及び／又は任意の他のストレージが、コンピュータ読取り可能媒体の考えられる例である。少なくとも一実施例では、二次ストレージとは、フロッピー（登録商標）・ディスク・ドライブ、磁気テープ・ドライブ、コンパクト・ディスク・ドライブ、デジタル多用途ディスク（「ＤＶＤ」：ｄｉｇｉｔａｌｖｅｒｓａｔｉｌｅｄｉｓｋ）ドライブ、記録デバイス、ユニバーサル・シリアル・バス（「ＵＳＢ」）フラッシュ・メモリなどを表すハード・ディスク・ドライブ及び／若しくはリムーバブル・ストレージ・ドライブなどの任意の好適なストレージ・デバイス又はシステムを指してもよい。少なくとも一実施例では、様々な先の図面のアーキテクチャ及び／又は機能は、ＣＰＵ２００２、並列処理システム２０１２、ＣＰＵ２００２と並列処理システム２０１２の両方の機能の少なくとも一部分を実現可能な集積回路、チップセット（たとえば、関連機能を実行するためのユニットとして機能し、販売されるように設計された集積回路のグループなど）、及び集積回路の任意の好適な組合せの文脈において実施される。

少なくとも一実施例では、様々な先の図面のアーキテクチャ及び／又は機能は、汎用コンピュータ・システム、回路板システム、エンタテイメント目的専用のゲーム・コンソール・システム、及び特定用途システムなどの文脈において実施される。少なくとも一実施例では、コンピュータ・システム２０００は、デスクトップ・コンピュータ、ラップトップ・コンピュータ、タブレット・コンピュータ、サーバ、スーパーコンピュータ、スマート・フォン（たとえば、ワイヤレスの携帯型デバイス）、パーソナル・デジタル・アシスタント（「ＰＤＡ」）、デジタル・カメラ、車両、頭装着型ディスプレイ、携帯型電子デバイス、モバイル・フォン・デバイス、テレビ、ワークステーション、ゲーム・コンソール、組み込みシステム、及び／又は任意の他のタイプの論理の形をとってもよい。

少なくとも一実施例では、並列処理システム２０１２は、限定することなく、複数の並列処理ユニット（「ＰＰＵ」）２０１４、及び関連メモリ２０１６を含む。少なくとも一実施例では、ＰＰＵ２０１４は、相互接続２０１８及びスイッチ２０２０又はマルチプレクサを介してホスト・プロセッサ又は他の周辺デバイスに接続される。少なくとも一実施例では、並列処理システム２０１２は、計算タスクをＰＰＵ２０１４にわたって分配し、これは、たとえば複数のグラフィックス・プロセッシング・ユニット（「ＧＰＵ」）のスレッド・ブロックにわたる計算タスクの分配の一部として、並列化可能とすることができる。少なくとも一実施例では、メモリは、ＰＰＵ２０１４の一部又は全部にわたって共有され、（たとえば、読取り及び／又は書込みアクセスのために）アクセス可能であるが、こうした共有メモリは、ＰＰＵ２０１４に常駐しているローカル・メモリ及びレジスタの使用に対して、性能に不利益をもたらすことがある。少なくとも一実施例では、ＰＰＵ２０１４の動作は、＿ｓｙｎｃｔｈｒｅａｄｓ（）などのコマンドを使用することによって同期され、ここで（たとえば、複数のＰＰＵ２０１４にわたって動作している）ブロック内のすべてのスレッドが、進行前にコードのある一定の実行ポイントに到達する。

他の変形形態は、本開示の範囲内にある。したがって、開示した技法は、様々な修正及び代替的な構成が可能であるが、それらのうち一定の例示的な実施例が図面に示され、上で詳細に説明されてきた。しかし、特定の１つ又は複数の開示された形に本開示を限定する意図はなく、その反対に、特許請求の範囲に定義される開示の趣旨及び範囲に入るすべての修正形態、代替的な構成、及び等価物を網羅することを意図している。

開示される実施例を説明する文脈において（特に、以下の特許請求の範囲の文脈において）「ａ」及び「ａｎ」及び「ｔｈｅ」という用語、並びに同様の指示語を使用することは、本明細書に別段の記載のない限り、又は文脈によって明らかに否定されない限り、単数と複数の両方を網羅すると解釈されるべきであり、用語の定義であると解釈されるべきではない。「備える（ｃｏｍｐｒｉｓｉｎｇ）」、「有する（ｈａｖｉｎｇ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」、「収容する（ｃｏｎｔａｉｎｉｎｇ）」という用語は、別段の記載のない限り、オープンエンドの用語（「含むが、これに限定されない」を意味する）と解釈される。用語「接続される」は、修飾されずに物理的接続を指している場合には、何か介在するものがあったとしても、部分的に又は完全に中に収容される、取り付けられる、又は互いに接合されるものとして解釈される。本明細書において値の範囲を詳述することは、本明細書において別段の記載がない限り、またそれぞれ別々の値が、本明細書に個々に詳述されているかのように明細書に組み込まれていない限り、範囲内に含まれるそれぞれ別々の値を個々に参照する簡潔な方法として機能することを単に意図しているにすぎない。「セット」（たとえば、「アイテムのセット」）又は「サブセット」という用語の使用は、文脈によって別段の記載がない、又は否定されていない限り、１つ又は複数の部材を備える空ではない集合として解釈されるべきである。さらに、文脈によって別段の記載がない、又は否定されていない限り、対応するセットの「サブセット」という用語は、対応するセットの厳密なサブセットを必ずしも指すのではなく、サブセットと対応するセットは等しくてもよい。

「Ａ、Ｂ、及びＣのうちの少なくとも１つ」又は「Ａ、Ｂ、及びＣのうちの少なくとも１つ」という形の言い回しなどの結合語は、別段の具体的な記載のない限り、又は文脈によって明確に否定されていない限り、項目、用語などが、ＡかＢかＣである、又はＡとＢとＣのセットのいずれかの空でないサブセットであることを提示するために一般に使用される文脈で理解される。たとえば、３つの部材を有するセットの説明的な例では、「Ａ、Ｂ、及びＣのうちの少なくとも１つ」並びに「Ａ、Ｂ、及びＣのうちの少なくとも１つ」という結合句は、次のセットのうちのいずれかを指す：｛Ａ｝、｛Ｂ｝、｛Ｃ｝、｛Ａ、Ｂ｝、｛Ａ、Ｃ｝、｛Ｂ、Ｃ｝、｛Ａ、Ｂ、Ｃ｝。したがって、こうした結合語は、ある一定の実施例が、少なくとも１つのＡ、少なくとも１つのＢ、及び少なくとも１つのＣのそれぞれの存在を必要とすることを全体的に暗示するものではない。さらに、別段の記載のない、又は文脈によって否定されていない限り、「複数」という用語は、複数である状態を示す（たとえば、「複数の項目（ａｐｌｕｒａｌｉｔｙｏｆｉｔｅｍｓ）」は複数の項目（ｍｕｌｔｉｐｌｅｉｔｅｍｓ）を示す）。複数である項目の数は、少なくとも２つであるが、明示的に、又は文脈によって示されている場合にはそれより多くてもよい。さらに、別段の記載のない、又は文脈からそうでないことが明らかでない限り、「～に基づく」という言い回しは、「少なくとも部分的に～に基づく」を意味し、「～だけに基づく」を意味しない。

本明細書に記載のプロセスの動作は、本明細書に別段の記載のない、又は文脈によって明確に否定されない限り、任意の好適な順序で実行することができる。少なくとも一実施例では、本明細書に記載のプロセス（又はその変形及び／又は組合せ）などのプロセスは、実行可能命令で構成された１つ又は複数のコンピュータ・システムの制御下で実行され、１つ又は複数のプロセッサ上で、ハードウェアによって、又はそれらの組合せによって集合的に実行されるコード（たとえば、実行可能な命令、１つ若しくは複数のコンピュータ・プログラム、又は１つ若しくは複数のアプリケーション）として実施される。少なくとも一実施例では、コードは、たとえば１つ又は複数のプロセッサによって実行可能な複数の命令を備えるコンピュータ・プログラムの形で、コンピュータ読取り可能ストレージ媒体に記憶される。少なくとも一実施例では、コンピュータ読取り可能ストレージ媒体は、一時的な信号（たとえば、伝播する一時的な電気若しくは電磁送信）を除外するが、一時的な信号のトランシーバ内の非一時的なデータ・ストレージ回路（たとえば、バッファ、キャッシュ、及びキュー）を含む非一時的なコンピュータ読取り可能ストレージ媒体である。少なくとも一実施例では、コード（たとえば、実行可能コード又はソース・コード）は、１つ又は複数の非一時的なコンピュータ読取り可能ストレージ媒体のセットに記憶され、このストレージ媒体には、コンピュータ・システムの１つ又は複数のプロセッサによって実行されたときに（すなわち、実行された結果として）、コンピュータ・システムに本明細書に記載の動作を実行させる実行可能命令が記憶されている（又は、実行可能命令を記憶するための他のメモリを有する）。非一時的なコンピュータ読取り可能ストレージ媒体のセットは、少なくとも一実施例では、複数の非一時的なコンピュータ読取り可能ストレージ媒体を備え、複数の非一時的なコンピュータ読取り可能ストレージ媒体の個々の非一時的なストレージ媒体のうちの１つ又は複数には、すべてのコードがないが、複数の非一時的なコンピュータ読取り可能ストレージ媒体は、集合的にすべてのコードを記憶している。少なくとも一実施例では、実行可能命令は、異なる命令が異なるプロセッサによって実行されるように実行され、たとえば、非一時的なコンピュータ読取り可能ストレージ媒体は命令を記憶し、メインの中央処理装置（「ＣＰＵ」）は一部の命令を実行し、グラフィックス・プロセッシング・ユニット（「ＧＰＵ」）は他の命令を実行する。少なくとも一実施例では、コンピュータ・システムの異なる構成要素は、別々のプロセッサを有し、異なるプロセッサは、命令の異なるサブセットを実行する。

したがって、少なくとも一実施例では、コンピュータ・システムは、本明細書に記載のプロセスの動作を単独で又は集合的に実行する１つ又は複数のサービスを実施するように構成され、こうしたコンピュータ・システムは、動作の実行を可能にする適用可能なハードウェア及び／又はソフトウェアで構成される。さらに、本開示の少なくとも一実施例を実施するコンピュータ・システムは、単一のデバイスであり、別の実施例では、異なるやり方で動作する複数のデバイスを備える分散型のコンピュータ・システムであり、それにより単一のデバイスがすべての動作を実行しないように分散型のコンピュータ・システムが本明細書に記載の動作を実行する。

本明細書に提供されるあらゆる例、又は例示的な言葉（たとえば、「など」）の使用は、本開示の実施例をより明らかにすることだけを意図しており、別段の主張のない限り、本開示の範囲に制限を加えるものではない。本明細書のいかなる言葉も、特許請求されていない任意の要素を、本開示の実践に不可欠なものとして示すと解釈されるべきではない。

本明細書に引用される出版物、特許出願、及び特許を含むすべての参考文献は、各参考文献が参照により組み込まれることがあたかも個別に明確に示され、その全体が本明細書に記載されたかのように、それと同程度まで参照により本明細書に組み込まれる。

明細書及び特許請求の範囲において、「結合される」及び「接続される」という用語が、その派生語とともに使用されてもよい。これらの用語は、互いに同義語として意図されていない場合があることを理解すべきである。むしろ、特定の例では、「接続される」又は「結合される」は、２つ以上の要素が物理的又は電気的に互いに直接又は間接的に接触していることを示すために使用されてもよい。また「結合される」は、２つ以上の要素が直接互いに接触していないが、なお互いに連動又は相互作用することを意味してもよい。

別段の具体的な記載のない限り、明細書全体を通して「処理する」、「コンピューティング」、「計算する」、又は「判定する」などの用語は、コンピューティング・システムのレジスタ及び／又はメモリ内の、電子的などの物理的な量として表されるデータをコンピューティング・システムのメモリ、レジスタ、又は他のそのような情報ストレージ・デバイス、送信デバイス、若しくはディスプレイ・デバイス内の物理的な量として同様に表される他のデータになるよう操作及び／又は変換するコンピュータ若しくはコンピューティング・システム、又は同様の電子コンピューティング・デバイスの行為及び／又はプロセスを指す。

同様に、「プロセッサ」という用語は、レジスタ及び／又はメモリからの電子データを処理し、その電子データを、レジスタ及び／又はメモリに記憶することができる他の電子データに変換する任意のデバイス、又はデバイスの一部分を指してもよい。非限定的な例として、「プロセッサ」は、ＣＰＵ又はＧＰＵであってもよい。「コンピューティング・プラットフォーム」は、１つ又は複数のプロセッサを備えてもよい。本明細書で使用する「ソフトウェア」プロセスは、たとえば、タスク、スレッド、及び知的エージェントなど、経時的にワークを実行するソフトウェア及び／又はハードウェアのエンティティを含んでもよい。また、各プロセスは、命令を直列で又は並列で連続的に又は断続的に実行するための複数のプロセスを指してもよい。用語「システム」及び「方法」は、１つ又は複数の方法をシステムが具体化することができ、方法がシステムと考えられてもよい場合に限り、本明細書において交換可能に使用される。

本明細書では、アナログ・データ又はデジタル・データを得る、取得する、受信する、又はそれらをサブシステム、コンピュータ・システム、又はコンピュータ実施機械に入力することに言及することができる。アナログ・データ又はデジタル・データを得る、取得する、受信する、又は入力するプロセスは、関数呼出し、又はアプリケーション・プログラミング・インターフェースへの呼出しのパラメータとしてデータを受信するなど、様々なやり方で実現することができる。アナログ・データ又はデジタル・データを得る、取得する、受信する、又は入力するプロセスは、直列又は並列のインターフェースを介してデータを転送することによって実現することができる。別の実施形態では、アナログ・データ又はデジタル・データを得る、取得する、受信する、又は入力するプロセスは、提供するエンティティから取得するエンティティにコンピュータ・ネットワークを介してデータを転送することによって実現することができる。また、アナログ・データ又はデジタル・データを提供する、出力する、送信する、送る、又は提示することにも言及することができる。様々な例では、アナログ・データ又はデジタル・データを提供する、出力する、送信する、送る、又は提示するプロセスは、関数呼出しの入力又は出力のパラメータ、アプリケーション・プログラミング・インターフェース若しくはプロセス間通信機構のパラメータとしてデータを転送することによって実現することができる。

上の議論は、記載した技法の例示的な実施形態について述べているが、記載した機能を実施するために他のアーキテクチャが使用されてもよく、この他のアーキテクチャは、本開示の範囲内にあることが意図される。さらに、議論を目的として、役割の具体的な分配が定義されているが、様々な機能及び役割は、状況に応じて異なるやり方で分配及び分割されてもよい。

さらに、主題は、構造的特徴及び／又は方法論的動作に特有の言語で説明されてきたが、添付の特許請求の範囲で特許請求される主題は、説明した特有の特徴又は動作に必ずしも限定されないことが理解されるべきである。むしろ、特有の特徴及び動作は、特許請求の範囲を実施する例示的な形として開示されている。

Claims

コンピュータ実施方法であって、
実世界で物体を操作しているロボット付属肢から触覚センサ情報を取得するステップと、
前記物体を操作する前記ロボット付属肢の複数のシミュレーションを生成するステップであって、個々のシミュレーションが前記物体の異なる姿勢を有する、生成するステップと、
複数のコストを決定するステップであって、前記複数のコストの各コストが、前記複数のシミュレーションのそれぞれのシミュレーションに対応し、前記複数のコストの各コストが、前記触覚センサ情報と、前記複数のシミュレーションの前記それぞれのシミュレーションによって生成されたシミュレーション触覚センサ情報との差異に少なくとも部分的に基づく、決定するステップと、
前記複数のシミュレーションの個々のシミュレーションを、前記コストに少なくとも部分的に基づき識別するステップと、
前記識別された個々のシミュレーションにおける前記物体の姿勢に少なくとも部分的に基づき、実世界における前記物体の姿勢を決定するステップと、
前記物体の前記姿勢に少なくとも部分的に基づきタスクを実行するようにロボットを制御するロボット制御システムに、前記物体の前記姿勢を提供するステップと
を含み、
前記触覚センサ情報に最も似たシミュレーション触覚センサ情報を生成する個々のシミュレーションを識別することによって、前記個々のシミュレーションが識別される、コンピュータ実施方法。
コンピュータ実施方法であって、
実世界で物体を操作しているロボット付属肢から触覚センサ情報を取得するステップと、
前記物体を操作する前記ロボット付属肢の複数のシミュレーションを生成するステップであって、個々のシミュレーションが前記物体の異なる姿勢を有する、生成するステップと、
複数のコストを決定するステップであって、前記複数のコストの各コストが、前記複数のシミュレーションのそれぞれのシミュレーションに対応し、前記複数のコストの各コストが、前記触覚センサ情報と、前記複数のシミュレーションの前記それぞれのシミュレーションによって生成されたシミュレーション触覚センサ情報との差異に少なくとも部分的に基づく、決定するステップと、
前記複数のシミュレーションの個々のシミュレーションを、前記コストに少なくとも部分的に基づき識別するステップと、
前記識別された個々のシミュレーションにおける前記物体の姿勢に少なくとも部分的に基づき、実世界における前記物体の姿勢を決定するステップと、
前記物体の前記姿勢に少なくとも部分的に基づきタスクを実行するようにロボットを制御するロボット制御システムに、前記物体の前記姿勢を提供するステップと
を含み、
前記物体の初期姿勢の推定を取得するステップと、
前記複数のシミュレーションに適用されることになる複数の実行可能な姿勢を生成するステップであって、前記複数の実行可能な姿勢が、前記初期姿勢の推定を修正することによって生成される、生成するステップと
をさらに含む、コンピュータ実施方法。
前記物体が前記ロボット付属肢によって把持される前に取得された前記物体の画像に基づき、前記物体の前記初期姿勢の推定が決定される、請求項２に記載のコンピュータ実施方法。
コンピュータ実施方法であって、
実世界で物体を操作しているロボット付属肢から触覚センサ情報を取得するステップと、
前記物体を操作する前記ロボット付属肢の複数のシミュレーションを生成するステップであって、個々のシミュレーションが前記物体の異なる姿勢を有する、生成するステップと、
複数のコストを決定するステップであって、前記複数のコストの各コストが、前記複数のシミュレーションのそれぞれのシミュレーションに対応し、前記複数のコストの各コストが、前記触覚センサ情報と、前記複数のシミュレーションの前記それぞれのシミュレーションによって生成されたシミュレーション触覚センサ情報との差異に少なくとも部分的に基づく、決定するステップと、
前記複数のシミュレーションの個々のシミュレーションを、前記コストに少なくとも部分的に基づき識別するステップと、
前記識別された個々のシミュレーションにおける前記物体の姿勢に少なくとも部分的に基づき、実世界における前記物体の姿勢を決定するステップと、
前記物体の前記姿勢に少なくとも部分的に基づきタスクを実行するようにロボットを制御するロボット制御システムに、前記物体の前記姿勢を提供するステップと
を含み、
最低の関連コストを有する個々のシミュレーションを識別することによって、前記個々のシミュレーションが識別される、コンピュータ実施方法。
シミュレーションと実世界における観察との差異を小さくするために、前記複数のシミュレーションの１つ又は複数の物理パラメータを更新するステップをさらに含む、請求項１、２または４に記載のコンピュータ実施方法。
前記複数のシミュレーションが、ＧＰＵ加速化物理シミュレータを使用して実施される、請求項１、２または４に記載のコンピュータ実施方法。
前記触覚センサ情報が、前記ロボット付属肢の各指について力値の２次元アレイを含む、請求項１、２または４に記載のコンピュータ実施方法。
システムであって、
１つ又は複数のプロセッサと、
前記１つ又は複数のプロセッサによって実行された結果、前記システムに
物体を把持しているロボット付属肢にかかる力を示すデータを取得すること、
前記物体を把持する前記ロボット付属肢のシミュレーションを生成することであって、前記シミュレーションの個々のシミュレーションが前記物体の異なる姿勢を有する、生成すること、
複数の値を決定することであって、前記複数の値の各値が、前記複数のシミュレーションのそれぞれのシミュレーションに対応し、前記複数の値の各値が、前記力と、前記複数のシミュレーションの前記それぞれのシミュレーションによって生成されたシミュレーション触覚シミュレーション力との差異に少なくとも部分的に基づく、決定すること、
前記シミュレーションの個々のシミュレーションを、前記値に少なくとも部分的に基づき識別すること、及び
前記識別された個々のシミュレーションにおける前記物体の姿勢に少なくとも部分的に基づき、実世界における前記物体の姿勢を決定すること
を行わせる実行可能命令を記憶しているコンピュータ可読メモリと
を備え、
前記データに最も厳密に対応するシミュレーション・データを生成する個々のシミュレーションを識別することによって、前記個々のシミュレーションが識別される、システム。
システムであって、
１つ又は複数のプロセッサと、
前記１つ又は複数のプロセッサによって実行された結果、前記システムに
物体を把持しているロボット付属肢にかかる力を示すデータを取得すること、
前記物体を把持する前記ロボット付属肢のシミュレーションを生成することであって、前記シミュレーションの個々のシミュレーションが前記物体の異なる姿勢を有する、生成すること、
複数の値を決定することであって、前記複数の値の各値が、前記複数のシミュレーションのそれぞれのシミュレーションに対応し、前記複数の値の各値が、前記力と、前記複数のシミュレーションの前記それぞれのシミュレーションによって生成されたシミュレーション触覚シミュレーション力との差異に少なくとも部分的に基づく、決定すること、
前記シミュレーションの個々のシミュレーションを、前記値に少なくとも部分的に基づき識別すること、及び
前記識別された個々のシミュレーションにおける前記物体の姿勢に少なくとも部分的に基づき、実世界における前記物体の姿勢を決定すること
を行わせる実行可能命令を記憶しているコンピュータ可読メモリと
を備え、
前記実行可能命令が、前記システムにさらに、
前記物体の初期姿勢を取得すること、及び
前記シミュレーションにおいて物体に適用されることになる複数の姿勢を生成することであって、前記複数の実行可能な姿勢が、前記初期姿勢を摂動させることによって生成される、生成すること
を行わせる、システム。
前記物体が前記ロボット付属肢によって把持される前に取得された前記物体の画像を使用して、前記物体の前記初期姿勢が決定される、請求項９に記載のシステム。
システムであって、
１つ又は複数のプロセッサと、
前記１つ又は複数のプロセッサによって実行された結果、前記システムに
物体を把持しているロボット付属肢にかかる力を示すデータを取得すること、
前記物体を把持する前記ロボット付属肢のシミュレーションを生成することであって、前記シミュレーションの個々のシミュレーションが前記物体の異なる姿勢を有する、生成すること、
複数の値を決定することであって、前記複数の値の各値が、前記複数のシミュレーションのそれぞれのシミュレーションに対応し、前記複数の値の各値が、前記力と、前記複数のシミュレーションの前記それぞれのシミュレーションによって生成されたシミュレーション触覚シミュレーション力との差異に少なくとも部分的に基づく、決定すること、
前記シミュレーションの個々のシミュレーションを、前記値に少なくとも部分的に基づき識別すること、及び
前記識別された個々のシミュレーションにおける前記物体の姿勢に少なくとも部分的に基づき、実世界における前記物体の姿勢を決定すること
を行わせる実行可能命令を記憶しているコンピュータ可読メモリと
を備え、
前記値が、前記力と前記シミュレーション力との差異の測定値であり、
最低の関連値を有する個々のシミュレーションを識別することによって、前記個々のシミュレーションが識別される、システム。
シミュレーションの状態と実世界において観察された状態との差異を小さくするために、前記シミュレーションの１つ又は複数の物理パラメータを更新することを、前記実行可能命令が前記システムにさらに行わせる、請求項８、９または１１に記載のシステム。
前記１つ又は複数のプロセッサが、グラフィックス・プロセッシング・ユニットを含む、請求項８、９または１１に記載のシステム。
前記データが、前記ロボット付属肢の各指上の触覚力センサによって生成された触覚センサ情報である、請求項８、９または１１に記載のシステム。
コンピュータ・システムの１つ又は複数のプロセッサに実行された結果、前記コンピュータ・システムに、
物体を把持しているロボット付属肢にかかる力を示すデータを取得すること、
前記物体を把持する前記ロボット付属肢のシミュレーションを実行することであって、前記シミュレーションの個々のシミュレーションが前記物体の異なる姿勢を有する、実行すること、
複数の値を決定することであって、前記複数の値の各値が、前記複数のシミュレーションのそれぞれのシミュレーションに対応し、前記複数の値の各値が、前記力と、前記複数のシミュレーションの前記それぞれのシミュレーションによって生成されたシミュレーション触覚シミュレーション力との差異に少なくとも部分的に基づく、決定すること、
前記シミュレーションの個々のシミュレーションを、前記値に少なくとも部分的に基づき識別すること、及び
前記識別された個々のシミュレーションにおける前記物体の姿勢に少なくとも部分的に基づき、実世界における前記物体の姿勢を決定すること
を行わせる命令を記憶しているコンピュータ可読媒体であって、
前記命令が、前記コンピュータ・システムにさらに、
前記物体の初期姿勢を取得すること、及び
前記シミュレーションにおいて物体に適用されることになる複数の姿勢を生成することであって、前記複数の実行可能な姿勢が、前記初期姿勢を摂動させることによって生成される、生成すること
を行わせる、コンピュータ可読媒体。
前記物体の前記初期姿勢が、深度カメラで取得された前記物体の画像を使用して決定される、請求項１５に記載のコンピュータ可読媒体。
コンピュータ・システムの１つ又は複数のプロセッサに実行された結果、前記コンピュータ・システムに、
物体を把持しているロボット付属肢にかかる力を示すデータを取得すること、
前記物体を把持する前記ロボット付属肢のシミュレーションを実行することであって、前記シミュレーションの個々のシミュレーションが前記物体の異なる姿勢を有する、実行すること、
複数の値を決定することであって、前記複数の値の各値が、前記複数のシミュレーションのそれぞれのシミュレーションに対応し、前記複数の値の各値が、前記力と、前記複数のシミュレーションの前記それぞれのシミュレーションによって生成されたシミュレーション触覚シミュレーション力との差異に少なくとも部分的に基づく、決定すること、
前記シミュレーションの個々のシミュレーションを、前記値に少なくとも部分的に基づき識別すること、及び
前記識別された個々のシミュレーションにおける前記物体の姿勢に少なくとも部分的に基づき、実世界における前記物体の姿勢を決定すること
を行わせる命令を記憶しているコンピュータ可読媒体であって、
前記値が、前記力と前記シミュレーション力との差異の測定値であり、
最低の関連値を有する個々のシミュレーションを識別することによって、前記個々のシミュレーションが識別される、コンピュータ可読媒体。
前記命令が、シミュレーションの状態と実世界において観察された状態との差異を小さくするために、前記シミュレーションの１つ又は複数のパラメータを更新することを、前記コンピュータ・システムにさらに行わせる、請求項１５または１７に記載のコンピュータ可読媒体。
前記１つ又は複数のプロセッサが、マルチコア・グラフィックス・プロセッシング・ユニットを含む、請求項１５または１７に記載のコンピュータ可読媒体。
前記シミュレーションが、複数のプロセッサを使用して並列に実行される、請求項１５または１７に記載のコンピュータ可読媒体。
前記データが、前記ロボット付属肢の触覚力センサによって生成された触覚センサ情報である、請求項１５または１７に記載のコンピュータ可読媒体。
１つ又は複数のサーボ・モータによって連結された１つ又は複数の関節付き部材を含むアームと、
前記アームに連結されたロボット付属肢であって、１つ又は複数の触覚力センサを有するロボット付属肢と、
１つ又は複数のプロセッサと、
前記１つ又は複数のプロセッサに接続された、請求項１５または１７に記載のコンピュータ可読媒体と
を備えるロボット。