JP7482536B2 - 適応的な数の領域を伴う幾何学的分割のための形状適応離散コサイン変換 - Google Patents

Description

本願は、２０１９年１月２８日に出願され「ＳＨＡＰＥ ＡＤＡＰＴＩＶＥ ＤＩＳＣＲＥＴＥ ＣＯＳＩＮＥ ＴＲＡＮＳＦＯＲＭ ＦＯＲ ＧＥＯＭＥＴＲＩＣ ＰＡＲＴＩＴＩＯＮＩＮＧ ＷＩＴＨ ＡＮ ＡＤＡＰＴＩＶＥ ＮＵＭＢＥＲ ＯＦ ＲＥＧＩＯＮＳ」と題された米国仮特許出願第６２／７９７，７９９号の優先権の利益を主張し、その出願は、参照することによってその全体として本明細書に援用される。

本発明は、概して、ビデオ圧縮の分野に関する。具体的には、本発明は、適応的な数の領域を伴う幾何学的分割のための形状適応離散コサイン変換を対象とする。

ビデオコーデックは、デジタルビデオを圧縮または解凍する電子回路またはソフトウェアを含み得る。それは、圧縮されていないビデオを圧縮されたフォーマットに変換することができ、逆もまた同様である。ビデオ圧縮の文脈において、ビデオを圧縮する（および／またはそのうちのいくつかの機能を実施する）デバイスは、典型的には、エンコーダと呼ばれ得、ビデオを解凍する（および／またはそのうちのいくつかの機能を実施する）デバイスは、デコーダと呼ばれ得る。

圧縮されたデータのフォーマットは、標準的なビデオ圧縮仕様に適合することができる。圧縮は、圧縮されたビデオが元のビデオの中に存在するある情報を欠く点で非可逆的であり得る。この結果は、元のビデオを正確に再構築するために不十分な情報しか存在しないので、解凍されたビデオが元の圧縮されていないビデオより低い品質を有し得ることを含み得る。

ビデオ品質と、ビデオを表現するために使用される（例えば、ビットレートによって決定される）データ量と、エンコーディングアルゴリズムおよびデコーディングアルゴリズムの複雑性と、データ損失ならびに誤差に対する感度と、編集のし易さと、ランダムアクセスと、エンドツーエンド遅延（例えば、待機時間）と、同等物との間に、複雑な関係が存在し得る。

ある側面では、デコーダは、回路を含み、回路は、ビットストリームを受信することと、幾何学的分割モードに従って、カレントブロックの第１の領域、第２の領域、および第３の領域を決定することと、第１の領域、第２の領域、および第３の領域毎に逆離散コサイン変換を使用して、カレントブロックをデコードすることとを行うように構成される。

別の側面では、デコーダは、回路を含み、回路は、ビットストリームを受信することと、幾何学的分割モードに従って、カレントブロックの第１の領域、第２の領域、および第３の領域を決定することと、ビットストリーム内に含有される信号から、第１の領域、第２の領域、および／または第３の領域の各々をデコードするためのコーディング変換則タイプを決定することであって、コーディング変換則タイプは、少なくとも逆ブロック離散コサイン変換および逆形状適応離散コサイン変換を特徴付ける、ことと、カレントブロックをデコードすることであって、カレントブロックのデコーディングは、第１の領域、第２の領域、および／または第３の領域毎に逆変換に関する決定された変換則タイプを使用することを含む、こととを行うように構成される。

別の側面では、方法は、デコーダが、ビットストリームを受信することと、幾何学的分割モードに従って、カレントブロックの第１の領域、第２の領域、および第３の領域を決定することと、ビットストリーム内に含有される信号から、第１の領域、第２の領域、および／または第３の領域をデコードするためのコーディング変換則タイプを決定することであって、コーディング変換則タイプは、少なくとも逆ブロック離散コサイン変換または逆形状適応離散コサイン変換を特徴付ける、ことと、カレントブロックをデコードすることであって、カレントブロックのデコーディングは、第１の領域、第２の領域、および／または第３の領域毎に逆変換に関する決定された変換則タイプを使用することを含む、こととを含む。

本明細書に説明される主題の１つ以上の変形例の詳細が、付随の図面および下記の説明に記載される。本明細書に説明される主題の他の特徴および利点が、説明および図面から、ならびに請求項から明白となる。
本発明は、例えば、以下の項目を提供する。
（項目１）
デコーダであって、前記デコーダは、回路を備え、前記回路は、
ビットストリームを受信することと、
幾何学的分割モードに従って、カレントブロックの第１の領域、第２の領域、および第３の領域を決定することと、
前記第１の領域、前記第２の領域、および前記第３の領域毎に、逆離散コサイン変換を使用して、前記カレントブロックをデコードすることと
を行うように構成される、デコーダ。
（項目２）
前記カレントブロックは、１２８×１２８または６４×６４のサイズを有する、項目１に記載のデコーダ。
（項目３）
前記第１の領域、前記第２の領域、および／または前記第３の領域の逆変換に関する係数の数が、前記ビットストリーム内で信号伝達される、項目１に記載のデコーダ。
（項目４）
前記幾何学的分割モードが有効化されるかどうかを決定することと、
前記カレントブロックに関する第１の線セグメントを決定することと、
前記カレントブロックに関する第２の線セグメントを決定することと
を行うようにさらに構成され、
前記カレントブロックのデコーディングは、前記第１の線セグメントおよび前記第２の線セグメントを使用して、ピクセルデータを再構築することを含み、
前記第１の線セグメントおよび前記第２の線セグメントは、前記カレントブロックを前記第１の領域、前記第２の領域、および前記第３の領域に分割する、項目１に記載のデコーダ。
（項目５）
前記第１の線セグメントは、前記第１の領域を特徴付け、前記第２の線セグメントは、前記第２の領域および前記第３の領域を特徴付ける、項目４に記載のデコーダ。
（項目６）
ピクセルデータを再構築することは、前記ビットストリーム内に含有された関連付けられる動きベクトルを使用して、前記第１の領域に関する予測子を算出することを含む、項目４に記載のデコーダ。
（項目７）
前記ビットストリームを受信し、前記ビットストリームを量子化された係数にデコードするように構成されるエントロピーデコーダプロセッサと、
前記決定されたコーディング変換則タイプに従って、逆離散コサインを実施することを含め、前記量子化された係数を処理するように構成される逆量子化および逆変換プロセッサと、
デブロッキングフィルタと、
フレームバッファと、
イントラ予測プロセッサと
をさらに備える、項目１に記載のデコーダ。
（項目８）
前記ビットストリームは、幾何学的分割モードが前記カレントブロックに関して有効化されるかどうかを示すパラメータを含む、項目１に記載のデコーダ。
（項目９）
前記カレントブロックは、クアッドツリープラスバイナリディシジョンツリーの一部を形成する、項目１に記載のデコーダ。
（項目１０）
前記カレントブロックは、前記クアッドツリープラスバイナリディシジョンツリーの非リーフノードである、項目１に記載のデコーダ。
（項目１１）
前記カレントブロックは、コーディングツリーユニットまたはコーディングユニットである、項目１に記載のデコーダ。
（項目１２）
前記第１の領域は、コーディングユニットまたは予測ユニットである、項目１に記載のデコーダ。
（項目１３）
デコーダであって、前記デコーダは、回路を備え、前記回路は、
ビットストリームを受信することと、
幾何学的分割モードに従って、カレントブロックの第１の領域、第２の領域、および第３の領域を決定することと、
前記ビットストリーム内に含有される信号から、前記第１の領域、前記第２の領域、および／または前記第３の領域の各々をデコードするためのコーディング変換則タイプを決定することであって、前記コーディング変換則タイプは、少なくとも逆ブロック離散コサイン変換および逆形状適応離散コサイン変換を特徴付ける、ことと、
前記カレントブロックをデコードすることであって、前記カレントブロックのデコーディングは、前記第１の領域、前記第２の領域、および／または前記第３の領域毎に逆変換に関する前記決定された変換則タイプを使用することを含む、ことと
を行うように構成される、デコーダ。
（項目１４）
前記カレントブロックは、１２８×１２８または６４×６４のサイズを有する、項目１３に記載のデコーダ。
（項目１５）
前記第１の領域、前記第２の領域、および／または前記第３の領域の逆変換に関する係数の数が、前記ビットストリーム内で信号伝達される、項目１３に記載のデコーダ。
（項目１６）
前記幾何学的分割モードが有効化されるかどうかを決定することと、
前記カレントブロックに関する第１の線セグメントを決定することと、
前記カレントブロックに関する第２の線セグメントを決定することと
を行うようにさらに構成され、
前記カレントブロックのデコーディングは、前記第１の線セグメントおよび前記第２の線セグメントを使用して、ピクセルデータを再構築することを含み、
前記第１の線セグメントおよび前記第２の線セグメントは、前記カレントブロックを前記第１の領域、前記第２の領域、および前記第３の領域に分割する、項目１３に記載のデコーダ。
（項目１７）
前記第１の線セグメントは、前記第１の領域を特徴付け、前記第２の線セグメントは、前記第２の領域および前記第３の領域を特徴付ける、項目１６に記載のデコーダ。
（項目１８）
ピクセルデータを再構築することは、前記ビットストリーム内に含有された関連付けられる動きベクトルを使用して、前記第１の領域に関する予測子を算出することを含む、項目１６に記載のデコーダ。
（項目１９）
前記ビットストリームを受信し、前記ビットストリームを量子化された係数にデコードするように構成されるエントロピーデコーダプロセッサと、
前記決定されたコーディング変換則タイプに従って逆離散コサインを実施することを含め、前記量子化された係数を処理するように構成される逆量子化および逆変換プロセッサと、
デブロッキングフィルタと、
フレームバッファと、
イントラ予測プロセッサと
をさらに備える、項目１３に記載のデコーダ。
（項目２０）
前記ビットストリームは、幾何学的分割モードが前記カレントブロックに関して有効化されるかどうかを示すパラメータを含む、項目１３に記載のデコーダ。
（項目２１）
前記カレントブロックは、クアッドツリープラスバイナリディシジョンツリーの一部を形成する、項目１３に記載のデコーダ。
（項目２２）
前記カレントブロックは、前記クアッドツリープラスバイナリディシジョンツリーの非リーフノードである、項目１３に記載のデコーダ。
（項目２３）
前記カレントブロックは、コーディングツリーユニットまたはコーディングユニットである、項目１３に記載のデコーダ。
（項目２４）
前記第１の領域は、コーディングユニットまたは予測ユニットである、項目１３に記載のデコーダ。
（項目２５）
方法であって、前記方法は、
デコーダによって、ビットストリームを受信することと、
幾何学的分割モードに従って、カレントブロックの第１の領域、第２の領域、および第３の領域を決定することと、
前記ビットストリーム内に含有される信号から、前記第１の領域、前記第２の領域、および／または前記第３の領域をデコードするためのコーディング変換則タイプを決定することであって、前記コーディング変換則タイプは、少なくとも逆ブロック離散コサイン変換または逆形状適応離散コサイン変換を特徴付ける、ことと、
前記カレントブロックをデコードすることであって、前記カレントブロックのデコーディングは、前記第１の領域、前記第２の領域、および／または前記第３の領域毎に逆変換に関する前記決定された変換則タイプを使用することを含む、ことと
を含む、方法。
（項目２６）
前記カレントブロックは、１２８×１２８または６４×６４のサイズを有する、項目２５に記載の方法。
（項目２７）
前記第１の領域、前記第２の領域、および／または前記第３の領域の逆変換に関する係数の数が、前記ビットストリーム内で信号伝達される、項目２５に記載の方法。
（項目２８）
前記デコーダが、前記幾何学的分割モードが有効化されるかどうかを決定することと、
前記デコーダが、前記カレントブロックに関する第１の線セグメントを決定することと、
前記デコーダが、前記カレントブロックに関する第２の線セグメントを決定することと
をさらに含み、
前記カレントブロックのデコーディングは、前記第１の線セグメントおよび前記第２の線セグメントを使用して、ピクセルデータを再構築することを含み、
前記第１の線セグメントおよび前記第２の線セグメントは、前記カレントブロックを前記第１の領域、前記第２の領域、および前記第３の領域に分割する、項目２５に記載の方法。
（項目２９）
前記第１の線セグメントは、前記第１の領域を特徴付け、前記第２の線セグメントは、前記第２の領域および前記第３の領域を特徴付ける、項目２８に記載の方法。
（項目３０）
ピクセルデータを再構築することは、前記ビットストリーム内に含有された関連付けられる動きベクトルを使用して、前記第１の領域に関する予測子を算出することを含む、項目２８に記載の方法。
（項目３１）
前記デコーダは、
前記ビットストリームを受信し、前記ビットストリームを量子化された係数にデコードするように構成されるエントロピーデコーダプロセッサと、
前記決定されたコーディング変換則タイプに従って逆離散コサインを実施することを含め、前記量子化された係数を処理するように構成される逆量子化および逆変換プロセッサと、
デブロッキングフィルタと、
フレームバッファと、
イントラ予測プロセッサと
を備える、項目２５に記載の方法。
（項目３２）
前記ビットストリームは、ブロックレベル幾何学的分割モードが前記ブロックに関して有効化されるかどうかを示すパラメータを含む、項目２５に記載の方法。
（項目３３）
前記カレントブロックは、クアッドツリープラスバイナリディシジョンツリーの一部を形成する、項目２５に記載の方法。
（項目３４）
前記カレントブロックは、前記クアッドツリープラスバイナリディシジョンツリーの非リーフノードである、項目２５に記載の方法。
（項目３５）
前記カレントブロックは、コーディングツリーユニットまたはコーディングユニットである、項目２５に記載の方法。
（項目３６）
前記第１の領域は、コーディングユニットまたは予測ユニットである、項目２５に記載の方法。

本発明を例証する目的のために、図面は、本発明の１つ以上の実施形態の側面を示す。しかしながら、本発明が図面に示される精密な配列および手段に限定されないことを理解されたい。

図１は、異なる予測誤差を有する３つのセグメントが存在する、指数関数的分割を用いた残差ブロック（例えば、カレントブロック）のある例を示す例証である。

図２は、ビデオエンコーディングおよびデコーディングに関する複雑性および処理性能を改良することができる、適応的な数の領域を伴う幾何学的分割のための形状適応離散コサイン変換（ＳＡ－ＤＣＴ）が可能な例示的ビデオエンコーダを例証するシステムブロック図である。

図３は、適応的な数の領域を伴う幾何学的分割のためにＳＡ－ＤＣＴを用いてビデオをエンコードする例示的プロセスを例証する、プロセスフロー図である。

図４は、適応的な数の領域を伴う幾何学的分割のためにＳＡ－ＤＣＴを使用してビットストリームをデコードすることが可能なある例示的デコーダを例証するシステムブロック図である。

図５は、適応的な数の領域を伴う幾何学的分割のためにＳＡ－ＤＣＴを使用してビットストリームをデコードするある例示的プロセスを例証するプロセスフロー図である。

図６は、本明細書に下位支持される方法のうちのいずれか１つ以上、およびそのいずれか１つ以上の部分を実装するために使用され得るコンピューティングシステムのブロック図である。

図面は、必ずしも縮尺通りではなく、想像線、図式表現、および部分図によって例証され得る。ある事例では、実施形態の理解のためには必要ではないか、または他の詳細を知覚困難にする詳細が、省略されている場合がある。種々の図面内の同様の参照記号は、同様の要素を示す。

本開示に提示される実施形態は、全てのブロックが必ずしも長方形ではない幾何学的分割においてブロックをエンコードおよびデコードすることに関する。実施形態は、離散コサイン変換（ＤＣＴ）および／または逆ＤＣＴを使用して、エンコーディングおよび／またはデコーディングを実施することを含み、かつ／または実施するように構成され得る。本明細書に提示されるいくつかの実施形態では、ＤＣＴの選定は、幾何学的に分割されたブロック内の情報コンテンツの関数として行われる。いくつかの既存のビデオエンコーディングおよびデコーディングアプローチでは、全てのブロックは、長方形であり、残差は、長方形ブロック全体に関する通常のブロックＤＣＴ（Ｂ－ＤＣＴ）を使用してエンコードされる。しかしながら、ブロックが複数の非長方形領域に分割され得る幾何学的分割では、通常のＢ－ＤＣＴの使用は、いくつかのブロックに関する基礎的ピクセル情報を非効率的に表し得、実施するために不必要な演算資源を要求し得る。本主題のいくつかの実装では、幾何学的分割モードを使用するとき、エンコーダは、Ｂ－ＤＣＴの代替として、またはそれに加えて、形状適応ＤＣＴ（ＳＡ－ＤＣＴ）を使用し得る。いくつかの実施形態では、エンコーダは、幾何学的に分割されたブロック等のブロックの領域毎に、その領域の予測誤差のレベルに基づいて、Ｂ－ＤＣＴとＳＡ－ＤＣＴとの間で選択し得、選択は、デコーディングにおける使用のためにビットストリーム内で信号伝達され得る。Ｂ－ＤＣＴまたはＳＡ－ＤＣＴのいずれかを使用して非長方形領域をエンコードおよび／またはデコードし、そのような選択を信号伝達することによって、残差がより効率的に表現され得るので、ビットストリームにおける伝送のビットレートは、低減され得、処理を実施するために要求される演算資源は、結果として低減され得る。本主題は、例えば、１２８×１２８または６４×６４のサイズを有するブロック等の比較的大きいブロックに適用可能であり得る。いくつかの実装では、幾何学的分割は、カレントブロックを適応的な数の領域（所与のカレントブロックに対して３つ以上の領域等）に分割することを伴い得、ＤＣＴ変換タイプ（例えば、Ｂ－ＤＣＴまたはＳＡ－ＤＣＴ）は、領域毎に信号伝達され得る。

ある実施形態では、Ｂ－ＤＣＴは、限定ではないが、ピクセルの対応するＮ×Ｎアレイのクロマ値および／またはルマ値等の数値のＮ×Ｎブロックに対してＮ×Ｎ可逆行列を使用して実施されるＤＣＴであり得る。例えば、非限定的な例として、Ｎ×Ｎ行列Ｘが変換されるべきである場合、「ＤＣＴ－Ｉ」変換が、以下のように、変換される行列の各要素を算出し得る。

ここで、ｋ＝０，．．．，Ｎ－１である。さらなる非限定的な例として、「ＤＣＴ－ＩＩ」変換が、以下のように、変換される行列値を算出し得る。

ここで、ｋ＝０，．．．，Ｎ－１である。例証的な例として、ブロックが４×４ピクセルのブロックである場合、一般化された離散コサイン変換行列は、以下の形態をとる一般化された離散コサイン変換ＩＩ行列を含み得る。

式中、ａは、１／２であり、ｂは、

であり、ｃは、

である。

いくつかの実装では、効率的なハードウェアおよびソフトウェア実装のために使用され得る変換行列の整数近似が、利用され得る。例えば、ブロックが４×４ピクセルのブロックである場合、一般化された離散コサイン変換行列は、以下の形態をとる一般化された離散コサイン変換ＩＩ行列を含み得る。

逆Ｂ－ＤＣＴが、同一のＮ×Ｎ変換行列を使用して、第２の行列乗算によって算出され得、結果として生じる出力が、元の値を復元するために正規化され得る。例えば、逆ＤＣＴ－Ｉが、正規化のために

で乗算され得る。

ＳＡ－ＤＣＴが、ピクセルの非長方形アレイに対して実施され得る。ある実施形態では、ＳＡ－ＤＣＴは、ＤＣＴ－Ｉ、ＤＣＴ－ＩＩ、または同等物等のＤＣＴの一次元バージョンを着目形状におけるピクセル値の垂直列を表すベクトルに対して実施することによって算出され、続いて、結果として生じる値が、水平ベクトルに群化され、２回目の一次元ＤＣＴを受け得、２回目のＤＣＴは、ピクセル値の完了された変換をもたらし得る。ＳＡ－ＤＣＴの変形例はさらに、上記の変換、上記の変換の出力の量子化、ならびに／または変換出力および／もしくは量子化された変換出力の反転によって導入される平均加重欠陥および／または非正規直交欠陥を補正するための係数によってスケーリングおよび／または正規化し得る。さらなる補正が、限定ではないが、潜在的に、変換、量子化、および／もしくは逆変換の前ならびに／または後に適用されるスケーリングプロセスのうちの一方または他方と組み合わせて、上記のＳＡ－ＤＣＴプロセスに先行して、各ピクセル値またはそのスケーリングされたバージョンから対象画像領域の個々の平均値を減算することによって実施され得る。当業者は、本開示の全体を精査することで、上記の説明に一貫して適用され得るＳＡ－ＤＣＴプロセスに対する種々の代替的または付加的な変形例を認識するであろう。

動き補償は、現在、以前、および／もしくは将来のフレームを含み、かつ／またはそれによって表されるビデオにおけるカメラおよび／またはオブジェクトの動きを考慮することによって、以前および／または将来のフレームを前提として、ビデオフレームまたはその一部を予測するためのアプローチを含み得る。動き補償は、ビデオ圧縮のためのビデオデータのエンコーディングおよびデコーディングにおいて、例えば、動画専門家集団（ＭＰＥＧ）－２（アドバンスドビデオコーディング（ＡＶＣ）とも称される）規格を使用するエンコーディングおよびデコーディングにおいて採用され得る。動き補償は、参照ピクチャのカレントピクチャへの変換の観点からピクチャを記述し得る。参照ピクチャは、カレントピクチャと比較したとき、時間的に以前のもの、または将来からのものであり得る。画像が、以前に伝送および／または記憶された画像から正確に合成されることができると、圧縮効率は、改良されることができる。

本開示に使用されるようなブロック分割は、同様の動きの領域を見出すためのビデオコーディングにおける方法を指し得る。ある形態のブロック分割が、ＭＰＥＧ－２、Ｈ．２６４（ＡＶＣまたはＭＰＥＧ－４ Ｐａｒｔ１０とも称される）、およびＨ．２６５（高効率ビデオコーディング（ＨＥＶＣ）とも称される）を含む、ビデオコーデック規格において見出されることができる。例示的ブロック分割アプローチでは、同様の動きを有するピクセルを含有するブロック分割を見出すために、ビデオフレームの非重複ブロックが、長方形サブブロックに分割され得る。このアプローチは、ブロック分割の全てのピクセルが同様の動きを有するときに良好に機能し得る。ブロック内のピクセルの動きは、以前にコーディングされたフレームに対して決定され得る。

形状適応ＤＣＴおよび／またはＢ－ＤＣＴが、適応的な数の領域を有する幾何学的分割において効果的に使用され得る。図１は、異なる予測誤差を有する３つのセグメントＳ０、Ｓ１、およびＳ２が存在する幾何学的分割を用いた６４×６４または１２８×１２８のサイズの残差ブロック（例えば、カレントブロック）１００の非限定的な例を示す例証であるが、３つのセグメントは、例示目的のために図１に例証され、代替として、または加えて、より多いかまたはより少ない数のセグメントが採用され得る。カレントブロックは、２つの線セグメント（Ｐ１Ｐ２およびＰ３Ｐ４）に従って幾何学的に分割され得、これは、カレントブロックを３つの領域Ｓ０、Ｓ１、およびＳ２に分け得る。この例では、Ｓ０は、比較的高い予測誤差を有し得る一方、Ｓ１およびＳ２は、比較的低い予測誤差を有し得る。セグメントＳ０（領域とも称される）に関して、エンコーダは、残差コーディングのためにＢ－ＤＣＴを選択および使用し得る。低い予測誤差を有するセグメントＳ１およびＳ２のために、エンコーダは、ＳＡ－ＤＣＴを選択および使用し得る。残差エンコーディング変換の選択は、予測誤差（例えば、残差のサイズ）に基づくことができる。ＳＡ－ＤＣＴアルゴリズムは、複雑性の観点からは比較的単純であり、Ｂ－ＤＣＴほど多くの演算を要求しないので、より低い予測誤差の残差コーディングのためにＳＡ－ＤＣＴを利用することは、ビデオエンコーディングおよびデコーディングに関する複雑性ならびに処理性能を改良し得る。

故に、引き続き図１を参照すると、ＳＡ－ＤＣＴは、低い予測誤差を有するセグメントのための完全ブロックＤＣＴに対する付加的変換選択肢として信号伝達され得る。どれが低い誤差または高い誤差と見なされるかは、エンコーダにおいて設定されることができ、かつ適用に基づいて変動し得るパラメータであり得る。変換タイプの選定は、ビットストリーム内で信号伝達され得る。デコーダにおいて、ビットストリームが解析され得、所与のカレントブロックに関して、残差が、ビットストリーム内で信号伝達された変換タイプを使用してデコードされ得る。代替として、または加えて、いくつかの実装では、変換と関連付けられる係数の数が、ビットストリーム内で信号伝達され得る。

より詳細には、継続して図１を参照すると、適応的な数の領域を有する幾何学的分割は、長方形ブロックが非長方形であり得る２つ以上の領域にさらに分けられるビデオエンコーディングおよびデコーディングのための技法を含み得る。例えば、図１は、適応的な数の領域を有するピクセルレベルでの幾何学的分割の非限定的な例を例証する。例示的長方形ブロック１００（Ｍピクセルの幅とＮピクセルの高さとを有し、Ｍ×Ｎピクセルとして表され得る）が、線セグメントＰ１Ｐ２およびＰ３Ｐ４に沿って３つの領域（Ｓ０、Ｓ１、およびＳ２）に分けられ得る。Ｓ０内のピクセルが同様の動きを有するとき、動きベクトルが、その領域内の全てのピクセルの動きを記述し得、動きベクトルは、領域Ｓ０を圧縮するために使用されることができる。同様に、領域Ｓ１内のピクセルが同様の動きを有するとき、関連付けられる動きベクトルが、領域Ｓ１内のピクセルの動きを記述し得る。同様に、領域Ｓ２内のピクセルが同様の動きを有するとき、関連付けられる動きベクトルが、領域Ｓ２内のピクセルの動きを記述し得る。そのような幾何学的分割は、限定ではないが、例えば、極座標、デカルト座標、もしくは同等物等の座標、所定のテンプレートへのインデックス、またはビデオビットストリーム内の分割の他の特徴付けを使用して、位置Ｐ１、Ｐ２、Ｐ３、Ｐ４、および／またはこれらの位置の表現をエンコードすることによって、受信機（例えば、デコーダ）に信号伝達され得る。

引き続き図１を参照すると、ピクセルレベルでの幾何学的分割を利用してビデオデータをエンコードするとき、線セグメントＰ１Ｐ２（またはより具体的には、点Ｐ１および点Ｐ２）が決定され得る。ピクセルレベルでの幾何学的分割を利用するときにブロックを最良に分ける線セグメントＰ１Ｐ２（または、より具体的には、点Ｐ１および点Ｐ２）を決定するために、点Ｐ１および点Ｐ２の可能な組み合わせは、ブロック幅および高さであるＭおよびＮに依存する。サイズＭ×Ｎのブロックに関して、（Ｍ－１）×（Ｎ－１）×３の可能な分割が存在する。したがって、正しい分割を識別することは、全ての可能な区分に関する動き推定を評価する演算的に高価なタスクになり得、これは、（例えば、ピクセルレベルでの幾何学的分割を伴わない）長方形分割を使用するエンコーディングと比較して、ビデオをエンコードするために要求される時間および／または処理能力の量を増加させ得る。最良または正しい分割を成すものは、メトリックに従って決定されることができ、実装毎に変化し得る。

いくつかの実装では、引き続き図１を参照すると、２つの領域を形成する第１の分割が決定され得（例えば、線Ｐ１Ｐ２および関連付けられる領域を決定する）、次いで、それらの領域のうちの１つがさらに分割される点で、分割が反復的に行われる。例えば、図１を参照して説明される分割は、ブロックを２つの領域に分割するために実施されることができる。それらの領域のうちの１つは、（例えば、新しい領域Ｓ１および領域Ｓ２を形成するために）さらに分割されることができる。このプロセスは、停止基準が達せられるまで、ブロックレベル幾何学的分割を実施し続けることができる。

図２は、ビデオエンコーディングおよびデコーディングに関する複雑性ならびに処理性能を改良することができる適応的な数の領域を伴う幾何学的分割に関するＳＡ－ＤＣＴおよび／またはＢ－ＤＣＴが可能な例示的ビデオエンコーダ２００を例証するシステムブロック図である。例示的ビデオエンコーダ２００は、入力ビデオ２０５を受信し、入力ビデオ２０５は、最初に、ツリー構造化マクロブロック分割スキーム（例えば、クアッドツリープラスバイナリツリー）等の処理スキームに従って、セグメント化され、または分けられることができる。ツリー構造化マクロブロック分割スキームの例は、ピクチャフレームをコーディングツリーユニット（ＣＴＵ）と呼ばれる大きいブロック要素に分割することを含み得る。いくつかの実装では、各ＣＴＵは、コーディングユニット（ＣＵ）と呼ばれるいくつかのサブブロックに１回以上さらに分割され得る。この分割の最終結果は、予測ユニット（ＰＵ）と呼ばれ得るサブブロックの群を含み得る。変換ユニット（ＴＵ）もまた、利用され得る。そのような分割スキームは、本主題のいくつかの側面に従って、適応的な数の領域を伴う幾何学的分割を実施することを含むことができる。

継続して図２を参照すると、例示的ビデオエンコーダ２００は、イントラ予測プロセッサ２１５と、適応的な数の領域を伴う幾何学的分割を支援することが可能な動き推定／補償プロセッサ２２０（インター予測プロセッサとも称される）と、変換／量子化プロセッサ２２５と、逆量子化／逆変換プロセッサ２３０と、ループ内フィルタ２３５と、デコード済ピクチャバッファ２４０と、エントロピーコーディングプロセッサ２４５とを含む。いくつかの実装では、動き推定／補償プロセッサ２２０は、幾何学的分割を実施することができる。幾何学的分割モードを信号伝達するビットストリームパラメータが、出力ビットストリーム２５０内での包含のために、エントロピーコーディングプロセッサ２４５に入力されることができる。

動作時、継続して図２を参照すると、入力ビデオ２０５のフレームのブロック毎に、イントラピクチャ予測を介して、または動き推定／補償を使用して、ブロックを処理するかどうかが決定されることができる。ブロックは、イントラ予測プロセッサ２１０または動き推定／補償プロセッサ２２０に提供されることができる。ブロックがイントラ予測を介して処理されるべきである場合、イントラ予測プロセッサ２１０は、処理を実施し、予測子を出力することができる。ブロックが動き推定／補償を介して処理されるべきである場合、動き推定／補償プロセッサ２２０は、幾何学的分割の使用を含む処理を実施し、予測子を出力することができる。

引き続き図２を参照すると、残差が、入力ビデオから予測子を減算することによって形成されることができる。残差は、変換／量子化プロセッサ２２５によって受信されることができ、これは、（例えば、残差のサイズまたは誤差メトリックを閾値と比較することによって）予測誤差（例えば、残差サイズ）が「高い」誤差と見なされるかまたは「低い」誤差と見なされるかを決定することができる。決定に基づいて、変換／量子化プロセッサ２２５は、Ｂ－ＤＣＴおよびＳＡ－ＤＣＴを含み得る変換タイプを選択することができる。いくつかの実装では、変換／量子化プロセッサ２２５は、残差が高い誤差を有すると見なされる場合、Ｂ－ＤＣＴの変換タイプを選択し、残差が低い誤差を有すると見なされる場合、ＳＡ－ＤＣＴの変換タイプを選択する。選択された変換タイプに基づいて、変換／量子化プロセッサ２２５は、変換処理（例えば、ＳＡ－ＤＣＴまたはＢ－ＤＣＴ）を実施し、係数を生成することができ、係数は、量子化されることができる。量子化された係数および任意の関連付けられる信号伝達情報（選択された変換タイプおよび／または使用される係数の数を含み得る）が、エントロピーエンコーディング、および出力ビットストリーム２５０内での包含のために、エントロピーコーディングプロセッサ２４５に提供されることができる。エントロピーエンコーディングプロセッサ２４５は、適応的な数の領域を伴う幾何学的分割のためのＳＡ－ＤＣＴに関連する信号伝達情報のエンコーディングを支援することができる。加えて、量子化された係数は、逆量子化／逆変換プロセッサ２３０に提供されることができ、逆量子化／逆変換プロセッサ２３０はピクセルを再現し得、ピクセルは、予測子と組み合わせられ、ループ内フィルタ２３５によって処理され得、その出力は、適応的な数の領域を伴う幾何学的分割を支援することが可能である動き推定／補償プロセッサ２２０による使用のために、デコード済ピクチャバッファ２４０内に記憶される。

ここで図３を参照すると、ビデオエンコーディングおよびデコーディングに関する複雑性および処理性能を改良することができる、適応的な数の領域を伴う幾何学的分割のためのＳＡ－ＤＣＴを用いてビデオをエンコードする例示的プロセス３００を例証するプロセスフロー図が、例証される。ステップ３１０において、ビデオフレームは、例えば、ピクチャフレームをＣＴＵおよびＣＵに分割することを含み得るツリー構造化マクロブロック分割スキームを使用して、初期ブロックセグメント化を受けて得る。３２０において、ブロックが、幾何学的分割のために選択され得る。選択は、ブロックが幾何学的分割モードに従って処理されるべきであることをメトリックルールに従って識別することを含み得る。ステップ３３０において、選択されたブロックが、幾何学的分割モードに従って、３つ以上の非長方形領域に分割され得る。

ステップ３４０において、引き続き図３を参照すると、幾何学的に分割された領域毎に、変換タイプ（変換則タイプとも称される）が決定され得る。これは、（例えば、残差のサイズまたは誤差メトリックを閾値と比較することによって）予測誤差（例えば、残差サイズ）が「高い」誤差と見なされるかまたは「低い」誤差と見なされるかを決定することを含み得る。決定に基づいて、変換タイプが、例えば、下記に説明されるようなクアッドツリープラスバイナリディシジョンツリープロセスを使用して選択され得、変換タイプは、限定ではないが、Ｂ－ＤＣＴまたはＳＡ－ＤＣＴを含み得る。いくつかの実装では、残差が高い誤差を有すると見なされる場合、Ｂ－ＤＣＴの変換タイプが選択され、残差が低い誤差を有すると見なされる場合、ＳＡ－ＤＣＴの変換タイプが選択される。選択された変換タイプに基づいて、変換処理（例えば、ＳＡ－ＤＣＴまたはＢ－ＤＣＴ）が、量子化され得る係数を生成するために実施され得る。

ステップ３５０において、継続して図３を参照すると、決定された変換タイプが、ビットストリーム内で信号伝送され得る。変換および量子化された残差が、ビットストリーム内に含まれることができる。いくつかの実装では、変換係数の数が、ビットストリーム内で信号伝送されることができる。

図４は、ビデオエンコーディングおよびデコーディングに関する複雑性および処理性能を改良することができる、適応的な数の領域を伴う幾何学的分割のためのＳＡ－ＤＣＴおよび／またはＢ－ＤＣＴを含む（しかしこれに限定されない）ＤＣＴを使用してビットストリーム４７０をデコードすることが可能なデコーダ４００の非限定的な例を例証するシステムブロック図である。デコーダ４００は、エントロピーデコーダプロセッサ４１０と、逆量子化および逆変換プロセッサ４２０と、デブロッキングフィルタ４３０と、フレームバッファ４４０と、動き補償プロセッサ４５０と、イントラ予測プロセッサ４６０とを含む。いくつかの実装では、ビットストリーム４７０は、幾何学的分割モードおよび変換則タイプを信号伝達するパラメータを含む。いくつかの実装では、ビットストリーム４７０は、変換係数の数を信号伝達するパラメータを含む。動き補償プロセッサ４５０は、本明細書に説明されるような幾何学的分割を使用してピクセル情報を再構築することができる。

動作時、引き続き図４を参照すると、ビットストリーム４７０が、デコーダ４００によって受信され、エントロピーデコーダプロセッサ４１０に入力され得、これは、ビットストリームを量子化された係数にエントロピーデコードし得る。量子化された係数は、逆量子化および逆変換プロセッサ４２０に提供され得、逆量子化および逆変換プロセッサ４２０は、コーディング変換則タイプ（例えば、Ｂ－ＤＣＴまたはＳＡ－ＤＣＴ）を決定し、決定されたコーディング変換則タイプに従って逆量子化および逆変換を実施し、残差信号を作成し得る。いくつかの実装では、逆量子化および逆変換プロセッサ４２０は、変換係数の数を決定し、変換係数の決定された数に従って、逆変換を実施し得る。

引き続き図４を参照すると、残差信号が、処理モードに従って、動き補償プロセッサ４５０またはイントラ予測プロセッサ４６０の出力に追加され得る。動き補償プロセッサ４５０およびイントラ予測プロセッサ４６０の出力は、以前にデコードされたブロックに基づくブロック予測を含み得る。予測および残差の合計が、デブロッキングフィルタ４３０によって処理され、フレームバッファ４４０内に記憶され得る。所与のブロック（例えば、ＣＵまたはＰＵ）に関して、ビットストリーム４７０が、分割モードがブロックレベル幾何学的分割であることを信号伝達するとき、動き補償プロセッサ４５０は、本明細書に説明される幾何学的分割アプローチに基づいて、予測を構築し得る。

図５は、ビデオエンコーディングおよびデコーディングに関する複雑性ならびに処理性能を改良することができる、適応的な数の領域を伴う幾何学的分割のためのＳＡ－ＤＣＴを使用してビットストリームをデコードする例示的プロセス５００を例証するプロセスフロー図である。ステップ５１０において、ビットストリームが受信され、これは、カレントブロック（例えば、ＣＴＵ、ＣＵ、ＰＵ）を含み得る。受信することは、ビットストリームからカレントブロックおよび関連付けられる信号伝達情報を抽出および／または解析することを含み得る。デコーダは、幾何学的分割を特徴付ける１つ以上のパラメータを抽出または決定し得る。これらのパラメータは、例えば線セグメントの始点および終点（例えば、Ｐ１、Ｐ２、Ｐ３、Ｐ４）のインデックスを含み得、抽出または決定は、ビットストリームからパラメータを識別し、読み出すこと（例えば、ビットストリームを解析すること）を含み得る。

ステップ５２０において、引き続き図５を参照すると、カレントブロックの第１の領域、第２の領域、および第３の領域が、幾何学的分割モードに従って決定され得る。決定することは、幾何学的分割モードがカレントブロックに関して有効化される（例えば、真である）かどうかを決定することを含み得る。幾何学的分割モードが有効化されない（例えば、偽である）場合、デコーダは、代替分割モードを使用してカレントブロックを処理し得る。幾何学的分割モードが有効化される（例えば、真である）場合、３つ以上の領域が、決定および／または処理され得る。

随意のステップ５３０において、継続して図５を参照すると、コーディング変換則タイプが、決定され得る。コーディング変換則タイプが、ビットストリーム内で信号伝達され得る。例えば、ビットストリームは、Ｂ－ＤＣＴまたはＳＡ－ＤＣＴを規定し得るコーディング変換則タイプを決定するために解析され得る。決定されたコーディング変換則タイプは、第１の領域、第２の領域、および／または第３の領域をデコードするためのものであり得る。

５４０において、引き続き図５を参照すると、カレントブロックがデコードされ得る。カレントブロックのデコーディングは、第１の領域、第２の領域、および／または第３の領域の各々のための逆変換のために決定された変換タイプを使用することを含み得る。デコーディングは、領域毎に、幾何学的分割モードに従って関連付けられる動き情報を決定することを含み得る。

少数の変形例が、上記に詳細に説明されたが、他の修正または追加も可能である。例えば、幾何学的分割は、エンコーダにおけるレート歪み決定に基づいて、ビットストリーム内で信号伝達されることができる。コーディングは、通常の所定の分割（例えば、テンプレート）、分割の時間的および空間的予測、ならびに付加的オフセットの組み合わせに基づくことができる。幾何学的に分割された領域の各々は、動き補償された予測またはイントラ予測を利用することができる。予測された領域の境界は、残差が追加される前に平滑化されることができる。

いくつかの実装では、クアッドツリープラスバイナリディシジョンツリー（ＱＴＢＴ）が、実装され得る。ＱＴＢＴでは、コーディングツリーユニットレベルにおいて、ＱＴＢＴの分割パラメータが、いかなるオーバーヘッドも伝送することなく、局所的特性に適合するように動的に導出される。続けて、コーディングユニットレベルにおいて、ジョイント分類器ディシジョンツリー構造が、不必要な反復を排除し、誤った予測のリスクを制御し得る。いくつかの実装では、適応的な数の領域を伴う幾何学的分割は、ＱＴＢＴの全てのリーフノードにおいて利用可能な付加的分割オプションとして利用可能であり得る。

いくつかの実装では、デコーダが、カレントブロックに関する幾何学的分割を発生させ、従属プロセスに関する全ての分割関連情報を提供する分割プロセッサを含み得る。分割プロセッサは、これが、ブロックが幾何学的に分割される場合にセグメント毎に実施され得るので、動き補償に直接影響を及ぼし得る。さらに、分割プロセッサは、形状情報をイントラ予測プロセッサおよび変換コーディングプロセッサに提供し得る。

いくつかの実装では、付加的シンタックス要素が、ビットストリームの異なる階層レベルにおいて信号伝達され得る。シーケンス全体に関する適応的な数の領域を伴う幾何学的分割を有効化するために、有効化フラグが、シーケンスパラメータセット（ＳＰＳ）においてコーディングされ得る。さらに、任意のコーディングユニット（ＣＵ）が適応的な数の領域を伴う幾何学的分割を使用するかどうかを示すために、ＣＴＵフラグが、コーディングツリーユニット（ＣＴＵ）レベルにおいてコーディングされ得る。カレントコーディングユニットが適応的な数の領域を伴う幾何学的分割を利用するかどうかを示すために、ＣＵフラグが、コーディングされ得る。ブロック上の線セグメントを規定するパラメータが、コーディングされ得る。領域毎に、カレント領域がインター予測されるかまたはイントラ予測されるかを規定し得るフラグが、デコードされ得る。

いくつかの実装では、最小領域サイズが規定され得る。

本明細書に説明される主題は、多くの技術的利点を提供する。例えば、本主題のいくつかの実装は、圧縮効率を増加させながら複雑性を低減させるブロックの分割を提供することができる。いくつかの実装では、オブジェクト境界におけるブロッキングアーチファクトが、低減させられることができる。

本明細書に説明される側面および実施形態のうちの任意の１つ以上のものが、コンピュータ技術分野の当業者に明白であるように、本明細書の教示に従ってプログラムされた１つ以上の機械（例えば、電子ドキュメントのためのユーザコンピューティングデバイスとして利用される１つ以上のコンピューティングデバイス、ドキュメントサーバ等の１つ以上のサーバデバイス等）において実現および／または実装されるデジタル電子回路、集積回路、専用に設計された特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）コンピュータハードウェア、ファームウェア、ソフトウェア、および／またはそれらの組み合わせを使用して、便宜的に実装され得ることに留意されたい。これらの種々の側面または特徴は、少なくとも１つのプログラム可能なプロセッサを含むプログラム可能なシステム上で実行可能かつ／または解読可能である１つ以上のコンピュータプログラムおよび／またはソフトウェア内での実装を含み得、少なくとも１つのプログラム可能なプロセッサは、専用目的もしくは汎用目的であり得、専用目的もしくは汎用目的であり得、データおよび命令を、ストレージシステム、少なくとも１つの入力デバイス、および少なくとも１つの出力デバイスから受信し、データおよび命令をそれらに伝送するように結合される。適切なソフトウェアコーディングが、ソフトウェア技術分野の当業者に明白であるように、本開示の教示に基づいて、熟練のプログラマによって容易に準備され得る。ソフトウェアおよび／またはソフトウェアモジュールを採用する上記に議論される側面および実装もまた、ソフトウェアおよび／またはソフトウェアモジュールの機械実行可能命令の実装を補助するために適切なハードウェアを含み得る。

そのようなソフトウェアは、機械可読記憶媒体を採用するコンピュータプログラム製品であり得る。機械可読記憶媒体は、機械（例えば、コンピューティングデバイス）による実行のための命令のシーケンスを記憶および／またはエンコードすることが可能であり、かつ機械に本明細書に説明される方法および／または実施形態の任意の１つを実施させる任意の媒体であり得る。機械可読記憶媒体の例は、限定ではないが、磁気ディスク、光ディスク（例えば、ＣＤ、ＣＤ－Ｒ、ＤＶＤ、ＤＶＤ－Ｒ等）、光磁気ディスク、読取専用メモリ「ＲＯＭ」デバイス、ランダムアクセスメモリ「ＲＡＭ」デバイス、磁気カード、光学カード、ソリッドステートメモリデバイス、ＥＰＲＯＭ、ＥＥＰＲＯＭ、プログラマブル論理デバイス（ＰＬＤ）、および／またはそれらの任意の組み合わせを含む。機械可読媒体は、本明細書で使用される場合、単一の媒体、ならびに、例えばコンピュータメモリとの組み合わされたコンパクトディスクもしくは１つ以上のハードディスクドライブの集合等の物理的に分離した媒体の集合を含むように意図されている。本明細書で使用される場合、機械可読記憶媒体は、信号伝送の一過性形態を含まない。

そのようなソフトウェアはまた、搬送波等のデータキャリア上のデータ信号として搬送される情報（例えば、データ）を含み得る。例えば、機械実行可能情報は、信号が機械（例えば、コンピューティングデバイス）による実行のために命令のシーケンスまたはその一部をエンコードするデータキャリアにおいて具現化されるデータ搬送信号、ならびに機械に本明細書に説明される方法および／または実施形態の任意の１つを実施させる任意の関連する情報（例えば、データ構造およびデータ）として含まれ得る。

コンピューティングデバイスの例は、限定ではないが、電子書籍読書デバイス、コンピュータワークステーション、端末コンピュータ、サーバコンピュータ、ハンドヘルドデバイス（例えば、タブレット型コンピュータ、スマートフォン等）、ウェブ装置、ネットワークルータ、ネットワークスイッチ、ネットワークブリッジ、機械よってとられるべきアクションを規定する命令のシーケンスを実行することが可能である任意の機械、およびそれらの任意の組み合わせを含む。一例では、コンピューティングデバイスは、キオスクを含み、かつ／またはその中に含まれ得る。

図６は、コントロールシステムに本開示の側面および／または方法のうちの任意の１つ以上のものを実施させるための命令のセットが実行され得るコンピュータシステム６００の例示的形態としてのコンピューティングデバイスの一実施形態の図式表現を示す。複数のコンピューティングデバイスが、デバイスのうちの１つ以上に、本開示の側面および／または方法のうちの任意の１つ以上を実施させるために専用に構成された命令のセットを実装するために利用され得ることも、考えられる。コンピュータシステム６００は、プロセッサ６０４と、メモリ６０８とを含み、プロセッサ６０４およびメモリ６０８は、バス６１２を介して相互に、および他の構成要素と通信する。バス６１２は、限定ではないが、種々のバスアーキテクチャのうちのいずれかを使用するメモリバス、メモリコントローラ、周辺バス、ローカルバス、およびそれらの任意の組み合わせを含むいくつかのタイプのバス構造のうちのいずれかを含み得る。

メモリ６０８は、限定ではないが、ランダムアクセスメモリ構成要素、読取専用構成要素、およびそれらの任意の組み合わせを含む種々の構成要素（例えば、機械可読媒体）を含み得る。一例では、起動中等にコンピュータシステム６００内の要素間で情報を転送することに役立つ基本ルーチンを含む基本入力／出力システム６１６（ＢＩＯＳ）が、メモリ６０８の中に記憶され得る。メモリ６０８はまた、本開示の側面および／または方法のうちの任意の１つ以上を具現化する命令（例えば、ソフトウェア）６２０を含み得る（例えば、１つ以上の機械可読媒体上に記憶されている）。別の例では、メモリ６０８はさらに、限定ではないが、オペレーティングシステム、１つ以上のアプリケーションプログラム、他のプログラムモジュール、プログラムデータ、およびそれらの任意の組み合わせを含む任意の数のプログラムモジュールを含み得る。

コンピュータシステム６００はまた、記憶デバイス６２４を含み得る。記憶デバイス（例えば、記憶デバイス６２４）の例は、限定ではないが、ハードディスクドライブ、磁気ディスクドライブ、光学媒体と組み合わせられた光ディスクドライブ、ソリッドステートメモリデバイス、およびそれらの任意の組み合わせを含む。記憶デバイス６２４は、適切なインターフェース（図示せず）によってバス６１２に接続され得る。例示的インターフェースは、限定ではないが、ＳＣＳＩ、アドバンスト・テクノロジー・アタッチメント（ＡＴＡ）、シリアルＡＴＡ、ユニバーサルシリアルバス（ＵＳＢ）、ＩＥＥＥ１３９４（ＦＩＲＥＷＩＲＥ（登録商標））、およびそれらの任意の組み合わせを含む。一例では、記憶デバイス６２４（または１つ以上のその構成要素）は、（例えば、外部ポートコネクタ（図示せず）を介して）コンピュータシステム６００と除去可能にインターフェース接続され得る。特に、記憶デバイス６２４および関連付けられた機械可読媒体６２８は、コンピュータシステム６００のための機械可読命令、データ構造、プログラムモジュール、ならびに／または、他のデータの不揮発性記憶装置および／または揮発性記憶装置を提供し得る。一例では、ソフトウェア６２０は、完全に、または部分的に、機械可読媒体６２８内に常駐し得る。別の例では、ソフトウェア６２０は、完全に、または部分的に、プロセッサ６０４内に常駐し得る。

コンピュータシステム６００はまた、入力デバイス６３２を含み得る。一例では、コンピュータシステム６００のユーザは、入力デバイス６３２を介してコンピュータシステム６００内にコマンドおよび／または他の情報を打ち込み得る。入力デバイス６３２の例は、限定ではないが、英数字入力デバイス（例えば、キーボード）、ポインティングデバイス、ジョイスティック、ゲームパッド、オーディオ入力デバイス（例えば、マイクロホン、音声応答システム等）、カーソル制御デバイス（例えば、マウス）、タッチパッド、光学スキャナ、ビデオ捕捉デバイス（例えば、静止カメラ、ビデオカメラ）、タッチスクリーン、およびそれらの任意の組み合わせを含む。入力デバイス６３２は、限定ではないが、シリアルインターフェース、パラレルインターフェース、ゲームポート、ＵＳＢインターフェース、ＦＩＲＥＷＩＲＥ（登録商標）インターフェース、バス６１２への直接的インターフェース、およびそれらの任意の組み合わせを含む種々のインターフェース（図示せず）のうちのいずれかを介して、バス６１２にインターフェース接続され得る。入力デバイス６３２は、タッチスクリーンインターフェースを含み得、タッチスクリーンインターフェースは、さらに下記に議論されるディスプレイ６３６の一部であるか、またはそれと別個であり得る。入力デバイス６３２は、上記に説明されるようなグラフィカルインターフェースにおいて１つ以上のグラフィック表現を選択するためのユーザ選択デバイスとして利用され得る。

ユーザはまた、記憶デバイス６２４（例えば、リムーバブルディスクドライブ、フラッシュドライブ等）および／またはネットワークインターフェースデバイス６４０を介してコマンドおよび／または他の情報をコンピュータシステム６００に入力し得る。ネットワークインターフェースデバイス６４０等のネットワークインターフェースデバイスは、ネットワーク６４４等の種々のネットワークのうちの１つ以上、およびそれに接続される１つ以上の遠隔デバイス６４８にコンピュータシステム６００を接続するために利用され得る。ネットワークインターフェースデバイスの例は、限定ではないが、ネットワークインターフェースカード（例えば、モバイルネットワークインターフェースカード、ＬＡＮカード）、モデム、およびそれらの任意の組み合わせを含む。ネットワークの例は、限定ではないが、ワイドエリアネットワーク（例えば、インターネット、企業ネットワーク）、ローカルエリアネットワーク（例えば、オフィス、建物、キャンパス、または他の比較的小さい地理的空間に関連付けられたネットワーク）、電話ネットワーク、電話／音声プロバイダと関連付けられたデータネットワーク（例えば、モバイル通信プロバイダのデータおよび／または音声ネットワーク）、２つのコンピューティングデバイス間の直接的接続、ならびにそれらの任意の組み合わせを含む。ネットワーク６４４等のネットワークは、有線モードおよび／または無線のモードの通信を採用し得る。概して、任意のネットワークトポロジが使用され得る。情報（例えば、データ、ソフトウェア６２０等）が、ネットワークインターフェースデバイス６４０を介して、コンピュータシステム６００に、および／またはコンピュータシステム６００から通信され得る。

コンピュータシステム６００はさらに、ディスプレイデバイス６３６等のディスプレイデバイスに表示可能な画像を通信するためのビデオディスプレイアダプタ６５２を含み得る。ディスプレイデバイスの例は、限定ではないが、液晶ディスプレイ（ＬＣＤ）、陰極線管（ＣＲＴ）、プラズマディスプレイ、発光ダイオード（ＬＥＤ）ディスプレイ、およびそれらの任意の組み合わせを含む。ディスプレイアダプタ６５２およびディスプレイデバイス６３６は、本開示の側面のグラフィック表現を提供するためにプロセッサ６０４と組み合わせて利用され得る。ディスプレイデバイスに加えて、コンピュータシステム６００は、限定ではないが、オーディオスピーカ、プリンタ、およびそれらの任意の組み合わせを含む１つ以上の他の周辺出力デバイスを含み得る。そのような周辺出力デバイスは、周辺インターフェース６５６を介してバス６１２に接続され得る。周辺インターフェースの例は、限定ではないが、シリアルポート、ＵＳＢ接続、ＦＩＲＥＷＩＲＥ（登録商標）接続、パラレル接続、およびそれらの任意の組み合わせを含む。

前述は、本発明の例証的実施形態の詳細な説明である。種々の修正および追加が、本発明の精神および範囲から逸脱することなく成され得る。上記に説明される種々の実施形態の各々の特徴が、関連付けられた新しい実施形態において複数の特徴の組み合わせを提供するために、適宜、他の説明される実施形態の特徴と組み合わせられ得る。さらに、前述は、いくつかの別個の実施形態を説明するが、本明細書に説明されているものは、本発明の原理の適用を例証するにすぎない。加えて、本明細書における特定の方法は、具体的な順序で実施されるものとして例証および／または説明され得るが、順序は、本明細書に開示されるような実施形態を達成するために、通常の技術内で大いに変更可能である。故に、本説明は、例としてのみ捉えられることを意図されており、別様に本発明の範囲を限定するようには意図されていない。

上記の説明において、および請求項において、「～のうちの少なくとも１つ」または「～のうちの１つ以上」等の語句が生じ、要素または特徴の接続的列挙が後に続き得る。用語「および／または」もまた、２つ以上の要素または特徴の列挙内に生じ得る。そのような語句が使用される文脈によって別様に暗示的または明示的に否定されない限り、これは、個々に列挙される要素もしくは特徴のいずれか、または他の記載される要素もしくは特徴のいずれかと組み合わせて記載される要素もしくは特徴のいずれかを意味することが意図されている。例えば、語句「ＡおよびＢのうちの少なくとも一方」、「ＡおよびＢのうちの１つ以上」、ならびに「Ａおよび／またはＢ」は、各々、「Ａのみ、Ｂのみ、またはＡおよびＢともに」を意味することが意図されている。同様の解釈が、３つ以上のアイテムを含む列挙に関しても意図されている。例えば、語句「Ａ、Ｂ、およびＣのうちの少なくとも１つ」、「Ａ、Ｂ、およびＣのうちの１つ以上」、ならびに「Ａ、Ｂ、および／またはＣ」は、各々、「Ａのみ、Ｂのみ、Ｃのみ、ＡおよびＢともに、ＡおよびＣともに、ＢおよびＣともに、またはＡおよびＢおよびＣともに」を意味することが意図されている。加えて、上記および請求項内での用語「～に基づいて」の使用は、記載されていない特徴または要素も許容可能であるように、「少なくとも、～に基づいて」を意味することが意図されている。

本明細書に説明される主題は、所望の構成に応じて、システム、装置、方法、および／または物品として具現化されることができる。前述の説明に記載される実装は、本明細書に説明される主題と一貫した全実装を表すわけではない。代わりに、それらは、単に説明される主題に関連する側面と一貫するいくつかの例にすぎない。いくつかの変更が、上記で詳細に説明されているが、他の修正または追加も、可能である。特に、さらなる特徴および／または変更が、本明細書に記載されるものに加えて提供され得る。例えば、上記で説明される実装は、開示される特徴の種々の組み合わせおよび副次的組み合わせおよび／または上記に開示されるいくつかのさらなる特徴の組み合わせおよび副次的組み合わせを対象とし得る。加えて、付随の図に描写され、かつ／または本明細書に説明される論理フローは、望ましい結果を達成するために、必ずしも、示される特定の順序または連続的順序を要求しない。他の実装も、以下の請求項の範囲内にあり得る。

Claims (30)

1. デコーダであって、前記デコーダは、回路を備え、前記回路は、
   ビットストリームを受信することと、
   幾何学的分割モードに従って、カレントブロックの第１の領域、第２の領域、および第３の領域を決定することと、
   前記第１の領域、前記第２の領域、および前記第３の領域毎に、逆離散コサイン変換を使用して、前記カレントブロックをデコードすることと、
   前記幾何学的分割モードが有効化されるかどうかを決定することと、
   前記カレントブロックに関する第１の線セグメントを決定することと、
   前記カレントブロックに関する第２の線セグメントを決定することと
   を行うように構成され、前記カレントブロックのデコーディングは、前記第１の線セグメントおよび前記第２の線セグメントを使用して、ピクセルデータを再構築することを含み、
   前記第１の線セグメントおよび前記第２の線セグメントは、前記カレントブロックを前記第１の領域、前記第２の領域、および前記第３の領域に分割する、デコーダ。
2. 前記カレントブロックは、１２８×１２８または６４×６４のサイズを有する、請求項１に記載のデコーダ。
3. 前記第１の線セグメントは、前記第１の領域を特徴付け、前記第２の線セグメントは、前記第２の領域および前記第３の領域を特徴付ける、請求項１に記載のデコーダ。
4. ピクセルデータを再構築することは、前記ビットストリーム内に含有された関連付けられる動きベクトルを使用して、前記第１の領域に関する予測子を算出することを含む、請求項１に記載のデコーダ。
5. 前記回路は、前記ビットストリーム内に含有される信号から、前記第１の領域、前記第２の領域、および／または前記第３の領域の各々をデコードするためのコーディング変換則タイプを決定することであって、前記コーディング変換則タイプは、少なくとも逆ブロック離散コサイン変換および逆形状適応離散コサイン変換を特徴付ける、ことを行うようにさらに構成され、前記デコーダは、
   前記ビットストリームを受信し、前記ビットストリームを量子化された係数にデコードするように構成されるエントロピーデコーダプロセッサと、
   前記決定されたコーディング変換則タイプに従って、逆離散コサインを実施することを含め、前記量子化された係数を処理するように構成される逆量子化および逆変換プロセッサと、
   デブロッキングフィルタと、
   フレームバッファと、
   イントラ予測プロセッサと
   をさらに備える、請求項１に記載のデコーダ。
6. 前記ビットストリームは、前記幾何学的分割モードが前記カレントブロックに関して有効化されるかどうかを示すパラメータを含む、請求項１に記載のデコーダ。
7. 前記カレントブロックは、クアッドツリープラスバイナリディシジョンツリーの一部を形成する、請求項１に記載のデコーダ。
8. 前記カレントブロックは、クアッドツリープラスバイナリディシジョンツリーの非リーフノードである、請求項１に記載のデコーダ。
9. 前記カレントブロックは、コーディングツリーユニットまたはコーディングユニットである、請求項１に記載のデコーダ。
10. 前記第１の領域は、コーディングユニットまたは予測ユニットである、請求項１に記載のデコーダ。
11. デコーダであって、前記デコーダは、回路を備え、前記回路は、
    ビットストリームを受信することと、
    幾何学的分割モードに従って、カレントブロックの第１の領域、第２の領域、および第３の領域を決定することと、
    前記ビットストリーム内に含有される信号から、前記第１の領域、前記第２の領域、および／または前記第３の領域の各々をデコードするためのコーディング変換則タイプを決定することであって、前記コーディング変換則タイプは、少なくとも逆ブロック離散コサイン変換および逆形状適応離散コサイン変換を特徴付ける、ことと、
    前記カレントブロックをデコードすることであって、前記カレントブロックのデコーディングは、前記第１の領域、前記第２の領域、および／または前記第３の領域毎に逆変換に関する前記決定された変換則タイプを使用することを含む、ことと、
    前記幾何学的分割モードが有効化されるかどうかを決定することと、
    前記カレントブロックに関する第１の線セグメントを決定することと、
    前記カレントブロックに関する第２の線セグメントを決定することと
    を行うように構成され、前記カレントブロックのデコーディングは、前記第１の線セグメントおよび前記第２の線セグメントを使用して、ピクセルデータを再構築することを含み、
    前記第１の線セグメントおよび前記第２の線セグメントは、前記カレントブロックを前記第１の領域、前記第２の領域、および前記第３の領域に分割する、デコーダ。
12. 前記カレントブロックは、１２８×１２８または６４×６４のサイズを有する、請求項１１に記載のデコーダ。
13. 前記第１の線セグメントは、前記第１の領域を特徴付け、前記第２の線セグメントは、前記第２の領域および前記第３の領域を特徴付ける、請求項１１に記載のデコーダ。
14. ピクセルデータを再構築することは、前記ビットストリーム内に含有された関連付けられる動きベクトルを使用して、前記第１の領域に関する予測子を算出することを含む、請求項１１に記載のデコーダ。
15. 前記ビットストリームを受信し、前記ビットストリームを量子化された係数にデコードするように構成されるエントロピーデコーダプロセッサと、
    前記決定されたコーディング変換則タイプに従って逆離散コサインを実施することを含め、前記量子化された係数を処理するように構成される逆量子化および逆変換プロセッサと、
    デブロッキングフィルタと、
    フレームバッファと、
    イントラ予測プロセッサと
    をさらに備える、請求項１１に記載のデコーダ。
16. 前記ビットストリームは、前記幾何学的分割モードが前記カレントブロックに関して有効化されるかどうかを示すパラメータを含む、請求項１１に記載のデコーダ。
17. 前記カレントブロックは、クアッドツリープラスバイナリディシジョンツリーの一部を形成する、請求項１１に記載のデコーダ。
18. 前記カレントブロックは、クアッドツリープラスバイナリディシジョンツリーの非リーフノードである、請求項１１に記載のデコーダ。
19. 前記カレントブロックは、コーディングツリーユニットまたはコーディングユニットである、請求項１１に記載のデコーダ。
20. 前記第１の領域は、コーディングユニットまたは予測ユニットである、請求項１１に記載のデコーダ。
21. 方法であって、前記方法は、
    デコーダが、ビットストリームを受信することと、
    幾何学的分割モードに従って、カレントブロックの第１の領域、第２の領域、および第３の領域を決定することと、
    前記ビットストリーム内に含有される信号から、前記第１の領域、前記第２の領域、および／または前記第３の領域をデコードするためのコーディング変換則タイプを決定することであって、前記コーディング変換則タイプは、少なくとも逆ブロック離散コサイン変換または逆形状適応離散コサイン変換を特徴付ける、ことと、
    前記カレントブロックをデコードすることであって、前記カレントブロックのデコーディングは、前記第１の領域、前記第２の領域、および／または前記第３の領域毎に逆変換に関する前記決定された変換則タイプを使用することを含む、ことと、
    前記デコーダが、前記幾何学的分割モードが有効化されるかどうかを決定することと、
    前記デコーダが、前記カレントブロックに関する第１の線セグメントを決定することと、
    前記デコーダが、前記カレントブロックに関する第２の線セグメントを決定することと
    を含み、
    前記カレントブロックのデコーディングは、前記第１の線セグメントおよび前記第２の線セグメントを使用して、ピクセルデータを再構築することを含み、
    前記第１の線セグメントおよび前記第２の線セグメントは、前記カレントブロックを前記第１の領域、前記第２の領域、および前記第３の領域に分割する、方法。
22. 前記カレントブロックは、１２８×１２８または６４×６４のサイズを有する、請求項２１に記載の方法。
23. 前記第１の線セグメントは、前記第１の領域を特徴付け、前記第２の線セグメントは、前記第２の領域および前記第３の領域を特徴付ける、請求項２１に記載の方法。
24. ピクセルデータを再構築することは、前記ビットストリーム内に含有された関連付けられる動きベクトルを使用して、前記第１の領域に関する予測子を算出することを含む、請求項２１に記載の方法。
25. 前記デコーダは、
    前記ビットストリームを受信し、前記ビットストリームを量子化された係数にデコードするように構成されるエントロピーデコーダプロセッサと、
    前記決定されたコーディング変換則タイプに従って逆離散コサインを実施することを含め、前記量子化された係数を処理するように構成される逆量子化および逆変換プロセッサと、
    デブロッキングフィルタと、
    フレームバッファと、
    イントラ予測プロセッサと
    を備える、請求項２１に記載の方法。
26. 前記ビットストリームは、ブロックレベル幾何学的分割モードが前記カレントブロックに関して有効化されるかどうかを示すパラメータを含む、請求項２１に記載の方法。
27. 前記カレントブロックは、クアッドツリープラスバイナリディシジョンツリーの一部を形成する、請求項２１に記載の方法。
28. 前記カレントブロックは、クアッドツリープラスバイナリディシジョンツリーの非リーフノードである、請求項２１に記載の方法。
29. 前記カレントブロックは、コーディングツリーユニットまたはコーディングユニットである、請求項２１に記載の方法。
30. 前記第１の領域は、コーディングユニットまたは予測ユニットである、請求項２１に記載の方法。