JP7471944B2 - Power supply control device, switching power supply device and communication device - Google Patents

Power supply control device, switching power supply device and communication device Download PDF

Info

Publication number
JP7471944B2
JP7471944B2 JP2020122607A JP2020122607A JP7471944B2 JP 7471944 B2 JP7471944 B2 JP 7471944B2 JP 2020122607 A JP2020122607 A JP 2020122607A JP 2020122607 A JP2020122607 A JP 2020122607A JP 7471944 B2 JP7471944 B2 JP 7471944B2
Authority
JP
Japan
Prior art keywords
power supply
delay time
unit
supply control
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020122607A
Other languages
Japanese (ja)
Other versions
JP2022024345A (en
Inventor
正明 井上
良行 森嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alaxala Networks Corp
Original Assignee
Alaxala Networks Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alaxala Networks Corp filed Critical Alaxala Networks Corp
Priority to JP2020122607A priority Critical patent/JP7471944B2/en
Publication of JP2022024345A publication Critical patent/JP2022024345A/en
Application granted granted Critical
Publication of JP7471944B2 publication Critical patent/JP7471944B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Description

本発明は、電源制御装置、スイッチング電源装置、及びそれらを搭載した通信装置等の電子・電気機器に関し、特に電源供給開始時の突入電流の発生タイミングを制御可能な電源制御装置、スイッチング電源装置、及びそれらを搭載した通信装置に関する。 The present invention relates to a power supply control device, a switching power supply device, and electronic/electrical equipment such as a communication device equipped with them, and in particular to a power supply control device, a switching power supply device, and a communication device equipped with them that can control the timing of the occurrence of inrush current when power supply starts.

近年、多数の小型サーバーや、ネットワーク装置(通信装置)をラックマウントで高密度搭載するシステムが増えてきている。これらの装置に組み込まれるスイッチング電源には様々な方式の突入電流抑制回路が組み込まれている。 In recent years, there has been an increase in systems that have a large number of small servers and network devices (communication equipment) mounted in racks at high density. The switching power supplies built into these devices incorporate inrush current suppression circuits of various types.

例えば、特許文献1に示される電流制限抵抗とリレーを組み合わせたものもその一例である。しかしこの事例においても突入電流のピーク値を下げることができるが、突入電流が全く発生しないというレベルには達していない。また比較的小容量のスイッチング電源では突入抑制回路を有していない。 For example, the combination of a current limiting resistor and a relay shown in Patent Document 1 is one example. However, even in this case, although the peak value of the inrush current can be reduced, it does not reach a level where no inrush current occurs at all. Furthermore, relatively small-capacity switching power supplies do not have an inrush suppression circuit.

これらのスイッチング電源を搭載した多数の装置を使用したシステムでは、自然災害や設備点検等による停電の後の復電時に全装置に同時に突入電流が発生する。このため個々の突入電流は小さくても重畳的になるため配電設備に高負荷がかってしまい、上位にあるブレーカーが遮断されるため、その下位にある電子・電気機器が全て止まってしまう障害事例が散見される。 In systems that use many devices equipped with these switching power supplies, when power is restored after a power outage caused by a natural disaster or equipment inspection, an inrush current occurs simultaneously in all devices. For this reason, even though the individual inrush currents are small, they are superimposed, placing a heavy load on the power distribution equipment, causing the upper-level breaker to trip, and there are frequent cases of failures in which all the electronic and electrical equipment below it stops.

近年の給電系の異常に対して繊細なサーバーやネットワーク装置では、突然の電源断によって損傷を受ける可能性もあり、装置の可用性や寿命などの信頼性に影響を与えてしまう。 Recently, servers and network devices have become very sensitive to power supply system anomalies, so a sudden power outage can cause damage, affecting the reliability of the device, including its availability and lifespan.

このように複数の装置が同時に起動することによって突入電流が重畳されてしまう問題に対しては、例えば特許文献3に記載されているような、複数の装置に同時に電源供給が開始された場合であっても、各装置間で異なるタイミングで突入電流が発生するように制御し、配電設備に高負荷がかかること防ぐ技術がある。 To address the problem of inrush currents being superimposed when multiple devices are started at the same time, there is a technology described in Patent Document 3, for example, that prevents high loads on the power distribution equipment by controlling the inrush currents to occur at different times between devices even when power supply to multiple devices is started at the same time.

特開2018-67985号公報JP 2018-67985 A 特開2019-4577号公報JP 2019-4577 A 特開2018-36800号公報JP 2018-36800 A

サーバーやネットワーク機器は、CPUなどを搭載した一つ又は複数の論理ボードと、それらに電源を供給するスイッチング電源装置で構成される。一般にこれらの機器の論理ボードは消費電力が大きく、突入電流の重畳を防ぐために特許文献3の技術を適用して突入電流発生のタイミングを制御しようとした場合、論理ボード自体は特許文献3における負荷部13aに相当する。制御部14aが実行している電源投入制御のソフトウェア処理を論理ボード上のCPUに実行させることはできない。 Servers and network devices are composed of one or more logic boards equipped with a CPU and other components, and a switching power supply unit that supplies power to them. The logic boards of these devices generally consume a lot of power, and when trying to control the timing of inrush current generation by applying the technology of Patent Document 3 to prevent the superposition of inrush currents, the logic board itself corresponds to the load unit 13a in Patent Document 3. It is not possible to have the CPU on the logic board execute the software processing for power-on control that is being executed by the control unit 14a.

さらに、特許文献3の技術では、「初回の起動時には、各機器の遅延時間は一致するため、突入電流によりシステム9には過電流が発生して、各機器の起動は失敗する。」という問題があった。 Furthermore, the technology in Patent Document 3 has the problem that "during initial startup, the delay times of each device are the same, so an inrush current generates an overcurrent in the system 9, causing startup of each device to fail."

本発明の目的は、外部からの電源供給開始から突入電流発生までの時間を簡易な回路構成で初回の起動時から制御できるようにした電源制御装置、スイッチング電源装置、及び、それを搭載した通信装置を提供することにある。 The object of the present invention is to provide a power supply control device, a switching power supply device, and a communication device equipped with the same, which are capable of controlling the time from the start of external power supply to the generation of inrush current from the first startup using a simple circuit configuration.

本発明は、予め設定された識別情報を保持する不揮発性メモリと、前記不揮発性メモリに書き込み又は読み出しを行う通信インターフェースと、前記不揮発性メモリに格納した前記識別情報を第1の遅延時間に変換する変換部と、前記第1の遅延時間をカウントして前記第1の遅延時間が経過した後にEnable信号を送信するタイマー部と、前期Enable信号を受信してMOSFET駆動部を駆動するアナログ部と、を有し、前記MOSFET駆動部が外付け又は内蔵のMOSFETを駆動する。 The present invention includes a non-volatile memory that holds preset identification information, a communication interface that writes to and reads from the non-volatile memory, a conversion unit that converts the identification information stored in the non-volatile memory into a first delay time, a timer unit that counts the first delay time and transmits an Enable signal after the first delay time has elapsed, and an analog unit that receives the Enable signal and drives a MOSFET driver, and the MOSFET driver drives an external or built-in MOSFET.

各通信装置内のスイッチング電源装置が、論理ボードへ電源供給を開始する時間を個別に異なる時間にすることで、初回の起動時から突入電流が発生するタイミングをずらすことができ、配電設備にかかる突入電流のピーク電流値を下げることができる。 By setting the time at which the switching power supply unit in each communication device starts supplying power to the logic board to be different, the timing at which inrush current occurs can be shifted from the initial startup, and the peak current value of the inrush current applied to the power distribution equipment can be reduced.

本明細書において開示される主題の、少なくとも一つの実施の詳細は、添付されている図面と以下の記述の中で述べられる。開示される主題のその他の特徴、態様、効果は、以下の開示、図面、請求項により明らかにされる。 Details of at least one implementation of the subject matter disclosed herein are set forth in the accompanying drawings and the description below. Other features, aspects, and advantages of the disclosed subject matter will become apparent from the following disclosure, drawings, and claims.

本発明の実施例1による論理ボードへ電源を供給する通信装置の一構成例を示したブロック図である。1 is a block diagram showing a configuration example of a communication device that supplies power to a logic board according to a first embodiment of the present invention; 本発明の実施例1による通信装置の構成の一例を示したブロック図である。1 is a block diagram showing an example of a configuration of a communication device according to a first embodiment of the present invention; 本発明の実施例1によるスイッチング電源装置に含まれる電源制御部の構成の一例を表したブロック図である。1 is a block diagram showing an example of the configuration of a power supply control unit included in a switching power supply device according to a first embodiment of the present invention; 本発明の実施例1によるスイッチング電源装置の動作を示すタイミングチャートである。4 is a timing chart showing the operation of the switching power supply device according to the first embodiment of the present invention. 従来例の通信装置を用いた場合の突入電流発生の様子を模式的に示した図である。1 is a diagram showing a schematic diagram of an inrush current occurring when a conventional communication device is used; 本発明の実施例1による通信装置を用いた場合の突入電流発生の様子を模式的に示した図である。4A and 4B are diagrams illustrating an example of an inrush current generated when the communication device according to the first embodiment of the present invention is used. 本発明の実施例2によるスイッチング電源装置の背面図である。FIG. 11 is a rear view of a switching power supply device according to a second embodiment of the present invention. 本発明の実施例2によるスイッチング電源回路の一部を示した図である。FIG. 11 is a diagram showing a part of a switching power supply circuit according to a second embodiment of the present invention. 本発明の実施例3によるスイッチング電源装置の回路の一部を示した図である。FIG. 11 is a diagram showing a part of a circuit of a switching power supply device according to a third embodiment of the present invention. 本発明の実施例3によるスイッチング電源装置の動作モードを示した図である。FIG. 11 is a diagram showing an operation mode of a switching power supply device according to a third embodiment of the present invention. 本発明の実施例1による通信装置の識別子とタイマー遅延時間の関係を示す図である。FIG. 4 is a diagram illustrating a relationship between a communication device identifier and a timer delay time according to the first embodiment of the present invention.

以下、本発明の実施形態を添付図面に基づいて説明する。 The following describes an embodiment of the present invention with reference to the attached drawings.

図1は、本発明による複数の通信装置(又は電子・電気機器)を電源供給源に接続したシステムの一例を示す図である。このシステムの例は、100V又は200Vの交流電源が供給される分電盤27と、分電盤27に接続される複数のコンセントボックス13~16と、コンセントボックス13に接続される複数の通信装置1~5により構成される。 Figure 1 shows an example of a system in which multiple communication devices (or electronic/electrical devices) according to the present invention are connected to a power supply source. This example system is composed of a distribution board 27 to which 100V or 200V AC power is supplied, multiple outlet boxes 13-16 connected to the distribution board 27, and multiple communication devices 1-5 connected to the outlet box 13.

図では省略しているが、コンセントボックス14から16にも、コンセントボックス13と同様に複数の通信装置がそれぞれ接続されているものとする。また、分電盤27には主遮断器26(例えば遮断電流50A)と、複数の遮断器21~24(例えば遮断電流20A)が含まれている。 Although not shown in the figure, multiple communication devices are also connected to outlet boxes 14 to 16, similar to outlet box 13. In addition, distribution board 27 includes main circuit breaker 26 (e.g., interrupting current 50 A) and multiple circuit breakers 21 to 24 (e.g., interrupting current 20 A).

このような構成で複数の通信装置1~5に100V又は200Vの交流電力が供給され、万一何からの理由で過電流が発生した場合は、主遮断器26又は遮断器21~24が電力供給を遮断する仕組みとなっている。なお、通信装置1やコンセントボックスの数は、図示されているものに限定されない。 In this configuration, 100V or 200V AC power is supplied to multiple communication devices 1-5, and if an overcurrent occurs for any reason, the main circuit breaker 26 or circuit breakers 21-24 cut off the power supply. Note that the number of communication devices 1 and outlet boxes is not limited to those shown in the figure.

図2は、本発明による通信装置1の内部構成を示したブロック図である。通信装置2~5も同様の構成であり、以降では個々の通信装置を区別しない場合、代表して通信装置1を対象として説明する。 Figure 2 is a block diagram showing the internal configuration of communication device 1 according to the present invention. Communication devices 2 to 5 also have the same configuration, and in the following, unless there is a need to distinguish between the individual communication devices, the description will focus on communication device 1 as a representative.

通信装置1は、電源としてAC_IN100にてAC100V/AC200Vを受電しDC電圧(12V)をDC_OUT102から出力するスイッチング電源装置6と、そのDC電圧を受電して仕様に応じた様々な機能を有する論理ボード7からなる。本実施例では、論理ボード7として通信処理を行う例を示す。 The communication device 1 is composed of a switching power supply device 6 that receives AC 100V/AC 200V as a power source at AC_IN 100 and outputs a DC voltage (12V) from DC_OUT 102, and a logic board 7 that receives the DC voltage and has various functions according to the specifications. In this embodiment, an example is shown in which the logic board 7 performs communication processing.

スイッチング電源装置6は突入電流を抑止する突入電流抑制NTC(Negative Temperature Coefficient)サーミスター35と整流ダイオード34からなる入力部と、電源制御部(又は電源制御装置)50と、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)56のスイッチング部と、絶縁トランス38とダイオード39~40とインダクタ41からなる出力部と、絶縁型I2Cバスドライバ48を有する。 The switching power supply 6 has an input section consisting of an inrush current suppression NTC (Negative Temperature Coefficient) thermistor 35 that suppresses inrush current and a rectifier diode 34, a power supply control section (or power supply control device) 50, a switching section of a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) 56, an output section consisting of an isolation transformer 38, diodes 39-40, and an inductor 41, and an isolated I2C bus driver 48.

また、論理ボード7は、給電ケーブル33を通してスイッチング電源装置6のDC_OUT102から受電したDC電圧(12V)を内部用電圧に変換するDC/DCコンバーター44と、通信装置1のシリアル番号などの識別情報(又は識別番号)を保存するUIM(Unique Information Memory)45と、UIM45の内容をスイッチング電源装置6へ書き込むマイコン(マイクロコンピュータ)46と、マイコン46の制御により装置間の通信を制御する通信部81と、通信部81に接続されて外部の装置と接続するポート82からなる。 The logic board 7 also includes a DC/DC converter 44 that converts the DC voltage (12V) received from the DC_OUT 102 of the switching power supply 6 through the power supply cable 33 into an internal voltage, a UIM (Unique Information Memory) 45 that stores identification information (or identification number) such as the serial number of the communication device 1, a microcomputer (microcomputer) 46 that writes the contents of the UIM 45 to the switching power supply 6, a communication unit 81 that controls communication between devices under the control of the microcomputer 46, and a port 82 that is connected to the communication unit 81 and connects to an external device.

UIM45は、例えば、EEPROM(Electrically Erasable Programmable Read-Only Memory)などの不揮発性メモリで構成される。 The UIM 45 is composed of a non-volatile memory such as an EEPROM (Electrically Erasable Programmable Read-Only Memory).

図3は、スイッチング電源装置6に内蔵される電源制御部50の内部構成を示したブロック図である。 Figure 3 is a block diagram showing the internal configuration of the power supply control unit 50 built into the switching power supply device 6.

電源制御部50内には内部電圧を生成するレギュレーター58と、アナログ部59、デジタル部61、MOSFET駆動部60、ヒステリシス付きコンパレーター66、外付けコンデンサ51にチャージ電流Iccを流す電流源67、ディレイ時間を保持するEEPROM65からなる。 The power supply control unit 50 consists of a regulator 58 that generates an internal voltage, an analog section 59, a digital section 61, a MOSFET driver 60, a comparator with hysteresis 66, a current source 67 that supplies a charge current Icc to the external capacitor 51, and an EEPROM 65 that holds the delay time.

デジタル部61は、I2C(Inter-Integrated Circuit)インターフェース部64と、EEPROM65の2進値を時間に変換する変換部63と、遅延タイマー部62からなる。なお、図2、図3において、電源制御部50は、一つのIC(Integrated Circuit)として構成した例で記載しているが、このような構成方法に限定されるものではない。 The digital section 61 is made up of an I2C (Inter-Integrated Circuit) interface section 64, a conversion section 63 that converts the binary value of the EEPROM 65 into time, and a delay timer section 62. Note that in Figs. 2 and 3, the power supply control section 50 is shown as being configured as a single IC (Integrated Circuit), but is not limited to this configuration method.

以上説明したような構成を有する通信装置1において、突入電流が発生するタイミングをどのように制御するかについて図2と図3を用いてさらに説明する。 The following will further explain how to control the timing of inrush current generation in the communication device 1 having the configuration described above, using Figures 2 and 3.

まず、通信装置1に突入電流が発生するタイミングを決定するために必要な情報をEEPROM65に設定する。具体的には、例えば通信装置1の製品名と製造Lot番号、シリアル番号など製品固有の情報(識別情報)を製品出荷前に予め格納する。 First, information required to determine the timing at which an inrush current occurs in the communication device 1 is set in the EEPROM 65. Specifically, for example, product-specific information (identification information) such as the product name, manufacturing lot number, and serial number of the communication device 1 is stored in advance before the product is shipped.

製品名、Lot番号、シリアル番号は通信装置1の外部から確認できるようにバーコードやQRコード(登録商標)などの形式で製品銘板などに印刷されているので、それらのコードをリーダーで読み取り、まず、論理ボード7のUIM45に書き込む。あるいは、遅延時間に対応する任意の値を使用者が決めて、上記の製品固有情報の代わりにUIM45に書き込んでもよい。 The product name, lot number, and serial number are printed on the product nameplate in the form of a barcode or QR code (registered trademark) so that they can be confirmed from outside the communication device 1, and these codes are read by a reader and first written into the UIM 45 of the logic board 7. Alternatively, the user may decide on an arbitrary value corresponding to the delay time and write this into the UIM 45 instead of the above product-specific information.

マイコン46はUIM45から情報を読み取りI2Cバス47、絶縁型I2Cバスドライバ48、I2Cバス49を経て、電源制御部50内のEEPROM65に書き込む。又は、UIM45の情報ではなく電源制御部50内のEEPROM65に直接使用者が遅延時間に対応する値を書き込んでもよい。 The microcomputer 46 reads information from the UIM 45 and writes it to the EEPROM 65 in the power supply control unit 50 via the I2C bus 47, the insulated I2C bus driver 48, and the I2C bus 49. Alternatively, the user may write a value corresponding to the delay time directly to the EEPROM 65 in the power supply control unit 50, rather than the information in the UIM 45.

以上の操作は、製品出荷準備段階や通信装置1の初期設定段階など、安定した電源供給環境で通信装置1が動作している場合に実施する。EEPROM65は不揮発性のメモリなので、一度書き込みを行えばその後に電源断となっても設定された値は残っている。 The above operations are performed when the communication device 1 is operating in a stable power supply environment, such as during preparation for product shipment or during the initial setup of the communication device 1. Since the EEPROM 65 is a non-volatile memory, once a value is written, it remains set even if the power is subsequently turned off.

以上のように設定された状態において例えば停電等で一度電源断となり、その後復電したような場合に通信装置1は次のように動作する。 When configured as described above, if the power is cut off due to a power outage or the like and then restored, the communication device 1 will operate as follows.

スイッチング電源装置6に、100VAC又は200VACを印可すると整流ダイオード34により140Vピーク又は280VピークのDC電圧に変換されて抵抗37、54の分圧抵抗によりVCCA103に電圧が印加され電源制御部50に給電される。同時にEN信号104がプルアップ抵抗55によってハイレベルになり電源制御部50が動作を開始する。 When 100 VAC or 200 VAC is applied to the switching power supply 6, it is converted to a DC voltage of 140 V peak or 280 V peak by the rectifier diode 34, and the voltage is applied to the VCCA 103 by the voltage dividing resistors 37 and 54, and power is supplied to the power supply control unit 50. At the same time, the EN signal 104 becomes high level by the pull-up resistor 55, and the power supply control unit 50 starts operating.

電源制御部50は、初期化が完了した後、電流源67から外付けコンデンサ51にIcc電流のチャージを開始してCSS(Current Source power Supply)端子107の電圧が上昇を始め、遅延時間T_delay= Ct×Vth/Icc経過後、スレッショルド電圧69(Vth)を超えると、ヒステリシス付きコンパレーター66はRESET信号106をローレベルからハイレベルにして遅延タイマー部62のリセットを解除し、遅延タイマー部62は動作を開始する。なお、上記Ctは、外付けコンデンサ51の静電容量を示す。 After the power supply control unit 50 has completed initialization, it starts charging the external capacitor 51 with a current Icc from the current source 67, and the voltage at the CSS (Current Source power Supply) terminal 107 starts to rise. After a delay time T_delay = Ct x Vth/Icc has elapsed, when the voltage exceeds the threshold voltage 69 (Vth), the hysteresis comparator 66 changes the RESET signal 106 from low to high to release the reset of the delay timer unit 62, and the delay timer unit 62 starts operating. Note that Ct above indicates the capacitance of the external capacitor 51.

遅延タイマー部62は、EEPROM65の値から変換部63で5ms/bitでDELAY_Timer時間を計算しDELAY_Timer時間が経過した後、アナログ部59にEnable信号105を送信する。 The delay timer unit 62 calculates the DELAY_Timer time at 5 ms/bit using the conversion unit 63 from the value in the EEPROM 65, and after the DELAY_Timer time has elapsed, it sends an Enable signal 105 to the analog unit 59.

DELAY_Timer時間に変換する際の単位時間は5ms/bitである必要はなく、1ms/bit~100ms/bitなどでもよい。また、変換部63は、EEPROM65内の値が製品固有情報であった場合、DELAY_Timer時間へ変換する前に、EEPROM65内の値に例えば適当なハッシュ関数等を適用してから所定のビット数を取り出すなどの操作を行って、通信装置1~5のそれぞれでDELAY_Timer時間を一定の時間範囲内でずらして分散させるような処理を行ってもよい。 The unit time for conversion to the DELAY_Timer time does not need to be 5 ms/bit, but may be 1 ms/bit to 100 ms/bit, etc. Furthermore, if the value in EEPROM 65 is product-specific information, conversion unit 63 may perform an operation such as applying an appropriate hash function or the like to the value in EEPROM 65 and then extracting a predetermined number of bits before converting it to the DELAY_Timer time, thereby distributing the DELAY_Timer time in each of communication devices 1 to 5 by shifting it within a certain time range.

アナログ部59及びMOSFET駆動部60はEnable信号105を受信すると動作を開始して外付けMOSFET56を駆動し、スイッチング動作を開始する。なお、外付けMOSFET56は電源制御部50に内蔵されていてもよい。 When the analog unit 59 and the MOSFET driver 60 receive the Enable signal 105, they start operating and drive the external MOSFET 56, starting the switching operation. The external MOSFET 56 may be built into the power supply controller 50.

図4は、以上説明した動作を、100VAC又は200VACが印可されてからのスイッチング電源装置6内部の主な信号などの様子をタイムチャートとして示したものである。 Figure 4 shows the above-described operation in the form of a time chart showing the main signals inside the switching power supply 6 after 100 VAC or 200 VAC is applied.

時刻T0では、100VAC又は200VACの印可開始と同時にVCCA103とEN信号104の電圧がローレベルからハイレベルになり、また、CSS端子107の電圧が上昇を始める。 At time T0, the application of 100 VAC or 200 VAC starts, and at the same time, the voltage of VCCA 103 and EN signal 104 changes from low to high, and the voltage of CSS terminal 107 starts to rise.

T_delay= Ct×Vth/Iccが経過した後、CSS端子107の電圧がスレッショルド電圧(Vth)を超える時刻T1では、電源制御部50内のRESET信号106がローレベルからハイレベルになる。 After T_delay = Ct x Vth/Icc has elapsed, at time T1 when the voltage of the CSS terminal 107 exceeds the threshold voltage (Vth), the RESET signal 106 in the power supply control unit 50 goes from low to high.

さらにDelay_Timer時間経過後の時刻T2では、電源制御部50内のEnable信号105がローレベルからハイレベルになり、スイッチング電源装置6のDC_OUT102が立ち上がると同時に、入力電流I_IN101において突入電流が発生する。 Furthermore, at time T2 after the Delay_Timer has elapsed, the Enable signal 105 in the power supply control unit 50 goes from low to high, and at the same time that the DC_OUT 102 of the switching power supply device 6 rises, an inrush current occurs in the input current I_IN 101.

ここで、Delay_Timer時間は、製品固有情報又は予め使用者が決めた値に基づいて決定され、通信装置1~5の突入電流発生タイミングはそれぞれ異なったものとなるように構成されているため、突入電流の重畳が軽減される。 Here, the Delay_Timer time is determined based on product-specific information or a value determined in advance by the user, and the timing at which the inrush current occurs in communication devices 1 to 5 is configured to be different from one another, thereby reducing the superposition of inrush currents.

図5と図6は、本発明により突入電流の重畳が軽減する効果が得られることを模式的に説明した図である。図5は従来例の突入電流の様子を表し、図6は、通信装置1~5に本発明を適用した場合の突入電流の様子を表したものである。 Figures 5 and 6 are diagrams that explain the effect of reducing the superposition of inrush currents achieved by the present invention. Figure 5 shows the state of inrush current in a conventional example, and Figure 6 shows the state of inrush current when the present invention is applied to communication devices 1 to 5.

図5のシステムでは、通信装置1~5に本発明を適用していないので、分電盤27からコンセントボックス13を経由して電源供給が開始された場合、それぞれで発生する突入電流8~12は全て同じタイミングで発生し、コンセントボックス13が接続される遮断器21を流れる突入電流17のピーク値は、突入電流8~12のピーク値を足し合わせたものとなる。 In the system of FIG. 5, the present invention is not applied to communication devices 1 to 5, so when power supply is started from distribution board 27 via outlet box 13, inrush currents 8 to 12 generated in each of them all occur at the same time, and the peak value of inrush current 17 flowing through circuit breaker 21 to which outlet box 13 is connected is the sum of the peak values of inrush currents 8 to 12.

コンセントボックス14~16にもコンセントボックス13と同様に通信装置1が接続されていた場合、突入電流18~20も同様となる。さらに、主遮断器26を流れる突入電流25のピーク値は、突入電流17~20のピーク値を足し合わせたものとなる。もし、このピーク値が主遮断器26の容量を超えていた場合、主遮断器26は回路を遮断し、配下の全ての通信装置1が再度電源遮断となってしまう事故が発生してしまう。 If communication devices 1 are connected to outlet boxes 14-16 as well as outlet box 13, the inrush currents 18-20 will be similar. Furthermore, the peak value of inrush current 25 flowing through main circuit breaker 26 will be the sum of the peak values of inrush currents 17-20. If this peak value exceeds the capacity of main circuit breaker 26, main circuit breaker 26 will cut off the circuit, causing an accident in which power is cut off again for all subordinate communication devices 1.

一方、図6のシステムでは、通信装置1~5に本発明を適用しているので、突入電流8~12の発生時期を例えば図示したように異なるタイミングにすることができる。その結果、遮断器21を流れる突入電流28のピーク値は、図示するように単純に突入電流8~12のピーク値の和とはならず、前記従来例に比してピーク値が抑制されることになる。 In contrast, in the system of FIG. 6, the present invention is applied to communication devices 1 to 5, so the occurrence times of inrush currents 8 to 12 can be set to different times, for example as shown in the figure. As a result, the peak value of inrush current 28 flowing through circuit breaker 21 is not simply the sum of the peak values of inrush currents 8 to 12 as shown in the figure, and the peak value is suppressed compared to the conventional example.

コンセントボックス14~16の突入電流29~31も同様である。以上から、主遮断器26を流れる突入電流32も、図示しているように図5の突入電流25と比べてピーク値が抑制されたものとなり、再度の電源遮断が発生してしまう事故を抑止する効果が得られる。 The same applies to the inrush currents 29 to 31 in the outlet boxes 14 to 16. As a result, the peak value of the inrush current 32 flowing through the main circuit breaker 26 is suppressed compared to the inrush current 25 in FIG. 5, as shown in the figure, which has the effect of preventing accidents that cause the power supply to be shut off again.

図9は、スイッチング電源装置の識別子と遅延時間の関係を示す図である。図9は、通信装置1のシリアル番号を製品固有の情報(識別情報)としてUIM45に書き込んで、シリアル番号に対応する遅延時間(Delay_Timer時間)を設定する例を示す。図9は、シリアル番号の下1桁を示すシリアル651と、遅延時間(msec)652の関係を示す。 Figure 9 is a diagram showing the relationship between the identifier of a switching power supply device and the delay time. Figure 9 shows an example in which the serial number of the communication device 1 is written to the UIM 45 as product-specific information (identification information) and a delay time (Delay_Timer time) corresponding to the serial number is set. Figure 9 shows the relationship between the serial number 651, which indicates the last digit of the serial number, and the delay time (msec) 652.

図示の例では、通信装置1のシリアル番号を16進数で表記し、シリアル番号の下一桁について100(msec)の間隔で番号の昇順で遅延時間を設定している。なお、遅延時間の間隔は一例であり、図示の例に限定されるものではなく、所望の間隔で設定すればよい。 In the illustrated example, the serial number of the communication device 1 is expressed in hexadecimal, and the delay time is set for the last digit of the serial number in ascending order at intervals of 100 (msec). Note that the delay time interval is one example and is not limited to the illustrated example, and may be set at any desired interval.

本実施例では、変換部63が、シリアル番号の下一桁の値に応じて、Delay_Timer時間を16種類に分散するので、スイッチング電源装置6が論理ボード7へ電源供給を開始する時間を通信装置1毎に異なる時間に設定することで初回の起動時から突入電流が発生するタイミングをずらすことができ、配電設備にかかる突入電流のピーク電流値を低減することができる。 In this embodiment, the conversion unit 63 distributes the Delay_Timer time into 16 different types depending on the last digit of the serial number. By setting the time at which the switching power supply unit 6 starts supplying power to the logic board 7 to a different time for each communication device 1, it is possible to shift the timing at which an inrush current occurs from the initial startup, and reduce the peak current value of the inrush current applied to the power distribution equipment.

なお、上記実施例1では、スイッチング電源装置6が通信装置1を構成する論理ボード7に電源を供給する例を示したが、これに限定されるものではなく、スイッチング電源装置6が電子機器又は電気機器へ電力を供給する構成であればよい。 In the above embodiment 1, an example is shown in which the switching power supply device 6 supplies power to the logic board 7 that constitutes the communication device 1, but the present invention is not limited to this, and any configuration in which the switching power supply device 6 supplies power to an electronic device or an electric device may be used.

分電盤27の配下に接続される通信装置1の台数が多くなった場合に、突入電流の重畳が起こる可能性をより低くするため、利用者の設定による遅延時間の補助的な制御を容易に行えるとよいケースもある。 When the number of communication devices 1 connected under the distribution board 27 increases, it may be advantageous in some cases to easily perform auxiliary control of the delay time by user settings in order to further reduce the possibility of inrush current superposition.

例えば、スイッチング電源装置6の外付けコンデンサ51の静電気容量を変更可能にすることで、VCCA103が供給されてからRESET信号106が発生するまでの遅延時間T_delayを可変にすることも可能である。その実施例を図7A、図7Bに示す。 For example, by making the capacitance of the external capacitor 51 of the switching power supply device 6 variable, it is possible to make the delay time T_delay from when the VCCA 103 is supplied until the RESET signal 106 is generated variable. An example of this is shown in Figures 7A and 7B.

図7Aは、実施例2の通信装置1の背面図を示す。また、図7Bは、スイッチング電源装置6の回路図の一部を示す。図7Bは、図3に示した外付けコンデンサ51の容量を可変とするために、複数の外付けコンデンサCta51a、Ctb51b、Cta51c、Cta51d、Cta51eと、複数のスイッチA70、スイッチB71、スイッチC72、スイッチD73(スイッチは、図中でSWと記載)を電源制御部50のCSS端子107に接続した構成を示している。なお、その他の構成については前記実施例1と同様である。 Figure 7A shows a rear view of the communication device 1 of the second embodiment. Also, Figure 7B shows a part of the circuit diagram of the switching power supply device 6. Figure 7B shows a configuration in which multiple external capacitors Cta51a, Ctb51b, Cta51c, Cta51d, and Cta51e and multiple switches A70, B71, C72, and D73 (the switches are indicated as SW in the figure) are connected to the CSS terminal 107 of the power supply control unit 50 in order to make the capacitance of the external capacitor 51 shown in Figure 3 variable. Note that the other configurations are the same as those of the first embodiment.

各コンデンサとスイッチは図7Bで示すように一つずつ組み合わせて直列接続したものを4組並列接続する構成となっている。ただし、コンデンサCta51eだけはスイッチを接続しない。 As shown in Figure 7B, each capacitor and switch is connected in series, and four sets of them are connected in parallel. However, the only capacitor Cta51e is not connected to a switch.

スイッチA70~スイッチD73が取り付けられた透明板74は通信装置1の筐体68の背面から操作可能な位置に透明板固定ネジ75で固定され、手動でON/OFFを切り替えることができる。 The transparent plate 74 on which switches A70 to D73 are attached is fixed with transparent plate fixing screws 75 in a position that can be operated from the rear of the housing 68 of the communication device 1, and can be manually switched ON/OFF.

例えばスイッチA70がON、スイッチB71~スイッチD73がOFFの場合、電源制御部50のCSS端子107に接続されている外付けコンデンサは並列接続されたCta51aとCte51eなので外付けコンデンサによる遅延時間T_delayは(Cta+Cte)×Vth/Iccとなり、全てのスイッチがOFFの場合はCte×Vth/Iccとなる。 For example, when switch A70 is ON and switches B71 to D73 are OFF, the external capacitors connected to the CSS terminal 107 of the power supply control unit 50 are Cta51a and Cte51e connected in parallel, so the delay time T_delay due to the external capacitors is (Cta+Cte)×Vth/Icc, and when all switches are OFF, it is Cte×Vth/Icc.

また、仮にCte51eを設けず、かつ全てのスイッチOFFの場合は、遅延時間T_delay=0となり、電源制御部50内のDELAY_Timer時間のみとする形態にすることもできる。 Also, if Cte51e is not provided and all switches are OFF, the delay time T_delay = 0, and only the DELAY_Timer time in the power supply control unit 50 is used.

この実施例によれば、遅延タイマー部62によるDelay_Timer時間に遅延時間T_delayをオフセットとして加算することができるようになる。 According to this embodiment, it becomes possible to add the delay time T_delay as an offset to the Delay_Timer time set by the delay timer unit 62.

これにより、通信装置1の台数が非常に多く、製品固有の情報に基づいて算出したDelay_Timer時間だけでは、それらが偶然一致してしまう恐れがある場合に、遅延時間T_delayの設定をさらに加えてそれらを分散させることが可能となる。 This makes it possible to distribute the delay times by further setting the delay time T_delay when there are a large number of communication devices 1 and there is a risk that the delay times will coincide by coincidence if the Delay_Timer time is calculated based on product-specific information alone.

例えば、図1のようなシステムで一つのコンセントボックス13~16にさらに多数の通信装置1~5が接続されている場合、コンセントボックス単位でそれらに接続されている通信装置1~5のスイッチA70からスイッチD73の値を決定して起動時間のオフセットを付与することで、コンセントボックス単位で各通信装置1~5の起動時間が重複しないように設定することもできる。 For example, in a system like that shown in FIG. 1, if multiple communication devices 1-5 are connected to one outlet box 13-16, the values of switches A70 to D73 of communication devices 1-5 connected to them can be determined on an outlet box basis to provide a startup time offset, so that the startup times of communication devices 1-5 are set so as not to overlap on an outlet box basis.

すなわち、外付けコンデンサCta51a~Cta51dの静電容量の値と、スイッチA70~D73のON-OFFの組み合わせによって多種の遅延時間T_delay(第2の遅延時間)に変更することができる。 In other words, the delay time T_delay (second delay time) can be changed to various types by changing the capacitance values of the external capacitors Cta51a to Cta51d and the ON/OFF combinations of the switches A70 to D73.

したがって、16種類のDelay_Timer時間に加えて、遅延時間T_delayを通信装置1~5毎に変更することで、多数の通信装置1~5間での突入電流の重畳をさらに低減することが可能となる。 Therefore, by changing the delay time T_delay for each communication device 1-5 in addition to the 16 types of Delay_Timer time, it is possible to further reduce the superposition of inrush currents between multiple communication devices 1-5.

以上のように、実施例2の通信装置1は、稼働を開始した後でも、スイッチA70~スイッチD73のON、OFFの組み合わせに応じて、遅延時間T_delayを変更することができ、通信装置1の設置場所の移動や他の計算機との組み合わせの変更などに応じて、突入電流が発生するタイミングを変更することが可能となる。 As described above, the communication device 1 of Example 2 can change the delay time T_delay according to the combination of ON/OFF of switches A70 to D73 even after starting operation, and can change the timing at which an inrush current occurs according to moving the installation location of the communication device 1 or changing the combination with other computers.

図8Aは、本発明の実施例3によるスイッチング電源装置6の回路の一部を示した図である。図8Bは、スイッチング電源装置6の動作モードを示した図である。 Figure 8A shows a part of the circuit of a switching power supply device 6 according to a third embodiment of the present invention. Figure 8B shows the operating modes of the switching power supply device 6.

実施例3では、スイッチング電源装置6に電源制御部50の遅延モードを切り替えるロータリースイッチ76を設けた例を示す。なお、その他の構成については、前記実施例1と同様である。 In the third embodiment, a rotary switch 76 is provided in the switching power supply device 6 to switch the delay mode of the power supply control unit 50. The other configurations are the same as those in the first embodiment.

以下では、ロータリースイッチ76による遅延時間T_delay、Delay_Timer時間の有効、無効を選択可能とした実施例について説明する。 The following describes an embodiment in which the delay time T_delay and the Delay_Timer time can be selected to be enabled or disabled using the rotary switch 76.

電源制御部50は、SEL0(108)とSEL1(109)の入力端子をさらに有し、SEL0(108)、SEL1(109)はそれぞれ外部にプルダウン抵抗77を有する。このプルダウン抵抗77は電源制御部50に内蔵でもよい。 The power supply control unit 50 further has input terminals SEL0 (108) and SEL1 (109), and SEL0 (108) and SEL1 (109) each have an external pull-down resistor 77. This pull-down resistor 77 may be built into the power supply control unit 50.

SEL0(108)とSEL1(109)は、遅延タイマー部62の動作を決定するための信号の入力端子であり、SEL0(108)には遅延時間T_delayを有効とするかどうかを決める信号を入力し、SEL1(109)にはDelay_Timer時間を有効とするかどうかを決める信号を入力する。本実施例では、それぞれの信号がハイレベルの時は対応する時間が無効、ローレベルの時は対応する時間が有効であるとしている。 SEL0 (108) and SEL1 (109) are input terminals for signals that determine the operation of the delay timer unit 62. A signal that determines whether the delay time T_delay is enabled is input to SEL0 (108), and a signal that determines whether the Delay_Timer time is enabled is input to SEL1 (109). In this embodiment, when each signal is at a high level, the corresponding time is disabled, and when the signal is at a low level, the corresponding time is enabled.

ロータリースイッチ76は、回転するスイッチの位置によって端子1(111)から端子3(113)のそれぞれが端子C110に接続されるか否かを切り替えることができるスイッチである。 The rotary switch 76 is a switch that can switch whether or not each of terminals 1 (111) to 3 (113) is connected to terminal C110 depending on the position of the rotated switch.

SEL0(108)はロータリースイッチ76の端子1(111)に接続し、SEL1(109)はロータリースイッチ76の端子2(112)に接続し、ロータリースイッチ76の端子C110はプルアップ抵抗78によりVCCA103にプルアップしている。 SEL0 (108) is connected to terminal 1 (111) of the rotary switch 76, SEL1 (109) is connected to terminal 2 (112) of the rotary switch 76, and terminal C110 of the rotary switch 76 is pulled up to VCCA103 by the pull-up resistor 78.

この場合、プルアップ抵抗78はプルダウン抵抗77と比較して十分に小さくし、電源制御部50がハイレベルを認識できる分圧比にする。 In this case, the pull-up resistor 78 is made sufficiently small compared to the pull-down resistor 77, and the voltage division ratio is set so that the power supply control unit 50 can recognize the high level.

本実施例では、端子3(113)は使用していない。ロータリースイッチ76が“0”又は“4”の場合、ロータリースイッチ76の端子1(111)と端子2(112)はロータリースイッチ76内で端子C110に接続されないようになっており、プルダウン抵抗77により端子SEL0(108)と端子SEL1(109)はローレベルとなり、図8Bで示すように、電源制御部50は遅延時間T_delay(図中RESET信号)と、Delay_Timer時間がともに有効な動作となる。 In this embodiment, terminal 3 (113) is not used. When the rotary switch 76 is at "0" or "4", terminal 1 (111) and terminal 2 (112) of the rotary switch 76 are not connected to terminal C110 within the rotary switch 76, and terminal SEL0 (108) and terminal SEL1 (109) are set to low level by the pull-down resistor 77, and as shown in FIG. 8B, the power supply control unit 50 operates with both the delay time T_delay (RESET signal in the figure) and the Delay_Timer time valid.

ロータリースイッチ76が“1”又は“5”の場合、ロータリースイッチ76の端子1(111)と端子C110はロータリースイッチ76内で接続されるようになり、プルアップ抵抗78によりロータリースイッチ76の端子1(111)と端子SEL0(108)はハイレベル、ロータリースイッチ76の端子2(112)と端子C110はロータリースイッチ76内で接続されずプルダウン抵抗77によりロータリースイッチ76の端子2(112)と端子SEL1(109)はローレベルとなり、図8Bで示すように、遅延時間T_delay(図中RESET信号)は無効、Delay_Timer時間は有効となる。 When the rotary switch 76 is set to "1" or "5", terminal 1 (111) and terminal C110 of the rotary switch 76 are connected within the rotary switch 76, terminal 1 (111) and terminal SEL0 (108) of the rotary switch 76 are set to high level by the pull-up resistor 78, terminal 2 (112) and terminal C110 of the rotary switch 76 are not connected within the rotary switch 76, and terminal 2 (112) and terminal SEL1 (109) of the rotary switch 76 are set to low level by the pull-down resistor 77. As shown in FIG. 8B, the delay time T_delay (RESET signal in the figure) is disabled, and the Delay_Timer time is enabled.

ロータリースイッチ76が“2”又は“6”の場合、ロータリースイッチ76の端子1(111)と端子C110はロータリースイッチ76内で接続されずプルダウン抵抗77によりロータリースイッチ76の端子1(111)と端子SEL0(108)はローレベル、ロータリースイッチ76の端子2(112)と端子C(110)はロータリースイッチ76内で接続されプルアップ抵抗78によりロータリースイッチ76の端子2(112)と端子SEL1(109)はハイレベルとなり、図8Bで示すように、遅延時間T_delay(図中RESET信号)は有効、Delay_Timer時間は無効となる。 When the rotary switch 76 is set to "2" or "6", terminal 1 (111) and terminal C110 of the rotary switch 76 are not connected within the rotary switch 76, and terminal 1 (111) and terminal SEL0 (108) of the rotary switch 76 are set to low level by the pull-down resistor 77, terminal 2 (112) and terminal C (110) of the rotary switch 76 are connected within the rotary switch 76, and terminal 2 (112) and terminal SEL1 (109) of the rotary switch 76 are set to high level by the pull-up resistor 78. As shown in FIG. 8B, the delay time T_delay (RESET signal in the figure) is valid, and the Delay_Timer time is invalid.

ロータリースイッチ76が“3”又は“7”の場合、ロータリースイッチ76の端子1(111)と端子C(110)はロータリースイッチ76内で接続されプルアップ抵抗78によりロータリースイッチ76の端子1(111)と端子SEL0(108)はハイレベル、ロータリースイッチ76の端子2(112)と端子C(110)はロータリースイッチ76内で接続されプルアップ抵抗78によりロータリースイッチ76の端子2(112)と端子SEL1(109)はハイレベルとなり、図8Bで示すように、遅延時間T_delay(図中RESET信号)とDelay_Timer時間は無効となり、VCCA103とEN信号104がハイレベルになれば遅延タイマー部62はすぐにEnable信号105を送信し、その結果外付けMOSFET56が駆動しスイッチング動作を開始する。 When the rotary switch 76 is set to "3" or "7", the terminal 1 (111) and terminal C (110) of the rotary switch 76 are connected within the rotary switch 76, and the terminal 1 (111) and terminal SEL0 (108) of the rotary switch 76 are set to high level by the pull-up resistor 78, and the terminal 2 (112) and terminal C (110) of the rotary switch 76 are connected within the rotary switch 76, and the terminal 2 (112) and terminal SEL1 (109) of the rotary switch 76 are set to high level by the pull-up resistor 78. As shown in FIG. 8B, the delay time T_delay (RESET signal in the figure) and the Delay_Timer time are invalidated, and when the VCCA 103 and EN signal 104 become high level, the delay timer unit 62 immediately sends the Enable signal 105, which causes the external MOSFET 56 to drive and start switching operation.

また、本実施例の変形例として、EEPROM65にSEL0(108)とSEL1(109)の信号状態に相当する値(動作モード情報)を書き込む領域を設け、該領域に値が書き込まれている場合、遅延タイマー部62はロータリースイッチ76の設定よりも優先して該領域の値を使用し、遅延時間T_delayとDelay_Timer時間の有効、無効を指定することもできる。 As a modification of this embodiment, an area is provided in the EEPROM 65 for writing values (operation mode information) corresponding to the signal states of SEL0 (108) and SEL1 (109), and when a value is written in this area, the delay timer unit 62 uses the value in this area in priority over the setting of the rotary switch 76, and can specify whether the delay time T_delay and Delay_Timer time are enabled or disabled.

本実施例によれば、突入電流の発生タイミングを制御するためのタイマー機能をどのように使用するかを使用者が簡単に選択できるようになり、システム内での通信装置の台数規模に応じて設定の複雑さを回避した適切な設定が可能となる。
<結び>
According to this embodiment, the user can easily select how to use the timer function for controlling the timing of inrush current generation, and appropriate settings can be made while avoiding complex settings depending on the number of communication devices in the system.
<Conclusion>

実施例1の通信装置1は、各通信装置内のスイッチング電源装置6が、論理ボード7へ電源供給を開始する時間を個別に異なる時間に遅延させることで初回の起動時から突入電流が発生するタイミングをずらすことができ、配電設備にかかる突入電流のピーク電流値を下げることができる。 The communication device 1 of the first embodiment can delay the time when the switching power supply device 6 in each communication device starts supplying power to the logic board 7 to a different time individually, thereby shifting the timing at which an inrush current occurs from the initial startup, and reducing the peak current value of the inrush current applied to the power distribution equipment.

また、実施例2の通信装置1は、稼働を開始した後に、スイッチA70~スイッチD73のON、OFFの組み合わせに応じて、遅延時間T_delayを変更することができ、通信装置1の設置場所(ラック)の移動や他の計算機との組み合わせの変更などに応じて、突入電流が発生するタイミングを変更することが可能となる。 In addition, after the communication device 1 of Example 2 starts operating, it is possible to change the delay time T_delay according to the combination of ON/OFF of switches A70 to D73, and it is possible to change the timing at which an inrush current occurs according to the movement of the installation location (rack) of the communication device 1 or the change of the combination with other computers.

また、実施例3の通信装置1は、稼働を開始した後に、ロータリースイッチ76の設定によって遅延時間T_delayとDelay_Timer時間の有効、無効を変更することが可能となる。 In addition, after the communication device 1 of Example 3 starts operating, it is possible to change the delay time T_delay and the Delay_Timer time to enabled or disabled by setting the rotary switch 76.

以上のように、上記実施例の電源制御部50は、以下のような構成とすることができる。 As described above, the power supply control unit 50 of the above embodiment can be configured as follows.

(1)予め設定された識別情報(シリアル番号)を保持する不揮発性メモリ(EEPROM65)と、前記不揮発性メモリ(65)に書き込み又は読み出しを行う通信インターフェース(I2CI/F64)と、前記不揮発性メモリ(65)に格納した前記識別情報を第1の遅延時間(DELAY_Timer時間)に変換する変換部(63)と、前記第1の遅延時間をカウントして前記第1の遅延時間が経過した後にEnable信号(105)を送信するタイマー部(遅延タイマー部62)と、前期Enable信号(105)を受信してMOSFET駆動部(60)を駆動するアナログ部(59)と、を有し、前記MOSFET駆動部(60)が外付け又は内蔵のMOSFET(56)を駆動することを特徴とする電源制御装置(電源制御部50)。 (1) A power supply control device (power supply control unit 50) having a non-volatile memory (EEPROM 65) that holds preset identification information (serial number), a communication interface (I2C I/F 64) that writes to or reads from the non-volatile memory (65), a conversion unit (63) that converts the identification information stored in the non-volatile memory (65) into a first delay time (DELAY_Timer time), a timer unit (delay timer unit 62) that counts the first delay time and transmits an Enable signal (105) after the first delay time has elapsed, and an analog unit (59) that receives the Enable signal (105) and drives a MOSFET drive unit (60), the MOSFET drive unit (60) driving an external or built-in MOSFET (56).

上記構成により、電源制御部50は、電源供給を開始する時間を個別に異なる時間に遅延させることで初回の起動時から突入電流が発生するタイミングをずらすことができ、配電設備にかかる突入電流のピーク電流値を下げることができる。 With the above configuration, the power supply control unit 50 can delay the start of power supply to different times individually, thereby shifting the timing at which inrush current occurs from the initial startup, and reducing the peak current value of the inrush current applied to the power distribution equipment.

(2)上記(1)に記載の電源制御装置であって、外付けコンデンサ(51)に接続する端子(CSS端子107)と、前記端子(107)から前記外付けコンデンサ(51)へのチャージ電流を供給する電流源(67)と、前記外付けコンデンサ(51)の両端電圧を検出して、所定の電圧に達するとRESET信号(106)を出力するヒステリシス付きコンパレーター(66)と、をさらに有し、前記タイマー部(62)は、前記ヒステリシス付きコンパレーター(66)からのRESET信号(106)を受信すると前記第1の遅延時間のカウントを開始することを特徴とする電源制御装置。 (2) The power supply control device according to (1) above, further comprising a terminal (CSS terminal 107) for connecting to an external capacitor (51), a current source (67) for supplying a charge current from the terminal (107) to the external capacitor (51), and a comparator with hysteresis (66) for detecting the voltage across the external capacitor (51) and outputting a RESET signal (106) when a predetermined voltage is reached, wherein the timer unit (62) starts counting the first delay time when it receives the RESET signal (106) from the comparator with hysteresis (66).

上記構成により、電源制御部50は、電流源67から外付けコンデンサ51にIcc電流のチャージを開始してCSS端子107の電圧が上昇を始め、遅延時間T_delayが経過した後、スレッショルド電圧69(Vth)を超えると、ヒステリシス付きコンパレーター66はRESET信号106をローレベルからハイレベルにして遅延タイマー部62をリセットし、遅延タイマー部62を起動させることができる。 With the above configuration, the power supply control unit 50 starts charging the Icc current from the current source 67 to the external capacitor 51, and the voltage of the CSS terminal 107 starts to rise. After the delay time T_delay has elapsed, when the voltage exceeds the threshold voltage 69 (Vth), the hysteresis comparator 66 changes the RESET signal 106 from low level to high level to reset the delay timer unit 62, and the delay timer unit 62 can be started.

(3)上記(2)に記載の電源制御装置であって、前記第1の遅延時間と前記RESET信号(106)のそれぞれについてイネーブル又はディセーブルを選択するセレクター端子(108、109)をさらに有することを特徴とする電源制御装置。 (3) The power supply control device according to (2) above, further comprising selector terminals ( 108, 109 ) for selecting enable or disable for each of the first delay time and the RESET signal (106).

上記構成により、電源制御部50は、稼働を開始した後に、ロータリースイッチ76の設定によってDelay_Timer時間(第1の遅延時間)と遅延時間T_delay(第2の遅延時間)の有効、無効を変更することが可能となる。 With the above configuration, after the power supply control unit 50 starts operating, it is possible to change the Delay_Timer time (first delay time) and the delay time T_delay (second delay time) between enabled and disabled by setting the rotary switch 76.

(4)上記(3)に記載の電源制御装置であって、前記不揮発性メモリ(65)は、前記第1の遅延時間と前記RESET信号(106)のそれぞれについてイネーブル又はディセーブルを選択する動作モード情報を格納可能であって、前記タイマー部(62)は、前記不揮発性メモリ(65)に前記動作モード情報が格納されている場合には、前記セレクター端子(111、112)に優先して前記動作モード情報に基づいて、前記第1の遅延時間と前記RESET信号(106)のそれぞれについてイネーブル又はディセーブルを選択することを特徴とする電源制御装置。 (4) The power supply control device according to (3) above, characterized in that the non-volatile memory (65) is capable of storing operation mode information for selecting enable or disable for each of the first delay time and the RESET signal (106), and the timer unit (62) selects enable or disable for each of the first delay time and the RESET signal (106) based on the operation mode information in preference to the selector terminals (111, 112) when the operation mode information is stored in the non-volatile memory (65).

上記構成により、電源制御部50は、不揮発性メモリ65に動作モード情報が格納されている場合には、ロータリースイッチ76の設定に優先して、動作モード情報によってDelay_Timer時間(第1の遅延時間)と遅延時間T_delay(第2の遅延時間)の有効、無効を変更することが可能となる。 With the above configuration, when operation mode information is stored in the non-volatile memory 65, the power supply control unit 50 is able to change the enable/disable of the Delay_Timer time (first delay time) and the delay time T_delay (second delay time) based on the operation mode information, taking precedence over the setting of the rotary switch 76.

(5)上記(2)に記載の電源制御装置であって、前記外付けコンデンサ(51)は、前記電流源に常時接続される第1のコンデンサ(51e)と、前記第1のコンデンサ(51e)と並列に接続され、かつスイッチ(70)を介して前記電流源(67)に接続される第2のコンデンサ(51a)と、をさらに有し、前記スイッチ(70)の開閉に応じて前記RESET信号(106)が出力されるまでの第2の遅延時間(T_delay)を変更することを特徴とする電源制御装置。 (5) The power supply control device according to (2) above, wherein the external capacitor (51) further comprises a first capacitor (51e) that is constantly connected to the current source, and a second capacitor (51a) that is connected in parallel with the first capacitor (51e) and is connected to the current source (67) via a switch (70), and the power supply control device changes a second delay time (T_delay) until the RESET signal (106) is output in response to opening and closing of the switch (70).

上記構成により、電源制御部50は、稼働を開始した後に、スイッチA70~スイッチD73のON、OFFの組み合わせに応じて、遅延時間T_delayを変更することができ、通信装置1の設置場所(ラック)の移動や他の計算機との組み合わせの変更などに応じて、突入電流が発生するタイミングを変更することが可能となる。 With the above configuration, the power supply control unit 50 can change the delay time T_delay after starting operation according to the combination of ON/OFF of switches A70 to D73, making it possible to change the timing at which an inrush current occurs according to, for example, moving the installation location (rack) of the communication device 1 or changing the combination with other computers.

(6)上記(5)に記載の電源制御装置であって、前記不揮発性メモリ(65)に格納された識別情報は、予め設定された識別番号(シリアル番号)であって、前記変換部(63)は、前記識別番号の所定の桁の値に応じて第1の遅延時間を設定することを特徴とする電源制御装置。 (6) The power supply control device according to (5) above, characterized in that the identification information stored in the non-volatile memory (65) is a preset identification number (serial number), and the conversion unit (63) sets the first delay time according to the value of a predetermined digit of the identification number.

上記構成により、電源制御部50は、シリアル番号の下一桁の値に応じて、Delay_Timer時間を16種類に分散することができ、論理ボード7へ電源供給を開始する時間を個別に異なる時間に設定することで初回の起動時から突入電流が発生するタイミングをずらすことができ、配電設備にかかる突入電流のピーク電流値を低減することができる。 With the above configuration, the power supply control unit 50 can distribute the Delay_Timer time into 16 different types depending on the last digit of the serial number. By individually setting different times to start supplying power to the logic boards 7, it is possible to shift the timing at which inrush current occurs from the initial startup, thereby reducing the peak current value of the inrush current applied to the power distribution equipment.

(13)スイッチング電源装置(6)と論理ボード(7)を有する通信装置(1)であって、前記論理ボード(7)は、外部の装置間の通信を制御する通信部(81)と、予め設定された識別情報(シリアル番号)を保持する記憶部(UIM45)と、前記通信部(81)を制御し、前記記憶部(45)の識別情報を前記スイッチング電源装置(6)へ書き込む演算部(マイコン46)と、を有し、前記スイッチング電源装置(6)は、交流を入力して直流に変換する整流素子(整流ダイオード34)を有する入力部と、前記直流を入力してMOSFET(56)でスイッチングを行うスイッチング部と、前記MOSFET(56)を制御する電源制御部(50)と、前記MOSFET(56)の出力を絶縁トランス(38)とダイオード(39、40)及びインダクタ(41)によって所定の電圧の直流を生成して出力する出力部と、前記演算部(46)と通信を行う通信ドライバ(絶縁型I2Cバスドライバ48)と、を有し、前記電源制御部(50)は、予め設定された識別情報を保持する不揮発性メモリ(EEPROM65)と、前記不揮発性メモリ(65)に書き込み又は読み出しを行う通信インターフェース(I2CI/F64)と、前記不揮発性メモリ(65)に格納した識別情報を第1の遅延時間(DELAY_Timer時間)に変換する変換部63と、前記第1の遅延時間をカウントして前記第1の遅延時間が経過した後にEnable信号(105)を送信するタイマー部(遅延タイマー部62)と、前期Enable信号を受信してMOSFET駆動部(60)を駆動するアナログ部(59)と、を有し、前記MOSFET駆動部(60)が、前記MOSFET(56)を駆動することを特徴とする通信装置(1)。 (13) A communication device (1) having a switching power supply device (6) and a logic board (7), the logic board (7) having a communication unit (81) that controls communication between external devices, a memory unit (UIM 45) that holds preset identification information (serial number), and a calculation unit (microcomputer 46) that controls the communication unit (81) and writes the identification information of the memory unit (45) to the switching power supply device (6), the switching power supply device (6) having an input unit having a rectifier element (rectifier diode 34) that inputs AC and converts it to DC, a switching unit that inputs the DC and performs switching with a MOSFET (56), a power supply control unit (50) that controls the MOSFET (56), and a power supply control unit (50) that generates a DC of a predetermined voltage from the output of the MOSFET (56) using an isolation transformer (38), diodes (39, 40), and an inductor (41) and outputs the DC. The power supply control unit (50) has a non-volatile memory (EEPROM 65) that holds preset identification information, a communication interface (I2C I/F 64) that writes to or reads from the non-volatile memory (65), a conversion unit 63 that converts the identification information stored in the non-volatile memory (65) into a first delay time (DELAY_Timer time), a timer unit (delay timer unit 62) that counts the first delay time and transmits an Enable signal (105) after the first delay time has elapsed, and an analog unit (59) that receives the Enable signal and drives a MOSFET drive unit (60), and the MOSFET drive unit (60) drives the MOSFET (56).

上記構成により、通信装置1は、電源供給を開始する時間を個別に異なる時間に遅延させることで初回の起動時から突入電流が発生するタイミングをずらすことができ、配電設備にかかる突入電流のピーク電流値を下げることができる。 With the above configuration, the communication device 1 can delay the start of power supply to different times individually, thereby shifting the timing at which an inrush current occurs from the initial startup, and reducing the peak current value of the inrush current applied to the power distribution equipment.

なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に記載したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加、削除、又は置換のいずれもが、単独で、又は組み合わせても適用可能である。 The present invention is not limited to the above-described embodiments, but includes various modified examples. For example, the above-described embodiments are described in detail to clearly explain the present invention, and are not necessarily limited to those having all of the configurations described. It is also possible to replace part of the configuration of one embodiment with the configuration of another embodiment, and it is also possible to add the configuration of another embodiment to the configuration of one embodiment. In addition, the addition, deletion, or replacement of part of the configuration of each embodiment with other configurations can be applied alone or in combination.

また、上記の各構成、機能、処理部、及び処理手段等は、それらの一部又は全部を、例えば集積回路で設計する等によりハードウェアで実現してもよい。また、上記の各構成、及び機能等は、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行することによりソフトウェアで実現してもよい。各機能を実現するプログラム、テーブル、ファイル等の情報は、メモリや、ハードディスク、SSD(Solid State Drive)等の記録装置、又は、ICカード、SDカード、DVD等の記録媒体に置くことができる。 The above configurations, functions, processing units, and processing means may be realized in part or in whole in hardware, for example by designing them as integrated circuits. The above configurations and functions may be realized in software by a processor interpreting and executing a program that realizes each function. Information on the programs, tables, files, etc. that realize each function may be stored in a memory, a recording device such as a hard disk or SSD (Solid State Drive), or a recording medium such as an IC card, SD card, or DVD.

また、制御線や情報線は説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線や情報線を示しているとは限らない。実際には殆ど全ての構成が相互に接続されていると考えてもよい。 In addition, the control lines and information lines shown are those considered necessary for the explanation, and not all control lines and information lines on the product are necessarily shown. In reality, it can be assumed that almost all components are interconnected.

1、2、3、4、5 通信装置
6 スイッチング電源装置
7 論理ボード
8、9、10、11、12 突入電流A
13~16 コンセントボックスA~D
17、18、19、20 突入電流B
21、22、23、24 遮断器
25 突入電流C
26 主遮断器
27 分電盤
28、29、30、31 突入電流D
32 突入電流E
33 給電ケーブル
34 整流ダイオード
35 突入電流抑制NTCサーミスター
37、54 抵抗
38 絶縁トランス
39、40、57 ダイオード
41 インダクタ
44 DC/DCコンバーター
45 UIM(EEPROM)
46 マイコン
47 I2Cバス
48 絶縁型I2Cバスドライバ
49 I2Cバス
50 電源制御部
51、51a、51b、51c、51d、51e 外付けコンデンサ
56 MOSFET
58 レギュレーター
59 アナログ部
60 MOFSET駆動部
61 デジタル部
62 遅延タイマー部
63 変換部
64 I2Cインターフェース
65 リファレンス電源(Vth)
66 ヒステリシス付きコンパレーター
67 電流源
68 筐体
70~73 スイッチA~D
74 透明板
75 透明板固定ネジ
76 ロータリースイッチ
77 プルダウン抵抗
78 プルアップ抵抗
81 通信部
82 ポート
1, 2, 3, 4, 5 Communication device 6 Switching power supply device 7 Logic board 8, 9, 10, 11, 12 Inrush current A
13 to 16 Outlet boxes A to D
17, 18, 19, 20 Inrush current B
21, 22, 23, 24 Circuit breaker 25 Inrush current C
26 Main circuit breaker 27 Distribution board 28, 29, 30, 31 Inrush current D
32 Inrush current E
33 Power supply cable 34 Rectifier diode 35 Inrush current suppression NTC thermistor 37, 54 Resistor 38 Isolation transformer 39, 40, 57 Diode 41 Inductor 44 DC/DC converter 45 UIM (EEPROM)
46 Microcomputer 47 I2C bus 48 Insulated I2C bus driver 49 I2C bus 50 Power supply control unit 51, 51a, 51b, 51c, 51d, 51e External capacitor 56 MOSFET
58 Regulator 59 Analog section 60 MOFSET drive section 61 Digital section 62 Delay timer section 63 Conversion section 64 I2C interface 65 Reference power supply (Vth)
66 Comparator with hysteresis 67 Current source 68 Housing 70 to 73 Switches A to D
74 Transparent plate 75 Transparent plate fixing screw 76 Rotary switch 77 Pull-down resistor 78 Pull-up resistor 81 Communication unit 82 Port

Claims (13)

予め設定された識別情報を保持する不揮発性メモリと、
前記不揮発性メモリに書き込み又は読み出しを行う通信インターフェースと、
前記不揮発性メモリに格納した前記識別情報を第1の遅延時間に変換する変換部と、
前記第1の遅延時間をカウントして前記第1の遅延時間が経過した後にEnable信号を送信するタイマー部と、
前記Enable信号を受信してMOSFET駆動部を駆動するアナログ部と、を有し、
前記MOSFET駆動部が外付け又は内蔵のMOSFETを駆動することを特徴とする電源制御装置。
A non-volatile memory for storing preset identification information;
A communication interface for writing to or reading from the non-volatile memory;
a conversion unit that converts the identification information stored in the nonvolatile memory into a first delay time;
a timer unit that counts the first delay time and transmits an Enable signal after the first delay time has elapsed;
an analog unit that receives the Enable signal and drives a MOSFET driver;
The power supply control device, wherein the MOSFET driver drives an external or built-in MOSFET.
請求項1に記載の電源制御装置であって、
外付けコンデンサに接続する端子と、
前記端子から前記外付けコンデンサへのチャージ電流を供給する電流源と、
前記外付けコンデンサの両端電圧を検出して、前記外付けコンデンサの両端電圧が所定の電圧に達するとRESET信号を出力するヒステリシス付きコンパレーターと、をさらに有し、
前記タイマー部は、
前記ヒステリシス付きコンパレーターからのRESET信号を受信すると前記第1の遅延時間のカウントを開始することを特徴とする電源制御装置。
2. The power supply control device according to claim 1,
A terminal for connecting to an external capacitor,
a current source that supplies a charge current from the terminal to the external capacitor;
a comparator with hysteresis that detects a voltage across the external capacitor and outputs a RESET signal when the voltage across the external capacitor reaches a predetermined voltage;
The timer unit is
a power supply control device which starts counting the first delay time when a RESET signal is received from the comparator with hysteresis.
請求項2に記載の電源制御装置であって、
前記第1の遅延時間の有効又は無効を選択する信号を入力する第1のセレクター端子と、前記RESET信号の有効又は無効を選択する信号を入力する第2のセレクター端子と、をさらに有し、
前記タイマー部は、前記第1のセレクター端子に前記第1の遅延時間を無効にすることを選択する信号が入力された場合、前記第1の遅延時間をカウントせずに前記Enable信号を送信し、前記第2のセレクター端子に前記RESET信号を無効にすることを選択する信号が入力された場合、前記RESET信号の受信を待たずに前記第1の遅延時間のカウントを開始することを特徴とする電源制御装置。
3. The power supply control device according to claim 2,
a first selector terminal for inputting a signal for selecting whether the first delay time is enabled or disabled , and a second selector terminal for inputting a signal for selecting whether the RESET signal is enabled or disabled ,
A power supply control device characterized in that the timer unit sends the Enable signal without counting the first delay time when a signal selecting to disable the first delay time is input to the first selector terminal, and starts counting the first delay time without waiting for receipt of the RESET signal when a signal selecting to disable the RESET signal is input to the second selector terminal .
請求項3に記載の電源制御装置であって、
前記不揮発性メモリは、
前記第1の遅延時間と前記RESET信号のそれぞれについて有効又は無効を選択する動作モード情報を格納可能であって、
前記タイマー部は、
前記不揮発性メモリに前記動作モード情報が格納されている場合には、前記第1及び第2のセレクター端子の入力に優先して前記動作モード情報に基づいて、前記第1の遅延時間と前記RESET信号のそれぞれについて有効又は無効を選択することを特徴とする電源制御装置。
4. The power supply control device according to claim 3,
The non-volatile memory includes:
Operation mode information for selecting valid or invalid for each of the first delay time and the RESET signal can be stored,
The timer unit is
A power supply control device characterized in that, when the operating mode information is stored in the non-volatile memory, the first delay time and the RESET signal are selected to be enabled or disabled based on the operating mode information , taking priority over the inputs of the first and second selector terminals.
請求項2に記載の電源制御装置であって、
前記外付けコンデンサは、第1のコンデンサと、第2のコンデンサと、をさらに有し、
前記第1のコンデンサは、前記電流源に常時接続され、
前記第2のコンデンサは、スイッチと直列に接続され、
直列に接続された前記スイッチと前記第2のコンデンサとが前記第1のコンデンサと並列に接続され、
前記スイッチの開閉に応じて前記RESET信号が出力されるまでの第2の遅延時間を変更することを特徴とする電源制御装置。
3. The power supply control device according to claim 2,
the external capacitor further includes a first capacitor and a second capacitor;
the first capacitor is constantly connected to the current source;
the second capacitor is connected in series with the switch;
the switch and the second capacitor connected in series are connected in parallel with the first capacitor;
A power supply control device comprising: a power supply control circuit for controlling a power supply from a first power supply to a second power supply;
請求項5に記載の電源制御装置であって、
前記不揮発性メモリに格納された識別情報は、予め設定された識別番号であって、
前記変換部は、
前記識別番号の所定の桁の値に応じて第1の遅延時間を設定することを特徴とする電源制御装置。
6. The power supply control device according to claim 5,
The identification information stored in the non-volatile memory is a preset identification number,
The conversion unit is
A power supply control device, comprising: a power supply control unit that sets a first delay time in accordance with a value of a predetermined digit of the identification number.
交流を入力して直流に変換する整流素子を有する入力部と、
前記直流を入力してMOSFETでスイッチングを行うスイッチング部と、
前記MOSFETを制御する電源制御部と、
前記MOSFETの出力を絶縁トランスとダイオード及びインダクタによって所定の電圧の直流を出力する出力部と、
外部の装置と通信を行う通信ドライバと、を有し、
前記電源制御部は、
予め設定された識別情報を保持する不揮発性メモリと、
前記不揮発性メモリに書き込み又は読み出しを行う通信インターフェースと、
前記不揮発性メモリに格納した識別情報を第1の遅延時間に変換する変換部と、
前記第1の遅延時間をカウントして前記第1の遅延時間が経過した後にEnable信号を送信するタイマー部と、
前記Enable信号を受信してMOSFET駆動部を駆動するアナログ部と、を有し、
前記MOSFET駆動部が、前記MOSFETを駆動することを特徴とするスイッチング電源装置。
an input section having a rectifying element that receives an AC current and converts it into a DC current;
a switching unit which receives the direct current and performs switching using a MOSFET;
A power supply control unit that controls the MOSFET;
an output section which outputs a direct current of a predetermined voltage from the output of the MOSFET through an insulating transformer, a diode, and an inductor;
A communication driver for communicating with an external device;
The power supply control unit is
A non-volatile memory for storing preset identification information;
A communication interface for writing to or reading from the non-volatile memory;
a conversion unit that converts the identification information stored in the nonvolatile memory into a first delay time;
a timer unit that counts the first delay time and transmits an Enable signal after the first delay time has elapsed;
an analog unit that receives the Enable signal and drives a MOSFET driver;
The switching power supply device, wherein the MOSFET driver drives the MOSFET.
請求項7に記載のスイッチング電源装置であって、
外付けコンデンサに接続する端子と、
前記端子から前記外付けコンデンサへのチャージ電流を供給する電流源と、
前記外付けコンデンサの両端電圧を検出して、前記外付けコンデンサの両端電圧が所定の電圧に達するとRESET信号を出力するヒステリシス付きコンパレーターと、をさらに有し、
前記タイマー部は、
前記ヒステリシス付きコンパレーターからのRESET信号を受信すると前記第1の遅延時間のカウントを開始することを特徴とするスイッチング電源装置。
8. The switching power supply device according to claim 7,
A terminal for connecting to an external capacitor,
a current source that supplies a charge current from the terminal to the external capacitor;
a comparator with hysteresis that detects a voltage across the external capacitor and outputs a RESET signal when the voltage across the external capacitor reaches a predetermined voltage;
The timer unit is
a switching power supply device which starts counting the first delay time when a RESET signal is received from the comparator with hysteresis.
請求項8に記載のスイッチング電源装置であって、
前記第1の遅延時間の有効又は無効を選択する信号を入力する第1のセレクター端子と、前記RESET信号の有効又は無効を選択する信号を入力する第2のセレクター端子と、をさらに有し、
前記タイマー部は、前記第1のセレクター端子に前記第1の遅延時間を無効にすることを選択する信号が入力された場合、前記第1の遅延時間をカウントせずに前記Enable信号を送信し、前記第2のセレクター端子に前記RESET信号を無効にすることを選択する信号が入力された場合、前記RESET信号の受信を待たずに前記第1の遅延時間のカウントを開始することを特徴とするスイッチング電源装置。
9. The switching power supply device according to claim 8,
a first selector terminal for inputting a signal for selecting whether the first delay time is enabled or disabled , and a second selector terminal for inputting a signal for selecting whether the RESET signal is enabled or disabled ,
a timer unit that transmits the Enable signal without counting the first delay time when a signal selecting to disable the first delay time is input to the first selector terminal, and starts counting the first delay time without waiting for receipt of the RESET signal when a signal selecting to disable the RESET signal is input to the second selector terminal.
請求項9に記載のスイッチング電源装置であって、
前記不揮発性メモリは、
前記第1の遅延時間と前記RESET信号のそれぞれについて有効又は無効を選択する動作モード情報を格納可能であって、
前記タイマー部は、
前記不揮発性メモリに前記動作モード情報が格納されている場合には、前記第1及び第2のセレクター端子の入力に優先して前記動作モード情報に基づいて、前記第1の遅延時間と前記RESET信号のそれぞれについて有効又は無効を選択することを特徴とするスイッチング電源装置。
10. The switching power supply device according to claim 9,
The non-volatile memory includes:
Operation mode information for selecting valid or invalid for each of the first delay time and the RESET signal can be stored,
The timer unit is
A switching power supply device characterized in that, when the operating mode information is stored in the non-volatile memory, the first delay time and the RESET signal are selected to be enabled or disabled based on the operating mode information , taking priority over the inputs of the first and second selector terminals.
請求項8に記載のスイッチング電源装置であって、
前記外付けコンデンサは、第1のコンデンサと、第2のコンデンサと、をさらに有し、
前記第1のコンデンサは、前記電流源に常時接続され、
前記第2のコンデンサは、スイッチと直列に接続され、
直列に接続された前記スイッチと前記第2のコンデンサとが前記第1のコンデンサと並列に接続され、
前記スイッチの開閉に応じて前記RESET信号が出力されるまでの第2の遅延時間を変更することを特徴とするスイッチング電源装置。
9. The switching power supply device according to claim 8,
the external capacitor further includes a first capacitor and a second capacitor;
the first capacitor is constantly connected to the current source;
the second capacitor is connected in series with the switch;
the switch and the second capacitor connected in series are connected in parallel with the first capacitor;
a second delay time until the RESET signal is outputted is changed in response to opening and closing of the switch.
請求項11に記載のスイッチング電源装置であって、
前記不揮発性メモリに格納された識別情報は、予め設定された識別番号であって、
前記変換部は、
前記識別番号の所定の桁の値に応じて第1の遅延時間を設定することを特徴とするスイッチング電源装置。
12. The switching power supply device according to claim 11,
The identification information stored in the non-volatile memory is a preset identification number,
The conversion unit is
A switching power supply device, comprising: a first delay time set in accordance with a value of a predetermined digit of said identification number.
スイッチング電源装置と論理ボードを有する通信装置であって、
前記論理ボードは、
外部の装置間の通信を制御する通信部と、
予め設定された識別情報を保持する記憶部と、
前記通信部を制御し、前記記憶部の識別情報を前記スイッチング電源装置へ書き込む演算部と、を有し、
前記スイッチング電源装置は、
交流を入力して直流に変換する整流素子を有する入力部と、
前記直流を入力してMOSFETでスイッチングを行うスイッチング部と、
前記MOSFETを制御する電源制御部と、
前記MOSFETの出力を絶縁トランスとダイオード及びインダクタによって所定の電圧の直流を出力する出力部と、
前記演算部と通信を行う通信ドライバと、を有し、
前記電源制御部は、
予め設定された識別情報を保持する不揮発性メモリと、
前記不揮発性メモリに書き込み又は読み出しを行う通信インターフェースと、
前記不揮発性メモリに格納した識別情報を第1の遅延時間に変換する変換部と、
前記第1の遅延時間をカウントして前記第1の遅延時間が経過した後にEnable信号を送信するタイマー部と、
前記Enable信号を受信してMOSFET駆動部を駆動するアナログ部と、を有し、
前記MOSFET駆動部が、前記MOSFETを駆動することを特徴とする通信装置。
A communication device having a switching power supply device and a logic board,
The logic board includes:
A communication unit that controls communication between external devices;
A storage unit for storing preset identification information;
a calculation unit that controls the communication unit and writes the identification information of the storage unit into the switching power supply device,
The switching power supply device is
an input section having a rectifying element that receives an AC current and converts it into a DC current;
a switching unit which receives the direct current and performs switching using a MOSFET;
A power supply control unit that controls the MOSFET;
an output section which outputs a direct current of a predetermined voltage from the output of the MOSFET through an insulating transformer, a diode, and an inductor;
A communication driver that communicates with the calculation unit,
The power supply control unit is
A non-volatile memory for storing preset identification information;
A communication interface for writing to or reading from the non-volatile memory;
a conversion unit that converts the identification information stored in the nonvolatile memory into a first delay time;
a timer unit that counts the first delay time and transmits an Enable signal after the first delay time has elapsed;
an analog unit that receives the Enable signal and drives a MOSFET driver;
The communication device, wherein the MOSFET driver drives the MOSFET.
JP2020122607A 2020-07-17 2020-07-17 Power supply control device, switching power supply device and communication device Active JP7471944B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020122607A JP7471944B2 (en) 2020-07-17 2020-07-17 Power supply control device, switching power supply device and communication device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020122607A JP7471944B2 (en) 2020-07-17 2020-07-17 Power supply control device, switching power supply device and communication device

Publications (2)

Publication Number Publication Date
JP2022024345A JP2022024345A (en) 2022-02-09
JP7471944B2 true JP7471944B2 (en) 2024-04-22

Family

ID=80265407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020122607A Active JP7471944B2 (en) 2020-07-17 2020-07-17 Power supply control device, switching power supply device and communication device

Country Status (1)

Country Link
JP (1) JP7471944B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006345608A (en) 2005-06-07 2006-12-21 Toshiba Corp Electronic device, power control method, and rof system, its power supply method, and rof substation
JP2019075931A (en) 2017-10-18 2019-05-16 新電元工業株式会社 Power supply device
JP2019213354A (en) 2018-06-05 2019-12-12 オムロン株式会社 Control system and power supply unit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6735704B1 (en) * 2000-10-20 2004-05-11 International Business Machines Corporation Autonomic control of power subsystems in a redundant power system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006345608A (en) 2005-06-07 2006-12-21 Toshiba Corp Electronic device, power control method, and rof system, its power supply method, and rof substation
JP2019075931A (en) 2017-10-18 2019-05-16 新電元工業株式会社 Power supply device
JP2019213354A (en) 2018-06-05 2019-12-12 オムロン株式会社 Control system and power supply unit

Also Published As

Publication number Publication date
JP2022024345A (en) 2022-02-09

Similar Documents

Publication Publication Date Title
JP5560737B2 (en) Power supply system, electronic apparatus, and control method for power supply system
JP4038207B2 (en) Electrical load management center
JP5617267B2 (en) Power supply system and power supply control circuit
CN104181870B (en) Control method and device
CN108469890B (en) Intelligent power supply management for high standby power system
JP2000235435A (en) Programmable power source and improved microprocessor power source system equipped with programmable voltage drop detector
EP2638616A1 (en) Static bypass switch with built in transfer switch capabilities
US8312300B2 (en) Limiting power in redundant power supply systems
US11870186B2 (en) Surge protector with active overload protection
CN106655093A (en) Hot swap circuit management techniques for power line disturbances and faults
JP5097120B2 (en) Switched hot swap controller
JP7471944B2 (en) Power supply control device, switching power supply device and communication device
JP2009516489A5 (en)
US9952649B2 (en) Power system and power wake-up method thereof
JP5050558B2 (en) Power supply system, power supply unit thereof, and power efficiency improvement method
JP6726300B2 (en) Power supply circuit
CN116129951A (en) Power supply control device of SSD, SSD and server
JP2015148914A (en) Power efficiency optimization information processing device due to selection of running power
JP5428969B2 (en) Image forming apparatus
CN114204788A (en) Power supply circuit
JP6714141B2 (en) Electronic circuit breaker
KR100534110B1 (en) Usb power supply
KR102083134B1 (en) Control of energy storage systems
JP2021047743A (en) Electronic apparatus
JP7552489B2 (en) Power supply control system and processing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240410

R150 Certificate of patent or registration of utility model

Ref document number: 7471944

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150