JP7469220B2 - Light-emitting display device and method for driving the same - Google Patents

Light-emitting display device and method for driving the same Download PDF

Info

Publication number
JP7469220B2
JP7469220B2 JP2020219104A JP2020219104A JP7469220B2 JP 7469220 B2 JP7469220 B2 JP 7469220B2 JP 2020219104 A JP2020219104 A JP 2020219104A JP 2020219104 A JP2020219104 A JP 2020219104A JP 7469220 B2 JP7469220 B2 JP 7469220B2
Authority
JP
Japan
Prior art keywords
sensing
tft
light
sub
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020219104A
Other languages
Japanese (ja)
Other versions
JP2022104098A (en
Inventor
勉 市川
チ,ヒョンジョン
親知 高杉
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Priority to JP2020219104A priority Critical patent/JP7469220B2/en
Priority to KR1020210081320A priority patent/KR102555022B1/en
Publication of JP2022104098A publication Critical patent/JP2022104098A/en
Application granted granted Critical
Publication of JP7469220B2 publication Critical patent/JP7469220B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/043Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/028Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Description

本発明は、発光表示装置及び発光表示装置の駆動方法に関する。 The present invention relates to a light-emitting display device and a method for driving a light-emitting display device.

近年、安定して高品質な表示が可能な発光表示装置が求められている。
従来の発光表示装置では、素子の劣化によって、安定した高品質な表示が困難である。
In recent years, there has been a demand for light-emitting display devices capable of providing stable, high-quality displays.
In conventional light-emitting display devices, it is difficult to provide a stable, high-quality display due to degradation of the elements.

従来技術の一例である特許文献1には、OLED素子の劣化をセンシングする技術が開示されている。
特許文献1に開示された技術においては、複数のサブ画素が1つの基準電圧線を共有し、スキャンTFT(Thin Film Transistor)とセンシングTFTとが共通する1つのゲート線に接続されたOLED画素において、選択した1つのサブ画素のOLED素子の劣化をセンシングしている。
Patent Document 1, which is an example of the conventional technology, discloses a technology for sensing the deterioration of an OLED element.
In the technology disclosed in Patent Document 1, in an OLED pixel in which a plurality of sub-pixels share a single reference voltage line and a scan TFT (Thin Film Transistor) and a sensing TFT are connected to a common gate line, degradation of the OLED element of a selected sub-pixel is sensed.

韓国公開特許第10-2017-0021406号公報Korean Patent Publication No. 10-2017-0021406

しかしながら、上記の従来技術によれば、センシングTFTの劣化によるしきい値電圧の変動に伴ってセンシング値が変動してしまうため、OLED素子の劣化の正確なセンシングが困難である、という問題があった。 However, with the above-mentioned conventional technology, the sensing value fluctuates with the change in threshold voltage caused by degradation of the sensing TFT, making it difficult to accurately sense the degradation of the OLED element.

本発明は、上記に鑑み、OLED素子の劣化を正確にセンシングする技術を提供することを目的とする。 In view of the above, the present invention aims to provide a technology for accurately sensing the deterioration of OLED elements.

上述の課題を解決して目的を達成する本発明の一態様は、各々にスキャンTFT、センシングTFT及び駆動TFTが設けられた複数のサブ画素を有し、前記スキャンTFT及び前記センシングTFTのゲートが共通のスキャン線に接続され、前記センシングTFTのソース又はドレインが他のサブ画素と共通の基準電圧供給及びセンシング検出線に接続された画素がマトリクス状に配置された発光表示装置の駆動方法であって、前記基準電圧供給及びセンシング検出線が共通する複数のサブ画素のうち1つの駆動TFTをオンし、他のサブ画素の駆動TFTはオフ状態を維持すること、前記スキャン線の電圧を、前記オンした前記1つの駆動TFTのゲート電圧より低く、且つ発光素子のカソードの電圧より高くすること、前記センシングTFTのしきい値電圧を前記基準電圧供給及びセンシング検出線でセンシングすること、を含む発光表示装置の駆動方法である。 One aspect of the present invention that solves the above-mentioned problems and achieves the object is a method for driving a light-emitting display device having a plurality of sub-pixels, each of which is provided with a scan TFT, a sensing TFT, and a drive TFT, the gates of the scan TFT and the sensing TFT are connected to a common scan line, and the source or drain of the sensing TFT is connected to a reference voltage supply and a sensing detection line common to other sub-pixels, and the method includes turning on one drive TFT of the plurality of sub-pixels that share the reference voltage supply and sensing detection line, and maintaining the drive TFTs of the other sub-pixels in an off state, setting the voltage of the scan line lower than the gate voltage of the one drive TFT that is turned on and higher than the voltage of the cathode of the light-emitting element, and sensing the threshold voltage of the sensing TFT with the reference voltage supply and sensing detection line.

上記構成において、前記センシングTFTのしきい値電圧を用いて前記発光素子の補償値を算出すること、前記発光素子の前記補償値により前記発光素子の劣化補償を行うこと、を更に含むことで発光素子の劣化補償を行うことができる。 In the above configuration, the compensation value of the light-emitting element is calculated using the threshold voltage of the sensing TFT, and the compensation value of the light-emitting element is used to compensate for degradation of the light-emitting element, thereby making it possible to compensate for degradation of the light-emitting element.

上記構成の発光表示装置の駆動方法により前記他のサブ画素の劣化補償を行うことで前記画素の劣化補償を行うこと、前記画素の劣化補償を順次行うことでマトリクス状に配置された前記画素の劣化補償を順次行うこと、を更に含むことで発光表示装置の劣化補償を行うことができる。 The method for driving a light-emitting display device having the above-described configuration further includes compensating for degradation of the pixel by compensating for degradation of the other sub-pixels, and sequentially compensating for degradation of the pixels arranged in a matrix by sequentially compensating for degradation of the pixels, thereby making it possible to compensate for degradation of the light-emitting display device.

又は、本発明の一態様は、ノーマル駆動とセンシング駆動とを含むパネル;および前記パネル内にそれぞれ異なる色を発光する少なくとも3つのサブ画素を含み、前記少なくとも3つのサブ画素のそれぞれは、画素回路及び発光素子を含み、前記センシング駆動において、前記少なくとも3つのサブ画素のうち1つのサブ画素は、他のサブ画素より高いデータ電圧が印加される発光表示装置である。 Alternatively, one aspect of the present invention is a light-emitting display device that includes a panel including a normal drive and a sensing drive; and at least three sub-pixels in the panel that emit different colors, each of the at least three sub-pixels including a pixel circuit and a light-emitting element, and in the sensing drive, one of the at least three sub-pixels is applied with a higher data voltage than the other sub-pixels.

上記構成の発光表示装置において、前記センシング駆動は、パワーオフシークエンス期間に行われるとよい。 In the light-emitting display device having the above configuration, the sensing drive may be performed during a power-off sequence period.

上記構成の発光表示装置において、前記センシング駆動は、初期化期間、発光期間及びセンシング期間を含むとよい。 In the light-emitting display device having the above configuration, the sensing drive may include an initialization period, a light-emitting period, and a sensing period.

上記構成の発光表示装置において、前記初期化期間には、前記1つのサブ画素の駆動TFTがオンするデータ電圧が印加され、前記他のサブ画素には0Vのデータ電圧が印加されるとよい。 In the light-emitting display device having the above configuration, during the initialization period, a data voltage that turns on the driving TFT of one of the sub-pixels is applied, and a data voltage of 0 V is applied to the other sub-pixels.

上記構成の発光表示装置において、前記発光期間には、前記1つのサブ画素の発光素子が発光し、前記他のサブ画素の発光素子が発光しないようにするとよい。 In the light-emitting display device having the above configuration, during the light-emitting period, the light-emitting element of one of the sub-pixels may be made to emit light, and the light-emitting element of the other sub-pixel may be made not to emit light.

上記構成の発光表示装置が、前記少なくとも3つのサブ画素と電気的に接続される基準電圧供給及びセンシング検出線を更に含み、前記発光期間には、前記基準電圧供給及びセンシング検出線に0Vの電圧が印加されるとよい。 The light-emitting display device having the above configuration may further include a reference voltage supply and sensing detection line electrically connected to the at least three sub-pixels, and a voltage of 0 V may be applied to the reference voltage supply and sensing detection line during the light-emitting period.

本発明によれば、OLED素子の劣化を正確にセンシングすることができる。 The present invention makes it possible to accurately sense the deterioration of OLED elements.

図1は、実施形態における発光表示装置の全体構成を示すブロック図である。FIG. 1 is a block diagram showing an overall configuration of a light emitting display device according to an embodiment. 図2は、画素の画素回路を示す図である。FIG. 2 is a diagram showing a pixel circuit of a pixel. 図3は、図1に示す発光表示装置の劣化補償の動作を示すフローチャートである。FIG. 3 is a flowchart showing the operation of compensating for deterioration of the light emitting display device shown in FIG. 図4(A)は、上述した技術を適用したOLED素子の補償値の修正を示すフローチャートであり、図4(B)は、修正した補償値を用いた画像データの表示動作を示すフローチャートである。FIG. 4A is a flowchart showing the correction of the compensation value of the OLED element to which the above-mentioned technique is applied, and FIG. 4B is a flowchart showing the display operation of image data using the corrected compensation value. 図5は、図4のS21からS23のタイミングチャートである。FIG. 5 is a timing chart of steps S21 to S23 in FIG. 図6(A)は、センシング期間において、トランジスタのしきい値電圧変化ΔVth=0Vのときの検出電圧の時間変化を示す図であり、図6(B)は、センシング期間において、トランジスタのしきい値電圧変化ΔVth=1Vのときの検出電圧の時間変化を示す図である。6A is a diagram showing the change over time of the detection voltage when the threshold voltage change of the transistor is ΔVth=0 V during the sensing period, and FIG. 6B is a diagram showing the change over time of the detection voltage when the threshold voltage change of the transistor is ΔVth=1 V during the sensing period. 図7は、初期化期間におけるサブ画素及びセンシングユニットの動作を示す図である。FIG. 7 is a diagram showing the operation of the sub-pixels and the sensing units in the initialization period. 図8は、発光期間におけるサブ画素及びセンシングユニットの動作を示す図である。FIG. 8 is a diagram showing the operation of the sub-pixels and the sensing units during the light emission period. 図9は、センシング期間におけるサブ画素及びセンシングユニットの動作を示す図である。FIG. 9 is a diagram showing the operation of the sub-pixels and the sensing units during the sensing period.

以下、添付図面を参照して、本発明を実施するための形態について説明する。
ただし、本発明は、以下の実施形態の記載によって限定解釈されるものではない。
Hereinafter, an embodiment of the present invention will be described with reference to the accompanying drawings.
However, the present invention should not be construed as being limited to the following embodiments.

<実施形態>
図1は、本実施形態における発光表示装置100の全体構成を示すブロック図である。
図1に示す発光表示装置100は、タイミングコントローラー110と、データ線駆動回路120と、ゲート線駆動回路130と、記憶部140と、マトリクス状(m行×n列)に配置された複数の画素200と、を備える。
画素200は、サブ画素200R、サブ画素200W、サブ画素200B及びサブ画素200Gを含む。
また、発光表示装置100には、低電位電圧VSSが供給されている。
低電位電圧VSSとしては接地電圧(=0V)を例示することができる。
<Embodiment>
FIG. 1 is a block diagram showing the overall configuration of a light-emitting display device 100 according to the present embodiment.
The light emitting display device 100 shown in FIG. 1 includes a timing controller 110, a data line driving circuit 120, a gate line driving circuit 130, a memory unit 140, and a plurality of pixels 200 arranged in a matrix (m rows x n columns).
The pixel 200 includes a sub-pixel 200R, a sub-pixel 200W, a sub-pixel 200B, and a sub-pixel 200G.
In addition, the light emitting display device 100 is supplied with a low potential voltage VSS.
An example of the low potential voltage VSS is the ground voltage (=0 V).

タイミングコントローラー110は、タイミング同期信号TSS及びデータ電流Idataに基づいて、データ線駆動回路120及びゲート線駆動回路130に制御信号を出力することで、これらを駆動する。
ここで、タイミング同期信号TSSには、垂直同期信号、水平同期信号、データイネーブル信号及びクロック信号等が含まれる。
The timing controller 110 drives the data line driving circuit 120 and the gate line driving circuit 130 by outputting control signals to them based on the timing synchronization signal TSS and the data current Idata.
Here, the timing synchronization signal TSS includes a vertical synchronization signal, a horizontal synchronization signal, a data enable signal, a clock signal, and the like.

データ線駆動回路120は、タイミングコントローラー110からの制御信号に基づいて、接続されたデータ信号線DataR,DataW,DataB,DataGに信号を出力して駆動し、基準電圧供給及びセンシング検出線Refに基準電圧Vrefを供給する駆動回路である。
また、データ線駆動回路120は、センシング時に基準電圧供給及びセンシング検出線Refの電圧を検出する。
The data line driving circuit 120 is a driving circuit that outputs signals to the connected data signal lines DataR, DataW, DataB, and DataG to drive them based on control signals from the timing controller 110, and supplies a reference voltage Vref to the reference voltage supply and sensing detection line Ref.
In addition, the data line driving circuit 120 supplies a reference voltage and detects the voltage of the sensing detection line Ref during sensing.

ゲート線駆動回路130は、タイミングコントローラー110からの制御信号に基づいて、スキャン信号線Scanに信号を出力して駆動し、高電位電圧線Vddに高電位電圧VDDを供給する駆動回路である。 The gate line driving circuit 130 is a driving circuit that outputs a signal to the scan signal line Scan to drive it based on a control signal from the timing controller 110, and supplies a high potential voltage VDD to the high potential voltage line Vdd.

記憶部140は、少なくとも、各サブ画素又はパネル内の全サブ画素の平均の劣化データを記憶する。 The memory unit 140 stores at least the degradation data for each subpixel or the average of all subpixels in the panel.

また、発光表示装置100には、データ信号線DataR,DataW,DataG,DataB、基準電圧供給及びセンシング検出線Ref、高電位電圧線Vdd及びスキャン信号線Scanによって規定されるサブ画素SP(R)、サブ画素SP(W)、サブ画素SP(G)及びサブ画素SP(B)が、マトリクス状に配置されている。
複数のサブ画素200の各々は、発光素子と、該発光素子を発光させるための画素回路と、を含む。
該発光素子は、ピクセル回路内に含まれる駆動トランジスタを介して高電位電圧VDDの高電位電圧線Vddから低電位電圧VSSの低電位電圧線Vssに流れる電流に応じて発光する。
In addition, the light-emitting display device 100 has sub-pixels SP(R), SP(W), SP(G) and SP(B) defined by data signal lines DataR, DataW, DataG, DataB, a reference voltage supply and sensing detection line Ref, a high potential voltage line Vdd and a scan signal line Scan, which are arranged in a matrix.
Each of the sub-pixels 200 includes a light-emitting element and a pixel circuit for causing the light-emitting element to emit light.
The light emitting element emits light in response to a current flowing from a high potential voltage line Vdd of a high potential voltage VDD to a low potential voltage line Vss of a low potential voltage VSS via a drive transistor included in a pixel circuit.

各サブ画素は、画像表示のためのノーマル駆動時と、劣化センシングのためのセンシング駆動時と、において互いに動作が異なり得る。
センシング駆動は、OLED素子の劣化をセンシングするための駆動である。
センシング駆動は、画像表示中の垂直ブランク期間、画像表示の開始前のパワーオンシークエンス期間、又は画像表示終了後のパワーオフシークエンス期間に行われることができる。
垂直ブランク期間は、画像データが書き込みされない期間であって、1フレーム分の画像データが書き込みされる垂直アクティブ区間ごとに配置される。
パワーオンシークエンス期間は、駆動電源がオンした後から画像表示されるまでの期間である。
パワーオフシークエンス期間は、発光表示装置のオフ信号の受信による画像表示終了後から駆動電源がオフするまでの期間である。
The sub-pixels may operate differently during normal driving for image display and during sensing driving for degradation sensing.
The sensing drive is a drive for sensing the deterioration of the OLED element.
The sensing drive can be performed during a vertical blank period during image display, during a power-on sequence period before the start of image display, or during a power-off sequence period after the end of image display.
The vertical blanking period is a period during which image data is not written, and is disposed in each vertical active section during which one frame's worth of image data is written.
The power-on sequence period is the period from when the driving power supply is turned on until an image is displayed.
The power-off sequence period is a period from the end of image display in response to reception of an off signal by the light-emitting display device until the driving power supply is turned off.

図2は、画素200の画素回路を示す図である。
図2に示す画素200は、サブ画素200R、サブ画素200W、サブ画素200B及びサブ画素200Gを含む。
FIG. 2 is a diagram showing a pixel circuit of the pixel 200.
The pixel 200 shown in FIG. 2 includes a sub-pixel 200R, a sub-pixel 200W, a sub-pixel 200B, and a sub-pixel 200G.

サブ画素200Rには、N型TFTであるトランジスタ201R,202R,203Rと、容量素子204Rと、発光素子205Rと、が設けられている。
ここで、トランジスタ201RはスキャンTFTであり、トランジスタ202Rは駆動TFTであり、トランジスタ203RはセンシングTFTである。
また、容量素子204Rは、ストレージキャパシタである。
The sub-pixel 200R includes transistors 201R, 202R, and 203R, which are N-type TFTs, a capacitance element 204R, and a light-emitting element 205R.
Here, the transistor 201R is a scan TFT, the transistor 202R is a drive TFT, and the transistor 203R is a sensing TFT.
Furthermore, the capacitive element 204R is a storage capacitor.

発光素子205Rは、駆動トランジスタに接続されたアノードと、低電位電圧線Vssに接続されたカソードと、アノードとカソードとの間の発光層と、を備え、赤色光を発する。
発光層は、カソードとアノードとの間に順次積層された、電子注入層、電子輸送層、有機発光層、正孔輸送層及び正孔注入層を備える。
発光素子205Rは、アノードとカソードとの間に正のバイアスが印加されると、カソードからの電子が電子注入層及び電子輸送層を経由して有機発光層に供給され、アノードからの正孔が正孔注入層及び正孔輸送層を経由して有機発光層に供給される。
有機発光層では、供給された電子と正孔との再結合により、電流密度に比例した輝度で蛍光物又は燐光物が発光する。
一方、発光素子205Rは、負のバイアスが印加されると、電荷を蓄積する容量素子として機能する。
The light emitting element 205R includes an anode connected to the drive transistor, a cathode connected to the low potential voltage line Vss, and a light emitting layer between the anode and cathode, and emits red light.
The light-emitting layer includes an electron injection layer, an electron transport layer, an organic light-emitting layer, a hole transport layer, and a hole injection layer, which are stacked in this order between a cathode and an anode.
In light-emitting element 205R, when a positive bias is applied between the anode and cathode, electrons from the cathode are supplied to the organic light-emitting layer via the electron injection layer and the electron transport layer, and holes from the anode are supplied to the organic light-emitting layer via the hole injection layer and the hole transport layer.
In the organic light-emitting layer, the supplied electrons and holes recombine to cause a fluorescent or phosphorescent substance to emit light with a luminance proportional to the current density.
On the other hand, when a negative bias is applied to the light emitting element 205R, it functions as a capacitive element that accumulates electric charges.

また、図2には、基準電圧供給及びセンシング検出線Refと、データ信号線DataR,DataW,DataB,DataGと、スキャン信号線Scanと、高電位電圧線Vddと、低電位電圧線Vssと、が示されている。
図2に示すように、画素200においては、基準電圧供給及びセンシング検出線Ref及びスキャン信号線Scanは、サブ画素200R,200W,200B,200G間で共有し、データ信号線DataR,DataW,DataB,DataGは、サブ画素200R,200W,200B,200Gの各々に対応して設けられている。
FIG. 2 also shows a reference voltage supply and sensing detection line Ref, data signal lines DataR, DataW, DataB, and DataG, a scan signal line Scan, a high potential voltage line Vdd, and a low potential voltage line Vss.
As shown in FIG. 2, in pixel 200, the reference voltage supply and sensing detection line Ref and the scan signal line Scan are shared among sub-pixels 200R, 200W, 200B, and 200G, and data signal lines DataR, DataW, DataB, and DataG are provided corresponding to each of the sub-pixels 200R, 200W, 200B, and 200G.

高電位電圧VDDを供給する高電位電圧線Vdd及び高電位電圧VDDよりも低い低電位電圧VSSを供給する低電位電圧線Vssは、各々固定電位とされている。
基準電圧供給及びセンシング検出線Refは、高電位電圧VDDよりも低く、且つ低電位電圧VSS以上である基準電圧Vrefを供給する。
すなわち、VDD>Vref>VSSである。
A high-potential voltage line Vdd that supplies a high-potential voltage VDD and a low-potential voltage line Vss that supplies a low-potential voltage VSS that is lower than the high-potential voltage VDD are each set to a fixed potential.
The reference voltage supply and sensing detection line Ref supplies a reference voltage Vref that is lower than the high potential voltage VDD and greater than or equal to the low potential voltage VSS.
That is, VDD>Vref>VSS.

また、サブ画素200Rは、第1ノードN1R及び第2ノードN2Rを含む。
第1ノードN1Rは、トランジスタ201Rのソースドレインの一方と、トランジスタ202Rのゲートと、容量素子204Rの一方の電極と、に接続されている。
第2ノードN2Rは、トランジスタ202Rのソースドレインの一方と、トランジスタ203Rのソースドレインの一方と、容量素子204Rの他方の電極と、発光素子205Rのアノードと、に接続されている。
In addition, the sub-pixel 200R includes a first node N1R and a second node N2R.
The first node N1R is connected to one of the source and drain of the transistor 201R, the gate of the transistor 202R, and one electrode of the capacitor 204R.
The second node N2R is connected to one of the source and drain of the transistor 202R, one of the source and drain of the transistor 203R, the other electrode of the capacitor 204R, and the anode of the light-emitting element 205R.

トランジスタ201Rのゲートはスキャン信号線Scanに接続され、ソースドレインの一方は第1ノードN1Rに接続され、ソースドレインの他方はデータ信号線DataRに接続されている。
トランジスタ202Rのゲートは第1ノードN1Rに接続され、ソースドレインの一方は第2ノードN2Rに接続され、ソースドレインの他方は高電位電圧線Vddに接続されている。
トランジスタ203Rのゲートはスキャン信号線Scanに接続され、ソースドレインの一方は第2ノードN2Rに接続され、ソースドレインの他方は基準電圧供給及びセンシング検出線Refに接続されている。
容量素子204Rの一方の電極は第1ノードN1Rに接続され、他方の電極は第2ノードN2Rに接続されている。
発光素子205Rのアノードは第2ノードN2Rに接続され、カソードは低電位電圧線Vssに接続されている。
The gate of the transistor 201R is connected to the scan signal line Scan, one of the source and drain is connected to the first node N1R, and the other of the source and drain is connected to the data signal line DataR.
The gate of the transistor 202R is connected to a first node N1R, one of the source and drain is connected to a second node N2R, and the other of the source and drain is connected to the high potential voltage line Vdd.
The gate of the transistor 203R is connected to the scan signal line Scan, one of the source and drain is connected to the second node N2R, and the other of the source and drain is connected to the reference voltage supply and sensing detection line Ref.
One electrode of the capacitance element 204R is connected to a first node N1R, and the other electrode is connected to a second node N2R.
The anode of the light-emitting element 205R is connected to the second node N2R, and the cathode is connected to the low potential voltage line Vss.

サブ画素200W,200B,200Gは、サブ画素200Rと同様の構成である。
サブ画素200Wには、N型TFT(Thin Film Transistor)であるトランジスタ201W,202W,203Wと、容量素子204Wと、発光素子205Wと、が設けられている。
サブ画素200Bには、N型TFT(Thin Film Transistor)であるトランジスタ201B,202B,203Bと、容量素子204Bと、発光素子205Bと、が設けられている。
サブ画素200Gには、N型TFT(Thin Film Transistor)であるトランジスタ201G,202G,203Gと、容量素子204Gと、発光素子205Gと、が設けられている。
ここで、トランジスタ201W,201B,201GはスキャンTFTであり、トランジスタ202W,202B,202Gは駆動TFTであり、トランジスタ203W,203B,203GはセンシングTFTである。
また、容量素子204W,204B,204Gは、ストレージキャパシタである。
発光素子205W,205B,205Gは、駆動トランジスタに接続されたアノードと、低電位電圧線Vssに接続されたカソードと、アノードとカソードとの間の発光層と、を備える。
発光素子205Wは白色光を発し、発光素子205Gは緑色光を発し、発光素子205Bは青色光を発する。
The sub-pixels 200W, 200B, and 200G have the same configuration as the sub-pixel 200R.
The sub-pixel 200W includes transistors 201W, 202W, and 203W, which are N-type thin film transistors (TFTs), a capacitance element 204W, and a light-emitting element 205W.
The sub-pixel 200B includes transistors 201B, 202B, and 203B, which are N-type thin film transistors (TFTs), a capacitance element 204B, and a light-emitting element 205B.
The sub-pixel 200G includes transistors 201G, 202G, and 203G, which are N-type thin film transistors (TFTs), a capacitance element 204G, and a light-emitting element 205G.
Here, the transistors 201W, 201B, and 201G are scan TFTs, the transistors 202W, 202B, and 202G are drive TFTs, and the transistors 203W, 203B, and 203G are sensing TFTs.
Moreover, the capacitive elements 204W, 204B, and 204G are storage capacitors.
The light emitting elements 205W, 205B, and 205G each include an anode connected to the drive transistor, a cathode connected to the low potential voltage line Vss, and a light emitting layer between the anode and the cathode.
Light emitting element 205W emits white light, light emitting element 205G emits green light, and light emitting element 205B emits blue light.

サブ画素200Wは、第1ノードN1W及び第2ノードN2Wを含む。
第1ノードN1Wは、トランジスタ201Wのソースドレインの一方と、トランジスタ202Wのゲートと、容量素子204Wの一方の電極と、に接続されている。
第2ノードN2Wは、トランジスタ202Wのソースドレインの一方と、トランジスタ203Wのソースドレインの一方と、容量素子204Wの他方の電極と、発光素子205Wのアノードと、に接続されている。
The sub-pixel 200W includes a first node N1W and a second node N2W.
The first node N1W is connected to one of the source and drain of the transistor 201W, the gate of the transistor 202W, and one electrode of the capacitor 204W.
The second node N2W is connected to one of the source and drain of the transistor 202W, one of the source and drain of the transistor 203W, the other electrode of the capacitor 204W, and the anode of the light-emitting element 205W.

トランジスタ201Wのゲートはスキャン信号線Scanに接続され、ソースドレインの一方は第1ノードN1Wに接続され、ソースドレインの他方はデータ信号線DataWに接続されている。 The gate of transistor 201W is connected to the scan signal line Scan, one of the source and drain is connected to the first node N1W, and the other of the source and drain is connected to the data signal line DataW.

トランジスタ202Wのゲートは第1ノードN1Wに接続され、ソースドレインの一方は第2ノードN2Wに接続され、ソースドレインの他方は高電位電圧線Vddに接続されている。 The gate of transistor 202W is connected to a first node N1W, one of the source and drain is connected to a second node N2W, and the other of the source and drain is connected to a high potential voltage line Vdd.

トランジスタ203Wのゲートはスキャン信号線Scanに接続され、ソースドレインの一方は第2ノードN2Wに接続され、ソースドレインの他方は基準電圧供給及びセンシング検出線Refに接続されている。 The gate of transistor 203W is connected to the scan signal line Scan, one of the source drains is connected to the second node N2W, and the other of the source drains is connected to the reference voltage supply and sensing detection line Ref.

容量素子204Wの一方の電極は第1ノードN1Wに接続され、他方の電極は第2ノードN2Wに接続されている。 One electrode of the capacitance element 204W is connected to the first node N1W, and the other electrode is connected to the second node N2W.

発光素子205Wのアノードは第2ノードN2Wに接続され、カソードは低電位電圧線Vssに接続されている。 The anode of the light-emitting element 205W is connected to the second node N2W, and the cathode is connected to the low-potential voltage line Vss.

サブ画素200Bは、第1ノードN1B及び第2ノードN2Bを含む。
第1ノードN1Bは、トランジスタ201Bのソースドレインの一方と、トランジスタ202Bのゲートと、容量素子204Bの一方の電極と、に接続されている。
第2ノードN2Bは、トランジスタ202Bのソースドレインの一方と、トランジスタ203Bのソースドレインの一方と、容量素子204Bの他方の電極と、発光素子205Bのアノードと、に接続されている。
The sub-pixel 200B includes a first node N1B and a second node N2B.
The first node N1B is connected to one of the source and drain of the transistor 201B, the gate of the transistor 202B, and one electrode of the capacitor 204B.
The second node N2B is connected to one of the source and drain of the transistor 202B, one of the source and drain of the transistor 203B, the other electrode of the capacitor 204B, and the anode of the light-emitting element 205B.

トランジスタ201Bのゲートはスキャン信号線Scanに接続され、ソースドレインの一方は第1ノードN1Bに接続され、ソースドレインの他方はデータ信号線DataBに接続されている。 The gate of transistor 201B is connected to the scan signal line Scan, one of the source drains is connected to the first node N1B, and the other of the source drains is connected to the data signal line DataB.

トランジスタ202Bのゲートは第1ノードN1Bに接続され、ソースドレインの一方は第2ノードN2Bに接続され、ソースドレインの他方は高電位電圧線Vddに接続されている。 The gate of transistor 202B is connected to a first node N1B, one of the source and drain is connected to a second node N2B, and the other of the source and drain is connected to a high potential voltage line Vdd.

トランジスタ203Bのゲートはスキャン信号線Scanに接続され、ソースドレインの一方は第2ノードN2Bに接続され、ソースドレインの他方は基準電圧供給及びセンシング検出線Refに接続されている。 The gate of transistor 203B is connected to the scan signal line Scan, one of the source drains is connected to the second node N2B, and the other of the source drains is connected to the reference voltage supply and sensing detection line Ref.

容量素子204Bの一方の電極は第1ノードN1Bに接続され、他方の電極は第2ノードN2Bに接続されている。 One electrode of the capacitance element 204B is connected to the first node N1B, and the other electrode is connected to the second node N2B.

発光素子205Bのアノードは第2ノードN2Bに接続され、カソードは低電位電圧線Vssに接続されている。 The anode of light-emitting element 205B is connected to the second node N2B, and the cathode is connected to the low potential voltage line Vss.

サブ画素200Gは、第1ノードN1G及び第2ノードN2Gを含む。
第1ノードN1Gは、トランジスタ201Gのソースドレインの一方と、トランジスタ202Gのゲートと、容量素子204Gの一方の電極と、に接続されている。
第2ノードN2Gは、トランジスタ202Gのソースドレインの一方と、トランジスタ203Gのソースドレインの一方と、容量素子204Gの他方の電極と、発光素子205Gのアノードと、に接続されている。
The sub-pixel 200G includes a first node N1G and a second node N2G.
The first node N1G is connected to one of a source and a drain of the transistor 201G, the gate of the transistor 202G, and one electrode of the capacitor 204G.
The second node N2G is connected to one of a source and a drain of the transistor 202G, one of a source and a drain of the transistor 203G, the other electrode of the capacitor 204G, and the anode of the light-emitting element 205G.

トランジスタ201Gのゲートはスキャン信号線Scanに接続され、ソースドレインの一方は第1ノードN1Gに接続され、ソースドレインの他方はデータ信号線DataGに接続されている。 The gate of transistor 201G is connected to the scan signal line Scan, one of the source and drain is connected to the first node N1G, and the other of the source and drain is connected to the data signal line DataG.

トランジスタ202Gのゲートは第1ノードN1Gに接続され、ソースドレインの一方は第2ノードN2Gに接続され、ソースドレインの他方は高電位電圧線Vddに接続されている。 The gate of transistor 202G is connected to a first node N1G, one of the source and drain is connected to a second node N2G, and the other of the source and drain is connected to a high potential voltage line Vdd.

トランジスタ203Gのゲートはスキャン信号線Scanに接続され、ソースドレインの一方は第2ノードN2Gに接続され、ソースドレインの他方は基準電圧供給及びセンシング検出線Refに接続されている。 The gate of transistor 203G is connected to the scan signal line Scan, one of the source drains is connected to the second node N2G, and the other of the source drains is connected to the reference voltage supply and sensing detection line Ref.

容量素子204Gの一方の電極は第1ノードN1Gに接続され、他方の電極は第2ノードN2Gに接続されている。 One electrode of the capacitance element 204G is connected to the first node N1G, and the other electrode is connected to the second node N2G.

発光素子205Gのアノードは第2ノードN2Gに接続され、カソードは低電位電圧線Vssに接続されている。 The anode of the light-emitting element 205G is connected to the second node N2G, and the cathode is connected to the low-potential voltage line Vss.

次に、劣化補償の動作について説明する。
図3は、図1に示す発光表示装置100の劣化センシングの動作を示すフローチャートである。
図1に示す発光表示装置100の劣化補償は、サブ画素200Wの劣化センシングを行い(S1)、サブ画素200Rの劣化センシングを行い(S2)、サブ画素200Bの劣化センシングを行い(S3)、サブ画素200Gの劣化センシングを行い(S4)、これらを全画素完了まで繰り返すことで行われる。
なお、S1からS4の順序は、互いに入れ替えられてもよい。
次に、センシングした値から補償値を算出し、該補償値を修正し、表示するときにデータ電圧を修正後の補償値によりデータ信号線DataR,DataW,DataB,DataGにそれぞれデータ電圧が出力される。
Next, the operation of the deterioration compensation will be described.
FIG. 3 is a flowchart illustrating a degradation sensing operation of the light emitting display device 100 shown in FIG.
Degradation compensation for the light-emitting display device 100 shown in FIG. 1 is performed by sensing degradation of sub-pixel 200W (S1), sensing degradation of sub-pixel 200R (S2), sensing degradation of sub-pixel 200B (S3), and sensing degradation of sub-pixel 200G (S4), and repeating these steps until all pixels are completed.
The order of steps S1 to S4 may be interchanged.
Next, a compensation value is calculated from the sensed value, the compensation value is corrected, and when displaying, data voltages are output to the data signal lines DataR, DataW, DataB, and DataG according to the corrected compensation value.

図4(A)は、上述した技術を適用したOLED素子の補償値の修正を示すフローチャートであり、図4(B)は、修正した補償値を用いた画像データの表示動作を示すフローチャートである。
まず、サブ画素内を初期化し(S21)、サブ画素の発光素子を発光させ(S22)、サブ画素内の第2ノードの電圧を検出することでセンシングTFTのしきい値電圧をセンシングし(S23)、補償値をS23におけるセンシング結果により修正する(S24)。
このようにして、修正されたOLED補償値が得られる。
画像データの表示時には、画像データが入力され(S31)、入力された画像データに対してS24において修正された補償値によりOLEDの補償が行われ(S32)、補償された値によりデータ線電圧が出力される(S33)。
FIG. 4A is a flowchart showing the correction of the compensation value of the OLED element to which the above-mentioned technique is applied, and FIG. 4B is a flowchart showing the display operation of image data using the corrected compensation value.
First, the subpixel is initialized (S21), the light-emitting element of the subpixel is caused to emit light (S22), the threshold voltage of the sensing TFT is sensed by detecting the voltage of the second node in the subpixel (S23), and the compensation value is modified based on the sensing result in S23 (S24).
In this way, a corrected OLED compensation value is obtained.
When displaying image data, image data is input (S31), OLED compensation is performed using the compensation value corrected in S24 for the input image data (S32), and a data line voltage is output based on the compensated value (S33).

次に、図4(A)に示すフローチャートのS21からS23について、タイミングチャートを用いて説明する。
図5は、図4のS21からS23のタイミングチャートである。
図2に示す画素回路は、図5に示すように、初期化期間、発光期間及びセンシング期間で順次駆動される。
ここでは、サブ画素200Wに着目して説明する。
Next, steps S21 to S23 in the flow chart shown in FIG. 4A will be described with reference to a timing chart.
FIG. 5 is a timing chart of steps S21 to S23 in FIG.
The pixel circuit shown in FIG. 2 is driven in sequence during an initialization period, a light emission period, and a sensing period, as shown in FIG.
Here, the description focuses on the sub-pixel 200W.

図7は、初期化期間におけるサブ画素200W,200R,200B,200G及びセンシングユニット300の動作を示す図である。
図8は、発光期間におけるサブ画素200W,200R,200B,200G及びセンシングユニット300の動作を示す図である。
図9は、センシング期間におけるサブ画素200W,200R,200B,200G及びセンシングユニット300の動作を示す図である。
FIG. 7 is a diagram illustrating the operations of the sub-pixels 200W, 200R, 200B, and 200G and the sensing unit 300 during the initialization period.
FIG. 8 is a diagram showing the operations of the sub-pixels 200W, 200R, 200B, and 200G and the sensing unit 300 during the light emission period.
FIG. 9 is a diagram showing the operation of the sub-pixels 200W, 200R, 200B, and 200G and the sensing unit 300 during the sensing period.

センシングユニット300は、第1のスイッチ301と、第2のスイッチ302と、ADC(アナログデジタルコンバータ)303と、を備え、例えばデータ線駆動回路102に設けられている。
第1のセンシングスイッチ301がオンすると、基準電圧供給及びセンシング検出線Refは基準電圧Vrefとなるように構成されている。
第2のセンシングスイッチ302がオンすると、基準電圧供給及びセンシング検出線RefはADC303に接続されるように構成されている。
ADC303は、検出したアナログセンシング電圧をデジタルセンシング値に変換してタイミングコントローラー110に送信する。
The sensing unit 300 includes a first switch 301, a second switch 302, and an ADC (analog-to-digital converter) 303, and is provided in the data line driving circuit 102, for example.
When the first sensing switch 301 is turned on, the reference voltage supply and sensing detection line Ref is configured to have the reference voltage Vref.
When the second sensing switch 302 is turned on, the reference voltage supply and sensing detection line Ref is configured to be connected to the ADC 303 .
The ADC 303 converts the detected analog sensing voltage into a digital sensing value and transmits it to the timing controller 110 .

<初期化期間>
初期化期間には、データ信号線DataR,DataG,DataBを例えば0Vとし、データ信号線DataWを例えば6Vとし、スキャン信号線Scanをトランジスタ201R,201W,201B,201G,203R,203W,203B,203Gがオンするように例えば22Vとする。
ここで、データ信号線DataWの6Vは、データ信号線DataWに副画素200Wの駆動TFTをオンさせるための電圧であって、ノーマル駆動で行われた駆動TFTの電気特性の偏差の補償による電圧であり得る。
これにより、トランジスタ202R,202B,202Gはオフした状態で、トランジスタ202Wがオンする。
<Initialization period>
During the initialization period, the data signal lines DataR, DataG, and DataB are set to, for example, 0 V, the data signal line DataW is set to, for example, 6 V, and the scan signal line Scan is set to, for example, 22 V so that the transistors 201R, 201W, 201B, 201G, 203R, 203W, 203B, and 203G are turned on.
Here, 6V of the data signal line DataW is a voltage for turning on the driving TFT of the subpixel 200W on the data signal line DataW, and may be a voltage for compensating for deviation in electrical characteristics of the driving TFT in normal driving.
As a result, the transistors 202R, 202B, and 202G are turned off, and the transistor 202W is turned on.

図7に示すように、初期化期間では、スキャン信号線Scanを例えば22Vとし、これにより、センシング対象のサブ画素200Wに含まれるトランジスタ201W,203Wがオンする。
そして、初期化期間では、第1のセンシングスイッチ301がオンし、第2のセンシングスイッチ302がオフする。
第1ノードN1Wは、データ線DataWの電圧6Vがトランジスタ201Wで電圧降下した電圧であり、例えば5Vに充電される。
As shown in FIG. 7, in the initialization period, the scan signal line Scan is set to, for example, 22 V, which turns on the transistors 201W and 203W included in the sub-pixel 200W to be sensed.
During the initialization period, the first sensing switch 301 is turned on and the second sensing switch 302 is turned off.
The first node N1W is a voltage obtained by dropping the voltage 6V of the data line DataW through the transistor 201W, and is charged to, for example, 5V.

<発光期間>
発光期間には、スキャン信号線Scanを例えば-6Vとして、201R,201W,201B,201G,203R,203W,203B,203Gをオフする。
第1ノードN1R,N1B,N1Gは0Vであるためトランジスタ202R,202B,202Gはオフする。
ここで、データ信号線DataR,DataB,DataGは0Vの状態で、データ信号線DataWを例えば16Vとする。
第1ノードN1Wの電圧は5Vであるためトランジスタ202Wはオンし、高電位電圧線Vddから第2ノードN2Rに電流が流れる。
これにより、発光素子205Wのアノードの電圧が上昇し、発光素子205Wが発光する。
このとき、発光輝度が低く、発光時間が非常に短いため、視聴者には発光はほとんど認識されない。
<Light Emitting Period>
During the light emission period, the scan signal line Scan is set to, for example, -6 V to turn off 201R, 201W, 201B, 201G, 203R, 203W, 203B, and 203G.
Since the first nodes N1R, N1B, and N1G are at 0V, the transistors 202R, 202B, and 202G are turned off.
Here, the data signal lines DataR, DataB, and DataG are in a state of 0V, and the data signal line DataW is set to, for example, 16V.
Since the voltage of the first node N1W is 5V, the transistor 202W is turned on, and a current flows from the high potential voltage line Vdd to the second node N2R.
This causes the voltage at the anode of the light emitting element 205W to rise, causing the light emitting element 205W to emit light.
At this time, the light emission is barely noticeable to the viewer because the light emission luminance is low and the light emission time is very short.

図8に示すように、発光期間では、スキャン信号線Scanを例えば-6Vとし、これにより、センシング対象のサブ画素200Wに含まれるトランジスタ201W,203Wがオフする。
そして、発光期間では、第1のセンシングスイッチ301はオン状態を維持し、第2のセンシングスイッチ302はオフ状態を維持する。
トランジスタ202Wのゲートは初期化期間に5Wまで充電されているためトランジスタ202Wはオンし、発光素子205が発光する。
As shown in FIG. 8, during the light emission period, the scan signal line Scan is set to, for example, −6 V, which turns off the transistors 201W and 203W included in the sub-pixel 200W to be sensed.
During the light emission period, the first sensing switch 301 maintains the ON state, and the second sensing switch 302 maintains the OFF state.
Since the gate of the transistor 202W is charged to 5 W during the initialization period, the transistor 202W turns on and the light emitting element 205 emits light.

<センシング期間>
センシング期間には、スキャン信号線Scanの電圧をトランジスタ202Wのゲート電圧(例えば、5V)より低く、発光素子のカソードの電圧(例えば、0V)より高くし、例えば4Vとする。
データ信号線DataR,DataB,DataGは0Vの状態を維持する。
基準電圧供給及びセンシング検出線Refをフローティング状態とすると、第2ノードN2Rから基準電圧供給及びセンシング検出線Refに電流が流れる。
基準電圧供給及びセンシング検出線Refの電圧は、スキャン信号線Scanの電圧4Vからトランジスタ203Wのしきい値電圧を減じた値、すなわちトランジスタ203Wのしきい値電圧が1Vであれば3Vまで上昇する。
<Sensing period>
During the sensing period, the voltage of the scan signal line Scan is set to, for example, 4V, lower than the gate voltage of the transistor 202W (for example, 5V) and higher than the cathode voltage of the light-emitting element (for example, 0V).
The data signal lines DataR, DataB, and DataG are maintained at 0V.
When the reference voltage supply and sensing detection line Ref is in a floating state, a current flows from the second node N2R to the reference voltage supply and sensing detection line Ref.
The voltage of the reference voltage supply and sensing detection line Ref rises to a value obtained by subtracting the threshold voltage of the transistor 203W from the voltage of the scan signal line Scan (4V), that is, 3V if the threshold voltage of the transistor 203W is 1V.

図9に示すように、センシング期間では、スキャン信号線Scanをトランジスタ202Wのゲート電圧(例えば、5V)より低く、発光素子のカソードの電圧(例えば、0V)より高くする。ここでは、例えば4Vとしている。
そして、センシング期間では、第1のセンシングスイッチ301はオフし、第2のセンシングスイッチ302はオフ状態を維持する。
これにより、基準電圧供給及びセンシング検出線Refはフローティング状態となるが、
トランジスタ203Wがオンしているため、基準電圧供給及びセンシング検出線Refの電圧は、スキャン信号線Scanの電圧4Vからトランジスタ203Wのしきい値電圧を減じた値まで上昇する。
第2のセンシングスイッチ302がオンすると、基準電圧供給及びセンシング検出線RefのラインコンデンサLCaの電圧がセンシング電圧としてADC303にサンプリングされる。
9, during the sensing period, the scan signal line Scan is set to a voltage lower than the gate voltage of the transistor 202W (for example, 5 V) and higher than the voltage of the cathode of the light-emitting element (for example, 0 V). Here, it is set to 4 V, for example.
During the sensing period, the first sensing switch 301 is turned off, and the second sensing switch 302 maintains the off state.
As a result, the reference voltage supply and sensing detection line Ref is in a floating state,
Since the transistor 203W is on, the voltage of the reference voltage supply and sensing detection line Ref rises to a value obtained by subtracting the threshold voltage of the transistor 203W from the voltage of the scan signal line Scan, 4V.
When the second sensing switch 302 is turned on, the voltage of the line capacitor LCa of the reference voltage supply and sensing detection line Ref is sampled by the ADC 303 as a sensing voltage.

図6(A)は、センシング期間において、トランジスタ203Wの初期のしきい値電圧Vth=0.5V、しきい値電圧変化ΔVth=0Vのときの検出電圧の時間変化を示す図であり、図6(B)は、センシング期間において、トランジスタ203Wのしきい値電圧変化ΔVth=1Vのときの検出電圧の時間変化を示す図である。
図6(A),(B)において、横軸は時間を表し、縦軸は基準電圧供給及びセンシング検出線Refにおけるセンシング値である検出電圧を表している。
図6(A),(B)の検出電圧を比較すると、図6(A)では図6(B)よりも検出電圧の上昇が急峻である。
また、図6(A),(B)のセンシング期間開始を0とした同時刻、例えば6msでの基準電圧供給及びセンシング検出線Refにおける検出電圧で比較すると、図6(A)では検出電圧は3.4121Vであり、図6(B)では検出電圧は2.4376Vである。
図6(A),(B)に示すように、センシングTFTのしきい値電圧変化ΔVth=0Vのときは、センシングTFTのしきい値電圧変化ΔVth=1Vのときよりも時間変化に対する検出電圧の変化が急峻である。
また、時間変化に対する検出電圧の上昇がほぼ飽和後の所定の時点、例えば6ms、8ms、10msにおける検出電圧の差によりセンシングTFTのしきい値電圧を推定することができる。
時間変化に対する検出電圧の上昇がほぼ飽和した後には、時間変化に対する検出電圧の差は概ね一定の値で推移する。
Figure 6 (A) is a diagram showing the change over time of the detection voltage during the sensing period when the initial threshold voltage Vth of transistor 203W is 0.5 V and the threshold voltage change ΔVth is 0 V, and Figure 6 (B) is a diagram showing the change over time of the detection voltage during the sensing period when the threshold voltage change ΔVth of transistor 203W is 1 V.
6A and 6B, the horizontal axis represents time, and the vertical axis represents the reference voltage supply and the detection voltage which is the sensing value on the sensing detection line Ref.
Comparing the detected voltages in FIGS. 6(A) and (B), the detected voltage rises more steeply in FIG. 6(A) than in FIG. 6(B).
Furthermore, when comparing the reference voltage supply and the detection voltage on the sensing detection line Ref at the same time, for example 6 ms, with the start of the sensing period in Figures 6 (A) and (B) set to 0, the detection voltage in Figure 6 (A) is 3.4121 V, and the detection voltage in Figure 6 (B) is 2.4376 V.
As shown in FIGS. 6A and 6B, when the threshold voltage change ΔVth of the sensing TFT is 0V, the change in the detection voltage with time is steeper than when the threshold voltage change ΔVth of the sensing TFT is 1V.
In addition, the threshold voltage of the sensing TFT can be estimated from the difference in the detected voltage at a predetermined time point after the increase in the detected voltage with respect to time change has almost reached saturation, for example, at 6 ms, 8 ms, and 10 ms.
After the increase in the detection voltage with respect to time changes becomes substantially saturated, the difference in the detection voltage with respect to time changes remains at a substantially constant value.

従来技術においては、センシングTFTのしきい値電圧を一定としているが、実際には発光素子の劣化補償を行う際には、センシングTFTのしきい値電圧の影響を考慮する必要がある。 In conventional technology, the threshold voltage of the sensing TFT is fixed, but in practice, when compensating for degradation of the light-emitting element, the effect of the threshold voltage of the sensing TFT must be taken into account.

本実施形態によれば、センシングTFTのしきい値電圧を推定して、推定したしきい値電圧を用いることで、OLED素子の劣化を正確にセンシングすることができる。
そのため、発光素子の劣化補償を適切に行うことが可能である。
According to this embodiment, the threshold voltage of the sensing TFT is estimated, and the estimated threshold voltage is used to accurately sense the degradation of the OLED element.
Therefore, it is possible to appropriately compensate for deterioration of the light-emitting element.

なお、本発明は、上述の実施形態に限定されるものではなく、上述の構成に対して、構成要素の付加、削除又は転換を行った様々な変形例も含むものとする。 The present invention is not limited to the above-described embodiment, but also includes various modifications in which components are added, deleted, or converted from the above-described configuration.

100 発光表示装置
110 タイミングコントローラー
120 データ線駆動回路
130 ゲート線駆動回路
140 記憶部
200 画素
200R,200W,200G,200B サブ画素
201R,201W,201G,201B,202R,202W,202G,202B,203R,203W,203G,203B トランジスタ
204R,204W,204G,204B 容量素子
205R,205W,205G,205B 発光素子
300 センシングユニット
301 第1のスイッチ
302 第2のスイッチ
303 ADC
100 Light emitting display device 110 Timing controller 120 Data line driving circuit 130 Gate line driving circuit 140 Memory unit 200 Pixel 200R, 200W, 200G, 200B Sub-pixel 201R, 201W, 201G, 201B, 202R, 202W, 202G, 202B, 203R, 203W, 203G, 203B Transistor 204R, 204W, 204G, 204B Capacitor element 205R, 205W, 205G, 205B Light emitting element 300 Sensing unit 301 First switch 302 Second switch 303 ADC

Claims (9)

各々にスキャンTFT、センシングTFT及び駆動TFTが設けられた複数のサブ画素をそれぞれ有する画素がマトリクス状に配置された発光表示装置の駆動方法であって、前記スキャンTFT及び前記センシングTFTのゲートが共通のスキャン線に接続され、前記スキャンTFTのソースとドレインの一方がデータ信号線に接続され、前記駆動TFTのゲートは前記スキャンTFTのソースとドレインの他方に接続され、前記駆動TFTのソースとドレインの一方が他のサブ画素と共通の高電位電圧線に接続され、前記センシングTFTのソースドレインの一方が他のサブ画素と共通の基準電圧供給及びセンシング検出線に接続され、前記センシングTFTのソースとドレインの他方が前記駆動TFTのソースとドレインの他方に接続されており、
前記発光表示装置は、画像を表示するノーマル駆動と、劣化をセンシングするセンシング駆動とで駆動され、
当該駆動方法は、
前記基準電圧供給及びセンシング検出線が共通する複数のサブ画素のうち1つのサブ画素の駆動TFTをオンし、他のサブ画素の駆動TFTはオフ状態を維持する第1のステップと
前記スキャン線の電圧を、オンした前記1つのサブ画素の前記駆動TFTのゲート電圧より低く、且つ発光素子のカソードの電圧より高くする第2のステップと
前記センシングTFTのしきい値電圧を前記基準電圧供給及びセンシング検出線でセンシングする第3のステップと、を含み、
前記第1のステップ、第2のステップ、及び第3のステップは、前記センシング駆動中にこの順番で実行される、発光表示装置の駆動方法。
A method for driving a light emitting display device in which pixels having a plurality of sub-pixels, each of which is provided with a scanning TFT, a sensing TFT and a driving TFT, are arranged in a matrix, wherein gates of the scanning TFT and the sensing TFT are connected to a common scan line, one of a source and a drain of the scanning TFT is connected to a data signal line, the gate of the driving TFT is connected to the other of the source and drain of the scanning TFT, one of the source and drain of the driving TFT is connected to a high potential voltage line common to other sub-pixels, one of the source and drain of the sensing TFT is connected to a reference voltage supply and sensing detection line common to other sub-pixels , and the other of the source and drain of the sensing TFT is connected to the other of the source and drain of the driving TFT,
The light emitting display device is driven in a normal drive for displaying an image and a sensing drive for sensing deterioration,
The driving method includes:
a first step of turning on a driving TFT of one sub-pixel among a plurality of sub-pixels having a common reference voltage supply and sensing detection line, and maintaining driving TFTs of other sub-pixels in an off state;
a second step of setting the voltage of the scan line lower than the gate voltage of the driving TFT of the one sub-pixel that is turned on and higher than the voltage of the cathode of the light-emitting element;
a third step of sensing a threshold voltage of the sensing TFT by the reference voltage supply and sensing detection line ;
The method for driving a light-emitting display device , wherein the first step, the second step, and the third step are executed in this order during the sensing driving .
前記センシングTFTのしきい値電圧を用いて前記発光素子の補償値を算出すること、
前記発光素子の前記補償値により前記発光素子の劣化補償を行うこと、を更に含む請求項1に記載の発光表示装置の駆動方法。
calculating a compensation value of the light emitting device using a threshold voltage of the sensing TFT;
The method of claim 1 , further comprising: compensating for deterioration of the light emitting element using the compensation value of the light emitting element.
請求項2に記載の発光表示装置の駆動方法により前記他のサブ画素の劣化補償を行うことで前記画素の劣化補償を行うこと、
前記画素の劣化補償を順次行うことでマトリクス状に配置された前記画素の劣化補償を順次行うこと、を更に含む発光表示装置の駆動方法。
3. Compensating for deterioration of the pixel by compensating for deterioration of the other sub-pixels using the method for driving a light-emitting display device according to claim 2;
The method for driving a light-emitting display device further includes sequentially compensating for deterioration of the pixels arranged in a matrix by sequentially compensating for deterioration of the pixels.
ノーマル駆動とセンシング駆動とを含むパネル;および
前記パネル内にそれぞれ異なる色を発光する少なくとも3つのサブ画素を含み、
前記少なくとも3つのサブ画素のそれぞれは、画素回路及び発光素子を含み、
前記画素回路は、スキャンTFT、センシングTFT、および駆動TFTを含み、前記スキャンTFT及び前記センシングTFTのゲートが共通のスキャン線に接続され、前記スキャンTFTのソースとドレインの一方がデータ信号線に接続され、前記駆動TFTのゲートは前記スキャンTFTのソースとドレインの他方に接続され、前記駆動TFTのソースとドレインの一方が他のサブ画素と共通の高電位電圧線に接続され、前記センシングTFTのソースとドレインの一方が他のサブ画素と共通の基準電圧供給及びセンシング検出線に接続され、前記センシングTFTのソースとドレインの他方が前記駆動TFTのソースとドレインの他方に接続されており、
前記センシング駆動において、前記少なくとも3つのサブ画素のうち1つのサブ画素は、他のサブ画素より高いデータ電圧が印加され、前記少なくとも3つのサブ画素のうちの1つのサブ画素の前記駆動TFTがオンにされる一方で、他のサブ画素の前記駆動TFTがオフにされ、
前記センシング駆動のセンシング期間において、前記少なくとも3つのサブ画素のうちの1つのサブ画素の前記センシングTFTのゲート電圧を前記1つのサブ画素の前記駆動TFTのゲート電圧より低く、且つ前記センシングTFTのゲート電圧を前記発光素子のカソード電圧より高くすることにより、前記センシングTFTのしきい値電圧をセンシングする発光表示装置。
A panel including a normal drive and a sensing drive; and
comprising at least three sub-pixels in the panel, each of which emits a different color;
Each of the at least three sub-pixels includes a pixel circuit and a light emitting element;
the pixel circuit includes a scanning TFT, a sensing TFT, and a driving TFT, wherein gates of the scanning TFT and the sensing TFT are connected to a common scan line, one of a source and a drain of the scanning TFT is connected to a data signal line, the gate of the driving TFT is connected to the other of the source and the drain of the scanning TFT, one of the source and the drain of the driving TFT is connected to a high potential voltage line common to other sub-pixels, one of the source and the drain of the sensing TFT is connected to a reference voltage supply and sensing detection line common to other sub-pixels, and the other of the source and the drain of the sensing TFT is connected to the other of the source and the drain of the driving TFT,
In the sensing driving, a data voltage higher than that of the other subpixels is applied to one subpixel of the at least three subpixels, and the driving TFT of the one subpixel of the at least three subpixels is turned on while the driving TFT of the other subpixels is turned off;
In a sensing period of the sensing drive, a gate voltage of the sensing TFT of one of the at least three subpixels is made lower than a gate voltage of the driving TFT of the one subpixel, and a gate voltage of the sensing TFT is made higher than a cathode voltage of the light-emitting element, thereby sensing a threshold voltage of the sensing TFT .
前記センシング駆動は、パワーオフシークエンス期間に行われる、請求項4に記載の発光表示装置。 The light-emitting display device according to claim 4, wherein the sensing drive is performed during a power-off sequence period. 前記センシング駆動は、初期化期間、発光期間及び前記センシング期間を含む、請求項4に記載の発光表示装置。 The light-emitting display device according to claim 4, wherein the sensing drive includes an initialization period, a light-emitting period, and the sensing period. 前記初期化期間には、前記1つのサブ画素の前記駆動TFTがオンするデータ電圧が印加され、前記他のサブ画素には0Vのデータ電圧が印加される、請求項6に記載の発光表示装置。 The light emitting display device according to claim 6 , wherein in the initialization period, a data voltage that turns on the driving TFT of the one sub-pixel is applied, and a data voltage of 0 V is applied to the other sub-pixels. 前記発光期間には、前記1つのサブ画素の前記発光素子が発光し、前記他のサブ画素の前記発光素子が発光しない、請求項6に記載の発光表示装置。 The light-emitting display device according to claim 6 , wherein, during the light-emitting period, the light- emitting element of the one sub-pixel emits light, and the light - emitting element of the other sub-pixel does not emit light. 記発光期間には、前記基準電圧供給及びセンシング検出線に0Vの電圧が印加される、請求項6に記載の発光表示装置。 The light emitting display device of claim 6 , wherein a voltage of 0 V is applied to the reference voltage supply and sensing detection lines during the light emitting period.
JP2020219104A 2020-12-28 2020-12-28 Light-emitting display device and method for driving the same Active JP7469220B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020219104A JP7469220B2 (en) 2020-12-28 2020-12-28 Light-emitting display device and method for driving the same
KR1020210081320A KR102555022B1 (en) 2020-12-28 2021-06-23 Light-Emitting Diode Display Device And Driving Method Of The Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020219104A JP7469220B2 (en) 2020-12-28 2020-12-28 Light-emitting display device and method for driving the same

Publications (2)

Publication Number Publication Date
JP2022104098A JP2022104098A (en) 2022-07-08
JP7469220B2 true JP7469220B2 (en) 2024-04-16

Family

ID=82283189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020219104A Active JP7469220B2 (en) 2020-12-28 2020-12-28 Light-emitting display device and method for driving the same

Country Status (2)

Country Link
JP (1) JP7469220B2 (en)
KR (1) KR102555022B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010055008A (en) 2008-08-29 2010-03-11 Kyocera Corp Image display and method for driving image display
JP2016095366A (en) 2014-11-13 2016-05-26 株式会社Joled Display device and method for driving the same
JP2019028426A (en) 2017-07-27 2019-02-21 エルジー ディスプレイ カンパニー リミテッド Electroluminescent display and method of driving the same
JP2019028454A (en) 2017-07-27 2019-02-21 エルジー ディスプレイ カンパニー リミテッド Organic light emitting display and method of sensing deterioration of the same
JP2020024413A (en) 2018-08-06 2020-02-13 エルジー ディスプレイ カンパニー リミテッド Light-emitting display device, drive method for light-emitting display device, and drive circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102379393B1 (en) * 2015-07-07 2022-03-29 엘지디스플레이 주식회사 Organic light emitting display device
KR102348765B1 (en) 2015-08-17 2022-01-10 엘지디스플레이 주식회사 Degradation Sensing Method For Emitting Device Of Organic Light Emitting Display

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010055008A (en) 2008-08-29 2010-03-11 Kyocera Corp Image display and method for driving image display
JP2016095366A (en) 2014-11-13 2016-05-26 株式会社Joled Display device and method for driving the same
JP2019028426A (en) 2017-07-27 2019-02-21 エルジー ディスプレイ カンパニー リミテッド Electroluminescent display and method of driving the same
JP2019028454A (en) 2017-07-27 2019-02-21 エルジー ディスプレイ カンパニー リミテッド Organic light emitting display and method of sensing deterioration of the same
JP2020024413A (en) 2018-08-06 2020-02-13 エルジー ディスプレイ カンパニー リミテッド Light-emitting display device, drive method for light-emitting display device, and drive circuit

Also Published As

Publication number Publication date
KR20220094099A (en) 2022-07-05
KR102555022B1 (en) 2023-07-12
JP2022104098A (en) 2022-07-08

Similar Documents

Publication Publication Date Title
US9396675B2 (en) Method for sensing degradation of organic light emitting display
US11545074B2 (en) Display device having configuration for constant current setting to improve contrast and driving method therefor
US8736525B2 (en) Display device using capacitor coupled light emission control transistors for mobility correction
KR101992898B1 (en) Organic light emitting diode display device
US9084331B2 (en) Active matrix organic light emitting diode circuit and operating method of the same
US11380246B2 (en) Electroluminescent display device having pixel driving
US9324249B2 (en) Electroluminescent display panel with reduced power consumption
KR101809300B1 (en) Display device and drive method therefor
KR101578761B1 (en) Display Device with Compensation for Variations in Pixel Transistors Mobility
WO2010134263A1 (en) Display device and method for driving same
JP4974471B2 (en) Organic EL pixel circuit and driving method thereof
CN110880296B (en) Timing controller, organic light emitting display device and driving method thereof
KR20150044660A (en) Organic light emitting diode display device and method for driving the same
US8305308B2 (en) Display device and method of driving the same
JP2011135523A (en) Drive circuit and display device
KR20170122432A (en) Organic light emitting diode display device and driving method the same
CN115116392A (en) Light emitting display device and driving method thereof
KR20140107901A (en) Organic Light Emitting Display Device and Driving Method Thereof
JP2010107630A (en) Image display device and method for driving image display device
KR20140068559A (en) Organic Light Emitting Display Device and Driving Method thereof
JP4999281B2 (en) Organic EL pixel circuit
KR20150033903A (en) Organic light emitting diode display device and driving method the same
JP7469220B2 (en) Light-emitting display device and method for driving the same
JP2009276669A (en) El display device
KR102456157B1 (en) Display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240404

R150 Certificate of patent or registration of utility model

Ref document number: 7469220

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150